DE69907349T2 - Verfahren zur Verminderung von Stress in GaN Bauelementen - Google Patents

Verfahren zur Verminderung von Stress in GaN Bauelementen Download PDF

Info

Publication number
DE69907349T2
DE69907349T2 DE69907349T DE69907349T DE69907349T2 DE 69907349 T2 DE69907349 T2 DE 69907349T2 DE 69907349 T DE69907349 T DE 69907349T DE 69907349 T DE69907349 T DE 69907349T DE 69907349 T2 DE69907349 T2 DE 69907349T2
Authority
DE
Germany
Prior art keywords
layer
forming
gan
section
decomposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69907349T
Other languages
English (en)
Other versions
DE69907349D1 (de
Inventor
Shih-Yuan Wang
Yong Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds LLC
Original Assignee
Lumileds LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumileds LLC filed Critical Lumileds LLC
Publication of DE69907349D1 publication Critical patent/DE69907349D1/de
Application granted granted Critical
Publication of DE69907349T2 publication Critical patent/DE69907349T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Bereich der Erfindung
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleitern basierend auf GaN und ähnlichen Materialien, und insbesondere ein Verfahren zum Verringern von Spannung, die verursacht wird, wenn Schichten eines solchen Materials auf einem Substrat oder einer anderen Schicht wachsen, die einen thermischen Ausdehnungskoeffizienten und/oder eine Gitterkonstante aufweisen, die merklich von dem thermischen Ausdehnungskoeffizienten und/oder der Gitterkonstante von GaN oder von der Schicht, die bewachsen wird, abweichen.
  • Hintergrund der Erfindung
  • III-V-Materialien, wie GaN, sind insbesondere bei der Herstellung von Lasern und LEDs mit blauen und grünen Wellenlängen nützlich. Um die folgende Darstellung zu vereinfachen, soll unter einem Verweis auf GaN ein gesamtes GaN Materialsystem zu verstehen sein, das GaN, AlN, InN, AlGaN, InGaN, AlGaNP, AlGaNAs, InGaNP, InGaNAs, etc. umfaßt, es sei denn, aus dem Kontext geht hervor, daß nur GaN in Betracht kommt. Diese Schichten sind typischerweise auf einem Saphirsubstrat aufgebracht. Es wird ein Schicht aus GaN betrachtet, die auf einem Saphirsubstrat gewachsen ist. Die Wachstumstemperatur liegt typischerweise in einem Bereich zwischen 700°C und 1200°C. Der thermische Ausdehnungskoeffizient von GaN und AlN unterscheidet sich entlang bestimmter Ebenen wesentlich von dem Ausdehnungskoeffizient von Saphir. Wenn daher das Substrat und die GaN-Schichten zurück auf Raumtemperatur gebracht werden, wird die GaN-Schicht einer wesentlichen thermischen Spannung ausgesetzt. Diese Spannung führt zu Brüchen und Leerstellen in der GaN-Schicht. Ferner kann der Wafer sich durch die Spannung, die an der Grenzfläche zu GaN und Saphir entsteht, verwerfen.
  • Zusätzlich zu der thermischen Spannung erzeugt eine Ungleichheit zwischen der Gitterkonstanten der GaN- und Saphirschichten Spannungen, die ebenfalls zu Problemen führen. Beispielsweise unterscheidet sich die Gitterkonstante von GaN von der von Saphir um ungefähr 13–16%. Während des Wachstums der GaN-Schicht neigt das Substrat und die GaN-Schicht dazu, deren ursprünglichen Gitterparameter beizubehalten, wodurch sich eine Ungleichheit zwischen den Gitterparametern der zwei Schichten ergibt. Die Ungleichheit erzeugt in der GaN-Schicht Spannungen, die wiederum zu Defekten in der Schicht führen.
  • In der Literatur wurden ähnliche Ansätze betrachtet. Insbesondere beschreiben Wong et al. in einem Artikel „Damage-free separation of GaN thin films from saphir substrates" in den Applied Physics Letters, Band 72, Seiten 599–602 (1998), das Schmelzen einer Grenzfläche einer GaN-Schicht, die auf einem Saphirsubstrat gewachsen ist, um die GaN-Schicht von dem Saphirsubstrat zu trennen, wobei die GaN-Schicht nur wenig beschädigt wird.
  • Ferner beschreiben sowohl R. Bisaro et al. in dem Patent US 5,141,894 als auch eine technische Veröffentlichung in dem IBM Technical Disclosure Bulletin, Band 23, Seite 362 (1980) Verfahren zur Modifizierung eines Bereichs innerhalb einer Schicht einer Halbleiterstruktur durch Ionenimplantation und damit verwandte epitaxiale Techniken, um Spannung abzubauen.
  • Im allgemeinen ist es das Ziel der vorliegenden Erfindung, ein verbessertes Verfahren zum Wachstum von Gruppe-III-V-Schichten auf einem Substrat vorzusehen, das einen deutlich anderen thermischen Ausdehnungskoeffizienten und/oder eine andere Gitterkonstante aufweist, als die wachsende Schicht.
  • Es ist ferner ein Ziel der vorliegenden Erfindung, ein Verfahren zum Wachsen von GaN auf Saphir vorzusehen, wobei temperaturbedingte Spannungen, die durch die wachsende Schicht erzeugt werden, abgebaut werden können.
  • Diese und andere Ziele der vorliegenden Erfindung sind für den Fachmann aus der folgenden detaillierten Beschreibung der Erfindung und aus den angefügten Zeichnungen ersichtlich.
  • Abriß der Erfindung
  • Die vorliegende Erfindung ist ein verbessertes Verfahren zum Wachsen einer ersten Schicht auf einer zweiten Schicht, wobei die erste und die zweite Schicht unterschiedliche Ausdehungskoeffizienten und/oder Gitterkonstanten haben und die Ablagerung bei einer Temperatur stattfindet, die oberhalb der Raumtemperatur liegt. Die erste Schicht umfaßt ein Material, das sich beim Erhitzen oberhalb einer Zersetzungstemperatur zersetzt. Eine der ersten und zweiten Schichten absorbiert Licht in einem ersten Frequenzbereich und die andere der ersten und zweiten Schichten ist für das Licht in dem ersten Frequenzbereich durchlässig. In dem Verfahren gemäß der vorliegenden Erfindung wird die eine der ersten und zweiten Schichten, die Licht in dem ersten Frequenzbereich absorbiert, Licht mit dem ersten Frequenzbereich ausgesetzt, indem das Licht durch die andere der ersten und zweiten Schichten geht. Dieses Belichten erhitzt die erste Schicht auf eine Temperatur oberhalb der Zersetzungstemperatur an der Grenzfläche zwischen der ersten und der zweiten Schicht, nachdem die erste Schicht auf der zweiten Schicht aufgebracht wurde. Die vorliegende Erfindung ist für die Ablagerung von III-V-Halbleitermaterialien auf Substraten wie Saphir gut geeignet.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht einer GaN-Schicht, die auf einem Saphirsubstrat gewachsen ist.
  • 2 ist eine Aufsicht eines Wafers, der isolierte GaN-Bereiche aufweist.
  • 3 ist eine Querschnittsansicht einer weiteren Ausführung der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Die Art und Weise, in der sich die Vorteile der vorliegenden Erfindung ergeben, können einfach anhand 1 nachvollzogen werden, welche eine Querschnittsansicht einer GaN-Schicht 10 darstellt, die auf einem Saphirsubstrat 12 epitaxial gewachsen ist. Wie oben bemerkt wurde, liegen die Wachstumstemperaturen, die bei GaN und Saphir angewendet werden, üblicherweise zwischen 700°C und 1200°C. Wenn die Schicht und das Saphirsubstrat abkühlen, zieht sich das GaN in einer anderen Weise zusammen als der Saphir. Daher werden in der GaN-Schicht thermisch hervorgerufene Spannungen oder durch Ungleichheiten der Gitterkonstanten hervorgerufene Spannungen erzeugt, die zu Defekten in der GaN-Schicht führen. Solche Defekte verringern die Ausbeute von Bauteilen, die auf der GaN-Schicht aufgebaut werden. Da die GaN-Schicht wesentlich dünner als das Saphirsubstrat ist, kann diese Spannung ferner zu Sprüngen und Leerstellen in der GaN-Schicht führen.
  • Die vorliegende Erfindung basiert auf der Beobachtung, daß das GaN an der Grenzfläche zwischen GaN und Saphir zersetzt werden kann, indem das GaN an der Grenzfläche UV-Licht 14 ausgesetzt wird, dessen Leistungsdichte zwischen 5–20 Megawatt/cm2 bei einer Wellenlänge von 248 nm liegt. GaN ist für UV-Strahlung bei dieser Wellenlänge undurchlässig. Jedoch ist Saphir für UV-Licht mit einer Wellenlänge von 248 nm durchlässig. Daher erhitzt das UV Licht, das auf die GaN/Saphir-Grenzfläche gerichtet ist, die Materialschicht 11 an der Grenzfläche durch das Saphir-Substrat hindurch. Das GaN wird auf eine Temperatur erhitzt, bei der es sich in Ga und N zersetzt. Dieses Verfahren wurde verwendet, um GaN-Dünnschichtfilme von Saphir zu trennen (W. Wong, T. Sands; 10th Conference on Seminconductor and Insulating Materials, Juni 1998, Berkeley, Veröffentlichung Th2.2). Beispielsweise können GaN-Schichten von den Saphir entfernt werden, indem die GaN/Saphir-Grenzfläche dem UV-Licht eines UV-Lasers ausgesetzt wird, der die Grenzfläche von der Saphirseite her bestrahlt. Das Saphir wird dann auf eine Temperatur oberhalb des Schmelzpunktes von Ga erhitzt. Bei dieser Temperatur kann die GaN-Schicht von dem Saphirsubstrat entfernt werden, indem die GaN-Schicht von dem Substrat geschoben wird. Diese Technik setzt natürlich voraus, daß die GaN-Schicht dick genug ist, um sich selbst zu tragen.
  • In der bevorzugten Ausführung der vorliegenden Erfindung wird die GaN/Saphir-Grenzfläche einer Erhitzung durch Laser unterworfen, nachdem die GaN-Schicht gewachsen ist, jedoch bevor das GaN-Saphir wieder bei Raumtemperatur ist. Die GaN-Schicht und das Saphirsubstrat werden dann wieder auf Raumtemperatur zurückgeführt. Die sich ergebende flüssige GaN-Schicht an der Grenzfläche erlaubt es, die GaN-Schicht während des Kühlprozesses gegenüber dem Saphirsubstrat zu bewegen und daher wird die thermische Spannung, die normalerweise in der GaN-Schicht herrscht, vermieden.
  • Nachdem das Ga unterhalb seines Schmelzpunktes abgekühlt ist, ist die metallische Ga-Schicht immer noch verformbar, und dadurch wird jede wesentliche thermische Spannung in den darauf folgenden Verarbeitungsschritten ebenfalls verringert. Es sollte bemerkt werden, daß reines Gallium Ga bei ungefähr 30°C schmilzt. Dadurch wird die GaN-Schicht bei der Befestigung der flüssigen Ga-Schicht einer sehr geringen zusätzlichen Spannung ausgesetzt.
  • Es ist vorteilhaft, wenn die GaN-Schicht mit dem Saphirsubstrat während der darauffolgenden Verarbeitungsschritte verbunden ist. Das Saphirsubstrat ist wesentlich dicker als die zahlreichen Schichten, die zur Konstruktion von Bauteilen wie Lasern verwendet werden. Daher schützt das Saphirsubstrat die Bauteile während der folgenden Handhabung und Bearbeitung vor Beschädigung. Daher werden in der bevorzugten Ausführung der vorliegenden Erfindung nicht die gesamte GaN-Schicht an der GaN/Saphir-Schicht zersetzt. In der bevorzugten Ausführung der vorliegenden Erfindung werden eine oder mehrere GaN-„Inseln" unversehrt gelassen, indem die Laserstrahlung so beschränkt wird, daß die GaN-Schicht im Bereich der Region der Inseln nicht bestrahlt wird. Die Insel kann durch Maskierung des Strahls oder durch Verwendung eines abtastenden Strahls erzeugt werden, der ausgeschaltet wird, wenn dieser sich über den Inselbereichen befindet. Eine solche Insel ist mit den Bezugszeichen 13 in der 1 dargestellt. Die nicht bestrahlten Bereiche werden nicht auf eine Temperatur erhitzt, die ausreicht, das GaN in diesen Bereichen zu zersetzen. Diese Bereiche dienen als Verbindungspunkte (bonding points). Ein einzelner Verbindungspunkt in der Mitte des Substrates genügt, um eine ausreichende Befestigung zu bieten, während die GaN-Schicht während des Abkühlens oder nach dem epitaxialen Wachstum relativ zu dem Substrat bewegt werden kann.
  • Während die oben beschriebenen Ausführungen das GaN in der Nähe der GaN/Saphir-Grenzfläche zersetzt hat, wobei sich die GaN/Saphir-Struktur auf oder in der Nähe der GaN-Wachstumstemperatur befand, kann die Zersetzung und die Reduktion der Spannung ausgeführt werden, nachdem das GaN/Saphir abgekühlt ist. In diesem Fall wird die GaN/Saphir-Grenzfläche bestrahlt, nachdem das Ga/Saphir aus der Reaktionskammer entfernt wurde. Durch die Unterschiede der thermischen Ausdehnungskoeffizienten und der Gitterkonstanten wird die GaN-Schicht bei diesen Bedingungen unter Spannung stehen. Diese Spannung wird daraufhin reduziert, indem die GaN-Schicht an der Grenzfläche wie oben beschrieben zersetzt wird. Im folgenden wird auf 2 Bezug genommen, die eine Aufsicht einer Wafer 20 dar stellt. Wenn mehrere Bauelemente auf der GaN-Schicht aufgebaut werden sollen, kann die GaN-Schicht vor der Reduktion der Spannung geätzt werden, so daß jedes Bauteil auf einem eigenen gesonderten trennten GaN-Feld (pad) 21 aufgebaut wird. In der Mitte jedes Feldes kann, wie oben beschrieben, eine kleine Insel 22 verbleiben, um zu gewährleisten, daß die GaN-Schicht und die darauf folgenden Schichten mit dem Saphirsubstrat verbunden bleiben. Die von Spannung befreiten GaN-Felder 21 bilden dann Gegenstand eines weiteren epitaxialen Wachstums von Schichten, beispielsweise AlGaN, InGaN, GaN, etc., um die GaN-Laser fertigzustellen. Das epitaxiale Wachstum auf diesen spannungsentlasteten GaN-Schichten unterliegt wesentlich geringeren Spannungen, die von dem Saphirsubstrat verursacht werden. Daher haben die sich ergebenden Schichten eine höhere elektrische und optische Qualität. Im Fall von 2 werden die Kanäle mit einem dielektrischen Material gefüllt, um zu verhindern, daß weitere Schichten an dem Saphirsubstrat wachsen, nachdem die GaN-Felder 21 durch Ätzen von Kanälen hergestellt wurden.
  • Es sollte bemerkt werden, daß die von der Spannung entlasteten Schichten, die durch das Zersetzen des GaN an der GaN/Saphir-Grenzfläche erzeugt wurden, als Keimschicht verwendet werden können, um im weiteren GaN-Material mit hoher Qualität zu züchten. In solchen Ausführungen wächst auf dem Saphir eine sehr dünne GaN-Schicht (<2000 nm), und ein Teil der dünnen Schicht wird daraufhin wie oben beschrieben durch UV-Strahlung zersetzt. Diese gleitende Keimschicht unterliegt keiner thermischen oder Gitter-Spannung, die mit dem Saphir verknüpft ist. Daher ist eine darauf gewachsene Schicht ebenfalls frei von diesen Spannungen.
  • Die oben beschriebenen Ausführungen der vorliegenden Erfindung verwenden GaN auf Saphir. Jedoch kann das Verfahren der vorliegenden Erfindung auch bei anderen Materialsystemen angewendet werden. Beispielsweise kann eine gleitende SiC-Schicht erzeugt werden, die auf einem Saphir oder einem Siliziumsubstrat aufgewachsen wurde, indem das SiC in Si und C zersetzt wird. In gleicher Weise kann die GaN-Schicht auf anderen Substraten als Silizium wachsen. In diesem Fall wird das Silizum durch Licht einer Wellenlänge erhitzt, die GaN durchdringt und das Substrat an der GaN/Substratgrenzfläche erhitzt. Die Hitze zersetzt wiederum das GaN an der GaN/Siliziumgrenzfläche.
  • Bei Materialsystemen, in denen das Material an der Grenzfläche nicht das gewünschte Aborptionsband aufweist, kann eine zwischenliegende Absorptionsschicht verwendet werden. Beispielsweise kann eine dünne GaN-Schicht auf dem Substrat wachsen und die gewünschte Schicht kann auf der GaN-Schicht wachsen. Die GaN-Schicht kann daraufhin wie oben beschrieben zersetzt werden, wobei die gewünschte Schicht auf dem Substrat verbleibt und gleiten kann.
  • Eine solche zwischenliegende Schicht kann auch die Leistungsdichten reduzieren, die verwendet werden müssen, um die gewünschte Schicht abzulösen. Beispielsweise kann eine GaAs-Schicht als zwischenliegende Absorptionsschicht verwendet werden, wobei GaN auf der GaAs-Schicht wächst. Die zur Zersetzung des GaAs benötigte Energie ist wesentlich geringer als diejenige, die zur Zersetzung von GaN benötigt wird. Zusätzlich kann GaAs oder InP als Substrat zum Wachsen der GaN-Schicht verwendet werden.
  • Die oben beschriebenen Ausführungen der vorliegenden Erfindung wurden in Bezug auf eine GaN-Schicht behandelt, die auf einem Saphirsubstrat liegt. Jedoch ist es aus der vorangegangenen Darstellung für den auf diesem Feld bewanderten Fachmann klar, daß das Verfahren der vorliegenden Erfindung mit jedem Zweischichtsystem durchgeführt werden kann, in welchem eine der Schichten für Licht durchlässig ist und das Material einer der Schichten zersetzt werden kann. Beispielsweise kann Si/Saphir in einer Art und Weise behandelt werden, die analog zu der oben beschriebenen ist. In gleicher Weise kann eine GaP-Schicht auf einer GaAs-Schicht verarbeitet werden, wobei eine Schicht im sichtbaren Bereich verwendet wird, da in dem grünen Bereich des optischen Spektrums GaP durchlässig ist und GaAs undurchlässig ist.
  • Während in den oben beschriebenen Ausführungen der vorliegenden Erfindung Licht als Energiequelle zur Zersetzung der Grenzflächenschicht verwendet wurde, ist es für einen auf diesem Gebiet bewanderten Fachmann aus der vorangegangenen Darstellung offensichtlich, daß andere Energiequellen verwendet werden können, ohne die Lehre der vorliegenden Erfindung zu verlassen. Ferner soll der hier verwendete Begriff „Licht" als elektromagnetische Strahlungen jeder Wellenlänge verstanden werden.
  • Es sollte ebenfalls bemerkt werden, daß die Schicht, die an der Grenzfläche zersetzt wird, nicht notwendigerweise die Schicht sein muß, die für das Licht undurchlässig ist. Beispielsweise kann die vorliegende Erfindung in Systemen verwendet werden, in denen das Substrat nicht durchlässig ist, und die abgelagerte Schicht durchlässig ist. Die Grenzfläche zwischen den zwei Schichten wird erhitzt, indem durch die transparente Schicht hindurch Licht dazu verwendet wird, das Substrat an der Grenzfläche zu erhitzen. Das erhitzte Substrat wiederum zersetzt das Material in der durchlässigen Schicht oder das Substratmaterial an der Grenzfläche.
  • Die oben beschriebenen Ausführungen der vorliegenden Erfindung haben das Erhitzen der Grenzfläche zwischen dem GaN und dem Substrat dazu verwendet, Material zu entfernen, welches die Spannung zwischen den zwei Schichten überträgt. Jedoch können zum Entfernen des Materials auch andere Verfahren verwendet werden. Mit Bezug auf 3 können die Löcher 33 in dem Substrat 32 von der Unterseite des Substrats geätzt werden, nachdem die GaN-Schicht 30 abgelagert wurde, um Bereiche zu schaffen, in denen die abgelagerte Schicht von dem Substrat befreit ist. Diese Bereiche, die von Spannungen befreit wurden, können daraufhin als Keim für weiteres Wachstum oder zum Erstellen von Bauteilen verwendet werden. Im äußersten Fall kann das Substrat auf eine Wabe reduziert werden, die die endgültige GaN-Schicht trägt, während das meiste der GaN-Schicht zwischen den Stegen der Waben getragen wird.
  • Für den Fachmann sind aus der vorangegangen Beschreibung und den angefügten Zeichnungen verschiedene Modifikationen der vorliegenden Erfindung ersichtlich. Dementsprechend soll die vorliegende Erfindung nur durch den Bereich der folgenden Ansprüche begrenzt sein.

Claims (15)

  1. Verfahren zum Ausbilden einer Schichtstruktur mit verringerter Spannung, wobei das Verfahren die Spannung in der Schichtstruktur durch die folgenden Schritte verringert: Bereitstellen einer ersten Schicht (10, 30), die getrennt durch zumindest eine Grenzfläche auf einer zweiten Schicht (12, 32) liegt, wobei die erste und die zweite Schicht verschiedene thermische Ausdehnungskoeffizienten und/oder Gitterkonstanten haben; und Zersetzen eines Abschnitts (11) entweder der ersten (10, 30) oder der zweiten (12, 32) Schicht an der Grenzfläche durch Bestrahlung, um die Spannung in der ersten (10, 30) und der zweiten (12, 32) Schicht zu verringern, wobei die erste (10, 30) und zweite Schicht (12, 32) miteinander verbunden bleiben.
  2. Verfahren nach Anspruch 1, wobei das Zersetzen durch Bestrahlung des Abschnitts (11) umfaßt: Erhitzen des Abschnitts (11) oberhalb einer Zersetzungstemperatur durch Bestrahlung, wobei sich der Abschnitt oberhalb der Zersetzungstemperatur zersetzt.
  3. Verfahren nach Anspruch 2, wobei das Ausbilden einer Schichtstruktur mit verringerter Spannung umfaßt: Verbessern der Verringerung der Spannung durch Zersetzen des Abschnitts (11) durch Bestrahlung, während die erste Schicht (10, 30) und die zweite Schicht (12, 32) eine Wachstumstemperatur haben, wobei die Wachstumstemperatur ausreichend ist, um die erste Schicht (10, 30) und die zweite Schicht (12, 32) zu bilden.
  4. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Ausbilden einer Schichtstruktur mit verringerter Spannung umfaßt: Ausbilden der ersten (10, 30) oder der zweiten (12, 32) Schicht aus einem Material, das für die Strahlung im wesentlichen durchlässig ist.
  5. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Zersetzen eines Abschnittes durch Bestrahlung (11) umfaßt: Zersetzen durch Bestrahlung einer Vielzahl von zersetzten Abschnitten (11), die an der Grenzfläche zwischen der ersten (10, 30) und der zweiten (12, 32) Schicht angeordnet sind.
  6. Verfahren nach Anspruch 5, wobei das Zersetzen durch Bestrahlung einer Vielzahl von zersetzten Abschnitten (11) umfaßt: Ätzen einer periodischen Löcheranordnung (32) in die zweite Schicht (12, 32), ausgehend von der der ersten Schicht (10, 30) gegenüberliegenden Seite bis zur ersten Schicht (10, 30).
  7. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Zersetzen eines Abschnitts (11) durch Bestrahlung umfaßt: Zersetzen eines Abschnitts (11) durch Bestrahlung, ohne eine oder mehrere Inselregionen (13) zu zersetzen, wobei der Abschnitt (11) eine oder mehrere Inselregionen (13) eingrenzt, die in der Nähe der Grenzfläche zwischen der ersten (10, 30) und der zweiten (12, 32) Schicht angeordnet sind.
  8. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Zersetzen eines Abschnitts (11) durch Bestrahlung umfaßt: Bestrahlen des Abschnitts (11) entweder durch Laserlicht, UV-Licht oder durch elektromagnetische Strahlung.
  9. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Ausbilden einer Schichtstruktur mit verringerter Spannung umfaßt: Ausbilden der ersten (10, 30) Schicht aus einem III-V-Halbleitermaterial.
  10. Verfahren nach Anspruch 9, wobei das Ausbilden der ersten Schicht aus einem III-V-Halbleitermaterial umfaßt Ausbilden der ersten Schicht (10, 30) aus GaN.
  11. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Ausbilden einer Schichtstruktur mit verringerter Spannung umfaßt: Ausbilden der zweiten Schicht (12, 32) aus entweder Saphir, Silizium, GaAs oder InP.
  12. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Ausbilden einer Schichtstruktur mit verringerter Spannung umfaßt: Ausbilden einer Vielzahl von Halbleiterstrukturen, die auf der ersten Schicht (10, 30) liegen.
  13. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Ausbilden einer Halbleiterstruktur mit verringerter Spannung umfaßt: Verwenden einer ersten Schicht (10, 30) als Keimschicht zum Ausbilden einer III-V-Halbleiterstruktur hoher Qualität, die auf der ersten Schicht (10, 30) liegt.
  14. Verfahren nach einem der vorangegangenen Ansprüche, wobei das Bereitstellen der ersten Schicht (10, 30), die auf der zweiten Schicht (12, 32) liegt, umfaßt: Ausbilden einer Zwischenabsorptionsschicht zwischen der ersten Schicht (10, 30) und der zweiten Schicht (12, 32).
  15. Verfahren nach Anspruch 14, wobei das Ausbilden einer Zwischenabsorptionsschicht umfaßt: Ausbilden einer Zwischenabsorptionsschicht aus GaAs.
DE69907349T 1998-09-14 1999-07-08 Verfahren zur Verminderung von Stress in GaN Bauelementen Expired - Lifetime DE69907349T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/152,848 US6113685A (en) 1998-09-14 1998-09-14 Method for relieving stress in GaN devices
US152848 1998-09-14

Publications (2)

Publication Number Publication Date
DE69907349D1 DE69907349D1 (de) 2003-06-05
DE69907349T2 true DE69907349T2 (de) 2004-02-12

Family

ID=22544708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69907349T Expired - Lifetime DE69907349T2 (de) 1998-09-14 1999-07-08 Verfahren zur Verminderung von Stress in GaN Bauelementen

Country Status (4)

Country Link
US (1) US6113685A (de)
EP (1) EP0987741B1 (de)
JP (1) JP2000091632A (de)
DE (1) DE69907349T2 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000244068A (ja) * 1998-12-22 2000-09-08 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
TW464953B (en) * 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6864158B2 (en) * 2001-01-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
US6589857B2 (en) 2001-03-23 2003-07-08 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
JP3856750B2 (ja) 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
AU2002354254A1 (en) * 2001-12-20 2003-07-09 Matsushita Electric Industrial Co., Ltd. Method for making nitride semiconductor substrate and method for making nitride semiconductor device
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1484794A1 (de) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung eines Trägersubstrats
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
KR100558436B1 (ko) * 2003-06-10 2006-03-10 삼성전기주식회사 질화갈륨 단결정 기판의 제조방법
EP1664393B1 (de) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. VERFAHREN ZUR Herstellung VON GALLIUMNITRID LED
DE10340409B4 (de) * 2003-09-02 2007-05-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Trägerwafer und Verfahren zum Bearbeiten eines Halbleiterwafers unter Verwendung eines Trägerwafers
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
US7002820B2 (en) * 2004-06-17 2006-02-21 Hewlett-Packard Development Company, L.P. Semiconductor storage device
DE102005047152A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
US9923060B2 (en) 2015-05-29 2018-03-20 Analog Devices, Inc. Gallium nitride apparatus with a trap rich region
JP7161483B2 (ja) * 2017-09-27 2022-10-26 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
CN111094637B (zh) * 2017-09-27 2022-04-22 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882122A (en) * 1988-02-10 1989-11-21 General Electric Company Method and apparatus for obtaining a water sample from the core of a boiling water reactor
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
JP2938607B2 (ja) * 1991-04-18 1999-08-23 松下電器産業株式会社 発光素子
JPH04320023A (ja) * 1991-04-18 1992-11-10 Matsushita Electric Ind Co Ltd 結晶基板の製造方法
JP2938608B2 (ja) * 1991-04-18 1999-08-23 松下電器産業株式会社 発光素子
JP2706592B2 (ja) * 1992-01-10 1998-01-28 徳島大学長 結晶基板の製造方法
JPH07273366A (ja) * 1994-03-28 1995-10-20 Pioneer Electron Corp Ｉｉｉ族窒化物発光素子の製造方法
US5689123A (en) * 1994-04-07 1997-11-18 Sdl, Inc. III-V aresenide-nitride semiconductor materials and devices
US5598014A (en) * 1995-02-28 1997-01-28 Honeywell Inc. High gain ultraviolet photoconductor based on wide bandgap nitrides
JPH09275223A (ja) * 1995-04-12 1997-10-21 Seiko Instr Kk 半導体放射線検出装置
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
JP3593441B2 (ja) * 1996-09-26 2004-11-24 株式会社東芝 窒化物系化合物半導体発光素子およびその製造方法
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JPH10126010A (ja) * 1996-10-23 1998-05-15 Ricoh Co Ltd 半導体レーザ装置の製造方法
US5927995A (en) * 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization

Also Published As

Publication number Publication date
US6113685A (en) 2000-09-05
EP0987741B1 (de) 2003-05-02
JP2000091632A (ja) 2000-03-31
DE69907349D1 (de) 2003-06-05
EP0987741A1 (de) 2000-03-22

Similar Documents

Publication Publication Date Title
DE69907349T2 (de) Verfahren zur Verminderung von Stress in GaN Bauelementen
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
DE2453347C2 (de) Halbleitervorrichtung, insbesondere Halbleiterlaser
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE69838313T2 (de) Optoelektronische Halbleiteranordnung auf Basis einer Nitridverbindung der Gruppe III
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
DE69533276T2 (de) Lichtemittierende Halbleitervorrichtungen
DE19931149B4 (de) Optoelektronische integrierte Schaltvorrichtung
EP1770795B1 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE19913355A1 (de) Integrierte Opto-Elektronische Schaltung
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE19715572A1 (de) Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
DE10022879A1 (de) Nitrid-Halbleiterlaser und Verfahren zu dessen Herstellung
DE112004002804B4 (de) Züchtungsverfahren für eine dünne In-reiche Nitridhalbleiterschicht sowie UV-Lichtemissionsbauteil mit In-reicher Nitridhalbleiterschicht
DE69830788T2 (de) Ruckgewinnung von siliciumcarbidsubstraten mit nutzbarer oberfläche
DE102012103686A1 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE3625145A1 (de) Halbleiterlaser
DE2808508A1 (de) Halbleiterbauelement
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP1770767B1 (de) Halbleitersubstrat aus GaAs und Halbleiterbauelement
DE19835008A1 (de) Verfahren zur Herstellung eines III-V Halbleiters
DE102014113380A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips

Legal Events

Date Code Title Description
8364 No opposition during term of opposition