DE69917819T2 - SOI Substrat - Google Patents

SOI Substrat Download PDF

Info

Publication number
DE69917819T2
DE69917819T2 DE69917819T DE69917819T DE69917819T2 DE 69917819 T2 DE69917819 T2 DE 69917819T2 DE 69917819 T DE69917819 T DE 69917819T DE 69917819 T DE69917819 T DE 69917819T DE 69917819 T2 DE69917819 T2 DE 69917819T2
Authority
DE
Germany
Prior art keywords
outer peripheral
layer
etching
semiconductor
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69917819T
Other languages
English (en)
Other versions
DE69917819D1 (de
Inventor
Yutaka Ohta-ku Akino
Tadashi Ohta-ku Atoji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69917819D1 publication Critical patent/DE69917819D1/de
Publication of DE69917819T2 publication Critical patent/DE69917819T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1043—Subsequent to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Diese Erfindung betrifft ein Halbleitersubstrat mit einer auf einem Trägerbasiselement angeordneten Halbleiterschicht.
  • Verwandter Stand der Technik
  • SOI- (semiconductor on insulator bzw. Halbleiter-auf-Isolator) Substrate, welche eine durch Ausbilden einer einkristallinen Halbleiterschicht auf einer Isolationsschicht erzielte SOI-Struktur aufweisen, sind wohlbekannt. Vorrichtungen, welche ein SOI-Substrat aufweisen, liefern über gewöhnlichen Si-Substraten eine Reihe von Vorteilen einschließlich der folgenden:
    • (1) Leichte dielektrische Trennung und Anpassungsfähigkeit an einen erhöhten Integrationsgrad;
    • (2) hervorragender Strahlungswiderstand;
    • (3) kleine Streukapazität und Potential für Hochgeschwindigkeits- bzw. Hochfrequenzvorrichtungsbetrieb;
    • (4) keine Notwendigkeit eines Topfausbildungsprozesses;
    • (5) zuverlässige Latch-up-Verhinderung; und
    • (6) Fähigkeit zur Reduktion der Filmdicke und zum Ausbilden von Feldeffekttransistoren vom völlig verarmten Typ.
  • Aufgrund der Vorteile der SOI-Struktur, welche die obigen einschließen, wurden massive Anstrengungen zur Entwicklung verschiedener Verfahren zur Herstellung von Substraten mit einer SOI-Struktur in den letzten Dekaden unternommen.
  • Die SOI-Technologie kann auf die Zeiten der SOS- (silicon on sapphire bzw. Silizium-auf-Saphir) Technologie zum Ausbilden einer Si-Schicht auf einem einkristallinen Saphirsubstrat mittels heteroepitaktischen Wachstums unter Verwendung eines CVD- (chemical vapor deposition bzw. chemische Dampfabscheidung) Verfahrens zurückgehen. Während die SOS-Technologie von vielen als eine der ausgereiftesten Technologien geschätzt wird, wurde sie nicht in beachtlichem Maße kommerzialisiert, da sie von einer Reihe von Nachteilen begleitet wird, einschließlich der Erzeugung einer großen Zahl von Kristalldefekten aufgrund einer Gitterfehlausrichtung entlang der Grenzschicht der Si-Schicht und des darunterliegenden Saphirsubstrats, der Existenz von Aluminium, welches in die Si-Schicht aus dem Saphirsubstrat, das es ursprünglich enthielt, hineingemischt wird, hoher Substratkosten und einer geringen Anpassungsfähigkeit an den Trend zu größeren Substraten.
  • Die SIMOX- (separation by ion implanted oxygen bzw. Trennung durch ionenimplantierten Sauerstoff) Technologie folgte auf die SOS-Technologie. Es wurden verschiedene Forschungsanstrengungen in dem Gebiet der SIMOX-Technologie unternommen, um die Kristalldefekte und die Herstellungskosten zu reduzieren. Die Verfahren, die bis dato anders als die Simox-Technologie bekannt sind, umfassen ein Verfahren zum Verbinden eines Paars von Wafern mit einem dazwischen angeordneten Oxidfilm und zum Polieren oder Ätzen von einem der Wafer, um eine dünne einkristalline Si-Schicht auf dem Oxidfilm zu lassen, ein Verfahren zum Implantieren von Wasserstoffionen von der Oberfläche eines Si-Substrats, das darauf einen Oxidfilm trägt, in einer vorbestimmten Tiefe, zum Verbinden des Substrats mit einem anderen Substrat und zum danach Abschälen des letzteren Substrats mit einer dünnen einkristallinen Si- Schicht, die typischerweise auf dem Oxidfilm mittels einer Wärmebehandlung verbleibt.
  • Mit dem obigen Verfahren zur Herstellung eines SOI-Halbleitersubstrats durch Verbinden eines Paars von Siliziumwafern miteinander mit einem dazwischen angeordneten Isolationsfilm und durch Verdünnen von einem der Substrate, um einen dünnen Film oder eine Si-Schicht auf dem Isolationsfilm herzustellen, kann die Verbindungsstärke bzw. Verbindungsfestigkeit der Siliziumsubstrate reduziert werden und sogar in dem peripheren Bereich aufgehoben werden, da sie typischerweise durch den Vorgang des Abschrägens der Substrate gegensätzlich beeinflusst wird.
  • Dann können SOI-Wafer unter derartigen Bedingungen in Bereichen abgeplatzt bzw. ausgebrochen bzw. abgebröckelt werden, wo die Verbindungsfestigkeit nicht ausreichend ist, wobei die Oberflächen der Wafer gegebenenfalls teilweise durch Si-Trümmer im Verlauf der Herstellung der Halbleitervorrichtungen beschädigt werden können, um die Ausbeute bei der Herstellung von hochqualitativen Halbleitervorrichtungen zu reduzieren.
  • Um diesem Problem zu begegnen, wurden Techniken zur Entfernung von Siliziumschichten in Bereichen, die eine schwache Verbindungsfestigkeit aufweisen, entwickelt. Beispielsweise offenbart das Japanische Patent Nr. 2658135 eine Technik zum Verhindern eines Abplatzphänomens am Auftreten in einem Halbleitersubstrat, das eine Halbleiterschicht aufweist, die auf einem Trägerelement angeordnet ist, indem die äußere Umfangskante des Trägerelements mittels eines Rads, das eine galvanische Abscheidungsoberfläche aus Diamant aufweist, abgeschliffen wird. Jedoch erfordern hochintegrierte Halbleitervorrichtungen hoher Dichte weitere vorbeugende Maßnahmen zur Verhinderung des Auftretens von feinen Trümmern.
  • 13A bis 13E der beigefügten Zeichnungen veranschaulichen schematisch einen Siliziumentfernungsprozeß, der von den Erfindern der vorliegenden Erfindung vorgeschlagen wurde. 13A zeigt ein SOI-Substrat 5, das durch Verbindungs- und Rückätzvorgänge präpariert wurde, und einen Isolationsfilm 2 und eine ausgedünnte Siliziumschicht 3 aufweist, welche auf einem Trägerelement 1 ausgebildet sind. Ein äußerer Umfangsabschnitt der Siliziumschicht 3 des SOI-Substrats 5 musste entfernt werden, da die Verbindungsfestigkeit in diesem Abschnitt schwach ist. Die Verwendung von Photolithographie ist die am meisten verbreitete Technik zum Entfernen einer Siliziumschicht in der Halbleitertechnologie. Mit einer derartigen Technik wird ein Photoresist bzw. Schutzlack auf der Oberfläche des SOI-Substrats aufgebracht und der aufgebrachte Photoresist wird Licht ausgesetzt bzw. belichtet, so daß lediglich der Photoresist auf dem Abschnitt der Siliziumschicht 3, welcher zu entfernen ist, entfernt werden kann. Somit wird eine Photoresistmaske, wie in 13B dargestellt ist, erzeugt. Danach wird, wie in 13C dargestellt ist, der belichtete äußerste Endabschnitt der Siliziumschicht 3, welcher lediglich eine schwache Verbindungsfestigkeit zeigt, entfernt, indem der verbleibende Photoresist als Maske verwendet wird. Daraufhin wird ein korrespondierender äußerster Endabschnitt des Isolationsfilms 2, welcher unter der Siliziumschicht 3 angeordnet ist, entfernt. Eine Naßätztechnik unter Verwendung von Flußsäure als Ätzflüssigkeit wird allgemein zum Entfernen eines Teils des Isolationsfilms 2 verwendet, da sie das darunterliegende Trägerelement 1 nicht beschädigt. Da der Naßätzprozeß isotrop fortschreitet, wird der Isolationsfilm 2 ebenfalls in einem oberen Abschnitt seines Außenumfangs, welcher unter der Siliziumschicht 3 angeordnet ist, geätzt, um eine Unterschneidung bzw. Unterätzung zu erzeugen, wie in 13D dargestellt ist. Der Siliziumentfernungsprozeß wird vollendet, wenn der Photoresist entfernt wird ( 13E).
  • Somit wird ein Umfangsabschnitt der Siliziumschicht 3, welcher eine schwache Verbindungsfestigkeit zeigt, entfernt.
  • Anzumerken ist, daß in der obigen Veranschaulichung eines SOI-Substrats 5, das durch Verbindungs- und Rückätzvorgänge präpariert wurde, das Trägerelement 1 und der Isolationsfilm 2 entlang ihrer Grenzschicht miteinander verbunden sind, so daß ein Abschnitt des Isolationsfilms 2, der unmittelbar unter dem entfernten äußersten Endabschnitt der Siliziumschicht angeordnet ist, ebenfalls entfernt werden musste.
  • Jedoch kann, wenn einmal ein äußerster Endabschnitt der Siliziumschicht 3, welcher eine schwache Verbindungsfestigkeit zeigt, entfernt wird, die verbleibende Siliziumschicht 3 lateral geätzt werden, wenn ein korrespondierender äußerster Endabschnitt des Isolationsfilms 2, welcher unter der Siliziumschicht 3 angeordnet ist, entfernt wird, um dort eine Unterschneidung zu erzeugen, so daß der äußere Umfangsendabschnitt der Siliziumschicht, welcher an der Unterschneidung angeordnet ist, überhängend wird und überhaupt nicht verbunden wird. Danach kann der überhängende äußere Umfangsendabschnitt der Siliziumschicht 3 schließlich ein Abplatzphänomen verursachen und Trümmer erzeugen.
  • WO-A-9727621 offenbart ein Substrat, das dem Oberbegriff von Anspruch 1 entspricht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Somit ist es das Ziel der vorliegenden Erfindung, ein Halbleitersubstrat bereitzustellen, das nicht ein Abplatzphänomen erzeugt, was Trümmer von dem äußeren Umfangsende der Halbleiterschicht verursacht.
  • Erfindungsgemäß wird das obige Ziel erreicht, indem ein Halbleitersubstrat vorgesehen wird, wie in den Ansprüchen aufgestellt ist.
  • Ein Halbleitersubstrat mit einer Konfiguration, wie oben beschrieben, kann kaum ein überhängendes Profil für das äußere Umfangsende erzeugen und kann folglich die Möglichkeit eines Auftretens eines Abplatzphänomens in hohem Maße reduzieren, falls die Isolationsschicht lateral in dem Herstellungsprozeß geätzt wird.
  • Zusätzlich wird, da der Abschnitt des Halbleitersubstrats, welcher eine schwache Verbindungsfestigkeit zeigt, entfernt wird, die Erzeugung von Trümmern aus dem Randbereich des Substrats minimiert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A und 1B sind schematische Ansichten eines Beispiels eines Halbleitersubstrats.
  • 2A, 2B, 2C, 2D, 2E und 2F sind schematische Ansichten eines anderen Beispiels eines Halbleitersubstrats, welche verschiedene Herstellungsschritte zeigen.
  • 3A, 3B, 3C, 3D und 3E sind schematische Ansichten eines noch anderen Beispiels eines Halbleitersubstrats, welche verschiedene Herstellungsschritte zeigen.
  • 4A, 4B, 4C, 4D, 4E und 4F sind schematische Ansichten eines noch anderen Beispiels eines Halbleitersubstrats, welche verschiedene Herstellungsschritte zeigen.
  • 5A, 5B, 5C, 5CP, 5D, 5E, 5F und 5FP sind schematische Ansichten eines noch anderen Beispiels eines Halbleitersubstrats und einer Ausführungsform gemäß der Erfindung, welche verschiedene Herstellungsschritte zeigen.
  • 6A, 6B, 6C, 6D, 6E und 6F sind schematische Ansichten eines noch anderen Beispiels eines Halbleitersubstrats, welche verschiedene Herstellungsschritte zeigen.
  • 7A, 7B und 7C sind schematische Ansichten eines noch anderen Beispiels eines Halbleitersubstrats, welche verschiedene Herstellungsschritte zeigen.
  • 8A und 8B sind schematische Ansichten von Kantenätzern, die zum Zwecke der vorliegenden Erfindung verwendet werden können.
  • 9A und 9B sind schematische Teilquerschnittansichten eines noch anderen Beispiels eines Halbleitersubstrats.
  • 10A und 10B sind schematische Teilquerschnittansichten eines Halbleitersubstrats, das zum Vergleichszweck präpariert wurde.
  • 11 und 12 sind schematische Teilquerschnittansichten von noch anderen Beispielen eines Halbleitersubstrats.
  • 13A, 13B, 13C, 13D und 13E sind schematische Teilquerschnittansichten eines Halbleitersubstrats, welche verschiedene Schritte eines bekannten Herstellungsverfahrens eines Halbleitersubstrats zeigen.
  • BESCHREIBUNG VON BEISPIELEN
  • (Erstes Beispiel)
  • 1A und 1B sind eine schematische Draufsicht und eine schematische Querschnittsseitenansicht eines grundlegenden Beispiels eines Halbleitersubstrats.
  • In dem Halbleitersubstrat 5 dieses Beispiels ist der äußere Umfangsrand 3A der Halbleiterschicht 3 innerhalb des äußeren Umfangsrands 1A des Trägerelements 1 angeordnet und der äußere Umfangsrand 2A der Isolationsschicht 2 ist zwischen dem äußeren Umfangsrand 3A der Halbleiterschicht 3 und dem äußeren Umfangsrand 1A des Trägerelements 1 angeordnet, so daß der äußere Umfangsabschnitt 10 der Ausführungsform einschließlich der Halbleiterschicht 3 und der Isolationsschicht 2 ein gestuftes Profil zeigt. Noch spezifischer sind die Unterseite des äußeren Umfangsrands der Halbleiterschicht 3 und die Oberseite des äußeren Umfangsrands der Isolationsschicht 2 relativ zueinander um einen horizontalen Abstand d versetzt, so daß im Gegensatz zu 13E der äußere Umfangsrand der Halbleiterschicht 3 kein überhängendes Profil zeigt. Mit anderen Worten, die Ausführungsform weist eine Terrasse mit einer Breite d an dem äußeren Umfangsabschnitt der Isolationsschicht 2 auf. Demgemäß kann der äußere Umfangsrand der Halbleiterschicht 3 kaum ein Abplatzphänomen und Trümmer verursachen.
  • Das Trägerelement 1 ist vorzugsweise ein Substrat, das aus einem Vorformling aus einem Halbleitermaterial wie Si, Ge, GaAs oder InP hergestellt ist. Insbesondere werden Si-Wafer vorzugsweise verwendet.
  • Die Isolationsschicht ist vorzugsweise aus einem isolierenden Material wie Siliziumoxid oder Siliziumnitrid hergestellt.
  • Die Halbleiterschicht weist vorzugsweise zumindest eine Schicht aus einem Material auf, das aus einer Gruppe von Halbleitermaterialien einschließlich Si, Ge, SiGe, SiC, GaAs, GaAlAs, InP und GaN ausgewählt ist.
  • Der horizontale Versatz d ist vorzugsweise nicht weniger als 2 Mikrometer, noch bevorzugter nicht weniger als 2 Mikrometer und nicht mehr als 1000 Mikrometer.
  • Die Dicke der Halbleiterschicht ist vorzugsweise nicht weniger als 10 Nanometer und nicht mehr als 10 Mikrometer, noch bevorzugter nicht weniger als 10 Nanometer und nicht mehr als 2 Mikrometer.
  • Die Dicke der Isolationsschicht ist vorzugsweise nicht weniger als 10 Nanometer und nicht mehr als 10 Mikrometer, noch bevorzugter nicht weniger als 10 Nanometer und nicht mehr als 2 Mikrometer.
  • Ein Prozeß, der einen Verbindungsschritt aufweist, wird vorzugsweise zum Präparieren eines SOI-Substrats 5 vor dem Verarbeiten von seinem äußeren Umfangsabschnitt verwendet. Spezifische Beispiele des Herstellungsprozesses, welche für den Erfindungszweck verwendet werden können, beinhalten Verfahren, die in dem Japanischen Patent Nr. 2608351 und dem US-Patent Nr. 5,371,037, der Japanischen Patentanmeldung mit Offenlegungsnummer 7-302889 und der Japanischen Patentanmeldung mit Offenlegungsnummer 5-211128 und dem US-Patent Nr. 5,374,564 beschrieben sind.
  • Insbesondere umfassen sowohl das Verfahren, das in dem Japanischen Patent Nr. 2608351 und dem US-Patent Nr. 5,371,037 offenbart ist, als auch dasjenige, das in der Japanischen Patentanmeldung mit Offenlegungsnummer 7-302889 offenbart ist, Schritte zum Präparieren eines ersten Elements mit einer porösen einkristallinen Halbleiterschicht und einer nichtporösen einkristallinen Halbleiterschicht, zum Verbinden des ersten Elements und eines zweiten Elements mit einer dazwischen eingefügten Isolationsschicht, um eine Vielschichtstruktur mit der nichtporösen einkristallinen Halbleiterschicht, die innerhalb angeordnet ist, zu erzeugen, und zum Entfernen der nichtporösen einkristallinen Halbleiterschicht von der Vielschichtstruktur. Die Halbleiterschicht enthält Silizium und jedes der obigen Verfahren kann verwendet werden, um ein SOI-Substrat zu präparieren, das einkristallines Silizium enthält, dessen Kristallinität so ausgezeichnet ist wie jene eines einkristallinen Wafers.
  • Das in der Japanischen Patentanmeldung mit Offenlegungsnummer 5-211128 und dem US-Patent Nr. 5,374,564 offenbarte Verfahren umfasst Schritte zum Ausbilden einer Siliziumoxidschicht auf der Oberfläche eines einkristallinen Siliziumwafersubstrats, zum Implantieren entweder von Wasserstoffgasionen oder Edelgasionen in den Wafer von der Seite der Siliziumoxidschicht, zum Ausbilden einer Mikroblasenschicht in dem einkristallinen Siliziumwafer, zum Verbinden des Wafers mit einem anderen Substrat, was als Trägerelement an der Seite des Siliziumoxids fungiert, und dann zum Separieren der verbundenen Substrate entlang der Mikroblasenschicht, um ein SOI-Substrat zu erzeugen. Dann kann dieses SOI-Substrat verwendet werden, um ein Halbleitersubstrat zu präparieren, wie vorstehend unter Bezugnahme auf die erste Ausführungsform der Erfindung beschrieben wurde.
  • Wenn ein Halbleiterwafer wie ein Si-Wafer als Ausgangsmaterial eines SOI-Substrats verwendet wird, das mittels einer Verbindungstechnik präpariert wird, sollte beachtet werden, daß der Wafer sowohl an der Oberseite als auch an der Unterseite seines äußeren Umfangsrands abgeschrägt wird. Demgemäß kann in dem SOI-Substrat der äußere Umfangsrand der Halbleiterschicht (oder der Isolationsschicht) und jener des Trägerelements um ein geringfügiges Maß versetzt werden, bevor es einem Vorgang zur Verarbeitung von dessen äußerem Umfangsabschnitt unterworfen wird.
  • Danach wird der äußere Umfangsabschnitt des Halbleitersubstrats einschließlich der Isolationsschicht und der Halbleiterschicht verarbeitet, um ein gestuftes Profil, wie es anhand der 1A und 1B ersichtlich ist, aufzuweisen.
  • Techniken, welche vorzugsweise für den Verarbeitungsvorgang verwendet werden können, umfassen Naß- oder Trockenätzen unter Verwendung einer Ätzmaske und von Polieren wie z.B. chemisch-mechanisches Polieren (CMP).
  • Sowohl der äußere Umfangsabschnitt der Halbleiterschicht als auch jener der Isolationsschicht können verarbeitet werden, um ein verjüngtes oder abgeschrägtes Profil in einer derartigen Weise aufzuweisen, daß die obere Oberfläche und die laterale Oberfläche davon einander unter einem Winkel schneiden, der größer als der rechte Winkel ist, wie in näheren Einzelheiten nachfolgend beschrieben wird.
  • Falls das Halbleitersubstrat zu ätzen ist, um ein gestuftes Profil aufzuweisen, kann der Ätzprozeß jener des Naßätzens oder jener des Trockenätzens sein. Zum Ätzen der Siliziumschicht kann beispielsweise eine Mischlösung aus Flußsäure und Salpetersäure oder TMAH (Trimethylammoniumhydroxid) als Ätzmittel verwendet werden, wenn eine Naßätztechnik verwendet wird, während Chlor, CF4 oder SF6 als Ätzmittel verwendet werden können, wenn eine Trockenätztechnik verwendet wird. In ähnlicher Weise kann zum Ätzen des Siliziumoxidfilms (Isolationsschicht 2) eine Flußsäurelösung oder eine gepufferte Flußsäurelösung allgemein in einem Naßätzprozeß verwendet werden, während CH3 in einem Trockenätzprozeß verwendet werden kann. Die Ätzart kann isotrop oder anisotrop sein.
  • Ein isotroper Ätzprozeß, ein Kantenätzer und ein Kantenpolierer können vorzugsweise verwendet werden, um die Halbleiterschicht und die Isolationsschicht zu verarbeiten, daß sie dazu ausgebildet werden, ein verjüngtes Profil für den Erfindungszweck aufzuweisen.
  • Die folgenden Beispiele werden verwirklicht, indem das oben beschriebene erste Beispiel auf mehrere unterschiedliche Arten modifiziert wird.
  • (Zweites Beispiel)
  • Die folgenden Herstellungsschritte können gut für das zweite Beispiel verwendet werden. Zuerst wird ein SOI-Substrat 5 präpariert, wie in 2A dargestellt ist, und zwar mittels einer Verbindungstechnik. Das SOI-Substrat 5 weist ein Trägerelement 1, das ein einzelnes Siliziumsubstrat ist, einen Isolationsfilm 2, der auf dem Trägerelement 1 typischerweise mittels einer Trockenoxidationstechnik ausgebildet ist, indem lediglich O2-Gas oder eine Naßoxidationstechnik unter Verwendung von Dampf verwendet wird, und eine Halbleiter- (Silizium-) Schicht 3 auf, welche epitaktisch auf dem Isolationsfilm 2 mittels CVD (chemical vapor deposition bzw. chemische Gasphasenabscheidung) aufgewachsen ist. Danach wird eine Ätzmaske eines Photoresists bzw. Schutzlacks 4 auf der Silizium schicht 3 ausgebildet, um einen Abschnitt der Siliziumschicht 3 zu entfernen, welcher an ihrem äußeren Umfangsrand auf dem Isolationsfilm 2 angeordnet ist und eine schwache Verbindungsstärke bzw. -festigkeit zeigt (2B). Danach wird die Siliziumschicht 3 geätzt, um deren äußeren Umfangsrand zu entfernen, indem der Photoresist 4 als Maske verwendet wird (2C). Nach Entfernen des Photoresists 4 wird ein Photoresist 6 von neuem zum Ätzen des Isolationsfilms 2 aufgebracht und einem Musterstrukturierungsvorgang unterworfen (2D). Um eine Ätzselektivität für den Isolationsfilm 2 relativ zu dem darunterliegenden Trägerelement 1 zu verwirklichen, wird der Isolationsfilm 2 mittels Naßätzen geätzt, indem Flußsäure als Ätzmittel verwendet wird. Während das Naßätzen unvermeidbar von Seitenätzen begleitet werden kann, kann dieses Problem umgangen werden, indem die Maskenabmessungen so selektiert werden, daß der Abschnitt des Isolationsfilms 2, der unmittelbar unter der Siliziumschicht 3 angeordnet ist, falls er unterschnitten ist (2E), nicht geätzt wird. Schließlich wird ein SOI-Substrat, das eine Querschnittsansicht gemäß der Darstellung in 2F aufweist, erzielt, indem der Photoresist 6 entfernt wird. Anzumerken ist, daß sowohl der Photoresist 4 als auch der Photoresist 6 von dem gewöhnlichen positiven Typ oder von dem gewöhnlichen negativen Typ sein können. Ein weitverbreitetes Beispiel eines Photoresists vom positiven Typ ist Novolak-Kunstharz, welcher mittels Schleudern aufgebracht werden kann. Anstatt der Musterstrukturierung des aufgebrachten Photoresists kann eine Maske mit der Siliziumschicht 3 solange verbunden werden, wie eine Ätzmaske in geeigneter Weise in Position gebracht wird.
  • Das Verfahren zum Präparieren eines SOI-Substrats 5 ist für dieses Beispiel nicht auf das oben beschriebene Verfahren beschränkt, welches durch irgendein anderes geeignetes Verfah ren ersetzt werden kann.
  • (Drittes Beispiel)
  • 3A bis 3E veranschaulichen in schematischer Weise ein drittes Beispiel zur Herstellung eines SOI-Substrats, was verschiedene Herstellungsschritte zeigt. Zuerst wird ein SOI-Substrat 5, das einen Isolationsfilm 2 und eine Siliziumschicht 3 aufweist, die auf einem Trägerelement 1 angeordnet sind, präpariert (3A). Ein Photoresist bzw. Schutzlack 4 wird auf das SOI-Substrat 5 aufgebracht und einem Musterstrukturierungsvorgang unterworfen, um zu bewirken, daß es ein gewünschtes Muster aufweist (3B). Danach werden ein äußerster Endabschnitt der Siliziumschicht 3 und ebenfalls ein äußerster Endabschnitt des Isolationsfilms 2 sukzessive herausgeätzt (3C). Folglich werden der Abschnitt der Siliziumschicht 3 und jener des Isolationsfilms 2 auf dem Trägerelement 1, welche nicht durch den Photoresist 4 bedeckt sind, sukzessive entfernt. Danach wird nach dem Entfernen des Photoresists 4 ein anderes Photoresist-Muster 6 ausgebildet. Es sollte darauf geachtet werden, daß sichergestellt wird, daß der äußere Umfangsrand dieses Resist-Musters innerhalb des äußeren Umfangsrands des ersten Resist-Musters angeordnet ist. Anzumerken ist, daß der erste Photoresist 4 nicht notwendigerweise entfernt werden muß, jedoch reduziert werden kann, so daß seine Begrenzungslinie innerhalb der ursprünglichen Begrenzungslinie angeordnet wird, ohne den Photoresist 6 von neuem aufzubringen, um einen gleichen Effekt zu bewirken (3D).
  • Danach wird lediglich ein äußerster Endabschnitt der Siliziumschicht 3 herausgeätzt, um zu bewirken, daß der äußere Umfangsrand der Siliziumschicht 3 von jenem des Isolationsfilms 2 versetzt ist (3E).
  • Während der Photoresist in dem oben beschriebenen Herstellungsverfahren verwendet wird, kann ein Halbleitersubstrat gemäß der Erfindung hergestellt werden, ohne einen Photolithographieprozeß zu verwenden und der Ätzvorgang kann ausgeführt werden, indem das Siliziumsubstrat mittels eines Streifens bzw. Bands maskiert wird. Alternativ kann der Umfangsbereich des Siliziumsubstrats schrittweise mittels eines Kantenätzers geätzt werden, welcher geeignet ist, ein Objekt lediglich peripher zu ätzen. Noch weiter alternativ kann ein Profil, wie in 2F dargestellt ist, in dem äußeren Umfangsabschnitt mittels eines Kantenpolierers hergestellt werden.
  • (Viertes Beispiel)
  • 4A bis 4F veranschaulichen in schematischer Weise ein viertes Beispiel zur Herstellung eines SOI-Substrats, was verschiedene Herstellungsschritte zeigt. Zuerst wird, wie in 4A dargestellt ist, ein SOI-Substrat 5, das einen 2μm dicken Isolationsfilm 2 und eine 2μm dicke Siliziumschicht 3 aufweist, welche auf einem Trägerelement 1 angeordnet sind, präpariert und danach wird, wie in 4B dargestellt ist, ein erster Photoresist bzw. Schutzlack 4 auf das SOI-Substrat 5 aufgebracht und einem Musterstrukturierungsvorgang unterworfen, um zu bewirken, daß es ein gewünschtes Muster aufweist (3B). Während eine Photomaske, die ein ähnliches Profil wie jenes des Wafers aufweist, für den Belichtungs- und Musterstrukturierungsvorgang verwendet werden kann, wird ein Waferkantenbelichtungssystem, das zum Belichten von lediglich einem Umfangsabschnitt des Wafers geeignet ist, verwendet, um eine kreisförmige Zone, die entlang des äußeren Umfangsrands des Trägerelements angeordnet ist und eine Brei te L1 aufweist, zum Entfernen in diesem Beispiel dem Licht auszusetzen.
  • Danach werden, wie in 4C dargestellt ist, ein äußerster Endabschnitt der Siliziumschicht 3 und jener des Isolationsfilms 2 des SOI-Substrats 5 sukzessive geätzt. Nach Entfernen des Photoresists 4 wird ein zweiter Photoresist 6 aufgebracht und lediglich ein Umfangsabschnitt des Photoresists 6 mit einer Breite L2 wird mittels des Waferkantenbelichtungssystems dem Licht ausgesetzt, um ein Photoresist-Muster zu erzeugen, wie in 4D dargestellt ist. Somit wird der äußere Umfangsrand des zweiten Photoresists 6 innerhalb jenem des ersten Photoresists 4 durch einen Abstand von (L2-L1) angeordnet.
  • Hinsichtlich der Tatsache, daß die Breitengenauigkeit der Belichtung eines gewöhnlichen Waferkantenbelichtungssystems ungefähr ±0.1mm ist, können L1 und L2 vorzugsweise jeweils ungefähr 1.8mm und 2.0mm sein. Anzumerken ist, daß die Differenz zwischen dem äußeren Umfangsrand des ersten Photoresists 4 und jenem des zweiten Photoresists 6 weiter reduziert werden kann, indem ein verbessertes Präzisionsbelichtungssystem für den Musterstrukturierungsvorgang verwendet wird.
  • Jedoch kann, falls eine isotrope Ätztechnik zum Ätzen des Isolationsfilms von 4E verwendet wird, ein Phänomen des Seitenätzens in einem Maße auftreten, das gleich der Filmdicke (2μm) des Isolationsfilms 2 ist, wenn der Isolationsfilm ein verjüngtes bzw. spitz zulaufendes Profil mit einem Verjüngungswinkel von ungefähr 45° aufweist. Somit kann die Siliziumschicht 3 an der Unterseite unterschnitten sein, wenn die Breite kleiner als das mögliche Maß des Seitenätzens des Isolationsfilms 2 (2μm) gemacht wird.
  • Demgemäß muß, um dieses Beispiel ausführbar zu machen, der Abstand zwischen der Breite des ersten Photoresists 4 und jener des zweiten Photoresists 6 (L2-L1) größer sein als das Maß des Seitenätzens des Isolationsfilms 2. Während es keine obere Grenze für die Breiten gibt, ist die Anzahl von Vorrichtungen, welche aus der aktiven Siliziumschicht hergestellt werden können, reduziert, wenn die Breiten zu groß sind, so daß die Breiten größer sein sollten als 5 Mikrometer in Abhängigkeit von der Genauigkeit des Belichtungssystems und vorzugsweise zwischen 100 Mikrometer und 500 Mikrometer, wenn ein Waferkantenbelichtungssystem verwendet wird.
  • Danach wird lediglich der äußere Umfangsabschnitt der Siliziumschicht 3 herausgeätzt, wie in 4E dargestellt ist, und der Photoresist 6 wird entfernt, um den Vorgang zur Entfernung des äußeren Umfangsabschnitts des SOI-Substrats fertigzustellen, um ein Profil zu erzeugen, wie in 4F dargestellt ist, wobei f ungefähr 2.0mm ist, e ungefähr 1.8mm ist und d ungefähr 198μm ist.
  • Mit diesem Beispiel kann jedes Abplatzphänomen in der Siliziumschicht 3 und dem Isolationsfilm 2 des SOI-Substrats 5 zuverlässig am Auftreten gehindert werden.
  • (Fünftes Beispiel und die Ausführungsform)
  • In dieser Ausführungsform wird der Neigungswinkel der lateralen Oberfläche bzw. Seitenfläche des Isolationsfilms so ausgebildet, daß er kleiner als jener der lateralen Oberfläche bzw. Seitenfläche der Halbleiterschicht ist.
  • 5A bis 5F veranschaulichen in schematischer Weise eine fünfte Ausführungsform zur Herstellung eines SOI-Substrats gemäß der Erfindung, wobei verschiedene Herstellungsschritte dargestellt sind. Zuerst wird, wie in 5A dargestellt ist, ein SOI-Substrat 5, das einen Siliziumoxidfilm 2 als einen Isolationsfilm mit einer Dicke T2 von 2μm Dicke und eine Siliziumschicht 3 mit einer Dicke T3 von 2μm, welche auf einem tragenden Siliziumsubstrat 1 angeordnet sind, aufweist, mittels einer Verbindungstechnik präpariert und danach wird, wie in 5B dargestellt ist, ein erster Photoresist 6 auf dem SOI-Substrat 5 aufgebracht und einem Musterstrukturierungsvorgang unterworfen, um zu bewirken, daß es ein gewünschtes Muster aufweist.
  • In dieser Ausführungsform wird der Musterstrukturierungsvorgang ausgeführt, indem eine Photomaske, welche einen Halbdurchmesser aufweist, der um L2(=2.0mm) kleiner als jener des Wafers ist, und eine Kontur verwendet werden, die ähnlich wie jene des Wafers ist, so daß lediglich die Zone entlang der Waferkante mit der Breite von L2 dem Licht ausgesetzt bzw. belichtet wird.
  • Danach wird, wie in 5C dargestellt ist, lediglich der äußerste Endabschnitt der Siliziumschicht 3 herausgeätzt. Falls eine Naßätztechnik angewandt wird, wird eine alkalische TMAH (Trimethylammoniumhydroxid) Ätzlösung oder eine Ätzlösung aus einer Mischung aus Flußsäure und Salpetersäure für den Ätzvorgang in geeigneter Weise verwendet werden. Falls andererseits eine Trockenätztechnik angewandt wird, wird allgemein ein RIE- (reactive ion etching bzw. reaktives Ionenätzen) oder ein CDE- (chemical dry etching bzw. chemisches Trockenätzen) System mit CF4- oder SF6-Gas verwendet werden. Während isotropes Ätzen in einem Naßätzsystem stattfinden wird, sollten an isotropes Ätzen angepaßte Bedingungen ebenso zum Trockenätzen ausgewählt werden. Beispielsweise kann ein isotroper Radikalätzvorgang in einem reaktiven Parallelplatten-Ionenätzsystem unter Verwendung von SF6-Gas und O2-Gas mit einem hohen elektrischen Entladungsdruck von 50Pa verwirklicht werden und das daran angepasst ist, die mittlere freie Weglänge der Ionen und somit die Ionenätzrate zu reduzieren.
  • Der Ätzvorgang schreitet vollkommen isotrop fort, so daß die laterale Oberfläche bzw. Seitenfläche der Siliziumschicht 3 mit einem stumpfen Winkel zwischen der Seitenfläche und der Oberseite sich verjüngt bzw. spitz zuläuft, während ein Winkel AG3 im wesentlichen gleich 45° ist (5CP). Zur gleichen Zeit kann eine ausreichend große Ätzselektivität zwischen der Rate des Ätzens des darunterliegenden Siliziumoxidfilms 2 und jener des Ätzens der Siliziumschicht 3 sichergestellt werden, so daß folglich lediglich die Siliziumschicht 3 so geätzt wird, daß sie ein verjüngtes bzw. spitz zulaufendes Profil zeigt.
  • Nach Entfernen des Photoresists 6 wird ein zweiter Photoresist 4 auf den Wafer aufgebracht und lediglich die Zone entlang der Waferkante mit einer Breite von L1 wird belichtet, indem eine Photomaske, welche eine Kontur aufweist, die ähnlich wie jene der ersten Photomaske ist, jedoch um 8 Mikrometer größer als die letztere ist, verwendet wird, um einen musterstrukturierten Photoresist bzw. Schutzlack 4 herzustellen, wie in 5D dargestellt ist. Falls L1 1.992mm ist, weist das Resist-Muster des Photoresists 2 den äußeren Umfangsrand auf, welcher nach einer außerhalb des ersten Photoresists 6 gezogenen Linie ausgerichtet ist und von dem letzteren um 8 Mikrometer getrennt ist.
  • Danach wird, wie in 5E dargestellt ist, lediglich der äußere Umfangsabschnitt des Siliziumoxidfilms 2 des SOI-Substrats 5 herausgeätzt. Falls eine Naßätztechnik angewandt wird, wird eine Ätzlösung wie z.B. eine gepufferte Flußsäure- (BHF) Lösung in geeigneter Weise für den Ätzvorgang verwendet werden. Falls andererseits eine Trockenätztechnik angewandt wird, wird allgemein ein RIE- (reactive ion etching bzw. reaktives Ionenätzen) oder ein CDE- (chemical dry etching bzw. chemisches Trockenätzen) System mit CF4-, CH F3- oder H2-Gas verwendet werden. Während isotropes Ätzen in einem Naßätzsystem stattfindet, sollten an isotropes Ätzen angepasste Bedingungen ebenso zum Trockenätzen ausgewählt werden. Beispielsweise kann ein isotroper Ätzvorgang durch Naßätzen verwirklicht werden, indem eine gepufferte Flußsäure- (BHF) Lösung verwendet wird, bis der Siliziumoxidfilm 2 in einem geringen Maß überätzt ist und der Winkel AG2 im wesentlichen gleich 30μ ist. Zur gleichen Zeit kann eine ausreichend große Ätzselektivität zwischen der Rate des Ätzens des darunterliegenden Siliziumoxidfilms 2 und jener des Ätzens der Siliziumschicht 3 sichergestellt werden, so daß folglich lediglich der Siliziumoxidfilm 2 so geätzt wird, daß er ein verjüngtes bzw. spitz zulaufendes Profil mit dem Winkel AG2 von 30 aufweist, wie in 5E (siehe ebenso 5FP) dargestellt ist.
  • Wenn der Siliziumoxidfilm 2 geätzt wird, um zu bewirken, daß er ein verjüngtes bzw. spitz zulaufendes Profil in dem äußeren Umfangsabschnitt aufweist, wobei der Winkel AG2 gleich 30° ist, tritt ein Seitenätzen von 2.8μm an dem isolierenden Siliziumoxidfilm 2 auf, der eine Filmdicke von 2μm aufweist. Somit kann die Siliziumschicht 3 an der Unterseite unterschnitten werden, wenn die Breite kleiner als das mögliche Maß des Seitenätzens des Isolationsfilms 2 gemacht wird.
  • Demgemäß muß, um diese Ausführungsform ausführbar zu machen, die Differenz (L2-Ll) zwischen der Breite des ersten Photoresists 6 und jener des zweiten Photoresists 4 größer als das Maß des Seitenätzens des Isolationsfilms 2 sein. Während es keine obere Grenze für die Breiten gibt, wird die Anzahl von Vorrichtungen, die aus der aktiven Siliziumschicht hergestellt werden können, reduziert, wenn die Breiten zu groß sind, so daß sie größer als 5 Mikrometer in Abhängigkeit von der Genauigkeit des Belichtungssystems sein sollten, und vorzugsweise zwischen 100 Mikrometer und 500 Mikrometer, wenn ein Waferkantenbelichtungssystem verwendet wird.
  • Schließlich wird der Photoresist 4 entfernt, um ein verjüngtes und terrassenförmiges Profil mit einem Winkel AG2 von 30° und einer Terrassenbreite d von 5.2μm zu erzeugen, wie in 5F dargestellt ist. Mit einem schwach verjüngten und terrassenförmigen Profil würde der Wafer nicht irgendeine Unterschneidung aufgrund von Seitenätzen in den anschließenden Reinigungs- und Ätzprozessen aufweisen. Jede Unterschneidung kann ein Erzeugen von Partikeln bewirken, insbesondere wenn ein Abplatzphänomen an der Siliziumschicht 3 auftritt und/oder das Reinigungswasser nicht in befriedigender Weise abgeleitet wird. Falls von dem Siliziumoxidfilm erwartet wird, daß er ein Opfer des Seitenätzens wird, kann jedes Seitenätzphänomen verhindert werden, indem eine große Differenz zwischen der Breite des ersten Photoresists 6 und jener des zweiten Photoresists 4 vorgesehen wird, so daß keine Unterschneidung an dem Siliziumoxidfilm auftreten würde. Dann wird dort ein Halbleitersubstrat erzeugt, von dessen Isolationsfilm ein äußerster Endabschnitt mit einer Breite e (=L1) entfernt wird.
  • (Sechstes Beispiel)
  • 6A bis 6F veranschaulichen in schematischer Weise ein sechstes Beispiel zur Herstellung eines SOI-Substrats, was verschiedene Herstellungsschritte zeigt. Zuerst wird, wie in 6A dargestellt ist, ein 8-Inch (Durchmesser, 200mm) SOI-Substrat 5, das einen 200nm dicken Siliziumoxidfilm 2 als einen Isolationsfilm und eine 200nm dicke Siliziumschicht 3, die auf einem tragenden Siliziumsubstrat 1 angeordnet sind, aufweist, mittels einer Verbindungstechnik präpariert.
  • Danach wird, wie in 6B dargestellt ist, ein erstes Maskenband 14 auf dem SOI-Substrat 5 aufgebracht, wobei die Mitte des Maskenbands mit jener des Wafers ausgerichtet wird. Ein Maskenband 14 mit einem Durchmesser von z.B. 196.8mm kann in geeigneter Weise für diese Ausführungsform verwendet werden. Danach werden, wie in 6C dargestellt ist, der äußerste Endabschnitt der Siliziumschicht 3 und jener des Isolationsfilms 2 sukzessive ausgeätzt. Die laterale Seite des Isolationsfilms 2 und jene der Siliziumschicht 3 sind so ausgebildet, daß sie einen spitzen Neigungswinkel aufweisen, indem die Dauer des Ätzvorgang kontrolliert bzw. gesteuert wird.
  • Danach wird nach Abschälen des Maskenbands 14 mittels einer Bandabschälmaschine ein anderes Maskenband 16 mit einem Durchmessser von z.B. 196.0mm auf dem Wafer aufgebracht, wobei die Mitte des Maskenbands mit jener des Wafers ausgerichtet wird, wie in 6D dargestellt ist. Somit wird das erste Maskenband 14 innerhalb des zweiten Maskenbands 16 angeordnet und um 0.4mm an jedem Punkt an seiner äußeren Begrenzung versetzt. Dieser Wert wird im Hinblick auf die Ausrichtungsgenauigkeit der Bandaufbringungsmaschine ausgewählt, die voraussichtlich zu verwenden ist. Für diese Ausführungsform ist er ungefähr ±0.2mm. Falls eine Bandaufbringungsmaschine mit einer besseren Ausrichtungsgenauigkeit verwendet wird, kann die Differenz (L2-Ll) zwischen der Breite der Zone, die von dem ersten Maskenband 14 entblößt wird, und jener der Zone, die von dem zweiten Maskenband 16 entblößt wird, weiter reduziert werden. Während es keine obere Grenze für die Breiten (L1, L2) gibt, wird die Anzahl von Vorrichtungen, die aus der aktiven Siliziumschicht hergestellt werden können, reduziert, wenn sie zu groß sind, so daß sie zwischen 10 Mikrometer und 1 Millimeter in Abhängigkeit von der Genauigkeit der Bandaufbringungsmaschine sind und vorzugsweise zwischen 100 Mikrometer und 500 Mikrometer bei praktischen Verwendungen sind.
  • Danach wird, wie in 6E dargestellt ist, lediglich der äußere Umfangsabschnitt der Siliziumschicht 3 ausgeätzt und das Maskenband 16 wird mittels einer Bandabschälmaschine abgeschält, um ein gestuftes Profil für den äußeren Umfangsabschnitt des SOI-Substrats zu erzeugen, wie in 6F dargestellt ist.
  • Während die Höhe der Stufen nicht auf das Niveau von mehreren Mikrometern reduziert werden kann im Gegensatz zu dem Fall der Photoresistverwendung aufgrund der relativ geringen Genauigkeit der Maskenbänder 14 und 16, sind die Kosten der Maskenbänder so niedrig wie ungefähr die Hälfte der Kosten der Photoresistverwendung einschließlich der Kosten der Entwicklerlösung und somit liefert die Technik zum Gebrauch von Maskenbändern beachtliche praktische Vorteile gegenüber der Ätztechnik insbesondere im Hinblick auf die Tatsache, daß die Bandaufbringungsmaschine und die Bandabschälmaschine weniger kostspielig sind als ein Resistbeschichter und ein Belichtungssystem.
  • (Siebtes Beispiel)
  • 7A bis 7C veranschaulichen in schematischer Weise ein siebtes Beispiel zur Herstellung eines SOI-Substrats, was verschiedene Herstellungsschritte zeigt. Zuerst wird, wie in 7A dargestellt ist, ein 8-Inch (Durchmesser, 200 mm) SOI-Substrat 5, das einen 200nm dicken Siliziumoxidfilm 2 als eine Isolationsschicht und eine 200nm dicke Siliziumschicht 3 aufweist, die auf einem tragenden Siliziumsubstrat 1 angeordnet sind, mittels einer Verbindungstechnik präpariert.
  • Danach wird die Siliziumschicht 3 des SOI-Substrats 5 mittels eines Schichtkantenätzers vom Rotationstyp („rotary-type sheet edge etcher"), der geeignet ist, Wafer auf einer Schicht-für-Schicht-Basis zu ätzen und eine Konfiguration aufweist, wie in 8A dargestellt ist, geätzt. Ein derartiger Kantenätzer ist in der Japanischen Patentveröffentlichung Nr. 7-15897 beschrieben und weist ein Rollenpolster 7 auf, so daß der Wafer geätzt wird, da das mit Ätzlösung getränkte Rollenpolster 7 gegen ihn gepresst wird. Während des Ätzvorgangs bläst Stickstoffgas (N2) durch eine über dem Substrat angeordnete ringförmige Düse (nicht dargestellt) heraus, um den Dampf der Ätzlösung davon abzuhalten, auf die Oberfläche des Wafers zu fließen, so daß der Kantenätzer nicht den Gebrauch einer Ätzmaske erfordert.
  • Die Tiefe DP3 des Rollenpolsters 7 zum Ätzen der Siliziumschicht 3 wird ungefähr 1.8mm sein und die Ätztiefe kann durch geeignete Auswahl des Drucks, unter dem das Rollenpolster 7 gegen den Wafer gedrückt wird, kontrolliert bzw. gesteuert werden. Dann wird die Siliziumschicht 3 geätzt, um ein Profil aufzuweisen, das von dem Waferende um ungefähr 1.8 bis 2.0mm leicht verjüngt ist. Zugleich kann eine ausreichend große Ätzselektivität zwischen der Rate des Ätzens der Sili ziumschicht und jener des Ätzens des Siliziumoxidfilms 2 sichergestellt werden, indem eine alkalische TMAH (Trimethylammoniumhydroxid) Ätzlösung verwendet wird, so daß folglich nur die Siliziumschicht 3 geätzt wird. Eine gewünschte Ätzselektivität kann ferner gewählt werden, indem ein geeignetes Zusammensetzungsverhältnis aus Flußsäure und Salpetersäure verwendet wird. Somit wird die Siliziumschicht verarbeitet, um ein Profil aufzuweisen, wie in 7B dargestellt ist.
  • Danach wird nach Ersetzen der Ätzlösung durch reines Wasser der äußere Umfangsabschnitt des Siliziumoxidfilms 2 mittels eines Geräts geätzt, wie in 8B dargestellt ist. Das Rollenpolster 8, das zum das Ätzen des Siliziumoxidfilms 2 zu verwenden ist, weist ein Tiefe DP2 von ungefähr 1.4mm auf und die Ätztiefe kann mittels geeigneter Auswahl des Drucks, unter dem das Rollenpolster 8 gegen den Wafer gedrückt wird, kontrolliert bzw. gesteuert werden. Dann wird das äußere Umfangsende des Siliziumoxidfilms 2 geätzt und von dem korrespondierenden äußeren Umfangsende des Trägerelements um einen Abstand von e=1.4 bis 1.6mm ausgespart, um ein leicht verjüngtes Profil aufzuweisen. Zugleich kann eine ausreichend große Ätzselektivität zwischen der Rate des Ätzens der Siliziumschicht und jener des Ätzens des Siliziumoxidfilms 2 sichergestellt werden, indem eine Ätzlösung verwendet wird, die Flußsäure oder gepufferte Flußsäure enthält, so daß folglich nur der Siliziumoxidfilm 2 geätzt wird. Somit wird ein äußerer Umfangsabschnitt, der ein gestuftes und leicht verjüngtes Profil aufweist, schließlich hergestellt, wie in 7C dargestellt ist.
  • Der Kantenätzer, der für dieses Beispiel zu verwenden ist, weist Rollenpolster für die ersten und zweiten Ätzvorgänge mit jeweiligen Tiefen DP3 und DP2 von 1.4mm und 1.8mm auf, wobei die Differenz 0.4mm ist. Diese Differenz oder die Brei te der bloßgelegten Zone (f-e) kann reduziert werden, indem geeignete Parameter ausgewählt werden, da das verjüngte Profil, das durch Ätzvorgänge erzielt wird, als eine Funktion der Typen und Zusammensetzungen der Ätzlösungen, der Drücke, unter denen die Rollenpolster gegen den Wafer gedrückt werden, und anderer Faktoren modifiziert werden kann. Während es keine obere Grenze für die Breite (f-e) gibt, wird die Anzahl von Vorrichtungen, die aus der aktiven Siliziumschicht hergestellt werden können, reduziert, wenn die Breite (f-e) zu groß ist, so daß die Breite (f-e) zwischen 10 Mikrometer und 1mm sein sollte, wenn ein gewöhnlicher Kantenätzer verwendet wird, und sie kann vorzugsweise zwischen 100 Mikrometer und 500 Mikrometer sein, wenn die Ätzbedingungen optimiert sind. Schließlich wird die Ätzlösung durch reines Wasser ersetzt, um einen äußeren Umfangsabschnitt herzustellen, der ein leicht verjüngtes und gestuftes Profil aufweist.
  • Während die Breite des entfernten Abschnitts aufgrund des leicht verjüngten Profils beträchtlich groß sein kann, ist der Gebrauch eines Kantenätzers im Hinblick auf die Kosten vorteilhaft, da er weder einen Photoresist noch Bänder verwendet.
  • Während der Gebrauch eines Kantenätzers für diese Ausführungsform beschrieben wird, kann er durch einen Kantenpolierer vom Rotationstyp ersetzt werden. Ein Kantenpolierer, der für den Zweck der Erfindung verwendet werden kann, ist von dem Rotationstyp mit einem rotierenden Polster, das geeignet ist, mit einem Poliermittel versorgt zu werden, und poliert wirksam das Substrat, falls der Winkel zwischen dem Polster und dem Substrat variiert wird. Das Profil des polierten Produkts kann kontrolliert bzw. gesteuert werden, indem der Druck, unter dem die Rolle gegen das Substrat gedrückt wird, gesteuert wird, und indem das Material und die Härte des Polsters selektiert werden. Während der Poliervorgang zeitraubend sein kann, falls die SOI-Schicht eine große Dicke aufweist, und der äußere Umfangsabschnitt des SOI-Substrats um eine große Breite entfernt werden kann, um ein leicht verjüngtes Profil herzustellen, ist der Gebrauch eines Kantenpolierers hinsichtlich der Kosten vorteilhaft, da er weder einen Photoresist noch Bänder erfordert.
  • Zusätzlich kann der Gebrauch eines Bands und jener eines Kantenätzers (oder eines Kantenpolierers) so kombiniert werden, daß ein Band für den ersten (oder zweiten) Ätzvorgang verwendet wird, während ein Kantenätzer (oder ein Kantenpolierer) für den zweiten (oder ersten, welcher auch immer geeignet sein mag) Ätzvorgang verwendet wird. Um es noch allgemeiner zu formulieren, können der Gebrauch eines Photoresists, jener von Bändern, jener eines Kantenätzers und jener eines Kantenpolierers in geeigneter Weise kombiniert werden für den Zweck der vorliegenden Erfindung vom Standpunkt der Breite der Zone, die aus dem SOI-Substrat zu entfernen ist, des verjüngten Profils und der Verarbeitungskosten.
  • (Achtes Beispiel)
  • 9A ist eine schematische Veranschaulichung eines äußeren Umfangsabschnitts eines achten Beispiels eines Halbleitersubstrats und 9B ist eine schematische Veranschaulichung des äußeren Umfangsabschnitts (S12) derselben Ausführungsform, wie sie gesehen wird, nachdem an dessen lateraler Seite geätzt wurde. Andererseits ist 10A eine schematische Veranschaulichung eines äußeren Umfangsabschnitts eines Halbleitersubstrats, das zum Vergleichszweck präpariert wurde, und 10B ist eine schematische Veranschaulichung des äußeren Umfangsabschnitts desselben Halbleitersubstrats, wie es gesehen wird, nachdem an dessen lateralen Seite geätzt wurde.
  • Im Falle von 10A wird, wenn das Halbleitersubstrat einem Reinigungsschritt wie einem RCA-Reinigungsvorgang unterworfen wird, indem eine Reinigungslösung verwendet wird, die Flußsäure enthält und einen Seitenätzeffekt aufweist, eine Unterschneidung UC unter dem äußeren Umfangsende der Halbleiterschicht 3 (an der Oberseite des äußeren Umfangsendes der Isolationsschicht 2) erzeugt, wie in 10B dargestellt ist.
  • Im Gegensatz dazu wird im Falle des achten Beispiels, wo die Halbleiterschicht 3 und die Isolationsschicht 2 ein gestuftes Profil an deren äußeren Umfangsabschnitten erzeugen und die Isolationsschicht 2 eine Terrasse aufweist, wie in 9A dargestellt ist, kein Versatz zwischen der Oberseite des äußeren Umfangsendes der Isolationsschicht 2 und der Unterseite des äußeren Umfangsendes der Halbleiterschicht 3 erzeugt, falls ein geringes Seitenätzphänomen auftritt, da die Oberseite des äußeren Umfangsendes der Isolationsschicht 2 von der Unterseite des äußeren Umfangsendes der Halbleiterschicht 3 um nicht weniger als 2 Mikrometer (horizontal) versetzt ist. Somit wird keine Unterschneidung in der Struktur von 9A auftreten.
  • Andererseits schreitet, wenn die laterale Oberfläche des äußeren Umfangsabschnitts der Halbleiterschicht 3 und jene des äußeren Umfangsabschnitts der Isolationsschicht 2 miteinander übereinstimmen und nicht voneinander versetzt sind, wie im Falle der Struktur von 10A, ein Seitenätzphänomen von der Oberseite des äußeren Umfangsendes der Isolationsschicht 2 fort, um eine Unterschneidung zu verursachen, wie in 10B dargestellt ist.
  • Während der Abstand zwischen der Unterseite des äußeren Umfangsendes der Halbleiterschicht 3 und der Oberseite des äußeren Umfangsendes der Isolationsschicht 2 oder der Versatz d nicht weniger als 2 Mikrometer in der obigen Beschreibung auf der Struktur von 9A ist, kann diese Grenze als eine Funktion des Seitenätzmaßes definiert werden, insbesondere wenn das Seitenätzmaß in dem Prozeß beachtlich ist, was einen auf die Isolationsschicht ausgeübten Seitenätzeffekt involviert. Während die untere Grenze des Versatzes d als eine Funktion des Seitenätzmaßes definiert ist, kann die obere Grenze des Versatzes d als eine Funktion des Maßes, zu dem die Halbleiterschicht effektiv genutzt wird, und in Abhängigkeit von der Wafergröße, der erforderlichen Größe und Anzahl des Halbleiterchips als auch anderer Faktoren definiert sein.
  • Hinsichtlich der gewöhnlichen Reinigungs- und Verarbeitungsschritte zum Herstellen eines Halbleitersubstrats ist der Versatz d typischerweise nicht weniger als 2 Mikrometer und nicht mehr als 1 Millimeter, vorzugsweise nicht weniger als 5 Mikrometer und nicht weniger als 1 Millimeter, und noch bevorzugter nicht weniger als 100 Mikrometer und nicht mehr als 500 Mikrometer.
  • (Neuntes Beispiel)
  • 11 ist eine schematische Veranschaulichung eines Endabschnitts eines neunten Beispiels eines Halbleitersubstrats. Dieses Beispiel wird erzielt, indem die Struktur von 9A modifiziert wird und dünne Isolationsfilme 24, 21, 22 und 23 jeweils auf der lateralen bzw. seitlichen Oberfläche der Halbleiterschicht 3 und der unteren Oberfläche, der lateralen Oberfläche und der oberen Oberfläche des Umfangsabschnitts des Trägerelements 1 ausgebildet werden.
  • In diesem Beispiel wiederum sind die Unterseite des äußeren Umfangsabschnitts der Halbleiterschicht 3 und die Oberseite des äußeren Umfangsabschnitts der Isolationsschicht 2 um d versetzt, was nicht kleiner als 2 Mikrometer ist, um ein gestuftes Profil entlang des äußeren Umfangsendes des Halbleitersubstrats aufzuweisen, so daß irgendeine Unterschneidung dort kaum mehr denn je erzeugt werden kann.
  • Eine derartige Struktur kann entweder durch Oxidieren der Struktur von 9A mit Maskieren der oberen Oberfläche der Halbleiterschicht 3 oder durch Oxidieren der gesamten Oberfläche der Struktur von 9A und anschließendem Entfernen des Oxidfilms von der oberen Oberfläche der Halbleiterschicht 3 erzielt werden.
  • (Zehntes Beispiel)
  • 12 ist eine schematische Querschnittansicht eines zehnten Beispiels eines Halbleitersubstrats, was lediglich dessen äußeren Umfangsabschnitt zeigt. Das äußere Umfangsende des Trägerelements 1 ist sowohl an der Oberseite als auch an der Unterseite abgeschrägt. Die Unterseite des äußeren Umfangsendes der Halbleiterschicht 3 und die Oberseite des äußeren Umfangsendes der Isolationsschicht 2 sind um mehr als 2μm versetzt, um eine Terrasse auf der oberen Oberfläche der Isolationsschicht 2 zu erzeugen.
  • Zusätzlich sind die Unterseite des äußeren Umfangsendes der Isolationsschicht 2 und das äußere Umfangsende des Trägerelements 1 um mehr als 1mm versetzt.
  • Während die Halbleiterschicht 3 eine Dicke aufweist, die größer als jene der Isolationsschicht 2 in der Struktur von 12 ist, kann alternativ die Dicke der ersteren kleiner als jene der letzteren ausgebildet werden. Zusätzlich können die lateralen Oberflächen der Schichten 2 und 3 verjüngt sein und/oder können die laterale Oberfläche des äußeren Umfangsabschnitts sowie die untere Oberfläche des Trägerelements mit Isolationsfilmen (21, 22) bedeckt sein, wie in 11 dargestellt ist. Anzumerken ist, daß das Trägerelement 1 eines Halbleitersubstrats gemäß der Erfindung eine Dicke von mehreren hundert Mikrometern aufweist, was signifikant größer als jene der Schichten 2 und 3 ist.
  • Wie vorstehend unter Bezugnahme auf die bevorzugte Ausführungsform beschrieben wurde, können sowohl die Halbleiterschicht als auch die Isolationsschicht teilweise an einem Bereich mit einer schwachen Verbindungsstärke entfernt werden, insbesondere in einem äußeren Umfangsendabschnitt des SOI-Substrats, um ein gestuftes Profil entlang der äußeren Umfangsenden der Halbleiterschicht und der Isolationsschicht zu erzeugen, was wirksam jedes Abplatzphänomen am Auftreten hindern kann, so daß SOI-Substrate hoher Qualität auf einer stabilen Basis hergestellt werden können.
  • Zusätzlich können die laterale Oberfläche der Halbleiterschicht und jene der Isolationsschicht geneigt sein, um das Auftreten eines Abplatzphänomens und die Erzeugung von Trümmern zu verhindern, so daß Halbleitervorrichtungen hoher Qualität bei einer hohen Ausbeute hergestellt werden können.
  • Weiter zusätzlich kann ein SIMOX-Wafer als SOI-Substrat für den Zweck der Erfindung verwendet werden.
  • (Beispiel)
  • Ein 8-Inch-Si-Wafer wurde als Hauptwafer präpariert und die Oberfläche wurde durch Anodisieren auf eine Tiefe von unge fähr 10μm von der Oberfläche porös ausgebildet. Die erzeugte poröse Schicht wurde thermisch bei 400 °C oxidiert und danach in eine verdünnte Flußsäurelösung eingetaucht, um den Oxidfilm von der oberen Oberfläche der porösen Schicht zu entfernen. Anschließend wurde die Probe in einer Wasserstoffatmosphäre vorgebacken und danach wurde eine nichtporöse Si-Schicht auf eine Höhe von 120nm auf der porösen Schicht mittels CVD epitaktisch aufgewachsen.
  • Die Oberfläche der Si-Schicht, welche durch epitaktisches Wachstum erzielt wurde, wurde danach oxidiert, um einen ungefähr 40nm dicken Oxidfilm zu erzeugen und ein separat präparierter 8-Inch-Wafer wurde als Haltewafer mit dem Hauptwafer verbunden, bevor der Aufbau einem Wärmebehandlungsprozeß unterworfen wurde.
  • Danach wurde der Hauptwafer von der Rückseite abgeschliffen, um die poröse Schicht mittels RIE zu freizulegen, und danach wurde die poröse Schicht selektiv mittels einer Ätzlösung, die Flußsäure, Wasserstoffperoxid und Alkohol enthielt, entfernt. Danach wurde die Probe in einer Wasserstoffatmosphäre wärmebehandelt und die freigelegte Oberfläche der nichtporösen Si-Schicht, welche auf den Haltewafer übertragen wurde, wurde geglättet, um ein SOI-Substrat zu erzeugen.
  • Anschließend wurde die Probe den Prozeßschritten unterworfen, wie oben unter Bezugnahme auf 7A bis 7C beschrieben wurde, um ein Halbleitersubstrat mit einer Struktur zu erzeugen, wie in 7C dargestellt ist.
  • Ähnliche Proben eines Halbleitersubstrats wurden präpariert und wiederholt gereinigt. Die Anzahl von Partikeln, die an jeder der Proben eines Halbleitersubstrats anhaften, wurde nach jedem Reinigungsvorgang gemessen.
  • Folglich wurde festgestellt, daß die Anzahl von Partikeln mit einem Durchmesser, der größer als 0.15μm ist, zwischen 0.02/cm2 und 0.1/cm2 war und nicht merklich für all diese Proben variierte.
  • (Vergleichsbeispiel)
  • Eine Anzahl von SOI-Substraten wurde präpariert wie in dem vorstehenden Beispiel. Anschließend wurden sie den Prozeßschritten unterworfen, wie oben unter Bezugnahme auf 13A bis 13E beschrieben wurde. Danach wurden die erzielten Halbleitersubstrate wiederholt gereinigt und die Anzahl von Partikeln, die an jeder der Proben anhaften, wurde beobachtet wie im Falle des obigen Beispiels.
  • Folglich wurde festgestellt, daß die Anzahl von Partikeln mit einem Durchmesser, der größer als 0.15μm ist, zwischen 0.05/cm2 und 4/cm2 war und merklich nach jeder Messung variierte bzw. schwankte. Jede Zunahme in der Anzahl von Partikeln wurde von Partikeln mit einem Durchmesser zwischen 0.05μm und 0.4μm dominiert.

Claims (3)

  1. Halbleitersubstrat (5) mit einem Trägerelement (1), einer auf dem Trägerelement angeordneten Isolationsschicht (2) und einer auf der Isolationsschicht angeordneten Halbleiterschicht (3), wobei der äußere Umfangsrand der Halbleiterschicht (3) innerhalb des äußeren Umfangsrands des Trägerelements (1) angeordnet ist und der äußere Umfangsrand der Isolationsschicht (2) zwischen dem äußeren Umfangsrand der Halbleiterschicht (3) und jenem des Trägerelements (1) angeordnet ist, so daß der äußere Umfangsabschnitt des Halbleitersubstrats (5) einschließlich der Isolationsschicht (2) und der Halbleiterschicht (3) ein gestuftes Profil zeigt; dadurch gekennzeichnet, daß: die Isolationsschicht eine Terrasse auf der oberen Oberfläche des äußeren Umfangsabschnitts aufweist, wobei der Versatz (d) zwischen der Unterseite des äußeren Umfangsrands der Halbleiterschicht (3) und der Oberseite des äußeren Umfangsrands der Isolationsschicht nicht kleiner als 2 μm ist; und der Neigungswinkel (AG2) der Seitenfläche des äußeren Umfangsabschnitts der Isolationsschicht (2) nicht größer als 45° ist.
  2. Halbleitersubstrat nach Anspruch 1, wobei die Seitenfläche des äußeren Umfangsabschnitts der Halbleiterschicht (3) ebenfalls geneigt ist.
  3. Halbleitersubstrat nach Anspruch 2, wobei der Neigungswinkel (AG2) zwischen der Seitenfläche der Isolationsschicht (2) und der Oberseite der Isolationsschicht (2) kleiner als der Neigungswinkel (AG3) zwischen der Seitenfläche der Halbleiterschicht (3) und der Oberseite der Halbleiterschicht (3) ist.
DE69917819T 1998-02-04 1999-01-28 SOI Substrat Expired - Lifetime DE69917819T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2306698 1998-02-04
JP2306698 1998-02-04
JP37031698 1998-12-25
JP37031698 1998-12-25

Publications (2)

Publication Number Publication Date
DE69917819D1 DE69917819D1 (de) 2004-07-15
DE69917819T2 true DE69917819T2 (de) 2005-06-23

Family

ID=26360364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69917819T Expired - Lifetime DE69917819T2 (de) 1998-02-04 1999-01-28 SOI Substrat

Country Status (8)

Country Link
US (3) US6417108B1 (de)
EP (1) EP0935280B1 (de)
KR (1) KR100360979B1 (de)
CN (1) CN1145200C (de)
AT (1) ATE268943T1 (de)
DE (1) DE69917819T2 (de)
SG (1) SG78332A1 (de)
TW (1) TW454244B (de)

Families Citing this family (246)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020166284A1 (en) * 2001-03-12 2002-11-14 Weder Donald E. Sheets of material having a first printed pattern on an upper surface thereof and a second printed pattern on a lower surface thereof
IL119523A0 (en) * 1996-10-30 1997-01-10 Algotec Systems Ltd Data distribution system
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
EP1170801B1 (de) * 1999-10-14 2006-07-26 Shin-Etsu Handotai Company Limited Verbundscheiben-herstellungsmethode
JP3687848B2 (ja) * 2001-11-28 2005-08-24 日立金属株式会社 光合分波器用薄膜フィルターおよびその製造方法
KR20030044205A (ko) * 2001-11-29 2003-06-09 동부전자 주식회사 반도체 제조 장치 및 방법
US6768965B2 (en) * 2002-04-18 2004-07-27 Seh America, Inc. Methods and computer program products for characterizing a crystalline structure
KR100577627B1 (ko) * 2002-05-20 2006-05-10 주식회사 사무코 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
KR100951898B1 (ko) * 2002-12-09 2010-04-09 삼성전자주식회사 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
US7022247B2 (en) * 2003-03-26 2006-04-04 Union Semiconductor Technology Corporation Process to form fine features using photolithography and plasma etching
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US20050045206A1 (en) * 2003-08-26 2005-03-03 Smith Patricia Beauregard Post-etch clean process for porous low dielectric constant materials
US7354631B2 (en) * 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
US20050161808A1 (en) * 2004-01-22 2005-07-28 Anderson Douglas G. Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
US7115524B2 (en) * 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US7364953B2 (en) * 2004-10-22 2008-04-29 Freescale Semiconductor, Inc. Manufacturing method to construct semiconductor-on-insulator with conductor layer sandwiched between buried dielectric layer and semiconductor layers
DE102004054564B4 (de) * 2004-11-11 2008-11-27 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
CN100437353C (zh) * 2004-12-29 2008-11-26 南京大学 纳米印章技术中纳米级模板的制备方法
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
KR100855834B1 (ko) * 2007-05-25 2008-09-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5244650B2 (ja) * 2009-02-26 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8476165B2 (en) 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
KR101224140B1 (ko) * 2009-12-30 2013-01-18 에스케이하이닉스 주식회사 반도체 장치 제조방법
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
US20120211862A1 (en) * 2011-02-18 2012-08-23 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
KR20130137475A (ko) * 2012-06-07 2013-12-17 삼성전자주식회사 기판 처리방법 및 그에 사용되는 서포트 기판
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
KR102229397B1 (ko) * 2013-05-01 2021-03-17 신에쓰 가가꾸 고교 가부시끼가이샤 하이브리드 기판의 제조 방법 및 하이브리드 기판
CN103560105A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 边缘光滑的半导体衬底的制备方法
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
US9673057B2 (en) 2015-03-23 2017-06-06 Lam Research Corporation Method for forming stair-step structures
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
CN106803482B (zh) * 2017-02-14 2020-01-24 上海华虹宏力半导体制造有限公司 一种用于减少晶圆边缘良率测试问题的方法
TWI636165B (zh) 2017-08-04 2018-09-21 財團法人工業技術研究院 磊晶晶圓
CN108557758B (zh) * 2018-02-08 2020-04-28 南京大学 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法
US10553474B1 (en) * 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
CN111785609B (zh) * 2019-04-04 2023-06-23 世界先进积体电路股份有限公司 半导体结构及其制造方法
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
FR3113182B1 (fr) * 2020-07-31 2022-08-12 Commissariat Energie Atomique Procédé d'assemblage de plaques par collage moléculaire
CN115863144A (zh) * 2022-11-04 2023-03-28 湖北三维半导体集成创新中心有限责任公司 晶圆的处理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL149638B (nl) * 1966-04-14 1976-05-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
KR950014609B1 (ko) 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0543361B1 (de) * 1991-11-20 2002-02-27 Canon Kabushiki Kaisha Verfahren zur Herstellung einer Halbleiteranordnung
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US5482871A (en) * 1994-04-15 1996-01-09 Texas Instruments Incorporated Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JP3250721B2 (ja) 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
WO1997027621A1 (en) 1996-01-26 1997-07-31 Sibond, L.L.C. Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法

Also Published As

Publication number Publication date
KR100360979B1 (ko) 2002-11-18
KR19990072429A (ko) 1999-09-27
ATE268943T1 (de) 2004-06-15
TW454244B (en) 2001-09-11
EP0935280B1 (de) 2004-06-09
CN1225499A (zh) 1999-08-11
US20070114609A1 (en) 2007-05-24
SG78332A1 (en) 2001-02-20
US6417108B1 (en) 2002-07-09
EP0935280A1 (de) 1999-08-11
US7245002B2 (en) 2007-07-17
DE69917819D1 (de) 2004-07-15
CN1145200C (zh) 2004-04-07
US20020132451A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
DE69917819T2 (de) SOI Substrat
DE69930583T2 (de) Verbundbauteil, Verfahren zu seiner Trennung, und Herstellungsverfahren eines Halbleitersubstrates unter Verwendung desselben
DE69937591T2 (de) Selektive Verlegung von Elementen von einem Träger zu einem anderen Träger
DE69333152T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE102013114218B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
EP0627764B1 (de) Verfahren zur Vereinzelung von Chips aus einem Wafer
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE102013221228B4 (de) Verfahren zum Entfernen einer dielektrischen Schicht von einem Boden eines Grabens
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
EP1997137B1 (de) Verfahren zum herstellen einer integrierten schaltung
DE69829738T2 (de) Verfahren zur Entfernung einer porösen Halbleiterzone und Verfahren zur Herstellung eines halbleitenden Substrats
EP1019958B1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE19653632B4 (de) Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats
DE4116696C2 (de) Verfahren zur Herstellung einer optoelektronischen integrierten Schaltung
DE19983426B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit getrennten Schaltungselementausbildungsschichten unterschiedlicher Dicken
DE7130637U (de) Halbleiteranordnung auf einem halbleitertraeger

Legal Events

Date Code Title Description
8364 No opposition during term of opposition