DE69921172T2 - Grabenisolation für bauelemente mit selektiver dotierung - Google Patents

Grabenisolation für bauelemente mit selektiver dotierung Download PDF

Info

Publication number
DE69921172T2
DE69921172T2 DE69921172T DE69921172T DE69921172T2 DE 69921172 T2 DE69921172 T2 DE 69921172T2 DE 69921172 T DE69921172 T DE 69921172T DE 69921172 T DE69921172 T DE 69921172T DE 69921172 T2 DE69921172 T2 DE 69921172T2
Authority
DE
Germany
Prior art keywords
trench
substrate
layer
isolation device
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69921172T
Other languages
English (en)
Other versions
DE69921172D1 (de
Inventor
Y. David KAO
Rongsheng Yeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE69921172D1 publication Critical patent/DE69921172D1/de
Application granted granted Critical
Publication of DE69921172T2 publication Critical patent/DE69921172T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/765Making of isolation regions between components by field effect

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen Halbleitervorrichtungsentwurf und eine -herstellung und insbesondere auf die Grabenisolation derartiger Vorrichtungen.
  • Beschreibung der verwandten Technik
  • In der Halbleiterindustrie besteht ein fortdauernder Trend hin zu dem Erhöhen der Anzahl von Komponenten, die in einem Bereich einer integrierten Schaltung gebildet sind. Dieser Trend führt zu ULSI-Vorrichtungen (ULSI = Ultra Large Scale Integration). Dieser Trend bringt die Halbleiterindustrie zum Untersuchen von neuen Materialien und Prozessen zum Herstellen von integrierten Schaltungen mit Merkmalen mit Submikronengröße, so dass mehr Vorrichtungen in demselben Bereich einer integrierten Schaltung gebildet werden können. Dies gilt insbesondere für die Herstellung von integrierten Schaltungen (IC; IC = integrated circuit) aus Metalloxidhalbleiter (MOS; MOS = Metal Oxide Semiconductor) oder Komplementär-Metalloxid-Halbleiter (CMOS; CMOS = Complementary Metal Oxide Semiconductor).
  • Solche ICs bestehen allgemein aus einem Array aus aktiven Vorrichtungen, wie z. B. Transistoren oder Kondensatoren. Üblicherweise ist jeder der Kondensatoren und Transistoren durch eine Isolationsstruktur abgetrennt, die angepasst ist, um benachbarte aktive Vorrichtungen elektrisch voneinander zu isolieren. Da sich die Vorrichtungsdichte erhöht hat, wurden die Gesamtabmessungen der Kondensatoren, Transistoren und der Isolationsstrukturen auf einem Chip durch die Hersteller reduziert, um die begrenzten Raumanforderun gen zu erfüllen. Ferner werden diese Vorrichtungen in größerer Nähe zueinander platziert, um die Vorrichtungsdichte zu erhöhen. Diese Situation stellt eine spezielle Herausforderung für die Isolationsstrukturen dar, da diese Vorrichtung kleiner sein müssen und trotzdem die notwendige Isolation bereitstellen müssen. Tatsächlich hängt die Integrität und die Zuverlässigkeit von jeder aktiven Vorrichtung bedeutend von der Fähigkeit ab, jede aktive Vorrichtung elektrisch von benachbarten aktiven Vorrichtungen zu isolieren, da Leckströme aus benachbarten Vorrichtungen zu einem Ausfall führen können. Somit, trotz der sich verringernden Abmessungen der Isolationsstrukturen, muss jede Isolationsstruktur trotzdem den erforderlichen Isolationsgrad beibehalten, um Leckströme zwischen den individuellen aktiven Vorrichtungen zu vermeiden.
  • Aktive Vorrichtungen auf einem Chip sind allgemein durch die Regionen voneinander beabstandet, die als Feldregionen bekannt sind, in denen die Isolationsstrukturen gebildet sind. Tatsächlich wird die Isolation zwischen den aktiven Vorrichtungen durch Zwischenpositionieren der Isolationsstruktur zwischen denselben erreicht, die üblicherweise eine Feldvorrichtung genannt wird, um eine Parasitärleitung zu unterbrechen. Insbesondere wird darauf hingewiesen, dass eine Differenz bei dem Potenzial zwischen benachbarten aktiven Vorrichtungen induziert, dass sich Ladungsträger zwischen den zwei aktiven Vorrichtungen bewegen. Die Differenz des Potenzials wird als die Schwellenspannung bezeichnet, die erforderlich ist, um diese Parasitärleitung zu erzeugen.
  • Bei vielen Anwendungen wird die Isolationsstruktur, die zum Verhindern der Parasitärleitung verwendet wird, aus einem im Allgemeinen nicht leitfähigen Oxidmaterial gebildet, wie z. B. Siliziumoxid. Vorzugsweise erhöht das Vorhandensein der Isolationsstruktur die Schwellenspannung, die notwendig ist, um eine Parasitärleitung zu einem Punkt zu erzeugen, wo die Differenz bei dem Potenzial zwischen benachbarten aktiven Vorrichtungen nie die Schwellenspannung erreicht. Diese Schwellenspannung wird in dem Kontext von Isolationsstrukturen allgemein als die Feldschwelle bezeichnet. Mit diesen Typen von Isolationsstrukturen ist die Schwellenspannung, die aus der Bildung der Isolationsstruktur resultiert, im richtigen Verhältnis zu der Dicke der Isolationsstruktur. Somit, je dicker die Struktur, desto größer die Schwellenspannung, die zu weniger Parasitärleitung während der Operation einer aktiven Vorrichtung führt.
  • Der Klarheit halber kann der Mechanismus der Parasitärleitung zwischen aktiven Vorrichtungen als eine Parasitärvorrichtung betrachtet werden, die zwischen aktiven Vorrichtungen eingerichtet ist. Die Parasitärvorrichtung ist in der Operation analog zu einem Feldeffekttransistor. Folglich erhöht die Isolationsstruktur, die als ein Gate in einem Feldeffekttransistor wirkt, die Schwellenspannung der Parasitärvorrichtungen, die spontan zwischen den aktiven Vorrichtungen existiert, und verhindert eine unabsichtliche elektrische Kopplung zwischen den aktiven Vorrichtungen. Das Ziel bei einem Isolationsschema ist, diese Feldschwellenspannung so hoch wie möglich zu machen, ohne die Charakteristika von benachbarten Vorrichtungen nachteilhaft zu beeinflussen. In der Halbleiterindustrie wird dies herkömmlicher Weise durch Bilden von dicken Isolationsstrukturen in den Feldregionen durchgeführt.
  • Solche Isolationsstrukturen werden herkömmlicher Weise unter Verwendung von Prozessen gebildet, wie z. B. LOCOS (für LOCalized Oxidation of Silicon; lokalisierte Oxidation von Silizium) oder Grabenisolation. Bei dem LOCOS-Prozess werden dicke Isolationsstrukturen, die als Feldoxidregionen bekannt sind, durch Oxidieren der Regionen zwischen benachbarten aktiven Vorrichtungen gebildet. Obwohl die hohe Feldschwelle, die durch ein solch dickes Feldoxid bereitgestellt wird, die aktiven Vorrichtungen effektiv isoliert, verhindert der LOCOS-Prozess einige Nachteile, die dem Wesen des Oxidationsprozesses zugeordnet sind. Zum Beispiel verbrauchen dicke Isolationsstrukturen, die durch Oxidation gebildet werden, eine beträchtlichen Bereichsmenge des Chips, was die Menge des Bereichs einschränkt, die für aktive Vorrichtungen verfügbar ist, und dadurch die Dichte des aktiven Bereichs einschränkt. Ferner besteht während des Oxidationsprozesses ein laterales Übergreifen in die aktiven Bereiche des Chips. Dieses laterale Übergreifen ist als Vogelschnabel-Übergreifen bekannt und schränkt die Größe der aktiven Bereiche des Chips und die Dichte der aktiven Vorrichtung weiter ein. Dieses Vogelschnabel-Übergreifen bleibt ein bedeutendes Problem, sogar wenn Vorrichtungsabmessungen und Isolationsstrukturabmessungen verringert werden, um eine größere Dichte der aktiven Vorrichtung unterzubringen.
  • Eine Alternative für den LOCOS-Prozess ist als Grabenisolation bekannt. Beispiele von Vorrichtungen, die eine Grabenisolation verwenden, sind in der US-A-5 179 038 (Kinney Wayne I et al), der EP-A-0 220 108 (Thompson components Mostec Corp), der US-A-4 470 062 (Muramatsu Akira), der JP 62 131539 A (Fujitsu Ltd.) und der JP 01 138730 A (Fujitsu Ltd.) offenbart. Vorteilhafterweise erfahren Grabenisolationsprozesse kein laterales Vogelschnabel-Übergreifen und einen daraus resultierenden Verlust von aktivem Bereich. Die Grabenisolation umfasst allgemein das Ätzen eines Grabens in das Substrat zwischen den aktiven Bereichen und das Füllen des Grabens mit einem Isolator, wie z. B. Siliziumoxid. Um hohe Feldschwellenspannungen bereitzustellen und die Bildung eines leitfähigen Kanals zwischen benachbarten aktiven Vorrichtungen zu vermeiden, muss der Graben eine ausreichende Tiefe und Breite aufweisen.
  • Das Abwärtsskalieren von Grabenabmessungen jedoch, um höhere Dichten von aktiven Vorrichtungen auf einer integrierten Schaltung unterzubringen, beeinflusst die Feldschwellenspannung nachteilhaft und kann zu einer Parasitärleitung zwischen den aktiven Vorrichtungen führen. Folglich, während Grabenisolationstechniken allgemein keine lateralen Übergriffsprobleme aufweisen, die LOCOS-Isolationsstrukturen zugeordnet sind, müssen die Grabenisolationsstrukturen trotzdem relativ große Minimalabmessungen aufweisen, um eine angemessene Isolation zwischen benachbarten aktiven Vorrichtungen beizubehalten, was eine bedeutende Erhöhung der Vorrichtungsdichte auf einer integrierten Schaltung verhindert.
  • Eine Lösung für dieses Problem ist die Verwendung eines Kanalstoppimplantats zum Dotieren von Seitenwänden des Grabens, um die Bildung eines leitfähigen Kanals zwischen den aktiven Vorrichtungen weiter einzuschränken. Kanalstoppimplantate sind üblicherweise von demselben Dotierungstyp wie der Dotierungstyp des Substrats, aber Kanalstoppimplantate werden in höheren Dotierungskonzentrationen implantiert, um die Kanalbildung effektiv einzuschränken. Das Dotieren von Grabenwänden ist jedoch ein aufwändiger und technisch schwieriger Prozess, und das dotierte Implantat weist häufig eine Tendenz auf, in aktive Vorrichtungsregionen zu diffundieren, was zu unerwünschten Änderungen bei den Vorrichtungscharakteristika führt.
  • Die US 5179038 beschreibt eine Grabenisolationsstruktur mit hoch dotiertem Polysilizium in einem Graben, der mit dem Substrat verbunden ist.
  • Die EP 220108 offenbart Isolationsgräben, die mit p++-Polysilizium in einem p-Typ-Substrat gefüllt sind.
  • Die US 4,470,062 beschreibt eine Vorrichtung mit einem Polysiliziumgraben, der mit Masse verbunden ist, auf einem p-Typ-Substrat.
  • Ein anderes alternatives Grabenisolationsverfahren füllt den Graben mit Polysilizium. Bei diesem Verfahren kann die Vorrichtungsisolation durch Anwenden einer niedrigen Vorspannung an das Polysilizium erreicht werden, um eine Kanalbildung zwischen den aktiven Vorrichtungen zu vermeiden.
  • Da die Grabenabmessungen jedoch reduziert werden, kann die Feldschwellenspannung dieser Isolationsstrukturen nicht angemessen hoch genug sein, um eine Kanalbildung zu vermeiden. Ferner, wie in dem Fall von mit Siliziumoxid gefüllten Gräben, können Polysilizium-gefüllte Gräben trotzdem Seitenwand-Kanalstopp-Implantationsstoffe erfordern.
  • Somit besteht bei Halbleiter-Integrierte-Schaltung-Techniken ein Bedarf nach Isolationsstrukturen, die hohe Feldschwellenspannungen und verbesserte Isolationscharakteristika aufweisen, um eine Isolation zwischen benachbarten aktiven Vorrichtungen bei Anwendungen mit höherer Dichte von aktiven Vorrichtungen bereitzustellen. Zu diesem Zweck besteht ein Bedarf nach Isolationsstrukturen, die eine Kanalbildung zwischen benachbarten Vorrichtungen reduzieren, die aber keine zeitaufwendigen Dotierungsprozesse erfordern, um angemessene Isolationsstrukturen zu erreichen.
  • Zusammenfassung der Erfindung
  • Der zuvor genannte Bedarf wird durch den Prozess und die Vorrichtung der vorliegenden Erfindung gemäß Anspruch 1 und 12 erfüllt, die sich auf die Herstellung einer selektiv dotierten Grabenisolationsvorrichtung bezieht. Bei einem Aspekt besteht die vorliegende Erfindung aus einer Isolationsstruktur, die in einem Substrat gebildet ist, aus einem Halbleitermaterial, das eine erste Austrittsarbeit aufweist, wobei die Isolationsstruktur einen Graben aufweist, der in dem Substrat gebildet ist, mit einer Isolationsschicht, die auf den Grabenoberflächen positioniert ist, und einem Material, das eine zweite Austrittsarbeit aufweist, die höher ist als die erste Austrittsarbeit, das innerhalb des Grabens auf der frei liegenden Oberfläche der Isolationsschicht positioniert ist. Bei einem Aspekt ist das Isolationsmaterial von demselben Dotiermitteltyp wie das Substrat, weist aber eine höhere Dotiermittelkonzentration auf. Das Isolationsmaterial ist aus einem Material ge bildet, das vorgespannt werden kann, um die Schwellenspannung der Isolationsstruktur zu erhöhen.
  • Bei einem anderen Aspekt der Erfindung wird ein Verfahren zum Bilden einer Isolationsstruktur geschaffen. Das Verfahren weist das Bilden eines Grabens in einem Substrat mit einer ersten Austrittsarbeit, das Aufbringen einer Isolation oder einer Isolierungsschicht auf den inneren Oberflächen des Grabens und dann das Positionieren eines Materials mit einer zweiten Austrittsarbeit, die höher ist als die erste Austrittsarbeit, auf den Innenoberflächen der Isolation oder Isolierungsmaterials auf. Das Isolationsmaterial kann vorgespannt werden. Bei einem Ausführungsbeispiel der vorliegenden Erfindung ist ein Graben in einer Feldregion eines p-Typ-Substrats gebildet, und eine dünne Schicht eines Feldoxids ist auf den Grabenseitenwänden und dem Boden gebildet. Der mit Oxid abgedeckte Graben wird dann mit einem Material gefüllt, das einen Austrittsarbeitswert aufweist, der höher ist als der Austrittsarbeitswert des p-Typ-Substrats. Bei diesem Ausführungsbeispiel ist das Material ein hoch dotiertes p+-Polysiliziummaterial. Die höhere Austrittsarbeit des p+-Polysiliziummaterials erzeugt eine hohe Flachbandspannung, die hohe Schwellenspannungen erzeugt. Diese hohe Schwellenspannung der Grabenisolationsvorrichtung verhindert Stromlecks zwischen den aktiven Vorrichtungen, die durch die Grabenisolationsvorrichtung dieser Erfindung getrennt sind. Ferner kann diese Schwellenspannung vorteilhaft gesteuert werden, durch Variieren der Vorspannung an dem Gate-Material. Ferner diffundieren bei diesem Ausführungsbeispiel die Dotiermittelatome aus dem Polysilizium durch die Isolationsschicht, wodurch eine höher dotierte Kanalstoppregion benachbart zu der Schnittstelle zwischen dem Substrat und der Isolationsregion gebildet wird, ohne die Verwendung von Kanalimplantaten oder Seitenwandimplantaten zu erfordern.
  • Diese und andere Ziele und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung in Verbin dung mit den beiliegenden Zeichnungen besser offensichtlich.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Ansicht eines Siliziumsubstrats mit einer Maskenstruktur, die auf der oberen Oberfläche gebildet ist;
  • 2 ist eine schematische Ansicht der Struktur, die in 1 gezeigt ist, wobei eine Schicht eines Fotoresistmaterials oben auf der Maskenstruktur gebildet wurde;
  • 3 ist eine schematische Ansicht der Struktur, die in 2 gezeigt ist, wobei die Maskenstruktur und das Siliziumsubstrat geätzt wurden, um einen Graben in dem Substrat zu bilden;
  • 4 ist eine schematische Ansicht der Struktur, die in 3 gezeigt ist, wobei das Fotoresistmaterial von der Maskenstruktur abgestreift wurde und eine Siliziumoxidschicht auf den freiliegenden Oberflächen des Grabens und der Maskenstruktur gebildet ist;
  • 5 ist eine schematische Ansicht der Struktur, die in 4 gezeigt ist, wobei eine p+-Siliziumschicht selektiv auf der Siliziumoxidschicht aufgebracht wurde, um den Graben zu füllen;
  • 6 ist eine schematische Ansicht der Struktur, die in 5 gezeigt ist, wobei die p+-Polysiliziumschicht planarisiert wurde;
  • 7 ist eine schematische Ansicht der Struktur, die in 6 gezeigt ist, wobei eine gattergesteuer te Maskenstruktur entfernt wurde und das p+-Polysiliziummaterial weiter planarisiert wurde, um eine gattergesteuerte Grabenisolationsvorrichtung zu bilden;
  • 8 ist eine schematische Ansicht der Struktur, die in 7 gezeigt ist, wobei Transistoren benachbart zu der gattergesteuerten Grabenisolationsvorrichtung gebildet wurden; und
  • 9A9C zeigen Kurven I-V, die Leckströme von drei separaten exemplarischen Grabenisolationsvorrichtungen vergleichen.
  • Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels
  • Es wird nun Bezug auf die Zeichnungen genommen, in denen gleiche Bezugszeichen sich durchgehend auf gleiche Teile beziehen. 1 stellt ein Halbleitersubstrat 100 dar, wo eine Maskenstruktur 102 auf einer oberen Oberfläche 104 des Substrats 100 gebildet ist. Bei diesem Ausführungsbeispiel weist das Halbleitersubstrat 100 vorzugsweise ein p-Typ-Siliziumsubstrat auf, und die Maskenstruktur 102 kann aus einer Siliziumoxidschicht 106 und einer Nitridschicht 108 aufgebaut sein. Die Siliziumoxidschicht 106, die häufig als Padoxidschicht bezeichnet wird, kann durch Oxidation der oberen Oberfläche 104 unter Verwendung von einer einer Anzahl von bekannten Nass- oder Trocken-Oxidationstechniken gebildet werden, um eine Siliziumoxidschicht mit einer Dicke im Bereich von ungefähr 30–300 Angström aufwachsen zu lassen. Die Nitridschicht 108 kann auf der Padoxidschicht 106 unter Verwendung eines bekannten Aufbringungsverfahrens gebildet werden, vorzugsweise eines chemischen Dampfaufbringungsprozesses (CVD-Prozess; CVD = Chemical Vapor Deposition). Die Nitridschicht kann vorzugsweise auf eine Dicke von ungefähr 1000–2500 Å (10 Å = 1 nm) aufgebracht werden.
  • Wie in 2 gezeigt ist, wird nach der Aufbringung der Nitridschicht 108 eine Resistschicht 110 auf der Nitridschicht 108 durch herkömmliche Resistbildungstechniken gebildet. Nachfolgend, wie in 3 dargestellt ist, wird ein Graben 112 in dem Substrat 100 gebildet, durch Bemustern und Definieren der Resistschicht 110, und nachfolgendes Ätzen der Maskierungsstruktur 102 und des Substrats 100, um den Graben 112 innerhalb des Substrats 100 zu bilden. Das Bemustern und die Definition der Resistschicht 110 kann unter Verwendung von in der Technik bekannten, herkömmlichen fotolithografischen Techniken durchgeführt werden.
  • Insbesondere kann ein selektiver Ätzprozess anfänglich verwendet werden, um eine Öffnung 114 zu ätzen, die Seitenwände 116 aufweist, durch die Maskenstruktur 102. Der Graben 112 wird dann in das Substrat durch die Öffnung 114 geätzt. Das Ätzen des Substrat 100 wird fortgesetzt, bis ein Boden 118 des Grabens 112 horizontal in einer ausgewählten Tiefe innerhalb des Substrats 100 gebildet ist, während Seitenwände 120 des Grabens 112 sich im Wesentlichen abwärts von der Schnittstelle zwischen dem Substrat 100 und der Maskenstruktur 102 erstrecken. Das Ätzen der Maskenstruktur 102 und des Substrats 100 kann unter Verwendung einer Trockenätztechnik durchgeführt werden, wie z. B. einer reaktiven Ionenätztechnik (RIE-Technik; RIE = Reactive Ion Etching), auf eine Weise, die auf dem Gebiet der Halbleiterverarbeitung bekannt ist, so dass der Graben 112 mit im Allgemeinen vertikalen Seitenwänden 120 gebildet wird.
  • Wie in 4 dargestellt ist, wird die Resistschicht 110 dann von der Oberseite der Nitridschicht 108 entfernt. Nachfolgend kann eine Schicht 122 eines ersten Materials auf dem Boden 118 und den Seitenwänden 120 des Grabens 112 sowie den Seitenwänden 116 und der Oberseite der Nitrid schicht 108 gebildet werden. Bei diesem Ausführungsbeispiel weist die erste Materialschicht 122 eine Isolationsmaterialschicht auf und ist vorzugsweise eine Siliziumoxidschicht. Wie nachfolgend hierin weiter beschrieben wird, bildet die Siliziumoxidschicht 122 die Feldoxidschicht der gattergesteuerten Grabenisolationsvorrichtung des Ausführungsbeispiels. Die Siliziumoxidschicht 122 kann entweder unter Verwendung einer bekannten Aufbringungs- oder einer bekannten Oxidations-Technik in einem Dickebereich von ungefähr 500–500 Å gebildet werden, abhängig von der Technik und der Chipbetriebsspannung.
  • Wie in 4 dargestellt ist, ist ein zweites Material 124 auf der Feldoxidschicht 122 aufgebracht, um den Graben 112 und die Öffnung 114 zu füllen und die obere Oberfläche der Nitridschicht 108 abzudecken. Wie ferner hierin nachfolgend beschrieben wird, ist das zweite Material 124 mit dem Kontaktelement oder dem Gate der Feldisolationsvorrichtung dieses Ausführungsbeispiels verbunden.
  • Bei diesem Ausführungsbeispiel weist das zweite Material 124 ein Material mit einem Austrittsarbeitswert auf, der höher ist als der Austrittsarbeitswert des Materials, das das Substrat 100 bildet (p-Typ-Störstellen-dotiertes Silizium). Wie Fachleuten auf dem Gebiet der Halbleitertechnik bekannt ist, ist die Austrittsarbeit ein spezifischer Materialparameter, der als eine Schwellenenergie definiert werden kann, die erforderlich ist, um ein Elektron aus einem Material zu entfernen. Bei einem Ausführungsbeispiel kann das zweite Material 124 ein selektiv stark mit p-Typ Störstellen dotiertes Polysiliziummaterial (p+-Polymaterial) aufweisen, das einen Austrittsarbeitswert von ungefähr 5,2 Elektronenvolt hat. Bei diesem Ausführungsbeispiel weist das p+-Polymaterial mit p-Typ-Störstellen dotiertes Polysilizium auf, vorzugsweise Bor mit einem bevorzugten Dotierungskonzentrationsbereich von ungefähr 1019 – 1021 Atome cm3. Das zweite Material 124 wird in Verbindung mit einem p-Typ-Siliziumsubstrat 100 mit einer Dotierungskonzentrati on von ungefähr 1014 – 1015 Atome cm3 und einer Austrittsarbeit von ungefähr 4,9 Elektronenvolt verwendet. n+-Poly weist einen Austrittsarbeitswert von 4,17 Elektronenvolt auf.
  • Wie in 6-7 dargestellt ist, sobald das zweite Material 124 auf der Feldoxidschicht 122 aufgebracht ist, wird das zweite Material 124 dann abwärts zu der Ebene eines Abschnitts der Oxidschicht 122 planarisiert, die auf der Nitridschicht 108 ist. Ein Prozess des chemisch mechanischen Polierens (CMP) kann vorzugsweise verwendet werden, um das zweite Material 124 zu planarisieren. Alternativ kann jedoch ein Trockenätzprozess ebenfalls verwendet werden, um diese zweite Materialschicht zu entfernen. Wie in 7 gezeigt ist, wird die zweite Materialschicht 124 dann weiter abwärts zu der Ebene der ersten Oberfläche 104 des Substrats 100 planarisiert, wodurch vorzugsweise die Nitridschicht 108 und das Padoxid 106 entfernt werden, um die benachbarten aktiven Bereiche 126a, 126b und ein Ausführungsbeispiel einer Feldisolationsvorrichtung 127 freizulegen, das zwischen denselben positioniert ist. Die Feldisolationsvorrichtung 127 weist die Feldoxidschicht 122 und das zweite Material 124 auf.
  • Als eine Alternative zum Verwenden von CMP zum Entfernen des Maskierungsstapels 108 und des Padoxids 106 kann das zweite Material selektiv trocken geätzt werden, abwärts zu der Ebene der aktiven Bereiche 126a, 126b, während die verbleibenden Abschnitte der Maskenstruktur 108 die darunter liegenden aktiven Bereiche 105 davor schützen, geätzt zu werden. Nachdem dieses Ätzen abgeschlossen ist, werden die Maskenstruktur 108 und die freiliegenden Abschnitte der Feldoxidschicht 122 unter Verwendung von geeigneten Trocken- oder Nass-Ätzprozessen entfernt.
  • Somit führt der Prozess zu der Bildung der Isolationsstruktur 127 mit der Oxidschicht 122 auf jeder der Innenoberflächen des Grabens 112 und dem zweiten Material 124, das in nerhalb der Oxidschichten 122 positioniert ist. Wie oben erörtert wurde, weist das p+-Polymaterial ein Material mit hoher Austrittsarbeit im Vergleich zu dem Material des Substrats 100 auf, während das n+-Polymaterial ein Material mit niedriger Austrittsarbeit im Vergleich zu dem Material des Substrats 100 aufweist. Somit ist die Feldisolationsvorrichtung 127 aus einem Isolationsmaterial aufgebaut, das in einem Graben positioniert ist, um zwischen den zwei Materialien positioniert zu sein (z. B. p+-Poly und dem Substrat), die deutlich unterschiedliche Austrittsarbeit aufweisen.
  • Es ist bekannt, dass für eine MOS-Gatestruktur die Austrittsarbeitsdifferenz zwischen einem Metall (oder Polysilizium) und einem Halbleiter, die beide durch eine Oxidzwischenschicht verbunden sind, um eine Metall-Oxid-Halbleiter-Struktur zu bilden, allgemein als die Flachbandspannung dieser Struktur definiert ist. Die Flachbandspannung ist ein bekanntes Konzept für Fachleute auf dem Gebiet der Halbleitertechnik. Es ist ferner in der Technik bekannt, dass bei einer MOS-Gatestruktur die Schwellenspannung eine starke Funktion einer Flachbandspannung ist. Eine deutlich unterschiedliche Austrittsarbeit zwischen dem p+-Poly und dem p-dotierten Substrat führt zu einer größeren Schwellenspannung als der einer negativ unterschiedlichen Austrittsarbeit.
  • Folglich wird darauf hingewiesen, dass die Feldisolationsvorrichtung 127 eine erhöhte Feldschwellenspannung aufweist, als Ergebnis des Verwendens von Materialien, um die Isolationsstruktur zu bilden, die eine positive Austrittsarbeitsdifferenz von dem Material aufweisen, das das Substrat bildet. Wie vorangehend erwähnt wurde, ist die Feldschwellenspannung die Spannung, bei der ein unbeabsichtigter Stromfluss (Leck) zwischen den aktiven Vorrichtungen auftreten kann. Somit, je höher die Feldschwellenspannung, desto weniger wahrscheinlich ist ein Leckstrom zwischen benachbarten aktiven Vorrichtungen. Bei diesem Ausführungs beispiel erhöht die resultierende hohe Austrittsarbeitsdifferenz zwischen dem p-dotierten Substrat 100 und dem p+-Polymaterial die Feldschwellenspannung der Isolationsstruktur auf vorteilhafte Weise, wodurch Mängel zwischen den benachbarten Vorrichtungen verhindert werden.
  • Ferner, wie in 5 dargestellt ist, diffundiert ein Dotierungsimplantat in dem hoch dotierten zweiten Material 124 durch die Feldoxidschicht 122, um eine Region 125 mit vielen Dotiermittel-Störstellen an der Schnittstelle zwischen dem Substrat 100 und der Feldoxidschicht 122 zu erzeugen. Diese dotiermittelreiche Region 125 wirkt ähnlich zu einer Kanalstoppregion, die die Feldschwellenspannung weiter erhöht und ein Leck über die Isolationsvorrichtung 127 verhindert. Wie erörtert wurde verbessert eine Kanalstoppregion die Feldschwellenspannung weiter und vermeidet eine Parasitärleitung. Somit führt der Prozess des bevorzugten Ausführungsbeispiels zu der Erzeugung von Kanalstoppimplantaten benachbart zu den Seitenwänden der Isolationsvorrichtung 127, ohne die Verwendung von aufwändigen und teueren Kanalstoppimplantattechniken zu erfordern. Folglich kann die Feldisolationsvorrichtung 127 dieses Ausführungsbeispiels eine Feldschwellenspannung von zumindest 10 Volt aufweisen.
  • Wie in 8 dargestellt ist, kann nach der Bildung der Feldisolationsvorrichtung 127 ein Paar von exemplarischen Transistoren (MOSFETs), nämlich der erste Transistor 128 und der zweite Transistor 130, auf jeder Seite der Feldisolationsvorrichtung 127 gebildet werden. Bei dem dargestellten Ausführungsbeispiel ist ein Kontaktelement 131 mit dem zweiten Material 124 der Feldvorrichtung 127 so verbunden, dass eine Vorspannung an das zweite Material 124 angelegt werden kann. Das Kontaktelement kann jedoch durch eine herkömmliche Gatestruktur (nicht gezeigt) ersetzt werden, die allgemein eine Schicht eines Gateoxids aufweist, die auf dem zweiten Material aufgebracht ist, und eine Polysiliziumschicht, die auf der Gateoxidschicht aufgebracht ist. Wie in 8 gezeigt ist, weist der erste Transistor 128 eine Gateoxidschicht 132a auf, die zwischen einer Gateelektrode 132a und einer Kanalregion 136a angeordnet ist. Der Transistor 128 weist ferner Source- und Drain-Regionen 138a und 140a auf, die als dotierte diffundierte Regionen gebildet sein können, auf die Weise, die in 8 gezeigt ist. Auf ähnliche Weise weist der zweite Transistor 130 eine Gateoxidschicht 132b, eine Gateelektrode 132b, eine Kanalregion 136b sowie Source- und Drain-Regionen 138b und 140b auf. Die Transistoren 128 und 130 werden unter Verwendung von Verfahren gebildet, die in der Halbleitervorrichtungs-Herstellungstechnik bekannt sind.
  • Wie oben erklärt wurde, wenn p+-Poly als das zweite Material 124 verwendet wird, bringt auf Grund der positiven Austrittsarbeitsdifferenz zwischen den p+-Polymaterial und dem p-Typ-Substrat 100 und der resultierenden hohen Flachbandspannung die Feldisolationsvorrichtung 127 höhere Schwellenspannungen ein und verhindert somit Stromlecks zwischen den Transistoren 128 und 130. Ferner kann diese Schwellenspannung vorteilhaft gesteuert werden, durch Variieren der Vorspannung an dem zweiten Material 124.
  • Laut Experiment weisen dotierte Polysilizium-Isolationsstrukturen bessere Leckcharakteristika im Vergleich zu jenen einer Siliziumoxid-Isolationsvorrichtung (SiO2-Isolationsvorrichtung) der bekannten Technik auf, wenn diese Vorrichtungen an einem Isolationsschema getestet werden, das ähnlich zu dem in 8 ist. Zum Beispiel sind 9A9C Strom-Spannungs-Charakteristika für drei NMOS-Grabenisolationsvorrichtungen mit einer Grabentiefe von 0,3 μm, einer Verbindungstiefe von 0,2 μm und Vbs = –1 V (Volumen-zu-Substrat-Spannung), einer Grabenbreite von 1 μm und einer gegebenen Grabenlänge, die jeder Vorrichtung gemeinsam ist (0,2 μm in diesem Fall). Die Isolationsstrukturen können als ein Transistor geformt sein, wobei die Isolationsvorrichtung ein Gate bildet und die zwei aktiven Bereiche ein Drain und eine Source bilden. Unter ruhigen Bedin gungen (Vgs = 0 V und Vds = 10 V) werden die resultierenden Durchgreifstromlecks (Stromlecks von der Grabenisolationstestvorrichtung) auf Strom-Spannungs-Kurven angezeigt, die in (9A9B) gezeigt sind. Wie durch die Kurve 142 in 9A gezeigt ist, entspricht für die mit Siliziumoxid gefüllte Grabenisolationsvorrichtung der bekannten Technik (d. h. der Graben ist in das Substrat geätzt und mit SiO2 gefüllt), der Durchgreifleckstrom 4,3 E – 10 Ampere/Grabenbreite (Mikrometer) unter den oben gegebenen Bedingungen. Dieses unerwünscht hohe Leck liegt an dem abweichenden Oberflächenpotenzial entlang der SiO2-Substratschnittstellenregion, so dass, wenn die Vorrichtung bei 0 V vorgespannt wird, das Potenzial auf dieser Schnittstelle oder dem Kanal nicht immer 0 V ist. Bei solchen Vorrichtungen, in der Nähe der Drain-Region, ist dieses Oberflächenpotenzial im Allgemeinen höher als Null, wodurch ein Leckstrom von der Drainseite verursacht wird.
  • Wie durch die Kurve 144 in 9B gezeigt wird, ist für eine n+-Poly-gefüllte Grabenvorrichtung dieser Leckstrom ungefähr um drei Größenordnungen abwärts reduziert zu 4,1 E – 13 Ampere μm (Strom/Graben-Breite). Wie oben erwähnt wurde, kann eine n+-Poly-gefüllte Grabenvorrichtung mit demselben Prozess gebildet werden, der zum Bilden einer p+-Poly-gefüllten Vorrichtung verwendet wird (d. h., es liegt eine SiO2-Schicht zwischen dem n+-Poly und dem Substrat vor). Abweichend jedoch von dem SiO2-gefüllten Graben, wenn das n+-Poly bei 0 Volt vorgespannt ist, ist das Potenzial entlang der SiO2-Substratschnittstellenregion oder dem Kanal annähernd 0 Volt. Dies wiederum reduziert die Leckströme bedeutend.
  • Wie in 9C durch die Kurve 146 gezeigt ist, ist für die Grabenisolationsvorrichtung, die einen p+-Poly-gefüllten Graben umfasst, dieser Leckstrom zumindest 5 oder mehr Größenordnungen niedriger als das Stromleck, das bei der bekannten Grabenoxidvorrichtung aufgetreten ist, bis hinunter zu ungefähr 6,5 E – 15 Ampere μm (Strom/Graben-Breite).
  • Diese Ergebnisse werden als repräsentativ für die Isolationsvorrichtung der vorliegenden Erfindung genommen, und hierin dargestellte Ergebnisse demonstrieren weiter die verbesserten Isolationscharakteristika der Feldisolationsvorrichtung der vorliegenden Erfindung.
  • Obwohl die eindeutigen Aspekte des bevorzugten Ausführungsbeispiels in Verbindung mit einer n-Kanal-Metalloxidhalbleiter-IC-Technik (NMOS-IC-Technik) offenbart wurden, können dieselben erfinderischen Aspekte ebenfalls an die p-Kanal-Metalloxidhalbleiter-Technik (PMOS-Technik), die komplementäre Metalloxidhalbleiter-Technik (CMOS-Technik) und Metalloxidhalbleiter-Speichertechniken (MOS-Speichertechniken) angewendet werden, ohne von dem Wesen der vorliegenden Erfindung abzuweichen.
  • Obwohl die vorangehende Erfindung im Hinblick auf bestimmte bevorzugte Ausführungsbeispiele beschrieben wurde, werden andere Ausführungsbeispiele für Fachleute auf dem Gebiet unter Betrachtung der hierigen Offenbarung offensichtlich. Dementsprechend soll die vorliegende Erfindung nicht durch die Wiedergabe der bevorzugten Ausführungsbeispiele eingeschränkt sein, sondern soll statt dessen ausschließlich durch Bezugnahme auf die beiliegenden Ansprüche definiert sein.

Claims (18)

  1. Grabenisolationsvorrichtung, die folgendes umfasst: ein Halbleitersubstrat (100), das aktive Bereiche (126) und eine zwischen den aktiven Bereichen (126) angeordnete Feldregion definiert, wobei das Substrat (100) eine erste Implantat-Dotierungskonzentration umfasst und das Substrat einen ersten Austrittsarbeitswert hat; einen in der Feldregion gebildeten Graben (112), wobei der Graben (112) eine Grabenoberfläche definiert; eine auf dem Boden und den Seitenwänden der Grabenoberfläche gebildete erste Materialschicht (122), wobei die erste Materialschicht (122) aus einem Isolierstoff besteht; und eine auf der ersten Materialschicht (122) gebildete zweite Materialschicht (124), wobei die zweite Materialschicht (124) ein Material mit einer zweiten Implantat-Dotierungskonzentration umfasst und die zweite Materialschicht einen zweiten Austrittsarbeitswert hat, der höher ist als der erste Austrittsarbeitswert, um dadurch eine hohe Schwellenspannung in der Feldregion des Halbleitersubstrats (100) zu induzieren; gekennzeichnet durch einen mit der zweiten Materialschicht (124) verbundenen Kontakt (131), um eine veränderliche Vorspannung zum Regeln der Schwellenspannung der Vorrichtung anzulegen.
  2. Grabenisolationsvorrichtung nach Anspruch 1, wobei es sich beim Substrat (100) um ein P-Typ-Siliziumsubstrat handelt.
  3. Grabenisolationsvorrichtung nach Anspruch 1 oder 2, wobei der erste Austrittsarbeitswert ungefähr 4,9 Elektronenvolt beträgt.
  4. Grabenisolationsvorrichtung nach einem der vorangehenden Ansprüche, wobei der zweite Austrittsarbeitswert ungefähr 5,2 Elektronenvolt beträgt.
  5. Grabenisolationsvorrichtung nach einem der vorangehenden Ansprüche, wobei die Austrittsarbeitsdifferenz zwischen dem zweiten Material (124) und dem Substrat (100) im Bereich von ungefähr +0,3 Elektronenvolt liegt.
  6. Grabenisolationsvorrichtung nach einem der vorangehenden Ansprüche, wobei es sich beim Isolierstoff (122) um Siliziumdioxid (SiO2) handelt.
  7. Grabenisolationsvorrichtung nach einem der vorangehenden Ansprüche, wobei das zweite Material (124) aus P+-Polysiliziummaterial besteht und das P+-Polysiliziummaterial ein P-Typ-Dotiermaterial umfasst.
  8. Grabenisolationsvorrichtung nach Anspruch 7, wobei es sich beim P-Typ-Dotierungsmaterial um Bor handelt.
  9. Grabenisolationsvorrichtung nach Anspruch 7 oder 8, wobei an einer Grenzfläche zwischen der Grabenoberfläche und der Isolierschicht (122) eine Kanalstoppschicht (125) als Folge der Diffusion des P-Typ-Dotierungsmaterials vom P+-Polysiliziummaterial in das Substrat (100) gebildet ist.
  10. Grabenisolationsvorrichtung nach Anspruch 10, wobei an einer Grenzfläche zwischen der Grabenoberfläche und der Isolierschicht (122) eine Kanalstoppschicht (125) als Folge der Diffusion des N-Typ-Dotierungsmaterials vom N+-Polysiliziummaterial in das Substrat (100) gebildet ist.
  11. Grabenisolationsvorrichtung nach einem der vorangehenden Ansprüche, wobei die Schwellenspannung im Bereich von mindestens 10 Volt liegt.
  12. Verfahren zum Bilden einer Isolationsvorrichtung auf einer Feldregion eines Substrats, das folgendes umfasst: Bilden eines im Substrat (100) gebildeten Grabens (112), wobei der Graben (112) eine Grabenoberfläche definiert; Bilden einer ersten Materialschicht (122) auf dem Boden und den Seitenwänden der Oberfläche, wobei das erste Material (122) aus einem Isolierstoff besteht; Füllen des Grabens mit einem zweiten Material (124) mit einem Austrittsarbeitswert, der höher ist, als der Arbeitsaustrittswert des Substrats (100); und Verändern einer an das zweite Material (124) angelegten elektrischen Vorspannung, um eine Feldschwellenspannung in die Feldregion zu verändern, wobei die Feldschwellenspannung die elektrische Leitung in dieser Feldregion unterbindet.
  13. Verfahren nach Anspruch 12, das weiter das Bilden einer Maskenstruktur (102) auf dem Substrat vor dem Schritt des Bildens des Grabens umfasst.
  14. Verfahren nach Anspruch 13, das weiter das Bemustern und Ätzen der Maskenstruktur (102) umfasst.
  15. Verfahren nach Anspruch 13 oder 14, wobei die Tätigkeit des Bildens einer Maskenstruktur (102) folgendes umfasst: Bilden einer Siliziumoxidschicht (106) auf dem Substrat (100); und Aufdampfen einer Nitridschicht (108) auf der Siliziumoxidschicht.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei das Bilden einer ersten Materialschicht (122) auf der Oberfläche das Ziehen einer Siliziumoxidschicht auf der Oberfläche umfasst.
  17. Verfahren nach Anspruch 16, wobei die Tätigkeit des Füllens des Grabens (112) das selektive Aufdampfen eines P+-Polysiliziummaterials auf der Siliziumoxidschicht umfasst, wobei das P+-Polysiliziummaterial ein P-Typ-Dotierungsmaterial umfasst.
  18. Verfahren nach Anspruch 17, wobei die Tätigkeit des selektiven Aufdampfens eines P+-Polysiliziummaterials auf der Siliziumoxidschicht das Bilden einer Kanalstoppschicht (125) zwischen den Seitenwänden des Grabens und der Siliziumoxidschicht durch Diffusion des Dotierungsmaterials in eine Grenzfläche zwischen den Seitenwänden des Grabens (112) und der Siliziumoxidschicht zur Folge hat.
DE69921172T 1998-08-31 1999-08-03 Grabenisolation für bauelemente mit selektiver dotierung Expired - Lifetime DE69921172T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US143585 1988-01-13
US09/143,585 US6781212B1 (en) 1998-08-31 1998-08-31 Selectively doped trench device isolation
PCT/US1999/017812 WO2000013208A2 (en) 1998-08-31 1999-08-03 Selectively doped trench device isolation

Publications (2)

Publication Number Publication Date
DE69921172D1 DE69921172D1 (de) 2004-11-18
DE69921172T2 true DE69921172T2 (de) 2006-02-16

Family

ID=22504709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69921172T Expired - Lifetime DE69921172T2 (de) 1998-08-31 1999-08-03 Grabenisolation für bauelemente mit selektiver dotierung

Country Status (7)

Country Link
US (3) US6781212B1 (de)
EP (2) EP1125326B1 (de)
AT (1) ATE279785T1 (de)
AU (1) AU1516000A (de)
DE (1) DE69921172T2 (de)
TW (1) TWM258414U (de)
WO (1) WO2000013208A2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781212B1 (en) * 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
KR100620218B1 (ko) * 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 반도체 소자
DE102004028679A1 (de) * 2004-06-14 2006-01-05 Infineon Technologies Ag Isolationsgrabenanordnung
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7902598B2 (en) * 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
JP2007194259A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 半導体装置及びその製造方法
DE102007018098B4 (de) 2007-04-17 2016-06-16 Austriamicrosystems Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
TWI416660B (zh) * 2008-03-19 2013-11-21 Vanguard Int Semiconduct Corp 半導體元件及其製造方法
JP6026914B2 (ja) 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9502414B2 (en) 2015-02-26 2016-11-22 Qualcomm Incorporated Adjacent device isolation
US9822723B2 (en) * 2015-03-04 2017-11-21 Denso Corporation Fuel level sensor diagnosis device
CN109346467A (zh) * 2018-08-17 2019-02-15 矽力杰半导体技术(杭州)有限公司 半导体结构、驱动芯片和半导体结构的制造方法
CN113054004B (zh) * 2021-03-11 2022-08-23 电子科技大学 一种应用于集成电路高低压隔离的反向电场耦合隔离结构

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180416A (en) 1978-09-27 1979-12-25 International Business Machines Corporation Thermal migration-porous silicon technique for forming deep dielectric isolation
US4470062A (en) 1979-08-31 1984-09-04 Hitachi, Ltd. Semiconductor device having isolation regions
US4624046A (en) 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
DE3242113A1 (de) 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
JPS62163338A (ja) 1985-10-07 1987-07-20 トムソン コンポーネンツーモステック コーポレーション トレンチアイソレ−シヨンのための側壁ド−ピング法
US4824797A (en) 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
JPS62131539A (ja) 1985-12-03 1987-06-13 Fujitsu Ltd 半導体装置の製造方法
US4666556A (en) 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US4980747A (en) * 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
JPH0713871B2 (ja) * 1987-06-11 1995-02-15 三菱電機株式会社 ダイナミツクram
JPH01138730A (ja) 1987-11-25 1989-05-31 Fujitsu Ltd 半導体装置
US5073509A (en) 1989-12-11 1991-12-17 Micron Technology, Inc. Blanket CMOS channel-stop implant
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US4839301A (en) 1988-12-19 1989-06-13 Micron Technology, Inc. Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
JP2512216B2 (ja) 1989-08-01 1996-07-03 松下電器産業株式会社 半導体装置の製造方法
US5179038A (en) 1989-12-22 1993-01-12 North American Philips Corp., Signetics Division High density trench isolation for MOS circuits
US5173438A (en) 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation
US5087586A (en) 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
US5191509A (en) 1991-12-11 1993-03-02 International Business Machines Corporation Textured polysilicon stacked trench capacitor
US5358894A (en) 1992-02-06 1994-10-25 Micron Technology, Inc. Oxidation enhancement in narrow masked field regions of a semiconductor wafer
JP3688726B2 (ja) 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
US5302233A (en) 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
JP3252518B2 (ja) 1993-03-19 2002-02-04 ソニー株式会社 ドライエッチング方法
US5356828A (en) 1993-07-01 1994-10-18 Digital Equipment Corporation Method of forming micro-trench isolation regions in the fabrication of semiconductor devices
JPH0776700A (ja) * 1993-07-14 1995-03-20 Senju Pharmaceut Co Ltd コンタクトレンズ用剤の安定化方法
US5470783A (en) 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
US5436190A (en) * 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US5530293A (en) 1994-11-28 1996-06-25 International Business Machines Corporation Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits
US5492736A (en) 1994-11-28 1996-02-20 Air Products And Chemicals, Inc. Fluorine doped silicon oxide process
US5859466A (en) 1995-06-07 1999-01-12 Nippon Steel Semiconductor Corporation Semiconductor device having a field-shield device isolation structure and method for making thereof
JPH0964164A (ja) 1995-08-24 1997-03-07 Nittetsu Semiconductor Kk 半導体装置およびその製造方法
US5702976A (en) 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
US5914523A (en) * 1998-02-17 1999-06-22 National Semiconductor Corp. Semiconductor device trench isolation structure with polysilicon bias voltage contact
US6781212B1 (en) * 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation

Also Published As

Publication number Publication date
US7259442B2 (en) 2007-08-21
WO2000013208A3 (en) 2000-06-02
EP1125326B1 (de) 2004-10-13
US6781212B1 (en) 2004-08-24
DE69921172D1 (de) 2004-11-18
US20060220109A1 (en) 2006-10-05
ATE279785T1 (de) 2004-10-15
EP1473766A2 (de) 2004-11-03
EP1125326A2 (de) 2001-08-22
US20050012174A1 (en) 2005-01-20
EP1473766A3 (de) 2004-12-15
WO2000013208A9 (en) 2000-08-17
WO2000013208A2 (en) 2000-03-09
AU1516000A (en) 2000-03-21
TWM258414U (en) 2005-03-01

Similar Documents

Publication Publication Date Title
DE69921172T2 (de) Grabenisolation für bauelemente mit selektiver dotierung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE10309997B4 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
DE69532907T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69925078T2 (de) SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
DE102005006153B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors (FETs)
DE102004041066B4 (de) Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren
DE102005047058B4 (de) Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor
DE102005046133B4 (de) Herstellungsverfahren für einen RCAT-Transistor und entsprechender RCAT-Transistor
DE10131276B4 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004028709A1 (de) Vertikaldoppelkanal-Silicon-on-Insulator-Transistor und Verfahren zu seiner Herstellung
DE102005002739A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Feldeffekttransistor und integrierte Schaltungsanordnung
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE10131237B4 (de) Feldeffekttrasistor und Verfahren zu seiner Herstellung
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE10321457B4 (de) Verfahren zur Herstellung integrierter Schaltungen mit gleichförmigen Silizidsperrschichten
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition