DE69926098T2

DE69926098T2 - Bidirektionales Schieberegister ohne zwischenstufige Signalabschwächung, geeignet als Steuerschaltung für eine Anzeigevorrichtung und zugehöriges Bildaufnahmegerät

Info

Publication number: DE69926098T2
Application number: DE69926098T
Authority: DE
Inventors: Minoru Hamura-shi Kanbara
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-05-14
Filing date: 1999-05-12
Publication date: 2005-12-29
Anticipated expiration: 2019-05-13
Also published as: JP3680601B2; US6621481B1; EP0957491B1; EP0957491A1; KR100328476B1; CN1236173A; CN1152384C; DE69926098D1; KR19990088257A; JP2000035772A; TW533387B

Description

Die vorliegende Erfindung betrifft ein Schieberegister, eine Anzeigevorrichtung mit einem das Schieberegister enthaltenden Treiber und eine Bilderfassungsvorrichtung.
In den letzten Jahren wurden digitale Standbildkameras zum Aufzeichnen von Standbildern in großem Umfang eingesetzt. Eine derartige digitale Standbildkamera besitzt eine Flüssigkristall-Anzeigevorrichtung, die als Sucher für die Anzeige eines von einem Bilderfassungselement erfassten Bildes dient, und auch als eine Anzeigevorrichtung zum Anzeigen eines in einem Bildspeicher aufgezeichneten Bildes dient.
Als die Flüssigkristall-Anzeigevorrichtungen werden Aktivmatrix-Vorrichtungen im Allgemeinen aufgrund ihrer breiten Sichtwinkel und guten Reaktionseigenschaften verwendet. Zum Betreiben einer Aktivmatrix-Flüssigkristall-Anzeigevorrichtung sind ein Gate-Treiber zum Auswählen einer von in Einheiten von Pixelzeilen, die in einer Matrix auf einen Flüssigkristallschirm angeordnet sind, ausgebildeten Gate-Leitungen, und ein Drain-Treiber zum Empfangen eines Pixelsignals in Einheiten von Gate-Zeilen und zum Zuführen des empfangenen Pixelsignals zu dem Pixel, das der ausgewählten Gate-Leitung entspricht, über Drain-Leitungen erforderlich. Jeder von den Gate- und Drain-Treibern wird im Allgemeinen aus einer Vielzahl von TFTs ausgebildet. Jeder TFT gibt ein an seine Drain angelegtes Signal an die Source auf der Basis eines Gate-Signals weiter. Der Ausgangsspannungswert verändert sich abhängig von dem Spannungswert des Gate-Signals.
Jeder von den Gate- und Drain-Treibern besteht im Allgemeinen aus einem mehrstufigen Schieberegister, in welches ein Signal sequenziell aus einer vorhergehenden Stufe an die nachfolgende Stufe übertragen wird. Jedoch muss in einem derartigen Schieberegister eine Schaltung unmittelbar vor einem Abschnitt, wo ein Signal an die nächste Stufe ausgegeben wird, eine so genannte EE-Struktur aufweisen. Somit kann kaum ein perfekter AUS-Widerstand erzielt werden, so dass sich die Ausgangsspannung aus jeder Stufe allmählich abschwächt.
Einige digitale Standbildkameras können die Richtung eines Bilderfassungsobjektivs in Bezug auf einen Kamerakörper beliebig ändern. Beispielsweise gibt es Kameras, die in der Lage sind, eine Objektiveinheit mit einem Bilderfassungsobjektiv in Bezug auf den Hauptkörper zu drehen, um ein Bild auf der Seite des Fotografen zu fotografieren. In diesem Beispiel kann beispielsweise das Gesicht eines Fotografen auf der Flüssigkristall-Anzeigevorrichtung als ein Spiegelbild (vertikal invertiertes Bild oder horizontal invertiertes Bild) dargestellt werden. Herkömmlicherweise muss jedoch, um ein Spiegelbild anzuzeigen, ein komplexer Steuerungsvorgang durch eine Steuervorrichtung ausgeführt werden, um ein Bild an die Flüssigkristall-Anzeigevorrichtung mit geänderter Lesereihenfolge der Bilddaten zu liefern.
Zusätzlich muss, um ein frei in der vertikalen oder horizontalen Richtung in Abhängigkeit von der Fotografiesituation invertiertes Bild auf der Flüssigkristall-Anzeigevorrichtung einer digitalen Standbildkamera anzuzeigen, eine komplexe Steuerung durch eine Steuervorrichtung ausgeführt werden, um ein Bild an die Flüssigkristall-Anzeigevorrichtung mit geänderter Lesereihenfolge der Bilddaten zu liefern.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Schieberegister bereitzustellen, welches ein in jede Stufe eingegebenes Eingangssignal an die nächste Stufe ohne Abschwächung des Signalpegels übertragen kann und auch ein Ausgangssignal mit einem hohen S/N-Verhältnis ausgeben kann, und als eine Ansteuerschaltung einer Anzeigevorrichtung geeignet ist.
Dieses wird durch die Merkmale der unabhängigen Ansprüche erreicht.
Insbesondere wird gemäß dem ersten Aspekt der vorliegenden Erfindung ein Schieberegister mit einer Vielzahl von Stufen bereitgestellt,
wobei jede Stufe aufweist:
einen ersten Schaltkreis, der einen ersten Steueranschluss zum Empfangen eines ersten oder zweiten Steuersignals aufweist und entsprechend dem ersten oder zweiten Steuersignal ein Ansteuersignal ausgibt;
einen zweiten Schaltkreis, der einen zweiten Steueranschluss zum Empfangen des Ansteuersignals aufweist und eine über eine Last eingegebene Stromversorgungsspannungs-Eingang dem Eingangsignal des Ansteuersignals in diesen Steueranschluss entsprechend entlädt; und
einen dritten Schaltkreis, der einen dritten Steueranschluss zum Empfangen des Ansteuersignals aufweist und ein drittes oder viertes Steuersignal dem Eingangssignal des Ansteuersignals in den dritten Steueranschluss entsprechend ausgibt.
einen ersten Schaltkreis, der einen ersten Steueranschluss zum Empfangen eines ersten oder zweiten Steuersignals aufweist und entsprechend dem ersten oder zweiten Steuersignal ein Ansteuersignal ausgibt;
einen zweiten Schaltkreis, der einen mit der Leitung verbundenen Steueranschluss aufweist und eine über einer Last eingegebene Energieversorgungsspannung auf ein tiefes Potential entsprechend einem Eingang des Ansteuersignals zu diesen Steueranschluss setzt; und
einen dritten Schaltkreis, der einen mit der Leitung verbundenen Steueranschluss aufweist und ein drittes oder viertes Steuersignal dem Eingangssignal des Ansteuersignals in den dritten Steueranschluss entsprechend ausgibt.
Gemäß dem ersten Aspekt ist aufgrund der Transistorkennlinie (wenn ein Transistor als der dritte Schaltkreis verwendet wird), die Größe der von dem dritten Schaltkreis ausgegebenen Spannung in Abhängigkeit von der Größe der Spannung des in den dritten Steueranschluss des dritten Schaltkreises eingegebenen Spannung bestimmt. Wenn das Ansteuersignal in den dritten Schaltkreis durch den dritten Steueranschluss eingegeben wird, wird die Spannung des dritten oder vierten Steuersignals in der Sammelkapazität zwischen dem Steueranschluss des dritten Schaltkreises und dem Anschluss für die Ausgabe des dritten und vierten Steuersignals gespeichert. Demzufolge nimmt das Potential an dem Steueranschluss zu. Somit nimmt das Potential des von dem dritten Schaltkreis ausgegebenen dritten oder vierten Steuersignals zu, und es kann eine konstante Spannung kontinuierlich ohne Abschwächung bei der Verschiebung zu der nächsten Stufe aufrechterhalten werden.
Das Register kann einen vierten Schaltkreis gemäß der Stromversorgungsspannung aufweisen, um abhängig von der durch die Last einer vorbestimmten Stufe eingegebenen Energieversorgungsspannung, das in die nächste Stufe der vorbestimmten Stufe eingegebene Ansteuersignal durch die erste Ansteuerschaltung der nächsten Stufe zu entladen. Der Pegel des dritten oder vierten Steuersignals wird mit einer vorbestimmten Periode invertiert. Wenn der Pegel von einem der ersten und zweiten Steuersignale nur in einem Teil von jeder Halbperiode der Pegelinvertierungsperiode des dritten oder vierten Steuersignals invertiert wird, kann der vierte Schaltkreis in dem Schieberegister selbst dann ausgeschaltet werden, wenn eines von den dritten und vierten Steuersignalen als das Ausgangssignal von jeder Stufe hoch geht, so dass das dritte oder vierte Signal mit hohem Pegel nahezu direkt als das Ausgangssignal von jeder Stufe ausgegeben werden kann. Aus diesem Grunde kann das S/N-Verhältnis des Ausgangssignals hoch gemacht werden.
Das Schieberegister weist ferner eine Auswahlsteuerschaltung, um selektiv ein extern zugeführtes Startsignal an eine von einer ersten Stufe und einer letzten Stufe zu liefern, eine erste Ansteuerschaltung zum Eingeben eines K-ten Ansteuersignals aus dem dritten Schaltkreis einer (K-1)-ten Stufe) in den ersten Schaltkreis einer K-ten Stufe und zum Ausgeben eines (K+1)ten Ansteuersignals aus dem dritten Schaltkreis der K-ten Stufe an eine (K+1)-te Stufe, eine zweite Ansteuerschaltung zum Ausgeben eines (K+2)-ten Ansteuersignals aus dem dritten Schaltkreis der (K+1)-ten Stufe an die K-te Stufe und zum Ausgeben des (K+1)-ten Ansteuersignals aus dem dritten Schaltkreis an die K-te Stufe an die (K-1)-te Stufe, und eine Verschieberichtungssteuerschaltung zum selektiven Ansteuern der ersten und zweiten Ansteuerschaltungen auf. Mit dieser Anordnung kann eine Vorwärts- oder Rückwärtsrichtung als die Richtung ausgewählt werden, in welcher die dritten oder vierten Steuersignale in dem Schieberegister ausgegeben werden.
Das von dem Schieberegister an das Anzeigeelement auszugebende dritte oder vierte Steuersignal kann sequenziell ohne jede Abschwächung ausgegeben werden. Insbesondere kann ein Anzeigeelement mit einer großen Anzahl von Abtastzeilen (einer großen Anzahl von Pixeln) eine zufriedenstellende Anzeige liefern.
Die Auswahlansteuerschaltung (Steuerschaltung) umfasst eine erste Auswahlsteuereinrichtung zum selektiven Zuführen des Startsignals an eine von einer ersten Stufe und einer letzten Stufe, und eine zweite Auswahlsteuereinrichtung um auszuwählen, ob ein von jeder Stufe empfangenes Auswahlsignal an eine Eingangsseite oder eine Ausgangsseite zu verschieben ist. Mit dieser Anordnung kann ein in Bezug auf ein Vorwärtsrichtungsbild invertiertes Bild angezeigt werden, ohne einen Ausgang eines Anzeigesignals auf der Basis eines von dem Bilderfassungselement oder dergleichen eingegebenen Bildsignals zu invertieren.
Als das Anzeigeelement kann ein beliebiger Anzeigeschirm mit in einer Matrix angeordneten Pixeln (z.B. ein Flüssigkristall-Anzeigeschirm, ein Elektrolumineszenz-Anzeigechirm, eine Plasma-Anzeigeschirm oder ein Feldemissionsanzeigeschirm ausgewählt werden.
Diese Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle notwendigen Merkmale, so dass die Erfindung auch eine Unterkombination dieser beschriebenen Merkmale sein kann. Die Erfindung kann vollständiger aus der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, in welchen:
1 eine perspektivische Ansicht ist, die das äußere Aussehen einer digitalen Standbildkamera gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
2 eine Blockdarstellung ist, welche die Schaltungsanordnung der in 1 dargestellten digitalen Standbildkamera zeigt;
3 eine Blockdarstellung ist, welche die Anordnung eines in den 1 und 2 dargestellten Anzeigeabschnittes darstellt;
4 eine Blockdarstellung ist, welche die Anordnung eines in 3 dargestellten Drain-Treibers darstellt;
5 ein Schaltbild eines in 3 dargestellten Gate-Treibers ist;
6 ein Zeitdiagramm ist, das den Betrieb des Gate-Treibers gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
7 ein Zeitdiagramm ist, das den Betrieb eines Gate-Treibers gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
8 ein Schaltbild ist, das die Anordnung des Gate-Treibers einer digitalen Standbildkamera gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt;
9 ein Zeitdiagramm ist, das den Vorwärtsrichtungsbetrieb des Gate-Treibers gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt;
10 ein Zeitdiagramm ist, das den Rückwärtsrichtungsbetrieb des Gate-Treibers gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt;
11A und 11B Ansichten sind, die Beispiele des Vorwärtsrichtungsbetriebs der digitalen Standbildkamera gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellen, wobei 11A einen Fotografiezustand zeigt und 11B den Anzeigezustand eines Anzeigeabschnittes gemäß der Abtastprozedur in einem Fotografiemodus und den in einem Anzeigemodus zeigt;
12A und 12B Ansichten sind, die Beispiele des Rückwärtsrichtungsbetriebs der digitalen Standbildkamera gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellen, wobei 12A einen Fotografiezustand zeigt und 12B den Anzeigezustand eines Anzeigeabschnittes gemäß der Abtastprozedur in einem Fotografiemodus und den in einem Anzeigemodus zeigt;
13 eine Blockdarstellung ist, die die Anordnung eines Drain-Treibers gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt;
14 ein Schaltbild ist, das ein Schieberegister gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt;
15 ein Zeitdiagramm ist, das den Vorwärtsrichtungsbetrieb des Schieberegisters des Drain-Treibers gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt;
16 ein Zeitdiagramm ist, das den Rückwärtsrichtungsbetrieb des Schieberegisters des Drain-Treibers gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt;
17A bis 17D Ansichten sind, welche Beispiele des Betriebs einer digitalen Standbildkamera gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellen, in welchen 17A den Anzeigezustand des Anzeigeabschnittes zeigt, wenn sowohl die Gate- als auch die Drain-Treiber in der Vorwärtsrichtung arbeiten; 17B den Anzeigezustand des Anzeigeabschnittes gemäß der Abtastprozedur in einem Fotografiemodus und den in einem Anzeigemodus zeigt, wenn der Gate-Treiber in der Vorwärtsrichtung arbeitet, und wenn der Drain-Treiber in der Rückwärtsrichtung arbeitet, 17C den Anzeigezustand des Anzeigeabschnittes zeigt, wenn sowohl die Gate- als auch Drain-Treiber in der Rückwärtsrichtung arbeiten, und 17D den Anzeigezustand des Anzeigeabschnittes gemäß der Abtastprozedur in dem Fotografiemodus und den in dem Anzeigemodus zeigt, wenn der Gate-Treiber in der Rückwärtsrichtung arbeitet, und der Drain-Treiber in der Vorwärtsrichtung arbeitet;
18 ein Schaltbild ist, das einen Gate-Treiber gemäß der fünften Ausführungsform der vorliegenden Erfindung darstellt;
19 ein Schaltbild ist, das einen Gate-Treiber gemäß der sechsten Ausführungsform der vorliegenden Erfindung darstellt;
20 ein Schaltbild ist, das einen Gate-Treiber gemäß der siebenten Ausführungsform der vorliegenden Erfindung darstellt;
21 ein Schaltbild ist, das einen Gate-Treiber gemäß der achten Ausführungsform der vorliegenden Erfindung darstellt;
22 ein Schaltbild ist, das ein Schieberegister gemäß der achten Ausführungsform der vorliegenden Erfindung darstellt;
23 ein Schaltbild ist, das ein Schieberegister einer Modifikation der vorliegenden Erfindung darstellt;
24 ein Schaltbild ist, das ein Register einer weiteren Modifikation der vorliegenden Erfindung darstellt; und
25 eine Ansicht ist, die ein Bilderfassungselement einer Modifikation der Ausführungsformen der vorliegenden Erfindung und ein Treibersystem davon darstellt.
Die Ausführungsformen der vorliegenden Erfindung werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
In den nachstehend zu beschreibenden ersten bis achten Ausführungsformen wird die vorliegende Erfindung auf eine digitale Standbildkamera angewendet.
Erste Ausführungsform
1 ist eine perspektivische Ansicht, die das äußere Aussehen einer digitalen Standbildkamera gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
Gemäß Darstellung in 1 umfasst diese digitale Standbildkamera einen Kamerakörper 1 und eine Objektiveinheit 2. Der Kamerakörper 1 besitzt einen Anzeigeabschnitt 10 und eine Moduseinstelltaste 12a auf seiner Vorderseite. Die Moduseinstelltaste 12a wird dazu verwendet, zwischen einem Fotografiemodus zum Fotografieren eines Bildes und Aufzeichnen dieses in einem (später zu beschreibenden) Bildspeicher und einem Wiedergabemodus zum Wiedergeben des aufgezeichneten Bildes verwendet. Der Anzeigeabschnitt 10 wird von einer Flüssigkristall-Anzeigevorrichtung gebildet. In dem Fotografiemodus (Beobachtungsmodus) arbeitet der Anzeigeabschnitt 10 als Sucher zum Darstellen eines von einem Objektiv erzeugten Bildes vor dem Fotografieren. In dem Wiedergabemodus arbeitet der Anzeigeabschnitt 10 als eine Anzeige zum Anzeigen eines aufgezeichneten Bildes. Die Anordnung des Anzeigeabschnittes 10 wird nachstehend im Detail beschrieben.
Der Kamerakörper 1 weist auf seiner Oberseite eine Ein/Aus-Schalter 11, eine Verschlusstaste 12b, eine "+" Taste 12c, eine "" Taste 12d und einen seriellen Eingangs/Ausgangs-Anschluss 29 auf. Der Ein/Aus-Schalter 11 wird verschiebbar betätigt, um die digitale Standbildkamera einzuschalten/auszuschalten. Die Verschlusstaste 12b wird dazu verwendet, in dem Fotografiemodus die Bildaufzeichnung zu befehlen, und um die Ermittlung ausgewählter Inhalte in dem Wiedergabemodus zu befehlen. Die "+" und "-" Tasten 12c und 12d werden zum Auswählen von anzuzeigenden Bilddaten auf dem Anzeigeabschnitt 10 aus in einem Bildspeicher aufgezeichneten Bilddaten in dem Wiedergabemodus oder zum Einstellen von Aufzeichnungs/Wiedergabe-Bedingungen verwendet. Der serielle Eingangs/Ausgangs-Anschluss 29 nimmt ein Kabel zum Senden/Empfangen von Daten an/aus einem externen Gerät (z.B. einem Personal Computer oder einem Drucker auf).
Die Objektiveinheit 2 besitzt auf ihrer Rückseite ein Objektiv für die Erzeugung eines zu fotografierenden Bildes. Die Objektiveinheit 2 ist auf dem Kamerakörper 1 so montiert, dass sie um 360 Grad in der vertikalen Richtung um ihre horizontale Achse schwenkt.
2 ist eine Blockdarstellung, die die Schaltungsanordnung der in 1 dargestellten digitalen Standbildkamera anzeigt.
Gemäß Darstellung in 2 umfasst die digitale Standbildkamera den Anzeigeabschnitt 10, einen Tasteneingabeabschnitt 12, eine CCD (Charge Coupled Device - ladungsgekoppeltes Bauelement) 21, eine Abtast/Halte-Schaltung 22, einen A/D-(Analog/Digital)-Wandler 23, einen Vertikaltreiber 24, eine Zeittaktgenerator 25, eine Farbverarbeitungsschaltung 26, eine DMA-(Direct Memory Access) Steuerung 27, einen DRAM (Dynamic Random Access Memory) 28, den seriellen Eingangs/Ausgangs-Anschluss 29, einen Aufzeichnungsspeicher 30, eine CPU (Central Processing Unit) 31, eine Bild-Kompressions/Expansions-Schaltung 32, eine VRAM-Steuerung 33, einen VRAM (Video Random Access Memory) 34, einen digitalen Videocodierer 35, und einen ROM (Read Only Memory) 36.
Von diesen Elementen sind die DMA-Steuerung 27, der Aufzeichnungsspeicher 30, die CPU 31, die Bild-Kompressions/Expansions-Schaltung 32, die VRAM-Steuerung 33 und der ROM 36 mit einem Datenbus 40 verbunden.
Der Tasteneingabeabschnitt 12 besitzt die vorstehend beschriebene Moduseinstelltaste 12a, Verschlusstaste 12b, "+" Taste 12c und "-" Taste 12d und gibt einen Befehl gemäß den Betätigungen dieser Tasten in die CPU 31 ein.
Die CCD 21 empfängt eine Abbildung aus Licht, welche von dem Objektiv erzeugt wird, bei jedem von einer Vielzahl von in einer Matrix angeordneten Pixeln und speichert der Intensität des empfangenen Lichtes entsprechende Ladungen. Die CPU 31 führt in dem ROM 36 gespeicherte Programme aus und steuert die entsprechenden Abschnitte des Schaltkreises. Der serielle Eingangs/Ausgangs-Anschluss 29 wird für eine serielle Datenübertragung zwischen der CPU 31 und einem externen Gerät verwendet.
Der Betrieb der vorstehenden Schaltung wird nachstehend kurz beschrieben. Ein Betrieb in dem Fotografiemodus wird zuerst beschrieben. Der Fotografiemodus besitzt zwei Modi: Einen Beobachtungsmodus zum Darstellen eines fotografierten Bildes auf dem Anzeigeabschnitt 10 und einen Bildaufzeichnungsmodus zum Aufzeichnen eines fotografierten Bildes in dem Aufzeichnungsspeicher 30 als Bilddaten.
In dem Beobachtungsmodus steuert die CPU 31 den Zeittaktgenerator 25 und die Farbverarbeitungsschaltung 26 bei jeder vorbestimmten Bilderfassungsperiode, um die CCD 21 anzusteuern und um Ladungen zu speichern, die der Menge des in jedem Pixel empfangenen Lichtes entsprechen. Die CCD 21 gibt sequenziell ein elektrisches Signal Se, das dem in jedem Pixel gespeicherten Ladungen entspricht, an die Abtast- und Halteschaltung 22 auf der Basis eines von dem Vertikaltreiber 24 gelieferten Ansteuersignals Sp aus.
Die Abtast/Halte-Schaltung 22 gibt eine effektive Komponente Se' des elektrischen Signals Se an den A/D-Wandler 23 aus. Der A/D-Wandler 23 wandelt die effektive Komponente Se' in digitale Daten Sd um, und gibt die digitalen Daten Sd an die Farbverarbeitungsschaltung 26 aus. Die Farbverarbeitungsschaltung 26 erzeugt YUV-Daten als Helligkeits/Farbdifferenz-Digitaldaten auf der Basis der digitalen Daten Sd und gibt die YUV-Daten an die DMA-Steuerung 27 aus. Die DMA-Steuerung 27 schreibt sequenziell die YUV-Daten in den DRAM 28.
Jedes Mal, wenn YUV-Daten von einem Rahmen in den DRAM 28 geschrieben werden, steuert die CPU 31 die DMA-Steuerung 27 an, um die YUV-Daten eines Rahmens aus dem DRAM 28 an die VRAM-Steuerung 33 zu übertragen, und schreibt die YUV-Daten in den VRAM 34. Der digitale Videocodierer 35 liest zeilen-sequenziell die YUV-Daten eines Rahmens aus dem VRAM 34 über die VRAM-Steuerung 33 bei jeder vorbestimmten Periode aus, erzeugt ein analoges Videosignal Sa als ein Bildsignal auf der Basis des Auslesens der YUV-Daten, und gibt das analoge Videosignal Sa an den Anzeigeabschnitt 10 aus.
In dem Bildanzeigemodus steuert die CPU 31, wenn der Bediener die Verschlusstaste 12b drückt, während die CCD 21 sequenziell das elektrische Signal Se an die Abtast/Halte-Schaltung (22) wie vorstehend beschrieben ausgibt, den Zeittaktgenerator 25 und die Farbverarbeitungsschaltung 26 gemäß einem Befehl aus der Verschlusstaste 12b, um das Übertragen von YUV-Daten aus der Farbverarbeitungsschaltung 26 zu beenden, wenn die Übertragung der YUV-Daten des einen Rahmens vollständig ist.
Bis die Übertragung der YUV-Daten gestoppt ist, wird das elektrische Signal Se des einen Rahmens in YUV-Daten durch die Abtast/Halte-Schaltung 22, den A/D-Wandler 23 und die Farbverarbeitungsschaltung 26 umgewandelt und in den DRAM 28 wie in dem Beobachtungsmodus geschrieben. Die CPU 31 steuert die DMA-Steuerung 27, um die in dem DRAM eingeschriebenen YUV-Daten in den Bild-Kompressions/Expansions-Schaltkreis 32 einzuschreiben. Die Bild-Kompressions/Expansionsschaltung 32 komprimiert die YUV-Daten auf der Basis z.B. von JPEG (Joint Photographic Experts Group) und speichert sie in dem Aufzeichnungsspeicher 30.
Nachdem die komprimierten Daten in dem Aufzeichnungsspeicher 30 gespeichert sind, startet die CPU 31 den Zeittaktgenerator 25 und die Farbverarbeitungsschaltung 26 noch einmal. Mit diesem Betrieb kehrt der Modus der digitalen Standbildkamera automatisch aus dem Bildaufzeichnungsmodus in den Beobachtungsmodus zurück.
In dem Aufzeichnungsmodus veranlasst die CPU 31 gemäß den Betätigungen der Tasten 12a bis 12d des Tasteneingabeabschnittes 12 die Bild-Kompressions/Expansions-Schaltung 32 zum Expandieren in dem Aufzeichnungsspeicher 30 gespeicherter komprimierter Bilddaten. Die CPU 31 steuert auch die DMA-Steuerung 27, um die YUV-Daten eines Rahmens, welcher von der Bild-Kompressions/Expansions-Schaltung 32 expandiert wird, aus der Bild-Kompressions/Expansions-Schaltung 32 an die VRAM-Steuerung 33 zu übertragen und die YUV-Daten in den VRAM 34 einzuschreiben.
Der digitale Videocodierer 35 liest zeilen-sequenziell die YUV-Daten eines in den VRAM 34 eingeschriebenen Rahmens aus und erzeugt das analoge Videosignal Sa auf der Basis der ausgelesenen YUV-Daten. Der digitale Videocodierer 35 liefert das erzeugte analoge Videosignal Sa an den Anzeigeabschnitt 10. Wenn ein Bild in dem Bildaufzeichnungsmodus fotografiert wird, werden komprimierte Daten in dem Aufzeichnungsspeicher 30 aufgezeichnet, und der Betriebsmodus der digitalen Standbildkamera von dem Bildaufzeichnungsmodus auf den Beobachtungsmodus umschaltet, kann das fotografierte Bild auf dem Anzeigeabschnitt 10 angezeigt werden.
Die Anordnung des in den 1 und 2 dargestellten Anzeigeabschnittes 10 wird nachstehend im Detail unter Bezugnahme auf die Blockdarstellung von 3 beschrieben.
Der Anzeigeabschnitt 10 ist durch eine Flüssigkristall-Anzeigevorrichtung aufgebaut und umfasst eine Farbsättigungsschaltung 111, einen Phasenkomparator 112, einen Pegelschieber 113, eine Flüssigkristallsteuerung 101, einen Flüssigkristallschirm 102, einen Gate-Treiber 103 und einen Drain-Treiber 104 gemäß Darstellung in 3.
Sowohl in den Beobachtungs- als auch Bilderzeugungsmodi erzeugt die Farbsättigungsschaltung 111 analoge RBG-Signal SR1, SG1 und SB1 auf der Basis des aus dem digitalen Videocodierer 35 ausgegebenen analogen Videosignals SA. Die analogen RBG-Signale SR1, SG1 und SB1 werden einer Gamma-Korrektur gemäß den visuellen Eigenschaften des Flüssigkristallschirms 102 unterworfen. Die Farbsättigungsschaltung 111 erzeugt auch eine (später zu beschreibende) gemeinsame Spannung Vcom. Die Farbsättigungsschaltung 111 führt auch eine Synchronisations-Abtrennungs-Verarbeitung durch, um ein vertikales Synchronisationssignal Vd und ein horizontales Synchronisationssignal HD aus dem analogen Videosignal Sa abzutrennen und liefert die Signalen an den Phasenkomparator 112 bzw. eine Flüssigkristallsteuerung 101.
Um eine Wechselstromsteuerung des Flüssigkristalls der Flüssigkristallschirm 102 auszuführen und die Helligkeit des anzuzeigenden Bildes einzustellen, invertiert der Pegelschieber 113 die Polaritäten der durch die Farbsättigungsschaltung 111 erzeugten analogen RBG-Signale SR1, SG1 und SG1 in Einheiten von Zeilen oder Rahmen und steuert auch die Amplituden und gibt pegelverschobene analoge RBG-Signale SR2, SG2, SB2 aus. Die Flüssigkristallsteuerung 101 enthält eine Oszillationsschaltung und baut eine vertikale Synchronisation auf der Basis des aus der Farbsättigungsschaltung 101 gelieferten vertikalen Synchronisationssignals VD auf.
Die Flüssigkristallsteuerung 101 bildet einen PLL (Phase Locked Loop-Phaseregelkreis) unter Verwendung des Ausgangssignals aus dem Phasenkomparator 112 auf der Basis eines Phasenvergleichssignals CHK und baut eine horizontale Synchronisation auf der Basis des erzeugten PLL und des horizontalen Synchronisationssignals HD auf. Die Flüssigkristallsteuerung 101 gibt ein Polaritätsinvertierungsteuersignal CKF an den Pegelschieber 113, eine Steuersignalgruppe DCNT an den Drain-Treiber 104 und eine Steuersignalgruppe GCNT an den Gate-Treiber 103 aus.
Die an die Gate-Treiber 103 gelieferte Steuersignalgruppe GCNT enthält Signale Φ1, Φ2, CK1 und /CK1 (/stellt eine logische Negierung dar) und ein Startsignal IN.
Der Flüssigkristallschirm 102 ist ein Aktivmatrix-Flüssigkristallschirm mit (m mal n) Pixeln und wird durch Einschließen eines Flüssigkristalls zwischen einem Paar von Substraten erzeugt. Eine gemeinsame Elektrode, an welche die gemeinsame Spannung Vcom (der Wert der gemeinsamen Spannung Vcom kann zeitlich verändert werden), die von der Farbsättigungsschaltung 111 erzeugt und einer AC-Pegelverstärkung und DC-Pegelverstärkung unterworfen wird, angelegt wird, ist auf nur einem Substrat ausgebildet.
Auf dem anderen Substrat des Flüssigkristallschirms 102 sind Pixelelektroden, die den Pixeln und Dünnfilmtransistoren (TFTs) 102a entsprechen, jeweils mit einer Halbleiterschicht aus amorphem Silizium in einer Matrix ausgebildet. Auf dem anderen Substrat des Flüssigkristallschirms 102 sind n Gate-Leitungen GL1 bis GLn, die sich zwischen den Pixelelektroden erstrecken, m Drain-Leitungen DL1 bis DLm senkrecht zu den Gate-Leitungen GL1 bis GLn und Kondensatorleitungen CL1 bis CLn parallel zu den Gate-Leitungen GL1 bis GLn ausgebildet. Zusätzlich sind Rot (R), Grün (G) und Blau (B) Farbfilter, die den analogen RBG-Signalen SR2, SG2 und SB2 entsprechen, in einer vorbestimmten Reihenfolge auf dem anderen Substrat des Flüssigkristallschirms 102 angeordnet.
3 stellt ein äquivalentes Schaltbild des Flüssigkristallschirms 102 dar. Die Gates, Drains und Sources der TFTs 102a sind mit den Gate-Leitungen GL, Drain-Leitungen DL bzw. Pixelelektroden verbunden. Eine Pixelkapazität 102b wird durch eine Pixelelektrode, eine gemeinsame Elektrode und die zwischen den Elektroden eingeschlossenen Flüssigkristalle gebildet. Anzeigesignale aus Drain-Leitungen DL werden in die Pixelkapaziäten 102b über die TFTs 102a geschrieben, die den ausgewählten Gate-Leitungen GL entsprechen. Die ausgerichteten Zustände der die Pixelkapazitäten 102a bildenden Flüssigkristallmoleküle werden gemäß den in den Pixelkapazitäten 102b eingeschriebenen Anzeigesignalen gesteuert. Der Anteil des durch den Flüssigkristall hindurchgelassenen Lichtes ändert sich abhängig von dem Ausrichtungszustand, und der Flüssigkristallschirm 102 zeigt ein Bild an.
Kondensatoren 102c werden durch die Kondensatorleitungen CL1 bis CLn und einen Gate-Isolationsfilm und Pixelelektroden, welche sequenziell auf den Kondensatorleitungen CL1 bis CLn aufgereiht sind, gebildet. Eine Kondensatorspannung VCS ist immer an die Kondensatorleitungen CL1 bis CLn angelegt. Die in Zeileneinheiten veränderbare gemeinsame Spannung Vcom ist immer an alle gemeinsamen Elektroden angelegt.
Der Gate-Treiber 103 wird von einem Schieberegister mit n-Stufen gebildet, die der Anzahl von Pixeln in der vertikalen Richtung des Flüssigkristallschirms entsprechen. Der Gate-Treiber 103 wählt sequenziell eine der Gate-Leitungen GL1 bis GLn in Abhängigkeit von den Signalen Φ1, Φ2, CK1 und /CK1 und dem Startsignal IN aus, die in der von der Flüssigkristallsteuerung 101 zugeführten Steuersignalgruppe GCNT enthalten ist und setzt die ausgewählte Gate-Leitung in einen aktiven Zustand (hoher Pegel). Die Anordnung der Gate-Treiber 103 wird später im Detail beschrieben.
Gemäß Darstellung in 4 umfasst der Drain-Treiber ein Schieberegister 104a, einen Pegelschieber 104b, einen Abtast/Halte-Puffer 104c und einen Multiplexer 104d.
Das Schieberegister 104a besitzt m-Stufen, die der Anzahl von Pixeln des Flüssigkristallschirms 102 in der horizontalen Richtung entsprechen. Das Schieberegister 104a empfängt ein Taktsignal CLK, ein invertiertes Taktsignal /CLK1 und ein in der Steuersignalgruppe DCNT enthaltenes Startsignal IND und erzeugt ein Abtastsignal für die Abtastung der analogen RGB-Signale. Der Pegelschieber 104b wandelt das Abtastsignal in den Betriebspegel des Abtast/Halte-Puffers 104c um.
Der Multiplexer 104d richtet die analogen Videosignale SR2, SG2 und SB2 aus dem Pegelschieber 104b in einer der RGB-Ausrichtung der Pixel der entsprechenden Zeilen entsprechenden Reihenfolge auf der Basis eines in der Steuersignalgruppe DCLT enthaltenen Ausrichtungssignals AR aus, und gibt die analogen Videosignale SR2, SG2 und SB2 aus. Der Abtast/Halte-Puffer 104c tastet die analogen Videosignale SR2, SG2 und SB2 auf der Basis des Abtastsignals aus dem Pegelschieber 104b ab und hält diese, verstärkt die Signale mit dem Puffer, und gibt die Signale an die Drain-Leitungen DL1 bis DLm aus.
Der in 3 dargestellte Gate-Treiber 103 wird im Detail unter Bezugnahme auf das Schaltbild von 5 beschrieben.
Jede Stufe RS1(i) (i = 1, 2, ... n; n = eine positive ganze Zahl) des Gate-Treibers 103 besitzt (hierin nachstehend als Transistoren zu bezeichnende) fünf n-Kanal MOS Feldeffekt Dünnfilmtransistoren 201, 202, 203, 205 und 206. Jeder von den Transistoren 201, 202, 203, 205 und 206 besitzt ein Gate, einen Gate-Isolationsfilm, eine Halbleiterschicht, eine Source und eine Drain. Die Halbleiterschicht ist aus amorphem Silizium oder Polysilizium ausgebildet und besitzt m-Verunreinigungsbereiche oder Abschnitte, die mit der Source oder Drain verbunden sind. Die Transistoren 201, 202, 203, 205 und 206 können gleichzeitig mit den TFTs 102a des Anzeigeabschnittes 10 ausgebildet werden.
An das Gate des Transistors 201 und die Drain des Transistors 205 in einer ungeradzahlig nummerierten Stufe RS1(i) (i = 1, 3, ...) des Gate-Treibers 103 angelegte Signale unterscheiden sich von denjenigen in einer geradzahlig nummerierten Stufe (RS1(i) (i = 2, 4, ...). Insbesondere wird in einer ungeradzahlig nummerierten Stufe das Signal Φ1 an das Gate des Transistors 201 angelegt und das Signal CK1 an die Drain des Transistors 205 angelegt. In der geradzahlig nummerierten Stufe wird das Signal Φ2 an das Gate des Transistors 201 angelegt, und das Signal /CK1 wird an die Drain des Transistors 205 angelegt.
Das Signal Φ1 steigt, wenn sich das Signal CK1 auf tiefem Pegel befindet. Das Signal Φ2 steigt, wenn sich das Signal CK1 sich auf hohem Pegel befindet (d.h. das Signal /CK1 sich auf tiefem Pegel befindet). Die Signale Φ1 und Φ2 steigen abwechselnd an und sind an das Gate des Transistors 201 jeder geradzahlig nummerierten Stufe und das Gate des Transistors 201 jeder ungeradzahlig nummerierten Stufe des Transistors 201 angelegt.
Die Anordnung und Funktion einer ungeradzahlig nummerierten Stufe RS1(i) unter Verwendung der ersten Stufe RS1(1) als ein Beispiel wird nachstehend beschrieben.
In der ersten Stufe RS1(1) des Schieberegisters wird das Signal Φ1 an das Gate des Transistors 201 angelegt, und das Startsignal IN wird an die Drain angelegt. Ein zwischen der Drain und Source des Transistors 201 fließender Strom, wenn das Gate eingeschaltet ist, lädt die auf Leitungen zwischen der Source des Transistors 201 und den Gates der Transistoren 202 bzw. 205 ausgebildeten Kapazitäten C2 und C5. Die Leitungskapazitäten C2 und C5 werden auf einem hohen Pegel gehalten, nachdem der Transistor 201 ausgeschaltet ist und bis das Signal Φ1 angelegt wird, um den Transistor 201 wieder einzuschalten.
Eine Bezugsspannung Vdd ist an das Gate und die Drain des Transistors 203 angelegt, so dass der Transistor 203 immer in EIN-Zustand ist. Wenn die Leitungskapazität C2 nicht geladen ist, und der Transistor 202 im AUS-Zustand ist, lädt die Bezugsspannung Vdd eine auf einer Leitung zwischen den Sources der Transistoren 202 und 203 und dem Gate des Transistors 206 ausgebildete Leitungskapazität C6. Wenn die Leitungskapazität C2 geladen ist, befindet sich der Transistor 202 im EIN-Zustand und ein Durchgangsstrom fließt zwischen der Drain und Source des Transistors 202. Da die Transistoren 202 und 203 eine EE-Struktur besitzen, wird kein perfekter AUS-Widerstand bei dem Transistor 203 ausgebildet. Demzufolge kann die Leitungskapazität C6 nicht vollständig entladen werden, besitzt jedoch eine Spannung die ausreichend tiefer als eine Schwellenwertspannung Vth des Transistors 206 ist.
Das Signal CK1 wird an die Drain des Transistors 205 geliefert. Wenn sich das Signal CK1 auf einem hohen Pegel befindet, wird die zwischen einer Leitung zwischen der Source des Transistors 205 und der Drain des Transistors 201 der zweiten Stufe ausgebildete Leitungskapazität C1 geladen. Somit wird ein Ausgangssignal OUT1 mit hohem Pegel von einem Ausgangsanschluss OT1 der ersten Stufe RS1(1) ausgegeben.
Da sich das Signal Φ1 auf einem tiefen Pegel befindet, und der Transistor 201 im AUS-Zustand ist, bleibt die Leitungskapazität C5 durch das Startsignal IN geladen. Wenn der Transistor 205 das Signal OUT1 an den Ausgangsanschluss OT1 ausgibt, nimmt die Ladung in der Sammelkapazität zwischen dem Gate und der Source des Transistors 205 in Abhängigkeit von einer Spannung des Signals OUT1 zu. Zusammen mit diesem Anstieg steigt die Gate-Spannung des Transistors 205 an, bis der durch die Drain und die Source fließende Strom gesättigt sein kann. Da die Gate-Spannung des Transistors 205 ansteigt, steigt das Potential des Ausgangssignals OUT1 an, und der Transistor 205 erreicht einen vollkommenen EIN-Widerstand. Somit wird der Pegel des Signals CK1 direkt als der Pegel des Ausgangssignals OUT1 mit geringer Abschwächung ausgegeben. Während das Ausgangssignal OUT1 ausgegeben wird, wird das Signal Φ2 an das Gate des Transistors 201 der nächsten Stufe angelegt, um die Leitungskapazitäten C2 und C5 der nächsten Stufe zu laden. Wenn das Signal CK1 von dem hohen Pegel auf den tiefen Pegel wechselt, geht das Ausgangssignal OUT1, das von dem Ausgangsanschluss OT1 aus der ersten Stufe ausgegeben wird, ebenfalls tief.
Die Anordnung einer geradzahlig nummerierten Stufe RS1(i) ist im Wesentlichen dieselbe wie die einer ungeradzahlig nummerierten Stufe RS1(1) mit der Ausnahme, dass die Signale Φ1 und CK1 durch die Signale Φ2 bzw. /CK1 ersetzt sind. In den Stufen RS1(i) (sowohl geradzahlig als ungeradzahlig nummerierte Stufen) aus der zweiten Stufe werden die Ausgangssignale OUT1 bis OUT(n-1) der vorherigen Stufen an die Transistoren 201 geliefert. Wie es vorstehend beschrieben wurde, werden, da die Gate-Spannung des Transistors 205 jeder Stufe durch die zwischen den Transistoren 201 und 205 und dem Signal CK1 oder /CK1 gehaltene Leitungskapazität C5 gesättigt ist, die Ausgangsignale OUT1 bis OUTn nicht abgeschwächt.
Die Leitungskapazitäten C2 und C5 werden durch den Transistor 201 derselben Stufe und den Transistor 206 der vorhergehenden Stufe entladen, wenn das Signal Φ1 (in einer ungeradzahlig nummerierten Stufe) oder Φ2 (in einer geradzahlig nummerierten Stufe) wieder hoch geht. Die entladenen Leitungskapazitäten C2 und C5 jeder Stufe RS(i) werden nicht wieder geladen, bis das Signal Φ1 oder Φ2 in derselben horizontalen Periode in der nächsten vertikalen Periode hoch geht. Da der Transistor 206 in der vorhergehenden Stufe im EIN- Zustand gehalten bleibt, während der Transistor 201 in der Stufe wieder durch das Signal Φ1 oder Φ2 mit dem zweiten hohen Pegel eingeschaltet wird, bleibt die Kapazität C1 zwischen der Stufe und der vorhergehenden Stufe in einem Zustand tiefen Pegels selbst wenn das Signal CK1 oder /CK1 hoch geht, und die von den Ausgangsanschlüssen OT1, OT2, ... ausgegebenen Ausgangssignale OUT1, OUT2, ... gehen einmal in jeder vertikalen Periode 1V hoch.
Der Betrieb der digitalen Standbildkamera gemäß der ersten Ausführungsform wird anschließend beschrieben.
Wenn die digitale Standbildkamera auf den Fotografiemodus (Beobachtungsmodus oder Bildaufzeichnungsmodus) durch die Moduseinstelltaste 12a eingestellt ist, werden Ladungen in jedem Pixel der CCD 21 gemäß einem durch das Objektiv ausgebildeten Bild gespeichert. Die CCD 21 erzeugt das den in jedem Pixel gespeicherten Ladungen entsprechende elektrische Signal Se in Abhängigkeit von einem von dem Vertikaltreiber 24 gelieferten Treiber-Signal und liefert anschließend das elektrische Signal Se an die Abtast/Halte-Schaltung 22.
Das analoge elektrische Signal Se' als die effektive Komponente des elektrischen Signals Se wird von der Abtast/Halte-Schaltung 22 in den A/D-Wandler 23 eingegeben. Das Signal wird durch den A/D-Wandler 23 in die digitalen Daten Sd umgewandelt und an die Farbverarbeitungsschaltung 26 geliefert. Die Farbverarbeitungsschaltung 26 erzeugt YUV-Daten als digitale Helligkeits/Farb-Differenzdaten aus den digitalen Daten Sd und liefert die YUV-Daten an die DMA-Steuerung 27. Die DMA-Steuerung 27 schreibt sequenziell die YUV-Daten in den DRAM 28 ein.
Wenn die YUV-Daten nur eines Rahmens geschrieben werden, überträgt die DMA-Steuerung 27, gesteuert von der CPU 31, die YUV-Daten nur eines Rahmens aus dem DRAM 28 zu dem VRAM 34 durch die VRAM-Steuerung 33. Der digitale Videocodierer 35 liest sequenziell die YUV-Daten nur eines Rahmens aus dem VRAM 34 über die VRAM-Steuerung 33 bei jeder vorbestimmten Periode aus, erzeugt das analoge Videosignal Sa und gibt es an den Anzeigeabschnitt 10 aus. Zu diesem Zeitpunkt arbeitet der Anzeigeabschnitt 10 wie es später beschrieben wird, um das durch das Objektiv erzeugte Bild anzuzeigen.
Wenn der Benutzer die Verschlusstaste 12b betätigt, wird der Übertragungsbetrieb des Zeittaktgenerators 25 und die Farbverarbeitungsschaltung 26 gesteuert von der CPU 31 als Reaktion auf einen entsprechenden Befehl beendet. Das elektrische Signal Se des letzten Rahmens wird in YUV-Daten durch die Abtast/Halte-Schaltung 22, den A/D-Wandler 23 und die Farbverarbeitungsschaltung 26 umgewandelt und in den DRAM 28 geschrieben. Diese YUV-Daten dieses Rahmens werden in den Bild-Kompressions/Expansions-Schaltkreis 32 durch die DMA-Steuerung 27 eingegeben und komprimiert. Die komprimierten Daten werden in dem Aufzeichnungsspeicher 30 gespeichert.
Wenn die digitale Standbildkamera in dem Wiedergabemodus durch die Moduseinstelltaste 12a versetzt ist, steuert die CPU 31 die DMA-Steuerung 27, um die angegebenen komprimierten Daten durch Betätigen der "+" Taste 12c oder "-" Taste 12d aus dem Aufzeichnungsspeicher 30 an den Bild-Kompressions/Expansions-Schaltkreis 32 zu übertragen. Die komprimierten Daten werden durch den Bild-Kompressions/Expansions-Schaltkreis 32 expandiert und in den VRAM 34 unter der Steuerung der VRAM-Steuerung 33 geschrieben. Das analoge Videosignal Sa wird durch den digitalen Videocodierer 35 auf der Basis der in den VRAM 34 geschriebenen YUV-Daten erzeugt, und an den Anzeigeabschnitt 10 ausgegeben. Zu diesem Zeitpunkt arbeitet der Anzeigeabschnitt 10 wie es später beschrieben wird, um das durch die Betätigung der "+" Taste 12c oder "-" Taste 12d ausgewählte aufgezeichnete Bild anzuzeigen.
Sowohl in den Fotografie- als auch Wiedergabemodi in dem Anzeigeabschnitt 10 wird das analoge Videosignal Sa in die Farbsättigungsschaltung 111 eingegeben und durch die Farbsättigungsschaltung 111 in Gamma-korrigierte analoge RGB-Signale SR1, SG1 und SB1, das vertikale Synchronisationssignal VD und horizontale Synchronisationssignal Hd aufgetrennt. Der Phasenkomparator 112 misst einen Zeittakt in der horizontalen Richtung auf der Basis des horizontalen Synchronisationssignals HD aus der Farbsättigungsschaltung 111 und des Phasenvergleichssignals CKH aus der Flüssigkristallsteuerung 101 und gibt ein vorbestimmtes Zeittaktsignal an die Flüssigkristallsteuerung 101 aus.
Abhängig von dem Zeittaktsignal und dem vertikalen Synchronisationssignal VD gibt die Flüssigkristallsteuerung 101 die Steuersignalgruppe DCNT an den Drain-Treiber 104, die Steuersignalgruppe GCNT an den Gate-Treiber 103 und das Polaritätsinvertierungssteuersignal CKF an den Pegelschieber 113 aus. Die Polaritäten der von der Farbsättigungsschaltung 111 ausgegebenen analogen Videosignale SR1, SG1 und SB1 werden durch den Pegelschieber 113 in Einheiten von Zeilen oder Rahmen gemäß dem Polaritätsinvertierungssteuersignal CKF invertiert. Die analogen Videosignale SR2, SG2 und SB2, welche eine geeignete Polaritätsinvertierung durchgemacht haben, werden in dem Drain-Treiber 104 in Abhängigkeit von der Steuersignalgruppe DCNT eingegeben.
Die von der Flüssigkristallsteuerung 101 erzeugte Steuersignalgruppe GCNT enthält das Startsignal IN und Signale Φ1, Φ2, CK1 und /CK1. Diese Signale werden an den Gate-Treiber 103 zu in einem später zu beschreibenden Zeitdiagramm dargestellten Zeitpunkt geliefert. Wenn das Startsignal IN in der von der Flüssigkristallsteuerung 101 erzeugten Steuersignalgruppe GCNT an den Gate-Treiber 103 geliefert wird, beginnt der Gate-Treiber 103 mit dem Betrieb.
6 ist ein im Betrieb des Gate-Treibers 103 darstellendes Zeitdiagramm.
Vom Zeitpunkt T0 bis T1 wird das Startsignal IN mit hohem Pegel von der Flüssigkristallsteuerung 101 an die Drain des Transistors 201 der ersten Stufe geliefert. Anschließend steigt für eine vorbestimmte Dauer zwischen dem Zeitpunkt T0 und T1 das Signal Φ1 an, um die Transistoren 201 der ungeradzahlig nummerierten Stufen einzuschalten. Die Leitungskapazitäten C2 und C5 der ersten Stufe werden geladen, und das Signal geht hoch.
Zu diesem Zeitpunkt geht das Potential bei dem Gate des Transistors 202 der ersten Stufe hoch, um den Transistor 202 der ersten Stufe einzuschalten. Wenn der Transistor 202 der ersten Stufe im AUS-Zustand ist, wird das Signal bei der Leitungskapazität C6 auf einen hohen Pegel durch die über den Transistor 203 der ersten Stufe zugeführten Bezugsspannung gesetzt. Wenn der Transistor 202 der ersten Stufe eingeschaltet ist, wird die durch den Transistor 203 der ersten Stufe zugeführte Bezugsspannung Vdd auf Masse gelegt. Insbesondere wird die Leitungskapazität C6 der ersten Stufe entladen und das Signal bei der Leitungskapazität C6 geht tief, um den Transistor 206 der ersten Stufe auszuschalten.
Gleichzeitig geht das Potential an dem Gate des Transistors 205 der ersten Stufe hoch, um den Transistor 205 der ersten Stufe einzuschalten. Dieser Zustand, in welchem die Signale bei den Leitungskapazitäten C2 und C6 der ersten Stufe auf hohem Pegel liegen, und das Signal bei der Leitungskapazität C6 bei einem tiefen Pegel liegt, hält an, bis das Signal Φ1 zwischen den Zeitpunkten T2 und T3 ansteigt, um die Leitungskapazitäten C2 und C5 über den Widerstand 201 der ersten Stufe zu entladen.
Zu dem Zeitpunkt T1 geht das Signal CK1 hoch, und gleichzeitig geht das Signal /CK1 tief. Da der Transistor 205 der ersten Stufe im EIN-Zustand ist, und der Transistor 206 der ersten Stufe im AUS-Zustand ist, wird das Ausgangssignal OUT1 mit hohem Pegel von dem Ausgangsanschluss OT1 der ersten Stufe ausgegeben und auch an die Drain des Transistors 201 der zweiten Stufe geliefert. Es werde angenommen, dass das Signal CK1 mit hohem Pegel eine Spannung VH aufweist. Die Gate-Spannung des Transistors 205 der ersten Stufe wird angehoben, da das Ausgangssignal OUT1 verstärkt ist, und der durch den Transistor 205 der ersten Stufe fließende Drain-Strom kann gesättigt sein. Dadurch schwächt sich das Ausgangssignal OUT1 kaum ab, und weist die Spannung VH auf. Das Ausgangssignal OUT1 geht tief, wenn das Signal CK1 zum Zeitpunkt T2 tief geht.
Selbst wenn das Signal Φ1 zwischen den Zeitpunkten T0 und T1 ansteigt, werden die Leitungskapazitäten C2 und C5 der ungeradzahlig nummerierten Stufen aus der dritten Stufe nicht geladen, da keine Signale mit hohem Pegel an die Drains der Transistoren 201 der ungeradzahlig nummerierten Stufen aus der dritten Stufe geliefert werden. So mit werden die ungeradzahlig nummerierten Stufen von der dritten Stufe aus, die Ausgangssignale OUT3, OUT5, ... auf tiefem Pegel gehalten.
Anschließend steigt für eine vorbestimmte Dauer zwischen den Zeitpunkten C1 und C2 das Signal Φ2 an, um die Transistoren 201 der geradzahlig nummerierten Stufen einzuschalten. Das Ausgangssignal OUT1 lädt die Leitungskondensatoren C2 und C5 der zweiten Stufe und geht hoch.
Zu diesem Zeitpunkt geht das Potential an dem Gate des Transistors 202 der zweiten Stufe hoch, um den Transistor 202 der zweiten Stufe einzuschalten. Wenn der Transistor 202 in der zweiten Stufe im AUS-Zustand ist, wird das Signal auf der Leitungskapazität C6 auf einen hohen Pegel durch die über den Transistor 203 der zweiten Stufe zugeführten Bezugsspannungspegel Vdd gesetzt. Wenn der Transistor 202 der zweiten Stufe eingeschaltet ist, wird die durch den Transistor 203 der zweiten Stufe zugeführte Bezugsspannung Vdd auf Masse gelegt. Insbesondere wird die Leitungskapazität C6 der zweiten Stufe entladen und das Signal bei der Leitungskapazität C6 geht tief, um den Transistor 206 der zweiten Stufe auszuschalten.
Gleichzeitig geht das Potential an dem Gate des Transistors 205 der zweiten Stufe hoch, um den Transistor 205 der zweiten Stufe einzuschalten. Dieser Zustand, in welchem die Signale bei den Leitungskapazitäten C2 und C5 der zweiten Stufe auf hohem Pegel liegen, und das Signal bei der Leitungskapazität C6 auf tiefem Pegel liegt, dauert an bis das Signal Φ2 zwischen dem Zeitpunkt T3 und T4 ansteigt, um die Leitungskapazitäten C5 und C5 der zweiten Stufe über den Widerstand 201 der zweiten Stufe und den Transistor 206 der ersten Stufe zu entladen.
Zum Zeitpunkt T2 geht das Signal CK1 tief und gleichzeitig geht das Signal /CK1 hoch. Da der Transistor 205 der zweiten Stufe im EIN-Zustand ist, und der Transistor 206 der zweiten Stufe im AUS-Zustand ist, wird das Ausgangssignal OUT2 mit hohem Pegel von dem Ausgangsanschluss OT2 der zweiten Stufe ausgegeben und auch an die Drain des Transistors 201 der dritten Stufe geliefert. Es werde angenommen, dass das Signal /CK1 mit hohem Pegel die Spannung VH besitzt. Die Gate-Spannung des Transistors 205 der zweiten Stufen, welche durch die Leitungskapazität C5 der zweiten Stufe gehalten wird, wird angehoben, da das Ausgangssignal OUT2 verstärkt wird, und der durch den Transistor 205 der zweiten Stufe fließende Drain-Strom kann gesättigt sein. Somit schwächt sich das Ausgangssignal OUT2 kaum ab und besitzt die Spannung VH. Das Ausgangssignal OUT2 geht tief, wenn das Signal CK1 zum Zeitpunkt T3 tief geht.
Selbst wenn das Signal Φ2 zwischen den Zeitpunkten T1 und T2 ansteigt, werden die Leitungskapazitäten C2 und C5 der geradzahlig nummerierten Stufen der vierten Stufe nicht geladen, da keine Signale mit hohem Pegel an die Drains der Transistoren 201 der geradzahlig nummerierten Stufen ab der vierten Stufe geliefert werden. Somit werden in den geradzahlig nummerierten Stufen ab der vierten Stufe die Ausgangssignale OUT4, OUT6, ... auf tiefem Pegel gehalten.
In einer ähnlichen Weise geht jedes von den Signalen des Ausgangssignals OUT1 aus dem Ausgangsanschluss OT1 der ersten Stufe bis zu dem Ausgangssignal OUTn aus dem Ausgangsanschluss OTn der n-ten Stufe sequenziell hoch, und wird bis zum Zeitpunkt T(n+1) ausgegeben. Jede einzelne der Gate-Leitungen GL1 bis GLn wird entsprechend dem Signal mit hohem Pegel von den Signalen der Ausgangssignale OUT1 bis OUTn mit hohem Pegel ausgewählt. Zum Zeitpunkt T0 der nächsten vertikalen Periode wird das Startsignal IN von der Flüssigkristallsteuerung 101 geliefert und dieselbe Verarbeitung wie vorstehend beschrieben wiederholt.
In einer vertikalen Periode 1V werden in Stufen RS1(i), deren Ausgangssignal OUT1 bereits auf einen hohen Pegel gesetzt wurde, keine Signale mit hohem Pegel an die Gates der Transistoren 201 selbst dann ausgegeben, wenn die Signale Φ1 oder Φ2 ansteigen. Insbesondere werden in einer vertikalen Periode die Gate-Leitungen GL1 bis GLn sequenziell nacheinander ausgewählt.
Während einer Periode (einer horizontalen Periode 1H) arbeitet, wenn eine der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 ausgewählt ist, der Drain-Treiber 104 in der nachstehenden Weise abhängig von der durch die Flüssigkristallsteuerung 101 erzeugten Steuersignalgruppe DCNT.
Das Taktsignal CLK wird sequenziell von der Flüssigkristallsteuerung 101 geliefert. Zu diesem Zeitpunkt wird ein Abtastsignal an jede Stufe auf der Basis des an jede Gate-Leitung GL ausgegebenen Startsignals IND übertragen. Die übertragenen Abtastsignale werden in Signale eines Betriebspegels durch den Pegelschieber 104e umgewandelt und sequenziell ausgegeben. Die analogen Videosignale SR2, SG2 und SB2 werden parallel in dem Multiplexer 104d eingegeben, in einer der RGB-Ausrichtung der Pixel der entsprechenden Zeilen auf der Basis des Ausrichtungssignals AR in der Steuersignalgruppe DCNT entsprechenden Reihenfolge ausgerichtet und ausgegeben. Die von dem Multiplexer 104d ausgegebenen analogen Videosignale SR2, SG2 und SB2 werden sequenziell in dem Abtast/Halte-Puffer 104c gemäß den Abtastsignalen aus dem Pegelschieber 104b abgetastet und parallel an die Drain-Leitungen DL1 bis DLm über die internen Puffer ausgegeben.
Die an die Drain-Leitungen DL1 bis DLm gelieferten Anzeigesignale werden in die Pixelkapazitäten 102b über die TFTs 102a geschrieben, die gemäß der Auswahl durch den Gate-Treiber 103 eingeschaltet und für eine horizontale Periode 1H eingeschaltet gehalten werden.
Durch Wiederholen der vorstehenden Operation schreibt der Anzeigeabschnitt 10 die Anzeigesignale in die Pixelkapazitäten 102b der Pixel der Flüssigkristallschirm 102. Der ausgerichtete Zustand ändert sich abhängig von dem ausgerichteten Zustand der Flüssigkristallmoleküle, so dass ein durch "dunkle" und "helle" Pixel repräsentiertes Bild auf der Flüssigkristallschirm 102 angezeigt wird.
Wie es vorstehend beschrieben wurde, besitzt gemäß der ersten Ausführungsform jede Stufe RS1(i) des Gate-Treibers 103 des Anzeigeabschnittes 10 nicht die EE-Struktur an einem Abschnitt unmittelbar vor der nächsten Stufe. Aus diesem Grunde können das Signal CK1 oder /CK1 mit hohem Pegel direkt als die Ausgangssignale OUT1 bis OUTn ausgegeben werden. Da das Gaze-Spannungs-Ausgangssignal an die Gate-Leitungen GL1 bis GLn an die TFTs 102a ohne jede Abschwächung ausgegeben werden kann, können Anzeigefehler auf der Basis einer Änderung in den Drain-Strom der TFTs 102a aufgrund einer Änderung in einer Gate-Spannung der TFTs 102a verhindert werden.
Zweite Ausführungsform
Eine digitale Standbildkamera gemäß der zweiten Ausführungsform besitzt im Wesentlichen dieselbe Anordnung und das äußere Aussehen wie die erste Ausführungsform. In der zweiten Ausführungsform wird jedoch ein Signal CK2 anstelle eines Signals /CK1 in von einer Flüssigkristallsteuerung 101 an einen Gate-Treiber in der ersten Ausführungsform gelieferten einer Steuersignalgruppe GCNT ausgegeben, ändert sich das Signal CK2 von einem tiefen Pegel auf einen hohen Pegel nach einer vorbestimmten Dauer, nachdem ein Signal CK1 von einem hohen Pegel auf einen tiefen Pegel wechselt, und wechselt das Signal CK1 von dem tiefen Pegel auf den hohen Pegel nach einer vorbestimmten Dauer, nachdem das Signal CK von einem hohen Pegel auf einen tiefen Pegel wechselt. Das Signal CK2 wird an die Drains der Transistoren 205 der geradzahlig nummerierten Stufen RS1(i) (i = 2, 3, 6, ... n-1 oder n) eines Gate-Treibers 103 geliefert.
Der Betrieb der digitalen Standbildkamera gemäß der zweiten Ausführungsform wird nachstehend beschrieben. Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform dahingehend, dass die Flüssigkristallsteuerung 101 das Signal CK2 als ein in der Steuersignalgruppe GCNT enthaltenes Signal erzeugt, und der Betrieb des Gate-Treibers 103 ändert sich aufgrund des Unterschieds in den in der Steuersignalgruppe GCNT enthaltenen Signalen.
7 ist ein Zeitdiagramm, das den Betrieb des Gate-Treibers 103 der zweiten Ausführungsform darstellt.
Dieser Betrieb ist nahezu derselbe wie der unter Bezugnahme auf das Zeitdiagramm von 6 beschriebene der ersten Ausführungsform. Zwischen den Zeiten T'1 und T'2 ist die Dauer, wenn das Signal CK1 auf einem hohen Pegel liegt, kürzer als eine horizontale Periode 1H. Ein Ausgangssignal OUT1 aus der ersten Stufe geht ebenfalls nur hoch, während sich das Signal CK1 auf einem hohen Pegel befindet. Dieses trifft auch auf ungeradzahlig nummerierte Stufen ab der dritten Stufe zu.
In der zweiten Stufe wird das Signal CK2 an die Drain des Transistors 205 geliefert. In der zweiten Stufe geht ein Ausgangssignal OUT2 nur hoch, während das Signal CK2 im Wesentlichen zwischen den Zeitpunkten T'2 und T'3 auf einem hohen Pegel liegt. Dieses trifft auch auf die geradzahlig nummerierten Stufen RS1(i) ab der vierten Stufe zu.
Wie es vorstehend beschrieben wurde, wird in der digitalen Standbildkamera der zweiten Ausführungsform die Periode, wenn das Signal an die Drains der Transistoren 205 der ungeradzahlig und geradzahlig nummerierten Stufen des Gate-Treibers 103 geliefert wird, kürzer als eine horizontale Periode 1H gemacht, indem das Signal CK2 anstelle des Signals /CK1 verwendet wird. Die Auswahlperiode der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 kann beliebig in Abhängigkeit von der Hochpegelperiode der Signale CK1 oder CK2 eingestellt werden.
Dritte Ausführungsform
Eine digitale Standbildkamera gemäß der dritten Ausführungsform weist im Wesentlichen dieselbe Anordnung und das äußere Aussehen wie die der ersten Ausführungsform mit Ausnahme der Anordnung eines Gate-Treibers 103 auf. Demzufolge werden Signale Φ3 und Φ4 einer von einer Flüssigkristallsteuerung 101 an den Gate-Treiber 103 gelieferten Steuersignalgruppe GCNT hinzugefügt.
8 ist ein Schaltbild des Gate-Treibers 103 der digitalen Standbildkamera gemäß der dritten Ausführungsform.
Jede Stufe des Gate-Treibers 103 besitzt dieselbe mit einem Transistor 207 erweiterte Anordnung wie in der ersten Ausführungsform (5). Der Gate-Treiber 103 besitzt auch einen unabhängig von den Stufen ausgebildeten Transistor 208.
Der Transistor 208 wird eingeschaltet, wenn sich das Signal Φ3 auf einem hohen Pegel befindet, um ein von der Flüssigkristallsteuerung 101 geliefertes Startsignal an die Leitungskapazitäten C2 und C5 der letzten Stufe RS2(m) zuzuführen. Wenn ein Signal /CK1 hoch geht, wird ein Signal OUTn mit im Wesentlichen demselben Pegel wie dem des Signals /CK1 von einem Ausgangsanschluss OTn der letzten Stufe RS2(n) an eine Gate-Leitung GLn ausgegeben. Wenn das Signal OUTn ausgegeben wird, wird das Signal Φ4 ausgegeben, um den Transistor 207 der Stufe RS2(n-1) einzuschalten, so dass das Signal OUTn die Leitungskapazitäten C2 und C5 der vorhergehenden Stufe RS2(n-1) lädt. Das von der Flüssigkristallsteuerung 101 ausgegebene Signal Φ3 schaltet die Transistoren 207 der geradzahlig nummerierten Stufen RS2(2k) (k = eine ganze Zahl von 1 oder größer) ein, so dass ein Signal OUT(2k+1) aus der anschließenden ungeradzahlig nummerierten Stufe RS2(2k+1) die Leitungskapazitäten C2 und C5 der geradzahlig nummerierten Stufe RS2(2k) lädt. Das von der Flüssigkristallsteuerung 101 ausgegebene Signal Φ4 schaltet die Transistoren 207 der ungeradzahlig nummerierten Stufen RS2(2k-1) (k = eine ganze Zahl von 1 oder größer) ein, so dass ein Signal OUT (2k) aus der anschließenden geradzahlig nummerierten Stufe RS2(2k) die Leitungskapazitäten C2 und C5 der geradzahlig nummerierten Stufe RS2(2k-1) lädt.
Wenn die letzte Stufe RS2(n) eine geradzahlig nummerierte Stufe ist, wird die Flüssigkristallsteuerung 101 eingestellt, dass sie ein Signal CK1 in einer Vorwärtsrichtungsoperation und das Signal CK1 und das Signal CK1 in einer (später zu beschreibenden) Rückwärtsoperation in Bezug auf das Startsignal IN invertiert oder in der Phase verschiebt, und das Signal /CK1 in dem Vorwärtsrichtungsbetrieb und das Signal /CK1 in dem Rückwärtsrichtungsbetrieb invertiert oder in der Phase verschiebt. Wenn die letzte Stufe (RS2(n) eine geradzahlig nummerierte Stufe ist, wird die Flüssigkristallsteuerung 101 so eingestellt, dass das Signal CK1 in dem Vorwärtsrichtungsbetrieb und das Signal CK1 in dem Rückwärtsrichtungsbetrieb in Bezug auf das Startsignal IN in Phase sind, und das Signal /CK1 in dem Vorwärtsrichtungsbetrieb und das Signal /CK1 in dem Rückwärtsrichtungsbetrieb in Phase sind.
Wenn Tasten 12a bis 12d eines Tasteneingabeabschnittes 12 der digitalen Standbildkamera der dritten Ausführungsform selektiv betätigt werden, kann die Auswahlrichtung der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 eingestellt werden. Statt diese Tasten so zu präparieren, kann die Auswahlrichtung der Gate-Leitungen GL1 bis GLn abhängig von einem Winkel einer Objektiveinheit 2 in Bezug auf einen Kamerakörper 1 eingestellt werden.
Der Betrieb der digitalen Standbildkamera der dritten Ausführungsform wird nachstehend beschrieben. In dieser Ausführungsform wird ein Ansteuerbetrieb beschrieben, wenn die letzte Stufe RS2(n) eine geradzahlig nummerierte Stufe ist.
Die digitale Standbildkamera der dritten Ausführungsform unterscheidet sich von der der ersten Ausführungsform nur durch den Betrieb des in 8 dargestellten Gate-Treibers 103 und der Flüssigkristallsteuerung 101. Der Gate-Treiber 103 wählt sequenziell die Gate-Leitungen GL1 bis GLn aus, um sie sowohl in der Vorwärtsrichtung (GL1, GL2, ..., GLn) als auch in der Rückwärtsrichtung (GLn, GL(n-1), ... GL1) in Abhängigkeit von der Einstellung abzutasten.
Der Vorwärtsrichtungsabtastbetrieb des Gate-Treibers 103 der dritten Ausführungsform wird unter Bezugnahme auf das Zeitdiagramm von 9 beschrieben.
Gemäß Darstellung in 9 sind die Signale Φ3 und Φ4 immer auf tiefem Pegel. Aus diesem Grunde sind die Transistoren 207 und 208 immer im AUS-Zustand. In diesem Falle ist der Betrieb des Gate-Treibers 103 im Wesentlichen derselbe wie in der in 6 dargestellten Ausführungsform. Der Rückwärtsrichtungsbetrieb des Gate-Treibers 103 der dritten Ausführungsform wird anschließend unter Bezugnahme auf das Zeitdiagramm von 10 beschrieben.
Gemäß Darstellung in 10 liegen die Signale Φ1 und Φ2 immer auf tiefem Pegel. Die Signale Φ3 und Φ4 gehen abwechselnd wie die Signale Φ1 und Φ2 in der Vorwärtsrichtung hoch.
Wenn das Signal Φ3 zwischen den Zeitpunkten T0 und T1 hoch geht, lädt das Startsignal IN die Leitungskapazitäten C2 und C5 der letzten Stufe (n-te Stufe). Zu diesem Zeitpunkt arbeiten die Transistoren 202, 203, 205 und 206 in der n-ten Stufe wie die Transistoren 202, 203, 205 und 206 in der ersten Stufe in der ersten Ausführungsform. Wenn das Signal /CK1 vom Zeitpunkt T1 bis T2 hoch geht, geht das Ausgangssignal OUTn aus der letzten Stufe hoch.
Wenn das Signal Φ4 zwischen den Zeitpunkten T0 und T1 hoch geht, wird der Transistor 207 der (n-1)-ten Stufe eingeschaltet, Das Ausgangssignal lädt die Leitungskapazitäten C2 und C5 der vorhergehenden Stufe (n-1)-ten Stufe. Zu diesem Zeitpunkt arbeiten die Transistoren 202, 203, 205 und 206 in der (n-1)-ten Stufe wie die Transistoren 202, 203, 205 und 206 in der zweiten Stufe in der ersten Ausführungsform. Wenn das Signal /CK1 vom Zeitpunkt T2 bis T3 hoch geht, wird ein Ausgangssignal OUT(n-1) mit hohem Pegel aus der (n-1)-ten Stufe ausgegeben.
Durch Wiederholen einer ähnlichen Operation gehen die Signale in der Reihenfolge OUTn, OUT(n-1), ..., OUT3, OUT2, OUT1 bei jeder horizontalen Periode hoch, und die Gate-Leitungen werden in der Reihenfolge GL_n, GL(n-1), ..., GL3, GL2, GL1 ausgewählt.
Der Betrieb der digitalen Standbildkamera der dritten Ausführungsform wird nachstehend unter Verwendung eines spezifischen Beispiels beschrieben. In diesem Falle ist die Moduseinstelltaste 12a auf den Fotografiemodus eingestellt.
Es wird der Betrieb der digitalen Standbildkamera beschrieben, wenn das Bild eines Objektes vor dem Fotografen zu fotografieren ist, wie es in 11A dargestellt ist. In diesem Falle fotografiert der Fotograf das Bild, während er ein Objektiv 2a der Objektiveinheit 2 auf dieselbe Seite wie die eines Anzeigeabschnittes 10 des Kamerakörpers 1 einstellt, d.h., die Objektiveinheit 2 schwenkt, um einen Winkel von nahezu 0° mit dem Kameragehäuse 1 auszubilden. Die Tasten 12a, 12b, 12c und 12d des Tasteneingabeabschnittes 12 werden in diesem Zustand betätigt, um die Abtastrichtung der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 auf die Vorwärtsrichtung einzustellen. Zu diesem Zeitpunkt sind die Pixel P(1, 1) bis P(n, m) der Flüssigkristallschirm 102 entlang den ursprünglichen vertikalen und horizontalen Richtungen des Flüssigkristallschirms 102 gemäß Darstellung in 11A angeordnet.
In diesem Zustand stimmt die vertikale Richtung der Objektiveinheit 2 mit der vertikalen Richtung des Bildes überein. Aus diesem Grunde wird eine CCD 21 durch einen Vertikaltreiber 24 so angesteuert, dass dem durch das Objektiv 2a der Objektiveinheit 2 erzeugten Bild entsprechende Ladungen von den Pixeln der CCD 21 empfangen werden, während das Bild horizontal von links nach rechts und vertikal von der Oberseite zu der Unterseite von 11A abgetastet wird. Elektrische Signale Se' als die effektiven Komponenten der entsprechenden Pixel werden von der Abtast/Halte-Schaltung 22 in derselben Reihenfolge wie die der Abtastung ausgegeben.
In dem Anzeigeabschnitt 10 werden auf der Basis eines von einem digitalen Videocodierer 35 erzeugten und von einem Pegelschieber 113 pegelverschobenen analogen Videosignals SA erzeugte analoge RGB-Signale SR2, SG2, und SB2 sequenziell an einen Multiplexer 104d geliefert. Die von dem Multiplexer 104d ausgegebenen analogen RGB-Signale SR1, SG2 und SB2 werden sequenziell von einem Abtast/Halte-Puffer 104c entlang Pfeilen in der horizontalen Richtung des in 11B dargestellten Anzeigeabschnittes empfangen, und Anzeigesignale werden sequenziell an die Drain-Leitungen GL1 bis GLm in jeder horizontalen Periode 1H geliefert.
Andererseits selektiert der Gate-Treiber 103 sequenziell die Gate-Leitungen GL1, GL2, ... GLn in der genannten Reihenfolge von der Oberseite zu der Unterseite gemäß Darstellung in 11B abhängig von der aus der Flüssigkristallsteuerung 101 ausgegeben Steuersignalgruppe GCNT. Mit dieser Betriebsweise wird die Flüssigkristallschirm 102 angesteuert, um ein Bild in derselben Richtung wie der des fotografierten Bildes anzuzeigen, wie es in 11B dargestellt ist.
Der Betrieb der digitalen Standbildkamera, wenn das Bild eines Objektes (z.B. des Fotografen selbst) auf der Seite des Anzeigeabschnittes 10 fotografiert werden soll, wie es in 12A dargestellt ist, wird anschließend beschrieben. In diesem Falle fotografiert der Fotograf das Bild, während er das Objektiv 2a der Objektiveinheit 2 auf dieselbe Seite wie die des Anzeigeabschnittes 10 des Kamerakörpers 1 einstellt, d.h., vertikal die Objektiveinheit 2 oder den Kamerakörper 1 um etwa 180° in Bezug auf die Vorwärtsrichtungsanordnung schwenkt. Somit sind die Pixel P(1, 1) bis P(n, m) der Flüssigkristallschirm 102 entlang den vertikalen und horizontalen Richtungen in 11A invertiert. Zusätzlich werden die Tasten 12a, 12b, 12c und 12d des Tasteneingabeabschnittes 12 betrieben, um die Abtastrichtung der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 umzukehren.
In diesem Zustand wird die CCD 21 angesteuert, während das Bild horizontal von rechts nach links und vertikal von der Unterseite zu der Oberseite von 12A abgetastet wird. Somit sind die vertikalen und horizontalen Richtungen der von den Pixeln der CCD 21 in Abhängigkeit von der durch das Objektiv 2a der Objektiveinheit 2 erzeugten Bildes empfangenen Pixel der CCD 21 umgekehrt. In dem Anzeigeabschnitt 10 werden, wenn das Videosignal Sa von dem digitalen Videocodierer 35 mit derselben Operation wie in der Vorwärtsrichtungsansteuerung geliefert wird, die analogen RGB-Signale SR2, SG2 und SB2 in den vertikalen und horizontalen Richtungen umgekehrt und aus dem Pegelschieber 113 an den Multiplexer 104d geliefert. Zu diesem Zeitpunkt gibt der Multiplexer 104d die analogen RGB-Signale SR2, SG2 und SB2 an die Abtast/Halte-Schaltung 104c in der durch die Pfeile in der horizontalen Richtung von 12B dargestellten Reihenfolge aus. Insbesondere werden die an die Abtast/Halte-Schaltung 104c zu liefernden analogen RGB-Signale SR2, SG2 und SB2 in derselben Richtung wie in 11B und demzufolge zu 11B in der horizontalen Richtung umgekehrt ausgegeben. Die Abtast/Halte-Puffer 104c liefern in der horizontalen Richtung umgekehrte Anzeigesignale an die Drain-Leitungen DL1 bis DLm.
Andererseits wählt der Gate-Treiber 103 sequenziell die Gate-Leitungen GLn, ..., GL2, GL1 in der genannten Reihenfolge gemäß Darstellung in 12B in Abhängigkeit von der von der Flüssigkristallsteuerung 101 gelieferten Steuersignalgruppe GCNT aus. Mit dieser Operation wird die Flüssigkristallanzeigeschirm 102 so angesteuert, dass sie ein Spiegelbild des fotografierten Bildes gemäß Darstellung in 12B anzeigt.
Wie es vorstehend beschrieben wurde, wird in der digitalen Standbildkamera der dritten Ausführungsform die Abtastreihenfolge der Gate-Leitungen GL1 bis GLn durch Steuern der von der Flüssigkristallsteuerung 101 an den Gate-Treiber 103 gelieferten Signale Φ1 bis Φ4, die umgekehrt. Nur mit dieser Anordnung kann ein in den vertikalen und horizontalen Richtungen umgedrehtes Spiegelbild auf der Flüssigkristallanzeigeschirm 102 angezeigt werden. Gemäß der digitalen Standbildkamera der dritten Ausführungsform kann selbst dann, wenn der Anzeigeabschnitt 10 auf die gegenüberliegende Seite der Linse 2a gerichtet ist, dasselbe Objektbild, wie das von der Fotografenseite aus betrachtete auf dem Anzeigeabschnitt 10 angezeigt werden. Beispielsweise kann, wenn der Anzeigeabschnitt 10 auf dieselbe Seite wie die des Objektivs 2a gerichtet ist, um den Fotografen selbst abzubilden, ein Spiegelbild angezeigt werden, ohne das Bild in der vertikalen Richtung umzudrehen. Zu diesem Zeitpunkt muss keine komplexe Steuerung ausgeführt werden, um Bilddaten auszulesen, und die Anordnung des Multiplexers 104d für die Anzeige eines in der vertikalen Richtung umgedrehten Spiegelbildes kann vereinfacht werden.
Vierte Ausführungsform
Die Schaltungsanordnung einer digitalen Standbildkamera der vierten Ausführungsform unterscheidet sich von der der ersten oder dritten Ausführungsform in einem Drain-Treiber 104. Der Drain-Treiber 104' ist in 13 dargestellt. Demzufolge sind die Signale Φ1, Φ2, Φ3 und Φ4 einer aus einer Flüssigkristallsteuerung 101 an den Drain-Treiber 104' gelieferten Steuersignalgruppe DCNT hinzugefügt.
Ein Schieberegister 104a' der vierten Ausführungsform besitzt m-Stufen, wie es in 14 dargestellt ist. Jede Stufe rs1(i) (i = 1, 2, ..., m) besitzt im Wesentlichen dieselbe Anordnung wie die des Gate-Treibers 103 in 8.
Die digitale Standbildkamera gemäß der vierten Ausführungsform besitzt in einem Tasteneingabeabschnitt 12 eine Taste für die Umschaltung der Auswahlrichtung der Gate-Leitungen GL1 bis GLn durch einen Gate-Treiber 103 und eine Taste zum Einstellen der Auswahlrichtung der Drain-Leitungen DL1 bis DLm durch den Drain-Treiber 104'.
Der Betrieb der digitalen Standbildkamera der vierten Ausführungsform wird nachstehend beschrieben.
Die digitale Standbildkamera der vierten Ausführungsform unterscheidet sich von der der dritten Ausführungsform nur in dem Betrieb des Schieberegisters 104a'. Ein von der Flüssigkristallsteuerung 101 geliefertes Taktsignal CLK und ein invertiertes Taktsignal /CLK werden sequenziell in der Vorwärtsrichtung (von out1 bis outm) oder der Rückwärtsrichtung (von outm bis out1) in Abhängigkeit von der Einstellung empfangen.
Der Vorwärtsrichtungsbetrieb des Schieberegisters 104a' der vierten Ausführungsform wird unter Bezugnahme auf das Zeitdiagramm von 15 beschrieben.
Gemäß Darstellung in 15 sind die Signale Φ3 und Φ4 immer auf tiefem Pegel. Aus diesem Grunde sind die Transistoren 307 und 308 immer im AUS-Zustand. In diesem Falle ist der Betrieb des Schieberegisters 104a' im Wesentlichen derselbe wie im Vorwärtsrichtungsbetrieb des Gate-Treibers 103 der dritten Ausführungsform, wenn die in Verbindung mit dem Gate-Treiber 103 der dritten Ausführungsform beschriebenen Signale Φ1, Φ2, CK1 und /CK1 und das Startsignal IN durch die Signale Φ1, Φ2, CLK1 und /CLK1 und das Startsignal IND des Drain-Treibers 104' ersetzt werden, und eine vertikale Periode 1V in 6 durch eine horizontale Periode 1H ersetzt wird. D.h., eine Ansteuerung durch den Gate-Treiber 103 in 6 in einer vertikalen Periode 1V entspricht dem Ansteuern durch das Schieberegister 104a' in einer horizontalen Periode 1H. Da die Transistoren 301 bis 308 in dem Schieberegister 104a' mit einer höheren Frequenz als in dem Gate-Treiber 103 betrieben werden, besitzen sie bevorzugt Halbleiterschichten, die aus Polysilizium ausgebildet sind.
Der Umkehrrichtungsbetrieb des Schieberegisters 104a' der vierten Ausführungsform wird anschließend unter Bezugnahme auf das Zeitdiagramm von 16 beschrieben.
Gemäß Darstellung in 16 befinden sich die Signale Φ1 und Φ2 immer auf einem tiefen Pegel. Aus diesem Grunde sind die Transistoren 307 und 308 immer im AUS-Zustand. In diesem Falle ist der Betrieb des Schieberegisters 104a' im Wesentlichen derselbe wie der Rückwärtsrichtungsbetrieb des Gate-Treibers 103 der dritten Ausführungsform, wenn die Signale Φ3, Φ4, CK1 und /CK1 und das Startsignal IN, die in der dritten Ausführungsform beschrieben wurden, durch die Signale Φ3, Φ4, CLK1 und /CLK1 und das Startsignal IND ersetzt werden, und eine vertikale Periode durch eine Rahmenperiode wie in dem Vorwärtsrichtungsbetrieb ersetzt wird.
Der Betrieb der digitalen Standbildkamera der vierten Ausführungsform wird nachstehend unter Verwendung eines spezifischen Beispiels beschrieben. In diesem Falle ist eine Moduseinstelltaste 12a auf den Fotografiemodus eingestellt, und das Fotografieren wird in dem in 12A der dritten Ausführungsform dargestellten Zustand ausgeführt. Zu diesem Zeitpunkt werden Anzeigesignale ähnlich denen in 12B der dritten Ausführungsform an einen Anzeigeabschnitt 10 geliefert.
Ein Fall, in welchem der Benutzer die Tasten 12a, 12b, 12c und 12d des Tasteneingabeabschnittes 12 betätigt, um die Abtastrichtung der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 in der Vorwärtsrichtung einzustellen, und die Abtastrichtung der Drain-Leitungen DL1 bis DLm durch den Drain-Treiber 104' in der Vorwärtsrichtung wird nachstehend beschrieben.
In diesem Falle sind die Operationen des Gate-Treibers 103 und des Drain-Treibers 104' im Wesentlichen dieselben wie die in 12B der dritten Ausführungsform, und ein in 17A gezeigtes Bild wird auf der Anzeigeschirm 102 angezeigt.
Wenn ein Objektiv 2a einer Objektiveinheit 2 auf die gegenüberliegende Seite des Anzeigeabschnittes 10 eines Kamerakörpers 1 eingestellt wird, und der Benutzer die Tasten 12a, 12b, 12c und 12d des Tasteneingabeabschnittes 12 dazu verwendet, die Abtastrichtung der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 in der Rück wärtsrichtung einzustellen, und die Abtastrichtung der Drain-Leitungen DL1 bis DLm durch den Drain-Treiber 104' in der Vorwärtsrichtung, wird im Wesentlichen dasselbe Bild wie in 12B der dritten Ausführungsform gemäß Darstellung in 17D angezeigt. Wenn das Objektiv 2a der Objektiveinheit 2 auf dieselbe Seite wie die des Anzeigeabschnittes 10 des Kamerakörpers 1 geschwenkt ist, wird ein entlang der vertikalen Richtung von 12B umgedrehtes Bild angezeigt.
Ein Fall, in welchem das Objektiv 2a der Objektiveinheit 2 auf die gegenüberliegende Seite des Anzeigeabschnittes 10 des Kamerakörpers 1 eingestellt ist, und der Benutzer die Tasten 12a, 12b, 12c und 12d des Tasteneingabeabschnittes 12 benutzt, um die Abtastrichtung der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 in der Vorwärtsrichtung einzustellen, und die Abtastrichtung der Drain-Leitungen DL1 bis DLm durch den Drain-Treiber 104' in der Rückwärtsrichtung, wird nachstehend beschrieben.
In diesem Falle werden von der Flüssigkristallsteuerung 101 gelieferte analoge RGB-Signale SR2, SG2 und SB2 von rechts nach links wie es durch die Pfeile in 17B dargestellt wird, empfangen. Ein Multiplexer 104d' gibt die empfangenen analogen RGB-Signale SR2, SG2 und SB2 in der Vorwärtsrichtung wie in 17A aus. Da das Schieberegister 104a' sequenziell ein Abtastsignal an die Drain-Leitungen in der Reihenfolge von DLm bis DL1 ausgibt, empfängt ein Abtast-Haltepuffer 104c' die analogen RBG-Signale SR2, SG2 und SB2 in der Reihenfolge von DLn bis DL1 und liefert die Signale an die Drain-Leitungen DL1 bis DLn bei jeder horizontalen Periode. Andererseits wählt der Gate-Treiber 103 sequenziell die Gate-Leitungen GL1, GL2, ... GLn in der genannten Reihenfolge gemäß Darstellung in 17B in Abhängigkeit von einer Steuersignalgruppe GCNT aus der Flüssigkristallsteuerung 101 aus. Mit dieser Operation wird die Flüssigkristallschirm 102 so betrieben, dass sie ein Bild horizontal symmetrisch bezüglich des fotografierten Bildes gemäß Darstellung in 17B anzeigt. D.h., der Fotograf kann dasselbe Bild wie das von der Objektseite betrachtete Spiegelbild sehen.
Ein Fall, in welchem das Objektiv 2a der Objektiveinheit 2 auf dieselbe Seite wie die des Anzeigeabschnittes 10 des Kamerakörpers 1 eingestellt ist, und der Benutzer die Tasten 12a, 12b, 12c und 12d des Tasteneingabeabschnittes 12 betätigt, um die Abtastrichtung der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 in der Rückwärtsrichtung, und die Abtastrichtung der Drain-Leitungen DL1 bis DLm durch den Drain-Treiber 104' in der Rückwärtsrichtung einzustellen, wird anschließend beschrieben.
In diesem Falle werden die analogen RGB-Signale SR2, SG2 und SB2 von einem Pegelschieber 113 empfangen, während sie entlang durchgezogenen Pfeilen in 17C abgetastet werden. Der Drain-Treiber 104' liefert die empfangenen analogen RGB-Signale SR2, SG2 und SB2 bei jeder horizontalen Periode 1H an die Drain-Leitungen DLm bis DL1. Andererseits wählt der Gate-Treiber 103 sequenziell die Gate-Leitungen GLn, ... GL2, GL1 in der genannten Reihenfolge, wie es in 17C dargestellt ist, abhängig von der Steuersignalgruppe GCNT aus der Flüssigkristallssteuerung 101 aus. Mit dieser Operation wird der Flüssigkristallschirm 102 so angesteuert, dass er ein fotografiertes Bild gemäß Darstellung in 17C anzeigt. D.h., dasselbe Bild wie das, das von der Fotografenseite aus gesehen wird, kann von der Objektseite aus gesehen werden.
Wie es vorstehend beschrieben wurde, kann in der digitalen Standbildkamera gemäß der vierten Ausführungsform durch Steuern der von der Flüssigkristallsteuerung 101 an den Gate-Treiber 103 gelieferten Signale Φ1 bis Φ4, die Abtastrichtung der Gate-Leitungen GL1 bis GLn entweder in der Vorwärts- oder der Rückwärtsrichtung eingestellt werden. Zusätzlich kann durch Steuern der an den Drain-Treiber 104' gelieferten Signale Φ1 bis Φ4, die Richtung, in welcher das Schieberegister 104a' des Drain-Treibers 104' die analogen RBG-Signale SR2, SG2 und SB2 empfängt, entweder in Vorwärts- oder Rückwärtsrichtung eingestellt werden. Nur mit dieser Anordnung kann die Richtung eines auf der Flüssigkristallschirm 102 anzuzeigenden Bildes beliebig eingestellt werden. Somit muss gemäß der digitalen Standbildkamera der vierten Ausführungsform keine komplexe Steuerung durchgeführt werden, um Bilddaten aus einem Rahmenspeicher auszulesen, und die Anordnung der Flüssigkristallsteuerung 101 für die Anzeige eines Bildes in einer beliebigen Richtung kann vereinfacht werden.
Fünfte Ausführungsform
Eine digitale Standbildkamera gemäß der fünften Ausführungsform besitzt im Wesentlichen dasselbe äußere Aussehen und die Schaltungsanordnung wie in der ersten Ausführungsform mit der Ausnahme der Anordnung eines Gate-Treibers 103.
18 ist ein Schaltbild des Gate-Treibers 103 der fünften Ausführungsform.
Jede Stufe RS3(i) (i = 1, 2, ..., n; n = eine positive ganze Zahl) des Gate-Treibers 103 besitzt sechs Transistoren 201 – 206. An das Gate des Transistors 201, das Gate des Transistors 204 und die Drain des Transistors 205 in einer ungeradzahlig nummerierten Stufe RS3(i) (i = 1, 3, ...) angelegte Signale des Gate-Treibers 103 unterscheiden sich von denen in einer geradzahlig nummerierten Stufe RS3(i) (i = 2, 4, ...). Insbesondere wird in einer ungeradzahlig nummerierten Stufe ein Signal Φ1 an das Gate des Transistors 201 angelegt, und ein Signal /CK1 wird an das Gate des Transistors 204 angelegt und ein Signal von CK1 wird an die Drain des Transistors 205 angelegt. In einer geradzahlig nummerierten Stufe wird ein Signal Φ2 an das Gate des Transistors 201 angelegt, das Signal CK1 an das Gate des Transistors 204 und das Signal /CK1 an die Drain des Transistors 205 angelegt.
Das Signal Φ1 steigt an, wenn das Signal CK auf tiefem Pegel liegt. Das Signal Φ2 steigt an, wenn das Signal CK1 auf einen hohen Pegel eingestellt wird. Die Signale Φ1 und Φ2 steigen abwechselnd und werden an das Gate des Transistors 201 jeder ungeradzahlig nummerierten Stufe bzw. das Gate des Transistors 201 jeder geradzahlig nummerierten Stufe angelegt.
Die Anordnung und Funktion einer ungeradzahlig nummerierten Stufe RS3(i) unter Verwendung der ersten Stufe RS3(1) als ein Beispiel wird nachstehend beschrieben.
In der ersten Stufe RS3(1) des Schieberegisters wird das Signal Φ1 an das Gate des Transistors 201 angelegt, und ein Startsignal IN wird an die Drain angelegt. Ein durch die Drain und Source des Transistors 201 fließender Strom, wenn das Gate im EIN-Zustand ist, lädt Leitungskapazitäten C2 und C5, die auf Leitungen zwischen der Source des Transistors 201 und den Gates der Transistoren 202 bzw. 205 ausgebildet sind. Die Leitungskapazitäten C2 und C5 werden auf einem hohen Pegel gehalten, nachdem der Transistor 201 ausgeschaltet ist und bis das Signal Φ1 angelegt ist, um den Transistor 201 wieder einzuschalten.
Eine Bezugsspannung Vdd ist an das Gate und die Drain des Transistors 203 angelegt, so dass der Transistor 203 immer im EIN-Zustand ist. Wenn die Leitungskapazität C2 nicht geladen ist und der Transistor 202 im AUS-Zustand ist, wird eine Leitungskapazität C6, die auf einer Leitung zu dem Transistor 206 ausgebildet ist, geladen. Wenn die Leitungskapazität C2 geladen ist, ist der Transistor 202 eingeschaltet, und ein Durchgangsstrom fließt zwischen der Drain und der Source des Transistors 202. Da die Transistoren 202 und 203 eine EE-Struktur besitzen, wird kein perfekter AUS-Widerstand bei dem Transistor 203 ausgebildet. Aus diesem Grunde kann die Leitungskapazität C6 nicht vollständig entladen werden, weist jedoch eine Spannung auf, die ausreichend tiefer als eine Gate-Schwellenspannung Vth des Transistors 206 ist.
Das Signal CK1 wird an die Drain des Transistors 205 geliefert. Wenn sich das Signal CK1 auf hohem Pegel befindet, liegt das Signal /CLK auf tiefem Pegel und der Transistor 204 ist im AUS-Zustand. Aus diesem Grunde wird eine auf einer Leitung zu dem Drain des Transistors 201 der zweiten Stufe ausgebildete Leitungskapazität C1 geladen. Somit wird ein λusgangssignal OUT1 mit hohem Pegel aus einem Ausgangsanschluss OT1 der ersten Stufe RS3(1) ausgegeben.
Da das Signal Φ1 auf tiefem Pegel liegt, und der Transistor 201 im AUS-Zustand ist, wird die Leitungskapazität C5 durch das Startsignal IN geladen gehalten. Wenn der Transistor 205 das Signal an den Ausgangsanschluss OT1 ausgibt, nimmt die Sammelkapazität zwischen dem Gate und der Source des Transistors 205 zu. Zusammen mit dieser Zunahme steigt die Gate-Spannung des Transistors 205 bis der durch die Drain und Source fließende Strom gesättigt sein kann. Da die Gate-Spannung des Transistors 205 steigt, steigt das Potential des Ausgangssignals OUT1, und der Transistor 205 erreicht einen perfekten EIN-Widerstand. Somit wird der Pegel des Signals CK1 direkt als der Pegel des Ausgangssignals OUT1 mit geringer Abschwächung ausgegeben. Während das Ausgangssignal OUT1 ausgegeben wird, wird das Signal Φ2 an das Gate des Transistors 201 der nächsten Stufe angelegt, um die Leitungskapazitäten C2 und C5 der nächsten Stufe zu laden.
Wenn sich das Signal CK1 von hohem Pegel auf tiefen Pegel ändert, geht das Signal /CK1 hoch, um das Gate des Transistors 204 einzuschalten. Mit dieser Operation wird die Leitungskapazität C1 zwischen dieser Stufe und der nächsten Stufe ausreichend entladen und das Ausgangssignal OUT1 aus der ersten Stufe wird auf Masse gelegt. Insbesondere geht in der ersten Ausführungsform das Signal CK1 tief, um das Ausgangssignal OUT1 auf einen tiefen Pegel zu setzen. In der fünften Ausführungsform geht zusätzlich das Signal /CK1, das an das Gate des Transistors 204 ausgegeben wird, hoch, um das Ausgangssignal OUT1 zwangsweise auf einen tiefen Pegel zu setzen.
Die Transistoren 204 und 205 besitzen keine EE-Struktur. Wenn sich das Ausgangssignal OUT1 auf einem hohen Pegel befindet, kann der Transistor 205 einen perfekten EIN-Widerstand erreichen, und der Transistor 204 kann einen nahezu perfekten AUS-Widerstand erreichen. Aus diesem Grunde kann das Signal CK1 mit hohem Pegel direkt als das Ausgangssignal OUT1 ausgegeben werden.
Die Anordnung einer geradzahlig nummerierten Stufe (RS3(i) ist im Wesentlichen dieselbe wie die einer ungeradzahlig nummerierten Stufe rs(1) mit der Ausnahme, dass die Signale Φ1, CK1 und /CK1 durch die Signale Φ2, /CK1 und CK1 ersetzt sind. In den Stufen rs(i) (sowohl geradzahlig als auch ungeradzahlig nummerierte Stufen) ab der zweiten Stufe werden die Ausgangssignale OUT1 bis OUT(m-1) von den vorhergehenden Stufen an die Transistoren 201 anstelle des Startsignals IN geliefert.
Die Leitungskapazitäten C2 und C5 werden durch den Transistor 201 der Stufe und den Transistor 206 der vorhergehenden Stufe entladen, wenn das Signal Φ1 (in einer ungeradzahlig nummerierten Stufe) oder Φ2 (in einer geradzahlig nummerierten Stufe) wieder hoch geht. Die entladenen Leitungskapazitäten C2 und C5 jeder Stufe (RS(i)) werden nicht wieder geladen, bis das Signal Φ1 oder Φ2 in derselben horizontalen Periode in der nächsten vertikalen Periode hoch geht. Da der Transistor 206 in der vorhergehenden Stufe eingeschaltet gehalten wird, während der Transistor 201 in der Stufe wiederum durch das Signal Φ1 oder Φ2 mit dem zweiten hohen Pegel eingeschaltet wird, wird die Leitungskapazität C1 zwischen der Stufe und der vorhergehenden Stufe auf tiefen Pegelzustand gehalten, selbst wenn das Signal CK1 oder /CK1 hoch geht, und die von den Ausgabeanschlüssen OT1 und OT1, ... ausgegebenen Ausgangssignale OUT1, OUT2, ... gehen einmal in einer vertikalen Periode 1V hoch.
Der Betrieb des Gate-Treibers 103 der fünften Ausführungsform wird nachstehend beschrieben.
Die digitale Standbildkamera der fünften Ausführungsform unterscheidet sich von der der ersten Ausführungsform nur in dem Betrieb des Gate-Treibers 103. Demzufolge ist das Zeitdiagramm der Eingangs/Ausgangs-Signale an den/aus dem Gate-Treiber 103 dasselbe wie das in 6 der ersten Ausführungsform dargestellte.
Vom Zeitpunkt T0 bis T1 wird das Startsignal IN mit hohem Pegel von einer Flüssigkristallsteuerung 101 an die Drain des Transistors 201 der ersten Stufe geliefert. Anschließend steigt für eine vorbestimmte Dauer zwischen den Zeitpunkten T0 und T1 das Signal Φ1 an, um die Transistoren 201 der ungeradzahlig nummerierten Stufen einzuschalten. Die Leitungskapazitäten C2 und C5 der ersten Stufe werden geladen, und das Signal geht hoch.
Zu diesem Zeitpunkt geht das Potential an dem Gate des Transistors 202 der ersten Stufe hoch, um den Transistor 202 der ersten Stufe einzuschalten. Wenn der Transistor 202 der ersten Stufe im AUS-Zustand ist, wird das Signal bei der Leitungskapazität C6 durch die durch den Transistor 203 der ersten Stufe gelieferte Bezugsspannung Vdd auf einen hohen Pegel gesetzt. Wenn der Transistor 202 der ersten Stufe eingeschaltet ist, wird die durch den Transistor 203 der ersten Stufe zugeführte Bezugsspannung Vdd auf Masse gelegt. Die Leitungskapazität C6 der ersten Stufe wird entladen und das Signal an der Leitungskapazität C6 geht tief, um den Transistor 206 der ersten Stufe auszuschalten.
Zusätzlich geht das Potential an dem Gate des Transistors 205 der ersten Stufe hoch, um den Transistor 205 der ersten Stufe einzuschalten. Dieser Zustand, in welchem das Signal an den Leitungskapazitäten C2 und C5 der ersten Stufe auf hohem Pegel liegt, und das Signal an der Leitungskapazität C6 auf tiefem Pegel liegt, hält an, bis das Signal Φ1 wiederum zwischen den Zeitpunkten T2 und T3 ansteigt, um die Leitungskapazitäten C2 und C5 über den Transistor 201 der ersten Stufe zu entladen.
Zum Zeitpunkt T1 geht das Signal CK1 hoch und gleichzeitig geht das Signal /CK1 tief. Mit dieser Operation wird der Transistor 204 der ersten Stufe ausgeschaltet und das Signal CK1 mit hohem Pegel wird an die Drain des Transistors 205 der ersten Stufe geliefert. Da der Transistor 205 der ersten Stufe im EIN-Zustand ist, der Transistor 204 der ersten Stufe im AUS-Zustand ist und der Transistor 206 der ersten Stufe im AUS-Zustand ist, wird das Ausgangssignal OUT1 mit hohem Pegel von dem Ausgangsanschluss OT1 der ersten Stufe ausgegeben und auch an die Drain des Transistors 201 der zweiten Stufe geliefert. Das Ausgangssignal OUT1 wird auf einem hohen Pegel gehalten, bis das Signal /CK1 zu einem Zeitpunkt T2 hoch geht, um den Transistor 204 der ersten Stufe einzuschalten. Es werde angenommen, dass das Signal CK1 mit hohem Pegel eine Spannung VH besitzt. Die Gate-Spannung des Transistors 205 der ersten Stufe wird angehoben, sobald das Ausgangssignal OUT1 verstärkt ist, und der durch den Transistor 205 der ersten Stufe fließende Drain-Strom kann gesättigt sein. Dadurch wird das Ausgangssignal OUT1 kaum abgeschwächt und weist die Spannung VH auf.
Selbst wenn das Signal Φ1 zwischen dem Zeitpunkt T0 und T1 ansteigt, werden die Leitungskapazitäten C2 und C5 der ungeradzahlig nummerierten Stufen von der dritten Stufe an nicht geladen, da keine Signale mit hohem Pegel an die Drains der Transistoren 201 der ungeradzahlig nummerierten Stufen ab der dritten Stufe angelegt werden. Somit werden in den ungeradzahlig nummerierten Stufen ab der dritten Stufe die Ausgangssignale OUT3, OUT5, ... auf tiefem Pegel gehalten.
Anschließend steigt für eine vorbestimmte Dauer zwischen den Zeitpunkten T1 und T2 das Signal Φ2 an, um die Transistoren 201 der geradzahlig nummerierten Stufen einzuschalten. Mit dieser Operation werden die Leitungskapazitäten C2 und C5 der zweiten Stufe geladen und das Signal geht hoch.
Zu diesem Zeitpunkt geht das Potential an dem Gate des Transistors 202 der zweiten Stufe hoch, um den Transistor 202 der zweiten Stufe einzuschalten. Wenn der Transistor 202 der zweiten Stufe im AUS-Zustand ist, wird das Signal bei der Leitungskapazität C6 auf einen hohen Pegel durch die durch den Transistor 203 der zweiten Stufe gelieferte Bezugsspannung Vdd gesetzt. Wenn der Transistor 202 der zweiten Stufe eingeschaltet wird, wird die durch den Transistor 203 gelieferte Bezugsspannung Vdd der zweiten Stufe auf Masse gelegt. Die Leitungskapazität C6 der zweiten Stufe wird entladen und das Signal bei der Leitungskapazität C6 geht tief, um den Transistor 206 der zweiten Stufe auszuschalten.
Gleichzeitig geht das Potential an dem Gate des Transistors 205 der zweiten Stufe hoch, um den Transistor 205 der zweiten Stufe einzuschalten. Dieser Zustand, in welchem das Signal bei den Leitungskapazitäten C2 und C5 der zweiten Stufe auf hohem Pegel liegt, und das Signal bei der Leitungskapazität C6 auf tiefem Pegel hält an, bis das Signal Φ2 zwischen den Zeitpunkten T3 und T4 ansteigt, um die Leitungskapazitäten C2 und C5 der zweiten Stufe über den Transistor 201 der zweiten Stufe und den Transistor 206 der ersten Stufe zu entladen.
Zum Zeitpunkt T2 geht das Signal CK1 tief und gleichzeitig geht das Signal /CK1 hoch. Mit dieser Operation wird der Transistor 204 der zweiten Stufe ausgeschaltet, und das Signal /CK1 mit hohem Pegel wird an die Drain des Transistors 205 der zweiten Stufe geliefert. Da der Transistor 205 der zweiten Stufe im EIN-Zustand ist, und der Transistor 206 der zweiten Stufe im AUS-Zustand ist, wird das Ausgangssignal OUT2 mit hohem Pegel von dem Ausgangsanschluss OT2 der zweiten Stufe ausgegeben und auch an die Drain des Transistors 201 der dritten Stufe geliefert. Das Ausgangssignal OUT2 wird auf hohem Pegel gehalten, bis das Signal CK1 hoch geht, um den Transistor 204 der zweiten Stufe zum Zeitpunkt T3 auszuschalten. Es werde angenommen, dass das Signal /CK1 mit dem hohen Pegel die Spannung VH aufweist. Die Gate-Spannung des Transistors 205 der zweiten Stufe wird angehoben, da das Ausgangssignal OUT2 verstärkt ist, und der durch den Transistor 205 der zweiten Stufe fließende Drain-Strom kann gesättigt sein. Somit schwächt sich das Ausgangssignal OUT2 kaum ab und weist die Spannung VH auf.
Selbst wenn das Signal Φ2 zwischen den Zeitpunkten T1 und T2 ansteigt, werden die Leitungskapazitäten C2 und C5 nicht geladen, da keine Signale mit hohem Pegel an die Drain der Transistoren 201 der geradzahlig nummerierten Stufen aus der vierten Stufe geliefert werden. Somit werden in den geradzahlig nummerierten Stufen ab der vierten Stufe die Ausgangssignale OUT4, OUT6, ... auf tiefem Pegel gehalten.
In einer ähnlichen Weise geht eines von dem Ausgangssignal OUT1 aus dem Ausgangsanschluss OT1 der ersten Stufe bis zu dem Ausgangssignal OUTn aus dem Ausgangsanschluss OTn der n-ten Stufe sequenziell hoch und wird bis zum Zeitpunkt T(n+1) ausgegeben. Die Gate-Leitungen GL1 bis GLn werden entsprechend den Ausgangssignalen OUT1 bis OUTn mit hohem Pegel ausgewählt. Zum Zeitpunkt T0 der nächsten vertikalen Periode wird das Startsignal IN aus der Flüssigkristallsteuerung 101 geliefert und dieselbe Verarbeitung wie vorstehend beschrieben wiederholt.
Wie es vorstehend beschrieben wurde, haben gemäß dieser Ausführungsform die Transistoren 204 und 205 in jeder Stufe RS3(i) des Gate-Treibers 103 des Anzeigeabschnittes 10, welche in einer Position unmittelbar vor der nächsten Stufe liegen, keine EE-Struktur. Aus diesem Grunde kann der AUS-Widerstand des Transistors 205 und der EIN-Widerstand des Transistors 204 nahezu vollständig erzielt werden.
Zusätzlich nimmt, da die Leitungskapazität C5 gehalten wird, die Sammelkapazität zwischen dem Gate und der Source des Transistors 205 zu, sobald das Signal an den Ausgangsanschluss T0 ausgegeben wird. Gemäß dieser Zunahme wird die Gate-Spannung des Transistors 205 erhöht, bis der zwischen der Drain und Source fließende Strom gesättigt sein kann. Da die Gate-Spannung des Transistors 205 zunimmt, steigt das Potential des Ausgangssignals OUT an, und der Transistor 205 erreicht einen perfekten EIN-Widerstand. Somit kann das Signal CK2 mit hohem Pegel direkt als das Ausgangssignal OUT ausgegeben werden. Da die an die Gate-Leitungen GL1 bis GLn ausgegebene Gate-Spannung an die TFTs 102a ohne jede Abschwächung ausgegeben werden kann, können Anzeigefehler auf der Basis von Änderungen in den Drain-Strömen der TFTs 102a aufgrund von Änderungen in den Gate-Spannungen der TFTs 102a verhindert werden.
In der fünften Ausführungsform kann ein Signal CK2 anstelle des in 18 dargestellten Signals /CK1 ausgegeben werden, um den Gate-Treiber mit der Wellenform gemäß Darstellung in 7 wie in der zweiten Ausführungsform anzusteuern.
Sechste Ausführungsform
Eine digitale Standbildkamera gemäß der sechsten Ausführungsform weist im Wesentlichen dasselbe äußere Aussehen und die Schaltungsanordnung wie in der ersten Ausführungsform mit Ausnahme der Anordnung eines Gate-Treibers 103 auf. Demzufolge sind Signale CK2 und /CK2 einer von einer Flüssigkristallsteuerung 101 an den Gate-Treiber 103 gelieferte Steuersignalgruppe GCNT hinzugefügt.
19 ist ein Schaltbild des Gate-Treibers 103 der digitalen Standbildkamera gemäß der sechsten Ausführungsform. Jede Stufe RS4(i) (i = 1, 2, ..., n; n = eine positive ganze Zahl) des Gate-Treibers 103 besitzt sechs Transistoren 201 bis 206.
In dieser Ausführungsform unterscheidet sich der Gate-Treiber 103 von der der fünften Ausführungsform in einer geradzahlig nummerierten Stufe RS4(i) (i = 2, 4, ..., n-1 oder n). Das Signal /CK2 wird an das Gate des Transistors 204 anstelle des Signals CK1 geliefert, und das Signal CK2 wird an die Drain des Transistors 205 anstelle des Signals /CK1 geliefert.
Der Betrieb der digitalen Standbildkamera gemäß der sechsten Ausführungsform wird nachstehend beschrieben.
Die digitale Standbildkamera dieser Ausführungsform unterscheidet sich von der der ersten Ausführungsform nur in dem Betrieb des in 19 dargestellten Gate-Treibers 103. Der Betrieb des Gate-Treibers 103 der sechsten Ausführungsform wird unter Bezugnahme auf das Zeitdiagramm von 20 beschrieben.
Dieser Betrieb ist nahezu derselbe wie der unter Bezugnahme auf das Zeitdiagramm von 6 beschriebene der ersten Ausführungsform. Zwischen den Zeitpunkten T'1 und T'2 ist die Dauer, wenn das Signal CK1 auf einem hohen Pegel liegt, kürzer als eine horizontale Periode 1H. Ein Ausgangssignal OUT1 aus der ersten Stufe geht ebenfalls nur hoch, während das Signal CK1 auf einem hohen Pegel liegt. Dieses gilt auch für die ungeradzahlig nummerierten Stufen ab der dritten Stufe.
In der zweiten Stufe wird das Signal CK2 an die Drain des Transistors 205 geliefert, und das Signal /CK2 wird an das Gate des Transistors 204 geliefert. Die Dauer, wenn das Signal CK1 auf hohem Pegel liegt, ist kürzer als eine horizontale Periode 1H. In der zweiten Stufe geht ein Ausgangssignal OUT2 hoch, während das Signal CK2 auf hohem Pegel zwischen dem Zeitpunkt T'2 und T'3 liegt. Dieses gilt auch für geradzahlig nummerierte Stufen RS4(i) ab der vierten Stufe.
Gemäß vorstehender Beschreibung wird in der digitalen Standbildkamera der sechsten Ausführungsform die Dauer, wenn die Signale an die Gates der Transistoren 204 und die Drains der Transistoren 205 der ungeradzahlig und geradzahlig nummerierten Stufen des Gate-Treibers 103 geliefert werden, kürzer als eine horizontale Periode 1H gemacht, indem die Signale CK1 und CK2 (und deren invertierten Signale) verwendet werden. Wenn die Periode, während der das Signal CK1 oder CK2 auf hohem Pegel gesetzt ist, verändert wird, kann die Auswahlperiode der Gate-Leitungen GL1 bis GLn durch den Gate-Treiber 103 beliebig ausgewählt werden.
Siebente Ausführungsform
Eine digitale Standbildkamera gemäß der siebenten Ausführungsform weist im Wesentlichen dasselbe äußere Aussehen und die Schaltungsanordnung wie in der dritten Ausführungsform mit Ausnahme der Anordnung eines Gate-Treibers 103 auf.
21 ist ein Schaltbild des Gate-Treibers 103 der digitalen Standbildkamera der siebenten Ausführungsform.
Jede Stufe des Gate-Treibers 103 besitzt dieselbe Anordnung wie in der fünften Ausführungsform (18) ergänzt durch einen Transistor 207. Der Gate-Treiber 103 besitzt auch einen unabhängig von den Stufen ausgebildeten Transistor 208.
Der Transistor 208 wird eingeschaltet, wenn ein Signal Φ3 auf einem hohen Pegel liegt, um ein von einer Flüssigkristallsteuerung 101 geliefertes Startsignal IN an Leitungskapazitäten C2 und C5 einer letzten Stufe RS5(n) zu liefern. Wenn ein Signal /CK1 hoch geht, wird ein Signal OUTn mit im Wesentlichen denselben Pegel wie der des Signals /CK1 von der letzten Stufe RS5(n) ausgegeben. Wenn das Signal OUTn ausgegeben wird, wird ein Signal Φ4 ausgegeben, um den Transistor 207 einer Stufe RS5(n-1) einzuschalten, so dass das Signal OUTn Leitungskapazitäten C2 und C5 der vorherigen Stufe RS5(n-1) lädt. Das von der Flüssigkristallsteuerung 101 ausgegebene Signal Φ3 schaltet die Transistoren 207 von geradzahlig nummerierten Stufen RS5(2k) (k = eine ganze Zahl von 1 oder größer) ein, so dass ein Signal OUT(2k+1) aus den anschließenden ungeradzahlig nummerierten Stufen RS5(2k+1) die Leitungskapazitäten C2 und C5 der geradzahlig nummerierten Stufe RS5(2k) lädt. Das von der Flüssigkristallsteuerung 101 ausgegebene Signal Φ4 schaltet die Transistoren 207 von ungeradzahlig nummerierten Stufen RS5(2k-1) (k = eine ganze Zahl von 1 oder größer) ein, so dass ein Signal OUT(2k) aus der anschließenden geradzahlig nummerierten Stufe RS5(2k) die Leitungskapazitäten C2 und C5 der ungeradzahlig nummerierten Stufe RS5(2k-1) lädt.
Wenn die letzte Stufe RS5(n) eine geradzahlig nummerierte Stufe ist, ist die Flüssigkristallsteuerung 101 so eingestellt, dass sie ein Signal CK1 in einem Vorwärtsrichtungsbetrieb und das Signal CK1 in einem (später zu beschreibendem Rückwärtsrichtungsbetrieb in Bezug auf das Startsignal IN invertiert oder in der Phase verschiebt, und das Signal /CK1 in dem Vorwärtsrichtungsbetrieb und das Signal /CK1 in dem Rückwärtsrichtungsbetrieb invertiert oder in der Phase verschiebt. Wenn die letzte Stufe (RS5(n) eine ungeradzahlig nummerierte Stufe ist, wird die Flüssigkristallsteuerung 101 so eingestellt, dass das Signal CK1 in dem Vorwärtsrichtungsbetrieb und das Signal CK1 in dem Rückwärtsrichtungsbetrieb in Bezug auf das Startsignal IN in Phase sind, und das Signal /CK1 in dem Vorwärtsrichtungsbetrieb und das Signal /CK1 in dem Rückwärtsrichtungsbetrieb in Phase sind.
Der Betrieb der digitalen Standbildkamera der siebenten Ausführungsform wird nachstehend beschrieben. Der Betrieb des Gate-Treibers 103 der siebenten Ausführungsform ist derselbe wie der in der dritten Ausführungsform beschriebene, wenn "wie in der ersten Ausführungsform" durch "wie in der fünften Ausführungsform" ersetzt wird. Mit Ausnahme dieses ist die Beschreibung dieselbe wie in der dritten Ausführungsform.
Wie es vorstehend beschrieben wurde, kann in der digitalen Standbildkamera der siebenten Ausführungsform die Abtastreihenfolge der Gate-Zeilen GL1 bis GLn entweder in Vorwärts- oder Rückwärtsrichtung durch Steuerung der von der Flüssigkristallsteuerung 101 an den Gate-Treiber 103 gelieferten Signale Φ1 bis Φ4 eingestellt werden. Nur mit dieser Anordnung kann ein in den vertikalen und horizontalen Richtungen Spiegel invertiertes Bild auf einer Flüssigkristallanzeige 102 angezeigt werden. Gemäß der digitalen Standbildkamera der siebenten Ausführungsform kann, selbst wenn ein Anzeigeabschnitt 10 auf die entgegengesetzte Seite eines Objektivs 2a gerichtet ist, dasselbe Objektbild, wie das von der Seite des Fotografen aus gesehene auf dem Anzeigeabschnitt 10 angezeigt werden. Beispielsweise kann, wenn der Anzeigeabschnitt 10 auf dieselbe Seite wie des Objektivs 2a gerichtet ist, um den Fotografen selbst anzuzeigen, ein Spiegelbild ohne Invertierung des Bildes in der vertikalen Richtung angezeigt werden. Zu diesem Zeitpunkt muss keine komplexe Steuerung ausgeführt werden, um Bilddaten auszulesen und die Anordnung eines Multiplexers 104d zum Anzeigen eines in der vertikalen Richtung invertierten Spiegelbildes kann vereinfacht werden.
Achte Ausführungsform
Eine digitale Standbildkamera gemäß der achten Ausführungsform weist im Wesentlichen dasselbe äußere Aussehen und die Schaltungsanordnung wie in der vierten Ausführungsform mit Ausnahme der Anordnung eines Gate-Treibers 103 und der Anordnung eines Schieberegisters 104'a in einem Drain-Treiber auf.
In der achten Ausführungsform ist die Schaltungsanordnung des Gate-Treibers 103 dieselbe wie in der siebenten Ausführungsform (21). Das Schieberegister 104a' besitzt m-Stufen, wie es in 22 dargestellt ist. Jede Stufe rs2(i) (i = 1, 2, ..., m) besitzt im Wesentlichen dieselbe Anordnung wie die des Gate-Treibers 103 in 21.
Der Betrieb der digitalen Standbildkamera der achten Ausführungsform wird nachstehend beschrieben. In dieser Ausführungsform ist, wenn die Signale Φ1, Φ2, CK1, /CK1 und das Startsignal IN durch Signale ϕ1, ϕ2, CK1, /CK1 und das Startsignal IND ersetzt werden, eine vertikale Periode durch eine horizontale Periode ersetzt, und eine horizontale Periode wird durch eine vertikale Periode ersetzt wird, der Betrieb im Wesentlichen derselbe wie der des Gate-Treibers 103 der siebenten Ausführungsform sowohl in den Vorwärts- als auch Rückwärtsrichtungen.
Wie es vorstehend beschrieben wurde, kann in der digitalen Standbildkamera gemäß der achten Ausführungsform durch Steuern der aus der Flüssigkristallsteuerung 101 an den Gate-Treiber 103 gelieferten Signale Φ1 bis Φ4 die Abtastreihenfolge der Gate-Leitungen GL1 bis GLn sowohl in der Vorwärs- als auch Rückwärtsrichtung eingestellt werden. Zusätzlich kann durch Steuern der an den Drain-Treiber 104' gelieferten Signale ϕ1 bis ϕ4 die Richtung, in welcher das Schieberegister 104a' des Drain-Treibers 104' die analogen RGB-Signale SR2, SG2 und SB2 empfängt, entweder in Vorwärts- oder Rückwärtsrichtung eingestellt werden. Nur mit dieser Anordnung kann die Richtung des auf der Anzeigeschirm 102 anzuzeigenden Bildes beliebig eingestellt werden. Somit muss gemäß der digitalen Standbildkamera der achten Ausführungsform keine komplexe Steuerung durchgeführt werden, um Bilddaten aus einem Rahmenspeicher auszule sen, und die Anordnung der Flüssigkristallsteuerung 101 für die Anzeige eines Bildes in einer beliebigen Richtung kann vereinfacht werden.
Modifikationen der Ausführungsformen
Die vorliegende Erfindung ist nicht auf die vorstehenden ersten bis achten Ausführungsformen beschränkt und verschiedene Änderungen und Modifikationen können durchgeführt werden. Modifikationen der ersten bis achten Ausführungsformen werden nachstehend beschrieben.
In den ersten bis achten Ausführungsformen wird in jeder Stufe des Schieberegisters 104a oder 104a' des Gate-Treibers 103 oder des Drain-Treibers 104 oder 104' eine Last durch Anlegen einer Spannung aus der Spannungsquelle an das Gate und die Drain des Transistors 203 oder 303 erzeugt. Stattdessen kann ein Widerstand verwendet werden.
In der zweiten oder sechsten Ausführungsform besitzt nur der Gate-Treiber 103 eine sich von der der ersten oder dritten Ausführungsform unterscheidende Anordnung, und die Signale CK1 und /CK2 werden aus der Flüssigkristallsteuerung 101 geliefert. Das Schieberegister 104a des Drain-Treibers 104 der ersten, zweiten, fünften und sechsten Ausführungsformen kann die Anordnung in 14 haben. In diesem Falle gibt das Schieberegister 104a die Ausgangssignale out1 bis outm in einer horizontale Periode 1H aus. Selbst in dem Gate-Treiber 103 oder Schieberegister des Drain-Treibers 104, welcher sowohl in den Vorwärts- als auch Rückwärtsrichtungen gemäß Beschreibung in den dritten, vierten, siebenten oder achten Ausführungsformen arbeitet, können Signale mit unterschiedlichen Zeittakten zwischen ungeradzahlig- und geradzahlig nummerierten Stufen wie in den zweiten und fünften Ausführungsformen zugeführt werden. In der vorliegenden Erfindung kann eine von den vorstehend beschriebenen Kombinationen des Gate-Treibers 103 und der Schieberegister 104a des Drain-Treibers 104 beliebig gewählt werden.
In den ersten bis achten Ausführungsformen werden als den Gate-Treiber 103 oder das Schieberegister 104a oder 104a' des Drain-Treibers 104 oder 104' aufbauende Elemente n-Kanal MOSFETs verwendet. Jedoch können p-Kanal MOSFETs durch Invertieren der Steuersignale verwendet werden. Alternativ können andere Feldeffekttransistoren als MOSFETs verwendet werden.
In den ersten bis achten Ausführungsformen wählt der Gate-Treiber 103 (einschließlich der Rückwärtsrichtung in den dritten und vierten Ausführungsformen) sequenziell die Leitungen ohne Ausführen einer verschachtelten Abtastung der Gate-Leitungen GL1 bis GLn. Wenn ein Rahmen (Vollbild) von zwei Halbbildern (Feldern) einer geradzahlig nummerierten Gate-Leitungsabtastung und einer ungeradzahlig nummerierten Gate-Leitungsabtastung gebildet wird, und eine verschachtelte Abtastung in einem Halbbild ausgeführt werden muss, wird die in den 5, 8, 18 oder 19 ausgebildete Schaltung in Entsprechung zu jedem der zwei Halbbilder ausgebildet und das Startsignal wird an die Schaltung für jedes Halbbild geliefert, um eine verschachtelte Abtastung auszuführen.
In den ersten bis achten Ausführungsformen wird als der Anzeigeabschnitt 10 zum Anzeigen eines von der CCD 21 empfangenen Bildes oder eines in dem Aufzeichnungsspeicher 30 aufgezeichneten Bildes eine Flüssigkristallanzeige verwendet. Jedoch kann als Anzeigeabschnitt 10 eine andere Flachschirm-Anzeigevorrichtung, wie z.B. eine organische/anorganische Elektrolumineszenz-Anzeigevorrichtung, eine Plasma-Anzeigevorrichtung oder eine Feldemissions-Anzeigevorrichtung verwendet werden. In jedem Falle können der in den ersten bis achten Ausführungsformen dargestellte Gate-Treiber und Drain-Treiber als Treiber-Schaltungen verwendet werden. Die in den 5, 8, 18 oder 19 dargestellte Schaltung kann als ein Schieberegister für einen anderen Anwendungszweck als eine Treiber-Schaltung für eine Anzeigevorrichtung verwendet werden.
In den ersten bis achten Ausführungsformen wird die vorliegende Erfindung bei einer digitalen Standbildkamera angewendet. Die vorliegende Erfindung kann jedoch auch bei einer Videokamera, welche eine Flüssigkristallanzeigevorrichtung als Sucher verwendet, angewendet werden. Auch in diesem Falle kann, wenn der in der dritten oder siebenten Ausführungsform beschriebene Gate-Treiber verwendet wird, ein Spiegelbild angezeigt werden. Wenn der in der vierten oder achten Ausführungsform beschriebene Gate-Treiber und Drain-Treiber 104 verwendet werden, kann ein Bild durch beliebiges Einstellen der vertikalen oder horizontalen Richtungen des Bildes angezeigt werden. Die vorliegende Erfindung kann bei einer Anzeigevorrichtung eines anderen Gerätes (z.B. eines tragbaren Terminals) angewendet werden.
In den ersten bis achten Ausführungsformen ist der Transistor 203 oder 303 in jeder Stufe angeordnet. Jedoch kann gemäß Darstellung in 23 ein Widerstandselement 403 anstelle des Transistors 203 oder 303 jeder Stufe in Serie zu allen Stufen geschaltet werden. Alternativ kann, wie es in 24 dargestellt ist, ein anderes Widerstandselement 503 als ein Dünnfilmtransistor anstelle des Transistors 203 oder 303 für jede Stufe verwendet werden.
In allen Ausführungsformen wird die vorliegende Erfindung auf den Gate-Treiber 103 oder das Schieberegister 104a oder 104a' des Drain-Treibers 104 des Anzeigeabschnittes 10 angewendet. Jedoch kann die vorliegende Erfindung auch dafür angewendet werden, Bilddaten aus einem Bilderfassungselement auszulesen, das durch Anordnung von Fotosensoren in einer Matrix gebildet wird.
25 ist ein Schaltbild, das ein derartiges Bilderfassungselement und dessen Ansteuersystem darstellt. Eine Fotosensoranordnung 500 wird durch Anordnen von Fotodioden 501 als Licht empfangenden Elementen und mit den Fotodioden 501 verbundenen Transistoren 502 in einer Matrix erzeugt. Die Gates der Transistoren 502 sind mit einem Gate-Treiber über die in Einheiten von Zeilen ausgebildeten Gate-Leitungen GL verbunden. Die Drains der Transistoren 502 sind mit einem vorbereitenden Übertragungsabschnitt 520 über Drain-Leitungen DL verbunden, die in Einheiten von Spalten ausgebildet sind. Der vorbereitende Übertragungsabschnitt 520 injiziert von der Fotodiode 501 einer über den Transistor 502 und die Drain-Leitung DL ausgewählten Zeile gelieferte Ladungen in eine horizontal abtastende CCD 530. Die horizontal abtastende CCD 530 tastet horizontal die von der Drain-Leitung DL injizierten Ladungen und gibt das Bilderfassungssignal von einem Ausgangsanschluss OT aus.
Der in den 5, 8, 18 oder 19 in den ersten bis achten Ausführungsformen beschriebene Gate-Treiber kann für einen Gate-Treiber 510 angewendet werden. Insbesondere kann, wenn der in 8 oder 21 verwendete Gate-Treiber als der Gate-Treiber 510 verwendet wird, die Auswahlreihenfolge der Gate-Leitungen GL nur durch Verändern der Steuersignale, die an den Gate-Treiber 510 zu liefern sind, umgekehrt werden. Auf diese Weise kann als ein Bild auf der Basis des von dem Ausgangsanschluss OT ausgegebenen Bilderfassungssignals ein in der vertikalen Richtung invertierte Spiegelbild leicht erzielt werden und beispielsweise auf einem Musterabgleich angewendet werden, um ein fotografiertes Bild mit einem in einem Speicher im Voraus gespeicherten Bild zu vergleichen.

Claims

Schieberegister, das eine Vielzahl von Stufen umfasst, wobei die Stufen (RS1(i)) enthalten: einen ersten Schaltkreis (201), der einen ersten Steueranschluss zum Empfangen eines ersten oder zweiten Steuersignals aufweist und entsprechend dem ersten oder zweiten Steuersignal ein Ansteuersignal ausgibt; einen zweiten Schaltkreis (202), der einen zweiten Steueranschluss zum Empfangen des Ansteuersignals aufweist und entsprechend dem Eingang des Ansteuersignals in den zweiten Steueranschluss einen Stromversorgungsspannungs-Eingang (Vdd) über eine Last abgibt; und einen dritten Schaltkreis (205), der einen dritten Steueranschluss zum Empfangen des Ansteuersignals aufweist und entsprechend dem Eingang des Ansteuersignals in den dritten Steueranschluss ein drittes oder viertes Steuersignal ausgibt.
Register nach Anspruch 1, das des Weiteren einen vierten Schaltkreis (206) umfasst, der entsprechend dem Stromversorgungsspannungs-Eingang über die Last einer vorgegebenen Stufe (RS1(1)) den Ansteuersignaleingang an eine nächste Stufe der vorgegebenen Stufe über den ersten Schaltkreis (201) der nächsten Stufe (RS1(2)) abgibt.
Register nach Anspruch 1, wobei das dritte oder vierte Steuersignal, das von dem dritten Schaltkreis (205) einer vorgegebenen Stufe (RS1(1)) ausgegeben wird, an den ersten Schaltkreis (201) einer nächsten Stufe (RS1(2)) der vorgegebenen Stufe als das Ansteuersignal ausgegeben wird.
Register nach Anspruch 1, wobei jeder der ersten Schaltkreise (201) einen Dünnschichttransistor umfasst, der einen Drain zum Empfangen des Ansteuersignals und eine Source zum Ausgeben des Ansteuersignals hat, und jeder der dritten Schaltkreise (205) einen weiteren Dünnschichttransistor umfasst, der einen Drain zum Empfangen des dritten oder des vierten Steuersignals und eine Source zum Ausgeben des dritten oder vierten Steuersignals hat.
Register nach Anspruch 1, wobei: in einer ungeradzahligen Stufe (RS1(2k + 1)) das erste Steuersignal in den Steueranschluss des ersten Schaltkreises (201) eingegeben wird und das dritte Steuersignal in den dritten Schaltkreis (205) eingegeben wird, und in einer geradzahligen Stufe (RS1(2k)) das zweite Steuersignal in den Steueranschluss des Schaltkreises (201) eingegeben wird und das vierte Steuersignal in den dritten Schaltkreis (205) eingegeben wird.
Register nach Anspruch 1, wobei: ein Pegel des dritten und des vierten Signals in einer vorgegebenen Periode zueinander umgekehrt wird, und ein Pegel des ersten und des zweiten Steuersignals in lediglich einem Teil jeder Halbperiode einer Pegelumkehrperiode des dritten oder vierten Steuersignals umgekehrt wird.
Register (RS2) nach Anspruch 1, das des Weiteren in jeder Stufe des Schieberegisters einen fünften Schaltkreis (204) umfasst, der einen Steueranschluss zum Empfangen eines fünften Steuersignals aufweist und das dritte oder vierte Steuersignal, das von dem dritten Schaltkreis (205) ausgegeben wird, entsprechend dem Eingang des fünften Steuersignals abgibt.
Register nach Anspruch 1, wobei die Last einen Lastschaltkreis (203) aufweist, an dessen Steueranschluss und Drain die Stromversorgungsspannung (Vdd) angelegt wird.
Register nach Anspruch 1, das des Weiteren umfasst: in einer ungeradzahligen Stufe (RS2(2k + 1)) der Stufen des Schieberegisters einen ersten Rückschiebe-Schaltkreis (207), der einen Steueranschluss zum Empfangen eines sechsten Steuersignals aufweist und das dritte oder vierte Steuersignal, das von dem dritten Schaltkreis (205) einer nächsten Stufe (RS2(2k + 2)) ausgegeben wird, an den Steueranschluss des zweiten Schaltkreises (202) der ungeradzahligen Stufe (RS2(2k + 1)) und den Steueranschluss des dritten Schaltkreises (205) der ungeradzahligen Stufe (RS2(2k + 1)) entsprechend dem Eingang des sechsten Steuersignals ausgibt, und in einer geradzahligen Stufe (RS2(2k)) der Stufen des Schieberegisters einen zweiten Rückschiebe-Schaltkreis (207), der einen Steueranschluss zum Empfangen eines siebten Steuersignals aufweist und das dritte oder vierte Steuersignal, das von dem dritten Schaltkreis (205) einer nächsten Stufe (RS2(2k + 1)) ausgegeben wird, an den Steueranschluss des zweiten Schaltkreises (202) der geradzahligen Stufe (RS2(2k)) und den Steueranschluss des dritten Schaltkreises (205) der geradzahligen Stufe entsprechend dem Eingang des siebten Steuersignals ausgibt.
Register nach Anspruch 9, wobei das dritte oder vierte Steuersignal, das von dem ersten Rückschiebe-Schaltkreis (207) oder dem zweiten Rückschiebe-Schaltkreis (207) auf Basis des sechsten oder siebten Steuersignals ausgegeben wird, in den Steueranschluss des zweiten Schaltkreises der Stufe und den Steueranschluss des dritten Schaltkreises (205) der Stufe eingegeben wird, um den zweiten Schaltkreis (202) der Stufe und den dritten Schaltkreis (205) der Stufe kontinuierlich anzusteuern, nachdem der erste Schaltkreis (201) abgeschaltet wurde und bis der erste Schaltkreis (201) wieder angeschaltet wird.
Register nach Anspruch 1, wobei das vierte Steuersignal einem Signal entspricht, das gewonnen wird, indem ein Pegel des dritten Steuersignals umgekehrt wird.
Register nach Anspruch 1, das des Weiteren umfasst: eine Auswähl-Steuerschaltung (208), die selektiv ein von außen zugeführtes Startsignal einer ersten Stufe (RS2(1)) oder einer abschließenden Stufe der Stufen (RS2(n)) zuführt, eine erste Ansteuerschaltung, die ein K-tes Ansteuersignal von dem dritten Schaltkreis eines Ansteuersignals von dem dritten Schaltkreis (205) einer (K-1)-ten Stufe an den ersten Schaltkreis (201) der K-ten Stufe ausgibt und ein (K + 1)-tes Ansteuersignal von dem dritten Schaltkreis (205) der K-ten Stufe an die (K + 1)-te Stufe ausgibt, eine zweite Ansteuerschaltung, die ein (K + 2)-tes Ansteuersignal von dem dritten Schaltkreis des (K + 1)-ten Ansteuersignals von dem dritten Schaltkreis (205) der K-ten Stufe an die (K - 1)-te Stufe ausgibt, und eine Schieberichtungs-Steuerschaltung, die selektiv die erste und die zweite Ansteuerschaltung ansteuert.
Register nach einem der Ansprüche 1 bis 12, wobei der erste (201) bis dritte (205) Schaltkreis aus Kanal-Feldeffekttransistoren des gleichen Typs bestehen.
Anzeigevorrichtung, die umfasst: ein Schieberegister nach einem der Ansprüche 1 bis 13, eine Auswähl-Ansteuerschaltung (103, 104), die entsprechend einem von außen zugeführten Startsignal (IN, IND) angesteuert wird, und ein Anzeigeelement (102) mit einer Vielzahl von Pixeln, die zur Anzeige entsprechend dem dritten oder vierten Steuersignal von der Auswähl-Ansteuerschaltung (103, 104) eingerichtet sind.
Vorrichtung nach Anspruch 14, die des Weiteren umfasst: eine Signal-Ansteuerschaltung (104), die ein Signal, das einem von außen zugeführten Bildsignal (SR2, SG2, SB2) entspricht, einem durch die Auswähl-Ansteuerschaltung (103) ausgewählten Pixel zuführt, und eine Steuerschaltung (101), die die Auswähl-Ansteuerschaltung (103) und die Signal-Ansteuerschaltung (104) steuert.
Vorrichtung nach Anspruch 14 oder 15, wobei die Auswähl-Ansteuerschaltung (208) eine erste Auswähl-Steuerung, die das Startsignal selektiv der ersten Stufe (RS2(1)) oder der abschließenden Stufe (RS2(n)) der Stufen zuführt, sowie eine zweite Auswähl-Steuereinrichtung umfasst, die auswählt, ob ein durch jede Stufe empfangenes Auswählsignal zu einer vorangehenden Stufe (RS2(i)) oder einer folgenden Stufe (RS2(i + 1)) zu verschieben ist.
Vorrichtung nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass das Anzeigeelement ein Flüssigkristall-Anzeigeelement (102b) umfasst.
Bilderfassungsvorrichtung, die umfasst: ein Bilderfassungselement (500), das entsprechend auftreffendem Licht ein Bildsignalerzeugt, eine Steuerschaltung (510), die ein Schieberegister hat, das entsprechend einem von außen zugeführten Startsignal angesteuert wird, wobei das Schieberegister einem der Ansprüche 1 bis 13 entspricht, und ein Anzeigeelement (102), das eine Vielzahl von Pixeln hat und auf Basis des dritten oder vierten Steuersignals von dem Schieberegister ausgewählt wird, um An zeige entsprechend einem Bildsignal von dem Bilderfassungselement (500) durchzuführen.
Vorrichtung nach Anspruch 18, wobei die Steuerschaltung eine erste Auswähl-Steuerung, die das von außen zugeführte Startsignal selektiv der ersten Stufe oder einer abschließenden Stufe der Stufen des Schieberegisters zuführt, sowie eine zweite Auswähl-Steuerung umfasst, die auswählt, ob ein durch jede Stufe empfangenes Auswählsignal zu einer vorangehenden Stufe oder einer folgenden Stufe zu verschieben ist.
Vorrichtung nach Anspruch 19, die des Weiteren eine Vertikalrichtungs-Einstelleinrichtung umfasst, die eine vertikale Richtung eines auf dem Anzeigeelement anzuzeigenden Bildes einstellt, die erste Auswähl-Steuereinrichtung entsprechend der vertikalen Richtung des Bildes, die durch die Vertikalrichtungs-Einstelleinrichtung eingestellt wird, ein von außen zugeführtes Auswählsignal selektiv der ersten Stufe oder der abschließenden Stufe der Stufen des Schieberegisters zuführt; und die zweite Auswähl-Steuereinrichtung entsprechend der vertikalen Richtung des Bildes, die durch die Vertikalrichtungs-Einstelleinrichtung eingestellt wird, auswählt, ob das durch jede Stufe empfangene Auswählsignal zu der vorangehenden Stufe oder der nächsten Stufe zu verschieben ist.