DE69927439T2 - Verfahren zur Verminderung von Teilchen von einem elektrostatischen Halter - Google Patents

Verfahren zur Verminderung von Teilchen von einem elektrostatischen Halter Download PDF

Info

Publication number
DE69927439T2
DE69927439T2 DE69927439T DE69927439T DE69927439T2 DE 69927439 T2 DE69927439 T2 DE 69927439T2 DE 69927439 T DE69927439 T DE 69927439T DE 69927439 T DE69927439 T DE 69927439T DE 69927439 T2 DE69927439 T2 DE 69927439T2
Authority
DE
Germany
Prior art keywords
wafer
voltage
temperature
electrostatic
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69927439T
Other languages
English (en)
Other versions
DE69927439D1 (de
Inventor
Mie Chita City Nagao
Ryusuke Tajimi City Ushikoshi
Masashi Nagoya City Ohno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of DE69927439D1 publication Critical patent/DE69927439D1/de
Application granted granted Critical
Publication of DE69927439T2 publication Critical patent/DE69927439T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung:
  • Diese Erfindung bezieht sich auf ein Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter sowie auf eine Einrichtung zur Herstellung eines Halbleiters, insbesondere zur Herstellung von Halbleitervorrichtungen.
  • Stand der Technik
  • In jedem Schritt der Beförderung eines Halbleiter-Wafers, des Belichtens, der Filmausbildung mittels CVD, des Sputterns etc., der Mikroverarbeitung, der Reinigung, des Ätzens, der Zerteilung oder dergleichen wird ein elektrostatischer Halter verwendet, um den Halbleiter-Wafer anzuziehen und zu halten.
  • Insbesondere in Hinblick auf die Verwendung eines Korrosionsgases wie ClF3 auf Halogenbasis als Ätzgas oder Reinigungsgas ist für eine Einrichtung zur Herstellung eines Halbleiters eine hohe Wärmeleitung erforderlich, um einen Halbleiter-Wafer, während dieser gehalten wird, rasch zu erhitzen und abzukühlen, und eine hohe Stoßfestigkeit ist ebenfalls erforderlich, um aufgrund einer solchen beträchtlichen Temperaturänderung nicht zerstört zu werden. Auf diese Weise wird ein Material aus einem dichten Aluminiumnitrid, dichten Aluminiumoxid oder dergleichen versprochen.
  • Andererseits muss innerhalb der Einrichtung zur Herstellung des Halbleiters verhindert werden, dass Teilchen vorhanden sind, was ansonsten zu Schäden am Halbleiter führt. Die Teilchen werden vorrangig von einer Rückseite des Halbleiters erzeugt, wobei ein Teil dieser direkt auf dem Halbleiter-Wafer aufgeschichtet ist, während der andere Teil sich ausbreitet und auf einer Wand einer Kammer befindet. Danach werden die Teilchen von der Wand abgelöst, wodurch Schäden am Halbleiter entstehen können.
  • Hinsichtlich der obigen Probleme offenbart JP-A-7-245336 ein Verfahren, in welchem konvex-konkave Abschnitte in einer Anziehungsfläche eines elektrostatischen Halters aus einem Keramikmaterial dadurch plangeschliffen werden, dass mit Plasma bestrahlt wird und die feinen Protuberanzen der konvex-konkaven Abschnitte entfernt werden, wodurch das Auftreten von Teilchen reduziert wird. Das Verfahren basiert auf der Entdeckung, warum es zum Auftreten von Teilchen kommt, nämlich dass ein Silizium-Wafer mit einer relativ geringen Härte durch die konvex-konkaven Abschnitte geschliffen wird, wenn der Silizium-Wafer die konvex-konkaven Abschnitte berührt.
  • Darüber hinaus offenbart JP-A-8-55900 ein Verfahren, in welchem der Stoß durch die Berührung eines Silizium-Wafers mit einem elektrostatischen Halter dadurch verringert wird, dass eine Spannung an dem elektrostatischen Halter langsam erhöht wird, wenn der Silizium-Wafer auf dem elektrostatischen Halter befestigt wird; dadurch wird ein Auftreten von Teilchen aufgrund der konvex-konkaven Abschnitte der Anziehungsfläche im elektrostatischen Halter verringert.
  • In einem Filmbildungsverfahren wie CVD oder Sputtern ist es erforderlich, einen Halbleiterfilm auf einem Wafer epitaxial wachsen zu lassen, und somit ist es notwendig, den Wafer auf einen höheren Temperaturbereich von nicht weniger als 100 °C und insbesondere nicht weniger als 200 °C zu erhitzen. In dieser Zeit wird eine Anziehungsfläche des elektrostatischen Halters durch eine im elektrostatischen Halter eingebaute Heizvorrichtung oder eine auf diese Weise angeordnete Heizvorrichtung erhitzt, so dass diese mit dem elektrostatischen Halter in der Unterseite dieser berührt wird.
  • Im elektrostatischen Halter weist der Wafer eine niedrigere Temperatur auf, wenn der Wafer auf der Anziehungsfläche des elektrostatischen Halters gehalten ist, und der Wafer weist in der Zeit nach der Anziehung eine zu einer Sättigungstemperatur hin erhöhte Temperatur auf. Die Erfinder haben herausgefunden, dass in einem solchen elektrostatischen Halter oder einer Einrichtung zur Herstellung eines Halbleiters, selbst wenn der Stoß durch die Berührung des Wafers mit dem elektrostatischen Halter unmittelbar nach der Anziehung relaxiert und reduziert ist, mehr Teilchen auftreten, als dies erwartet wird. Es ist schwierig, solche Teilchen, die mit dem Temperaturanstieg des Wafers auftreten, in einem herkömmlichen Verfahren zu entfernen.
  • Zusammenfassung der Erfindung:
  • Es ist ein Ziel der vorliegenden Erfindung, solche Teilchen, die mit einem Temperaturanstieg eines Wafers auftreten, nachdem der Wafer auf einer Anziehungsfläche eines elektrostatischen Halters angeordnet wurde, zu entfernen.
  • Diese Erfindung bezieht sich auf ein Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter, wie dies in Anspruch 1 dargelegt ist.
  • Die Erfinder haben Untersuchungen angestellt, um Teilchen, die mit dem Temperaturanstieg eines Wafers auftreten, nachdem dieser auf eine Anziehungsfläche eines elektrostatischen Halters angezogen wurden, zu reduzieren. Demgemäß verfügen die Erfinder über das folgende Wissen: Zuvor war man überzeugt, dass der Wafer kaum auf der Anziehungsfläche des elektrostatischen Halters aus Keramikmaterial aufgeschichtet ist, wenn die Teilchen aufgrund des Stoßes, wenn der Wafer mit der Anziehungsfläche kollidiert, auftreten. Daraus ergibt sich, dass es ein Mittel zur Reduktion der Stöße bei der Kollision zu geben hat. Die Erfinder haben aber im Gegensatz zu ihren Erwartungen herausgefunden, dass die Teilchen tatsächlich aber aufgrund des Unterschieds in der Wärmeausdehnung zwischen dem Wafer und dem elektrostatischen Halter auftreten, wenn der Wafer auf dem elektrostatischen Halter aufgesetzt wird.
  • Die Erfinder haben auf Grundlage der obigen Erkenntnisse herausgefunden, dass ein Mittel, wodurch die Spannungen aufgrund des Unterschieds in der Wärmeausdehnung zwischen dem Wafer und dem elektrostatischen Halter durch das Gleitenlassen des Wafers relativ zur Anziehungsfläche während der Zeitspanne abgebaut werden, in welcher ausgehend von nur der Anziehung des Wafers auf den elektrostatischen Halter eine bestimmte Sättigungstemperatur erreicht wird, angenommen wird, wodurch die Teilchen beträchtlich reduziert werden.
  • Die Bezeichnung "Sättigungstemperatur" bezeichnet eine stabile Temperatur des Wafers, wenn ein gegebener Wärmewert in einem System, das den Wafer und den elektrostatischen Halter in einem Zustand enthält, in welchem der Wafer auf dem elektrostatischen Halter mit einer bestimmten Anziehungskraft aufgesetzt ist, erreicht wird. Somit ändert sich auch die Sättigungstemperatur, wenn sich die erwünschte Anziehungskraft oder der Wärmewert des Systems ändern.
  • Kurze Beschreibung der Zeichnungen:
  • Zum besseren Verständnis dieser Erfindung wird ein Bezug zu den begleitenden Zeichnungen hergestellt, worin:
  • 1 ein beispielhaftes Diagramm eines Spannungsverlaufs V1 und eines Temperaturverlaufs T1 ist,
  • 2 ein beispielhaftes Diagramm eines Spannungsverlaufs V2 und eines Temperaturverlaufs T2 ist,
  • 3 ein beispielhaftes Diagramm eines Spannungsverlaufs V3 und eines Temperaturverlaufs T3 ist,
  • 4 ein beispielhaftes Diagramm eines Spannungsverlaufs V4 und eines Temperaturverlaufs T4 ist, und
  • 5 eine schematische Blockansicht einer bevorzugten Ausführungsform zur Durchführung eines Verfahrens der vorliegenden Erfindung ist.
  • Beschreibung der bevorzugten Ausführungsformen:
  • Wenn bei der Anziehung die Temperatur des Wafers ansteigt, so kommt es zu einem Unterschied in der Wärmeausdehnung zwischen dem Wafer und der Anziehungsfläche. Zu diesem Zeitpunkt kann, obwohl ein Mittel zum Abbau von Spannungen aufgrund des Unterschieds in der Wärmeausdehnung nicht beschränkt ist, ein Mittel verwendet werden, in welchem der Wafer relativ zur Anziehungsfläche gleiten gelassen wird, indem im Grunde genommen der Schritt der Verringerung der Anziehungskraft auf den Wafer bereitgestellt wird. Das Gleitenlassen kann beobachtet werden, indem die Oberfläche des Wafers unter dem Mikroskop beobachtet wird.
  • Ein Mittel zur Reduktion der Anziehungskraft auf den Wafer, so dass nach dem Anziehen des Wafers das Gleitenlassen ausgelöst werden kann, ist nicht eingeschränkt, wobei das folgende Mittel vorzugsweise verwendet werden kann.
  • Das Mittel besteht darin, eine angelegte Spannung an dem elektrostatischen Halter zu steuern. Das konkrete Mittel besteht darin, eine gepulste Spannung an den elektrostatischen Halter anzulegen. Dadurch kann das Ziel der vorliegenden Erfindung realisiert werden, und die Temperatur des Wafers kann in einer kürzeren Zeitspanne erhöht werden, als wenn der Wafer nur auf dem elektrostatischen Halter angeordnet wird, so dass die Behandlungszeit des Wafers verkürzt werden kann.
  • 1 zeigt schematisch ein Beispiel eines angelegten Spannungsmusters V1 und eines Temperaturanstiegverlaufs des Wafers als Funktion der Zeit. In diesem Verfahren wird eine gepulste Spannung zwischen 0 und VS als erwünschte Spannung angelegt. Indem die Spannung VS angelegt wird, kommt es zu einer Anziehungskraft, die ausreicht, um den Wafer zu erhitzen, und die Temperatur des Wafers wird erhöht. Wird keine Spannung angelegt, so bleibt die Temperatur beinahe konstant. Darüber hinaus beginnt der Wafer damit, relativ zur Anziehungsfläche zu gleiten, wodurch Spannung abgebaut wird, da die Anziehungskraft abnimmt, wenn keine Spannung angelegt wird. Wird die Temperatur des Wafers in jedem der Spannungsabbauschritte als TA1 bis TA4 bezeichnet, und wenn die Sättigungstemperatur als TS bezeichnet wird, betragen der Temperaturunterschied des Wafers zwischen den nachfolgenden Schritten des Spannungsabbaus und der Temperaturunterschied zwischen TA4 und TS im letzten Spannungsabbauschritt nicht mehr als 50 °C oder weniger, insbesondere nicht mehr als 46 °C oder weniger.
  • Die Anzahl der Pulse ist nicht besonders beschränkt, und auch die Spannungswerte bei hoher angelegter Spannung und bei niedriger angelegter Spannung sind nicht beschränkt, aber der Spannungswert bei niedriger angelegter Spannung beträgt vorzugsweise nicht mehr als die Hälfte einer erwünschten Spannung VS oder weniger. Darüber hinaus kann eine negative Vorspannung angelegt werden.
  • Eine an den elektrostatischen Halter anzulegende Spannung kann ebenfalls kontinuierlich auf die Sättigungstemperatur erhöht werden. In diesem Fall kann die Behandlungszeit verkürzt werden, da das Ziel der vorliegenden Erfindung erreicht ist und darüber hinaus die Temperatur des Wafers in einer kurzen Zeitspanne erhöht werden kann.
  • 2 veranschaulicht schematisch als eine Funktion der Zeit ein Beispiel für ein angelegtes Spannungsmuster V2 und einen Anstiegsverlauf der Temperatur des Wafers im obigen Fall. In diesem Beispiel wird, nachdem eine niedrige Spannung VA1 angelegt ist, eine Spannung angelegt, die sich zur erwünschten Spannung VS hin erhöht. Das Anlegen der niedrigen Spannung VA1, wodurch die Anziehungskraft gesteigert und dadurch der Wafer relativ zur Anziehungsfläche gleiten gelassen wird, stellt den Spannungsabbauschritt dar. Wird die erste Temperatur des Wafers als T0 und die Temperatur des Spannungsabbauschritts als TA5 bezeichnet, so beträgt der Unterschied zwischen TA5 und TS nicht mehr als 50 °C, noch bevorzugter nicht mehr als 46 °C. Darüber hinaus beträgt der Wert der niedrigen Spannung VA1 vorzugsweise nicht mehr als die Hälfte der erwünschten Spannung VS.
  • 3 veranschaulicht schematisch als eine Funktion der Zeit ein Beispiel für ein angelegtes Spannungsmuster V3 und einen Anstiegsverlauf der Temperatur des Wafers. In diesem Beispiel wird, nachdem eine niedrige Spannung VA2 angelegt ist, die erwünschte Spannung VS angelegt. Das Anlegen der niedrigen Spannung VA2, wodurch die Anziehungskraft verringert und der Wafer relativ zur Anziehungsfläche gleiten gelassen wird, stellt den Spannungsabbauschritt dar. Wird die erste Temperatur des Wafers als T0 und die Temperatur des Spannungsabbauschritts als TA6 bezeichnet, so beträgt der Temperaturunterschied zwischen TA6 und TS nicht mehr als 50 °C oder weniger, noch mehr bevorzugt nicht mehr als 46 °C oder weniger.
  • Darüber hinaus kann der Wafer zur Anziehungsfläche gleiten gelassen werden, indem ein Backside-Gas zwischen der Anziehungsfläche und dem Wafer strömen gelassen wird, wenn die Spannung an den elektrostatischen Halter angelegt wird. 4 veranschaulicht schematisch als eine Funktion der Zeit ein Beispiel für ein angelegtes Spannungsmuster V4 und einen Anstiegsverlauf der Temperatur des Wafers. In diesem Beispiel wird die erwünschte Spannung VS von Beginn an angelegt, während das gepulste Backside-Gas intermittierend während einer Zeitperiode G strömen gelassen wird. Die Temperatur des Wafers wird während der Zeitspanne, in welcher das Backside-Gas strömen gelassen wird, gleichförmig erhöht. Danach wird die Anziehungskraft durch den Druck des Backside-Gases verringert, und dadurch wird der Wafer relativ zur Anziehungsfläche gleiten gelassen, und die Spannung wird abgebaut.
  • Wird jede der Temperaturen der Spannungsabbauschritte als TA1 bis TA10 bezeichnet, und wird die Sättigungstemperatur als TS bezeichnet, so betragen der Temperaturunterschied zwischen den nachfolgenden Spannungsabbauschritten und der Temperaturunterschied zwischen der Temperatur TA10 des letzten Spannungsabbauschritts und der Sättigungstemperatur TS nicht mehr als 50 °C oder weniger, und noch bevorzugter nicht mehr als 46 °C oder weniger.
  • Das obige Verfahren gemäß der vorliegenden Erfindung kann mithilfe der folgenden Einrichtung zur Herstellung von Halbleitern durchgeführt werden. Die Einrichtung weist einen elektrostatischen Halter mit einer Anziehungsfläche auf, um einen Halbleiter-Wafer anzuordnen, eine Energiequelle, um eine Spannung an den elektrostatischen Halter anzulegen, ein Steuersystem, um eine Spannung von der Energiequelle zu steuern, bevor die Temperatur des Halbleiter-Wafers die Sättigungstemperatur erreicht.
  • In 5 wird ein elektrostatischer Halter 14, um einen Wafer 16 anzubringen, auf einem Trägerpodest 12 durch eine Heizvorrichtung 13 in einer Vakuumkammer 1 installiert. Danach werden ein Thermoelement 11 zur Messung der Temperatur des elektrostatischen Halters 14 und ein Infrarot-Emissionsthermometer 7 als ein Temperaturmessmittel des Wafers zum Messen der Temperatur des Wafers 1 angeordnet. Darüber hinaus sind ein Hebestift 15 und eine Hebestift-Anhebausrüstung 9 zum Anziehen des Wafers 16 auf den elektrostatischen Halter 14 und zum Lösen dieses davon vorgesehen.
  • Der Wafer 16 wird zur Vakuumkammer 1 befördert und in der obigen Position auf dem Hebestift 15 angebracht. Danach wird der Hebestift 15 durch die Hebestift-Anhebausrüstung 9 nach unten bewegt, und dadurch wird der Wafer 16 auf dem elektrostatischen Halter 14 angeordnet. Die Bezugsziffer "2" bezeichnet eine Vakuumpumpe.
  • Die Heizvorrichtung 13 wird durch eine Heizvorrichtungssteuerung 5 betrieben, wodurch der elektrostatische Halter 14 auf eine bestimmte Temperatur erhitzt wird. Der Wafer wird auf einer Anziehungsfläche des elektrostatischen Halters 14 angeordnet und darauf durch Betrieb mit den elektrostatischen Energiequellen 6 und 10 angebracht. In diesem Fall wird die Temperatur des Wafers mit dem Infrarot-Emissionsthermometer 7 überwacht, die Temperatur des elektrostatischen Halters 14 wird durch das Thermoelement 11 überwacht, und danach werden die durch die Überwachung gewonnenen Daten in Echtzeit zu einem Steuersystem 8 übermittelt. Die Steuerung der an den elektrostatischen Halter angelegten Spannung und der Temperatur des Wafers wird, wie bereits zuvor angesprochen, durch den Betrieb des Steuersystems 8 durchgeführt.
  • Nach der Filmbildung wird die angelegte Spannung an dem elektrostatischen Halter abgeschaltet, und der Wafer 16 wird vom elektrostatischen Halter gelöst, indem der Hebestift 15 nach oben bewegt wird.
  • Beispiele:
  • Beispiel 1
  • Indem eine solche Einrichtung wie in 5 verwendet und einem solchen Spannungsverlauf wie in 1 gefolgt wird, wird ein Wafer aufgesetzt. Danach wurde der Wafer zu einer Vakuumkammer bei einem Druck von 1,33 × 10–3 Pa (10–5 Torr) befördert. Wurde die Temperatur T0 des Wafers unmittelbar vor der Anziehung durch ein Infrarot-Emissionsthermometer gemessen, so betrug die Temperatur 246 °C. Die Temperatur des elektrostatischen Halters wurde stabil mit 320 °C festgelegt, und der Wafer mit einer Dimension von 203 mm (8 Zoll) wurde auf seiner Anziehungsfläche angeordnet. In diesem Fall war eine Spiegelfläche des Wafers nach unten gerichtet. Eine solche gepulste Spannung, wie sie in 1 dargestellt ist, wurde an die Elektrode innerhalb des elektrostatischen Halters angelegt, unter der Bedingung, dass die VS 300 V betrug, wobei die Anlegungszeit der 300 V gepulsten Spannung 4 Sekunden und das Intervall der gepulsten Spannung 1 Sekunde betrug. Die gepulste Spannung wurde durch 12 Pulse angelegt, und danach wurde der Wafer vom elektrostatischen Halter gelöst.
  • Wurde die Zahl von Teilchen auf dem Wafer durch einen Wafer-Protraktor (WM-1500, hergestellt von Topcon Co., Ltd.) gemessen, so wurden 1.500 Teilchen mit nicht weniger als 0,2 μm beobachtet. Darüber hinaus wurde ein Wafer mit einer Dimension des Thermoelements von 203 mm (8 Zoll; 17 Messpunkte) verwendet, und es wurde die Temperaturänderung des Wafers durch Anlegen einer Spannung gemessen, wobei ein ähnlicher Vorgang wie der oben beschriebene verfolgt wurde. Wurde 4 Sekunden lang eine Spannung von 300 V angelegt, so wird die Temperatur des Wafers im Vergleich zum Zeitpunkt vor der Anziehung um 20 °C erhöht. Wird die Spannung nicht 1 Sekunde lang angelegt, so wird die Temperatur des Wafers nicht verringert. Nach dem obigen Vorgang wird die Temperatur des Wafers beinahe gleichförmig während der Spannungsanlegung erhöht, und sie erreicht eine Sättigungstemperatur von 307 °C. Der Temperaturanstieg des Wafers während des Anlegens einer gepulsten Spannung betrug nicht mehr als 20 °C oder weniger.
  • Beispiel 2
  • Ein Wafer wurde auf einer Anziehungsfläche eines elektrostatischen Halters angeordnet und darauf durch Anlegen einer Spannung in derselben Art und Weise wie in Beispiel 1 befestigt. Danach betrug die Spannungsperiode während des Anlegens der gepulsten Spannung von 300 V 5 Sekunden, und das Intervall der Spannung betrug 1 Sekunde. Eine solche gepulste Spannung wurde in 10 Zyklen angelegt, abgeschaltet, und danach wurde der Wafer gelöst. Wurde die Zahl von Teilchen auf ähnliche Weise wie in Beispiel 1 gemessen, so wurden 1.700 Teilchen mit nicht weniger als 0,2 μm beobachtet. Darüber hinaus wurde ein auf einem Thermoelement befestigter Wafer verwendet, und es wurde die Temperaturänderung in jedem Punkt des Wafers gemessen, wobei die Temperatur wie im Beispiel 1 gleichförmig anstieg. Der Temperaturanstieg des Wafers während der Anlegung einer gepulsten Spannung betrug nicht mehr als 35 °C oder weniger, und der Unterschied zwischen der Temperatur des Wafers vor der Anziehung und seiner Sättigungstemperatur betrug 150 °C.
  • Beispiel 3
  • Ein Wafer wurde angebracht, wieder gelöst, und es wurde die Zahl von Teilchen auf dem Wafer auf ähnliche Weise wie in Beispiel 1 gemessen. Danach wurden ein solcher angelegter Spannungsverlauf und ein Temperaturanstiegsverlauf des Wafers wie in 2 verwendet, unter der Bedingung, dass VA1 100V, VS 300 V und die Spannungsanstiegsrate von 300 V auf 100 V 20V/min betrug. Danach wurde die angelegte Spannung 1 Minute lang auf 300 V gehalten. Nachdem die Spannung abgeschaltet und der Wafer gelöst worden war, wurde die Zahl von Teilchen auf ähnliche Weise wie im Beispiel 1 gemessen. Daraus ergibt sich, dass 1.650 Teilchen mit nicht weniger als 0,2 μm beobachtet wurden.
  • Wurde ein auf einem Thermoelement befestigter Wafer verwendet, und wurde die Temperaturänderung des Wafers in jeder Position dessen bei Anlegen der Spannung gemessen, so betrug der Unterschied zwischen der Temperatur des Wafers und seiner Sättigungstemperatur 60 °C. Nach dem Anziehen wurde die Temperatur des Wafers gleichförmig 10 Minuten lang auf die Sättigungstemperatur erhöht.
  • Beispiel 4
  • Ein Wafer wurde angebracht, wieder gelöst, und es wurde die Zahl von Teilchen auf dem Wafer auf ähnliche Weise wie in Beispiel 1 gemessen. Danach wurden ein solcher angelegter Spannungsverlauf und ein Temperaturanstiegsverlauf des Wafers wie in 3 verwendet, unter der Bedingung, dass VA2 110V, VS 300 V betrug und eine angelegte Spannung 1 Minute lang auf 300 V gehalten wurde. Danach wurden 1.800 Teilchen mit nicht weniger als 0,2 μm beobachtet.
  • Wurde ein auf einem Thermoelement befestigter Wafer verwendet, und wurde die Temperaturänderung des Wafers in jeder Position dessen bei Anlegen der Spannung gemessen, so betrug die Temperatur des Wafers 40 Sekunden nach Beginn der Spannungsanlegung von 110 V um mehr als 58 °C mehr als vor der Anziehung. Durch die Änderung des Spannungswerts auf 300 V wurde die Temperatur des Wafers um 32 °C erhöht und erreichte Sättigungstemperatur.
  • Beispiel 5
  • Ein Wafer wurde angebracht, wieder gelöst, und es wurde die Zahl von Teilchen auf dem Wafer auf ähnliche Weise wie in Beispiel 1 gemessen. Danach wurden ein solcher angelegter Spannungsverlauf und ein Temperaturanstiegsverlauf des Wafers wie in 4 verwendet, unter der Bedingung, dass VS 300 V betrug. Darüber hinaus wurde in diesem Fall ein Backside-Gas 1 Sekunde lang eingeleitet, so dass der Druck 9330 Pa (70 Torr) betrug, und 1 Sekunde, nachdem eine Spannung von 300 V angelegt wurde, evakuiert. Danach wurde dieser Vorgang 20 Mal wiederholt.
  • Der Wafer wurde 1 Minute später gelöst, nachdem die obige Spannung angelegt wurde. Es wurden 1.900 Teilchen mit nicht weniger als 0,2 μm beobachtet.
  • Die Anziehungskraft während des Einleitens des Backside-Gases von 9330 Pa (70 Torr) entspricht jener während des Anlegens einer Spannung von 110 V in Beispiel 4.
  • Vergleichsbeispiel 1
  • Ein Wafer wurde angebracht, wieder gelöst, und danach wurde die Zahl von Teilchen auf dem Wafer auf ähnliche Weise wie in Beispiel 1 gemessen. Danach wurden ein solcher angelegter Spannungsverlauf und ein Temperaturanstiegsverlauf des Wafers wie in 4 verwendet, aber es wurde kein Backside-Gas verwendet. Der Wafer wurde 1 Minute, nachdem eine Spannung von 300 V angelegt worden war, gelöst. Es wurden 4.500 Teilchen mit nicht weniger als 0,2 μm beobachtet. Der Temperaturunterschied vor und nach der Anziehung betrug 69 °C.
  • Wie oben bereits angesprochen wurde, können gemäß der vorliegenden Erfindung die Teilchen, die mit dem Temperaturanstieg des Wafers auftreten, nachdem dieser auf der Anziehungsfläche des elektrostatischen Halters angeordnet wurde, reduziert werden.

Claims (6)

  1. Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter, umfassend die folgenden Schritte: Anordnen eines Wafers (16) auf einer Anziehungsfläche eines elektrostatischen Halters (14) in einem Zustand, in dem die Temperatur des Wafers niedriger als die der Anziehungsfläche ist, Anziehen des Wafers auf die Anziehungsfläche durch Anlegen einer Spannung an den elektrostatischen Halter, Abbau von Spannungen aufgrund eines Unterschieds in der Wärmeausdehnung zwischen dem Wafer und dem elektrostatischen Halter durch das Gleitenlassen des Wafers relativ zur Anziehungsfläche, bevor die Temperatur des Wafers eine Sättigungstemperatur erreicht, und Erhöhen der Temperatur des Wafers ausgehend von seiner Temperatur, die niedriger als die der Anziehungsfläche ist, auf eine Sättigungstemperatur, worin der Unterschied zwischen der Sättigungstemperatur und der Temperatur des Wafers in einem letzten Spannungsabbauschritt, bevor der Wafer die Sättigungstemperatur erreicht, 50 °C oder weniger beträgt.
  2. Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter nach Anspruch 1, worin der Wafer relativ zur Anziehungsfläche gleiten gelassen wird, indem die an den elektrostatischen Halter anzulegende Spannung gesteuert wird.
  3. Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter nach Anspruch 2, worin die Spannung eine gepulste Spannung ist.
  4. Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter nach Anspruch 2, worin die Spannung schrittweise bis auf die Sättigungsspannung angehoben wird.
  5. Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter nach Anspruch 2, worin die Spannung kontinuierlich bis auf die Sättigungsspannung angehoben wird.
  6. Verfahren zur Reduktion von Teilchen von einem elektrostatischen Halter nach Anspruch 1, worin der Wafer relativ zum Wafer gleiten gelassen wird, indem eine auf den Wafer wirkende Anziehungskraft des elektrostatischen Halters durch das Durchströmenlassen eines Backside-Gases zwischen der Anziehungsfläche und dem Wafer reduziert wird, wenn die Spannung an den elektrostatischen Halter angelegt wird.
DE69927439T 1998-07-06 1999-07-05 Verfahren zur Verminderung von Teilchen von einem elektrostatischen Halter Expired - Lifetime DE69927439T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19035098 1998-07-06
JP10190350A JP2000021964A (ja) 1998-07-06 1998-07-06 静電チャックのパーティクル発生低減方法および半導体製造装置

Publications (2)

Publication Number Publication Date
DE69927439D1 DE69927439D1 (de) 2006-02-09
DE69927439T2 true DE69927439T2 (de) 2006-06-22

Family

ID=16256740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69927439T Expired - Lifetime DE69927439T2 (de) 1998-07-06 1999-07-05 Verfahren zur Verminderung von Teilchen von einem elektrostatischen Halter

Country Status (6)

Country Link
US (2) US6252758B1 (de)
EP (1) EP0971391B1 (de)
JP (1) JP2000021964A (de)
KR (2) KR100353021B1 (de)
DE (1) DE69927439T2 (de)
TW (1) TW417146B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021964A (ja) * 1998-07-06 2000-01-21 Ngk Insulators Ltd 静電チャックのパーティクル発生低減方法および半導体製造装置
JP2002009140A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 静電チャック装置
JP2002009141A (ja) * 2000-06-26 2002-01-11 Anelva Corp 静電吸着機構を備えた真空処理装置、および静電吸着機構の動作制御方法
JP2002280365A (ja) * 2001-03-19 2002-09-27 Applied Materials Inc 静電チャックのクリーニング方法
US7335315B2 (en) * 2002-06-17 2008-02-26 Mitsubishi Heavy Industries, Ltd. Method and device for measuring wafer potential or temperature
US7073217B2 (en) * 2004-11-24 2006-07-11 Stevenson Edward F Folding multimodal sofa beds for recreational vehicles
US20080180873A1 (en) * 2007-01-31 2008-07-31 Applied Materials, Inc. Securing a substrate to an electrostatic chuck
KR101232234B1 (ko) * 2007-06-21 2013-02-12 에이에스엠엘 네델란즈 비.브이. 클램핑 디바이스 및 대상물 로딩 방법
US9013682B2 (en) 2007-06-21 2015-04-21 Asml Netherlands B.V. Clamping device and object loading method
US8446566B2 (en) 2007-09-04 2013-05-21 Asml Netherlands B.V. Method of loading a substrate on a substrate table and lithographic apparatus and device manufacturing method
US20080316461A1 (en) * 2007-06-21 2008-12-25 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7782591B2 (en) * 2007-06-22 2010-08-24 Lam Research Corporation Methods of and apparatus for reducing amounts of particles on a wafer during wafer de-chucking
US20090086187A1 (en) * 2007-08-09 2009-04-02 Asml Netherlands Lithographic Apparatus and Device Manufacturing Method
US20090109595A1 (en) * 2007-10-31 2009-04-30 Sokudo Co., Ltd. Method and system for performing electrostatic chuck clamping in track lithography tools
JP2010056353A (ja) 2008-08-29 2010-03-11 Renesas Technology Corp 半導体装置の製造方法
US9991147B2 (en) * 2009-09-01 2018-06-05 Hermes Microvision, Inc. Wafer grounding and biasing method, apparatus, and application
US9399812B2 (en) * 2011-10-11 2016-07-26 Applied Materials, Inc. Methods of preventing plasma induced damage during substrate processing
JP5933222B2 (ja) * 2011-11-08 2016-06-08 東京エレクトロン株式会社 温度制御方法、制御装置及びプラズマ処理装置
JP2013191802A (ja) 2012-03-15 2013-09-26 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP6202720B2 (ja) * 2013-03-29 2017-09-27 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6075555B2 (ja) * 2013-07-05 2017-02-08 日新イオン機器株式会社 静電チャックシステムおよび半導体製造装置
US9530626B2 (en) * 2014-07-25 2016-12-27 Tokyo Electron Limited Method and apparatus for ESC charge control for wafer clamping
JP6407694B2 (ja) * 2014-12-16 2018-10-17 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN106024682B (zh) * 2015-03-31 2020-07-21 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
WO2017182216A1 (en) * 2016-04-20 2017-10-26 Asml Netherlands B.V. Substrate support, lithographic apparatus and loading method
US10242893B2 (en) 2017-06-20 2019-03-26 Applied Materials, Inc. Method and apparatus for de-chucking a workpiece using a swing voltage sequence
JP7304188B2 (ja) 2019-03-29 2023-07-06 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7341043B2 (ja) 2019-12-06 2023-09-08 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11607716B1 (en) 2020-06-23 2023-03-21 Kla Corporation Systems and methods for chuck cleaning
CN115621185A (zh) * 2021-07-13 2023-01-17 长鑫存储技术有限公司 沉积设备的控制方法及控制系统
CN113628958A (zh) * 2021-07-29 2021-11-09 华虹半导体(无锡)有限公司 半导体器件的制备方法
CN114400174B (zh) * 2022-01-18 2023-10-20 长鑫存储技术有限公司 一种等离子体处理装置及其处理晶片的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181622A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd 半導体装置の製造方法
JPH0640027B2 (ja) * 1985-11-07 1994-05-25 光洋リンドバ−グ株式会社 光加熱処理装置における被加熱処理物温度の測定方法
US5147498A (en) * 1990-04-09 1992-09-15 Anelva Corporation Apparatus for controlling temperature in the processing of a substrate
JP2939771B2 (ja) 1990-04-09 1999-08-25 アネルバ 株式会社 半導体ウエハーの処理方法および装置
KR0165898B1 (ko) * 1990-07-02 1999-02-01 미다 가쓰시게 진공처리방법 및 장치
JPH04206546A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd プラズマ処理方法および装置
US5325261A (en) * 1991-05-17 1994-06-28 Unisearch Limited Electrostatic chuck with improved release
JP2941572B2 (ja) * 1992-08-11 1999-08-25 三菱電機株式会社 プラズマエッチング装置及び半導体装置の製造方法
JPH06151568A (ja) * 1992-11-02 1994-05-31 Nippon Steel Corp 静電チャック装置
TW277139B (de) * 1993-09-16 1996-06-01 Hitachi Seisakusyo Kk
JPH07245336A (ja) 1994-03-03 1995-09-19 Fujitsu Ltd 静電チャックおよびその表面処理方法
US5459632A (en) * 1994-03-07 1995-10-17 Applied Materials, Inc. Releasing a workpiece from an electrostatic chuck
JPH0855900A (ja) 1994-08-11 1996-02-27 Fujitsu Ltd 静電吸着方法とその装置と半導体装置の製造方法
JP3451410B2 (ja) * 1994-10-07 2003-09-29 富士通株式会社 ドライエッチング方法
EP0871843B1 (de) * 1994-10-17 2003-05-14 Varian Semiconductor Equipment Associates Inc. Montageelement und methode zum klemmen eines flachen, dünnen und leitfähigen werkstückes
JPH08191098A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 静電吸着装置
JPH08213362A (ja) * 1995-02-02 1996-08-20 Sony Corp プラズマ処理装置およびプラズマ処理方法
US5982986A (en) * 1995-02-03 1999-11-09 Applied Materials, Inc. Apparatus and method for rotationally aligning and degassing semiconductor substrate within single vacuum chamber
JPH08316297A (ja) * 1995-05-24 1996-11-29 Sony Corp 静電チャック及びその制御方法
US6140612A (en) * 1995-06-07 2000-10-31 Lam Research Corporation Controlling the temperature of a wafer by varying the pressure of gas between the underside of the wafer and the chuck
JP3563224B2 (ja) * 1996-03-25 2004-09-08 住友電気工業株式会社 半導体ウエハの評価方法、熱処理方法、および熱処理装置
US5746928A (en) * 1996-06-03 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd Process for cleaning an electrostatic chuck of a plasma etching apparatus
JPH1014266A (ja) * 1996-06-21 1998-01-16 Sony Corp 静電チャック装置及び静電チャックを用いたウエハの保持方法及び静電チャックからのウエハの脱着方法
US5793192A (en) * 1996-06-28 1998-08-11 Lam Research Corporation Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
TW334609B (en) * 1996-09-19 1998-06-21 Hitachi Ltd Electrostatic chuck, method and device for processing sanyle use the same
JPH09191005A (ja) * 1996-12-26 1997-07-22 Hitachi Ltd 試料温度制御方法及び真空処理装置
US5910011A (en) * 1997-05-12 1999-06-08 Applied Materials, Inc. Method and apparatus for monitoring processes using multiple parameters of a semiconductor wafer processing system
JPH1167883A (ja) * 1997-08-14 1999-03-09 Sony Corp 静電チャック
JPH11251418A (ja) * 1998-03-02 1999-09-17 Ulvac Corp 真空処理方法
JP2000021964A (ja) * 1998-07-06 2000-01-21 Ngk Insulators Ltd 静電チャックのパーティクル発生低減方法および半導体製造装置

Also Published As

Publication number Publication date
US6975497B2 (en) 2005-12-13
JP2000021964A (ja) 2000-01-21
KR100412119B1 (ko) 2003-12-24
EP0971391A3 (de) 2002-10-02
KR20010070935A (ko) 2001-07-27
DE69927439D1 (de) 2006-02-09
KR100353021B1 (ko) 2002-09-16
US6252758B1 (en) 2001-06-26
EP0971391B1 (de) 2005-09-28
KR20000011428A (ko) 2000-02-25
EP0971391A2 (de) 2000-01-12
TW417146B (en) 2001-01-01
US20010002871A1 (en) 2001-06-07

Similar Documents

Publication Publication Date Title
DE69927439T2 (de) Verfahren zur Verminderung von Teilchen von einem elektrostatischen Halter
EP3433875B1 (de) Verfahren zum bonden von substraten
DE69832619T2 (de) Kompensierung in einem halbleiter-herstellungsprozess mittels nicht-gleichmässigem ionen-implantierungsverfahren
DE60031823T2 (de) Drahtsäge und schneidverfahren
EP1812957B1 (de) Verfahren und vorrichtung zum thermischen behandeln von substraten
EP3103135B1 (de) Verfahren und vorrichtung zum bonden von substraten
DE60022221T2 (de) Apparat für die bearbeitung von halbleitern
DE69630314T2 (de) Hubstift aus formgedächtnislegierung für eine anlage zur behandlung von halbleitern
DE2110289C3 (de) Verfahren zum Niederschlagen von Halbleitermaterial und Vorrichtung zu seiner Durchführung
EP0021140A1 (de) Ionenquelle in einer Vakuumkammer und Verfahren zum Betrieb derselben
DE112005000153T5 (de) Erweiterte Multidruck-Werkstückprozessierung
DE60037188T2 (de) Verfahren zum Betreiben eines Suszeptors für Halbleiterscheiben
AT408287B (de) Verfahren und vorrichtung zum trocknen von scheibenförmigen substraten der halbleitertechnik
DE112015006038T5 (de) Verfahren zur vorbereitung für die wiederinbetriebnahme eines reaktors für das züchten von epitaxialen wafern
DE10159170B4 (de) Polarisierungsvorrichtung und -verfahren
EP1297398A2 (de) Verfahren und vorrichtung zum thermischen behandeln von objekten
DE4437361A1 (de) Verfahren und Vorrichtung für Transiente Schnellheizprozesse
DE102014104171A1 (de) Halbleiterbauelemente und Verfahren zum Herstellen von Halbleiterbauelementen
DE112018000150T5 (de) Kompensierte positionsspezifische bearbeitungsvorrichtung und verfahren
DE102004039443A1 (de) Verfahren zum thermischen Behandeln von scheibenförmigen Substraten
DE112008000994B4 (de) Mikrochip mit aktiver Temperatursteuerung und Verfahren zu dessen Herstellung
DE112015006033T5 (de) Verfahren zum Vorbereiten eines erneuten Starts eines Reaktors für epitaxisches Wachstum auf einem Wafer
EP1060504A2 (de) Vorrichtung für eine thermische behandlung von substraten
DE102007059717B4 (de) Vorrichtung und Verfahren zur Herstellung von Mikrobauteilen sowie Verwendung einer derartigen Vorrichtung
DE3934140A1 (de) Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition