EP0284856A2 - Method of processing the content of an image refresh memory, and device for carrying out this method - Google Patents

Method of processing the content of an image refresh memory, and device for carrying out this method Download PDF

Info

Publication number
EP0284856A2
EP0284856A2 EP19880103819 EP88103819A EP0284856A2 EP 0284856 A2 EP0284856 A2 EP 0284856A2 EP 19880103819 EP19880103819 EP 19880103819 EP 88103819 A EP88103819 A EP 88103819A EP 0284856 A2 EP0284856 A2 EP 0284856A2
Authority
EP
European Patent Office
Prior art keywords
memory
image
processing
word
words
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP19880103819
Other languages
German (de)
French (fr)
Other versions
EP0284856A3 (en
Inventor
Helmut Koch
Rudolf Diepold-Scharnitzky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wincor Nixdorf International GmbH
Original Assignee
Wincor Nixdorf International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wincor Nixdorf International GmbH filed Critical Wincor Nixdorf International GmbH
Publication of EP0284856A2 publication Critical patent/EP0284856A2/en
Publication of EP0284856A3 publication Critical patent/EP0284856A3/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area

Definitions

  • the invention relates to a method for processing the memory content of an image repetition memory, in which the memory words of at least one image line can be addressed with a common memory line address and in each case one memory column address.
  • the invention further relates to a circuit arrangement for carrying out the method.
  • Refresh memories are used in data display devices to keep the information to be displayed on a screen ready for cyclic reading, so that they are displayed with a refresh rate corresponding to the cycle time.
  • the refresh rate determines the picture quality, because if it is below about 70 Hz, the picture is restless, ie there is a flickering effect. This is particularly the case with positive image display, particularly graphic symbols, in which dark characters are reproduced on a light background.
  • a refresh rate of 70 Hz corresponds to a cycle time of 14.2 ms.
  • information changes can be carried out on the one hand by changing the image, on the other hand by changes within a current image.
  • the latter type of information change is relevant e.g. when editing texts and graphic information, and these information changes are made by direct access to the image repetition memory. This can involve changes to information with and without changing its position on the screen.
  • copying or moving image sections can be considered. If the data processing carried out with such an information change is slower than the cycle time of the image repetition, the information change on the screen is perceived as a step-like movement or as a progressive image change, which is undesirable in most cases, since image changes of this type mean when using a Data display device unnecessary expenditure of time.
  • the data processing carried out when the information is changed in connection with the image repetition memory is carried out in a so-called graphics coprocessor, which is in addition to the required computer in the data display device is provided.
  • graphics coprocessor which is in addition to the required computer in the data display device.
  • the type HD63484 from Hitachi requires a time of approximately one second to copy an image area with a size of 1000 x 1000 pixels.
  • Such long information processing is in no way suitable to avoid the above-mentioned adverse phenomena, in particular it can be readily recognized that control movements carried out manually are only reproduced on the screen with a considerable delay.
  • the invention solves this problem for a method of the type mentioned in that the processing at least Memory words of an image line to be changed are packaged, for which purpose a single memory line addressing and word-by-word memory column addressing is carried out for read and / or write access for this image line.
  • the invention accelerates the process flow in data processing for changing information in the image repetition memory, by means of which operations to be carried out for changing the information are completed within only a few image repetition times, so that there is a substantial reduction in the adverse effects of internal runtimes and access times. As will be shown, the invention even opens up the possibility of performing these operations within a single image refresh time, so that the undesirable effects of the image display are then completely avoided.
  • the packet-by-packet handling of the memory words to be changed for each image line saves time, since, as is known, image repetition memories are organized in such a way that the memory words of one or more successive image lines can be found under a memory destination address. If the memory words of an image line to be changed are now processed in packets, then only a single memory line addressing has to be carried out, the individual memory words then being reached by the memory column addressing. In this way, internal runtimes and access times are avoided, which are incurred in the previous procedure due to the memory line addressing of each individual memory word of an image line.
  • the invention can now be further developed in such a way that address calculations, sequence controls and lo required for execution in the processing of memory words logic logic circuits can be used.
  • This further development considerably accelerates the data processing when information is changed, so that the total time required for an information change can be in the order of an image repetition time of 14.2 ms.
  • circuit technology instead of microprograms, the operations in question can run so quickly that an essential part of the total expenditure of time is only the internal runtimes and access times of the image repetition memory.
  • the use of circuit technology would likewise bring about an acceleration in the previously known type of process sequence in graphic coprocessors, but the time range of a picture repetition time would not be reached. Only the use of circuit technology in connection with the basic idea of the invention leads to this considerable time advantage.
  • the method according to the invention is advantageously further developed such that the read memory words of an image line are buffered between processing steps. This saves a further amount of time.
  • the processing of memory words in packets according to the invention requires these memory words to be buffered. If the processing of the memory words is subdivided to a certain extent by the intermediate storage, it is possible to put individual processing steps in front of the intermediate memories in the access time that occurs when reading the image repetition memory. This also applies correspondingly to the write operation after the intermediate storage, since the processing steps required after the intermediate storage can then lie in the write memory access time.
  • processing using logic circuits could only utilize the memory access times for memory word processing with considerable circuitry complexity.
  • the read memory words are buffer-stored with a shift in their information content which corresponds to the amount of the image shift that deviates from the integer multiple of a memory word length.
  • the image shift is one of the processing steps that are carried out before the intermediate storage. This also makes a meaningful separation of the operation of the image shift from the operations of other image changes required after the intermediate storage.
  • the invention can advantageously be further developed such that the memory line address and the respective memory line address and the image position-oriented default values for the source position the memory column address and the number of memory words per image line and the number of image lines that are suitable for processing in packets are calculated.
  • This development ensures that the computer one Data display device, in which the invention is applied, is relieved and that time expenditure caused by this computer is avoided.
  • each image line contains a predetermined number of pixels, each of which is defined by an information element belonging to a memory word of the image repetition memory. The number of pixels per memory word thus determines the number of memory words per image line.
  • a word length is indicated in Fig. 1 in the image line 0.
  • Access to the frame buffer is word-organized, i.e. The memory words of one or more successive image lines can be reached with a memory line address.
  • each picture line 0 to n in the picture repetition memory is represented by a sequence of a predetermined number of memory words.
  • Each of these memory words is accessed under a memory row address and a memory column address, the memory words of an image line having a matching memory row address.
  • An image section A is shown in the screen area shown in FIG. 1, the upper left corner of which is formed by the pixel P.
  • This pixel P has the coordinates Xp and Yp.
  • the size of the image section A is defined in the X direction by a predetermined number of pixels and in the Y direction by a predetermined number of lines.
  • the image section A has a height of two image lines. Its length in the X direction does not have to be an integer multiple of the word length of the memory words. Likewise, its left and right boundary lines do not have to coincide with a memory word beginning or a memory word end. This is taken into account in the image section A shown in FIG.
  • image section A begins in the fifth memory word of lines 2 and 3 and ends in the ninth memory word of these lines.
  • FIG. 1 shows a further image section A ⁇ , the position of which on the image field is defined by a point P ⁇ and the size of which corresponds to that of the image section A.
  • the shift results in the coordinates Xp ⁇ and Yp ⁇ for the pixel P ⁇ and additional image sections D and E, shown in broken lines in FIG. 1, which in turn show that the image section A ⁇ also begins and ends within a memory word. In the example shown, these are the eighth and the twelfth memory word of two successive picture lines.
  • the additional image section D need not have the same size as the image section B.
  • the example of a duplication of an image section shown in FIG. 1 is only one possible way of processing memory words according to the method to be described below.
  • pure displacements of image sections are also possible, that is, not the duplication, but rather the displacement of an image section from one position of the image surface to the other.
  • Another type of image processing consists in the logical combination of the memory words of an image section with predetermined information, as a result of which an image section can be changed without shifting on the image surface.
  • the memory words forming this image section A are to be read from the image repetition memory, to be processed and to be rewritten into the image repetition memory at a position corresponding to the screen coordinates Xp ⁇ and Yp ⁇ .
  • the processing of the memory words therefore initially consists in the fact that their information is provided with new memory row and memory column addresses. In this way, there is an information content of the screen memory which corresponds to the image structure shown in FIG. two image sections A and A ⁇ are displayed on the screen, the information contents of which match.
  • Fig. 2 shows schematically and substantially enlarged compared to Fig. 1, the two memory words in which the pixels P and P ⁇ of the two image sections A and A ⁇ shown in Fig. 1 are.
  • the position of the pixels P and P ⁇ in these memory words results in parts A and A ⁇ which lie in the image sections A and A ⁇ and parts B and D which lie outside the image sections A and A ⁇ .
  • a pixel-by-pixel representation of the memory words is provided in FIG. 2, in which each memory word contains 16 pixels.
  • the pixel P is the tenth pixel in the first memory word of the image section A
  • the pixel P ⁇ is the fifth pixel in the first memory word of the image section A ⁇ . From this it can be seen that in a duplication process of the type shown in FIG.
  • FIG. 3 shows the basic structure of a data display device 1 which is equipped with a circuit arrangement 4 operating according to the invention.
  • a circuit arrangement is also referred to as a bit block operator.
  • the data display device 1 contains a system interface 2, via which it is connected to a data processing device, not shown in FIG. 3, whose functions or work results are to be displayed on a screen 7.
  • the information coming from the data processing device is fed in parallel via the system interface 2 to the bit block operator 4 and a graphics controller 3.
  • the graphics controller 3 can be a conventional processor with which the representation of geometric figures on the screen 7 is achieved.
  • the graphics controller 3 has access to an image repetition memory 5, which is constructed from dynamic memory modules, as is customary for image repetition memories.
  • the graphics controller 3 and the bit block operator 4 can change or edit the image information contained in the image repetition memory 5 and contain it in the image repetition memory 5
  • the memory words are read with a reading circuit which causes the information to be displayed on the screen 7.
  • the structure of the data display device 1 shown in FIG. 3 corresponds to conventional technology with the exception of the bit block operator 4.
  • the control circuits for the refresh memory 5 are not shown in FIG. 3, since they are not absolutely necessary for understanding the invention.
  • FIG. 3 A possible embodiment of the bit block operator is shown in block form in FIG.
  • this circuit arrangement is connected on the one hand to the system interface 2 and on the other hand to the image memory 5 and exchanges information with these units. This information exchange takes place via a bus interface 41 with the system interface 2 and via a memory interface 49 with the image repetition memory 5.
  • the circuit arrangement contains a sequence control, not shown in FIG. 4, with which the implementation of the individual steps of the method according to the invention is controlled. This sequence control is connected to all of the functional units shown in FIG. 4 and can be seen in more detail below in connection with the method sequence.
  • the circuit arrangement shown in FIG. 4 has a control section with functional units 42, 43 and 44 and a processing section with functional units 45, 46, 47, 48 and 50.
  • the control section is used to derive processing instructions from the system interface 2 (FIG. 3) Entered here to calculate addresses and processing criteria to be described later, and their functional units 42, 43 and 44 are constructed from logic circuits for this purpose, so that they have practically no time delay can perform the necessary calculations.
  • These are a control register group 42, an arithmetic logic unit 43 for calculating the processing criteria and an address generator 44.
  • the control register group 42 receives its information from the bus interface 41 and can output information to it.
  • the information supplied to it is coordinate and size values of image sections that are to be processed, for example, according to FIG. 1.
  • the control register group 42 also receives information about what type of processing of image sections is to be carried out.
  • the control register group 42 outputs information to the arithmetic logic unit 43. This calculates the physical addresses required for the processing to be carried out, with which the image repetition memory 5 (FIG. 3) can be controlled. It also calculates the processing criteria already mentioned, which are referred to in FIG. 4 as partial word length and displacement value.
  • the shift value corresponds, for example, to the number of pixels by which the pixels P and P ⁇ shown in FIG. 2 are shifted relative to one another in the X direction.
  • the partial word length corresponds to the number of pixels in FIG. 2 by which the pixel P ⁇ is shifted within its memory word relative to the beginning of the memory word.
  • the shift value is fed as a control variable to a shift circuit 48, which receives information from a register section 50 of the memory interface 49.
  • the shift circuit 48 shifts the information within memory words entered into it and read from the frame buffer 5 by the shift value supplied to it and then outputs these memory words to a buffer memory 47, the addressing of which takes place with addresses which the address generator 44 has calculated.
  • the storage volume of the buffer memory 47 corresponds at least to the length of one screen line, so that the memory words of a screen line can be kept in a packet-like manner in the buffer memory 47 for further processing in processing logic 46.
  • This processing logic 46 receives their information about which type of processing is to be carried out by the control register group 42.
  • the memory words processed in packages with the processing logic 46 are then output to a further processing logic 45 in which a processed image section again with regard to the position of its limits in the X direction within the respective limit memory word is processed.
  • a processed image section again with regard to the position of its limits in the X direction within the respective limit memory word is processed.
  • the position of those pixels of a processed limit memory word is therefore taken into account, the information content of which must remain unchanged, so that, for example, the position difference of the image section A ⁇ shown in FIG. 1 with respect to a memory word start or memory word end is detected.
  • the processed memory words are then fed back to the memory interface 49, via which they are written into the refresh memory 5 under addressing with memory row addresses and memory column addresses which were calculated by the address generator 44.
  • the register section 50 of the memory interface 49 also serves to supply the two processing logics 45 and 46 with the memory words which are contained in the image repetition memory 5 at those locations which are to be overwritten with new information. It is then possible to link old information with new information in the processing logic 46 and to record those old information in the limit word processing logic 45 which are to form the old partial word to be rewritten unchanged.
  • FIGS. 5a to 5d The sequence of the method according to the invention is described below with reference to FIGS. 5a to 5d with reference to the circuit arrangement shown in FIG. 4.
  • a processing of the type shown in FIG. 1 is to be explained first, in which an image section A in the form of a further image section A ⁇ is duplicated.
  • the image section A is referred to below as the source section, the image section A ⁇ as the destination section.
  • these two image sections contain source words and target words as memory words, which can be controlled in source memory 5 with source addresses and target addresses.
  • the memory words to be processed in one image line i.e. the memory words in the first image line of an image section to be processed
  • the memory line address of the first source word is output by the address generator 44 via the memory interface 49 in a first step.
  • the memory column address of the first source word is output by the address generator 44 via the memory interface 49. This provides access to the first source word in the frame buffer 5, so that it is then read into the register section 50 of the memory interface 49.
  • the first source word can then be adopted by the disk circuit 48, in which its information content is shifted by the shift value.
  • the first source word treated in this way is then loaded into the buffer memory 47.
  • the memory column address of the second source word can then already be output by the address generator 44 via the memory interface 49, so that the second source word can be written into the register section 50 in parallel with the loading of the first source word into the buffer memory 47. From the parallel Carrying out the previously described method steps shows a time-saving effect, because there is a temporally nested transfer and processing of information.
  • the next step is a branch, in which a query is made as to whether the last source word of the addressed memory line has been read or not. If the result is negative, the previously described method steps of information shifting and intermediate storage or the output of the next source word are repeated; if the result is positive, the source word last written into register section 50 is, as already described, subjected to information shifting in shift circuit 48 and loaded into buffer store 47. This completes the packet-wise transfer of the source words of an image section to be processed into the buffer memory 47.
  • FIG. 5 b shows that part of the method sequence in which the source words, which are transferred in packets to the buffer store 47, are processed in the processing logics 46 and 45 and are then written back into the image repetition store 5.
  • the memory row address of the first target word is output by the address generator 44 via the memory interface 49 in a first step, after which the memory column address of the first target word is output.
  • the first target word can then be accessed in the image repetition memory 5, so that it is written into the register section 50 of the memory interface 49.
  • the first source word in the intermediate memory 47 is then logically linked in the processing logic 46 in accordance with a specification that is supplied to it by the control register group 42. Then it will be the result of the linkage obtained in the limit word processing logic 45 is subjected to a limit word processing of the type described, for which the information of the first target word present in the register section 50 is used.
  • the memory word processed in this way can be fed to the image repetition memory 5, for which purpose the address generator 44 outputs the memory column address of the first target word via the memory interface 49. Since the memory line address of the target image line remains the same as part of the processing of the memory words in packets, it does not have to be output again.
  • the first processed memory word can then be written into the frame buffer 5 at the target position.
  • the logical combination of the second source word present in the intermediate memory 47 can already be carried out. This is followed by a branch with a query as to whether the logical linkage carried out in the previous method step was carried out with the penultimate source word contained in the intermediate memory 47. If the result is negative, the previous method steps are carried out again; if the result is positive, the memory column address of the penultimate target word is output by the address generator 44 via the memory interface 49. Then the penultimate processed source word is written into the frame buffer 5. The memory column address of the last target word is then output by the address generator 44 via the memory interface 49 and the last target word is transferred to the register section 50.
  • the limit word processing in the limit word processing logic 45 can then be carried out for the last one in the meantime memory 47 existing source word can be performed. Finally, the address column 44 outputs the memory column address of the last target word via the memory interface 49 and the last processed source word is written as the last target word in the frame buffer 5.
  • the image section in question becomes visible at a second position of the image area instead of the previous information available there. These are therefore overwritten in the image repetition memory so that they are no longer visible on the image surface.
  • a representation of the new image section can also be considered in such a way that the new image information is to be superimposed on the old image information, so that an image mixture occurs at the location of the new image section.
  • the memory words of the first image section for example of the image section A shown in FIG. 1, are to be linked with the memory words of the image section A ⁇ present at the target position. This linkage takes place in the circuit arrangement shown in FIG.
  • FIG. 5c Processing of memory words in the sense of image mixing is shown in FIG. 5c.
  • the memory line address of the first target word is output by the address generator 44 via the memory interface 49.
  • the corresponding column address is then output, so that the first target word from the frame buffer 5 can be written into the register section 50 of the memory interface 49.
  • the first source word in the intermediate memory 47 is then logically linked to the first target word in the processing logic 46 and then the previously described limit word processing in the limit word processing logic 45.
  • the first target word is also used for this.
  • the memory column address of the first target word is output by the address generator 44 via the memory interface 49.
  • the memory row address is the same.
  • the method variant shown in FIG. 5c works on the principle that the source words of an image line present in the intermediate memory 47 are successively linked to target memory words which are individually read out from the image repetition memory 5 and transferred to the register section 50. However, it is also possible to temporarily store these target memory words in packets, for which purpose the intermediate memory 47 must then have the volume of at least two image lines. The source words of an image line and the target words of an image line can then be stored next to one another in the intermediate memory 47 and fed to the processing logic 46 for linking to one another. It is possible to carry out a time-nested mode of operation similar to that shown in FIG.
  • FIGS. 5a, b and c each show on the left side of the process representation the access times which arise during the individual process steps and which are added up to a total processing time of the respective process section.
  • the numerical values of these access times result in each case for processing an image line with 32 memory words for the dynamic memory of the type MB81461-12 from the company Fujitsu, which is described in the data book 1986 of this company.
  • a total processing time of 8.28 microseconds for one image line results for the implementation of the overall method according to FIGS. 5a and 5b.
  • a time of 8.28 microseconds x 1360 is then required for the overall construction of such an image. This total time is 11.26 ms. It is therefore significantly less than the image repetition time of 14.2 ms for an image frequency of 70 Hz.

Abstract

In this method, in which the memory words of at least one image line can be addressed with one common memory line address and in each case one memory column address, the processing of at least the memory words of an image line that require modification is effected by packets, for which purpose, during read and/or write access for this image line, a single memory line addressing and a word-by-word memory column addressing is carried out. <IMAGE>

Description

Die Erfindung betrifft ein Verfahren zum Bearbeiten des Speicherinhalts eines Bildwiederholspeichers, in dem die Speicherworte mindestens einer Bildzeile mit einer gemein­samen Speicherzeilenadresse und jeweils einer Speicher­spaltenadresse adressierbar sind. Ferner betrifft die Er­findung eine Schaltungsanordnung zur Durchführung des Ver­fahrens.The invention relates to a method for processing the memory content of an image repetition memory, in which the memory words of at least one image line can be addressed with a common memory line address and in each case one memory column address. The invention further relates to a circuit arrangement for carrying out the method.

Bildwiederholspeicher dienen in Datensichtgeräten dazu, die auf einem Bildschirm darzustellenden Informationen zum zyklischen Lesen bereit zu halten, so daß sie mit einer der Zykluszeit entsprechenden Bildwiederholfrequenz dargestellt werden. Die Bildwiederholfrequenz bestimmt da­bei die Bildqualität, denn wenn sie unter etwa 70 Hz liegt, so ist das Bild unruhig, d.h. es ist ein Flimmereffekt zu bemerken. Dies ist insbesondere der Fall bei Positivbild­darstellung insbesondere graphischer Symbole, bei der dunkle Zeichen auf hellem Untergrund wiedergegeben werden. Einer Bildwiederholfrequenz von 70 Hz entspricht eine Zykluszeit von 14,2 ms.Refresh memories are used in data display devices to keep the information to be displayed on a screen ready for cyclic reading, so that they are displayed with a refresh rate corresponding to the cycle time. The refresh rate determines the picture quality, because if it is below about 70 Hz, the picture is restless, ie there is a flickering effect. This is particularly the case with positive image display, particularly graphic symbols, in which dark characters are reproduced on a light background. A refresh rate of 70 Hz corresponds to a cycle time of 14.2 ms.

Bei der Darstellung von Informationen auf dem Bildschirm eines Datensichtgeräts können Informationsänderungen einer­seits durch Bildwechsel, andererseits durch Veränderungen innerhalb eines aktuellen Bildes durchgeführt werden. Die letztere Art der Informationsänderungen ist relevant z.B. bei der Bearbeitung von Texten und graphischen Informa­tionen, und diese Informationsänderungen werden durch direkten Zugriff zum Bildwiederholspeicher vorgenommen. Es kann sich dabei um Änderungen von Informationen mit und ohne Veränderung ihrer Position auf dem Bildschirm handeln. Bei Informationsänderungen in Form einer Positions­veränderung kommt ein Kopieren oder ein Verschieben von Bildabschnitten in Betracht. Wenn die bei einer solchen In­formationsänderung durchgeführte Datenverarbeitung langsa­mer abläuft als die Zykluszeit der Bildwiederholung, so wird die Informationsänderung auf dem Bildschirm als stufenar­tige Bewegung oder aber als progressive Bildveränderung wahrgenommen, was in den meisten Fällen unerwünscht ist, denn Bildveränderungen dieser Art bedeuten bei der Nutzung eines Datensichtgeräts überflüssigen Zeitaufwand. Ein Be­obachten einer Bildveränderung kann andererseits auch er­wünscht sein, beispielsweise bei manuel durchgeführten Bewegungen eines Eingabegeräts, die auf dem Bildschirm des Datensichtgeräts verfolgt werden sollen. Wenn die mit der Informationsänderung verbundene Datenverarbei­tung zu langsam ist, wird auf dem Bildschirm eine ent­sprechende Verzögerung der Informationsänderung bzw. In­formationsverschiebung gegenüber der außerhalb des Da­tensichtgeräts manuell ablaufenden Bewegung sichtbar. Auch dies führt zu unerwünschtem Zeitaufwand.When displaying information on the screen of a data display device, information changes can be carried out on the one hand by changing the image, on the other hand by changes within a current image. The latter type of information change is relevant e.g. when editing texts and graphic information, and these information changes are made by direct access to the image repetition memory. This can involve changes to information with and without changing its position on the screen. When changing information in the form of a change in position, copying or moving image sections can be considered. If the data processing carried out with such an information change is slower than the cycle time of the image repetition, the information change on the screen is perceived as a step-like movement or as a progressive image change, which is undesirable in most cases, since image changes of this type mean when using a Data display device unnecessary expenditure of time. On the other hand, it may also be desirable to observe a change in the image, for example in the case of movements of an input device which are carried out manually and which are to be tracked on the screen of the data display device. If the data processing associated with the change in information is too slow, a corresponding delay in the change in information or in the shift of information relative to the movement which takes place manually outside the visual display device becomes visible on the screen. This also leads to an undesirable expenditure of time.

Die bei der Informationsänderung in Verbindung mit dem Bildwiederholspeicher durchgeführte Datenverarbeitung er­folgt in einem sogenannten Graphik-Coprozessor, der in dem Datensichtgerät zusätzlich zu dem erforderlichen Rechner vorgesehen ist. Der Typ HD63484 der Firma Hitachi benötigt z.B. zum Kopieren einer Bildfläche mit einer Größe von 1000 x 1000 Bildpunkten eine Zeit von ca. einer Sekunde. Eine derart lange Informationsverarbeitung ist keineswegs geeignet, die vorstehend genannten nachteiligen Erschei­nungen zu vermeiden, insbesondere ist ohne weiteres zu er­kennen, daß manuell durchgeführte Steuerbewegungen nur mit erheblicher Verzögerung auf dem Bildschirm wiedergegeben werden.The data processing carried out when the information is changed in connection with the image repetition memory is carried out in a so-called graphics coprocessor, which is in addition to the required computer in the data display device is provided. For example, the type HD63484 from Hitachi requires a time of approximately one second to copy an image area with a size of 1000 x 1000 pixels. Such long information processing is in no way suitable to avoid the above-mentioned adverse phenomena, in particular it can be readily recognized that control movements carried out manually are only reproduced on the screen with a considerable delay.

Der erhebliche Zeitaufwand für die Informationsänderungen bei den bisher bekannten Graphik-Coprozessoren ist einer­seits auf einen umständlichen Verfahrensablauf bei der Datenverarbeitung bzw. der dazu verwendeten Mikroprogramme, andererseits auf unvermeidbare interne Laufzeiten und Zu­griffszeiten auf die dynamischen Speicherzellen des Bild­wiederholspeichers zurückzuführen. Der Verfahrensablauf wird dabei generell so durchgeführt, daß jedes Speicherwort des Bildwiederholspeichers, welches für eine Informations­änderung in Betracht kommt, einzeln gelesen, bearbeitet und wieder eingeschrieben werden muß. Wenn die Laufzeiten und Zugriffszeiten jeden dieser einzelnen Vorgänge beein­flussen, so summieren sie sich zu einer langen Gesamtverar­beitungszeit.The considerable amount of time required for the information changes in the previously known graphics coprocessors is due on the one hand to a cumbersome process sequence for data processing or the microprograms used for this, and on the other hand to unavoidable internal runtimes and access times to the dynamic memory cells of the image repetition memory. The process sequence is generally carried out in such a way that each memory word of the image repetition memory which can be considered for a change in information must be read, edited and rewritten individually. If the runtimes and access times influence each of these individual processes, they add up to a long total processing time.

Es ist Aufgabe der Erfindung, einen Verfahrensablauf und eine Schaltungsanordnung zur Durchführung der Informa­tionsänderung unter wesentlich geringerem Zeitaufwand an­zugeben, so daß unerwünschte Effekte, insbesondere Ver­zögerungen der vorstehend beschriebenen Art, bei der bildli­chen Darstellung vermieden werden.It is an object of the invention to provide a process sequence and a circuit arrangement for carrying out the information change in a considerably shorter time, so that undesired effects, in particular delays of the type described above, are avoided in the visual representation.

Die Erfindung löst diese Aufgabe für ein Verfahren eingangs genannter Art dadurch, daß die Bearbeitung mindestens der zu verändernden Speicherworte einer Bildzeile paketweise er­folgt, wozu beim Lese- und/oder Schreibzugriff für diese Bildzeile eine einzige Speicherzeilenadressierung und eine wortweise Speicherspaltenadressierung durchgeführt wird.The invention solves this problem for a method of the type mentioned in that the processing at least Memory words of an image line to be changed are packaged, for which purpose a single memory line addressing and word-by-word memory column addressing is carried out for read and / or write access for this image line.

Durch die Erfindung wird eine Beschleunigung des Verfah­rensablaufs bei der Datenverarbeitung zur Informationsände­rung im Bildwiederholspeicher erreicht, durch die zur In­formationsänderung durchzuführende Operationen innerhalb nur weniger Bildwiederholzeiten abgeschlossen sind, so daß sich eine weitgehende Reduzierung der nachteiligen Ein­flüsse interner Laufzeiten und Zugriffszeiten ergibt. Wie noch gezeigt wird, eröffnet die Erfindung sogar die Möglich­keit, diese Operationen innerhalb nur einer einzigen Bild­wiederholzeit durchzuführen, so daß die unerwünschten Effek­te der Bilddarstellung dann vollständig vermieden werden.The invention accelerates the process flow in data processing for changing information in the image repetition memory, by means of which operations to be carried out for changing the information are completed within only a few image repetition times, so that there is a substantial reduction in the adverse effects of internal runtimes and access times. As will be shown, the invention even opens up the possibility of performing these operations within a single image refresh time, so that the undesirable effects of the image display are then completely avoided.

Gegenüber dem bisher bekannten, in Graphik-Coprozessoren durchgeführten Verfahrensablauf ergibt sich durch das paket­weise Behandeln der zu verändernden Speicherworte einer je­den Bildzeile eine Zeiteinsparung, denn bekanntlich sind Bildwiederholspeicher so organisiert, daß unter einer Speicherzielenadresse die Speicherworte einer oder mehre­rer aufeinander folgender Bildzeilen aufzufinden sind. Wenn nun die zu verändernden Speicherworte einer Bildzeile paket­weise bearbeitet werden, so ist hierzu nur eine einzige Speicherzeilenadressierung durchzuführen, wobei dann die einzelnen Speicherworte durch die Speicherspaltenadressie­rung erreicht werden. Auf diese Weise werden interne Lauf­zeiten und Zugriffszeiten vermieden, die beim bisherigen Verfahrensablauf durch die Speicherzeilenadressierung auch jedes einzelnen Speicherwortes einer Bildzeile anfallen.Compared to the previously known process sequence carried out in graphics coprocessors, the packet-by-packet handling of the memory words to be changed for each image line saves time, since, as is known, image repetition memories are organized in such a way that the memory words of one or more successive image lines can be found under a memory destination address. If the memory words of an image line to be changed are now processed in packets, then only a single memory line addressing has to be carried out, the individual memory words then being reached by the memory column addressing. In this way, internal runtimes and access times are avoided, which are incurred in the previous procedure due to the memory line addressing of each individual memory word of an image line.

Die Erfindung kann nun derart weiter ausgebildet werden, daß zur Durchführung bei der Bearbeitung von Speicherworten erforderlicher Adreßrechnungen, Ablaufsteuerungen und lo­ gischer Verknüpfungen Logikschaltkreise verwendet werden. Durch diese Weiterbildung wird die Datenverarbeitung bei der Änderung von Informationen nochmals beachtlich beschleu­nigt, so daß der gesamte Zeitaufwand für eine Informa­tionsänderung in der Größenordnung einer Bildwiederhol­zeit von 14,2 ms liegen kann. Dies ist darauf zurückzu­führen, daß durch Anwendung von Schaltungstechnik anstelle von Mikroprogrammen die in Betracht kommenden Operationen so schnell ablaufen können, daß wesentlicher Bestandteil des Gesamtzeitaufwandes nur noch die internen Laufzeiten und Zugriffszeiten des Bildwiederholspeichers sind. Die Anwendung von Schaltungstechnik würde bei der vorbekannten Art des Verfahrensablaufs in Graphik-Coprozessoren zwar gleichfalls eine Beschleunigung erbringen, jedoch würde da­bei nicht der Zeitbereich einer Bildwiederholzeit erreicht. Erst die Anwendung von Schaltungstechnik in Verbindung mit dem Grundgedanken der Erfindung führt zu diesem beachtli­chen Zeitvorteil.The invention can now be further developed in such a way that address calculations, sequence controls and lo required for execution in the processing of memory words logic logic circuits can be used. This further development considerably accelerates the data processing when information is changed, so that the total time required for an information change can be in the order of an image repetition time of 14.2 ms. This is due to the fact that by using circuit technology instead of microprograms, the operations in question can run so quickly that an essential part of the total expenditure of time is only the internal runtimes and access times of the image repetition memory. The use of circuit technology would likewise bring about an acceleration in the previously known type of process sequence in graphic coprocessors, but the time range of a picture repetition time would not be reached. Only the use of circuit technology in connection with the basic idea of the invention leads to this considerable time advantage.

Das erfindungsgemäße Verfahren ist vorteilhalft derart weiter ausgebildet, daß die gelesenen Speicherworte einer Bildzeile zwischen Bearbeitungsschritten zwischengespei­chert werden. Hierdurch wird eine weitere Zeiteinsparung erreicht. Das erfindungsgemäße paketweise Bearbeiten von Speicherworten bedingt eine Zwischenspeicherung dieser Spei­cherworte. Wenn die Bearbeitung der Speicherworte durch die Zwichenspeicherung gewissermaßen unterteilt wird, so ist es möglich, einzelne Schritte der Bearbeitung vor den Zwischenspeichern in die beim Lesen des Bildwiederholspei­chers auftretende Zugriffszeit zu legen. Dies gilt entspre­chend auch für den Schreibvorgang nach der Zwischenspei­cherung, denn die nach der Zwischenspeicherung erforderli­chen Bearbeitungsschritte können dann in der Schreib-­Speicherzugriffszeit liegen. Würde die Zwischenspeicherung vor oder nach der gesamten Bearbeitung der Speicherworte durchgeführt, so könnte bei Bearbeitung unter Verwendung von Logikschaltkreisen eine Ausnutzung der Speicherzugriffs­zeiten für die Speicherwortbearbeitung nur unter erhebli­chem schaltungstechnischen Aufwand durchgeführt werden. Durch die Aufteilung der Bearbeitung der Speicherworte auf die Zeitabschnitte vor und nach der Zwischenspeicherung ist es möglich, einen optimal kurzen Verfahrensablauf mit verhältnismäßig einfacher Schaltungstechnik zu reali­sieren.The method according to the invention is advantageously further developed such that the read memory words of an image line are buffered between processing steps. This saves a further amount of time. The processing of memory words in packets according to the invention requires these memory words to be buffered. If the processing of the memory words is subdivided to a certain extent by the intermediate storage, it is possible to put individual processing steps in front of the intermediate memories in the access time that occurs when reading the image repetition memory. This also applies correspondingly to the write operation after the intermediate storage, since the processing steps required after the intermediate storage can then lie in the write memory access time. Would cache before or after the entire editing of the memory words carried out, processing using logic circuits could only utilize the memory access times for memory word processing with considerable circuitry complexity. By dividing the processing of the memory words into the time segments before and after the intermediate storage, it is possible to implement an optimally short process sequence with relatively simple circuit technology.

Wenn mit dem erfindungsgemäßen Verfahren eine Bearbeitung von Speicherworten zur Bildverschiebung in Bildzeilenrich­tung durchzuführen ist, so werden in einer Weiterbildung der Erfindung die gelesenen Speicherworte mit einer Verschie­bung ihres Informationsinhalts zwischengespeichert, die dem von dem ganzzahligen Vielfachen einer Speicherwortlänge ab­weichenden Betrag der Bildverschiebung entspricht. Dies bedeutet, daß die Bildverschiebung zu den Bearbeitungs­schritten gehört, die vor der Zwischenspeicherung durchge­führt werden. Damit ist auch eine sinnvolle Trennung der Operation der Bildverschiebung von den nach der Zwischen­speicherung erforderlichen Operationen anderweitiger Bild­veränderungen getroffen.If the method according to the invention is to be used to process memory words for image shifting in the image line direction, then in a further development of the invention the read memory words are buffer-stored with a shift in their information content which corresponds to the amount of the image shift that deviates from the integer multiple of a memory word length. This means that the image shift is one of the processing steps that are carried out before the intermediate storage. This also makes a meaningful separation of the operation of the image shift from the operations of other image changes required after the intermediate storage.

Wenn eine Bearbeitung von Speicherworten zur Bildverschie­bung in Bildzeilen- und/oder Bildspaltenrichtung von einer Quellenposition zu einer Zielposition durchzuführen ist, so kann die Erfindung vorteilhaft derart weiter ausgebil­det sein, daß aus bildpunktorientierten Vorgabewerten für die Quellenposition, die Zielposition und die Bildausdeh­nung jeweils die Speicherzeilenadresse und die Speicher­spaltenadresse und die Anzahl der Speicherworte pro Bild­zeile sowie die Anzahl der für die paketweise Bearbeitung in Betracht kommenden Bildzeilen berechnet werden. Durch diese Weiterbildung wird erreicht, daß der Rechner eines Datensichtgeräts, bei dem die Erfindung angewendet wird, entlastet wird und daß mit diesem Rechner verursachter Zeit­aufwand vermieden wird. Außerdem wird es möglich, für einen gesamten zu verändernden Bildbereich nur wenige Parameter zu berechnen und damit die einzelnen Bildzeilen dieses Bildbereichs seriell zu bearbeiten, ohne daß jeweils ein erneutes Adressieren der nächsten Bildzeile durch den Rech­ner des Datensichtgeräts erforderlich ist.If processing of memory words for image shifting in the image line and / or image column direction from a source position to a target position is to be carried out, the invention can advantageously be further developed such that the memory line address and the respective memory line address and the image position-oriented default values for the source position the memory column address and the number of memory words per image line and the number of image lines that are suitable for processing in packets are calculated. This development ensures that the computer one Data display device, in which the invention is applied, is relieved and that time expenditure caused by this computer is avoided. In addition, it becomes possible to calculate only a few parameters for an entire image area to be changed and thus to process the individual image lines of this image area serially without the computer of the data display device having to address the next image line again.

Die Erfindung wird im folgenden anhand der Figuren näher erläutert. Es zeigen:

  • Fig. 1 eine schematische Darstellung eines Bildschirms mit einer angedeuteten Duplizierung eines Bild­abschnitts,
  • Fig. 2 eine schematische Darstellung einer relativen Verschiebung zweier zu zwei unterschiedlichen Bildzeilen gehörender Speicherworte in Zeilen­richtung,
  • Fig. 3 eine Blockdarstellung eines Datensichtgeräts, das mit einer nach der Erfindung arbeitenden Schaltungsanordnung ausgerüstet ist,
  • Fig. 4 eine Blockdarstellung einer nach der Erfindung arbeitenden Schaltungsanordnung und
  • Fig. 5a bis 5c Ablaufdiagramme für Ausführungsbeispiele des erfindungsgemäßen Verfahrens.
The invention is explained in more detail below with reference to the figures. Show it:
  • 1 is a schematic representation of a screen with an indicated duplication of an image section,
  • 2 shows a schematic illustration of a relative shift in the direction of two memory words belonging to two different picture lines,
  • 3 shows a block diagram of a data display device which is equipped with a circuit arrangement operating according to the invention,
  • Fig. 4 is a block diagram of a circuit arrangement according to the invention and
  • 5a to 5c flow diagrams for exemplary embodiments of the method according to the invention.

In Fig. 1 ist eine Bildschirmfläche gezeigt. Die Größe dieser Bildschirmfläche bzw. die Lage eines Bildpunktes auf der Bildschirmfläche ist definiert durch X- und Y- Koordinaten. Die Bildschirmfläche ist in Y-Richtung in horizontale Bildzeilen 0 bis n unterteilt. In X-Richtung enthält jede Bildzeile eine vorbestimmte Anzahl von Bildpunkten, die jeweils durch ein zu einem Speicherwort des Bildwiederholspeichers gehörendes Informationselement definiert sind. Die Anzahl der Bildpunkte pro Speicher­wort bestimmt also die Anzahl der Speicherworte pro Bildzeile. Eine Wortlänge ist in Fig. 1 in der Bildzeile 0 angedeutet. Der Zugriff auf den Bildwiederholspeicher ist wortorganisiert, d.h. mit einer Speicherzeilen­adresse können die Speicherworte einer oder mehrerer aufeinander folgender Bildzeilen erreicht werden. Die Darstellung in Fig. 1 ist also so zu verstehen, daß jede Bildzeile 0 bis n im Bildwiederholspeicher durch eine Folge einer vorbestimmten Zahl von Speicherworten wiedergegeben ist. Der Zugriff auf jedes dieser Speicher­worte erfolgt unter einer Speicherzeilenadresse und einer Speicherspaltenadresse, wobei die Speicherworte einer Bildzeile eine übereinstimmende Speicherzeilenadresse haben.1 shows a screen area. The size of this screen area or the position of a pixel on the screen area is defined by X and Y coordinates. The screen area is divided in the Y direction into horizontal image lines 0 to n. In the X direction, each image line contains a predetermined number of pixels, each of which is defined by an information element belonging to a memory word of the image repetition memory. The number of pixels per memory word thus determines the number of memory words per image line. A word length is indicated in Fig. 1 in the image line 0. Access to the frame buffer is word-organized, i.e. The memory words of one or more successive image lines can be reached with a memory line address. The illustration in FIG. 1 is thus to be understood such that each picture line 0 to n in the picture repetition memory is represented by a sequence of a predetermined number of memory words. Each of these memory words is accessed under a memory row address and a memory column address, the memory words of an image line having a matching memory row address.

In der in Fig. 1 gezeigten Bildschirmfläche ist ein Bildab­schnitt A dargestellt, dessen obere linke Ecke durch den Bildpunkt P gebildet ist. Dieser Bildpunkt P hat die Koordinaten Xp und Yp. Die Größe des Bildabschnitts A ist in X-Richtung durch eine vorbestimmte Zahl von Bild­punkten und in Y-Richtung durch eine vorbestimmte Zeilen­zahl definiert. Im dargestellten Ausführungsbeispiel hat der Bildabschnitt A eine Höhe von zwei Bildzeilen. Seine Länge in X-Richtung muß nicht ein ganzzahliges Vielfaches der Wortlänge der Speicherworte sein. Ebenso müssen seine linke und rechte Begrenzungslinie nicht mit einem Speicher­wortanfang oder einem Speicherwortende zusammenfallen. Dies ist bei dem in Fig. 1 gezeigten Bildabschnitt A dadurch berücksichtigt, daß an seiner linken und rechten Grenz­linie weitere Abschnitte B und C gestrichelt angedeutet sind, die mit Speicherwortgrenzen zusammenfallen. Der Bild­abschnitt A beginnt bei dem in Fig. 1 gezeigten Beispiel in dem fünften Speicherwort der Zeilen 2 und 3 und endet in dem neunten Speicherwort dieser Zeilen.An image section A is shown in the screen area shown in FIG. 1, the upper left corner of which is formed by the pixel P. This pixel P has the coordinates Xp and Yp. The size of the image section A is defined in the X direction by a predetermined number of pixels and in the Y direction by a predetermined number of lines. Has in the illustrated embodiment the image section A has a height of two image lines. Its length in the X direction does not have to be an integer multiple of the word length of the memory words. Likewise, its left and right boundary lines do not have to coincide with a memory word beginning or a memory word end. This is taken into account in the image section A shown in FIG. 1 in that further sections B and C, which coincide with memory word boundaries, are indicated by dashed lines on its left and right boundary lines. In the example shown in FIG. 1, image section A begins in the fifth memory word of lines 2 and 3 and ends in the ninth memory word of these lines.

Fig. 1 zeigt einen weiteren Bildabschnitt Aʹ, dessen Lage auf dem Bildfeld durch einen Punkt Pʹ definiert ist und dessen Größe derjenigen des Bildabschnitts A entspricht. Dies stellt einen Anwendungsfall des erfindungsgemäßen Ver­fahrens dar, bei dem der Bildabschnitt A dupliziert werden soll, d.h. der Bildabschnitt A ist auf der Bildfläche in X- und Y-Richtung verschoben als Bildabschnitt Aʹ nochmals darzu­stellen. Durch die Verschiebung ergeben sich die Koordina­ten Xpʹ und Ypʹ für den Bildpunkt Pʹ und zusätzliche, in Fig. 1 gestrichelt dargestellte Bildabschnitte D und E, die wiederum zeigen, daß auch der Bildabschnitt Aʹ innerhalb eines Speicherwortes beginnt und endet. Im dargestellten Beispiel sind dies das achte und das zwölfte Speicherwort zweier aufeinander folgender Bildzeilen.1 shows a further image section Aʹ, the position of which on the image field is defined by a point Pʹ and the size of which corresponds to that of the image section A. This represents an application of the method according to the invention in which the image section A is to be duplicated, i.e. the image section A is shifted on the image surface in the X and Y directions to be shown again as the image section Aʹ. The shift results in the coordinates Xpʹ and Ypʹ for the pixel Pʹ and additional image sections D and E, shown in broken lines in FIG. 1, which in turn show that the image section Aʹ also begins and ends within a memory word. In the example shown, these are the eighth and the twelfth memory word of two successive picture lines.

Wie außerdem zu erkennen ist, muß der zusätzliche Bildab­schnitt D nicht dieselbe Größe haben wie der Bildabschnitt B. Gleiches gilt für den Bildabschnitt E, der nicht dem Bild­abschnitt C exakt entsprechen muß. Dies ist ohne weiteres einzusehen, da die Lage des Bildpunktes Pʹ durch die Vor­gabe beliebiger Koordinatenwerte Xpʹ und Ypʹ bestimmt ist. Das in Fig. 1 gezeigte Beispiel einer Duplizierung eines Bildabschnitts ist nur eine mögliche Art der Bearbeitung von Speicherworten nach dem noch zu beschreibenden Ver­fahren. Ebenso sind auch reine Verschiebungen von Bild­abschnitten möglich, also nicht das Duplizieren, son­dern das Verlagern eines Bildabschnitts von einer Posi­tion der Bildfläche zur anderen. Eine weitere Art der Bildbearbeitung besteht in der logischen Verknüpfung der Speicherworte eine Bildabschnitts mit vorgegebenen In­formationen, wodurch ein Bildabschnitt ohne Verlagerung auf der Bildfläche verändert werden kann.As can also be seen, the additional image section D need not have the same size as the image section B. The same applies to the image section E, which does not have to correspond exactly to the image section C. This can easily be seen, since the position of the pixel Pʹ is determined by specifying any coordinate values Xpʹ and Ypʹ. The example of a duplication of an image section shown in FIG. 1 is only one possible way of processing memory words according to the method to be described below. Likewise, pure displacements of image sections are also possible, that is, not the duplication, but rather the displacement of an image section from one position of the image surface to the other. Another type of image processing consists in the logical combination of the memory words of an image section with predetermined information, as a result of which an image section can be changed without shifting on the image surface.

Bei der in Fig. 1 gezeigten Duplizierung es Bildabschnitts A sind die diesen Bildabschnitt A bildenden Speicherworte aus dem Bildwiederholspeicher auszulesen, zu bearbeiten und an einer den Bildschirmkoordinaten Xpʹ und Ypʹ entsprechen­den Stelle wieder in den Bildwiederholspeicher einzuschrei­ben. Die Bearbeitung der Speicherworte besteht also zunächst darin, daß ihre Informationen mit neuen Speicherzeilen- und Spei­cherspaltenadressen versehen werden. Auf diese Weise er­gibt sich dann ein Informationsinhalt des Bildschirmspei­chers, der dem in Fig. 1 gezeigten Bildaufbau entspricht, d.h. auf dem Bildschirm werden zwei Bildabschnitte A und Aʹ dargestellt, deren Informationsinhalteübereinstimmen.In the duplication of image section A shown in FIG. 1, the memory words forming this image section A are to be read from the image repetition memory, to be processed and to be rewritten into the image repetition memory at a position corresponding to the screen coordinates Xpʹ and Ypʹ. The processing of the memory words therefore initially consists in the fact that their information is provided with new memory row and memory column addresses. In this way, there is an information content of the screen memory which corresponds to the image structure shown in FIG. two image sections A and Aʹ are displayed on the screen, the information contents of which match.

Fig. 2 zeigt schematisch und gegenüber Fig. 1 wesentlich vergrößert die beiden Speicherworte, in denen die Bildpunk­te P und Pʹ der beiden in Fig. 1 gezeigten Bildabschnitte A und Aʹ liegen. Wie bereits beschrieben, ergeben sich durch die Lage der Bildpunkte P und Pʹ bei diesen Speicherwor­ten Teile A bzw. Aʹ, die in den Bildabschnitten A und Aʹ leigen und Teile B und D, die außerhalb der Bildabschnitte A und Aʹ liegen. In Fig. 2 ist eine bildpunktweise Darstellung der Speicherworte vorgesehen, bei der jedes Speicherwort 16 Bildpunkte enthält. Der Bildpunkt P ist der zehnte Bildpunkt in dem ersten Speicherwort des Bildabschnitts A, der Bildpunkt Pʹ ist der fünfte Bildpunkt in dem ersten Speicherwort des Bildabschnitts Aʹ. Daraus ist zu erkennen, daß bei einem Dupliziervorgang der in Fig. 1 gezeigten Art auch eine Informationsverschiebung innerhalb der Speicher­worte vorzusehen ist, nämlich dann, wenn die Verlagerung des jeweiligen Bildabschnitts in X-Richtung von dem ganz­zahligen Vielfachen der Speicherwortlänge abweicht. Diese Art der Informationsverschiebung wird im folgenden noch eingehender beschrieben. Grundsätzlich gilt dabei, daß die Bildabschnitte D und E vor und hinter dem in Fig. 1 ge­zeigten Bildabschnitt Aʹ alte Bildinformationen enthalten, die durch den Dupliziervorgang nicht verändert werden dür­fen.Fig. 2 shows schematically and substantially enlarged compared to Fig. 1, the two memory words in which the pixels P and Pʹ of the two image sections A and Aʹ shown in Fig. 1 are. As already described, the position of the pixels P and Pʹ in these memory words results in parts A and Aʹ which lie in the image sections A and Aʹ and parts B and D which lie outside the image sections A and Aʹ. A pixel-by-pixel representation of the memory words is provided in FIG. 2, in which each memory word contains 16 pixels. The pixel P is the tenth pixel in the first memory word of the image section A, the pixel Pʹ is the fifth pixel in the first memory word of the image section Aʹ. From this it can be seen that in a duplication process of the type shown in FIG. 1, an information shift within the memory words is also to be provided, namely when the displacement of the respective image section in the X direction deviates from the integer multiple of the memory word length. This type of information shift is described in more detail below. The basic principle here is that the image sections D and E in front of and behind the image section Aʹ shown in FIG. 1 contain old image information which must not be changed by the duplication process.

In Fig. 3 ist der grundsätzliche Aufbau eines Datensicht­geräts 1 dargestellt, das mit einer nach der Erfindung ar­beitenden Schaltungsanordnung 4 ausgerüstet ist. Eine sol­che Schaltungsanordnung wird auch als Bit-Block-Operator bezeichnet. Das Datensichtgerät 1 enthält eine Systemschnitt­stelle 2, über die es mit einer in Fig. 3 nicht gezeigten Datenverarbeitungseinrichtung verbunden ist, deren Funk­tionen bzw. Arbeitsergebnisse auf einem Bildschirm 7 dar­zustellen sind. Hierzu werden die von der Datenverarbei­tungseinrichtung kommenden Informationen über die System­schnittstelle 2 dem Bit-Block-Operator 4 und einer Graphik­steuerung 3 parallel zugeführt. Die Graphiksteuerung 3 kann ein Prozessor üblicher Art sein, mit dem die Darstellung geometrischer Figuren auf dem Bildschirm 7 erreicht wird. Zusammen mit dem Bit-Block-Operator 4 hat die Graphiksteue­rung 3 Zugriff zu einem Bildwiederholspeicher 5, der aus dynamischen Speicherbausteinen aufgebaut ist, wie dies für Bildwiederholspeicher üblich ist. Die Graphiksteuerung 3 und der Bit-Block-Operator 4 können die in dem Bildwieder­holspeicher 5 enthaltenen Bildinformationen verändern bzw. bearbeiten, und die in dem Bildwiederholspeicher 5 enthal­ tenen Speicherworte werden mit einer Leseschaltung gelesen, die die Darstellung der Information auf dem Bildschirm 7 veranlaßt.3 shows the basic structure of a data display device 1 which is equipped with a circuit arrangement 4 operating according to the invention. Such a circuit arrangement is also referred to as a bit block operator. The data display device 1 contains a system interface 2, via which it is connected to a data processing device, not shown in FIG. 3, whose functions or work results are to be displayed on a screen 7. For this purpose, the information coming from the data processing device is fed in parallel via the system interface 2 to the bit block operator 4 and a graphics controller 3. The graphics controller 3 can be a conventional processor with which the representation of geometric figures on the screen 7 is achieved. Together with the bit block operator 4, the graphics controller 3 has access to an image repetition memory 5, which is constructed from dynamic memory modules, as is customary for image repetition memories. The graphics controller 3 and the bit block operator 4 can change or edit the image information contained in the image repetition memory 5 and contain it in the image repetition memory 5 The memory words are read with a reading circuit which causes the information to be displayed on the screen 7.

Der in Fig. 3 gezeigte Aufbau des Datensichtgeräts 1 ent­spricht mit Ausnahme des Bit-Block-Operators 4 üblicher Technik. Die Steuerschaltungen für den Bildwiederholspeicher 5 sind in Fig. 3 nicht dargestellt, da sie zum Verständnis der Erfindung nicht unbedingt erforderlich sind.The structure of the data display device 1 shown in FIG. 3 corresponds to conventional technology with the exception of the bit block operator 4. The control circuits for the refresh memory 5 are not shown in FIG. 3, since they are not absolutely necessary for understanding the invention.

In Fig. 4 ist in Blockdarstellung eine mögliche Ausführungs­form des Bit-Block-Operators gezeigt. Wie bereits anhand der Fig. 3 beschrieben, steht diese Schaltungsanordnung einer­seits mit der Systemschnittstelle 2, andererseits mit dem Bildwiederholspeicher 5 in Verbindung und tauscht mit diesen Einheiten Informationen aus. Dieser Informationsaustausch erfolgt über eine Busschnittstelle 41 mit der Systemschnitt­stelle 2 und über eine Speicherschnittstelle 49 mit dem Bild­wiederholspeicher 5. Die Schaltungsanordnung enthält eine in Fig. 4 nicht dargestellte Ablaufsteuerung, mit der die Durchführung der einzelnen Schritte des erfindungsgemäßen Verfahrens gesteuert wird. Diese Ablaufsteuerung ist mit allen in Fig. 4 gezeigten Funktionseinheiten verbunden und wird im folgenden in Verbindung mit dem Verfahrensablauf noch näher erkennbar.A possible embodiment of the bit block operator is shown in block form in FIG. As already described with reference to FIG. 3, this circuit arrangement is connected on the one hand to the system interface 2 and on the other hand to the image memory 5 and exchanges information with these units. This information exchange takes place via a bus interface 41 with the system interface 2 and via a memory interface 49 with the image repetition memory 5. The circuit arrangement contains a sequence control, not shown in FIG. 4, with which the implementation of the individual steps of the method according to the invention is controlled. This sequence control is connected to all of the functional units shown in FIG. 4 and can be seen in more detail below in connection with the method sequence.

Die in Fig. 4 gezeigte Schaltungsanordnung hat einen Steuer­abschnitt mit Funktionseinheiten 42, 43 und 44 und einen Bearbeitungsabschnitt mit Funktionseinheiten 45, 46, 47, 48 und 50. Der Steuerabschnitt dient dazu, aus Bearbeitungs­vorgaben, die von der Systemschnittstelle 2 (Fig. 3) her eingegeben werden, Adressen und noch zu beschreibende Be­arbeitungskriterien zu berechnen, und ihre Funktionsein­heiten 42, 43 und 44 sind hierzu aus Logikschaltkreisen aufgebaut, so daß sie praktisch ohne Zeitverzögerung die erforderlichen Berechnungen durchführen können. Es handelt sich dabei um eine Steuerregistergruppe 42, ein Rechen­werk 43 zur Berechnung der Bearbeitungskriterien und einen Adreßgenerator 44. Die Steuerregistergruppe 42 erhält ihre Informationen von der Busschnittstelle 41 und kann Informationen an diese abgeben. Die ihr zugeführ­ten Informationen sind Koordinaten- und Größenwerte von Bildabschnitten, die z.B. gemäß Fig. 1 zu bearbeiten sind. Ferner erhält die Steuerregistergruppe 42 Informationen darüber, welche Art der Bearbeitung von Bildabschnitten durchgeführt werden soll. Die Steuerregistergruppe 42 gibt Informationen an das Rechenwerk 43 ab. Dieses berech­net die für die jeweils durchzuführende Bearbeitung er­forderlichen physikalischen Adressen, mit denen der Bild­wiederholspeicher 5 (Fig. 3) anzusteuern ist. Außerdem be­rechnet es die bereits genannten Bearbeitungskriterien, die in Fig. 4 als Teilwortlänge und Verschiebungswert be­zeichnet sind. Der Verschiebungswert entspricht z.B. der Zahl Bildpunkte, um die die in Fig. 2 gezeigten Bildpunkte P und Pʹ gegeneinander in X-Richtung verschoben sind. Die Teil­wortlänge entspricht der Zahl Bildpunkte in Fig. 2, um die der Bildpunkt Pʹ innerhalb seines Speicherwortes gegenüber dem Speicherwortanfang verschoben ist. Der Verschiebungs­wert wird als Steuergröße einer Schiebeschaltung 48 zuge­führt, die Informationen aus einem Registerabschnitt 50 der Speicherschnittstelle 49 erhält. Die Schiebeschaltung 48 ver­schiebt die Informationen innerhalb in sie eingegebener, aus dem Bildwiederholspeicher 5 gelesener Speicherworte um den ihr zugeführten Verschiebungswert und gibt diese Spei­cherworte dann an einen Zwischenspeicher 47 ab, dessen Adressierung mit Adressen erfolgt, die der Adreßgenerator 44 berechnet hat. Das Speichervolumen des Zwischenspeichers 47 entspricht mindestens der Länge einer Bildschirmzeile, so daß die Speicherworte einer Bildschirmzeile paket­artig in dem Zwischenspeicher 47 zur weiteren Bearbei­tung in einer Bearbeitunglogik 46 bereitgehalten werden können. Diese Bearbeitungslogik 46 erhält ihre Informationen darüber, welche Bearbeitungsart durch­zuführen ist, von der Steuerregistergruppe 42. Die mit der Bearbeitungslogik 46 paketweise bearbeiteten Speicher­worte werden anschließend an eine weitere Bearbeitungslo­gik 45 abgegeben, in der ein bearbeiteter Bildabschnitt nochmals hinsichtlich der Lage seiner Grenzen in X-Rich­tung innerhalb des jeweiligen Grenzspeicherwortes bear­beitet wird. In dieser Schaltung wird also die Lage der­jenigen Bildpunkte eines bearbeiteten Grenz-Speicherwor­tes berücksichtigt, deren Informationsinhalt unverändert bleiben muß, so daß dabei z.B. die Lagedifferenz des in Fig. 1 gezeigten Bildabschnitts Aʹ gegenüber einem Speicher­wortanfang bzw. Speicherwortende erfaßt wird.The circuit arrangement shown in FIG. 4 has a control section with functional units 42, 43 and 44 and a processing section with functional units 45, 46, 47, 48 and 50. The control section is used to derive processing instructions from the system interface 2 (FIG. 3) Entered here to calculate addresses and processing criteria to be described later, and their functional units 42, 43 and 44 are constructed from logic circuits for this purpose, so that they have practically no time delay can perform the necessary calculations. These are a control register group 42, an arithmetic logic unit 43 for calculating the processing criteria and an address generator 44. The control register group 42 receives its information from the bus interface 41 and can output information to it. The information supplied to it is coordinate and size values of image sections that are to be processed, for example, according to FIG. 1. The control register group 42 also receives information about what type of processing of image sections is to be carried out. The control register group 42 outputs information to the arithmetic logic unit 43. This calculates the physical addresses required for the processing to be carried out, with which the image repetition memory 5 (FIG. 3) can be controlled. It also calculates the processing criteria already mentioned, which are referred to in FIG. 4 as partial word length and displacement value. The shift value corresponds, for example, to the number of pixels by which the pixels P and Pʹ shown in FIG. 2 are shifted relative to one another in the X direction. The partial word length corresponds to the number of pixels in FIG. 2 by which the pixel Pʹ is shifted within its memory word relative to the beginning of the memory word. The shift value is fed as a control variable to a shift circuit 48, which receives information from a register section 50 of the memory interface 49. The shift circuit 48 shifts the information within memory words entered into it and read from the frame buffer 5 by the shift value supplied to it and then outputs these memory words to a buffer memory 47, the addressing of which takes place with addresses which the address generator 44 has calculated. The storage volume of the buffer memory 47 corresponds at least to the length of one screen line, so that the memory words of a screen line can be kept in a packet-like manner in the buffer memory 47 for further processing in processing logic 46. This processing logic 46 receives their information about which type of processing is to be carried out by the control register group 42. The memory words processed in packages with the processing logic 46 are then output to a further processing logic 45 in which a processed image section again with regard to the position of its limits in the X direction within the respective limit memory word is processed. In this circuit, the position of those pixels of a processed limit memory word is therefore taken into account, the information content of which must remain unchanged, so that, for example, the position difference of the image section Aʹ shown in FIG. 1 with respect to a memory word start or memory word end is detected.

Nach dieser zusätzlichen Bearbeitung in der Grenzwort­bearbeitungslogik 45 werden die bearbeiteten Speicherworte dann wieder der Speicherschnittstelle 49 zugeführt, über die sie in den Bildwiederholspeicher 5 unter Adressierung mit Speicherzeilenadressen und Speicherspaltenadressen ein­geschrieben werden, die von dem Adreßgenerator 44 berechnet wurden.After this additional processing in the limit word processing logic 45, the processed memory words are then fed back to the memory interface 49, via which they are written into the refresh memory 5 under addressing with memory row addresses and memory column addresses which were calculated by the address generator 44.

Der Registerabschnitt 50 der Speicherschnittstelle 49 dient auch dazu, den beiden Bearbeitungslogiken 45 und 46 die Speicherwörter zuzuführen, die im Bildwiederholspeicher 5 an solchen Stellen enthalten sind, die mit neuen Infor­mationen überschrieben werden sollen. Es ist dann möglich, in der Bearbeitungslogik 46 alte mit neuen Informationen zu verknüpfen und in der Grenzwortbearbeitungslogik 45 die­jenigen alten Informationen zu erfassen, die das unverän­dert wieder einzuschreibende alte Teilwort bilden sollen.The register section 50 of the memory interface 49 also serves to supply the two processing logics 45 and 46 with the memory words which are contained in the image repetition memory 5 at those locations which are to be overwritten with new information. It is then possible to link old information with new information in the processing logic 46 and to record those old information in the limit word processing logic 45 which are to form the old partial word to be rewritten unchanged.

Im folgenden wird anhand der Fig. 5a bis 5d der Ablauf des erfindungsgemäßen Verfahrens unter Bezugnahme auf die in Fig. 4 gezeigte Schaltungsanordnung beschrieben. Dabei soll zunächst eine Bearbeitung der in Fig. 1 gezeigten Art erläutert werden, bei der ein Bildabschnitt A in Form eines weiteren Bildabschnitts Aʹ dupliziert wird. Der Bildabschnitt A wird im folgenden als Quellenabschnitt, der Bildabschnitt Aʹ als Zielabschnitt bezeichnet. Entsprechend enthalten diese beiden Bildabschnitte als Speicherworte Quellenworte und Zielworte, die im Bildwiederholspeicher 5 mit Quellen­adressen und Zieladressen ansteuerbar sind.The sequence of the method according to the invention is described below with reference to FIGS. 5a to 5d with reference to the circuit arrangement shown in FIG. 4. Here A processing of the type shown in FIG. 1 is to be explained first, in which an image section A in the form of a further image section Aʹ is duplicated. The image section A is referred to below as the source section, the image section Aʹ as the destination section. Correspondingly, these two image sections contain source words and target words as memory words, which can be controlled in source memory 5 with source addresses and target addresses.

In Fig. 5a ist der Teil des Verfahrensablaufs dargestellt, bei dem die zu bearbeitenden Speicherworte einer Bildzeile, also die Speicherworte der ersten Bildzeile eines zu bear­beitenden Bildabschnitts, aus dem Bildwiederholspeicher 5 paketweise ausgelesen und über die Speicherschnittstelle 49 und deren Registerabschnitt 50 und über die Schiebeschal­tung 48 in den Zwischenspeicher 47 eingelesen werden. Hier­zu wird in einem ersten Schritt die Speicherzeilenadresse des ersten Quellenwortes von dem Adreßgenerator 44 über die Speicherschnittstelle 49 ausgegeben. In dem nächsten Verfahrensschritt wird die Speicherspaltenadresse des er­sten Quellenwortes von dem Adreßgenerator 44 über die Speicherschnittstelle 49 ausgegeben. Damit erfolgt ein Zu­griff auf das erste Quellenwort im Bildwiederholspeicher 5, so daß dieses dann in den Registerabschnitt 50 der Speicher­schnittstelle 49 eingelesen wird. Das erste Quellenwort kann dann von der Scheibeschaltung 48 übernommen werden, in der sein Informationsinhalt um den Verschiebungswert verschoben wird. Danach wird das so behandelte erste Quellen­wort in den Zwischenspeicher 47 geladen. Parallel zu diesen beiden Schritten kann dann bereits die Speicherspaltenad­resse des zweiten Quellenwortes von dem Adreßgenerator 44 über die Speicherschnittstelle 49 ausgegeben werden, so daß parallel zum Laden des ersten Quellenwortes in den Zwi­schenspeicher 47 das zweite Quellenwort in den Registerab­schnitt 50 eingeschrieben werden kann. Aus der parallelen Durchführung der zuvor beschriebenen Verfahrensschritte ist ein Zeiteinsparungseffekt zu erkennen, denn es erfolgt an dieser Stelle eine zeitlich verschachtelte Informations­übernahme und -bearbeitung.5a shows the part of the method sequence in which the memory words to be processed in one image line, i.e. the memory words in the first image line of an image section to be processed, are read out in packets from the image repeat memory 5 and via the memory interface 49 and its register section 50 and via the slide circuit 48 can be read into the intermediate memory 47. For this purpose, the memory line address of the first source word is output by the address generator 44 via the memory interface 49 in a first step. In the next method step, the memory column address of the first source word is output by the address generator 44 via the memory interface 49. This provides access to the first source word in the frame buffer 5, so that it is then read into the register section 50 of the memory interface 49. The first source word can then be adopted by the disk circuit 48, in which its information content is shifted by the shift value. The first source word treated in this way is then loaded into the buffer memory 47. In parallel to these two steps, the memory column address of the second source word can then already be output by the address generator 44 via the memory interface 49, so that the second source word can be written into the register section 50 in parallel with the loading of the first source word into the buffer memory 47. From the parallel Carrying out the previously described method steps shows a time-saving effect, because there is a temporally nested transfer and processing of information.

Der nächste Schritt ist eine Verzweigung, bei der eine Ab­frage darüber erfolgt, ob das letzte Quellenwort der adressierten Speicherzeile gelesen wurde oder nicht. Bei Negativergebnis werden die zuvor beschriebenen Verfahrens­schritte der Informationsverschiebung und Zwischenspeiche­rung bzw. der Ausgabe des nächsten Quellenwortes wieder­holt, bei Positivergebnis wird das zuletzt in den Register­abschnitt 50 eingeschriebene Quellenwort, wie bereits be­schrieben, der Informationsverschiebung in der Schiebeschal­tung 48 unterzogen und in den Zwischenspeicher 47 geladen. Damit ist das paketweise Übernehmen der Quellenworte eines zu bearbeitenden Bildabschnitts in den Zwischenspeicher 47 abgeschlossen.The next step is a branch, in which a query is made as to whether the last source word of the addressed memory line has been read or not. If the result is negative, the previously described method steps of information shifting and intermediate storage or the output of the next source word are repeated; if the result is positive, the source word last written into register section 50 is, as already described, subjected to information shifting in shift circuit 48 and loaded into buffer store 47. This completes the packet-wise transfer of the source words of an image section to be processed into the buffer memory 47.

In Fig. 5b ist derjenige Teil des Verfahrensablaufs darge­stellt, bei dem die paketweise in den Zwischenspeicher 47 übernommenen Quellenworte in den Bearbeitungslogiken 46 und 45 bearbeitet und anschließend wieder in den Bildwie­derholspeicher 5 eingeschrieben werden. Hierzu wird in einem ersten Schritt die Speicherzeilenadresse des ersten Zielwortes von dem Adreßgenerator 44 über die Speicherschnitt­stelle 49 ausgegeben, danach wird die Speicherspaltenadresse des ersten Zielwortes ausgegeben. Dann kann der Zugriff auf das erste Zielwort im Bildwiederholspeicher 5 erfolgen, so daß dieses in den Registerabschnitt 50 der Speicherschnitt­stelle 49 eingeschrieben wird. Im nächsten Verfahrens­schritt erfolgt dann die logische Verknüpfung des ersten im Zwischenspeicher 47 vorhandenen Quellenwortes in der Bearbeitungslogik 46 entsprechend einer Vorgabe, die ihr von der Steuerregistergruppe 42 zugeführt wird. Dann wird das so erhaltene Verknüpfungsergebnis in der Grenzwort­bearbeitungslogik 45 einer Grenzwortbearbeitung beschrie­bener Art unterzogen, wozu die Informationen des in dem Registerabschnitt 50 vorhandenen ersten Zielwortes be­nutzt werden.FIG. 5 b shows that part of the method sequence in which the source words, which are transferred in packets to the buffer store 47, are processed in the processing logics 46 and 45 and are then written back into the image repetition store 5. For this purpose, the memory row address of the first target word is output by the address generator 44 via the memory interface 49 in a first step, after which the memory column address of the first target word is output. The first target word can then be accessed in the image repetition memory 5, so that it is written into the register section 50 of the memory interface 49. In the next step of the method, the first source word in the intermediate memory 47 is then logically linked in the processing logic 46 in accordance with a specification that is supplied to it by the control register group 42. Then it will be the result of the linkage obtained in the limit word processing logic 45 is subjected to a limit word processing of the type described, for which the information of the first target word present in the register section 50 is used.

Nach der Grenzwortbearbeitung kann das so bearbeitete Speicherwort dem Bildwiederholspeicher 5 zugeführt werden, wozu der Adreßgenerator 44 die Speicherspaltenadresse des ersten Zielwortes über die Speicherschnittstelle 49 aus­gibt. Da die Speicherzeilenadresse der Zielbildzeile im Rahmen der paketweisen Bearbeitung der Speicherworte gleich bleibt, muß sie nicht erneut ausgegeben werden. Das erste fertig bearbeitete Speicherwort kann dann in den Bildwiederholspeicher 5 an der Zielposition eingeschrieben werden.After the limit word processing, the memory word processed in this way can be fed to the image repetition memory 5, for which purpose the address generator 44 outputs the memory column address of the first target word via the memory interface 49. Since the memory line address of the target image line remains the same as part of the processing of the memory words in packets, it does not have to be output again. The first processed memory word can then be written into the frame buffer 5 at the target position.

Parallel zu der Ausgabe der Speicherspaltenadresse des ersten Zielwortes und zum Einschreiben des ersten bearbei­teten Speicherwortes kann bereits die logische Verknüpfung des zweiten im Zwischenspeicher 47 vorhandenen Quellenwor­tes durchgeführt werden. Anschließend daran erfolgt eine Verzweigung mit einer Abfrage, ob die in dem vorherigen Verfahrensschritt durchgeführte logische Verknüpfung mit dem vorletzten im Zwischenspeicher 47 enthaltenen Quellen­wort durchgeführt wurde. Bei Negativergebnis werden die vorherigen Verfahrensschritte erneut durchgeführt, bei Positivergebnis wird die Speicherspaltenadresse des vor­letzten Zielwortes von dem Adreßgenerator 44 über die Speicherschnittstelle 49 ausgegeben. Dann wird das vor­letzte bearbeitete Quellenwort in den Bildwiederholspeicher 5 eingeschrieben. Danach wird die Speicherspaltenadresse des letzten Zielwortes von dem Adreßgenerator 44 über die Speicherschnittstelle 49 ausgegeben und das letzte Ziel­wort in den Registerabschnitt 50 übernommen. Mit diesem letzten Zielwort kann dann die Grenzwortbearbeitung in der Grenzwortbearbeitungslogik 45 für das letzte im Zwischen­ speicher 47 vorhandene Quellenwort durchgeführt werden. Als Abschluß wird dann von dem Adreßgenerator 44 die Speicher­spaltenadresse des letzten Zielwortes über die Speicher­schnittstelle 49 ausgegeben und das letzte bearbeitete Quellenwort als letztes Zielwort in dem Bildwiederholspei­cher 5 eingeschrieben.Parallel to the output of the memory column address of the first target word and the writing of the first processed memory word, the logical combination of the second source word present in the intermediate memory 47 can already be carried out. This is followed by a branch with a query as to whether the logical linkage carried out in the previous method step was carried out with the penultimate source word contained in the intermediate memory 47. If the result is negative, the previous method steps are carried out again; if the result is positive, the memory column address of the penultimate target word is output by the address generator 44 via the memory interface 49. Then the penultimate processed source word is written into the frame buffer 5. The memory column address of the last target word is then output by the address generator 44 via the memory interface 49 and the last target word is transferred to the register section 50. With this last target word, the limit word processing in the limit word processing logic 45 can then be carried out for the last one in the meantime memory 47 existing source word can be performed. Finally, the address column 44 outputs the memory column address of the last target word via the memory interface 49 and the last processed source word is written as the last target word in the frame buffer 5.

Die vorstehend anhand der Fig. 5a und 5b erläuterten Ver­fahrensabläufe werden für jede Bildzeile eines zu dupli­zierenden Bildabschnitts erneut durchgeführt, bis der ge­samte in dieser Art zu bearbeitende Bildabschnitt durch­gearbeitet ist, ohne daß externe Steuerinformationen zuge­führt werden müssen.The process sequences explained above with reference to FIGS. 5a and 5b are carried out again for each image line of an image section to be duplicated, until the entire image section to be processed in this way has been worked through, without having to supply external control information.

Beim Duplizieren von Bildabschnitten, wie es in Fig. 1 beispielsweise dargestellt ist, wird der in Betracht kommen­de Bildabschnitt an einer zweiten Position der Bildfläche anstelle der dort vorhandenen vorherigen Informationen sichtbar. Diese werden also im Bildwiederholspeicher über­schrieben, so daß sie auf der Bildfläche nicht mehr sicht­bar sind. Anstelle einer darartigen Duplikation von Bild­abschnitten kann aber auch eine Darstellung des neuen Bildabschnitts derart in Betracht kommen, daß die neuen Bildinformationen den alten Bildinformationen zu überla­gern sind, so daß an der Stelle des neuen Bildabschnitts eine Bildmischung entsteht. Zu diesem Zweck sind die Spei­cherworte des ersten Bildabschnitts, beispielsweise des in Fig. 1 gezeigten Bildabschnitts A, mit den an der Ziel­position vorhandenen Speicherworten des Bildabschnitts Aʹ zu verknüpfen. Diese Verknüpfung erfolgt in der in Fig. 4 gezeigten Schaltungsanordnung in der Bearbeitungslogik 46, der in beschriebener Weise zu verarbeitende Speicherworte und mit ihnen zu verknüpfende Zielworte zugeführt werden. Eine Bearbeitung von Speicherworten im Sinne einer Bild­mischung ist in Fig. 5c dargestellt. Es handelt sich da­bei um eine Verfahrensvariante, die an Stelle des in Fig. 5b gezeigten Verfahrensabschnitts durchzuführen ist. Es wird dabei also davon ausgegangen, daß der letzte Schritt des Verfahrensabschnitts nach Fig. 5a durchgeführt ist, d.h. daß die Quellenworte einer Bildzeile in dem Zwischenspei­cher 47 bereits vorhanden sind.When duplicating image sections, as shown for example in FIG. 1, the image section in question becomes visible at a second position of the image area instead of the previous information available there. These are therefore overwritten in the image repetition memory so that they are no longer visible on the image surface. Instead of such a duplication of image sections, a representation of the new image section can also be considered in such a way that the new image information is to be superimposed on the old image information, so that an image mixture occurs at the location of the new image section. For this purpose, the memory words of the first image section, for example of the image section A shown in FIG. 1, are to be linked with the memory words of the image section Aʹ present at the target position. This linkage takes place in the circuit arrangement shown in FIG. 4 in the processing logic 46, to which memory words to be processed and target words to be linked are supplied in the manner described. Processing of memory words in the sense of image mixing is shown in FIG. 5c. This is a variant of the method which is to be carried out instead of the method section shown in FIG. 5b. It will in this case it is assumed that the last step of the method section according to FIG. 5a has been carried out, ie that the source words of an image line are already present in the buffer memory 47.

Anschließend daran wird die Speicherzeilenadresse des ersten Zielwortes von dem Adreßgenerator 44 über die Spei­cherschnittstelle 49 ausgegeben. Danach wird die ent­sprechende Spaltenadresse ausgegeben, so daß das erste Zielwort aus dem Bildwiederholspeicher 5 in den Register­abschnitt 50 der Speicherschnittstelle 49 eingeschrieben werden kann. Dann erfolgt eine logische Verknüpfung des ersten im Zwischenspeicher 47 vorhandenen Quellenwortes mit dem ersten Zielwort in der Bearbeitungslogik 46 und anschließend die bereits beschriebene Grenzwortbearbeitung in der Grenzwort-Bearbeitungslogik 45. Dazu wird gleich­falls das erste Zielwort verwendet. Um das so bearbeitete Quellenwort wieder in dem Bildwiederholspeicher 5 ein­schreiben zu können, wird die Speicherspaltenadresse des ersten Zielwortes von dem Adreßgenerator 44 über die Spei­cherschnittstelle 49 ausgegeben. Die Speicherzeilen­adresse ist gleichbleibend. Nach Einschreiben des bearbei­teten Quellenwortes in dem Bildwiederholspeicher 5 er­folgt eine Verzweigung, wobei abgefragt wird, ob das letzte im Zwischenspeicher 47 vorhandene Quellenwort bearbeitet wurde oder nicht. Bei Negativergebnis werden die vorstehend beschriebenen Verfahrensschritte wiederholt. Bei Positiv­ergebnis ist die Bearbeitung der hier betrachteten Bild­zeile beendet, so daß die nächstfolgende Bildzeile in gleicher Weise bearbeitet werden kann.Subsequently, the memory line address of the first target word is output by the address generator 44 via the memory interface 49. The corresponding column address is then output, so that the first target word from the frame buffer 5 can be written into the register section 50 of the memory interface 49. The first source word in the intermediate memory 47 is then logically linked to the first target word in the processing logic 46 and then the previously described limit word processing in the limit word processing logic 45. The first target word is also used for this. In order to be able to rewrite the source word processed in this way in the image repetition memory 5, the memory column address of the first target word is output by the address generator 44 via the memory interface 49. The memory row address is the same. After the processed source word has been written into the image repetition memory 5, a branching takes place, a query being made as to whether the last source word present in the intermediate memory 47 has been processed or not. If the result is negative, the process steps described above are repeated. If the result is positive, the processing of the image line considered here is ended, so that the next image line can be processed in the same way.

Es ist zu bemerken, daß der Schritt der Grenzwortbearbei­tung nur für das erste und letzte Quellenwort erforder­lich ist, wie bereits im Zusammenhang mit Fig. 1 und 2 erläutert wurde.It should be noted that the limit word processing step is only required for the first and last source words, as already explained in connection with FIGS. 1 and 2.

Die in Fig. 5c gezeigte Verfahrensvariante arbeitet nach dem Prinzip, daß die in dem Zwischenspeicher 47 vorhandenen Quellenworte einer Bildzeile nacheinander mit Zielspeicher­worten verknüpft werden, die einzeln aus dem Bildwieder­holspeicher 5 ausgelesen und in den Registerabschnitt 50 übernommen werden. Es ist aber auch möglich, diese Ziel­speicherworte gleichfalls paketweise zwischenzuspeichern, wozu dann der Zwischenspeicher 47 das Volumen mindestens zweier Bildzeilen haben muß. Dann können die Quellenworte einer Bildzeile und die Zielworte einer Bildzeile neben­einander in dem Zwischenspeicher 47 gespeichert und der Be­arbeitungslogik 46 zur Verknüpfung miteinander zugeführt werden. Dabei ist es möglich, eine zeitlich verschachtel­te Arbeitsweise ähnlich wie in Fig. 5b gezeigt durchzufüh­ren, denn wenn jeweils ein Quellenwort mit einem Zielwort in der Bearbeitungslogik 46 verknüpft wird, kann das Ver­knüpfungsergebnis der vorher durchgeführten Verknüpfung bereits wieder in dem Bildwiederholspeicher 5 eingeschrie­ben werden. Dadurch ergibt sich dann ein Beschleunigungs­effekt der in Fig. 5b gezeigten Art.The method variant shown in FIG. 5c works on the principle that the source words of an image line present in the intermediate memory 47 are successively linked to target memory words which are individually read out from the image repetition memory 5 and transferred to the register section 50. However, it is also possible to temporarily store these target memory words in packets, for which purpose the intermediate memory 47 must then have the volume of at least two image lines. The source words of an image line and the target words of an image line can then be stored next to one another in the intermediate memory 47 and fed to the processing logic 46 for linking to one another. It is possible to carry out a time-nested mode of operation similar to that shown in FIG. 5b, because if a source word is linked to a target word in the processing logic 46, the result of the linkage of the previously performed linkage can already be written into the image repetition memory 5 again. This then results in an acceleration effect of the type shown in FIG. 5b.

In Fig. 5a, b und c sind jeweils auf der linken Seite der Verfahrensdarstellung die Zugriffszeiten angegeben, die während der einzelnen Verfahrensschritte anfallen und zu einer Gesamtbearbeitungszeit des jeweiligen Verfahrens­abschnitts aufsummiert werden. Die Zahlenwerte dieser Zu­griffszeiten ergeben sich jeweils für das Bearbeiten einer Bildzeile mit 32 Speicherworten für den dynamischen Spei­cher des Typs MB81461-12 der Firma Fujitsu, der in dem Datenbuch 1986 dieser Firma beschrieben ist. Bei Verwen­dung eines solchen Speichers ergibt sich für die Durchfüh­rung des Gesamtverfahrens nach Fig. 5a und 5b eine Gesamt­bearbeitungszeit von 8,28 µs für eine Bildzeile. Für eine möglichst lange Bearbeitungsoperation sei vorausgesetzt, daß ein Bild bearbeitet werden soll, das sich über die ge­samte Bildfläche eines Bildschirms erstreckt, dessen Bild­ darstellung mit 1360 Zeilen erfolgt. Zum Gesamtaufbau eines derartigen Bildes ist dann eine Zeit von 8,28 µs x 1360 erforderlich. Diese Gesamtzeit ist 11,26 ms. Sie liegt somit wesentlich unter der Bildwiederholzeit von 14,2 ms für eine Bildfrequenz von 70 Hz.5a, b and c each show on the left side of the process representation the access times which arise during the individual process steps and which are added up to a total processing time of the respective process section. The numerical values of these access times result in each case for processing an image line with 32 memory words for the dynamic memory of the type MB81461-12 from the company Fujitsu, which is described in the data book 1986 of this company. When using such a memory, a total processing time of 8.28 microseconds for one image line results for the implementation of the overall method according to FIGS. 5a and 5b. For the longest possible processing operation, it is assumed that an image is to be processed that extends over the entire image area of a screen, the image of which display with 1360 lines. A time of 8.28 microseconds x 1360 is then required for the overall construction of such an image. This total time is 11.26 ms. It is therefore significantly less than the image repetition time of 14.2 ms for an image frequency of 70 Hz.

Wird der hier betrachtete Speicher MB81461-12 gemäß der bisherigen Verfahrensweise benutzt, so ist ein wortweises Lesen, Bearbeiten und Einschreiben der zu bearbeitenden Speicherworte erforderlich. Die Zugriffszeiten für diese Vorgänge führen pro Bildzeile mit 32 Speicherworten zu einer Gesamtzugriffszeit von 14,72 µs. Dies ergibt bei 1360 Bildzeilen eine Gesamtbearbeitungszeit von 20,02 ms. Dabei ist vorausgesetzt, daß bei der vorbekannten Verfah­rensart gleichfalls Logikschaltkreise ähnlich wie bei der vorliegenden Verfahrensweise eingesetzt werden, so daß der Gesamtzeitwert von 20,02 ms die kürzest mögliche erreichbare Zeit für einen Bildaufbau ist. Daraus wird die mit der Erfindung mögliche wesentliche Beschleunigung bei der Bearbeitung von Bildinformationen ersichtlich.If the memory MB81461-12 considered here is used in accordance with the previous procedure, word-by-word reading, editing and writing in of the memory words to be processed is required. The access times for these processes lead to a total access time of 14.72 µs per image line with 32 memory words. With 1360 image lines, this results in a total processing time of 20.02 ms. It is assumed that logic circuits similar to those in the present method are also used in the previously known method, so that the total time value of 20.02 ms is the shortest possible achievable time for an image construction. From this, the significant acceleration in the processing of image information possible with the invention can be seen.

Claims (13)

1. Verfahren zum Bearbeiten des Speicherinhalts eines Bildwiederholspeichers, in dem die Speicherworte min­destens einer Bildzeile mit einer gemeinsamen Speicher­zeilenadresse und jeweils einer Speicherspaltenadresse adressierbar sind, dadurch gekennzeichnet, daß die Bearbeitung mindestens der zu verändernden Speicherworte einer Bildzeile paketweise erfolgt, wozu beim Lese- und/oder Schreibzugriff für diese Bildzeile eine einzige Speicherzeilenadressierung und eine wort­weise Speicherspaltenadressierung durchgeführt wird.1. A method for editing the memory content of an image repetition memory, in which the memory words of at least one image line with a common memory row address and in each case one memory column address can be addressed, characterized in that the processing of at least the memory words of an image line to be changed is carried out in packets, for which purpose in the case of read and / or write access for this image line, a single memory line addressing and word-by-word memory column addressing is carried out. 2. Verfahren nach Anspruch 1, dadurch gekennzeich­net, daß zur Durchführung bei der Bearbeitung von Speicherworten erforderlicher Adreßrechnungen, Ablauf­steuerungen und logischer Verknüpfungen Logikschalt­kreise verwendet werden.2. The method according to claim 1, characterized in that logic circuits are used for carrying out the processing of memory words required address calculations, sequence controls and logic operations. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­zeichnet, daß die gelesenen Speicherworte einer Bildzeile zwischen Bearbeitungsschritten zwischen­gespeichert werden.3. The method according to claim 1 or 2, characterized in that the read memory words of an image line are buffered between processing steps. 4. Verfahren nach Anspruch 3, bei dem eine Bearbeitung von Speicherworten zur Bildverschiebung in Bildzeilenrich­tung erfolgt, dadurch gekennzeichnet, daß die gelesenen Speicherworte mit einer Verschiebung ihres Informationsinhalts zwischengespeichert werden, die dem von dem ganzzahligen Vielfachen einer Speicher­wortlänge abweichenden Betrag der Bildverschiebung ent­spricht.4. The method according to claim 3, in which a processing of memory words for image shift in the image line direction is carried out, characterized in that the read memory words are buffered with a shift in their information content which corresponds to the amount of the image shift which differs from the integer multiple of a memory word length. 5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Bearbeitung von Speicherworten zur Bildver­schiebung in Bildzeilen- und/oder Bildspaltenrichtung von einer Quellenposition zu einer Zielposition erfolgt, dadurch gekennzeichnet, daß aus bild­punktorientierten Vorgabewerten für die Quellenposition, die Zielposition und die Bildausdehnung jeweils die Speicherzeilenadresse und die Speicherspaltenadresse und die Anzahl der Speicherworte pro Bildzeile sowie die Anzahl der für die paketweise Bearbeitung in Betracht kommenden Bildzeilen berechnet werden.5. The method according to any one of the preceding claims, in which a processing of memory words for image shift in the image line and / or image column direction from a source position to a target position, characterized in that from pixel-oriented default values for the source position, the target position and the image extent each Memory line address and the memory column address and the number of memory words per image line and the number of image lines that are suitable for processing in packets are calculated. 6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Bearbeitung von Speicherworten zur Über­lagerung von Bildinformationen erfolgt, indem erste und zweite Speicherworte jeweils einer Bildzeile miteinander logisch verknüpft werden und das Ver­knüpfungsergebnis unter der Adresse eines dieser Spei­cherworte gespeichert wird, dadurch gekenn­zeichnet, daß die ersten und zweiten Speicher­worte jeweils paketweise zwischengespeichert, logisch verknüpft und gespeichert werden.6. The method according to any one of the preceding claims, in which a processing of memory words for superimposing image information is carried out by logically linking first and second memory words each one image line and the link result is stored at the address of one of these memory words, characterized in that the first and second memory words are buffered in packages, logically linked and stored. 7. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6 mit einer Ansteuer­schaltung für einen Bildwiederholspeicher, die Adressier- und Zugriffsignale abgibt und einer Infor­mationsbearbeitungsschaltung, die speicherwortweise Bildinformationen bearbeitet, dadurch gekenn zeichnet, daß die Ansteuerschaltung einen Adreßgenerator (44) enthält, der nach Abgabe einer Speicherzeilenadresse eine Serie von Speicherspalten­adressen sowie eine gleiche Serie von Zwischenspeicher­adressen an einen zu der Informationsbearbeitungs­schaltung gehörenden Zwischenspeicher (47) abgibt, dessen Speichervolumen entsprechend der Summe der Speicherworte mindestens einer Bildzeile bemessen ist und der einer Bearbeitungslogik (45, 46) für aus dem Bildwiederholspeicher (5) ausgelesene Spei­cherworte vorgeordnet ist.7. Circuit arrangement for carrying out the method according to one of claims 1 to 6 with a control circuit for an image repetition memory which emits addressing and access signals and an information processing circuit which processes image information in memory words, characterized in that the control circuit contains an address generator (44), which delivers a series of memory column addresses and an identical series of buffer addresses to a buffer (47) belonging to the information processing circuit after its storage line address has been issued, the storage volume of which is dimensioned in accordance with the sum of the memory words of at least one image line and that of a processing logic (45, 46) for memory words read out is arranged upstream of the image repetition memory (5). 8. Schaltungsanordnung nach Anspruch 7, dadurch ge­kennzeichnet, daß die Informationsbe­arbeitungsschaltung eine Schiebeschaltung (48) enthält, in der der Informationsinhalt der aus dem Bildwieder­holspeicher (5) ausgelesenen Speicherworte um einen Verschiebungswert verschoben wird, der einer im Zuge der Informationsbearbeitung zu berücksichtigenden Differenz von Bildpunkten entspricht, um die eine Bildverschiebung in Bildzeilenrichtung von dem ganz­zahligen Vielfachen der Speicherwortlänge abweicht, und daß die Schiebeschaltung (48) dem Zwischenspei­cher (47) vorgeordnet ist.8. Circuit arrangement according to claim 7, characterized in that the information processing circuit contains a shift circuit (48) in which the information content of the memory words read from the image repetition memory (5) is shifted by a shift value which one in the course corresponds to the information processing to be taken into account difference of pixels by which an image shift in the image line direction deviates from the integer multiple of the memory word length, and that the shift circuit (48) is arranged upstream of the buffer memory (47). 9. . Schaltungsanordnung nach Anspruch 8, dadurch ge­kennzeichnet, daß die Schiebeschaltung (48) mit einer Schiebezeit arbeitet, die kürzer ist als die Zugriffszeit des Bildwiederholspeichers (5).9.. Circuit arrangement according to Claim 8, characterized in that the shift circuit (48) operates with a shift time which is shorter than the access time of the image repetition memory (5). 10. . Schaltungsanordnung nach einem der Anspruch 7 bis 9, dadurch gekennzeichnet, daß eine Grenz­wortbearbeitungslogik (45) vorgesehen ist, in der bei Bearbeitung von Grenzspeicherworten eines Bild­abschnitts (Aʹ) die Teilwortlängen berücksichtigt werden, auf denen eine Informationsänderung unzulässig ist.10.. Circuit arrangement according to one of Claims 7 to 9, characterized in that a limit word processing logic (45) is provided in which the partial word lengths on which an information change is impermissible are taken into account when processing limit memory words of an image section (Aʹ). . Schaltungsanordnung nach Anspruch 8 und 10, dadurch gekennzeichnet, daß den Verschiebungs­wert und die jeweilige Teilwortlänge angebende Signale von einem Rechenwerk (43) erzeugt werden, das ferner aus zugeführten Bildkoordinaten die Speicherzeilen- und -spaltenadresse des ersten Speicherwortes eines zu bearbeitenden Bildabschnitts (A) und die Anzahl der Speicherworte pro Bildzeile sowie die Bildzeilen­zahl dieses Bildabschnitts berechnet und an den Adreß­generator (44) abgibt.. Circuit arrangement according to Claims 8 and 10, characterized in that signals indicating the shift value and the respective partial word length are generated by an arithmetic unit (43) which, from supplied image coordinates, furthermore the memory row and column address of the first memory word of an image section (A) and to be processed the number of memory words per image line and the number of image lines in this image section are calculated and sent to the address generator (44). 12. . Schaltungsanordnung nach einem der Anspruch 7 bis 11, dadurch gekennzeichnet, daß eine Steuer­ registergruppe (42) vorgesehen ist, die ihr zugeführte Befehle, Adressen und Bildkoordinaten speichert und die gewünschte Bearbeitungsart angebende Signale an die Bearbeitungslogik (46) abgibt.12.. Circuit arrangement according to one of claims 7 to 11, characterized in that a control Register group (42) is provided, which stores the commands, addresses and image coordinates supplied to it and emits signals indicating the desired type of processing to the processing logic (46). 13. Schaltungsanordnung nach Anspruch 7 bis 10, dadurch gekennzeichnet, daß die Bearbeitungs­logik (46) und die Grenzwortbearbeitungslogik (45) eine Gesamtbearbeitungszeit für ein Speicherwort haben, die höchstens gleich der Zugriffszeit des Bildwieder­holspeichers (5) ist.13. Circuit arrangement according to claim 7 to 10, characterized in that the processing logic (46) and the limit word processing logic (45) have a total processing time for a memory word which is at most equal to the access time of the frame buffer (5).
EP88103819A 1987-03-31 1988-03-10 Method of processing the content of an image refresh memory, and device for carrying out this method Withdrawn EP0284856A3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3710696 1987-03-31
DE19873710696 DE3710696A1 (en) 1987-03-31 1987-03-31 METHOD FOR PROCESSING THE MEMORY CONTENT OF AN IMAGE REPEAT MEMORY AND CIRCUIT ARRANGEMENT FOR IMPLEMENTING THE METHOD

Publications (2)

Publication Number Publication Date
EP0284856A2 true EP0284856A2 (en) 1988-10-05
EP0284856A3 EP0284856A3 (en) 1990-07-18

Family

ID=6324471

Family Applications (1)

Application Number Title Priority Date Filing Date
EP88103819A Withdrawn EP0284856A3 (en) 1987-03-31 1988-03-10 Method of processing the content of an image refresh memory, and device for carrying out this method

Country Status (2)

Country Link
EP (1) EP0284856A3 (en)
DE (1) DE3710696A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924774A1 (en) * 1989-07-26 1991-02-07 Fraunhofer Ges Forschung Data processing installation for window-oriented raster graphic system - uses additional data preparation elements for increased processing speed

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094000A (en) * 1976-12-16 1978-06-06 Atex, Incorporated Graphics display unit
GB2073995A (en) * 1980-04-11 1981-10-21 Ampex Computer graphic system
EP0097778A2 (en) * 1982-06-30 1984-01-11 International Business Machines Corporation Digital storage
EP0099989A2 (en) * 1982-06-28 1984-02-08 Kabushiki Kaisha Toshiba Image display control apparatus
US4625203A (en) * 1983-10-18 1986-11-25 Digital Equipment Corporation Arrangement for providing data signals for a data display system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3015125A1 (en) * 1980-04-19 1981-10-22 Ibm Deutschland Gmbh, 7000 Stuttgart DEVICE FOR STORING AND DISPLAYING GRAPHIC INFORMATION

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094000A (en) * 1976-12-16 1978-06-06 Atex, Incorporated Graphics display unit
GB2073995A (en) * 1980-04-11 1981-10-21 Ampex Computer graphic system
EP0099989A2 (en) * 1982-06-28 1984-02-08 Kabushiki Kaisha Toshiba Image display control apparatus
EP0097778A2 (en) * 1982-06-30 1984-01-11 International Business Machines Corporation Digital storage
US4625203A (en) * 1983-10-18 1986-11-25 Digital Equipment Corporation Arrangement for providing data signals for a data display system

Also Published As

Publication number Publication date
DE3710696C2 (en) 1993-02-11
DE3710696A1 (en) 1988-11-10
EP0284856A3 (en) 1990-07-18

Similar Documents

Publication Publication Date Title
DE3339666C2 (en)
DE10101073B4 (en) Imaging device with lower storage capacity requirements and method therefor
DE69633477T2 (en) Image memory for graphic data
DE2055784A1 (en) Data processing system
EP0038411A2 (en) Memory and display system for graphics
DE2261141C3 (en) Device for the graphic representation of data contained in a computer
DE2936913A1 (en) METHOD AND SYSTEM FOR CONTROLLING INPUT AND OUTPUT IN A PROCESS CONTROL
DE3043100C2 (en)
DE2310631B2 (en) Storage hierarchy for a data processing system
DE3716752C2 (en)
DE2510542A1 (en) MULTI-SCREEN DIGITAL IMAGE PLAYER
DE68929482T2 (en) Integrated circuit with synchronous semiconductor memory, a method for accessing said memory and a system which includes such a memory
DE1499739A1 (en) Data memory for the simultaneous extraction of several words
DE3511689A1 (en) METHOD FOR PROCESSING MOVABLE GRAPHICS
DE3915562C1 (en)
DE3151357A1 (en) METHOD FOR CONTROLLING A CURSOR
DE3710696C2 (en)
DE4115440A1 (en) METHOD FOR CONTROLLING A DISPLAY DEVICE
DE3243444C2 (en)
DE3026225C2 (en) Data display device
EP0253078B1 (en) Method of preparation of data for a matrix printer
DE69531287T2 (en) IMPROVED STORAGE ARRANGEMENTS
DE2149636A1 (en) PROCEDURE FOR REPRESENTING MEASURED VALUES ON THE SCREEN OF A DISPLAY DEVICE
DE3007381A1 (en) METHOD AND SYSTEM FOR PROCESSING VIDEO DATA
DE19612417B4 (en) Method and circuit arrangement for changing image data

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH DE ES FR GB GR IT LI LU NL SE

RBV Designated contracting states (corrected)

Designated state(s): DE ES FR GB IT NL SE

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE ES FR GB IT NL SE

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSC

17P Request for examination filed

Effective date: 19901219

17Q First examination report despatched

Effective date: 19921023

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19951003