EP0497948A1 - Procede et dispositif d'encapsulation hermetique de composants electroniques. - Google Patents

Procede et dispositif d'encapsulation hermetique de composants electroniques.

Info

Publication number
EP0497948A1
EP0497948A1 EP91914937A EP91914937A EP0497948A1 EP 0497948 A1 EP0497948 A1 EP 0497948A1 EP 91914937 A EP91914937 A EP 91914937A EP 91914937 A EP91914937 A EP 91914937A EP 0497948 A1 EP0497948 A1 EP 0497948A1
Authority
EP
European Patent Office
Prior art keywords
layer
components
hermetic
encapsulation
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP91914937A
Other languages
German (de)
English (en)
Other versions
EP0497948B1 (fr
Inventor
Michel Leroy
Christian Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of EP0497948A1 publication Critical patent/EP0497948A1/fr
Application granted granted Critical
Publication of EP0497948B1 publication Critical patent/EP0497948B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872—Insulating conformal coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer

Definitions

  • the subject of the present invention is a device ensuring encapsulation of electronic components, encapsulation which is hermetic, that is to say which does not allow gases to pass and, in particular, not water vapor.
  • component housings whose base is ceramic and the metal cover, hermetically sealed on the base, degassing before closing the cover is also generally provided.
  • a disadvantage of this solution is its cost price, which is very high.
  • the present invention relates to an encapsulation of electronic components which is both hermetic, simple to implement and inexpensive.
  • the components (such as semiconductor wafers) are covered:
  • This process applies to components taken individually as well as to components (possibly already encapsulated) mounted on a printed circuit board: ii is then applied to the board and components assembly.
  • the pads can be easily mounted on the card through their housings and, in any known manner, using inexpensive materials (housings and printed board); hermeticity is ensured by the second layer and the assembly is relatively low cost on the one hand, due to the choice of materials (housings and / or printed board) and, on the other hand, that this technique is directly applicable to any card carrying an electronic circuit, without requiring the relocation of the components, for example in order to provide space for means ensuring sealing.
  • FIG. 1 therefore represents an embodiment of the device according to the invention and will be described in relation to FIG. 2, which illustrates the different stages of its manufacture.
  • electronic components such as semiconductor wafers forming discrete components or integrated circuits
  • the boxes components themselves do not have to be airtight; it is thus possible to use any type of case, for example plastic cases, the cost of which is known to be very much lower than that of ceramic cases.
  • boxes intended to be mounted flat such boxes being marked 10 in FIG. 1, or boxes provided with connection lugs (or pins), boxes marked 11 in FIG. 1 , with tabs 12, intended to pass through the printed circuit board on which they are mounted.
  • a printed circuit substrate or card
  • the preceding cases are also conventionally mounted on a printed circuit substrate (or card), marked 50 in FIG. 1.
  • a printed circuit substrate or card
  • the invention and as above is possible to use any type of printed circuit, ceramic or epoxy, single layer or multilayer, single face or double face, and whose size is not limited.
  • a multilayer card comprising a plurality of internal connection planes, identified
  • the printed circuit substrate 50 has metallized holes 51 for those of the housings (11) which include connection tabs (12).
  • the next step (23 in FIG. 2) consists in depositing on substantially all of the printed circuit and of the boxes 10 and 11 a first layer 30, constituted by an organic compound.
  • a material known as PARYLENE produced by the company UNION CARBIDE is suitable.
  • a varnish, silicone, epoxy or acrylic, is also suitable. Its function is to substantially level the surface on which the next layer will be deposited; here we mean by leveling, achieving a certain softening of the angles as well as a certain leveling of the surface and a clogging of the interstices (in particular between components 10 or 11 and surface of the printed circuit 50), to form a substantially uniform surface facilitating the deposition of the next layer and allowing for the latter, * a very small thickness without risk of cracks.
  • this first layer preferably has a relatively large thickness (typically a few tens of microns).
  • the next step (24 in FIG. 2) consists in depositing on substantially all of the layer 30 a second layer, marked 40, of a hermetic mineral material.
  • This layer can typically consist of a metallic compound and can be very thin (typically a few microns) thanks to the presence of the first layer.
  • the cost of depositing a layer such as 40 being higher than that of layer 30, this constitutes an advantage.
  • a metal oxide aluminum, silicon, zirconium, titanium or tin for example
  • a metal nitride silicon nitride for example
  • This layer can be obtained either by direct deposition of the metallic compound, or by deposition of the metal which is then oxidized and / or nitride, by any known means. Furthermore, in the case where the material chosen to make the layer 40 is electrically conductive, the layer 30 material must also be electrically insulating.
  • a third mechanical protection layer is deposited on the mineral layer 40: in fact, if the layer 40 is very thin, it may be preferable to protect it against impacts or scratches .
  • this third layer may consist of a thin layer (typically from 5 to 10 ⁇ m approximately) of PARYLENE. According to another variant, one deposits, always on the
  • layer 40 a third layer of an organic material such as PARYLENE, then a fourth layer of mineral material such as that constituting layer 40 (SiO 2 for example); the second -fourth layers then form a sandwich type structure which has reinforced mechanical strength.
  • an organic material such as PARYLENE
  • a fourth layer of mineral material such as that constituting layer 40 (SiO 2 for example)
  • the presence of the first layer 30 under the layer 40 also makes it possible to easily release as necessary the parts thus covered and which should not be, such as adjustable elements or switches. In addition, it allows, by local laser machining for example, to make punctual holes allowing the application of a test tip, without compromising the tightness of the entire card.
  • the advantage is in particular the repair of a card: in this case, the out-of-service box or boxes can be replaced by plastic boxes for example, covered with the two layers described above before they are mounted on the card.
  • the method according to the invention is, in the same way, also applicable for achieving hermetic protection of an individual component, whether or not mounted on a printed circuit board.
  • steps 21 and 22 of FIG. 2 are deleted and the component is directly coated with the two layers referred to in steps 23 and 24, respectively.
  • step 21 of FIG. 2 is omitted: the components are mounted on the printed circuit then covered with the two preceding layers, organic then mineral.
  • the invention makes it possible in particular to achieve hermeticity of the two faces of any circuit mounted on a printed circuit, without requiring modification of the latter, of layout or of material in particular. It also allows local repair without destroying the hermé ⁇ ticity of the rest of the circuit carried by the card, the replacement component or components also being hermetic by the same method.
  • the layers thus deposited being not very thick compared to the thickness of the circuit itself, they do not form an obstacle to the evacuation of the heat generated by the operation of the components.
  • these different layers being transparent at low thickness, the circuit markings are visible through the layers and it is not necessary to reproduce them on the outer layer.

Abstract

Selon un mode de réalisation de l'invention, les composants électroniques discrets ou intégrés, sont encapsulés chacun dans un boîtier, par exemple plastique; les boîtiers sont ensuite montés sur une carte de circuit imprimé, par exemple époxy. L'ensemble composants et carte est recouvert d'une première couche relativement épaisse, constituée par un composé organique et assurant une fonction de nivellement, puis d'une couche telle qu'un composé métallique minéral, ayant pour fonction d'assurer l'herméticité de l'ensemble.

Description

PROCEDE ET DISPOSITIF D 'ENCAPSULATION HERMETIQUE DE COMPOSANTS ELECTRONIQUES .
La présente invention a pour objet un dispositif assurant une encapsulation de composants électroniques , encapsu- lation qui soit hermétique c'est-à-dire qui ne laisse pas passer les gaz et, tout particulièrement, pas la vapeur d'eau .
En effet, ainsi qu'il est connu, le problème de la suppression ou, à défaut, de la limitation de l'humidité dans l'atmosphère entourant les composants électroniques est un problème aigu .
On sait que le contaminant ayant le rôle le plus important et le plus néfaste sur le plan de la fiabilité d'un composant discret ou d'un circuit intégré est la teneur en eau de l'ambiance environnante . En effet, l'humidité est notamment susceptible de corroder les plots de connexion des circuits ; eU.e permet également aux ions de se solubiliser, ce qui renforce la corrosion . Ces effets sont très sensibles sur les circuits intégrés et, ce, que d'autant plus que l'échelle d'intégration est plus élevée, c'est-à-dire que les plots de connexion sont plus petits .
Pour les app.lic3t.ions à environnr-mpnt ré èr et hautes performances, telles que les applications militaires ou spatiales, il est connu d'utiliser des boîtiers de composants dont l'embase est en céramique et le capot en métal, scellé hermétiquement sur l'embase, un dégazage avant fermeture du capot étant en outre en général prévu . Un Inconvénient de cette solution est son prix de revient, qui est très élevé .
On connaît par ailleurs des boîtiers d 'encapsulation en matériau plastique, dont le coût est beaucoup plus bas mais qui présentent l'inconvénient de n'être pas hermétiques . La présente invention a pour objet une encapsulation de composants électroniques qui soit à la fois hermétique, simple de mise en oeuvre et peu onéreuse .
A cet effet, les composants (tels que pastilles de semiconducteur) sont recouverts :
- d'une première couche d'un matériau organique, relativement épaisse, qui nivelle sensiblement les reliefs et adoucit les angles du composant ;
- d'une deuxième couche d'un matériau minéral, qui peut être beaucoup plus fine, qui assure l'herméticité de l'ensemble .
Ce procédé s'applique aux composants pris individuellement comme aux composants (éventuellement déjà encapsulés) montés sur une carte de circuit imprimé : iï est alors appliqué à l'ensemble carte et composants .
De la sorte, les pastilles peuvent être montées aisément sur la carte par l'intermédiaire de leurs boîtiers et, ce, de toute façon connue, à l'aide de matériaux (boîtiers et carte imprimée) peu onéreux ; l'herméticité est assurée par la deuxième couche et l'ensemble est d'un coût relativement faible d'une part, du fait du choix des matériaux (boîtiers et/ou carte imprimée) et, d'autre part, du fait que cette technique est directement applicable à toute carte portant un circuit électronique, sans nécessiter la réimplantation des composants, en vue par exemple de ménager un espace pour des moyens assurant l'étanchéité .
D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les dessins annexés, qui représentent :
- la figure 1, un mode de réalisation du dispositif selon l'invention ;
- la figure 2, les différentes étapes d'un mode de réalisation du procédé selon l'invention . Sur ces différentes figures, d'une part les mêmes références se rapportent aux mêmes éléments et, d'autre part, l'échelle réelle n'est pas respectée pour la clarté de l'exposé .
La figure 1 représente donc un mode de réalisation du dispositif selon l'invention et sera décrite en relation avec la figure 2, qui illustre les différentes étapes de sa fabrication.
Dans ce mode de réalisation, des composants électroni¬ ques, tels que des pastilles semiconductrices formant des composants discrets ou des circuits intégrés, sont classiquement encapsulés dans les boîtiers (étape 21, figure 2) mais l'herméticité étant assurée par ailleurs, les boîtiers de composant n'ont pas eux-mêmes à être hermétiques ; on peut ainsi utiliser n'importe quel type de boîtier, par exemple des boîtiers plastiques dont on sait que le coût est très nettement inférieur à celui des boîtiers céramiques . Selon l'invention également, on peut utiliser soit des boîtiers destinés à être montés à plat, de tels boîtiers étant repérés 10 sur la figure 1, soit des boîtiers munis de pattes (ou broches) de connexion, boîtiers repérés 11 sur la figure 1, avec des pattes 12, destinées à traverser la carte de circuit imprimé sur laquelle ils sont montés .
Dans une deuxième étape, repérée 22 sur la figure 2 , on procède également classiquement au montage des boîtiers précédents sur un substrat (ou carte) de circuit imprimé, repéré 50 sur la figure 1. Selon l'invention et comme précédc-rjnent, il est possible d'utiliser n'importe quel type de circuit imprimé, céramique ou époxy, simple couche ou multicouche, simple face ou double face, et dont la taille n'est pas limitée . Sur la figure, on a représenté par exemple une carte multicouche comportant une pluralité de plans de connexion internes, repérés
52, et double face , les composants 10 et/ou 11 étant disposés à la fois sur la face supérieure (53) et sur la face inférieure (54) de la carte 50. En outre, le substrat de circuit imprimé 50 comporte des trous métallisés 51 pour ceux des boîtiers (11) qui comportent des pattes de connexion (12) .
L'étape suivante (23 sur la figure 2) consiste à déposer sur sensiblement l'ensemble du circuit imprimé et des boîtiers 10 et 11 une première couche 30, constituée par un composé organique . A titre d'exemple, un matériau connu sous le nom de PARYLENE produit par la Société UNION CARBIDE convient. Un vernis, silicone, époxy ou acrylique, convient également. Sa fonction est de sensiblement planer la surface sur laquelle sera déposée la couche suivante ; on entend ici par planer, réaliser un certain adoucissement des angles ainsi qu'un certain nivellement de la surface et un colmatage des interstices (notamment entre composants 10 ou 11 et surface du circuit imprimé 50) , pour former une surface sensiblement uniforme facilitant le dépôt de la couche suivante et autorisant pour cette dernière, * une épaisseur très faible sans risque de craquelures . A cet effet, cette première couche a de préférence une épaisseur relativement importante (typiquement quelques dizaines de microns) . L'étape suivante (24 sur la figure 2) consiste à déposer sur sensiblement l'ensemble de la couche 30 une deuxième couche, repérée 40, d'un matériau minéral hermétique . Cette couche peut être constituée typiquement par un composé métallique et peut être très fine (typiquement quelques microns) grâce à la présence de la première couche . Le prix de revient du dépôt d'une couche telle que 40 étant plus élevé que celui de la couche 30, ceci constitue un avantage . A titre d'exemple, un oxyde métallique (d'aluminium, de silicium, de zirconium, de titane ou d'étain par exemple) ou un nitrure métallique (nitrure de silicium par exemple) conviennent. Cette couche peut être obtenue soit par dépôt direct du composé métallique, soit par dépôt du métal qui est ensuite oxydé et/ou nitrure, par tout moyen connu. Par ailleurs, dans le cas où le matériau choisi pour réaliser la couche 40 est conducteur de l'électricité, le matériau de la couche 30 devra en outre être isolant électriquement .
Dans une variante de réalisation (non représentée) , on dépose, sur la couche minérale 40, une troisième couche de protection mécanique : en effet, si la couche 40 est très mince, il peut être préférable de la protéger contre les chocs ou les rayures . A titre d'exemple, cette troisième couche peut être constituée par une couche mince (typiquement de 5 à 10 μ environ) de PARYLENE. Selon une autre variante, on dépose, toujours sur la
- couche 40, une troisième couche d'un matériau organique tel que le PARYLENE, puis une quatrième couche de matériau minéral tel que celui constituant la couche 40 (SiO„ par exemple) ; les deuxième -quatrième couches forment alors une structure de type sandwich qui présente une tenue mécanique renforcée .
Il est à noter que la présence de la première couche 30 sous la couche 40 permet de plus de dégager facilement en tant que besoin les parties ainsi recouvertes et qui ne devraient pas l'être, tels que éléments réglables ou commutateurs . En outre, elle permet, par usinage local au laser par exemple, de réaliser des trous ponctuels permettant l'application d'une pointe de test, sans compromettre l'étanchéité de l'ensemble de la carte .
• Le procédé décrit ci- dessus est utilisable de la même ma è-re pour réaliser l'herméticité d'un boîtier seul, non monté sur une carte de circuit imprimé : seule l'étape 22 de la figure 2 est alors supprimée .
L'intérêt en est notamment la réparation d'une carte : dans ce cas, le ou les boîtiers hors service peuvent être remplacés par des boîtiers en plastique par exemple, recouverts des deux couches décrites précédemment avant leur montage sur la carte . Le procédé selon l'invention est, de la même manière, applicable également pour réaliser la protection hermétique d'un composant individuel, monté ou non sur une carte de circuit imprimé. Dans le deuxième cas, les étapes 21 et 22 de la figure 2 sont supprimées et le composant est directement enrobé des deux couches visées aux étapes 23 et 24, respectivement. Dans le premier cas, l'étape 21 de la figure 2 est supprimée : les composants sont montés sur le circuit imprimé puis recouverts des deux couches précédentes, organique puis minérale.
Il apparaît ainsi que l'invention permet notamment de réaliser l'herméticité des deux faces de n'importe quel circuit monté sur un circuit imprimé, sans nécessiter de modification de celui-ci, d'implantation ou de matériau notamment. Elle permet également une réparation locale sans destruction de l'hermé¬ ticité du reste du circuit porté par la carte, le ou les composants de remplacement étant également rendus hermétiques par la même méthode. En outre, les couches ainsi déposées étant peu épaisses par rapport à l'épaisseur du circuit lui-même, elles ne forment pas un obstacle à l'évacuation de la chaleur engendrée par le fonctionnement des composants . Enfin, ces différentes couches étant transparentes sous faible épaisseur, les marquages des circuits sont visibles à travers les couches et il n'est pas nécessaire de les reproduire sur la couche extérieure .

Claims

R E V END I CATI ON S
1. Procédé d'encapsulation hermétique d'au moins un composant électronique, caractérisé par le fait qu'il comporte :
- une première étape de dépôt sur le composant d'une première couche en un matériau organique, dont l'épaisseur permet de sensiblement planer la surface sur laquelle sera déposée une deuxième couche ;
- une deuxième étape de dépôt de la deuxième couche sur la première couche, en un matériau minéral hermétique .
2. Procédé selon la revendication 1, caractérisé par le fait qu'il comporte en outre, avant la première étape, une première étape supplémentaire d'encapsulation des composants chacun dans un boîtier .
3. Procédé selon la revendication 1, caractérisé par le fait qu'il comporte en outre, avant la première étape, une première étape supplémentaire d'encapsulation des composants chacun dans un boîtier, puis une deuxième étape supplémentaire de montage des boîtiers sur une carte de circuit imprimé et que les première et deuxième couches sont déposées sensiblement sur l'ensemble de la carte et des boîtiers .
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la première couche est en outre électriquement isolante .
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la deuxième couche est un composé métallique .
6. Procédé selon la revendication 5, caractérisé par le fait que la deuxième couche comporte un oxyde et/ou un nitrure métallique.
7. Procédé selon la revendication 6, caractérisé par le fait que la deuxième couche est obtenue par dépôt d'un métal puis oxydation et/ou nitruration du métal.
8. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte en outre, après la deuxième étape, une troisième étape de dépôt sur la deuxième couche d'une troisième couche de protection mécanique.
9. Procédé selon l'une des revendications 1 à 7, caractérisé par le fait qu'il comporte en outre, après la deuxième étape, une troisième étape de dépôt sur la deuxième couche d'une troisième couche d'un matériau organique puis d'une quatrième couche d'un matériau minéral.
10. Dispositif d'encapsulation hermétique de composants électroniques, comportant des boîtiers enfermant chacun des composants et une carte de circuit imprimé sur- laqueEe sont montés les boîtiers, le dispositif étant caractérisé par le fait qu'il comporte en outre : une première couche d'un matériau organique, recouvrant sensiblement l'ensemble de la carte et des boîtiers ; une deuxième couche hermétique d'un matériau minéral, recouvrant la première couche.
11. Dispositif selon la revendication 10, caractérisé par le fait que la première couche d'enrobage est constituée de
PARYLENE ou de vernis .
12. Dispositif selon l'une des revendications 10 ou 11, caractérisé par le fait que la deuxième couche d'enrobage comporte un oxyde d'aluminium, de silicium, de zirconium, de titane ou d'étain .
13. Dispositif selon l'une des revendications 10 ou 11, caractérisé par le fait que la deuxième couche d'enrobage comporte du nitrure de silicium.
EP91914937A 1990-08-24 1991-08-23 Procede et dispositif d'encapsulation hermetique de composants electroniques Expired - Lifetime EP0497948B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9010631A FR2666190B1 (fr) 1990-08-24 1990-08-24 Procede et dispositif d'encapsulation hermetique de composants electroniques.
FR9010631 1990-08-24
PCT/FR1991/000688 WO1992003902A1 (fr) 1990-08-24 1991-08-23 Procede et dispositif d'encapsulation hermetique de composants electroniques

Publications (2)

Publication Number Publication Date
EP0497948A1 true EP0497948A1 (fr) 1992-08-12
EP0497948B1 EP0497948B1 (fr) 1995-05-03

Family

ID=9399835

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91914937A Expired - Lifetime EP0497948B1 (fr) 1990-08-24 1991-08-23 Procede et dispositif d'encapsulation hermetique de composants electroniques

Country Status (7)

Country Link
US (1) US5461545A (fr)
EP (1) EP0497948B1 (fr)
JP (1) JPH05502142A (fr)
CA (1) CA2067784C (fr)
DE (1) DE69109464T2 (fr)
FR (1) FR2666190B1 (fr)
WO (1) WO1992003902A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
TW311267B (fr) * 1994-04-11 1997-07-21 Raychem Ltd
FR2726151B1 (fr) * 1994-10-25 1996-11-29 Europ Composants Electron Procede et dispositif de protection hermetique de circuit electronique
US5677511A (en) * 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
US5600181A (en) * 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
FR2737835B1 (fr) * 1995-08-09 1997-10-17 Matra Defense Circuit electronique a micro-composants encapsule et procede de demontage d'un tel circuit
US5879808A (en) 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
US5914508A (en) * 1995-12-21 1999-06-22 The Whitaker Corporation Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
US5689878A (en) * 1996-04-17 1997-11-25 Lucent Technologies Inc. Method for protecting electronic circuit components
EP0914758B1 (fr) * 1997-04-25 2004-10-27 Koninklijke Philips Electronics N.V. Procede pour fabriquer des composants electriques, electroniques ou electromecaniques enveloppes et de petites dimensions
US6458512B1 (en) * 1998-10-13 2002-10-01 3M Innovative Properties Company Oxynitride encapsulated electroluminescent phosphor particles
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6623861B2 (en) 2001-04-16 2003-09-23 Battelle Memorial Institute Multilayer plastic substrates
US6548912B1 (en) * 1999-10-25 2003-04-15 Battelle Memorial Institute Semicoductor passivation using barrier coatings
US7198832B2 (en) * 1999-10-25 2007-04-03 Vitex Systems, Inc. Method for edge sealing barrier films
US20100330748A1 (en) 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
US6866901B2 (en) 1999-10-25 2005-03-15 Vitex Systems, Inc. Method for edge sealing barrier films
US6413645B1 (en) 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
US6304232B1 (en) 2000-02-24 2001-10-16 The Goodyear Tire & Rubber Company Circuit module
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法
DE10114897A1 (de) * 2001-03-26 2002-10-24 Infineon Technologies Ag Elektronisches Bauteil
US6604281B2 (en) * 2001-07-11 2003-08-12 Power Mate Technology Co., Ltd. Circuit board packaging process for preventing electromagnetic interference
FR2832136B1 (fr) * 2001-11-09 2005-02-18 3D Plus Sa Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US8808457B2 (en) 2002-04-15 2014-08-19 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
US8900366B2 (en) 2002-04-15 2014-12-02 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
US7648925B2 (en) 2003-04-11 2010-01-19 Vitex Systems, Inc. Multilayer barrier stacks and methods of making multilayer barrier stacks
US7510913B2 (en) 2003-04-11 2009-03-31 Vitex Systems, Inc. Method of making an encapsulated plasma sensitive device
US6916994B2 (en) * 2003-05-14 2005-07-12 Visteon Global Technologies, Inc. Conformal sealing film
AU2004302871A1 (en) * 2003-09-01 2005-03-17 Siemens Aktiengesellschaft Protection device for electronic components
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
US7767498B2 (en) 2005-08-25 2010-08-03 Vitex Systems, Inc. Encapsulated devices and method of making
TWI266597B (en) * 2005-09-27 2006-11-11 Delta Electronics Inc Electronic apparatus capable of dissipating heat uniformly
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US20070235214A1 (en) * 2006-03-30 2007-10-11 Hall Stephen H Moisture resistant printed circuit board
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US8088502B2 (en) * 2006-09-20 2012-01-03 Battelle Memorial Institute Nanostructured thin film optical coatings
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
EP2187439A1 (fr) * 2007-12-28 2010-05-19 Ibiden Co., Ltd. Interposeur et procédé de fabrication d'interposeur
WO2009084300A1 (fr) 2007-12-28 2009-07-09 Ibiden Co., Ltd. Interposeur et procédé de fabrication de l'interposeur
JP5197175B2 (ja) * 2008-06-16 2013-05-15 キヤノン株式会社 インクジェット記録ヘッドおよびその製造方法
EP2161974A1 (fr) * 2008-09-09 2010-03-10 Hegutechnik v. Gutwald KG Revêtement EMV bi-fonctionnel
US9184410B2 (en) 2008-12-22 2015-11-10 Samsung Display Co., Ltd. Encapsulated white OLEDs having enhanced optical output
US9337446B2 (en) 2008-12-22 2016-05-10 Samsung Display Co., Ltd. Encapsulated RGB OLEDs having enhanced optical output
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
JP5252378B2 (ja) * 2009-03-26 2013-07-31 ヤマハ株式会社 ミキサ装置のウィンドウ制御方法、ミキサ装置、およびミキサ装置のウィンドウ制御プログラム
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
US8590338B2 (en) 2009-12-31 2013-11-26 Samsung Mobile Display Co., Ltd. Evaporator with internal restriction
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US8279625B2 (en) 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
WO2011137756A2 (fr) * 2011-05-06 2011-11-10 华为终端有限公司 Matériau composite et dispositif électronique
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
JP5693515B2 (ja) * 2012-01-10 2015-04-01 エイチズィーオー・インコーポレーテッド 内部耐水性被覆を備える電子デバイス
TWI484897B (zh) * 2012-01-20 2015-05-11 Lite On Technology Corp 散熱結構與具有此散熱結構的電子裝置
US9620430B2 (en) 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
JP6637896B2 (ja) * 2014-03-04 2020-01-29 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 電子デバイス用の可撓性を有するマルチパート封止ハウジングを備えるコンフォーマルなｉｃデバイス
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
JP2015220241A (ja) * 2014-05-14 2015-12-07 株式会社村田製作所 電子部品モジュール
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US9814142B1 (en) * 2015-06-24 2017-11-07 Automated Assembly Corporation Electronic devices wire bonded to substrate through an adhesive layer and method of making the same
FR3061404B1 (fr) 2016-12-27 2022-09-23 Packaging Sip Procede de fabrication collective de modules electroniques hermetiques
US9901016B1 (en) * 2017-04-14 2018-02-20 Kinsus Interconnect Technology Corp. Electromagnetic-interference shielding device
US10399256B1 (en) * 2018-04-17 2019-09-03 Goodrich Corporation Sealed circuit card assembly
US10834825B1 (en) 2019-05-08 2020-11-10 Raytheon Company Hermetic chip on board
US11197376B2 (en) * 2019-10-10 2021-12-07 The Boeing Company Method of forming a low loss electronics assembly
FR3114643B1 (fr) 2020-09-25 2022-09-09 Nexter Munitions Fusee electronique pour projectile
DE102020133099A1 (de) 2020-12-11 2022-06-15 Zf Cv Systems Global Gmbh Leiterplatte für elektronische Schaltungen
DE102020133098A1 (de) 2020-12-11 2022-06-15 Zf Cv Systems Europe Bv Elektronisches Steuergerät eines Fahrzeugs
US20230269866A1 (en) * 2022-02-24 2023-08-24 Advanced Semiconductor Engineering, Inc. Electronic device
JP7460013B1 (ja) 2023-11-30 2024-04-02 ａｒｔｉｅｎｃｅ株式会社 電子部品搭載基板及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB956001A (en) * 1960-08-17 1964-04-22 Reyrolle A & Co Ltd Improvements relating to the encapsulation of electrical components
US4063349A (en) * 1976-12-02 1977-12-20 Honeywell Information Systems Inc. Method of protecting micropackages from their environment
US4300184A (en) * 1979-07-11 1981-11-10 Johnson Controls, Inc. Conformal coating for electrical circuit assemblies
JPS60160145A (ja) * 1984-01-30 1985-08-21 Mitsubishi Electric Corp 混成集積回路のパツケ−ジング
EP0308676A3 (fr) * 1987-09-25 1990-01-10 Siemens Aktiengesellschaft Enrobage sans contrainte pour composants électriques et électroniques, notamment pour circuits hybrides
JPH0278299A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 電子部品塔載基板
JP2505868B2 (ja) * 1988-10-15 1996-06-12 富士通株式会社 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9203902A1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting

Also Published As

Publication number Publication date
CA2067784A1 (fr) 1992-02-25
FR2666190B1 (fr) 1996-07-12
EP0497948B1 (fr) 1995-05-03
DE69109464T2 (de) 1995-09-14
JPH05502142A (ja) 1993-04-15
DE69109464D1 (de) 1995-06-08
US5461545A (en) 1995-10-24
FR2666190A1 (fr) 1992-02-28
WO1992003902A1 (fr) 1992-03-05
CA2067784C (fr) 2001-10-23

Similar Documents

Publication Publication Date Title
EP0497948B1 (fr) Procede et dispositif d'encapsulation hermetique de composants electroniques
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
EP0565391B1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
TWI313075B (en) Method for producing a semiconductor component with a planar contact and the semiconductor component
FR2525815A1 (fr) Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
FR2704690A1 (fr) Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
FR2940588A1 (fr) Ensemble multicomposant blinde a montage en surface
JP5114069B2 (ja) 電子モジュールおよび電子モジュールをカプセル化する方法
EP0228953A1 (fr) Boîtier d'encapsulation d'un circuit électronique
WO2005119862A1 (fr) Dispositif laser semi-conducteur et procede de fabrication dudit dispositif
EP3154082A1 (fr) Structure dbc amelioree dotee d'un support integrant un materiau a changement de phase
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
FR2572849A1 (fr) Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
EP3343604A1 (fr) Modules électroniques hermétiques
FR2513032A1 (fr) Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif
EP0085622B1 (fr) Support de montage de boitier de circuit intégré, à connexions de sorties réparties sur le périmètre du boitier
EP2782156B1 (fr) Procédé d'encapsulation et dispositif associé
EP0484853A1 (fr) Méthode de protection de composants electroniques d'un circuit contre les radiations et dispositif utilisant cette méthode
EP0374007B1 (fr) Dispositif d'encapsulation hermétique pour composants électroniques
EP0481846A1 (fr) Procédé d'assemblage d'un capot métallique sur un substrat portant un circuit intégré
EP0682809A1 (fr) Procede d'encapsulation de composants ou de modules electroniques et dispositfs encapsules par ledit procede
EP0710061A1 (fr) Procédé et dispositif de protection hermétique de circuit électronique
FR2723258A1 (fr) Dispositif d'encapsulation de composant micro-electronique
EP1036489A1 (fr) Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19920314

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL SE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: THOMSON-CSF

17Q First examination report despatched

Effective date: 19940926

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL SE

ITF It: translation for a ep patent filed

Owner name: JACOBACCI & PERANI S.P.A.

REF Corresponds to:

Ref document number: 69109464

Country of ref document: DE

Date of ref document: 19950608

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19950717

Year of fee payment: 5

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19950721

Year of fee payment: 5

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19950622

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19960824

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19970301

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 19970301

EUG Se: european patent has lapsed

Ref document number: 91914937.7

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

REG Reference to a national code

Ref country code: FR

Ref legal event code: CD

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20100818

Year of fee payment: 20

Ref country code: FR

Payment date: 20100824

Year of fee payment: 20

Ref country code: IT

Payment date: 20100820

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20100818

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 69109464

Country of ref document: DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 69109464

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20110822

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20110824