EP1008231A2 - Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu - Google Patents

Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu

Info

Publication number
EP1008231A2
EP1008231A2 EP98906929A EP98906929A EP1008231A2 EP 1008231 A2 EP1008231 A2 EP 1008231A2 EP 98906929 A EP98906929 A EP 98906929A EP 98906929 A EP98906929 A EP 98906929A EP 1008231 A2 EP1008231 A2 EP 1008231A2
Authority
EP
European Patent Office
Prior art keywords
components
active semiconductor
dcb substrate
semiconductor components
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP98906929A
Other languages
English (en)
French (fr)
Inventor
Hans-Peter Feustel
Friedrich Loskarn
Reinhard Rückert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of EP1008231A2 publication Critical patent/EP1008231A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • Power module with an active semiconductor device and passive
  • Circuit arrangement having components and production method therefor
  • Power modules are used in many areas of application for different tasks, for example for speed and power control of electric motors.
  • Part of such power modules is a circuit arrangement functioning as a power unit, which as a rule has both active semiconductor components such as power semiconductor components and passive components such as resistors (for example shunts for current measurement) and, if appropriate, capacitors.
  • the power semiconductor components work in switching mode, which is why high current change speeds occur; Due to these high current change speeds, a low-induction design of the circuit arrangement is necessary to avoid overvoltages.
  • a carrier body for the active semiconductor components (in particular the power semiconductor components) of the circuit arrangement is therefore, and for reasons of sufficient heat dissipation from their power loss, usually a so-called DCB substrate ("direct copper bonding") which is composed of one surrounded by two copper layers (e.g. is composed of aluminum oxide A1 2 0 3 ) ceramic layer; the active semiconductor components (power semiconductor components) are soldered onto the upper copper layer of the DCB substrate and contacted by means of bonding wires.
  • the upper copper layer of the DCB substrate is structured (interrupted), as a result of which conductor tracks are formed for connecting the power semiconductor components.
  • the DCB substrate is applied, usually soldered, to a metal plate serving as a circuit carrier; this metal plate transfers the heat loss to a cooling system.
  • the passive components (in particular the resistors) of the circuit arrangement are advantageously usually implemented using thick-film technology (ie printed on a ceramic carrier); this ceramic carrier is glued to the circuit carrier adjacent to the DCB substrate in a separate manufacturing step (for example by means of a thermal adhesive).
  • connection (contacting) between the passive components applied to the ceramic carriers and the active semiconductor components of the circuit arrangement applied to the DCB substrates is problematic due to their spatial separation; Long connection lines and contact lugs are required, which, as parasitic inductances, have a negative effect on the properties of the circuit arrangement or the power module (generation of overvoltages, EMC problems).
  • DE 35 38 933 AI also shows a power module in which the ceramic carrier carrying the passive components is soldered directly onto the DCB substrate carrying the active semiconductor components.
  • the solder connection has a purely fastening and heat conducting function. Although the additional process step of gluing is omitted, a large number of bonding wires are still required for electrically contacting the passive components with the interconnect structure arranged on the DCB substrate. However, bond wires are complex and susceptible to mechanical loads.
  • the invention has for its object to provide a power module according to the preamble of claim 1 with a simple structure and manufacturing method in which these disadvantages are avoided.
  • the passive components are realized using thick-film technology (ie by applying a first printing layer as the actual component and at least one further printing layer laterally adjoining the first printing layer and functioning as a contact surface on a ceramic carrier); the ceramic substrate printed in this way (the thick-film circuit) is placed with the printing side on the top of the DCB substrate (the upper copper layer), which is suitably structured by the formation of conductor tracks and connection areas, and is connected to the DCB substrate in such a way that the contact area (s) correspond to the corresponding area Pads of the DCB substrate are soldered; a connection (contact) with the other semiconductor components arranged on the DCB substrate can be made in a suitable manner either directly via conductor tracks or via bond wires.
  • thick-film technology ie by applying a first printing layer as the actual component and at least one further printing layer laterally adjoining the first printing layer and functioning as a contact surface on a ceramic carrier
  • the ceramic substrate printed in this way is placed with the printing side on the top of the DCB substrate (the upper copper layer), which
  • the DCB substrate is connected in a suitable manner to the circuit carrier of the circuit arrangement, for example. soldered onto this circuit carrier (eg a metal plate).
  • This circuit carrier eg a metal plate.
  • the power loss of the passive components arranged on the ceramic carrier is thereby dissipated to the circuit carrier via the ceramic carrier and the DCB substrate.
  • the ceramic carriers with the passive components can be soldered simultaneously with the soldering of the active semiconductor components on the DCB substrate and / or simultaneously with the soldering of the DCB substrate on the circuit carrier, so that no separate process step is required for this - is such; ie the soldering of the thick-film circuit (passive components on ceramic carrier) can be carried out simultaneously with the soldering of the active semiconductor components on the DCB substrate or simultaneously with the soldering of the active semiconductor components on the DCB substrate and the DCB substrate on the circuit carrier.
  • S MD components can be applied to the ceramic carrier and connected to the rest of the circuit arrangement by means of contact surfaces.
  • connection lines of the circuit arrangement Due to the small number of connection lines of the circuit arrangement and the reduction in the line length of the connection lines which may still be present, a simple and compact structure is provided
  • the power module according to the invention is described below using an exemplary embodiment in conjunction with the drawing; in the figure, a schematic view of the structure of the power module is shown in a sectional drawing.
  • the ex. on a circuit board 2 with the dimensions 99 mm x 57 mm x 3 mm arranged circuit arrangement 1 of the power module includes, for example. a plurality of power semiconductor components 11 (power transistors and power diodes) and a plurality of resistors 10 as shunts for measuring the transistor currents.
  • a DCB substrate 3 is provided as the carrier body for the power semiconductor components 11 designed as semiconductor elements and for the resistors 10 implemented in thick-film technology, which is composed of the first copper layer 32 (structured to form conductor tracks and connection surfaces), the ceramic layer 31 designed as an oxide layer, and the second (unstructured) copper layer 33.
  • the power transistors and power diodes designed as a semiconductor element are soldered onto the connection areas of the first copper layer 32 (ie onto the upper side of the DCB substrate 3) by means of the solder 15 and through this soldering process to the DCB substrate 3 ( the first copper layer 32) mechanically (in particular to dissipate heat from their power loss) and electrically via bond wires 12.
  • the resistors 10 from the resistance track 13, the two contact surfaces 14 (metallizations) laterally adjoining the resistance track 13 and a protective layer (passivation), not shown, are printed on a ceramic carrier 21; this ceramic carrier 21 is soldered using the contact surfaces 14 onto the connection surfaces provided for this purpose on the upper side of the DCB substrate 3 (the first copper layer 32) (by means of the solder 15).
  • this soldering process is preferably carried out simultaneously with the soldering of the power semiconductor components 11 to the DCB substrate 3 and then the DCB substrate 3 with the applied active semiconductor components 11 and passive components 10 onto the example. soldered as a metallic copper plate circuit carrier 2.

Abstract

Die Erfindung betrifft ein Leistungsmodul mit einer aktive Halbleiterbauelemente und passive Bauelemente aufweisenden Schaltungsanordnung und mit einem Schaltungsträger, wobei zumindest ein Teil der aktiven Halbleiterbauelemente auf ein DCB-Substrat aufgelötet und zumindest ein Teil der passiven Bauelemente in Dickschichttechnik auf mindestens einen Keramikträger gedruckt ist. Die Oberseite des DCB-Substrats ist zur Bildung von Leiterbahnen und von Anschlussflächen zur Aufnahme der aktiven Halbleiterbauelemente und der passiven Bauelemente der Schaltungsanordnung strukturiert. Auf den Keramikträger ist für jedes passive Bauelement in Dickschichttechnik eine erste Druckschicht und mindestens eine Kontaktfläche als weitere, sich lateral an die erste Druckschicht anschliessende Druckschicht gedruckt. Die Keramikträger für die passiven Bauelemente in Dickschichttechnik sind über die mindestens eine Kontaktfläche mit der/den korrespondierenden Anschlussfläche/n des DCB-Substrats über eine Lötstelle verbunden.

Description

Leistungsmodul mit einer aktive Halbleiterbauelemente und passive
Bauelemente aufweisenden Schaltungsanordnung sowie Herstellungsverfahren hierzu
Leistungsmodule werden in vielen Anwendungsbereichen für unterschiedliche Aufgaben eingesetzt, beispielsweise zur Drehzahl- und Leistungsregelung von Elektromotoren. Bestandteil derartiger Leistungsmodule ist eine als Leistungseinheit fungierende Schaltungsanordnung, die in der Regel sowohl aktive Halbleiter- bauelemente wie Leistungshalbleiterbauelemente als auch passive Bauelemente wie Widerstände (bsp. Shunts zur Strommessung) und ggf. Kondensatoren aufweist. Die Leistungshalbleiterbauelemente arbeiten im Schaltbetrieb, weshalb hohe Stromänderungsgeschwindigkeiten auftreten; aufgrund dieser hohen Stromänderungsgeschwindigkeiten ist zur Vermeidung von Überspannungen ein indukti- onsarmer Aufbau der Schaltungsanordnung erforderlich.
Als Trägerkörper für die aktiven Halbleiterbauelemente (insbesondere die Leistungshalbleiterbauelemente) der Schaltungsanordnung wird daher und aus Gründen der ausreichenden Wärmeabfuhr ihrer Verlustleistung üblicherweise ein soge- nanntes DCB-Substrat ("direct copper bonding") verwendet, das aus einer von zwei Kupferschichten umgebenen (bsp. aus Aluminiumoxid A1203 bestehenden) Keramikschicht zusammengesetzt ist; die aktiven Halbleiterbauelemente (Leistungshalbleiterbauelemente) werden hierbei auf die obere Kupferschicht des DCB-Substrats aufgelötet und mittels Bonddrähten kontaktiert. Die obere Kupfer- schicht des DCB-Substrats wird strukturiert (unterbrochen), wodurch Leiterbahnen zur Verbindung der Leistungshalbleiterbauelemente gebildet werden.
Das DCB-Substrat wird zur mechanischen Stabilisierung und zur Wärmeabfuhr auf eine als Schaltungsträger dienende Metallplatte aufgebracht, üblicherweise aufgelötet; diese Metallplatte gibt die Verlustwärme an ein Kühlsystem weiter. Die passiven Bauelemente (insbesondere die Widerstände) der Schaltungsanordnung werden vorteilhafterweise meist in Dickschichttechnik realisiert (d.h. auf einen Keramikträger gedruckt); dieser Keramikträger wird in einem separaten Fertigungsschritt auf den Schaltungsträger benachbart zum DCB-Substrat aufgeklebt (beispielsweise mittels eines Wärmeleitklebers).
Nachteilig hierbei ist, daß
• für das Löten der DCB -Substrate und für das Aufkleben der Keramikträger auf den Schaltungsträger getrennte Prozeßschritte und Technologien erforderlich sind, was Zeitaufwand und Kosten verursacht,
• die Verbindung (Kontaktierung) zwischen den auf den Keramikträgern aufge- brachten passiven Bauelementen und den auf den DCB-Substraten aufgebrachten aktiven Halbleiterbauelementen der Schaltungsanordnung durch deren räumliche Trennung problematisch ist; es werden lange Verbindungsleitungen und Kontaktfahnen benötigt, die sich als parasitäre Induktivitäten negativ auf die Eigenschaften der Schaltungsanordnung bzw. des Leistungmoduls auswir- ken (Generierung von Überspannungen, EMV-Problematik).
Die DE 35 38 933 AI zeigt darüber hinaus ein Leistungsmodul, bei dem der die passiven Bauelemente tragende Keramikträger direkt auf das die aktiven Halbleiterbauelemente tragende DCB-Substrat gelötet wird. Die Lötverbindung hat hier- bei eine reine Befestigungs- und Wärmeleitfunktion. Hierbei entfällt zwar der zusätzliche Prozeßschritt des Aufklebens, jedoch wird weiterhin eine Vielzahl von Bonddrähten zur elektrischen Kontaktierung der passiven Bauelemente mit der auf dem DCB-Substrat angeordneten Leitbahnstruktur benötigt. Bonddrähte sind jedoch aufwendig und störanfällig gegen mechanische Belastungen.
BESTÄΠGUNGSKOPIE Der Erfindung liegt die Aufgabe zugrunde, ein Leistungsmodul gemäß dem Oberbegriff des Patentanspruchs 1 mit einfachem Aufbau und Herstellverfahren anzugeben, bei dem diese Nachteile vermieden werden.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen des Leistungsmoduls und ein Verfahren zu seiner Herstellung sind Bestandteil der weiteren Patentansprüche.
Beim erfindungsgemäßen Leistungsmodul ist zumindest ein Teil der passiven Bauelemente mittels Dickschichttechnik realisiert (d.h. durch Aufbringen einer ersten Druckschicht als das eigentliche Bauelement und mindestens einer weiteren, sich lateral an die erste Druckschicht anschließenden, als Kontaktfläche fun- gierenden Druckschicht auf einen Keramikträger); der derart bedruckte Keramikträger (die Dickschichtschaltung) ist mit der Druckseite auf die durch Ausbildung von Leiterbahnen und Anschlußflächen geeignet strukturierte Oberseite des DCB- Substrats (die obere Kupferschicht) aufgelegt und mit dem DCB-Substrat dadurch verbunden, daß die Kontaktfläche/n auf die korrespondierenden Anschlußflächen des DCB-Substrats aufgelötet werden; eine Verbindung (Kontaktierung) mit den anderen auf dem DCB-Substrat angeordneten Halbleiterbauelementen kann auf geeignete Weise entweder direkt über Leiterbahnen oder über Bonddrähte erfolgen. Das DCB-Substrat ist auf geeignete Weise mit dem Schaltungsträger der Schaltungsanordnung verbunden, bsp. auf diesen Schaltungsträger (bsp. eine Me- tallplatte) aufgelötet. Die Verlustleistung der auf dem Keramikträger angeordneten passiven Bauelemente (insbesondere der Widerstände) wird hierdurch über den Keramikträger und das DCB-Substrat an den Schaltungsträger abgeführt. Bei der Herstellung können die Keramikträger mit den passiven Bauelementen (den Widerständen) gleichzeitig mit dem Löten der aktiven Halbleiterbauelemente auf das DCB-Substrat und/oder gleichzeitig mit dem Löten des DCB-Substrats auf den Schaltungsträger gelötet werden, so daß hierfür kein eigener Prozeßschritt erfor- derlich ist; d. h. das Löten der Dickschichtschaltung (passive Bauelemente auf Keramikträger) kann gleichzeitig mit dem Löten der aktiven Halbleiterbauelemente auf das DCB-Substrat oder gleichzeitig mit dem Löten der aktiven Halbleiterbauelemente auf das DCB-Substrat und des DCB-Substrats auf den Schaltungsträ- ger durchgeführt werden.
Auf den Keramikträger können neben den in Dickschichttechnik realisierten Bauelementen weitere Bauelemente (bsp. S MD-Bauelemente) aufgebracht und mittels Kontaktflächen mit der übrigen Schaltungsanordnung verbunden sein.
Die Vorteile des genannten zur Herstellung eines Leistungsmoduls bestehen darin, daß
• Herstellungsaufwand und damit Kosten des Leistungsmoduls durch den gleichzeitig erfolgenden, für die passiven Bauelemente (die Widerstände) auf die ak- tiven Halbleiterbauelemente erforderlichen Lötvorgang reduziert werden,
• aufgrund der geringen Anzahl an Verbindungsleitungen der Schaltungsanordnung und der Reduzierung der Leitungslänge der ggf. noch vorhandenen Verbindungsleitungen ein einfacher und kompakter Aufbau gegeben ist,
• durch die geringen Leitungslängen der Verbindungsleitungen und der Reduzierung der parasitären Induktivitäten Überspannungen und damit Beeinträchtigungen der Funktionsweise des Leistungsmoduls vermieden werden.
Im folgenden ist das erfindungsgemäße Leistungsmoduls anhand eines Ausführungsbeispiels im Zusammenhang mit der Zeichnung beschrieben; in der Figur ist eine schematische Ansicht des Aufbaus des Leistungsmoduls in einer Schnittzeichnung dargestellt. Die bsp. auf einem Schaltungsträger 2 mit den Maßen 99 mm x 57 mm x 3 mm angeordnete Schaltungsanordnung 1 des Leistungsmoduls umfaßt bsp. mehrere Leistungshalbleiterbauelemente 11 (Leistungstransistoren und Leistungsdioden) und mehrere Widerstände 10 als Shunts zur Messung der Transistorströme.
Als Trägerkörper für die als Halbleiterelemente ausgebildeten Leistungshalbleiterbauelemente 11 und für die in Dickschichttechnik realisierten Widerstände 10 ist ein DCB-Substrat 3 vorgesehen, das sich aus der ersten (zur Bildung von Leiterbahnen und Anschlußflächen strukturierten) Kupferschicht 32, der als Oxidschicht ausgebildeten Keramikschicht 31 und der zweiten (unstrukturierten) Kupferschicht 33 zusammensetzt. Die Leistungshalbleiterbauelemente 11, bsp. die als Halbleiterelement (Halbleiter-Chip) ausgebildeten Leistungstransistoren und Leistungsdioden, sind auf die Anschlußflächen der ersten Kupferschicht 32 (d. h. auf die Oberseite des DCB-Substrats 3) mittels des Lots 15 aufgelötet und durch die- sen Lötprozeß mit dem DCB-Substrat 3 ( der ersten Kupferschicht 32) mechanisch (insbesondere zur Wärmeabfuhr ihrer Verlustleistung) und elektrisch über Bonddrähte 12 verbunden. Die Widerstände 10 aus der Widerstandsbahn 13, den beiden lateral sich an die Widerstandsbahn 13 anschließenden Kontaktflächen 14 (Metallisierungen) und einer nicht dargestellten Schutzschicht (Passivierung) sind auf einen Keramikträger 21 gedruckt; dieser Keramikträger 21 ist unter Verwendung der Kontaktflächen 14 auf die hierfür auf der Oberseite des DCB-Substrats 3 (der ersten Kupferschicht 32) vorgesehenen Anschlußflächen aufgelötet (mittels des Lots 15). Bei der Herstellung wird dieser Lötvorgang vorzugsweise gleichzeitig mit dem Löten der Leistungshalbleiterbauelemente 11 auf das DCB-Substrat 3 durchgeführt und anschließend das DCB-Substrat 3 mit den aufgebrachten aktiven Halbleiterbauelementen 11 und passiven Bauelementen 10 auf den bsp. als metallische Kupferplatte ausgebildeten Schaltungsträger 2 aufgelötet.

Claims

Patentansprüche
1. Leistungsmodul mit einer aktive Halbleiterbauelemente (11) und passive Bauelemente (10) aufweisenden Schaltungsanordnung (1) und mit einem Schaltungsträger (2), wobei zumindest ein Teil der aktiven Halbleiterbauelemente (11) auf ein DCB-Substrat (3) aufgelötet und zumindest ein Teil der passiven Bauelemente
(10) in Dickschichttechnik auf mindestens einen Keramikträger (21) gedruckt sind, und wobei die Oberseite (32) des DCB-Substrats (3) zur Bildung von Leiterbahnen und Anschlußflächen zur Aufnahme der aktiven Halbleiterbauelemente
(11) und der passiven Bauelemente (10) der Schaltungsanordnung (1) strukturiert ist, d a d u r c h g e k e n n z e i c h n e t ,
• daß auf eine Druckseite des mindestens einen Keramikträgers (21) für jedes vorgesehene passive Bauelement (10) in Dickschichttechnik eine erste, die Eigenschaften des passiven Bauelements (10) bestimmende Druckschicht (13) und mindestens eine Kontaktfläche (14) als weitere, sich lateral an die erste Druckschicht (13) anschließende Druckschicht gedruckt ist,
• und daß der mindestens eine Keramikträger (21) über die mindestens eine Kontaktfläche (14) mit der/den korrespondierenden Anschlußfläche/n des DCB-Substrats (3) über eine Lötverbindung elektrisch verbunden ist.
BES IGUNGSKOPIE
2. Leistungsmodul nach Anspruch 1 , dadurch gekennzeichnet, auf den Keramikträger (21) weitere Bauelemente aufgebracht sind.
3. Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente (11) und passive Bauelemente (10) aufweisenden Schaltungsanordnung (1) und mit einem Schaltungsträger (2), wobei zumindest ein Teil der aktiven Halbleiterbauelemente (11) auf ein DCB-Substrat (3) aufgelötet und zumindest ein Teil der passiven Bauelemente (10) in Dickschichttechnik auf mindestens einen Keramikträger (21) gedruckt wird, und wobei die Oberseite (32) des DCB- Substrats (3) zur Bildung von Leiterbahnen und Anschlußflächen zur Aufnahme der aktiven Halbleiterbauelemente (11) und der passiven Bauelemente (10) der Schaltungsanordnung (1) strukturiert wird, d a d u r c h g e k e n n z e i c h n e t ,
• daß auf eine Druckseite des mindestens einen Keramikträgers (21) für jedes vorgesehene passive Bauelement (10) in Dickschichttechnik eine erste, die Eigenschaften des passiven Bauelements (10) bestimmende Druckschicht (13) und mindestens eine Kontaktfläche (14) als weitere, sich lateral an die erste Druckschicht (13) anschließende Druckschicht gedruckt wird,
• und daß der mindestens eine Keramikträger (21) über die mindestens eine Kontaktfläche (14) mit der/den korrespondierenden Anschlußfläche/n des DCB-Substrats (3) mittels Löten elektrisch verbunden wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Löten der Keramikträger (21) gleichzeitig mit dem Löten der aktiven Halbleiterbauelemente (11) auf das DCB-Substrat (3) und/oder gleichzeitig mit dem Löten des DCB-Substrats (3) auf den Schaltungsträger (2) erfolgt.
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf den Keramikträger (21) weitere Bauelemente aufgebracht werden.
EP98906929A 1997-01-14 1998-01-14 Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu Withdrawn EP1008231A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19700963 1997-01-14
DE19700963A DE19700963C2 (de) 1997-01-14 1997-01-14 Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
PCT/EP1998/000655 WO1998032213A2 (de) 1997-01-14 1998-01-14 Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu

Publications (1)

Publication Number Publication Date
EP1008231A2 true EP1008231A2 (de) 2000-06-14

Family

ID=7817310

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98906929A Withdrawn EP1008231A2 (de) 1997-01-14 1998-01-14 Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu

Country Status (5)

Country Link
US (2) US20020008967A1 (de)
EP (1) EP1008231A2 (de)
JP (1) JP2001508240A (de)
DE (1) DE19700963C2 (de)
WO (1) WO1998032213A2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
EP1818980A3 (de) * 1999-06-22 2010-08-11 Infineon Technologies AG Substrat für Hochspannungsmodule
DE10024516B4 (de) * 2000-05-18 2006-03-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
EP1231639B1 (de) * 2000-08-18 2008-10-22 Mitsubishi Denki Kabushiki Kaisha Leistungsmodul
DE10062108B4 (de) 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE10063714C2 (de) * 2000-12-20 2002-11-07 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE10117775A1 (de) * 2001-04-09 2002-10-17 Abb Research Ltd Leistungshalbleitermodul sowie Verfahren zum Herstellen eines solchen Leistungshalbleitermoduls
EP1404224A1 (de) * 2001-06-28 2004-04-07 Koninklijke Philips Electronics N.V. Medizinische röntgenvorrichtung sowie netzteil dafür
DE10204200A1 (de) 2002-02-01 2003-08-21 Conti Temic Microelectronic Leistungsmodul
DE10213648B4 (de) * 2002-03-27 2011-12-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US6797889B1 (en) * 2002-05-30 2004-09-28 Johnson Controls Automotive Electronics Assembly of power circuits and numerical data printed on a multilayer board
DE10229337B4 (de) * 2002-06-29 2007-04-05 Robert Bosch Gmbh Elektronische Baugruppe
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
US7243421B2 (en) * 2003-10-29 2007-07-17 Conductive Inkjet Technology Limited Electrical connection of components
JP4091562B2 (ja) * 2004-03-29 2008-05-28 ファナック株式会社 モータ駆動装置
US7280223B2 (en) * 2004-04-22 2007-10-09 Zygo Corporation Interferometry systems and methods of using interferometry systems
DE102006021412B3 (de) * 2006-05-09 2007-11-15 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
JP5261982B2 (ja) * 2007-05-18 2013-08-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102008026347B4 (de) 2008-05-31 2010-08-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einem Substrat und einem Grundkörper
DE102012106135A1 (de) * 2012-07-09 2014-05-22 Cryoelectra Gmbh Planarer Symmetrierübertrager mit verbesserter Wärmeabführung
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
CN109671633A (zh) * 2017-10-17 2019-04-23 株洲中车时代电气股份有限公司 一种高压igbt衬板绝缘方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410874A (en) * 1975-03-03 1983-10-18 Hughes Aircraft Company Large area hybrid microcircuit assembly
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US5119272A (en) * 1986-07-21 1992-06-02 Mitsumi Electric Co., Ltd. Circuit board and method of producing circuit board
US4788524A (en) * 1987-08-27 1988-11-29 Gte Communication Systems Corporation Thick film material system
EP0415571A3 (de) * 1989-08-07 1991-03-13 Ford Motor Company Limited Dickschichtwiderstände und Verfahren zu ihrer Herstellung
US5621701A (en) * 1989-08-10 1997-04-15 Lockheed Martin Tactical Systems, Inc. Controlled compliance acoustic baffle
US5291375A (en) * 1991-09-30 1994-03-01 Kabushiki Kaisha Toshiba Printed circuit board and electric device configured to facilitate bonding
US5276423A (en) * 1991-11-12 1994-01-04 Texas Instruments Incorporated Circuit units, substrates therefor and method of making
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5621240A (en) * 1995-09-05 1997-04-15 Delco Electronics Corp. Segmented thick film resistors
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
US5855995A (en) * 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9832213A2 *

Also Published As

Publication number Publication date
WO1998032213A3 (de) 1999-03-18
DE19700963C2 (de) 2000-12-21
DE19700963A1 (de) 1998-07-16
JP2001508240A (ja) 2001-06-19
US20020008967A1 (en) 2002-01-24
US6344973B1 (en) 2002-02-05
WO1998032213A2 (de) 1998-07-23

Similar Documents

Publication Publication Date Title
WO1998032213A2 (de) Leistungsmodul mit einer aktive halbleiterbauelemente und passive bauelemente aufweisenden schaltungsanordnung sowie herstellungsverfahren hierzu
DE102005036116B4 (de) Leistungshalbleitermodul
EP0931346B1 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE19601372B4 (de) Halbleitermodul
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
EP0221399B1 (de) Leistungshalbleitermodul
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE102008001414A1 (de) Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
EP2724597B1 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE102008052029A1 (de) Halbleitermodul mit Schaltbauteilen und Treiberelektronik
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE10162966A1 (de) Leistungshalbleitermodul
WO1998015005A9 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE102017200256A1 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE19509441C2 (de) Integrierte Hybrid-Leistungsschaltungsvorrichtung
WO2002058142A2 (de) Leistungsmodul
DE19716113B4 (de) Elektrische Leistungsstrang-Baugruppe
EP1490908A2 (de) Leistungsmodul mit zwei substraten und verfahren zu seiner herstellung
DE3930858C2 (de) Modulaufbau
DE102019204889A1 (de) Elektronische Schaltungseinheit
EP0424647A2 (de) Leistungshalbleiterbauelement mit Trägerplatten
WO2017093116A1 (de) Elektronisches leistungsmodul
EP2609620B1 (de) Verfahren zur herstellung einer elektrischen schaltung und elektrische schaltung
DE19735074A1 (de) Leistungsmodul
WO2003071601A2 (de) Schaltungsmodul und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19991014

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT DE FR GB IT SE

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20050412