EP1110244A1 - Verfahren zum herstellen eines halbleiterbauelements - Google Patents

Verfahren zum herstellen eines halbleiterbauelements

Info

Publication number
EP1110244A1
EP1110244A1 EP99955799A EP99955799A EP1110244A1 EP 1110244 A1 EP1110244 A1 EP 1110244A1 EP 99955799 A EP99955799 A EP 99955799A EP 99955799 A EP99955799 A EP 99955799A EP 1110244 A1 EP1110244 A1 EP 1110244A1
Authority
EP
European Patent Office
Prior art keywords
trench
doping
trenches
carried out
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99955799A
Other languages
English (en)
French (fr)
Inventor
Gerald Deboy
Helmut Strack
Oliver HÄBERLEN
Michael RÜB
Wolfgang Friza
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1110244A1 publication Critical patent/EP1110244A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper alternierend angeordneten Halbleitergebieten (4, 5) abwechselnd unterschiedlichen Leitungstyps, die sich im Halbleiterkörper (1) von wenigstens einer ersten Zone (6) bis in die Nähe zu einer zweiten Zone (1) erstrecken und durch variable Dotierung aus Trenchen (11, 14) und deren Auffüllung ein elektrisches Feld erzeugen, das einen von beiden Zonen (6, 1) aus ansteigenden Verlauf hat.

Description

Beschreibung
Verfahren zum Herstellen eines Halbleiterbauelements
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem einen sperrenden - pn-Übergang aufweisenden Halbleiterkörper, einer ersten Zone eines ersten Leitungstyps, die mit einer ersten Elektrode verbunden ist und an eine den sperrenden pn-Übergang bildende Zone eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps angrenzt, und mit einer zweiten Zone des ersten Leitungstyps, die mit einer zweiten Elektrode verbunden ist, wobei die der zweiten Zone zugewandte Seite der Zone des zweiten Leitungstyps eine erste Oberfläche bildet und im Be- reich zwischen der ersten Oberfläche und einer zweiten Oberfläche, die zwischen der ersten Oberfläche und der zweiten Zone liegt, Gebiete des ersten und des zweiten Leitungstyps ineinander verschachtelt sind.
Derartige Halbleiterbauelemente werden auch als Kompensationsbauelemente bezeichnet. Bei solchen Kompensationsbauelementen handelt es sich beispielsweise um n- oder p-Kanal-MOS- Feldeffekttransistoren, Dioden, Thyristoren, GTOs oder auch andere Bauelemente. Im folgenden soll jedoch als Beispiel von einem Feldeffekt-Transistor (auch kurz "Transistor" genannt) ausgegangen werden.
Zu Kompensationsbauelementen gibt es über einen langen Zeitraum verstreut verschiedene theoretische Untersuchungen (vgl. US 4 754 310 und US 5 216 275), in denen jedoch speziell Verbesserungen des Einschaltwiderstandes RSDon und nicht der Stabilität bei Strombelastung, wie insbesondere Robustheit hinsichtlich Avalanche und Kurzschluß im Hochstromfall bei hoher Source-Drain-Spannung, angestrebt werden. Kompensationsbauelemente beruhen auf einer gegenseitigen Kompensation der Ladung von n- und p-dotierten Gebieten in der Driftregion des Transistors. Die Gebiete sind dabei räumlich so angeordnet, daß das Linienintegral über die Dotierung ent- lang einer vertikal zum pn-Übergang verlaufenden Linie jeweils unterhalb der materialspezifischen Durchbruchsladung ~ bleibt (Silizium: ca. 2 ■ 1012 cm"2) . Beispielsweise können in einem Vertikaltransistor, wie er in der Leistungselektronik üblich ist, paarweise p- und n-Säulen oder Platten etc. ange- ordnet sein. In einer Lateralstruktur können p- und n-lei- tende Schichten lateral zwischen einem mit einer p-leitenden Schicht belegten Graben und einem mit einer n-leitenden Schicht belegten Graben abwechselnd übereinander gestapelt sein (vgl. US 4 754 310) .
Durch die weitgehende Kompensation der p- und n-Dotierungen läßt sich bei Kompensationsbauelementen die Dotierung des stromführenden Bereichs (für n-Kanal-Transistoren der n-Be- reich, für p-Kanal-Transistoren der p-Bereich) deutlich erhö- hen, woraus trotz des Verlusts an stromführender Fläche ein deutlicher Gewinn an Einschaltwiderstand RDSon resultiert. Die Sperrfähigkeit des Transistors hängt dabei im wesentlichen von der Differenz der beiden Dotierungen ab. Da aus Gründen der Reduktion des Einschaltwiderstandes eine um min- destens eine Größenordnung höhere Dotierung des stromführenden Gebiets erwünscht ist, erfordert die Beherrschung der Sperrspannung eine kontrollierte Einstellung des Kompensationsgrades, der für Werte im Bereich < ±10 % definierbar ist. Bei einem höheren Gewinn an Einschaltwiderstand wird der ge- nannte Bereich noch kleiner. Der Kompensationsgrad ist dabei definierbar durch
(p-Dotierung - n-Dotierung) /n-Dotierung oder durch
Ladungsdifferenz/Ladung eines Dotierungsgebiets.
Es sind aber auch andere Definitionen möglich.
Es wird daher ein robustes Halbleiterbauelement angestrebt, das sich einerseits durch eine hohe Avalanchefestigkeit und große Strombelastbarkeit vor bzw. im Durchbruch auszeichnet und andererseits im Hinblick auf technologische Schwankungsbreiten von Herstellungsprozessen mit gut reproduzierbaren Eigenschaften einfach herstellbar ist.
Ein solches vollkommen neuartiges Halbleiterbauelement wird erhalten, wenn die Gebiete des ersten und des zweiten Leitungstyps derart dotiert sind, daß in Bereichen nahe der ersten Oberfläche Ladungsträger des zweiten Leitungstyps und in Bereichen nahe der zweiten Oberfläche Ladungsträger des ersten Leitungstyps überwiegen.
Die Gebiete des zweiten Leitungstyps reichen vorzugsweise nicht bis zu der zweiten Zone, so daß zwischen dieser zweiten Oberfläche und der zweiten Zone ein schwach dotierter Bereich des ersten Leitungstyps verbleibt. Es ist aber möglich, die Breite dieses Bereiches gegen "null" gehen zu lassen. Der schwach dotierte Bereich liefert aber verschiedene Vorteile, wie Erhöhung der Sperrspannung, "weicher" Verlauf der Feldstärke, Verbesserung der Kommutierungseigenschaften der In- versdiode.
In Gebieten des zweiten Leitungstyps wird ein durch die Dotierung bewirkter Kompensationsgrad derart variiert, daß nahe der ersten Oberfläche Atomrümpfe des zweiten Leitungstyps und nahe der zweiten Oberfläche Atomrümpfe des ersten Leitungs- typs dominieren. Es liegen also Schichtenfolgen p, p~, n", n oder n, n", p~, p zwischen den beiden Oberflächen vor.
Die Wirkung der ineinander verschachtelten Gebiete abwech- selnd unterschiedlichen Leitungstyps auf das elektrische Feld ist im Unterschied zu beispielsweise einem klassischen DMOS~- Transistor wie folgt ("lateral" und "vertikal" beziehen sich im folgenden auf einen Vertikaltransistor) :
(a) Es existiert ein zur Verbindungsrichtung zwischen den
Elektroden "laterales" Querfeld, dessen Stärke vom Anteil der lateralen Ladung (Linienintegral senkrecht zum lateralen pn-Übergang) relativ zur Durchbruchsladung abhängt. Dieses Feld führt zur Trennung von Elektronen und Löchern und zu einer Verringerung des stromtragenden Querschnitts entlang der Strompfade. Diese Tatsache ist für das Verständnis der Vorgänge im Avalanche, der Durchbruchskennlinie und des Sättigungsbereichs des Kennlinienfelds von prinzipieller Bedeutung.
(b) Das zur Verbindungsrichtung zwischen den Elektroden parallele "vertikale" elektrische Feld wird lokal von der Differenz der benachbarten Dotierungen bestimmt. Dies bedeutet, daß sich bei einem Überschuß von Donatoren (n- Lästigkeit: die Ladung in den n-leitenden Gebieten überwiegt die Ladung der p-Gebiete) einerseits eine DMOS-ähn- liche Feldverteilung (Maximum des Felds am sperrenden pn- Übergang, in Richtung gegenüberliegender Bauelementrückseite abnehmendes Feld) einstellt, wobei der Gradient des Felds jedoch deutlich geringer ist, als es der Dotierung des n-Gebiets alleine entsprechen würde. Andererseits ist jedoch durch Überkompensation des n-leitenden Gebiets mit Akzeptoren eine in Richtung Rückseite ansteigende Feldverteilung möglich (p-Lastigkeit, Überschuß der Akzepto- ren gegenüber den Donatoren) . Das Feldmaximum liegt in einer solchen Auslegung am Boden des p-Gebiets. Kompensieren sich beide Dotierungen exakt, ergibt sich eine horizontale Feldverteilung.
Mit einer exakt horizontalen Feldverteilung wird das Maximum der Durchbruchsspannung erreicht. Überwiegen die Akzeptorenoder die Donatoren, nimmt die DurchbruchsSpannung jeweils ab. Trägt man folglich die Durchbruchsspannung als Funktion des Kompensationsgrads auf, ergibt sich ein parabelförmiger Ver- lauf.
Eine konstante Dotierung in den p- und n-leitenden Gebieten oder auch eine lokal variierende Dotierung mit periodischen Maxima gleicher Höhe führt dabei zu einem vergleichsweise scharf ausgeprägten Maximum der "Kompensationsparabel". Zu Gunsten eines "Fertigungsfensters" (Einbeziehung der Schwankungen aller relevanter Einzelprozesse) muß eine vergleichsweise hohe Durchbruchsspannung angepeilt werden, um verläßliche Ausbeuten und Produktionssicherheit zu erreichen. Ziel muß es daher sein, die Kompensationsparabel möglichst flach und breit zu gestalten.
Wird an das Bauelement Sperrspannung angelegt, so wird die Driftstrecke, d.h. der Bereich der paarweise angeordneten Ge- biete entgegengesetzter Dotierung, von beweglichen Ladungsträgern ausgeräumt. Es verbleiben die positiv geladenen Donatorrümpfe und die negativ geladenen Akzeptorrümpfe in der sich aufspannenden Raumladungszone. Sie bestimmen dann zunächst den Verlauf des Felds.
Der Stromfluß durch die Raumladungszone bewirkt eine Veränderung des elektrischen Felds, wenn die Konzentration der mit dem Stromfluß verbundenen Ladungsträger in den Bereich der Hintergrunddotierung kommt. Elektronen kompensieren dabei Do- natoren, Löcher die Akzeptoren. Für die Stabilität des Bau- elements ist es also sehr wichtig, welche Dotierung lokal überwiegt, wo Ladungsträger erzeugt werden und wie sich ihre Konzentrationen entlang ihrer Strompfade einstellen.
Für die folgenden Ausführungen zum Verständnis der Basismechanismen wird zunächst eine konstante Dotierung der p- und- n-leitenden Gebiete angenommen.
Im eingeschalteten Zustand und insbesondere im Sättigungsbe- reich des Kennlinienfeldes eines MOS-Transistors fließt ein reiner Elektronenstrom aus dem Kanal in ein n-dotiertes Gebiet, bei einem Vertikaltransistor auch "Säule" genannt, wobei in der Tiefe eine zunehmende Fokussierung des Stromflusses aufgrund des elektrischen Querfelds eintritt. Hochstrom- Stabilität wird durch Überwiegen der n-Dotierung gefördert; da jedoch der Kanalbereich mit seinem positiven Temperaturkoeffizienten eine inhomogene Stromverteilung in einem Zellenfeld unterbindet, ist diese Betriebsart eher unkritisch. Eine Reduktion der Stromdichte läßt sich durch partielle Ab- schattung des Kanalanschlusses erreichen (vgl. DE 198 08 348 AI) .
Für die Durchbruchskennlinie bzw. deren Verlauf ist folgendes zu beachten: Die Erzeugung von Elektronen und Löchern erfolgt im Bereich maximaler Feldstärke. Die Trennung beider Ladungsträgerarten wird durch das elektrische Querfeld vorgenommen. Entlang beider Strompfade im p- bzw. n-Gebiet tritt eine Fokussierung und weitere Multiplikation ein. Schließlich tritt auch keine Wirkung einer partiellen Kanalabschattung ein. Stabilität liegt nur dann vor, wenn die beweglichen Ladungsträger außerhalb ihrer Entstehungsorte zu einem Anstieg des elektrischen Felds und damit zu einem Anstieg der Durchbruchsspannung der jeweiligen Zelle führen. Für Kompensationsbauelemente bedeutet dies Stabilität im p- und n-lastigen Bereich, jedoch nicht im Maximum der Kompensationsparabel. Im p-lastigen Bereich erfolgt der Durchbruch am "Boden" der Säule. Die Elektronen fließen aus der Driftregion heraus und beeinflussen das Feld somit nicht. Die Löcher werden durch das elektrische Längsfeld zum oberseitigen Source-Kontakt gezo- gen. Dabei wird der Löcherstrom längs seines Weges durch das elektrische Querfeld fokussiert: die Stromdichte steigt hier an. Damit wird das elektrische Längsfeld zunächst oberflächennah beeinflußt. Infolge der Kompensation der überschüssigen Akzeptorrümpfe (p-Lastigkeit) ergibt sich eine Reduktion des Gradienten des elektrischen Felds und ein Anstieg der
Durchbruchsspannung. Dieses Situation ist solange stabil, als das Feld dort deutlich unterhalb der kritischen Feldstärke (für Silizium: etwa 270 kV/cm für eine Ladungsträgerkonzentration von ca. 1015 cm-3) bleibt.
Im n-lastigen Bereich mit einem Überschuß an Donatoren ist der Durchbruch oberflächennah. Die Löcher fließen zum Source- kontakt und beeinflussen das Feld noch auf dem Weg von ihrem Entstehungsort bis zur p-Wanne. Ziel muß daher sein, den Durchbruchsort möglichst nahe an die p-Wanne heranzulegen. Dies kann beispielsweise durch eine lokale Anhebung der n- Dotierung geschehen. Die Elektronen fließen durch die komplette Driftzone zur Rückseite und beeinflussen das Feld ebenfalls entlang ihres Strompfads. Stabilität wird dann er- zielt, wenn die Wirkung des Elektronenstroms die des Löcherstroms überwiegt. Da hier die Geometrie der Zellenanordnung eine wichtige Rolle spielt, gibt es insbesondere nahe des Maximums der Kompensationsparabel einen Bereich stabiler und instabiler Kennlinien.
Die Verhältnisse im Avalanche sind sehr ähnlich zu denjenigen bei einem Durchbruch. Die Ströme sind jedoch deutlich höher und betragen bei einem Nennstrom bis zum Doppelten des Nennstromes des Transistors. Da das elektrische Querfeld immer eine deutliche Fokussierung des Stroms bewirkt, wird bei Kom- pensationsbauelementen bei vergleichsweise geringer Strombelastung der Stabilitätsbereich verlassen. Physikalisch bedeutet dies, daß der strominduzierte Feldanstieg bereits so weit fortgeschritten ist, daß lokal die Durchbruchsfeldstärke er- reicht wird. Das elektrische Längsfeld kann dann lokal nicht mehr weiter ansteigen, die Krümmung des elektrischen Längsfelds nimmt jedoch weiter zu, woraus ein Rückgang der Durchbruchsspannung der betroffenen Zelle resultiert. In der Kennlinie einer Einzelzelle und auch in der Simulation zeigt sich dies durch einen negativen differentiellen Widerstand; d.h. die Spannung geht mit ansteigendem Strom zurück. In einem großen Transistor mit mehreren 10.000 Zellen wird dies zu einer sehr raschen inhomogenen Umverteilung des Stroms führen. Es bildet sich ein Filament, und der Transistor schmilzt lo- kal auf.
Daraus ergeben sich die folgenden Konsequenzen für die Stabilität von Kompensationsbauelementen:
(a) Durch die Trennung von Elektronen und Löchern kommt es nicht wie bei IGBTs und Dioden zu einer "Autostabilisie- rung". Vielmehr müssen Kompensationsgrad, Feldverteilung und Durchbruchsort exakt eingestellt werden.
(b) Auf der Kompensationsparabel gibt es bei konstanter Dotierung der p- und n-Gebiete bzw. "Säulen" stabile Bereiche im deutlich p- und im deutlich n-lastigen Bereich. Beide Bereiche hängen nicht zusammen. Damit ergibt sich nur ein extrem kleines Fertigungsfenster. Die Kompensati- onsparabel ist bei konstanter Dotierung der p- und n-Gebiete bzw. Säulen überaus steil. Der Durchbruchsort verlagert sich innerhalb weniger Prozente vom Boden der p- Säule in Richtung Oberfläche. (c) Für jedes Kompensationsbauelement gibt es eine Stromzer¬ störungsschwelle im Avalanche, die unmittelbar mit dem Kompensationsgrad gekoppelt ist. Der Kompensationsgrad bestimmt andererseits die erzielbare Durchbruchsspannung und hat Einfluß auf den RDSon-Gewinn.
(d) Bei konstanter Dotierung der p- und n-Gebiete sind - wie oben gesagt - die Bauelemente nahe des Maximums der Kompensationsparabel instabil. Dies führt dazu, daß die Bau- elemente mit der höchsten Sperrspannung im Avalanche-Test zerstört werden.
Wie oben erläutert wurde, wird zur Vermeidung der Nachteile der Kompensationsgrad längs der Dotierungsgebiete, d.h. bei einer Vertikalstruktur von der Oberseite in Richtung Rückseite des Transistors, so variiert, daß nahe der Oberfläche die Atomrümpfe des zweiten Leitungstyps und nahe der Rückseite die Atomrümpfe des ersten Leitungstyps vorherrschen.
Die resultierende Feldverteilung weist einen "buckeiförmigen" Verlauf mit einem Maximum in etwa halber Tiefe auf. Damit beeinflussen sowohl die Elektronen als auch die Löcher im Durchbruch und im Avalanche die Feldverteilung. Beide Ladungsträgerarten wirken stabilisierend, da sie von ihrem Ent- stehungsort aus jeweils in Gebiete laufen, in denen sie die dominierende, überschüssige Hintergrunddotierung kompensieren. Es gibt so einen durchgehenden Stabilitätsbereich von p- lastigen bis zu n-lastigen Kompensationsgraden.
Eine Variation des Kompensationsgrads durch Fertigungsschwankungen verschiebt den Durchbruchsort in vertikaler Richtung nur wenig und auch kontinuierlich hin und her, solange diese Variation kleiner ist als die technologisch eingestellte Variation des Kompensationsgrads. Die Größe dieser Modifikation des Kompensationsgrads bestimmt auch die Grenzen des Stabilitätsbereichs. Damit wird das Fertigungsfenster frei wählbar.
Die Fokussierung der Ströme ist deutlich geringer ausgeprägt, da beide Ladungsträgerarten nur jeweils die halbe Wegstrecke im Bereich des komprimierenden elektrischen Querfelds zurücklegen. Damit werden die Bauelemente im Avalanche mit deutlich höheren Strömen belastbar.
Da bei einer Variation des Kompensationsgrads z.B. in Richtung auf "n-Lastigkeit " das elektrische Feld jeweils im oberen Bereich der Driftstrecke zunimmt, im unteren Bereich aber gleichzeitig abnimmt (bei Variation in Richtung auf p-Lastig- keit umgekehrt) , variiert die Durchbruchsspannung als Funkti- on des Kompensationsgrads nur relativ wenig. Damit wird die Kompensationsparabel vorzugsweise flach und breit.
Die vertikale Variation des Kompensationsgrads kann durch Variation der Dotierung im p-Gebiet oder durch Variation der Dotierung im n-Gebiet oder durch Variation der Dotierung in beiden Gebieten erfolgen. Die Variation der Dotierung längs der Säulen kann eine konstante Steigung aufweisen oder in mehreren Stufen erfolgen. Grundsätzlich steigt die Variation jedoch monoton von einem p-lastigen Kompensationsgrad zu ei- nem n-lastigen Kompensationsgrad an.
Das obige Prinzip kann ohne weiteres auch bei p-Kanal-Tran- sistoren angewandt werden. Es tritt dann ein entsprechend geänderter Verlauf der Halbleitergebiete auf: Ein (p, p-domi- niert, n-dominiert, n) -Verlauf wird durch einen (n, n-domi- niert, p-dominiert, p) -Verlauf ersetzt.
Die Grenzen der Stabilität werden auf der n-lastigen Seite erreicht, wenn das Feld oberflächennah über einen merklichen Bereich der Driftstrecke horizontal verläuft. Auf der p- lastigen Seite erreicht man die Stabilitätsgrenze, wenn das Feld nahe des Bodens des kompensierenden Säulenbereichs über einen merklichen Bereich der Driftstrecke horizontal verläuft .
Generell gilt, daß die Kompensationsparabel um so flacher und breiter wird, je größer der Gradient des Kompensationsgrads ist. Die Durchbruchsspannung im Maximum der Kompensationsparabel sinkt entsprechend.
Eine weitere wichtige Limitierung der Variation des Kompensationsgrads wird durch die Forderung nach Unterschreitung der Durchbruchsladung gegeben. Darüber hinaus treten bei starker Anhebung der p-Säulen-Dotierung nahe der Oberfläche Stromein- schnürungseffekte auf (lateraler JFET-Effekt) .
Für 600 V-Bauelemente ist beispielsweise eine Variation des Kompensationsgrads längs der p- und n-Gebiete von 50 % vorteilhaft.
Anwendungen für solche Lateraltransistoren sind beispielsweise im Smart-Power-Bereich oder auch in der Mikroelektronik zu sehen; Vertikaltransistoren werden dagegen vorwiegend in der Leitungselektronik erzeugt.
Die vertikale Modifikation des Kompensationsgrades ist sehr einfach umzusetzen, da in den einzelnen Epitaxieebenen nur die Implantationsdosis verändert werden muß. Die "echte" Kompensationsdosis wird dann in der mittleren Epitaxieschicht implantiert, darunter z.B. jeweils 10 % weniger, darüber z.B. jeweils 10 % mehr. Anstelle der Implantationsdosis kann aber auch die Epitaxiedotierung geändert werden.
Durch die größere beherrschbare Streuung ist es möglich, die Herstellungskosten zu verringern. Die Zahl der notwendigen Epitaxieschichten kann reduziert werden, und die Öffnungen für die Kompensations-Implantation können infolge höherer Streuung der implantierten Dosis durch die größere relative Streuung des Lackmaßes bei gleichzeitig verlängerter Nachdif- fusion für das Zusammendiffundieren der einzelnen p-Bereiche zur "Säule" verkleinert werden. -
Fig. 16 zeigt einen Schnitt durch einen neuartigen n-Kanal- MOS-Transistor mit einem n+-leitenden Silizium-Halbleiter- substrat 1, einer Drainelektrode 2, einer ersten n-leitenden Schicht 13, einer zweiten Schicht 3 mit n-leitenden Gebieten 4 und p-leitenden Gebieten 5, p-leitenden Zonen 6, n-leitenden Zonen 7, Gate-Elektroden 8 aus beispielsweise polykristallinem Silizium oder Metall, die in eine Isolierschicht 9 aus beispielsweise Siliziumdioxid eingebettet sind, und einer Source-Metallisierung 10 aus beispielsweise Aluminium. Die p- leitenden Gebiete 5 erreichen auch hier das n+-leitende Halbleitersubstrat nicht.
In Fig. 16 sind zur besseren Übersichtlichkeit lediglich die metallischen Schichten schraffiert dargestellt, obwohl auch die übrigen Gebiete bzw. Zonen geschnitten gezeichnet sind.
In den p-leitenden Gebieten 5 sind in einer Zone I ein p-La- dungsüberschuß, in einer Zone II eine "neutrale" Ladung und in Zone III ein n-Ladungsüberschuß vorhanden. Dies bedeutet, daß im Gebiet 5, das eine "p-Säule" bildet, in der Zone I die Ladung der p-Säule die Ladung des umgebenden n-leitenden Gebietes 5 überwiegt, daß weiterhin in der Zone II die Ladung der p-Säule genau die Ladung des umgebenden n-Gebietes 5 kompensiert und daß in der Zone III die Ladung der p-Säule noch nicht die Ladung des umgebenden n-Gebiets 5 überwiegt. Wesentlich ist also, daß die Ladung der p-Gebiete 5 variabel ist, während die Ladung der n-Gebiete 4 jeweils konstant ist. Es ist hier wie in den vorangehenden Ausführungsbeispielen aber auch möglich, daß die Ladung der p-leitenden Gebiete 5 konstant ist und die Ladung der n-leitenden Gebiet variiert wird. Ebenso ist es möglich, in beiden Gebieten 4 und 5 die Ladung variabel zu gestalten.
Es ist nun Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, das auf einfache Weise die Herstellung der Gebiete des ersten und des zweiten Leitungstyps mit der gewünschten variablen Dotierung erlaubt.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Gebiete des ersten und des zweiten Leitungstyps mittels Dotierung aus Trenchen und deren Auffüllung derart gebildet werden, daß in Be- reichen nahe der ersten Oberfläche Ladungsträger des zweiten Leitungstyps und im Bereich nahe der zweiten Oberfläche Ladungsträger des ersten Leitungstyps überwiegen.
Das erfindungsgemäße Verfahren wird vorzugsweise bei einem aus Silizium bestehenden Halbleiterkörper angewandt. Es ist aber auch möglich, die Erfindung auf andere halbleitende Materialien, wie beispielsweise Verbindungshalbleiter, Silizi- umcarbid usw. anzuwenden.
Die Ätzung der Trenche kann durch geeignete Wahl von Prozeßparametern so eingestellt werden, daß sich für die Trenche eine definierte Seitenwandneigung ergibt, so daß beispielsweise Trenche entstehen, die mit zunehmender Tiefe eine geringere Querschnittsfläche haben. Für beispielsweise n-Typ- Kompensationsbauelemente kann dann die erforderliche n-Dotierung mit beispielsweise Phosphor für den stromführenden Pfad wahlweise über die Hintergrunddotierung des Halbleiterkörpers oder über eine über der gesamten Trenchtiefe konstante Seitenwanddotierung des Trenches erfolgen. Eine solche Seitenwanddotierung kann durch Belegungsprozesse, Dotierung aus der Gasphase, Plasmadotierung oder durch Auftragen epitaktisch abgeschiedener, dotierter Schichten in den Trenchen erfolgen. Bei dem Beispiel der n-Typ-Kompensationsbauelemente wird sodann der Trench mit homogen epitaktisch aufgewachsenem Halbleitermaterial, also beispielsweise Silizium, vom p-Typ teilweise oder ganz verschlossen. Damit wird der gewünschte Gradient der Kompensation von p-dominiert bzw. p-lastig zu n-dominiert bzw. n-lastig mit zunehmender Tiefe des Trenches erreicht.
Es ist also möglich, über die Geometrie des Trenches den vertikalen Verlauf der Dotierung einzustellen, was einerseits durch das Profil der Trenchwand und/oder andererseits durch den Grundriß der Trenches geschehen kann. Bei linearen, ge- streckten Trenchstrukturen ist dann das Verhältnis der effektiven Dotierung proportional zum Trenchdurchmesser, während bei kreis- bzw. säulenförmigen Trenches die Trenchöffnung an der Ober- bzw. Unterkante im Quadrat entsprechend der Kreisfläche eingeht. Entsprechend kann beispielsweise bei kreis- förmigen Trenches und homogener n-Hintergrunddotierung des Halbleiterkörpers anstelle einer epitaktischen Auffüllung auch eine Seitenwanddotierung vom p-Leitungstyp verwendet werden.
Unter bestimmten Umständen ist eine Trenchätzung mit streng vertikalem Seitenwandprofil einfacher zu erzielen als ein Trench mit einem sich verjüngenden Querschnitt. Um dennoch insgesamt diesen sich verjüngenden Querschnitt zu erreichen, kann eine definiert abgestufte Verjüngung des Trenchprofils in die Tiefe des Trenches mit Hilfe eines oder mehrerer Abstandshalter- bzw. Spacerätzschritte erzielt werden. Es wird hier mit einer ersten Trenchätzung bis zu einer gewissen Teiltiefe begonnen. Anschließend wird ein Seitenwandspacer in üblicher Weise, beispielsweise durch Oxidabscheidung und an- isotrope Rückätzung, gebildet. Es schließt sich sodann eine weitere Trenchätzung an, wobei diese Schritte gegebenenfalls mehrfach zu wiederholen sind. Schließlich werden die Maske und der Spacer entfernt.
In einer Variation des obigen Verfahrens ist es möglich, beispielsweise eine Abstufung einer p-Dotierung mit zunehmende-r Trenchtiefe durch eine mehrfach unterbrochene Trenchätzung zu erreichen. Eine Möglichkeit besteht nun darin, die Seitenwanddotierung jeweils nach Erreichen einer gewissen Teiltiefe der Trenchätzung vorzunehmen, so daß eine erhöhte Dotierungsdosis in den oberen Teilen des Trenches durch Addition der jeweiligen Teildotierungen ergibt. Dieses Verfahren läßt sich beispielsweise auch mit einer Ionenimplantation nach jedem Teilätzschritt kombinieren, indem beispielsweise die im Boden des Trenches implantierte Dosis jeweils direkt nach dem Implantationsschritt ausdiffundiert wird, wobei der so lateral ausdiffundierte Anteil der Dosis vom nächsten Trenchteilätz- schritt nicht entfernt wird. Abschließend werden schließlich die so erhaltenen einzelnen p-leitenden Gebiete durch Diffu- sion verbunden. Erfolgt die Ionenimplantation unter einem geringen Winkel bezüglich der Tiefe des Trenches, so ergibt sich auch eine gewisse Dotierung in den Seitenwänden des Trenches. Die Abnahme der Dotierung mit der Tiefe des Trenches kann ohne weiteres über eine gezielte Einstellung der Implantationsdosis in jeder Ebene vorgenommen werden.
Bei Verwendung von Dotierverfahren, die sich durch Materialien wie Photolack maskieren lassen, was insbesondere für Ionenimplantation und Plasmadotierung gilt, kann eine mehrfach abgestufte Seitenwanddotierung der Trenches auch dadurch erreicht werden, daß im Anschluß an eine durchgehende tiefe Trenchätzung der Trench mit einem Material hinreichend niedriger Viskosität, wie beispielsweise Photolack, wieder teilweise aufgefüllt wird. Sodann kann durch einfache Ätzverfah- ren diese Füllung aus Photolack stufenweise wieder entfernt werden, wobei bei jedem Schritt dazwischen der jeweils freiliegende Teil der Seitenwand des Trenches dotiert wird. Dadurch ergibt sich eine erhöhte Dotierungskonzentration in den oberen Teilen des Trenches durch Addition der jeweiligen Teildosen der einzelnen Dotierungen.
Bei Dotierungsverfahren, die sich nicht mit Lack maskieren lassen, wie beispielsweise bei Belegungsverfahren, kann das gerade oben erläuterte Verfahren so abgewandelt werden, daß der Trench zusätzlich mit einer Isolierschicht, beispielsweise Siliziumdioxid, das durch ein CVD-Verfahren abgeschieden ist, gefüllt und stufen weise rückgeätzt wird. Alternativ ist es aber auch möglich, vor dem Einbringen des Photolacks in den Trench diesen mit der Isolierschicht, also beispielsweise thermisch abgeschiedenem Siliziumdioxid, auszukleiden und nach dem Rückätzen des Lacks den freiliegenden Teil der Isolierschicht durch Ätzen zu entfernen. Nach Abtragen des Restphotolacks bleibt so ein beliebig festzulegender unterer Teil des Trenches gegen Dotierung maskiert.
Durch geeignete Wahl der Prozeßparameter kann die Seitenwanddotierung des Trenches aus der Gasphase heraus so eingestellt werden, daß sich eine Verarmung des Dotierstoffes zum Trench- boden hin ergibt, wie dies beispielsweise für eine p-Dotie- rung gewünscht wird. Dies gilt insbesondere bei hohen Aspektverhältnissen der Trenchätzung, wie sie bei Kompensationsbauelementen mit hoher Durchbruchsspannung und niedrigem Einschaltwiderstand notwendig sind. Alternativ kann dies auch durch eine nicht konforme epitaktische Abscheidung von bei- spielsweise einer p-leitenden Halbleiterschicht im Trench erreicht werden.
Zusätzlich ist es auch möglich, während der epitaktischen Abscheidung noch ein ätzendes Medium, beispielsweise Salzsäure, beizugeben: überwiegt die Äbscheidung die Ätzung, so ergibt sich ein Profil, das beispielsweise eine erhöhte n-Dotie- rungskonzentration in Richtung auf den Trenchboden aufweist.
Bei Implantationsverfahren kann durch geeignete Kombinationen von Rotation, Verkippungswinkel und Energie der Dotierstoff Ionen unter Ausnutzung der Ionenstreuung an den Trenchseiten- wänden eine mit der Tiefe abnehmende Dosis der Dotierung erreicht werden. Hierzu ist es im allgemeinen erforderlich, den Halbleiterkörper mit verschiedenen Verdrehungswinkeln zu im- plantieren, um so keine Asymmetrie verschieden orientierter Trenchwände zu erhalten. Bei hohen Aspektverhältnissen im Trench kann es zweckmäßig sein, sukzessiv verschiedene Verkippungswinkel anzuwenden, wobei gegebenenfalls auch eine Implantation unter einem Winkel von 0° erfolgen kann.
Bekanntlich können bestimmte Arten von Defekten zu einem anisotropen Diffusionsverhalten im Kristall führen. Diese Eigenschaft kann zu einer gezielten Tiefdiffusion von beispielsweise p-leitenden Säulen entlang der Defekte ausgenutzt werden, wobei sich hier durch den Diffusionsgradienten automatisch eine Erniedrigung der Dotierungskonzentration mit zunehmender Tiefe der Defekte ergibt. Die Defekte können beispielsweise mit einer extremen Hochenergie-Implantation flächig im Halbleiterkörper erzeugt werden, worauf eine maskier- te Einbringung von beispielsweise p-leitendem Dotierstoff mit anschließender Tiefdiffusion erfolgt. Anschließend sind dann die Defekte auszuheilen.
Wird ein vertikaler Trench mit konstanter, beispielsweise p- leitender Seitenwanddotierung oder epitaktischer p-Typ-Fül- lung verwendet, kann eine Verschiebung des Kompensationsgrades in Richtung auf p-Dominanz zur Oberfläche des Halbleiterkörpers hin auch durch eine flächige n-leitende Hintergrunddotierung des Halbleiterkörpers erreicht werden, deren Dotie- rungskonzentration zur Oberfläche des Halbleiterkörpers hin abnimmt .
Dies kann beispielsweise durch Grundmaterial mit mehreren Epitaxieschichten unterschiedlicher n-Dotierung oder durch eine graduierte Dotierung während der Abscheidung erfolgen-: Eine weitere Möglichkeit besteht darin, einen n-Dotierstoff von der Rückseite des Halbleiterkörpers her einzudiffundieren, wobei der Halbleiterkörper unter Umständen relativ dünn sein sollte, um sonst notwendige lange Diffusionszeiten beherrschbar zu machen.
Eine typische Erscheinung bei plasmaunterstützten anisotropen Trenchätzungen insbesondere bei hohen Aspektverhältnissen von Trenchen ist die Abnahme der Trenchtiefe mit dem Maß der
Trenchöffnung bei gegebener Ätzzeit. Es ergeben sich so verschiedene Möglichkeiten, diese Erscheinung für die Realisierung von vertikal abgestuften p-Dotierungsprofilen auszunutzen. Es kann so ein zentraler Trench mit voller Zieltiefe ge- ätzt werden, wobei unmittelbar benachbarte "Satelliten"-
Trenches einen reduzierten Durchmesser haben. Gegebenenfalls kann so auch eine mehrfache Abstufung erzielt werden. Der zentrale Trench wird dann beispielsweise mit einer homogenen n-Dotierung versehen, während die Satelliten-Trenches mas- kiert werden. Anschließend werden sodann alle Trenches mit einer p-Dotierung ausgestattet. Wahlweise kann auch die n- Dotierung homogen als Hintergrunddotierung im Halbleiterkörper vorhanden sein. Da die dotierten Gebiete bei einem Kompensationsbauelement im Sperrfall vollständig von beweglichen Ladungsträgern ausgeräumt werden, spielt die laterale räumliche Trennung der Trenches keine große Rolle. Es verbleibt im räumlichen Mittel ein Überschuß an p-Ladungsträgern bis zu der jeweils durch die Nachbar-Trenches vorgegebenen Tiefe. Mit diesem Konzept lassen sich p- und n-leitende "Säulen" auch räumlich trennen, so daß beispielsweise der zentrale Trench als ein n-dotierter Elektronenpfad verwendet werden kann, während mit den im Durchmesser stufenweise reduzierten und damit auch in der Tiefe reduzierten Satelliten-Trenches eine schrittweise p-Kompensation erreicht wird.
Die angegebenen Möglichkeiten zur Realisierung von vertikaten Dotierungsgradienten bei Kompensationsbauelementen sind insbesondere bei Trenchtechnik maßgebend, da sie es gestatten, den Ort des Durchbruchs in die Trenchmantelflache und damit weg von kritischen Stellen wie dem Trenchboden zu verlegen.
Durch die erfindungsgemäße größere beherrschbare Streuung ist es außerdem möglich, die notwendigen engen Anforderungen an die Fertigungstoleranzen hinsichtlich Ätzmaß der Trenchätzung, Dosis der verschiedenen Seitenwanddotierungen bzw. Fül- lungen usw., soweit anzuheben, daß ein fertigbares Halbleiterbauelement entsteht.
Es ist möglich, die Prozeßparameter von Epitaxieprozessen so einzustellen, daß die Abscheidung auf oxidbedeckten Oberflä- chen unterdrückt ist, so daß eine selektive Epitaxie vorliegt. Wird nun nach einer Trenchätzung, die über ein Oxidmaske vorgenommen wird, diese Maske auf dem Halbleiterkörper belassen und wird sodann in üblicher Weise ein dünner Oxid- seitenwandspacer im Trench beispielsweise durch thermische Oxidation und anschließende anisotrope Rückätzung des Oxids erzeugt, so kann mit dem Verfahren der selektiven Epitaxie eine Füllung des Trenches mit monokristallinem Silizium erreicht werden, die jedoch durch die Oxidbedeckung der Seitenwand vom Trenchboden her beginnend aufwächst. Dadurch besteht die Möglichkeit, während des Epitaxieprozesses die Dotierung zu ändern und damit grundsätzlich beliebige vertikale Dotierungsverläufe zu erzielen. Die jeweilige konstante Gegendotierung kann wahlweise als homogene Hintergrunddotierung des Halbleiterkörpers vorhanden sein oder über eine Trenchseiten- wanddotierung vor der Erzeugung des Oxidseitenwandspacers er- folgen. Die Elektronen- und Lochstrompfade sind damit vertikal durch einen Isolator getrennt, was aber für die prinzipielle Funktionsfähigkeit des Kompensationsbauelementes unerheblich ist.
Grundsätzlich sind diejenigen Verfahren, bei denen die Nett-o- p-Lastigkeit zur Oberfläche des Halbleiterkörpers hin durch Variation der p-Dotierung bei konstanter n-Dotierung erreicht wird, demjenigen Verfahren vorzuziehen, die entweder aus- schließlich oder zusätzlich einen vertikalen Gradienten in der n-Dotierung aufweisen, da bei letzteren der Einschaltwiderstand erhöht ist.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 3 Schnittdarstellungen zur Erläuterung verschiedener Verfahren zur Trenchätzung mit definierter Seitenwandneigung,
Fig. 4a bis 4d Schnittdarstellungen zur Erläuterung eines
Verfahrens zur Trenchätzung mit vertikaler Seitenwandneigung und stufenweisen Spacer,
Fig. 5a, 5b, 6a und 6b Schnittdarstellungen zur Erläuterung von zwei Varianten einer Trenchätzung mit vertikaler Seitenwandneigung und gestufter Seitenwanddotierung bei mehrfach unterbrochener Trenchätzung,
Fig. 7a bis 7d Schnittdarstellungen zur Erläuterung einer
Trenchätzung mit vertikaler Seitenwandneigung und gestufter Seitenwanddotierung durch mehrfach gestufte Rückätzung einer Lackfüllung, Fig. 8a bis 8d Schnittdarstellungen zur Erläuterung einer
Trenchätzung mit vertikaler Seitenwandneigung und gestufter Seitenwanddotierung durch mehrfach gestufte Rückätzung einer Oxidfüllung bzw. Lackfüllung, die mit einem Wandoxid kombiniert ist, -
Fig. 9a bis 9c Schnittdarstellungen zur Erläuterung einer
Trenchätzung mit vertikaler Seitenwandneigung und gestufter Seitenwanddotierung durch mehrfach gestufte Rückätzung einer Lackfüllung und Trenchaufweitung durch isotrope Ätzung,
Fig. 10a, 10b und 11 Schnittdarstellungen zur Erläuterung eines Verfahrens mit einem stufenlos variierenden Seitenwandprofil durch diffusionslimi- tierte Dotierung oder Füllung,
Fig. 12 eine Schnittdarstellung zur Erläuterung eines Verfahrens, bei dem ein variierendes Seiten- wandprofil durch Ionenimplantation erzeugt wird,
Fig. 13 eine Schnittdarstellung zur Erläuterung eines Verfahrens mit einer variablen Hintergrunddotierung des Halbleiterkörpers,
Fig. 14a bis 14c Schnittdarstellungen zur Erläuterung eines Verfahrens, bei dem Trenches unterschied- licher Querschnitte kombiniert werden,
Fig. 15a bis 15d Schnittdarstellungen zur Erläuterung eines Verfahrens, bei dem ein Trench mit vertikaler Seitenwand und eine Füllung mit selek- tiver Epitaxie verwendet werden, und Fig. 16 einen Schnitt durch ein durch das erfindungsgemäße Verfahren hergestelltes Halbleiterbauelement .
Die Fig. 16 ist bereits eingangs erläutert worden. -
In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.
Fig. 1 zeigt einen Trench 11 in einem n-leitenden Halbleitergebiet 4, wobei dieser Trench 11 epitaktisch durch Halbleitermaterial gefüllt ist, so daß ein p-leitendes Gebiet 6 entsteht. Der Trench 11 hat eine sich nach unten zu seinem Boden verjüngende Struktur, d.h., er wird mit zunehmender Tiefe immer schmaler.
Die in Fig. 1 gezeigte Anordnung kann für n-Typ-Kompensa- tionsbauelemente verwendet werden. Die für diese Bauelemente erforderliche n-Dotierung des stromführenden Pfades wird über die Hintergrunddotierung, d.h. die Dotierung des Gebietes 4 im Silizium-Halbleiterkörper erreicht.
Fig. 2 zeigt ein anderes Ausführungsbeispiel, bei dem der Trench 11 in seinen Wandflächen mit einer Seitenwanddotierung versehen ist, so daß in einem i-leitenden Halbleiterkörper 1 das n-leitende Gebiet 4 durch die Seitenwände des Trenches 11 gebildet wird. Die in Fig. 2 gezeigte Struktur kann durch Belegungsprozeß, Dotierung aus der Gasphasen, Plasmadotierung oder durch epitaktische Abscheidung einer entsprechenden Schicht gebildet werden.
In den Ausführungsbeispielen der Fig. 1 und 2 werden die p- leitenden Gebiete 5 durch epitaktisches Aufwachsen von Sili- zium gebildet. In beiden Fällen wird der gewünschte Gradient der Kompensation von p-lastig zu n-lastig mit zunehmender Tiefe des Trenches 11 erreicht. Über die Geometrie des Trenches 11 kann so der vertikale Verlauf der Dotierungskonzentration eingestellt werden, was einerseits durch das Profil der Trenchwand (vgl. Fig. 2) und andererseits auch über den Grundriß des Trenches 11 geschieht. Bei linearen, gestreckten Trenchstrukturen ist das Verhältnis der effektiven Dotierung proportional zu dem Durchmesser des Trenches 11, während bei kreis- bzw. säulenförmigen Trenches 11 die Trenchöffnung an der Ober- bzw. Unterkante entsprechend der Kreisfläche im Quadrat eingeht.
Es ist auch möglich, bei kreisförmigen Trenches 11 und einer homogenen p-leitenden Hintergrunddotierung anstelle einer epitaktischen Auffüllung des Trenches 11 eine Seitenwanddotierung vom n-Typ vorzusehen, so daß bei einem nach unten breiter werdenden Trench mit zunehmender Tiefe ein Übergang von p-Lastigkeit zu n-Lastigkeit erfolgt (vgl. Fig. 3).
Die Fig. 4a bis 4d zeigen ein Verfahren, bei dem eine Trenchätzung mit vertikaler Seitenwandneigung und einen stufenweisen Spacer vorgenommen wird. Unter bestimmten Umständen ist nämlich eine Trenchätzung mit einem streng vertikalen Seitenwandprofil einfacher zu erzielen als ein schräges Sei- tenwandprofil, wie dieses bei den Verfahren gemäß den Fig. 1 bis 3 verwendet wird. Bei einer vertikalen Seitenwandneigung kann eine definiert abgestufte Verjüngung des Trenchprofils nach unten mit Hilfe eines oder mehrerer Spacerätzschritte erzielt werden. Zunächst wird in einem ersten Ätzschritt mit Hilfe einer Maskierungsschicht 12 in einen n-leitenden Halbleiterkörper ein erster Trench 14 bis zu einer bestimmten Teiltiefe eingebracht (vgl. Fig. 4a). Sodann wird ein Seiten- wandspacer beispielsweise durch Abscheidung von Siliziumdioxid und anisotrope Rückätzung in üblicher Weise erzeugt (vgl. Fig. 4b) . Es folgt anschließend eine weitere Trenchätzung, bei der der mit dem Seitenwandspacer 15 belegte Trench 14 an seinem Boden "vertieft" wird, so daß ein Trench 16 entsteht (vgl. Fig. 4c) .
Gegebenenfalls können diese Schritte mit einer Seitenwandbe- legung und einem Vertiefen des Trenches mehrmals wiederholt werden.
Nach Entfernung der Maskierungsschicht 12 und des Seiten- wandspacers 15 wird schließlich eine Struktur erhalten, bei der ein Trench 17 sich nach unten stufenartig verjüngt (vgl. Fig. 4d) .
Abschließend kann dieser Trench 17 in der anhand der Fig. 1 und 2 erläuterten Weise behandelt werden: Der Trench 17 wird beispielsweise epitaktisch mit p-leitendem Silizium gefüllt, so daß ein p-leitendes Gebiet 5 entsteht, dessen Breite stu- fenartig von oben nach unten abnimmt. Es ist aber auch möglich, eine Seitenwanddotierung entsprechend dem Beispiel von Fig. 2 vorzunehmen.
Eine zusätzliche Möglichkeit besteht darin, bereits nach dem Schritt der Fig. 4c eine n-Seitenwanddotierung einzubringen, die dann im oberen Teil des Trenches 16 durch den Seitenwandspacer 15 maskiert wird. Dadurch kann in Kombination mit anschließenden n- und/oder p-Seitenwanddotierungen nach Entfernung des Seitenwandspacers 5 ein Nettoüberschuß an p- Ladungsträgern im oberen Trenchteil erzielt werden.
Bei einem Trenchätzverfahren mit vertikaler Seitenwand, wie dieses oben anhand der Fig. 4a bis 4d erläutert wurde, kann eine Abstufung der p-Dotierung mit zunehmender Trenchtiefe auch durch eine mehrfach unterbrochene Trenchätzung erreicht werden. Dies ist möglich, indem beispielsweise die Seitenwanddotierung jeweils nach Erreichen einer bestimmten Teiltiefe der Trenchätzung vorgenommen wird. Ein solches Beispiel ist in Fig. 5a gezeigt, in welcher nach Ätzen eines Trenches 14 eine Seitenwanddotierung zur Erzeugung eines p-leitenden Gebietes 5 erfolgt. Nach dieser Dotierung wird der Trench 1-4 weiter vertieft, und es schließt sich sodann eine weitere Seitenwanddotierung an, bei der sich die Dotierungen in dem oberen Trenchteil überlagern und dort eine erhöhte Dotie- rungskonzentration bewirken (vgl. Fig. 5b). Es liegt hier also eine erhöhte Wanddosis in den oberen Teilen des Trenches 14 vor, die auf der Addition der jeweiligen Teildosen bei den einzelnen Dotierungen nach Erreichen einer jeweiligen Teiltiefe beruht.
Dieses Vorgehen läßt sich beispielsweise auch bei einer Ionenimplantation nach jedem Teilätzschritt anwenden (vgl. Fig. 6a) : Nach Einbringen des Trenches 14 wird eine Ionenimplantation (vgl. Pfeile 18) vorgenommen, so daß ein p-leitendes Ge- biet am Boden des Trenches 14 entsteht. Der Trench 14 wird anschließend in einem weiteren Ätzschritt vertieft, und es folgt eine erneute Ionenimplantation (vgl. Fig. 6b). Auf diese Weise entstehen p-leitende Gebiete 5 am Rand und am Boden des Trenches 14, die abschließend durch eine Diffusion mit- einander verbunden werden. Dieses Verbinden kann unterstützt werden, indem die Ionenimplantation unter einem geringen Winkel zur Tiefenrichtung des Trenches 14 vorgenommen wird, bei der eine gewisse Dosis der implantierten Ionen auch die Seitenwände des Trenches 14 erreicht. Die Abnahme der Netto-p- Konzentration mit der Tiefe des Trenches 14 kann einfach durch die gezielte Einstellung der Ionenimplantationsdosis in jeder Ebene des Bodens der jeweiligen Teiltrenche erfolgen. Bei Verwendung von Dotierverfahren, die sich durch Materialien wie Photolack maskieren lassen, was insbesondere für Io- nenimplantations- und Plasmadotierverfahren gilt, kann die mehrfach gestufte Seitenwanddotierung der Beispiele der Fig. 5a, 5b, 6a, 6b auch dadurch erreicht werden, daß im Anschluß an eine durchgehende tiefe Trenchätzung (vgl. Fig. 7a) der Trench durch ein Material hinreichend niedriger Viskosität, wie beispielsweise Photolack 19, wieder gefüllt wird (vgl. Fig. 7b) . Sodann wird durch einfache Ätzverfahren der Photolack 19 stufenweise entfernt, wobei nach jedem Abtragen des Photolacks 19 der dann jeweils freiliegende Teil der Seitenwand des Trenches 14 mit p-Dotierstoff, beispielsweise Bor, dotiert wird (vgl. Fig. 7c) wodurch sich schließlich durch Mehrfach-Dotierung eine erhöhte Wanddosis in den oberen Teilen durch die Addition der jeweiligen Teildosen ergibt (vgl. Fig. 7d) .
Bei Dotierungsverfahren, die sich nicht mit Lack maskieren lassen, also beispielsweise bei allen Belegungsverfahren, kann das anhand der Fig. 7a bis 7d erläuterte Ausführungsbeispiel auch so abgewandelt werden, daß der Trench 14 mit Siliziumdioxid, beispielsweise durch CVD (chemische Dampfabschei- düng) gefüllt und sodann stufenweise rückgeätzt wird. Anstelle des Photolacks 19 der Fig. 7a bis 7d wird also Siliziumdioxid verwendet.
Da aber eine void- bzw. hohlraumfreie Oxidauskleidung bei ho- hen Aspektverhältnissen des Trenches 14 technisch sehr anspruchsvoll ist, kann alternativ in der folgenden Weise vorgegangen werden: Vor dem Einbringen des Photolacks 19 in den Trench 14 wird dieser zunächst mit einer Siliziumdioxidschicht 20 ausgekleidet, was durch ein thermisches Verfahren geschehen kann (vgl. Fig. 8a). Es wird sodann Photolack 19 eingebracht und rückgeätzt (vgl. Fig. 8b), und der freiliegende Teil der Oxidschicht 20 wird entfernt (vgl. Fig. 8c), was durch Ätzen geschehen kann. Anschließend wird sodann der Rest-Photolack 19 abgetragen, so daß ein beliebig festzule- gender unterer Teil des Trenches 14 durch die verbleibende Siliziumdioxidschicht 20 gegen Dotierung maskiert ist. Auf diese Weise kann ein abgestuftes Dotierungsprofil mit p-Do- tierstoff erhalten werden, dessen Dotierungsmenge von oben nach unten abnimmt.
Das oben anhand der Fig. 7a bis 7g erläuterte Verfahren läß-t sich auch mit einer isotropen Siliziumätzung anstelle des Schrittes der Fig. 7c kombinieren, das zu einer ähnlich gestuften Trenchform wie bei dem Verfahren gemäß den Fig. 4a bis 4d führt. Weiterhin läßt sich damit eine mit der
Trenchtiefe zunehmende n-Dotierung erreichen, indem nach der Trenchätzung eine n-Seitenwanddotierung vorgenommen wird (vgl. Fig. 9a), anschließend der untere Teil des Trenches mit beispielsweise Photolack 19 abgedeckt wird und die Trenchwand des darüberliegenden Teiles partiell abgetragen wird, so daß dort der Trench 14 eine größere Breite besitzt. Mit diesem Abtragen der Trenchwand werden auch Teile der n-Seitenwanddo- sis entfernt (vgl. Fig. 9b), so daß schließlich in Kombination mit einer anschließenden p-Dotierung oder p-Füllung schließlich ein zur Oberfläche des Halbleiterkörpers 1 hin zunehmenden Überschuß an p-Ladungsträgern besteht.
Durch geeignete Wahl der Prozeßparameter kann die Seitenwanddotierung des Trenches 14 aus der Gasphase heraus so einge- stellt werden, daß sich eine Verarmung des Dotierstoffes zum Trenchboden hin ergibt, wie dies für die p-Dotierung gewünscht ist. Es entsteht so ein "diffusionskontrollierter" Bereich. Dies gilt insbesondere bei hohen Aspektverhältnissen der Trenchätzung, wie sie bei Kompensationsbauelementen mit hoher Durchbruchsspannung und niedrigem Einschaltwiderstand notwendig sind. Alternativ kann dies auch durch eine nicht konforme epitaktische Abscheidung vom p-Typ im Trench erreicht werden, was ebenfalls durch geeignete Wahl der Prozeßparameter für den diffusionskontrollierten Bereich erreicht werden kann. Zusätzlich gewinnt man hier einen Freiheitsgrad für die Optimierung, in dem der epitaktische Abscheidungspro- zeß graduell von einer konformen Abscheidung einer p-leitenden Schicht 21 (vgl. Fig. 10a) hin zu einer nicht konformen Abscheidung einer p-leitenden Schicht 22 (vgl. Fig. 10b) variiert wird.
Ein gegenteiliger Effekt kann mit einer epitaktischen Abscheidung vom n-Typ erreicht werden, bei der während der Abscheidung selbst auch ein ätzendes Medium, beispielsweise Salzsäure, beigefügt wird. Überwiegt die Abscheidungsrate die Ätzrate, so ergibt sich ein Profil, bei dem eine erhöhte n- Dotierung in Richtung auf den Trenchboden vorliegt (vgl. Fig. 11) .
Bei Implantationsverfahren kann durch geeignete Kombination von Rotation, Verkippungswinkel und Energie der Dotierstoff Ionen unter Ausnutzung der Ionenstreuung an den Seitenwänden des Trenches 14 eine mit der Tiefe abnehmende Dosis erreicht werden (vgl. Fig. 12). Hierzu ist es im allgemeinen erforder- lieh, den Halbleiterkörper 1 unter verschiedenen Verkippungs- winkeln zu implantieren, um keine Asymmetrie unterschiedlich orientierter Trenchwände zu erhalten. Weiterhin kann es bei hohen Aspektverhältnissen des Trenches in diesem erforderlich sein, mit einer sukzessiven Kombination von Verkippungswin- kein einschließlich einer Implantation unter einem Winkel von 0° zu arbeiten.
Ein derartiges Vorgehen ist schematisch in Fig. 12 mit einem Verkippungswinkel α der Ionenimplantation 18 angedeutet. Die geringere Dotierung mit zunehmender Trenchtiefe entsteht dadurch, daß die "reflektierten" Ionenstrahlen in ihrer Intensität zur Tiefe des Trenches 14 hin abnehmen, so daß dort eine zunehmend schwächere Dosis erhalten wird. Bestimmte Arten von Defekten können zu einem anisotropen Diffusionsverhalten im Silizium-Verbindungshalbleiter- oder Si- liziumcarbid-Kristall eines Halbleiterkörpers führen. Diese Eigenschaft kann zu einer gezielten Tiefdiffusion von bei- spielsweise p-leitenden Säulen entlang der Defekte ausgenutzt werden, wobei sich durch den Diffusionsgradienten automatis-ch eine Erniedrigung der Konzentration mit zunehmender Tiefe ergibt. Die Defekte können beispielsweise mit einer extremen Hochenergieimplantation flächig im Halbleiterkörper 1 erzeugt werden, worauf eine maskierte Einbringung des p-leitenden Dotierstoffes, also beispielsweise Bor, mit anschließender Tiefdiffusion erfolgt. Von Bedeutung ist selbstverständlich, daß die Defekte anschließend ausgeheilt werden können.
Sollte ein vertikaler Trench 14 mit konstanter p-Seitenwand- dotierung oder epitaktischer p-Typ-Füllung verwendet werden, kann eine Verschiebung des Kompensationsgrades in Richtung auf p-Lastigkeit zur Oberfläche des Halbleiterkörpers 1 hin auch durch eine flächige n-Hintergrunddotierung erreicht wer- den, deren Konzentration zur Oberfläche hin abnimmt. Dies kann beispielsweise durch ein Grundmaterial mit mehreren Epitaxieschichten 23, 24, 25 unterschiedlicher n-Dotierung (vgl. Fig. 13) oder durch graduierte Dotierung während der Abscheidung erfolgen. So ist in Fig. 13 beispielsweise die Schicht 23 stärker dotiert als die Schicht 24, und die Schicht 24 ist wiederum stärker dotiert als die Schicht 25.
Eine weitere Möglichkeit besteht in der Eindiffusion eines n- Dotierstoffes von der Rückseite des Halbleiterkörpers her, wobei dann der Halbleiterkörper relativ dünn ausgeführt sein muß, um gegebenenfalls lange Diffusionszeiten zu vermeiden.
Ein typisches Phänomen bei plasmaunterstützten anisotropen Trenchätzungenn insbesondere bei hohen Aspektverhältnissen ist bekanntlich die Abnahme der Trenchtiefe mit dem Maß der Trenchöffnung bei gegebener Ätzzeit. Es ergeben sich verschiedene Möglichkeiten, dieses Phänomen für die Realisierung von vertikal abgestuften p-Dotierungsprofilen auszunutzen.
Fig. 14a zeigt eine solche Möglichkeit: es wird mit einem
Ätzschritt sowohl ein zentraler Trench 28 mit voller Zielt-ie- fe sowie unmittelbar benachbarte Satelliten-Trenche 26 mit reduziertem Durchmesser geätzt. Der Trench 28 wird in dem i- leitenden Halbleiterkörper 1 mit einem n-leitenden Gebiet 4 versehen. Anschließend werden die Trenche 25, 26 mit p-leitendem Halbleitermaterial, also insbesondere Silizium, gefüllt.
Gegebenenfalls ist es auch möglich, eine mehrfache Abstufung vorzusehen, wie dies in Fig. 14b angedeutet ist.
Eine andere Möglichkeit ist in Fig. 14c gezeigt: hier ist der zentrale Trench 28 mit einer homogenen n-Dotierung versehen, so daß ein n-leitendes Gebiet 4 vorliegt, während die Satel- liten-Trenche 26 eine p-Dotierung aufweisen und p-leitende Gebiete 5 bilden.
Gegebenenfalls ist es aber auch möglich, die n-Dotierung homogen als Hintergrunddotierung vorzusehen.
Hierbei ist zu beachten, daß die dotierten Gebiete bei einem Kompensationsbauelement im Sperrfall vollständig von beweglichen Ladungsträgern ausgeräumt werden. Daher spielt die laterale räumliche Trennung der Trenche 25, 26 keine große Rolle. Es verbleibt im räumlichen Mittel, ein p-Überschuß bis zu der jeweils durch die Nachbartrenche vorgegebenen Tiefe. Es lassen sich also die p- und n-"Säulen" auch räumlich trennen, wie dies im Beispiel von Fig. 14c gezeigt ist: der zentrale Trench 28 wird als n-dotierter Elektronenpfad verwendet, wäh- rend mit dem im Durchmesser stufenweise reduzierten und damit auch in der Tiefe verringerten Satelliten-Trenches 26 eine schrittweise p-Kompensation erreicht wird.
Die oben angegebenen Möglichkeiten zur Realisierung von ver- tikalen Dotierungsgradienten bei Kompensationsbauelementen sind insbesondere bei Trenchtechnik maßgebend, da sie es gestatten, den Ort des Durchbruchs in die Trenchmantelflache und damit weg von kritischen Stellen wie dem Trenchboden zu verlegen. Durch die bei der vorliegenden Erfindung erzielte größere beherrschbare Streuung ist es weiterhin möglich, die notwendigen engen Anforderungen an die Fertigungstoleranzen hinsichtlich Ätzmaß der Trenchätzung, Dosis der verschiedenen Seitenwanddotierungen bzw. Füllungen usw. so weit anzuheben, daß ein in hohem Maße fertigbares Bauelement entsteht.
Schließlich ist es möglich, die Prozeßparameter von Epitaxieprozessen so einzustellen, daß die Abscheidung auf oxidbedeckten Oberflächen unterdrückt ist und eine sogenannte "selektive Epitaxie" vorliegt. Wird nun nach einer Trenchät- zung, die über eine Maskierungsschicht 12 aus beispielsweise Siliziumdioxid durchgeführt wird, diese Maskierungsschicht 12 auf dem Halbleiterkörper 1 belassen, wie dies in Fig. 15a gezeigt ist und wird danach mit einem üblichen Verfahren ein dünner Seitenwandspacer 15 aus Siliziumdioxid im Trench 14 erzeugt, was beispielsweise durch thermische Oxidation und anschließende anisotrope Rückätzung des Siliziumdioxids geschehen kann (vgl. Fig. 15b), so kann mit dem Verfahren der "selektiven Epitaxie" eine Füllung des Trenches 14 mit monokristallinem Silizium 27 erreicht werden, das jedoch durch die Oxidbedeckung der Seitenwand vom Trenchboden her beginnend aufwächst (vgl. Fig. 15c). Dadurch besteht die Möglichkeit, während des Epitaxieprozesses die Dotierung zu ändern und damit im Prinzip beliebige vertikale Dotierungsverläufe zu erreichen. Die jeweilige konstante Gegendotierung kann wahlweise als homogene Hintergrunddotierung des Halbleiter- körpers 1 vorhanden sein oder aber über eine Trenchseiten- wanddotierung vor der Erzeugung des Spacers 15 erfolgen. Die Elektronen- bzw. Lochstrompfade sind damit vertikal durch einen Isolator getrennt (vgl. Fig. 15d) , was aber für die prin- zipielle Funktionsfähigkeit des Kompensationsbauelementes keine Rolle spielt. ~
Oben wurden verschiedene Verfahren zum Herstellen der Gebiete 4, 5 des in Fig. 16 dargestellten Halbleiterbauelements be- schrieben. Die übrigen Teile dieses Halbleiterbauelements, also insbesondere die erste Zone des ersten Leitungstyps, die Zone des zweiten Leitungstyps und die zweite Zone des ersten Leitungstyps sowie die mit diesen Zonen verbundenen Elektroden werden in üblicher Weise erzeugt, was durch entsprechende Diffusions-Ionenimplantations-Epitaxie- und Metallisierungsschritte geschehen kann.
Wesentlich an der vorliegenden Erfindung ist also die Erzeugung der Gebiete des ersten und des zweiten Leitungstyps der- art, daß in Bereichen nahe einer ersten Oberfläche Ladungsträger des zweiten Leitungstyps und in Bereichen nahe einer zweiten Oberfläche Ladungsträger des ersten Leitungstyps überwiegen, wie dies bei allen Ausführungsbeispielen der Fig. 1 bis 15 der Fall ist.

Claims

Patentansprüche
1. Verfahren zum Herstellen eines Halbleiterbauelements mit einem einen sperrenden pn-Übergang aufweisenden Halblei- terkörper, einer ersten Zone (7) eines ersten Leitungstyps, die mit einer ersten Elektrode (10) verbunden ist- und an eine den sperrenden pn-Übergang bildende Zone (6) eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps angrenzt, und mit einer zweiten Zone (1) des ersten Leitungstyps, die mit einer zweiten Elektrode (2) verbunden ist, wobei die der zweiten Zone (1) zugewandte Seite der Zone (6) des zweiten Leitungstyps eine erste Oberfläche (A) bildet und im Bereich zwischen der ersten Oberfläche (A) und einer zweiten Oberfläche (B) , die zwi- sehen der ersten Oberfläche (A) und der zweiten Zone (1) liegt, Gebiete (4, 5) des ersten und des zweiten Leitungstyps ineinander verschachtelt sind, d a d u r c h g e k e n n z e i c h n e t , daß die Gebiete (4, 5) des ersten und des zweiten Lei- tungstyps mittels Dotierung aus Trenchen (11, 14) und deren Auffüllung derart gebildet werden, daß in Bereichen (I) nahe der ersten Oberfläche (A) Ladungsträger des zweiten Leitungstyps und in Bereichen (III) nahe der zweiten Oberfläche (B) Ladungsträger des ersten Leitungs- typs überwiegen.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Trenches (11) mit einem sich von der ersten zur zweiten Oberfläche ändernden Querschnitt eingebracht werden.
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Seitenwände der Trenches (11) homogen durch Belegung, Dotierung aus der Gasphase oder Plasmadotierung dotiert werden.
4. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , - daß auf den Seitenwänden der Trenches (11) eine dotierte epitaktische Schicht abgeschieden wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die Trenches in wenigstens zwei Stufen (14; 16) mit in der Tiefe der Trenches kleiner werdendem Querschnitt eingebracht werden.
Verfahren nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß eine Seitenwanddotierung (15) der Trenches (14, 16) vorgenommen wird.
Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Trenches (14) in mehreren Stufen eingebracht werden und nach jeder Stufe eine Dotierung vorgenommen wird.
Verfahren nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , daß die Dotierung durch Ionenimplantation erfolgt.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , daß die Ionenimplantation unter einem geringen Winkel zur Senkrechten vorgenommen wird, so daß auch die Seitenwände der Trenches (14) dotiert werden.
10. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß ein eingebrachter Trench wenigstens einmal mit Photolack (19) gefüllt und nach jeder Lackfüllung eine Dotie- rung vorgenommen wird.
11. Verfahren nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t , daß ein Teil des Trenches mit einer Isolierschicht (20) maskiert wird.
12. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Trench nach einer Seitenwanddotierung teilweise mit Photolack (19) gefüllt und danach in seinem nicht mit Lack gefüllten Teil aufgeweitet wird.
13. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß in dem Trench (14) eine nicht konforme epitaktische Abscheidung (22) vorgenommen wird.
14. Verfahren nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t , daß eine Variation von einer konformen (21) zu einer nicht konformen Abscheidung (22) vorgenommen wird.
15. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß während einer epitaktischen Abscheidung im Trench ein ätzendes Medium zur Einwirkung gebracht wird.
16. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß im Trench (14) eine Ionenimplantation oder einem Neigungswinkel (α) zur Tiefenrichtung des Trenches (14) vorgenommen wird.
17. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , ~ daß die Diffusion entlang von Defekten aus dem Trench (14) vorgenommen wird und die Defekte anschließend ausgeheilt werden.
18. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Trench in einem Halbleiterkörper mit einer variablen Hintergrunddotierung (23, 24, 25) eingebracht wird.
19. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß Trenches (25, 26) unterschiedlicher Tiefe und Breite eingebracht werden.
20. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Seitenwände der Trenches mit einer Isolierschicht (20) belegt und danach die Trenches epitaktisch mit Halb- leitermaterial (27) mit variablem Dotierungsverlauf gefüllt werden.
EP99955799A 1998-09-24 1999-09-24 Verfahren zum herstellen eines halbleiterbauelements Withdrawn EP1110244A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19843959 1998-09-24
DE19843959A DE19843959B4 (de) 1998-09-24 1998-09-24 Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
PCT/DE1999/003081 WO2000017937A2 (de) 1998-09-24 1999-09-24 Verfahren zum herstellen eines halbleiterbauelements

Publications (1)

Publication Number Publication Date
EP1110244A1 true EP1110244A1 (de) 2001-06-27

Family

ID=7882187

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99955799A Withdrawn EP1110244A1 (de) 1998-09-24 1999-09-24 Verfahren zum herstellen eines halbleiterbauelements

Country Status (6)

Country Link
US (1) US6649459B2 (de)
EP (1) EP1110244A1 (de)
JP (1) JP4005312B2 (de)
KR (1) KR20010075354A (de)
DE (1) DE19843959B4 (de)
WO (1) WO2000017937A2 (de)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19943143B4 (de) 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
DE10221808B4 (de) * 2001-05-18 2010-01-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines lateralen MOSFETs
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
US7736976B2 (en) 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6465304B1 (en) * 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
US6649477B2 (en) 2001-10-04 2003-11-18 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6956262B1 (en) 2001-12-21 2005-10-18 Synopsys Inc. Charge trapping pull up element
US6656797B2 (en) 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
US6750104B2 (en) * 2001-12-31 2004-06-15 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source
US6566201B1 (en) * 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US6576516B1 (en) 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US6795337B2 (en) * 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US7098472B2 (en) 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US6861707B1 (en) 2002-06-28 2005-03-01 Progressant Technologies, Inc. Negative differential resistance (NDR) memory cell with reduced soft error rate
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US7095659B2 (en) 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6818482B1 (en) * 2002-10-01 2004-11-16 T-Ram, Inc. Method for trench isolation for thyristor-based device
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US6980467B2 (en) 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004053760A1 (de) * 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007300034A (ja) * 2006-05-02 2007-11-15 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4748314B2 (ja) * 2006-02-22 2011-08-17 トヨタ自動車株式会社 半導体装置の製造方法
JP2008124309A (ja) * 2006-11-14 2008-05-29 Toyota Motor Corp 半導体装置とその製造方法
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
DE102007063842B3 (de) * 2007-04-30 2015-10-22 Infineon Technologies Ag Verankerungsstruktur
US9076821B2 (en) 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007026745B4 (de) * 2007-06-06 2009-05-20 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
EP2208229A4 (de) 2007-09-21 2011-03-16 Fairchild Semiconductor Superübergangsstrukturen für leistungsanordnungen und herstellungsverfahren
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9515137B2 (en) 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
EP3261129B1 (de) * 2016-04-15 2020-05-06 STMicroelectronics (Tours) SAS Diodenstruktur
DE102016109555A1 (de) * 2016-05-24 2017-11-30 Infineon Technologies Austria Ag Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements
WO2019040950A1 (en) * 2017-08-25 2019-02-28 Trustees Of Dartmouth College SINGLE MASK SIDE DOPING PROFILES
JP7220455B2 (ja) * 2018-11-06 2023-02-10 サムコ株式会社 ＳｉＣトレンチ型ＭＯＳＦＥＴのトレンチ作製方法
DE102019119020A1 (de) * 2019-07-12 2021-01-14 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
CN111524798B (zh) * 2020-04-03 2022-05-03 电子科技大学 一种具有纵向线性变掺杂的深槽横向耐压区的制备方法
EP3916761A1 (de) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Verfahren zur herstellung einer superjunction-vorrichtung
CN113640644B (zh) * 2021-07-26 2022-06-14 珠海格力电器股份有限公司 功率芯片缺陷检测方法、系统、设备及存储介质
CN117055092B (zh) * 2023-10-13 2023-12-26 湖北九峰山实验室 一种集成apd的宽禁带中子检测计数器及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5245206A (en) * 1992-05-12 1993-09-14 International Business Machines Corporation Capacitors with roughened single crystal plates
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0017937A2 *

Also Published As

Publication number Publication date
JP2002525877A (ja) 2002-08-13
JP4005312B2 (ja) 2007-11-07
US20010053568A1 (en) 2001-12-20
WO2000017937A2 (de) 2000-03-30
KR20010075354A (ko) 2001-08-09
DE19843959A1 (de) 2000-04-06
US6649459B2 (en) 2003-11-18
DE19843959B4 (de) 2004-02-12
WO2000017937A3 (de) 2000-12-28

Similar Documents

Publication Publication Date Title
DE19843959B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
DE19840032C1 (de) Halbleiterbauelement und Herstellungsverfahren dazu
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE4001350C2 (de) Halbleitereinrichtung
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006025218A1 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102009033313A1 (de) Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern
DE102012209429A1 (de) Leistungshalbleiterbauelement mit hoher spannungsfestigkeit
DE102008002647A1 (de) Rauschreduktion in einem Halbleiterbauelement unter Verwendung von Gegendotierung
WO1996001500A1 (de) FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG
DE102007003812A1 (de) Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
WO2001018870A2 (de) Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
WO2011006866A1 (de) Herstellungsverfahren für ein unipolares halbleiter-bauelement und halbleitervorrichtung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102015105718A1 (de) Halbleiterdiode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102007026745B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010309

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Withdrawal date: 20020328

RBV Designated contracting states (corrected)

Designated state(s): AT DE FR GB IE IT