EP1310004A2 - Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen - Google Patents

Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen

Info

Publication number
EP1310004A2
EP1310004A2 EP01964917A EP01964917A EP1310004A2 EP 1310004 A2 EP1310004 A2 EP 1310004A2 EP 01964917 A EP01964917 A EP 01964917A EP 01964917 A EP01964917 A EP 01964917A EP 1310004 A2 EP1310004 A2 EP 1310004A2
Authority
EP
European Patent Office
Prior art keywords
substrate
integrated circuit
effect transistor
ofet
organic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01964917A
Other languages
English (en)
French (fr)
Inventor
Wolfgang Clemens
Adolf Bernds
Henning Rost
Walter Fix
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PolyIC GmbH and Co KG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10057502A external-priority patent/DE10057502A1/de
Priority claimed from DE10057665A external-priority patent/DE10057665A1/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1310004A2 publication Critical patent/EP1310004A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/491Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Definitions

  • OFET Organic field effect transistor
  • the invention relates to an organic field effect transistor (OFET) with improved performance.
  • Organic integrated circuits plastic integrated circuits PIC
  • OFETs optical transistors
  • RFID tags radio frequency identification tags
  • the excellent operating behavior of silicon technology can be dispensed with, but this should ensure very low manufacturing costs and mechanical flexibility.
  • the components such as Electronic bar codes are typically one-way products.
  • Transponder RFID tag
  • Previously known organic circuits based on OFETs have an maximum switching speed of 100 bit / s (Philips-. Gelinck et al., APL 77, pp. 1487-89, 9/2000). This is far too slow for the rapid acquisition of goods / objects, as typical 128 bits must be transmitted. A readout time of approx. 0.1 - 0.05 s is desirable. Very fast OFETs are needed for this.
  • the switching speed of an OFET is determined by the transit time of the charge carriers from the source to the drain electrode and is therefore dependent on the mobility in the semiconducting material and also on the channel length of the current channel in such a way that a longer current channel leads to a lower switching frequency and vice versa.
  • high switching frequencies are aimed at because many applications of the OFET depend on its switching speed and the use of OFETs has been severely limited because of the low switching frequency because generally in information processing the bit rate required for a usable transmission is at least in the KBit / s range lies.
  • the OFET with a current channel running laterally, ie horizontally and parallel to the substrate surface.
  • the only current channel arises between the source and drain electrodes, which in the previously known systems lie in one plane and parallel to the plane of the substrate surface.
  • the distance between the source and drain determines the length of the current channel, although a minimal one has so far been used with the structuring methods
  • the object of the invention is to increase the performance, in particular the output currents and switching frequency, of an OFET by improving the "lay-out" of the OFET and the circuit built therefrom.
  • the subject matter of the invention is an organic field-effect transistor on a substrate, at least one semi- tende, at least one drain and a source electrode connecting layer, at least two insulating and at least one conductive layer with gate electrode are applied on the substrate such that after applying a voltage to the gate electrode by the field effect at least two
  • the invention also relates to a method for producing a multi-channel OFET by applying structured organic layers (e.g. polymer layers) to a substrate and / or a method for producing an OFET with a current channel running transversely to the substrate surface.
  • structured organic layers e.g. polymer layers
  • the invention also relates to an integrated circuit with at least two transistors which are arranged in a stack.
  • the use of the OFET with at least two and / or a vertical current channel in the construction of logic circuits and / or in the control of organic displays is also the subject of the invention, and the use in a fast transponder and / or an RFID tag.
  • the method for producing an OFET comprises the following steps:
  • information can preferably be processed at a speed of at least 10 kbit / s.
  • the source and drain electrodes lie on a plane which is approximately parallel to the plane of the substrate surface.
  • the distance between the two electrodes is kept as small as possible and is essentially dependent on the fineness or resolution of the structuring method and is therefore a decisive cost factor in the production of the OFET because the finer structuring methods are the more expensive.
  • the OFET with a vertical current channel makes it possible to achieve significantly shorter distances between drain and source, for example approximately 100 nm to approximately 1 ⁇ m, very cost-effectively by choosing the layer thickness.
  • the channel length which reflects the distance between the source and drain electrodes, does not depend on the resolution of the expensive and expensive photolithography
  • Structuring methods depends, but very simply on the layer thickness of the insulator layer, which is applied between the source and drain.
  • OFETs can be used with a switching speed manufacture, as they are interesting for applications in transponders.
  • Two or more current channels of an OFET are preferably generated by at least two gate electrodes.
  • both sides of a gate electrode are used to generate current channels.
  • an OFET has at least two current channels with different geometries.
  • the output currents and / or the switching frequency can be increased independently of the material used.
  • the additional current channels can be achieved by using multiple gate electrodes or by using both sides of a gate
  • Electrode are generated. When using two or more gate electrodes, these are preferably short-circuited. As a result, the various current channels can be controlled by only one gate voltage. An additional transistor connection is also avoided by connecting the gate electrodes. This allows the multi-channel OFET to be easily integrated into existing circuit concepts.
  • An OFET is produced by the structured application of organic layers (e.g. polymer and / or
  • Oligomer layers or. generally by coating with insulating, semiconducting and / or conductive plastic layers. This is preferably achieved using a printing technique or by application such as spin coating, vapor deposition, pouring on, spin coating or sputtering with subsequent photolithography.
  • the structured layers are applied, for example, in the following order:
  • a gate electrode is applied to a substrate. Then an insulator layer is applied to the gate electrode, which is larger in one direction and smaller in the direction perpendicular to it than the gate electrode. At least one source electrode and at least one drain electrode are applied to the insulator layer in such a way that the lower gate electrode is approximately centered between the source and drain electrodes.
  • the electrode can be structured, for example, by photolithography, printing and / or by doctor blade.
  • a semiconductor layer is then applied between the source electrode and the drain electrode, the semiconductor layer overlapping the source and drain electrode by a few micrometers.
  • Another, upper insulator layer is applied to the semiconductor layer.
  • An upper gate electrode is preferably applied to the upper insulator layer in such a way that a short circuit to the lower gate electrode occurs due to overlap.
  • the first insulator the layer thickness of which determines the channel length in the case of an OFET with a vertical current channel, is applied to the lower electrode, for example, by spin coating or knife coating and is also structured.
  • the insulator can be structured both in a separate work step and together with the adjacent drain electrode layer.
  • the first insulator can also be applied, for example, by printing.
  • the semiconducting layer can be applied, for example, by spin coating or knife coating and structured using photolithography.
  • the second insulator layer can also be spun on or applied by knife coating.
  • the gate electrode can be applied by sputtering, vapor deposition, or printing.
  • the source / drain electrode can comprise conductive organic material and / or a metallic conductor.
  • Polyimide, polyester and / or polymethacrylate is used as the insulator.
  • Either metal or a conductive plastic is used as the gate.
  • An organic material with high charge carrier mobility is preferably used as the semiconducting layer.
  • Polyaniline is preferably used as the conductive layer
  • organic material here encompasses all types of organic, organometallic and / or inorganic plastics which are referred to in English as "plastics", for example. These are all types of substances with the exception of the semiconductors that form the classic diodes (germanium, silicon) and the typical metallic conductors. A restriction in the dogmatic sense to organic material as carbon-containing material is therefore not provided, but rather the widespread use of, for example, silicones is also contemplated. Furthermore, the term should not be subject to any restriction with regard to the molecular size, in particular to polymers and / or oligomeric materials, but the use of “s all molecules” is also entirely possible.
  • the surface of the substrate limits the number of transistors which together form the integrated circuit because the transistors are only arranged next to one another and at a minimum distance, so that the field effect of one transistor does not disturb an adjacent transistor or vice versa.
  • the disadvantage of this is that the two-dimensional, that is to say area, space requirement of the integrated circuit is relatively high.
  • the usable area of a substrate can be doubled or multiplied, because the transistors can not only be arranged next to one another, but also one above the other.
  • the term "multiplication" does not only mean integer multiples.
  • the encapsulation and / or covering of the lower OFET can serve as a substrate and / or carrier for the upper OFET.
  • the thickness and the material of the encapsulation are chosen such that they do not allow a field effect from the gate electrode of the lower transistor to the drain or source electrode of the upper transistor.
  • the thickness of the encapsulating and / or insulating layer is chosen so that it is far greater than that of the insulator layer between the gate electrode and the source / drain electrodes of an OFET.
  • the thickness of the layer between two stacked transistors is preferably well above 200 nm, for example in the range between 400 and 800 nm, in particular approximately 600 nm.
  • An insulator layer is preferably used as the material for the encapsulation.
  • Materials for this are the common insulators in organic semiconductor technology, such as Polyvinylphenol (PVP).
  • FIGS. 1 to 3 show the structure and layout of a multi-channel OFET using the example of a double-channel OFET
  • FIGS. 4 to 6 show an OFET with at least one vertical current channel and finally one is shown in FIG. 7
  • Integrated circuit to see which comprises at least two transistors, which are arranged in a stack:
  • FIG. 1 shows a double-channel OFET from above
  • Figure 2 shows a cross section through the OFET along the line A-A
  • Figure 3 shows a cross section along the line B-B.
  • FIG. 4 shows the layer structure of an OFET with a vertical current channel.
  • FIG. 5 shows an exemplary embodiment for a layout of an OFET with two vertical current channels.
  • FIG. 6 shows a further variant of an OFET with two vertical current channels.
  • FIG. 7 shows a cross section through two stacked organic field-effect transistors:
  • Figure 1 the three electrodes of a transistor can be seen: the source electrode 4, the drain electrode 5 and a gate electrode 8, which e.g. is short-circuited with the gate electrode 2 (see FIG. 3). Furthermore, the upper insulator layer 7 can be seen, which prevents electrical contact between the gate electrode 8 and the semiconductor 6.
  • FIG. 2 shows the layout of the double-channel OFET in a cross section along the line AA in FIG. 1.
  • the substrate 1 which can be made, for example, of glass, ceramic, Si wafers or an organic material such as polyimide or polyethylene terephthalate (PET) film.
  • the lower insulator layer 3 which can consist, for example, of polyvinylphenol.
  • the lower and upper gate electrodes can be made of conductive polymers such as polyaniline (PAni), for example.
  • PAni polyaniline
  • the field effect creates two current channels through the two gate electrodes: one on the top side and one on the bottom side of the semiconductor layer 6. This causes an increase in the output current according to the invention.
  • the lower gate electrode is completely enclosed by the lower insulator 3 and the substrate 1.
  • the semiconductor 6 for example poly-3-hexylthiophene
  • the semiconductor 6 with the two electrodes 4 and 5 (source and drain) is located on the lower insulator layer and the upper insulation layer 7 and then the upper gate electrode 8 can be seen as a subsequent layer.
  • FIG. 3 shows a cross section through the double-channel OFET from FIG. 1 along the line B-B.
  • the (flexible) substrate 1 can be seen again at the very bottom, the lower gate electrode 2 lying thereon, to which the upper gate electrode 8 is connected.
  • the gate electrodes are encased by the gate electrodes: the lower and upper insulation layers 3 and 7, which in turn completely enclose the semiconductor 6 (in cross section).
  • the source electrode 4 is applied to the substrate 1.
  • the first insulator layer 3 and the semiconducting layer 6 are in contact with this layer and with the source electrode 4.
  • the drain electrode 5 adjoins the first insulator layer 3, which in turn is also in contact with the semiconducting layer 6.
  • the semiconducting layer 6 is therefore in contact with the two electrodes source 4 and drain 5 and also with the first insulator layer 3 separating them.
  • source 4 and drain 5 are not in contact with one another but are electrically insulated from one another by the first insulator layer 3. These two electrodes are connected only by the semiconducting layer 6.
  • the thickness 1 of the first insulator layer 3 corresponds to the length of the current channel 9, which occurs after a voltage has been applied to the gate electrode 8 due to the field effect between the source electrode 4 and the drain electrode 5 in the semiconducting material 6.
  • FIG. 5 shows an exemplary embodiment for a layout of an OFET with two vertical current channels.
  • the layer structure from bottom to top again shows the substrate 1, followed by the source electrode 4, on which the first insulator layer 3 and the drain electrode 5 are applied in a structured manner.
  • the layers 3, 4 and 5 are covered with semiconducting material 6.
  • the semiconductor 6 is covered with a second insulator 7.
  • Two gate electrodes 8 are applied in a structured manner on the second insulator 7, so that two vertical current channels 9 are formed.
  • two vertical current channels are also created, but not via two gate electrodes 8, but via two drain electrodes 5.
  • FIG. 7 shows a cross section through two stacked organic field-effect transistors: The structure from bottom to top shows the following layers of an integrated circuit:
  • the substrate 1 can be seen below, on which the drain and source electrodes 4, 5 on the left and right outside and, surrounding them, the semiconductor layer 6 are applied.
  • the first insulator layer 3 is located on the semiconductor layer 6.
  • a gate electrode 8 is seated there and is connected via a contact tab 10 to a source and / or drain electrode 4, 5 of a lower transistor in such a way that it as soon as current flows through the semiconductor layer 6 between the drain and source electrodes 4, 5 and a stack of transistors is accordingly switched on, with the delay of a domino effect, by applying current to the lowermost gate electrode 8 becomes.
  • the second insulator layer 7 is located above a gate electrode 8 and enables the transistors to be stacked.
  • the invention relates to an organic field effect transistor with increased performance.
  • the output current is increased by the construction of several current channels on the OFET, which all make a contribution to the output current.
  • the invention relates to integrated circuits in which the transistors are stacked on a substrate to save space.

Abstract

Die Erfindung betrifft einen organischen Feldeffekt-Transistor mit erhöhter Leistungsfähigkeit. Der Ausgangsstrom wird durch den Aufbau mehrere Stromkanäle auf dem OFET, die alle einen Beitrag zum Ausgangsstrom liefern, gesteigert. Durch eine Anordnung der Source und Drain Elektrode nicht auf einer Ebene parallel zu der Oberfläche des Substrats wird es möglich, geringere Abstände zwischen Source und Drain zu realisieren, als sie bisher zugänglich waren. Damit ergeben sich kürzere Stromkanäle mit schnelleren Schaltgeschwindigkeiten. Schließlich betrifft die Erfindung integrierte Schaltungen, die platzsparend auf einem Substrat durch Stapelung angeordnet sind.

Description

Organischer Feldeffekt-Transistor (OFET) , Herstellungsverfahren dazu und daraus gebaute integrierte Schaltung sowie Verwendungen
Die Erfindung betrifft einen organischen Feldeffekt-Transistor (OFET) mit vebesserter Leistungsfähigkeit.
Organische integrierte Schaltkreise (plastic integrated cir- cuits PIC) auf der Basis von OFETs werden für mikroelektroni- sehe Massenanwendungen und Wegwerf-Produkte wie kontaktlos auslesbare Identifikations- und Produkt-"tags" gebraucht (RFID-tags: radio freguency identification - tags) . Dabei kann auf das excellente Betriebsverhalten der Silizium- Technologie verzichtet werden, aber dafür sollten sehr nied- rige Herstellungskosten und mechanische Flexibilität gewährleistet sein. Die Bauteile wie z.B. elektronische Strich- Kodierungen (Barcodes) , sind typischerweise Einwegeprodukte.
Bisher ist die Leistungsfähigkeit von OFETs beschränkt, weil die für diese Bauelemente verwendeten organischen Halbleitermaterialien nur eine geringe Ladungsträgerbeweglichkeit haben. Dies äußert sich unter anderem dadurch, dass die Ausgangsströme der OFETs relativ gering sind. Je höher die Ausgangsströme eines OFETs, desto schneller wird die daraus auf- gebaute elektrische Schaltung. Ein weiterer Vorteil ist, dass mit hohen Ausgangsströmen auch direkt Bauelemente angesteuert werden können, welche hohe Ströme benötigen, wie z.B. organische Leuchtdioden (OLEDs) für aktive Displays.
Eine wichtige Anwendung des OFETs ist ein organischer
Transponder (RFID-Tag) . Je schneller diese Transponder arbeiten, desto kürzer ist die Zeit, die benötigt wird um ein Objekt/Ware/Gegenstand zu identifizieren. Bisher bekannte organische Schaltungen, die auf OFETs basieren, haben eine axi- male Schaltgeschwindigkeit von 100 Bit/s (Philips-. Gelinck et al., APL 77, S. 1487-89, 9/2000). Das ist für die schnelle Erfassung von Waren/Gegenständen viel zu langsam, da typi- scherweise 128 Bit übertragen werden müssen. Anzustreben ist eine Auslesezeit von etwa 0,1 - 0,05 s. Dazu werden sehr schnelle OFETs gebraucht.
Die Schaltgeschwindigkeit eines OFETs wird durch die Transitzeit der Ladungsträger von der Source- zur Drainelektrode bestimmt und ist damit von der Mobilität im halbleitenden Material und auch von der Kanallänge des Stromkanals abhängig und zwar derart, dass ein längerer Stromkanal zu einer niedrige- ren Schaltfreguenz führt und umgekehrt. Angestrebt werden grundsätzlich hohe Schaltfrequenzen, weil etliche Anwendungen des OFETs von dessen Schaltgeschwindigkeit abhängen und bisher die Anwendung der OFETs wegen der niedrigen Schaltfrequenz stark begrenzt ist, weil allgemein in der Informations- Verarbeitung die für eine brauchbare Übertragung benötigte Bitrate mindestens im KBit/s-Bereich liegt.
Bisher bekannt ist, beispielsweise aus der DE 10040441.3, der OFET mit einem lateral, also horizontal und parallel zur Sub- stratoberflache verlaufendem Stromkanal. Der einzige Stromkanal entsteht zwischen der Source- und der Drain-Elektrode, die bei den bisher bekannten Systemen in einer Ebene und parallel zur Ebene der Substratoberfläche liegen. Der Abstand zwischen Source und Drain bestimmt die Länge des Stromkanals, wobei mit den Strukturierungsmethoden bisher eine minimale
Länge des Stromkanals von zumindest lμ erreicht wird. Damit wurden Transistor-Schaltfrequenzen im Bereich von etwa 10 KHz erzielt. Diese Schaltfrequenzen sind aber für viele Anwendungen noch zu gering .
Aufgabe der Erfindung ist es, die Leistungsfähigkeit, insbesondere die Ausgangsströme und Schaltfrequenz eines OFETs durch Vesbesserung des "lay-outs" des OFETs und der daraus gebauten Schaltung zu steigern.
Gegenstand der Erfindung ist ein Organischer Feld-Effekt- Transistor auf einem Substrat, wobei zumindest eine halblei- tende, zumindest eine Drain- und eine Source-Elektrode verbindende Schicht, zumindest zwei isolierende und zumindest eine leitende Schicht mit Gate-Elektrode auf dem Substrat derart aufgebracht sind, dass nach Anlegen einer Spannung an die Gate-Elektrode durch den Feld-Effekt zumindest zwei
Stromkanäle und/oder ein vertikal, also quer zur Oberfläche des Substrats verlaufender Stromkanal entsteht.
Außerdem ist Gegenstand der Erfindung ein Verfahren zur Her- Stellung eines Mehrfach-Kanal-OFETs durch Aufbringen strukturierter organischer Schichten (z.B. Polymerschichten) auf ein Substrat und/oder ein Verfahren zur Herstellung eines OFETs mit einem quer zur Substratoberfläche verlaufenden Stromkanal .
Des weiteren ist Gegenstand der Erfindung eine integrierte Schaltung mit zumindest zwei Transistoren, die gestapelt angeordnet sind.
Schließlich ist noch die Verwendung des OFETs mit zumindest zwei und/oder einem vertikalem Stromkanal beim Aufbau logischer Schaltungen und/oder in der Ansteuerung von organischen Displays Gegenstand der Erfindung, sowie die Verwendung in einem schnellen Transponder und/oder einem RFID-Tag.
Nach einer Ausführungsform umfasst das Verfahren zur Herstellung eines OFETs, folgende Arbeitsschritte:
- Aufbringen einer unteren Elektrode auf ein Substrat,
- Aufbringen einer ersten Schicht aus Isolator auf die unte- re Elektrode,
- Aufbringen einer oberen Elektrode auf den ersten Isolator,
- Strukturierung der oberen Elektrode und der ersten Isolatorschicht
- Verbinden der beiden Elektroden durch eine Beschichtung mit halbleitendem Material
- Bedecken der halbleitenden Schicht mit dem zweiten Isolator - Aufbringen der Gate-Elektrode auf den zweiten Isolator dort, wo die halbleitende Schicht die beiden anderen Elektroden verbindet.
Bevorzugt kann mit der Verwendung des OFETs mit zumindest zwei und/oder einem vertikal verlaufenden Stromkanal in einer integrierten organischen Schaltung Information mit einer Geschwindigkeit von zumindest 10 KBit/s verarbeitet werden.
Bei den bekannten Layouts für einen OFET liegen die Source- und Drain-Elektrode auf einer Ebene, die zu der Ebene der Substratoberfläche ungefähr parallel ist. Der Abstand zwischen den beiden Elektroden wird so klein wie möglich gehalten und ist im Wesentlichen von der Feinheit oder Auflösung der Strukturierungsmethode abhängig und damit ein entscheidender Kostenfaktor bei der Herstellung des OFETs, weil die feineren Strukturierungsmethoden die kostspieligeren sind.
Nur mit einer kostspieligen Strukturierungsmethode gelingt bisher eine Herstellung eines Abstands zwischen Source und Drain von kleiner 1 μm.
Durch den hier erstmals vorgeschlagenen OFET mit vertikalem Stromkanal können wesentlich kürzere Abstände zwischen Drain und Source wie beispielsweise ca. 100 nm bis ca. 1 μm sehr kostengünstig durch Wahl der Schichtdicke realisiert werden.
Dies ist möglich, weil die Kanallänge, die die Distanz zwischen der Source- und der Drain-Elektrode spiegelt, nicht von der Auflösung der teuren und aufwendigen Fotolitographie-
Strukturierungs ethoden abhängt, sondern sehr einfach von der Schichtdicke der Isolatorschicht, die zwischen Source und Drain aufgebracht wird.
Wenn dieses Layout mit einem Halbleiter aus organischem Material, der bevorzugt eine Mobilität von 10Λ(-2) cmΛ2/Vs hat, kombiniert wird, lassen sich OFETs mit einer Schaltgeschwin- digkeit, wie sie für die Anwendungen in Transpondern interessant sind, herstellen.
Bevorzugt werden zwei oder mehr Stromkanäle eines OFETs durch zumindest zwei Gate-Elektroden erzeugt.
Nach einer Ausführungsform des OFETs werden beide Seiten einer Gate-Elektrode zur Erzeugung von Stromkanälen benutzt.
Nach einer weiteren Ausführungsform hat ein OFET zumindest zwei Stromkanäle mit unterschiedlichen Geometrien.
Durch die Anordnung zweier oder mehrerer Stromkanäle und/oder durch die Verringerung der Länge des Stromkanals bzw. dessen vertikaler Anordnung, können die Ausgangsströme und/oder die Schaltfrequenz unabhängig von dem verwendeten Material erhöht werden.
Die zusätzlichen Stromkanäle können durch mehrere Gate- Elektroden oder durch die Nutzung beider Seiten einer Gate-
Elektrode erzeugt werden. Bei Verwendung von zwei oder mehreren Gate-Elektroden werden diese vorzugsweise kurzgeschlossen. Dadurch können die verschiedenen Stromkanäle durch nur eine Gate-Spannung gesteuert werden. Außerdem wird durch den Zusammenschluss der Gate-Elektroden ein zusätzlicher Transis- toranschluss vermieden. Dadurch lässt sich der Mehr-Kanal- OFET einfach in bestehende Schaltungskonzepte integrieren.
Die Herstellung eines OFETs geschieht durch strukturiertes Aufbringen von organischen Schichten (z.B. Polymer- und/oder
Oligomerschichten) ,bzw. allgemein durch Beschichten mit isolierenden, halbleitenden und/oder leitenden Kunststoff- Schichten. Dies wird bevorzugt über eine Drucktechnik oder durch Auftragen wie Aufschleudern, Aufdampfen, Aufgiessen, spin coating oder Aufsputtern mit nachfolgender Fotolithographie erreicht. Bei der Herstellung einer Ausführungsform eines OFETs als Mehr-Kanal-OFET werden die strukturierten Schichten beispielsweise in. folgender Reihenfolge aufgebracht:
Zunächst wird eine Gate-Elektrode auf ein Substrat aufgebracht. Dann wird auf die Gate-Elektrode eine Isolatorschicht aufgebracht, die in einer Richtung größer und in der Richtung senkrecht dazu kleiner als die Gate-Elektrode ist. Auf die Isolatorschicht wird zumindest eine Source-Elektrode und zu- mindest eine Drain-Elektrode so aufgebracht, dass die untere Gate-Elektrode ungefähr zentriert zwischen Source- und Drain- Elektrode liegt.
Die Strukturierung der Elektrode kann beispielsweise durch Fotolithographie, Bedrucken und/oder durch Rakeln erfolgen.
Eine Halbleiterschicht wird dann zwischen der Source-Elektrode und der Drain-Elektrode aufgebracht, wobei die Halbleiterschicht die Source- und Drain-Elektrode um einige Mikrome- ter überlappt. Eine weitere, obere Isolatorschicht wird auf die Halbleiterschicht aufgebracht.
Eine obere Gate-Elektrode wird bevorzugt so auf die obere I- solatorschicht aufgebracht, dass durch Überlappung ein Kurz- schluss zur unteren Gate-Elektrode entsteht.
Der erste Isolator, dessen Schichtdicke bei einem OFET mit ' vertikalem Stromkanal die Kanallänge bestimmt, wird beispielsweise durch Aufschleudern oder Rakeln auf die untere Elektrode aufgebracht und ebenfalls strukturiert. Der erste
Isolator kann sowohl in einem getrennten Arbeitsschritt als auch zusammen mit der angrenzenden Drain-Elektrodenschicht strukturiert werden.
Dabei kann der erste Isolator beispielsweise auch durch Bedrucken aufgebracht werden. Die halbleitende Schicht kann beispielsweise durch Aufschleudern oder Rakeln aufgebracht und mit Hilfe von Fotolithographie strukturiert werden.
Die zweite Isolatorschicht kann ebenfalls aufgeschleudert oder durch Rakeln aufgebracht werden.
Schließlich kann die Gate-Elektrode durch Aufsputtern, Aufdampfen, oder Bedrucken aufgebracht werden.
Die Source-/Drain-Elektrode kann leitendes organisches Material und/oder einen metallischen Leiter umfassen.
Als Isolator wird Polyimid, Polyester und/oder Polymethacry- lat eingesetzt.
Als Gate wird entweder Metall oder ein leitfähiger Kunststoff eingesetzt .
Als halbleitende Schicht wird bevorzugt ein organisches Material mit einer hohen Mobilität der Ladungsträger genommen.
Als leitende Schicht wird bevorzugt Polyanilin eingesetzt
Der Begriff "organisches Material" umfasst hier alle Arten von organischen, metallorganischen und/oder anorganischen Kunststoffen, die im Englischen z.B. mit "plastics" bezeichnet werden. Es handelt sich um alle Arten von Stoffen mit Ausnahme der Halbleiter, die die klassischen Dioden bilden (Germanium, Silizium) , und der typischen metallischen Leiter. Eine Beschränkung im dogmatischen Sinn auf organisches Material als Kohlenstoff-enthaltend s Material ist demnach nicht vorgesehen, vielmehr ist auch an den breiten Einsatz von z.B. Siliconen gedacht. Weiterhin soll der Term keiner Beschrän- kung im Hinblick auf die Molekülgröße, insbesondere auf Polymere und/oder oligomere Materialien unterliegen, sondern es ist durchaus auch der Einsatz von "s all molecules" möglich. Die Oberfläche des Substrats begrenzt bei einer integrierten Schaltung die Anzahl der Transistoren, die zusammen die integrierte Schaltung ergeben, weil die Transistoren nur nebeneinander und in einem Mindestabstand angeordnet sind , so dass nicht der Feld-Effekt des einen Transistors einen benachbarten Transistor stört oder umgekehrt. Nachteilig daran ist, dass der zwei-dimensionale, also flächige Platzbedarf der integrierten Schaltung relativ hoch ist.
Mit der Stapelung von Transistoren lässt sich die nutzbare Fläche eines Substrats verdoppeln bzw. vervielfachen, weil die Transistoren nicht nur nebeneinander, sondern auch übereinander angeordnet werden können. Der Term "Vervielfachung" bezeichnet dabei nicht nur ganzzahlige Vielfache.
Bei der Stapelung von OFETs kann beispielsweise die Verkapselung und/oder Abdeckung des unteren OFETs als Substrat und/oder Träger für den oberen OFET dienen. Dabei wird die Dicke und das Material der Verkapselung so gewählt, dass sie keinen Feldeffekt von der Gate-Elektrode des unteren Transistors auf die Drain- oder Source-Elektrode des oberen Transistors zulässt. Entsprechend wird die Dicke der verkapselnden und/oder isolierenden Schicht so gewählt, dass sie weit grö- ßer ist als die der Isolatorschicht zwischen der Gate- Elektrode und den Source/Drain-Elektroden eines OFETs. Die Dicke der Schicht zwischen zwei gestapelten Transistoren ist bevorzugt weit über 200nm beispielsweise im Bereich zwischen 400 und 800nm, insbesondere ca. 600 nm.
Als Material für die Verkapselung wird bevorzugt eine Isolatorschicht verwendet. Materialien dafür sind die gängigen Isolatoren in der organischen Halbleitertechnik, wie z.B. Po- lyvinylphenol (PVP) .
Im Folgenden wird die Erfindung noch anhand von Ausführungsbeispielen näher erläutert: In den Figuren 1 bis 3 ist der Aufbau und das Layout eines Mehrfach-Kanal-OFETs am Beispiel eines Doppel-Kanal-OFETs dargestellt, in den Figuren 4 bis 6 wird ein OFET mit zumindest einem vertikalen Stromkanal gezeigt und schließlich ist in Figur 7 eine integrierte Schaltung zu sehen, die zumindest zwei Transistoren umfasst, die gestapelt angeordnet sind:
Figur 1 zeigt einen Doppel-Kanal-OFET von oben,
Figur 2 zeigt einen Querschnitt durch den OFET entlang der Linie A-A
Figur 3 zeigt einen Querschnitt entlang der Linie B-B.
In Figur 4 ist der Schichtaufbau eines OFETs mit vertikalem Stromkanal gezeigt.
Figur 5 zeigt ein Ausführungsbeispiel für ein Lay-Out eines OFETs mit zwei vertikalen Stromkanälen.
In Figur 6 ist eine weitere Variante eines OFETs mit zwei vertikalen Stromkanälen gezeigt.
Die Figur 7 schließlich zeigt einen Querschnitt durch zwei aufeinander gestapelte organische Feld-Effekt-Transistoren:
In Figur 1 sind die drei Elektroden eines Transistors zu sehen: die Source-Elektrode 4, die Drain-Elektrode 5 und eine Gate-Elektrode 8, welche z.B. mit der Gate-Elektrode 2 kurzgeschlossen ist (siehe Figur 3) . Des weiteren ist die obere Isolatorschicht 7 zu sehen, welche einen elektrischen Kontakt zwischen der Gate-Elektrode 8 und dem Halbleiter 6 verhindert.
In Figur 2 ist das Layout des Doppel-Kanal-OFETs in einem Querschnitt entlang der Linie A-A der Figur 1 zu sehen. Ganz unten befindet sich das Substrat 1, das z.B. aus Glas, Keramik, Si-Wafer oder einem organischen Material wie z.B. Polyi- mid- oder Polyethylenterephtalat (PET) -Folie sein kann. Auf dem Substrat 1 befindet sich die untere Isolatorschicht 3, die z.B. aus Polyvinylphenol bestehen kann. Die untere und obere Gate-Elektroden können, wie bei OFET-Elektroden generell, z.B. aus leitfähigen Polymeren wie Polyanilin (PAni) sein. Durch die zwei Gate-Elektroden entstehen durch den Feld-Effekt zwei Stromkanäle: einer auf der Oberseite und ei- ner auf der Unterseite der Halbleiterschicht 6. Dadurch wird eine Steigerung des Ausgangsstroms gemäß der Erfindung bewirkt. Die untere Gate-Elektrode ist in diesem Querschnitt komplett vom unteren Isolator 3 und dem Substrat 1 eingeschlossen. Auf der unteren Isolatorschicht befindet sich der Halbleiter 6 (z.B. Poly-3-hexylthiophen) mit den beiden E- lektroden 4 und 5 (Source und Drain) und als anschließende Schicht erkennt man die obere Isolationsschicht 7 und darauf die obere Gate-Elektrode 8.
In Figur 3 sieht man einen Querschnitt durch den Doppel-Kanal-OFET aus Figur 1 entlang der Linie B-B. Zu erkennen ist wieder ganz unten das (flexible) Substrat 1, daraufliegend die untere Gate-Elektrode 2, an die die obere Gate-Elektrode 8 anschließt. Von den Gate-Elektroden umhüllt werden: die untere und obere Isolationsschicht 3 und 7, die ihrerseits den Halbleiter 6 (im Querschnitt) ganz einschließen.
In Figur 4 ist folgender Schichtaufbau von unten nach oben erkennbar :
Auf dem Substrat 1 ist die Source-Elektrode 4 aufgebracht. Auf dieser Schicht und mit der Source-Elektrode 4 in Berührung ist die erste Isolatorschicht 3 und die halbleitende Schicht 6. An die erste Isolatorschicht 3 grenzt die Drain-Elektrode 5 an, die ihrerseits auch mit der halbleitenden Schicht 6 in Kontakt ist. Die halbleitende Schicht 6 ist also in Kontakt mit den beiden Elektroden Source 4 und Drain 5 und auch mit der sie trennenden ersten Isolatorschicht 3. Source 4 und Drain 5 stehen allerdings nicht in Kontakt miteinander sondern sind durch die erste Isolatorschicht 3 elektrisch voneinander isoliert. Verbunden sind diese beiden Elektroden nur durch die halbleitende Schicht 6. Die Dicke 1 der ersten Iso- latorschicht 3 entspricht der Länge des Stromkanals 9, der sich nach erfolgtem Anlegen einer Spannung an die Gate-Elektrode 8 durch den Feldeffekt zwischen der Source-Elektrode 4 und der Drain-Elektrode 5 in dem halbleitenden Material 6 ausbildet .
Auf der halbleitenden Schicht 6 liegt die zweite Isolatorschicht 7 auf, die die halbleitende Schicht 6 von der Gate- Elektrode 8 isoliert.
Figur 5 zeigt ein Ausführungsbeispiel für ein Lay-Out eines OFETs mit zwei vertikalen Stromkanälen.
Der Schichtaufbau von unten nach oben zeigt wiederum das Substrat 1, daran anschließend die Source-Elektrode 4, auf der die erste Isolatorschicht 3 und die Drain-Elektrode 5 strukturiert aufgebracht sind. Die Schichten 3, 4 und 5 sind mit halbleitendem Material 6 überzogen. Der Halbleiter 6 ist mit einem zweiten Isolator 7 überzogen. Auf dem zweiten Isolator 7 sind zwei Gate-Elektroden 8 strukturiert aufgebracht, so dass zwei vertikale Stromkanäle 9 ausgebildet werden.
Bei der in Figur 6 gezeigten Variante entstehen ebenfalls zwei vertikale Stromkanäle, allerdings nicht über zwei Gate- Elektroden 8, sondern über zwei Drain-Elektroden 5.
Die Figur 7 zeigt einen Querschnitt durch zwei aufeinander gestapelte organische Feld-Effekt-Transistoren: Der Aufbau von unten nach oben zeigt folgende Schichten einer integrierten Schaltung:
Unten ist das Substrat 1 zu erkennen, auf dem die Drain- und Source-Elektroden 4,5 links und rechts außen und, sie umgebend, die Halbleiterschicht 6 aufgebracht ist. Auf der Halbleiterschicht 6 befindet sich die erste Isolatorschicht 3. Auf dieser sitzt eine Gate-Elektrode 8, die über eine Kon- taktfahne 10 mit einer Source- und/oder Drain-Elektrode 4,5 eines unteren Transistors derart verknüpft ist, dass sie, sobald dort zwischen Drain- und Source-Elektrode 4,5 durch die Halbleiterschicht 6 Strom fließt, geschaltet wird und ein Stapel von Transistoren entsprechend, mit der Verzögerung ei- nes Domino-Effekts, durch Anlegen von Strom an die unterste Gate-Elektrode 8 eingeschaltet wird. Über einer Gate- Elektrode 8 befindet sich die zweite Isolatorschicht 7, durch die der Stapelaufbau der Transistoren ermöglicht wird.
Die Erfindung betrifft einen organischen Feldeffekt-Transis- tor mit erhöhter Leistungsfähigkeit. Der Ausgangsstrom wird durch den Aufbau mehrere Stromkanäle auf dem OFET, die alle einen Beitrag zum Ausgangsstrom liefern, gesteigert. Durch eine Anordnung der Source und Drain Elektrode nicht auf einer Ebene parallel zu der Oberfläche des Substrats wird es möglich, geringere Abstände zwischen Source und Drain zu realisieren, als sie bisher zugänglich waren. Damit ergeben sich kürzere Stromkanäle mit schnelleren Schaltgeschwindigkeiten. Schließlich betrifft die Erfindung integrierte Schaltungen, bei denen platzsparend auf einem Substrat die Transistoren gestapelt angeordnet sind.

Claims

Patentansprüche
1. Organischer Feld-Effekt-Transistor auf einem Substrat, wobei zumindest eine halbleitende, zumindest eine Drain- und eine Source-Elektrode verbindende Schicht, zumindest zwei i- solierende und zumindest eine leitende Schicht mit Gate- Elektrode auf dem Substrat derart aufgebracht sind, dass nach Anlegen einer Spannung an die Gate-Elektrode durch den Feld- Effekt zumindest zwei Stromkanäle und/oder ein vertikal, also quer zur Oberfläche des Substrats verlaufender Stromkanal entsteht .
2. Organischer-Feld-Effekt-Transistor nach Anspruch 1, mit zumindest zwei Gate-Elektroden.
3. Organischer-Feld-Effekt-Transistor nach Anspruch 1 oder 2, bei dem beide Seiten einer Gate-Elektrode zur Erzeugung von zwei Strom-Kanälen benutzt werden.
4. Organischer-Feld-Effekt-Transistor nach einem der vorstehenden Ansprüche, bei dem zumindest zwei Stromkanäle mit unterschiedlichen Geometrien vorhanden sind.
5.Organischer-Feld-Effekt-Transistor nach einem der vorste- henden Ansprüche, bei dem zwischen zumindest zwei Gate-Elektroden eine Kurzschlussschaltung besteht.
6. Organischer Feld-Effekt-Transistor nach einem der vorstehenden Ansprüche, bei dem die erste Isolatorschicht und/oder die Drain-Elektrode strukturiert aufgebracht sind.
7. Organischer Feld-Effekt-Transistor nach einem der vorstehenden Ansprüche, bei dem die Strukturierung der ersten Isolatorschicht und die der Drain-Elektrode gleich sind.
8. Organischer Feld-Effekt-Transistor nach einem der vorstehenden Ansprüche, bei dem die Gate Elektrode strukturiert aufgebracht ist .
9. Organischer Feld-Effekt-Transistor mit zumindest an einer Stelle einem Abstand zwischen Source- und Drain-Elektrode von kleiner 1 μm.
10. Integrierte Schaltung, die zumindest einen Feld-Effekt- Transistor nach einem der Ansprüche 1 bis 9 umfasst.
11. Integrierte Schaltung, bei der zumindest zwei Transistoren gestapelt angeordnet sind.
12. Integrierte Schaltung, bei der die nutzbare Oberfläche des Substrates ein Vielfaches ihrer tatsächlichen Oberfläche ist .
13. Integrierte Schaltung nach einem der vorstehenden Ansprü- ehe 10 bis 12, die zumindest zwei organische Feld-Effekt-
Transistoren umfasst.
14. Integrierte Schaltung nach einem der vorstehenden Ansprüche 10 bis 13, bei der bei gestapelter Anordnung die Abde- ckung und/oder Verkapselung eines unteren Transistors als Substrat und/oder Träger eines oberen Transistors dient.
15. Integrierte Schaltung nach einem der vorstehenden Ansprüche 10 bis 14, bei der die Verkapselung eines unteren Tran- sistors bei gestapelter Anordnung eine Dicke von größer
200 nm hat.
16. Verfahren zur Herstellung einer integrierten Schaltung durch Stapelung und/oder Anordnung nebeneinander von zumin- dest zwei Transistoren.
17. Verfahren nach Anspruch 16, bei dem zumindest zwei organische Feld-Effekt-Transistoren gestapelt werden.
18. Verwendungen einer integrierten Schaltung mit zumindest zwei Transistoren, die gestapelt angeordnet sind, zum Aufbau logischer Schaltungen.
19. Verfahren zur Herstellung eines OFETs, folgende Arbeitsschritte umfassend: - Aufbringen einer unteren Elektrode auf ein Substrat,
- Aufbringen einer ersten Schicht aus Isolator auf die untere Elektrode,
- Aufbringen einer oberen Elektrode auf den ersten Isolator,
- Strukturierung der oberen Elektrode und der ersten Isola- torschicht die Strukturierung der ersten Isolierschicht muss in einem Arbeitsschritt mit der Strukturierung der Drain/Source erfolgen und die Strukturen müssen zumindest an den Kanten, an denen sich ein vertikaler Stromkanal ausbildet gleich sein. - Verbinden der beiden Elektroden durch eine Beschichtung mit halbleitendem Material
- Bedecken der halbleitenden Schicht mit dem zweiten Isolator
- Aufbringen und Strukturieren der Gate-Elektrode auf den zweiten Isolator zumindest dort, wo die halbleitende
Schicht die beiden anderen Elektroden verbindet.
20. Verfahren nach Anspruch 19, wobei die untere Elektrode ebenfalls strukturiert wird.
21. Verfahren zur Herstellung eines Mehrfach-Kanal-OFETs durch Aufbringen strukturierter organischer Schichten, beispielsweise Polymere, auf ein Substrat.
22. Verfahren nach Anspruch 21, bei dem die strukturierten organischen Schichten zumindest teilweise durch Drucken auf das Substrat aufgebracht werden.
23. Verfahren nach einem der Ansprüche 21 oder 22, bei dem die strukturierten Polymerschichten zumindest teilweise durch Aufschleudern, Aufdampfen, und/oder Aufsputtern mit nachfol- gender Lithographie auf das Substrat aufgebracht werden.
24. Ansteuerung organischer DISPLAYS in integrierten organischen Schaltungen zur Informationsverarbeitung mit Datenraten von über ein 200 Bit, bevorzugt ab 1000 Bit (kBit) pro Sekun- de (Integrierte Schaltung mit zumindest einem OFET) .
25. RFID-Tag mit zumindest einer integrierten Schaltung, die zumindest zwei gestapelt angeordnete Transistoren umfasst.
EP01964917A 2000-08-18 2001-08-17 Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen Withdrawn EP1310004A2 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE10040441 2000-08-18
DE10040441 2000-08-18
DE10057502A DE10057502A1 (de) 2000-11-20 2000-11-20 Organischer Feld-Effekt-Transistor
DE10057502 2000-11-20
DE10057665 2000-11-21
DE10057665A DE10057665A1 (de) 2000-11-21 2000-11-21 Integrierte Schaltung und Herstellungsverfahren dazu
PCT/DE2001/003163 WO2002015293A2 (de) 2000-08-18 2001-08-17 Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen

Publications (1)

Publication Number Publication Date
EP1310004A2 true EP1310004A2 (de) 2003-05-14

Family

ID=27214017

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01964917A Withdrawn EP1310004A2 (de) 2000-08-18 2001-08-17 Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen

Country Status (4)

Country Link
US (1) US20040029310A1 (de)
EP (1) EP1310004A2 (de)
JP (1) JP2004507096A (de)
WO (1) WO2002015293A2 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1309994A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
EP1367659B1 (de) 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organischer Feldeffekt-Transistor
JP4878429B2 (ja) * 2002-07-22 2012-02-15 株式会社リコー 能動素子及びそれを有するel表示素子
US6995473B2 (en) * 2002-12-19 2006-02-07 Matsushita Electric Industrial Co., Ltd. Stacked semiconductor transistors
JP4926378B2 (ja) * 2003-03-19 2012-05-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7314784B2 (en) 2003-03-19 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP2007504650A (ja) * 2003-08-29 2007-03-01 ザ リージェンツ オブ ザ ユニバーシティー オブ カリフォルニア 縦型有機電界効果トランジスタ
JP2005079549A (ja) * 2003-09-03 2005-03-24 Victor Co Of Japan Ltd 有機薄膜トランジスタ
US7187286B2 (en) 2004-03-19 2007-03-06 Applera Corporation Methods and systems for using RFID in biological field
US20080238627A1 (en) * 2005-03-22 2008-10-02 Applera Corporation Sample carrier device incorporating radio frequency identification, and method
US20080237580A1 (en) * 2004-03-22 2008-10-02 Suguru Okuyama Organic Semiconductor Element and Organic El Display Device Using the Same
GB0407739D0 (en) * 2004-04-05 2004-05-12 Univ Cambridge Tech Dual-gate transistors
DE102004040505A1 (de) * 2004-08-20 2006-03-02 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US7453716B2 (en) * 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
US8179711B2 (en) * 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
KR20060080446A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 수직형 유기 박막 트랜지스터 및 유기 발광 트랜지스터
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005033218A1 (de) * 2005-07-15 2007-01-18 Printed Systems Gmbh Dreidimensionale Schaltung
US9024298B2 (en) * 2005-07-26 2015-05-05 Xerox Corporation Encapsulation layer for electronic devices
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US20070090459A1 (en) * 2005-10-26 2007-04-26 Motorola, Inc. Multiple gate printed transistor method and apparatus
US20070089626A1 (en) * 2005-10-26 2007-04-26 Motorola, Inc. Functional ink apparatus and method
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems
GB2455215B (en) * 2006-08-31 2009-09-30 Cambridge Display Tech Ltd Method for fabricating an organic electronic device
JP4408903B2 (ja) 2007-01-24 2010-02-03 セイコーエプソン株式会社 トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP2012507843A (ja) * 2008-10-29 2012-03-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発光用デュアルゲート電界効果トランジスタ、及び発光用デュアルゲート電界効果トランジスタの製造方法
KR20190038687A (ko) 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
GB2547661A (en) * 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication
US20190137443A1 (en) 2016-03-11 2019-05-09 Government Of The United States Of America, As Represented By The Secretary Of Commerce Charge detector and process for sensing a charged analyte
US10014331B2 (en) * 2016-03-31 2018-07-03 Skyworks Solutions, Inc. Field-effect transistor devices having proximity contact features
EP3746222A1 (de) 2018-01-30 2020-12-09 Life Technologies Corporation Instrumente, vorrichtungen und verbrauchsmaterialien zur verwendung in einem workflow eines intelligenten molekulardiagnostischen analysesystems

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512052A (en) * 1968-01-11 1970-05-12 Gen Motors Corp Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric
US3769096A (en) * 1971-03-12 1973-10-30 Bell Telephone Labor Inc Pyroelectric devices
JPS543594B2 (de) * 1973-10-12 1979-02-24
JPS54101176A (en) * 1978-01-26 1979-08-09 Shinetsu Polymer Co Contact member for push switch
US4442019A (en) * 1978-05-26 1984-04-10 Marks Alvin M Electroordered dipole suspension
US4340657A (en) * 1980-02-19 1982-07-20 Polychrome Corporation Novel radiation-sensitive articles
GB2215307B (en) * 1988-03-04 1991-10-09 Unisys Corp Electronic component transportation container
US5364735A (en) * 1988-07-01 1994-11-15 Sony Corporation Multiple layer optical record medium with protective layers and method for producing same
US4937119A (en) * 1988-12-15 1990-06-26 Hoechst Celanese Corp. Textured organic optical data storage media and methods of preparation
US6331356B1 (en) * 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
US5206525A (en) * 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5408109A (en) * 1991-02-27 1995-04-18 The Regents Of The University Of California Visible light emitting diodes fabricated from soluble semiconducting polymers
JPH04356966A (ja) * 1991-06-03 1992-12-10 Fujitsu Ltd 絶縁ゲート型電界効果トランジスタ
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5173835A (en) * 1991-10-15 1992-12-22 Motorola, Inc. Voltage variable capacitor
US5486851A (en) * 1991-10-30 1996-01-23 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Illumination device using a pulsed laser source a Schlieren optical system and a matrix addressable surface light modulator for producing images with undifracted light
JP2709223B2 (ja) * 1992-01-30 1998-02-04 三菱電機株式会社 非接触形携帯記憶装置
JP2742747B2 (ja) * 1992-05-29 1998-04-22 株式会社半導体エネルギー研究所 薄膜トランジスタを有する多層半導体集積回路
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
FR2701117B1 (fr) * 1993-02-04 1995-03-10 Asulab Sa Système de mesures électrochimiques à capteur multizones, et son application au dosage du glucose.
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
JPH0722669A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
EP0722563A4 (de) * 1993-08-24 1998-03-04 Metrika Lab Inc Neues elektronisches einweg-assaygerät
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
JPH0794743A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
FR2710413B1 (fr) * 1993-09-21 1995-11-03 Asulab Sa Dispositif de mesure pour capteurs amovibles.
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
JP3303479B2 (ja) * 1993-11-30 2002-07-22 富士通株式会社 薄膜トランジスタ
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
US5630986A (en) * 1995-01-13 1997-05-20 Bayer Corporation Dispensing instrument for fluid monitoring sensors
JP3068430B2 (ja) * 1995-04-25 2000-07-24 富山日本電気株式会社 固体電解コンデンサ及びその製造方法
US5652645A (en) * 1995-07-24 1997-07-29 Anvik Corporation High-throughput, high-resolution, projection patterning system for large, flexible, roll-fed, electronic-module substrates
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
GB2310493B (en) * 1996-02-26 2000-08-02 Unilever Plc Determination of the characteristics of fluid
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
JP3030264B2 (ja) * 1996-05-22 2000-04-10 インターナショナル・ビジネス・マシーンズ・コーポレイション Mott遷移分子電界効果トランジスタ
DE19629656A1 (de) * 1996-07-23 1998-01-29 Boehringer Mannheim Gmbh Diagnostischer Testträger mit mehrschichtigem Testfeld und Verfahren zur Bestimmung von Analyt mit dessen Hilfe
KR100248392B1 (ko) * 1997-05-15 2000-09-01 정선종 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법
WO1999010939A2 (en) * 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
ATE299608T1 (de) * 1997-09-11 2005-07-15 Prec Dynamics Corp Radiofrequenzidentifikationsetikett auf flexiblem substrat
US6251513B1 (en) * 1997-11-08 2001-06-26 Littlefuse, Inc. Polymer composites for overvoltage protection
JP2001510670A (ja) * 1997-12-05 2001-07-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 識別トランスポンダ
US5997817A (en) * 1997-12-05 1999-12-07 Roche Diagnostics Corporation Electrochemical biosensor test strip
US5998805A (en) * 1997-12-11 1999-12-07 Motorola, Inc. Active matrix OED array with improved OED cathode
US6083104A (en) * 1998-01-16 2000-07-04 Silverlit Toys (U.S.A.), Inc. Programmable toy with an independent game cartridge
NO306529B1 (no) * 1998-01-16 1999-11-15 Opticom As Transistor
US5963690A (en) * 1998-01-20 1999-10-05 Cheng; Yu-Feng Optical fiber connector
JP2002515641A (ja) * 1998-01-28 2002-05-28 シン フイルム エレクトロニクス エイエスエイ 三次元の導電性または半導電性構造体を生成する方法およびこの構造体を消去する方法
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
US6045977A (en) * 1998-02-19 2000-04-04 Lucent Technologies Inc. Process for patterning conductive polyaniline films
US6033202A (en) * 1998-03-27 2000-03-07 Lucent Technologies Inc. Mold for non - photolithographic fabrication of microstructures
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US5967048A (en) * 1998-06-12 1999-10-19 Howard A. Fromson Method and apparatus for the multiple imaging of a continuous web
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
ATE394662T1 (de) * 1998-08-26 2008-05-15 Sensors For Med & Science Inc Optisch basierte sensor-vorrichtungen
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
US6321571B1 (en) * 1998-12-21 2001-11-27 Corning Incorporated Method of making glass structures for flat panel displays
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
GB2347013A (en) * 1999-02-16 2000-08-23 Sharp Kk Charge-transport structures
JP3990539B2 (ja) * 1999-02-22 2007-10-17 新日本製鐵株式会社 メッキ密着性およびプレス成形性に優れた高強度溶融亜鉛メッキ鋼板および高強度合金化溶融亜鉛メッキ鋼板およびその製造方法
AU5646800A (en) * 1999-03-02 2000-09-21 Helix Biopharma Corporation Card-based biosensor device
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
US6498114B1 (en) * 1999-04-09 2002-12-24 E Ink Corporation Method for forming a patterned semiconductor film
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
AU7094400A (en) * 1999-08-31 2001-03-26 E-Ink Corporation A solvent annealing process for forming a thin semiconductor film with advantageous properties
US6593690B1 (en) * 1999-09-03 2003-07-15 3M Innovative Properties Company Large area organic electronic devices having conducting polymer buffer layers and methods of making same
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
JP2004538618A (ja) * 1999-10-11 2004-12-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
US6284562B1 (en) * 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
US6621098B1 (en) * 1999-11-29 2003-09-16 The Penn State Research Foundation Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
US6706159B2 (en) * 2000-03-02 2004-03-16 Diabetes Diagnostics Combined lancet and electrochemical analyte-testing apparatus
US6441196B2 (en) * 2000-05-19 2002-08-27 Alcon, Inc. Processes and novel intermediates for 11-oxa prostaglandin synthesis
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
DE10033112C2 (de) * 2000-07-07 2002-11-14 Siemens Ag Verfahren zur Herstellung und Strukturierung organischer Feldeffekt-Transistoren (OFET), hiernach gefertigter OFET und seine Verwendung
EP1309994A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
KR20020036916A (ko) * 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US6870180B2 (en) * 2001-06-08 2005-03-22 Lucent Technologies Inc. Organic polarizable gate transistor apparatus and method
JP2003089259A (ja) * 2001-09-18 2003-03-25 Hitachi Ltd パターン形成方法およびパターン形成装置
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
US6946332B2 (en) * 2002-03-15 2005-09-20 Lucent Technologies Inc. Forming nanoscale patterned thin film metal layers
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0215293A2 *

Also Published As

Publication number Publication date
WO2002015293A3 (de) 2002-08-01
JP2004507096A (ja) 2004-03-04
WO2002015293A2 (de) 2002-02-21
US20040029310A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
EP1310004A2 (de) Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
EP1316116B1 (de) Verfahren zur strukturierung eines organischen feldeffekttransistors
EP1636826B1 (de) Verbindung zur bildung einer selbstorganisierenden monolage, schichtstruktur, halbleiterbauelement mit einer schichtstruktur und verfahren zur herstellung einer schichtstruktur
EP1825516A2 (de) Gatter aus organischen feldeffekttransistoren
DE69937485T2 (de) Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode
EP2087519B1 (de) Feldeffekttransistor sowie elektrische schaltung
DE102004036734A1 (de) Kostengünstige organische Solarzelle und Verfahren zur Herstellung
DE10160732A1 (de) Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
EP1656683B1 (de) Organischer kondensator mit spannungsgesteuerter kapazität
DE10209400A1 (de) Transponderschaltung mit einer Gleichrichterschaltung sowie Verfahren zur Herstellung einer Transponderschaltung mit einer Gleichrichterschaltung
WO2006108514A2 (de) Mehrschichtiger verbundkörper mit elektronischer funktion
WO2004093002A1 (de) Transponder und verfahren zu dessen herstellung
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
EP1532570B1 (de) Organisches bauelement zum überspannungsschutz und dazugehörige schaltung
EP1859493B1 (de) Prägeverfahren zur herstellung von elektronischen einheiten ausgehend von einer mehrlagigen ausgangsstruktur
DE102009035419B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit molekularen Speicherelementen in einer Kontaktdurchführungsebene
DE10057502A1 (de) Organischer Feld-Effekt-Transistor
DE102004059396B3 (de) Integrierte Schaltung aus vorwiegend organischem Material
DE102005005589A1 (de) Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode
WO2005006462A1 (de) Verfahren und vorrichtung zur strukturierung von organischen schichten
WO2008155083A1 (de) Halbleiterbauelement mit verschachtelten kontakten
EP2154724A2 (de) Flexible flächige Struktur mit einer Mikrostrukturen aufweisenden Schicht, Verfahren zur Herstellung der flexiblen flächigen Struktur und deren Verwendung
DE102019201792A1 (de) Halbleiter-Schaltungsanordnung und Verfahren zu deren Herstellung
DE10057665A1 (de) Integrierte Schaltung und Herstellungsverfahren dazu
EP1999757A1 (de) Verfahren zum programmieren einer elektronischen schaltung sowie elektronische schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030204

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: POLYIC GMBH & CO. KG

17Q First examination report despatched

Effective date: 20061012

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: POLYIC GMBH & CO. KG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120814