EP1502301A2 - Logische bauteile aus organischen feldeffekttransistoren - Google Patents

Logische bauteile aus organischen feldeffekttransistoren

Info

Publication number
EP1502301A2
EP1502301A2 EP03720186A EP03720186A EP1502301A2 EP 1502301 A2 EP1502301 A2 EP 1502301A2 EP 03720186 A EP03720186 A EP 03720186A EP 03720186 A EP03720186 A EP 03720186A EP 1502301 A2 EP1502301 A2 EP 1502301A2
Authority
EP
European Patent Office
Prior art keywords
ofet
voltage
logic gate
logic
ofets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03720186A
Other languages
English (en)
French (fr)
Inventor
Jürgen FICKER
Walter Fix
Andreas Ullmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PolyIC GmbH and Co KG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1502301A2 publication Critical patent/EP1502301A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]

Definitions

  • the invention relates to logic components made of organic field effect transistors, in which the switching speed is increased by replacing the resistors.
  • Logical gates such as N ⁇ ND, NOR or inverters are the elementary components of an integrated digital electronic circuit.
  • the switching speed of the integrated circuit depends on the speed of the logic gates and not on the speed of the individual transistors.
  • these gates are implemented by using both n- and p-type transistors and are therefore very fast. This cannot be achieved with organic circuits because there are no sufficiently stable n-semiconductors. For organic circuits, this means that a conventional resistor is used instead of the n-type transistor.
  • the object of the invention is therefore to create a logic gate with organic field-effect transistors, in which the missing * classic "n-type transistors are replaced by other than classic resistors.
  • the invention relates to a logic gate comprising at least a first and a second organic field effect transistor (OFET), the first OFET being a p-type OFET and the second OFET in the logic gate can be used as a resistor.
  • OFET organic field effect transistor
  • the first OFET has an extremely thin semiconductor layer or a negative threshold voltage.
  • the logic gate includes a first and a second OFET with an extremely thin semiconductor layer or a negative threshold voltage.
  • the second OFET without gate voltage has off currents which are only approximately one order of magnitude below the on currents, so that the second OFET can be switched off further by applying a positive gate voltage.
  • the logic gate comprises at least 4 OFETs (cf. FIG. 6).
  • the logic gate has 2 data lines (input and output), these data lines being at different potentials.
  • the * OFET which can be used as a resistor in the gate *, is either an OFET with an extremely thin organic semiconductor layer (approx. 5 to 30 nm) or an OFET with the conductivity of the organic semiconductor layer through targeted treatment (for example hydrazine treatment and / or targeted oxidation) has been reduced to such an extent that the off-currents are only approximately one order of magnitude below the on-currents.
  • the “OFF current is the current that flows when there is no potential at the gate electrode against the source electrode and the “ON current * (for p OFETS) is the current that flows when a negative potential is applied to the source electrode.
  • a component with a linear current-voltage characteristic is referred to here as a "classic resistor”.
  • the on-characteristic 1 and the off-characteristic 2 are shown in a current-voltage diagram. These characteristics correspond to the switched on and the switched off state.
  • the intersections 3 and 4 of the curves with the resistance line 5 correspond to the switching points of the inverter.
  • the output voltage swing 6 of the inverter is very large, which means that the inverter can be switched on and off easily.
  • the charge-reversal currents 7 and 8 are different. This means that the inverter can be switched to * High "quickly, but slowly to * Low".
  • FIG. 2 also shows the prior art, the second case, in which the charge-reversal currents 9 and 10 are of the same size, but the voltage swing 11 is too small. The corresponding inverter cannot be switched off completely.
  • Figure 3 finally shows a current-voltage curve of a logic gate according to the invention:
  • the current-voltage diagram of a logic gate as shown in FIG. 3 comprises at least one OFET with an extremely thin semiconductor layer as a replacement for a conventional resistor.
  • OFETs with extremely thin semiconductor layers have from 5 to 30 nm, preferably from 7 to 25 nm and particularly preferably from 10 to 20 nm a special output characteristic field, which is shown schematically in Figure 3.
  • the voltage swing 12 is large enough so that the inverter can also be switched off completely and the recharge currents 13 and 14 are of the same size, as a result of which the inverter can switch over quickly.
  • Another advantage is the amount of charge reversal current, which is very high with this type of transistor. Due to the thin semiconductor layers, the transistors pass from the rising edge 15 very steeply into the saturation region 16. This behavior of the output characteristic can be used in conventional p-Mos technology to build logic circuits that have high charging voltages. As a result, the switching speed of the components is high.
  • the content of the invention is to use this effect for the production of fast logic gates. These gates are fast and can also be switched off easily, despite conventional p-Mos technology.
  • the replacement of the classic resistor can alternatively also be carried out by special treatment of the semiconductor layer of an OFET and a special circuit layout for the logic components.
  • Typical OFETs have very low off currents without gate voltage. By treating the organic semiconductor in a targeted manner, it can be achieved that the off-currents are reduced only by approximately are an order of magnitude below the on-currents (for example by hydrazine treatment or by targeted oxidation). These special OFETs can then be switched off further by applying a positive gate voltage. This gives you an OFET, which can be switched on by a negative gate voltage and switched off by a positive gate voltage (like an n-type transistor). This effect is also used according to the invention (in addition to the above-mentioned effect of the extremely thin semiconductor layers) in order to produce fast logic components.
  • the basic element of these logic components is a series connection of at least two OFETs with different dimensions of the current channel, in such a way that without a gate voltage, the current channel of one OFET is significantly more conductive than that of the other. The consequence of this is that the supply voltage across the two current channels only drops at the less conductive current channel.
  • the switching process takes place by applying a negative gate voltage to the OFET with the poorly conductive current channel and at the same time applying a positive gate voltage to the OFET with the more conductive current channel.
  • Figure 5 shows the current-voltage diagram of such a logic gate. Both characteristics are shifted by the special circuit layout or by the special circuit layout in combination with a treatment of the semiconductor layer, which results in a high voltage swing and at the same time high charge-reversal currents.
  • An inverter consists of two of these basic elements, i.e. at least four transistors. When the inverter is switched, two transistors are switched on and the other two are switched off at the same time.
  • FIG. 6 The circuit of an inverter is shown in FIG. 6 and the circuit of a ring oscillator is shown in FIG.
  • 2 x 2 transistors are required, because a positive voltage is required to switch off one transistor and at the same time a negative voltage to switch on the other.
  • 2 of the above-mentioned basic elements are now combined, one providing a positive voltage at the output and the other a negative one.
  • An inverter with this new circuit technology thus has 2 inputs and outputs, with 0V or +/- V applied to each of these outputs.
  • FIG. 6 shows the inverter embodiment: the interconnection is an important point here.
  • point 1 is the supply voltage, which is +/- V here.
  • Point 4. is the earth.
  • the points marked with 3 symbolize the inputs and the points marked with 2 represent the outputs of the inverter.
  • the logical "low” is reached when there is no voltage at outputs 2.
  • Logically V ⁇ high “means that +/- V is present at output 2 of the inverter, that is to say that the data line comprises 2 lines which are at different potentials.
  • CMOS inverter In contrast to the inverter described above, which comprises at least 4 OFETs, a conventional CMOS inverter, for example, consists of 2 transistors. At 0V on the input, transistor 1 is conductive and the other 2 is non-conductive (thus the supply voltage at 2 drops). If the voltage is negative, 1 becomes non-conductive and the other 2 becomes conductive (thus the supply voltage is at 1).
  • Figure 7 shows a ring oscillator. For this circuit, an odd number of inverters are interconnected by placing the output on the input of the next inverter. The last inverter is then also connected to the first inverter, creating a ring. The purpose of a ring oscillator is to circulate the signal in the ring by constantly switching the following inverter.
  • FIG. 4 shows some exemplary embodiments of the logic components that comprise OFETs with the extremely thin semiconductor layers:
  • the circuit symbol 21 symbolizes a p-conducting OFET.
  • An inverter 22 can be an interconnection of a transistor with a resistor.
  • a signal applied to the input (* High “or 'Low") is reversed (inverted) and is then applied to the output (as * Low “or ⁇ High”).
  • An embodiment of the logic gate is e.g. a flip-flop, which could also be constructed from these OFETs.
  • the logic gates are advantageously produced by spraying, coating, knife coating, printing or other manufacturing processes which can be operated as a continuous process.

Abstract

Mit Hilfe der Erfindung lassen sich schnelle logische Gatter, die auf organischen Feldeffekt-Transistoren aufbauen, trotz konventioneller p-Mos-Technik herstellen. Dies ist zum einen auf den Frühsättigungseffekt von OFETs mit sehr dünnen Halbleiterschichten zurückzuführen, zum anderen auf OFETs mit speziellen Eigenschaften für organische Logikbauelemente und in einem neuen schaltungstechnischen Layout dieser Logikbauelemente.

Description

Beschreibung
Logische Bauteile aus organischen Feldeffekttransistoren
Die Erfindung betrifft logische Bauteile aus organischen Feldeffekttransistoren, bei denen die Schaltgeschwindigkeit durch Ersatz der Widerstände erhöht wird.
Logische Gatter wie beispielsweise NÄND, NOR oder Inverter sind die elementaren Bestandteile einer integrierten digitalen elektronischen Schaltung. Die Schaltgeschwindigkeit der integrierten Schaltung hängt dabei von der Geschwindigkeit der logischen Gatter und nicht von der Geschwindigkeit der einzelnen Transistoren ab. In der herkömmlichen Silizium- Halbleitertechnologie werden diese Gatter durch Verwendung von sowohl n- als auch p-leitenden Transistoren realisiert und sind dadurch sehr schnell. Bei organischen Schaltungen ist das nicht realisierbar, weil es keine ausreichend stabilen n-Halbleiter gibt. Für organische Schaltungen bedeutet das, dass ein herkömmlicher Widerstand anstelle des n-lei- tenden Transistors eingesetzt wird.
Nachteilig an diesen logischen Gattern mit organischen Feldeffekt-Transistoren ist, dass sie entweder langsam umschalten (wenn die Umladeströme, also die Integrale unter der Strom- Spannungskurve sehr verschieden sind) oder sich nicht ausschalten lassen (wenn der Spannungshub im Strom-Spannungs- Diagramm) zu gering ist.
Aufgabe der Erfindung ist es daher, ein logisches Gatter mit organischen Feldeffekt-Transistoren zu schaffen, bei dem die fehlenden * klassischen" n-leitenden Transistoren durch anderes als klassische Widerstände ersetzt sind.
Gegenstand der Erfindung ist ein logisches Gatter, zumindest einen ersten und einen zweiten organischen Feldeffekt-Transistor (OFET) umfassend, wobei der erste OFET ein p-leitender OFET ist und der zweite OFET im logischen Gatter als Widerstand eingesetzt werden kann.
Nach einer Ausführungsform hat der erste OFET eine extrem dünne Halbleiterschicht oder eine negative Schwellspannung hat.
Nach einer anderen Ausführungsform u fasst das logische Gatter einen ersten und einen zweiten OFET mit einer extrem dün- nen Halbleiterschicht oder einer negative Schwellspannung.
Nach einer weiteren Ausführungsform hat im logischen Gatter der zweite OFET ohne Gate-Spannung Off-Ströme, die nur um etwa eine Größenordnung unter den On-Strömen liegen, so dass sich der zweite OFET durch Anlegen einer positiven Gate- Spannung weiter ausschalten lässt.
Nach einer Ausführungsform umfasst das logische Gatter mindestens 4 OFETs (vgl. Figur 6) .
Nach einer Ausführungsform hat das logische Gatter 2 Datenleitungen (Eingang und Ausgang) , wobei dieses Datenleitungen auf unterschiedlichen Potentialen liegen.
Als *OFET, der im Gatter als Widerstand eingesetzt werden kann*, wird hier entweder ein OFET bezeichnet, der eine extrem dünne organische Halbleiterschicht (ca. 5 bis 30 nm) hat oder ein OFET, bei dem die Leitfähigkeit der organischen Halbleiterschicht durch gezielte Behandlung (beispielsweise Hydrazin-Behandlung und/oder gezielte Oxidation) soweit erniedrigt wurde, dass die Off-Ströme nur um etwa eine Größenordnung unter den On-Strömen liegen.
Der „OFF Strom ist der Strom, der fließt, wenn an der Gate- Elektrode kein Potential gegen die Source Elektrode anliegt und der „ON Strom* (für p OFETS) der Strom, der fließt, wenn ein negatives Potential gegen die Source Elektrode anliegt.
Als * klassischer Widerstand" wird hier ein Bauelement mit ei- ner linearen Strom-Spannungs-Kennlinie bezeichnet.
Im folgenden wird die Erfindung anhand von Figuren näher erläutert:
Beim Einsatz des klassischen Widerstands (vgl. Figuren 1 und 2, Stand der Technik) schalten die logischen Gatter entweder zu langsam um (Figur 1) oder lassen sich nicht ausschalten (Figur 2) .
In Figur 1 sind in einem Strom-Spannungs-Diagramm die EinKennlinie 1 und die Aus-Kennlinie 2 eingezeichnet. Diese Kennlinien entsprechen dem eingeschalteten und dem ausgeschaltetem Zustand. Die Schnittpunkte 3 und 4 der Kurven mit der Widerstandslinie 5 entsprechen den Schaltpunkten des In- verters. Der Ausgangs-Spannungshub 6 des Inverters ist sehr groß, was bedeutet, dass sich der Inverter gut ein- und ausschalten lässt. Allerdings sind die Umladeströme 7 und 8 (die schraffierten Flächen unter den Kurven entsprechen den Umla- deströmen) unterschiedlich. Das bedeutet, dass sich der In- verter schnell auf *High" schalten lässt, aber langsam auf *Low" .
Die Figur 2 zeigt auch den Stand der Technik, den zweiten Fall, bei dem die Umladeströme 9 und 10 zwar in der Größen- Ordnung gleich groß sind aber der Spannungshub 11 zu gering ist. So lässt sich der entsprechende Inverter nicht ganz ausschalten.
Figur 3 schließlich zeigt eine Strom-Spannungskurve eines lo- gischen Gatters nach der Erfindung: Das Strom-Spannungsdiagramm eines logischen Gatters wie in Figur 3 gezeigt, umfasst zumindest einen OFET mit einer extrem dünnen Halbleiterschicht als Ersatz für einen klassischen Widerstand.
Durch einen beobachteten, aber noch nicht vollständig erklärbaren Effekt (sehr verfrühte Sättigung aufgrund einer sehr dünnen HL-Schicht oder einer negativen SchwellSpannung) haben OFETs mit extrem dünnen Halbleiterschichten von 5 bis 30 nm, bevorzugt von 7 bis 25 nm und insbesondere bevorzugt von 10 bis 20 nm ein spezielles Ausgangskennlinienfeld, das in Figur 3 schematisch gezeigt ist.
Der Spannungshub 12 ist groß genug, damit der Inverter auch ganz ausgeschaltet werden kann und die Umladeströme 13 und 14 sind gleich groß, wodurch der Inverter schnell umschalten kann. Ein weiterer Vorteil ist der Betrag des Umladestroms, der bei dieser Art Transistor sehr hoch ist. Durch die dünnen Halbleiterschichten gehen die Transistoren von der Anstiegs- flanke 15 sehr steil in den Sättigungsbereich 16 über. Durch dieses Verhalten der Ausgangskennlinie lassen sich in konventioneller p-Mos-Technik logische Schaltungen aufbauen, die große Aufladespannungen haben. Dadurch wird die Schaltgeschwindigkeit der Bauteile hoch. Inhalt der Erfindung ist es, diesen Effekt für die Herstellung von schnellen logischen Gattern zu verwenden. Diese Gatter sind schnell und lassen sich gleichzeitig gut ausschalten, trotz konventioneller p- Mos-Technik.
Der Ersatz des klassischen Widerstands kann alternativ auch durch eine spezielle Behandlung der Halbleiterschicht eines OFETs und ein spezielles Schaltungslayout für die Logikbauelemente vollzogen werden.
Typische OFETs haben ohne Gate-Spannung sehr niedrige Off- Ströme. Durch eine gezielte Behandlung des organischen Halbleiters kann erreicht werden, dass die Off-Ströme nur um etwa eine Größenordnung unter den On-Strömen liegen (z.B. durch Hydrazin-Behandlung oder durch gezielte Oxidation) . Diese speziellen OFETs lassen sich dann durch Anlegen einer positiven Gate-Spannung weiter ausschalten. Damit hat man einen OFET, der durch eine negative Gate-Spannung ein- und durch eine positive Gate-Spannung ausgeschaltet werden kann (wie ein n-leitender Transistor) . Dieser Effekt wird auch (neben dem oben erwähnten Effekt der extrem dünnen Halbleiterschichten) erfindungsgemäß genutzt, um schnelle logische Bauele en- te herzustellen. Basiselement dieser logischen Bauelemente ist eine Reihenschaltung aus zumindest zwei OFETs mit unterschiedlichen Abmessungen des Stromkanals und zwar in der Weise, dass ohne Gate-Spannung der Stromkanal eines OFETs deutlich leitfähiger ist als der des anderen. Das hat zur Folge, dass die Versorgungsspannung über den beiden Stromkanälen nur an dem schlechter leitenden Stromkanal abfällt.
Der Umschaltevorgang geschieht durch Anlegen einer negativen Gate-Spannung an den OFET mit dem schlechter leitfähigen Stromkanal und gleichzeitigem Anlegen einer positiven Gate- Spannung an den OFET mit dem besser leitfähigen Stromkanal.
Figur 5 zeigt das Strom-Spannungs-Diagramm eines solchen logischen Gatters. Durch das spezielle Schaltungs-Layout oder durch das spezielle Schaltungs-Layout in Kombination mit einer Behandlung der Halbleiterschicht werden beide Kennlinien verschoben, was einen hohen Spannungshub und gleichzeitig hohe Umladeströme zur Folge hat. Ein Inverter besteht aus zwei dieser Basiselemente, also aus zumindest vier Transistoren. Beim Umschaltvorgang des Inverters werden jeweils zwei Transistoren ein- und gleichzeitig die beiden anderen ausgeschaltet.
Im Folgenden wird die Erfindung anhand einiger Ausführungs- beispiele erläutert: Zunächst zwei Ausführungsbeispiele zu dem Strom-Spannungs- Diagramm aus Figur 5:
In Figur 6 wird die Schaltung eines Inverters und in der Fi- gur 7 die Schaltung eines Ringoszillators gezeigt. Um logikfähige Bauteile zu erhalten, benötigt man 2 mal 2 Transistoren, denn es wird eine positive Spannung benötigt, um einen Transistor auszuschalten und gleichzeitig eine negative Spannung um den anderen einzuschalten. Um diese unterschiedlichen Spannungen zu erhalten werden nun 2 der oben genannten Basiselemente zusammengeschlossen, wobei eines eine positive Spannung am Ausgang bereit stellt und das andere eine negative. Ein Inverter mit dieser neuen Schaltungstechnik hat somit 2 Ein- und Ausgänge, wobei an diesen Ausgängen jeweils 0V oder +/-V anliegen.
Figur 6 zeigt die Ausführungsform Inverter: Die Verschaltung ist hierbei ein wichtiger Punkt. An dem Punkt 1. liegt die Versorgungsspannung, die hier +/-V ist. Punkt 4. ist die Er- d ng die mit 3 gekennzeichneten Punkte symbolisieren die Eingänge und die mit 2 gekennzeichneten Punkte die Ausgänge des Inverters. Die logische "low" ist erreicht, wenn auf den Ausgängen 2 keine Spannung anliegt. Logisch Vλhigh" bedeutet, dass auf dem Ausgang 2 des Inverters +/-V anliegen, das heißt, dass die Datenleitung 2 Leitungen, die auf unterschiedlichen Potentialen liegen, umfasst.
Zwar verwenden C-MOS einen Eingang, der aufgespaltet wird, allerdings ist die Spannung nach dem Aufspalten gleich.
Im Gegensatz zu dem oben beschriebenen Inverter, der zumindest 4 OFETs umfasst, besteht beispielsweise ein herkömmlicher CMOS Inverter aus 2 Transistoren. Bei 0V auf den Eingang, ist Transistor 1 leitfähig und der andere 2 nichtleit- fähig (Somit fällt die Versorgungsspannung an 2 ab) . Bei negativer Spannung wird nun 1 nichtleitfähig und der andere 2 leitfähig (Somit liegt die VersorgungsSpannung an 1) . Figur 7 zeigt einen Ringoszillator. Für diese Schaltung werden eine ungerade Zahl von Invertern zusammengeschaltet, indem man den Ausgang auf den Eingang des nächsten Inverters legt. Der letzte Inverter wird dann ebenso mit dem ersten Inverter verbunden und so entsteht ein Ring. Der Zweck eines Ringoszillators ist es durch ständiges Umschalten des folgenden Inverters das Signal im Ring umlaufen zu lassen.
In Figur 4 sind einige Ausführungsbeispiele zu den logische Bauteile, die OFETs mit den extrem dünnen Halbleiterschichten umfassen, gezeigt:
Inverter 22, Nicht-Oder 23 Nicht-Und 24 Ringoszillator 25. Das Schaltzeichen 21 symbolisiert einen p-leitenden OFET.
Ein Inverter 22 kann eine Zusammenschaltung eines Transistors mit einem Widerstand sein. Ein an den Eingang angelegtes Signal (*High" oder 'Low") wird dabei umgedreht (invertiert) und liegt danach am Ausgang an (als *Low" oder λλHigh") . Um ein logische Nicht-Oder zu erhalten können zwei Transistoren parallel geschaltet werden. Die Zust nde werden durch Anlegen einer Eingangsspannung gemäß der Tabelle (λLow" = λλ0"; *High" = λl") zum Ausgang weitergeleitet. Analog funktioniert ein Nicht-Und, welches durch in Reihe geschaltete Transistoren realisiert werden kann.
Eine nicht gezeigte Ausführungsform des logischen Gatters ist z.B. ein Flip-Flop, der auch aus diesen OFETs aufgebaut sein könnte .
Vorteilhafterweise werden die logischen Gatter durch Besprühen, Beschichten, Rakeln, Bedrucken oder sonstige Herstellungsverfahren, die als kontinuierlicher Prozess gefahren werden können, herstellen.
Mit Hilfe der Erfindung lassen sich erstmals schnelle logische Gatter, die auf organischen Feldeffekt-Transistoren auf- bauen, trotz konventioneller p-Mos-Technik herstellen. Dies ist zum einen auf den Frühsättigungseffekt von OFET.S mit sehr dünnen Halbleiterschichten zurückzuführen, zum anderen auf OFETs mit speziellen Eigenschaften für organische Logikbauelemente und in einem neuen schaltungstechnischen Layout dieser Logikbauelemente.

Claims

Patentansprüche
1. Logisches Gatter, zumindest einen ersten und einen zweiten organischen Feldeffekt-Transistor (OFET) umfassend, wobei der erste OFET ein p-leitender OFET ist und der zweite OFET im logischen Gatter als Widerstand eingesetzt werden kann.
2. Logisches Gatter nach Anspruch 1, bei dem der erste OFET eine extrem dünne Halbleiterschicht oder eine negative SchwellSpannung hat.
3. Logisches Gatter nach Anspruch 1, bei dem der erste und der zweite OFET eine extrem dünne Halbleiterschicht oder eine negative Schwellspannung hat.
4. Logisches Gatter nach einem der vorstehenden Ansprüche 1 oder 3, bei dem der zweite OFET ohne Gate-Spannung Off-Ströme hat, die nur um etwa eine Größenordnung unter den On-Strömen liegen, so dass sich der zweite OFET durch Anlegen einer po- sitiven Gate-Spannung weiter ausschalten lässt.
5. Logisches Gatter nach einem der vorstehenden Ansprüche 1, 3 oder 4, das mindestens 4 OFETs umfasst.
6. Logisches Gatter nach einem der vorstehenden Ansprüche 1 oder 3 bis 5, mit 2 Datenleitungen (Eingang und Ausgang) , wobei dieses Datenleitungen auf unterschiedlichen Potentialen liegen.
EP03720186A 2002-03-21 2003-03-14 Logische bauteile aus organischen feldeffekttransistoren Withdrawn EP1502301A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10212640A DE10212640B4 (de) 2002-03-21 2002-03-21 Logische Bauteile aus organischen Feldeffekttransistoren
DE10212640 2002-03-21
PCT/DE2003/000843 WO2003081671A2 (de) 2002-03-21 2003-03-14 Logische bauteile aus organischen feldeffekttransistoren

Publications (1)

Publication Number Publication Date
EP1502301A2 true EP1502301A2 (de) 2005-02-02

Family

ID=28050743

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03720186A Withdrawn EP1502301A2 (de) 2002-03-21 2003-03-14 Logische bauteile aus organischen feldeffekttransistoren

Country Status (6)

Country Link
US (1) US7223995B2 (de)
EP (1) EP1502301A2 (de)
JP (1) JP4171703B2 (de)
CN (1) CN100361389C (de)
DE (1) DE10212640B4 (de)
WO (1) WO2003081671A2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
US20050156656A1 (en) * 2004-01-15 2005-07-21 Rotzoll Robert R. Non-quasistatic rectifier circuit
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102005009819A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005017655B4 (de) 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
ITVA20060029A1 (it) * 2006-05-30 2007-11-30 St Microelectronics Srl Amplificatore analogico a transconduttanza
US20090004368A1 (en) * 2007-06-29 2009-01-01 Weyerhaeuser Co. Systems and methods for curing a deposited layer on a substrate
DE102007059231A1 (de) * 2007-12-07 2009-06-10 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Schaltelementen
US8463116B2 (en) * 2008-07-01 2013-06-11 Tap Development Limited Liability Company Systems for curing deposited material using feedback control

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US18911A (en) * 1857-12-22 Glass knob for doors
US3512052A (en) * 1968-01-11 1970-05-12 Gen Motors Corp Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric
US3769096A (en) * 1971-03-12 1973-10-30 Bell Telephone Labor Inc Pyroelectric devices
JPS543594B2 (de) * 1973-10-12 1979-02-24
JPS54101176A (en) * 1978-01-26 1979-08-09 Shinetsu Polymer Co Contact member for push switch
US4442019A (en) * 1978-05-26 1984-04-10 Marks Alvin M Electroordered dipole suspension
US4340657A (en) * 1980-02-19 1982-07-20 Polychrome Corporation Novel radiation-sensitive articles
DE3338597A1 (de) 1983-10-24 1985-05-02 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JPS60117769A (ja) 1983-11-30 1985-06-25 Fujitsu Ltd 半導体メモリ装置
EP0239808B1 (de) * 1986-03-03 1991-02-27 Kabushiki Kaisha Toshiba Strahlungsdetektor
JP2728412B2 (ja) 1987-12-25 1998-03-18 株式会社日立製作所 半導体装置
GB2215307B (en) * 1988-03-04 1991-10-09 Unisys Corp Electronic component transportation container
US5364735A (en) * 1988-07-01 1994-11-15 Sony Corporation Multiple layer optical record medium with protective layers and method for producing same
US4937119A (en) * 1988-12-15 1990-06-26 Hoechst Celanese Corp. Textured organic optical data storage media and methods of preparation
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
US6331356B1 (en) * 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
US5206525A (en) * 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5408109A (en) * 1991-02-27 1995-04-18 The Regents Of The University Of California Visible light emitting diodes fabricated from soluble semiconducting polymers
JP3522771B2 (ja) * 1991-03-22 2004-04-26 三菱電機株式会社 インバータ
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5173835A (en) * 1991-10-15 1992-12-22 Motorola, Inc. Voltage variable capacitor
DE59105477D1 (de) * 1991-10-30 1995-06-14 Fraunhofer Ges Forschung Belichtungsvorrichtung.
JP2709223B2 (ja) * 1992-01-30 1998-02-04 三菱電機株式会社 非接触形携帯記憶装置
DE4243832A1 (de) 1992-12-23 1994-06-30 Daimler Benz Ag Tastsensoranordnung
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
FR2701117B1 (fr) * 1993-02-04 1995-03-10 Asulab Sa Système de mesures électrochimiques à capteur multizones, et son application au dosage du glucose.
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
JPH0722669A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
WO1995006240A1 (en) * 1993-08-24 1995-03-02 Metrika Laboratories, Inc. Novel disposable electronic assay device
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
FR2710413B1 (fr) * 1993-09-21 1995-11-03 Asulab Sa Dispositif de mesure pour capteurs amovibles.
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
IL111151A (en) 1994-10-03 1998-09-24 News Datacom Ltd Secure access systems
CN1106696C (zh) * 1994-05-16 2003-04-23 皇家菲利浦电子有限公司 带有有机半导体材料的半导体器件
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
US5630986A (en) * 1995-01-13 1997-05-20 Bayer Corporation Dispensing instrument for fluid monitoring sensors
JP3068430B2 (ja) * 1995-04-25 2000-07-24 富山日本電気株式会社 固体電解コンデンサ及びその製造方法
US5652645A (en) * 1995-07-24 1997-07-29 Anvik Corporation High-throughput, high-resolution, projection patterning system for large, flexible, roll-fed, electronic-module substrates
US5625199A (en) * 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
GB2310493B (en) * 1996-02-26 2000-08-02 Unilever Plc Determination of the characteristics of fluid
DE19629656A1 (de) * 1996-07-23 1998-01-29 Boehringer Mannheim Gmbh Diagnostischer Testträger mit mehrschichtigem Testfeld und Verfahren zur Bestimmung von Analyt mit dessen Hilfe
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US6344662B1 (en) * 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
KR100248392B1 (ko) * 1997-05-15 2000-09-01 정선종 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법
JP2001505003A (ja) * 1997-08-22 2001-04-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法
EP0968537B1 (de) * 1997-08-22 2012-05-02 Creator Technology B.V. Feld-effekt-transistor, der im wesentlichen aus organischen materialien besteht
ES2199705T1 (es) * 1997-09-11 2004-03-01 Prec Dynamics Corp Transpondor de identificacion con circuito integrado consistente de materiales organicos.
US6251513B1 (en) * 1997-11-08 2001-06-26 Littlefuse, Inc. Polymer composites for overvoltage protection
JPH11142810A (ja) 1997-11-12 1999-05-28 Nintendo Co Ltd 携帯型情報処理装置
US5997817A (en) * 1997-12-05 1999-12-07 Roche Diagnostics Corporation Electrochemical biosensor test strip
WO1999030432A1 (en) * 1997-12-05 1999-06-17 Koninklijke Philips Electronics N.V. Identification transponder
US5998805A (en) * 1997-12-11 1999-12-07 Motorola, Inc. Active matrix OED array with improved OED cathode
US6083104A (en) * 1998-01-16 2000-07-04 Silverlit Toys (U.S.A.), Inc. Programmable toy with an independent game cartridge
AU739848B2 (en) * 1998-01-28 2001-10-18 Thin Film Electronics Asa A method for generation of electrical conducting or semiconducting structures in three dimensions and methods for erasure of the same structures
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
US6045977A (en) * 1998-02-19 2000-04-04 Lucent Technologies Inc. Process for patterning conductive polyaniline films
DE19816860A1 (de) 1998-03-06 1999-11-18 Deutsche Telekom Ag Chipkarte, insbesondere Guthabenkarte
US6033202A (en) * 1998-03-27 2000-03-07 Lucent Technologies Inc. Mold for non - photolithographic fabrication of microstructures
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
GB9808806D0 (en) 1998-04-24 1998-06-24 Cambridge Display Tech Ltd Selective deposition of polymer films
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US5967048A (en) * 1998-06-12 1999-10-19 Howard A. Fromson Method and apparatus for the multiple imaging of a continuous web
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
PT1108207E (pt) * 1998-08-26 2008-08-06 Sensors For Med & Science Inc Dispositivos de sensores ópticos
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
US6321571B1 (en) * 1998-12-21 2001-11-27 Corning Incorporated Method of making glass structures for flat panel displays
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
GB2347013A (en) * 1999-02-16 2000-08-23 Sharp Kk Charge-transport structures
US6517955B1 (en) * 1999-02-22 2003-02-11 Nippon Steel Corporation High strength galvanized steel plate excellent in adhesion of plated metal and formability in press working and high strength alloy galvanized steel plate and method for production thereof
WO2000052457A1 (en) * 1999-03-02 2000-09-08 Helix Biopharma Corporation Card-based biosensor device
US6180956B1 (en) 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
US6498114B1 (en) * 1999-04-09 2002-12-24 E Ink Corporation Method for forming a patterned semiconductor film
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
DE19921024C2 (de) 1999-05-06 2001-03-08 Wolfgang Eichelmann Videospielanlage
US6383664B2 (en) 1999-05-11 2002-05-07 The Dow Chemical Company Electroluminescent or photocell device having protective packaging
US6593690B1 (en) * 1999-09-03 2003-07-15 3M Innovative Properties Company Large area organic electronic devices having conducting polymer buffer layers and methods of making same
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
WO2001027998A1 (en) * 1999-10-11 2001-04-19 Koninklijke Philips Electronics N.V. Integrated circuit
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
US6284562B1 (en) * 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
US6621098B1 (en) * 1999-11-29 2003-09-16 The Penn State Research Foundation Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
US6706159B2 (en) * 2000-03-02 2004-03-16 Diabetes Diagnostics Combined lancet and electrochemical analyte-testing apparatus
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
DE10033112C2 (de) * 2000-07-07 2002-11-14 Siemens Ag Verfahren zur Herstellung und Strukturierung organischer Feldeffekt-Transistoren (OFET), hiernach gefertigter OFET und seine Verwendung
JP2004506985A (ja) * 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 封入された有機電子構成素子、その製造方法および使用
DE10045192A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
KR20020036916A (ko) * 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US6870180B2 (en) * 2001-06-08 2005-03-22 Lucent Technologies Inc. Organic polarizable gate transistor apparatus and method
JP2003089259A (ja) * 2001-09-18 2003-03-25 Hitachi Ltd パターン形成方法およびパターン形成装置
JP2003098221A (ja) 2001-09-25 2003-04-03 Mitsubishi Electric Corp 半導体装置、半導体装置の試験方法及び半導体装置の試験装置
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
US6854139B2 (en) * 2002-07-26 2005-02-15 Sheila Lamy Bed covering fastening system
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03081671A2 *

Also Published As

Publication number Publication date
US7223995B2 (en) 2007-05-29
US20050277240A1 (en) 2005-12-15
CN1695303A (zh) 2005-11-09
DE10212640A1 (de) 2003-10-23
CN100361389C (zh) 2008-01-09
DE10212640B4 (de) 2004-02-05
WO2003081671A3 (de) 2004-11-25
JP2005521313A (ja) 2005-07-14
JP4171703B2 (ja) 2008-10-29
WO2003081671A2 (de) 2003-10-02

Similar Documents

Publication Publication Date Title
DE10212640B4 (de) Logische Bauteile aus organischen Feldeffekttransistoren
DE2929450C2 (de) Schaltungsanordnung zur Pegelanpassung
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE4034371C1 (de)
DE2555297A1 (de) Digitalschaltung mit feldeffekttransistoren
DE2510604C2 (de) Integrierte Digitalschaltung
DE4017617C2 (de) Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche
DE2509731A1 (de) Universelles schaltnetz zur verknuepfung binaerer schaltvariabler
DE2139170A1 (de) Binares Addier und Subtrahierwerk
DE4131075C2 (de)
DE3240189A1 (de) Aus feldeffekttransistoren mit isoliertem gate bestehender (igfet)-schaltkreis
DE2835692C3 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
DE2712742A1 (de) Feldeffekt-transistorschaltkreis
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2539967C2 (de) Logikgrundschaltung
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE2509732B2 (de) Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale
DE2435454A1 (de) Dynamischer binaerzaehler
DE1807105B2 (de) Treiberschaltung für Flip-Flops
DE2525690C3 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE3739872C2 (de)
DE3734631A1 (de) Differentialverstaerker unter verwendung von mos-transistoren einer einkanal-polaritaet
DE3405809C2 (de) Ausgangsstufe
DE2052519B2 (de) Logische Schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040916

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1073017

Country of ref document: HK

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: POLYIC GMBH & CO. KG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: POLYIC GMBH & CO. KG

17Q First examination report despatched

Effective date: 20081104

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1073017

Country of ref document: HK

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20141001