EP1759398A1 - Mehrschichtkondensator und integriertes schaltungsmodul - Google Patents

Mehrschichtkondensator und integriertes schaltungsmodul

Info

Publication number
EP1759398A1
EP1759398A1 EP04738792A EP04738792A EP1759398A1 EP 1759398 A1 EP1759398 A1 EP 1759398A1 EP 04738792 A EP04738792 A EP 04738792A EP 04738792 A EP04738792 A EP 04738792A EP 1759398 A1 EP1759398 A1 EP 1759398A1
Authority
EP
European Patent Office
Prior art keywords
electrode plates
connecting lines
multilayer capacitor
carrier substrate
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04738792A
Other languages
English (en)
French (fr)
Inventor
Johann Heyen
Arne Jacob
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Braunschweig
Original Assignee
Technische Universitaet Braunschweig
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Braunschweig filed Critical Technische Universitaet Braunschweig
Publication of EP1759398A1 publication Critical patent/EP1759398A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Definitions

  • the invention relates to a multilayer capacitor having a plurality of electrically insulating layers stacked on one another, first and second electrode plates arranged parallel to one another between the insulating layers, wherein the first and second electrode plates are arranged alternately one above the other with each one intermediate insulating layer, and with at least one perpendicular a first interconnection line extending through the layers, connected to the first electrode plates and insulated from the second electrode plates, and having second interconnection lines extending perpendicularly through the layers, connected to the second electrode plates, and insulated from the first electrode plates.
  • the invention further relates to an integrated circuit module having a carrier substrate and at least one integrated circuit on the carrier substrate.
  • Multilayer capacitors are used, for example, to avoid or attenuate unwanted high-frequency characteristics of the integrated circuit which impede the removal of further high-frequency signals via the DC voltage supply line when supplying a DC voltage to an active circuit component, in particular an integrated circuit.
  • high-frequency Block capacities used.
  • the blocking capacities are placed as surface mountable devices (SMDs) or bondable components directly next to a semiconductor chip on the surface of a carrier substrate.
  • SMDs surface mountable devices
  • bondable components directly next to a semiconductor chip on the surface of a carrier substrate.
  • JP 2001 196263 A, JP 2003204164 A, DE 198 47 946 A1, JP 2002198655 A and US 2001/0008479 A1 disclose the integration of the high-frequency blocking capacitances into a multilayer carrier substrate for the integrated circuit.
  • the carrier substrate is, for example, the low-sintering multilayer ceramics (low temperature co-fired ceramics LTCC) described in US 2001/0008479 A1, since they have numerous thin electrical layers.
  • Parallel plate arrangements suitable for integration in carrier substrates for multilayer capacitors are in principle sufficiently well known and are described, for example, in DE 100 19 229 A1, US Pat. No. 5,583,359, JP 2002025856 A and JP 1 1251 180 A.
  • the overall dimensions of the devices at high frequencies do not correspond to negligible portions of the wavelength. This leads to unwanted resonances, which severely limit the working frequency range upwards.
  • the object of the invention is therefore to provide an improved multilayer capacitor and an integrated circuit module with a carrier substrate, in which such a multilayer capacitor is integrated, wherein the natural resonances are shifted at unchanged capacitance values to higher frequencies outside the working frequency range.
  • the object is achieved with the generic multilayer capacitor according to the invention in that one of the first connecting line, which is provided for application of a high-frequency signal, extends centrally through the stacked first and second electrode plates.
  • the signal-carrying vertical connecting line which is preferably arranged centrally in the parallel electrode plates, the average current paths are considerably shortened and line inductances are thus reduced. Due to the nested arrangement of the electrode plates and connection of the first and second electrode plates in each case with first and second vertical connecting lines within a compact multilayer arrangement, the resonances are shifted to higher frequencies outside the working frequency range with almost constant capacity.
  • an integrated circuit module having a carrier substrate and at least one integrated circuit on the carrier substrate in that the carrier substrate is multilayered, at least one such multilayer capacitor according to the invention is integrated in the carrier substrate, and the first and second connection lines are connected directly or with wire bonding. or flip-chip connections are wired to the at least one integrated circuit.
  • the capacitances can thus be removed from the surface of the carrier substrate and integrated compactly into the lower layers of the carrier substrate.
  • the second connecting lines for the second electrode plates are distributed around the outer circumference of the first electrode plates. Wherein the second electrode plates protrude beyond the outer periphery of the first electrode plates.
  • first connecting lines are arranged distributed on a circumference symmetrically around the central first connecting line.
  • the contacting of the first electrode plates with the signal-carrying first connecting lines is thus not limited to the central first connecting line.
  • first connecting lines should be offset symmetrically with respect to the second connecting lines, with four first and four second circumferentially distributed connecting lines, for example by 45 ° in circular Elektrodenplatten- arrangements.
  • the multilayer capacitor is preferably terminated at the top and bottom with first electrode plates.
  • first and second connecting lines can be provided. It is crucial that the arrangement of the first and second connecting lines is connected in an ordered or disordered manner.
  • the electrode plate shape is arbitrary: The nested structure of the connecting lines or vias become the parasitic Inductances reduced and there is a resonant shift to higher frequencies. It is particularly advantageous to use circular first and second electrode plates, in particular in connection with low-sintering multilayer ceramics (LTCC).
  • LTCC low-sintering multilayer ceramics
  • Figure 1 perspective cross-sectional view of a multi-layer capacitor according to the invention with circular electrode plates
  • Figure 2 is a plan view of a second embodiment of a multi-layer capacitor according to the invention.
  • FIG. 3 shows a perspective sectional view of the multilayer capacitor from FIG. 2 in section AA ';
  • FIG. 4 is a plan view of a third embodiment of a multilayer capacitor according to the invention.
  • FIG. 5 shows a perspective sectional view of the multilayer capacitor of FIG. 4 in section AA ';
  • FIG. 6 Perspective view of the multilayer capacitor in section BB ';
  • FIG. 7 Diagram of the simulated input reflection via the frequency for the first, second and third embodiment of the multilayer capacitor according to the invention.
  • FIG. 8 Diagram of the simulated transmission over the frequency of the first, second and third embodiment of the multilayer capacitor according to the invention.
  • FIG. 1 shows a perspective cross-sectional view of a first embodiment of the multilayer capacitor 1 according to the invention. It is clear that first circular electrode plates 2a, 2b, 2c, 2d and 2e are stacked alternately with second circular electrode plates 3a, 3b, 3c and 3d. In each case, between the first and second superimposed electrode plates 2, 3, an insulating layer, not shown, is present.
  • first connecting line 4a Centrally through the multi-layer capacitor 1 extends a first connecting line 4a, which is electrically conductively connected to the first electrode plates 2.
  • the second electrode plates 3 have such a large hole in the middle that the central connecting line 4 a can be passed through without short circuit and is insulated from the second electrode plates 3.
  • the diameter of the second electrode plates 3 is larger than the diameter of the first electrode plates 2, so that four second connection lines 5a, 5b, 5c, 5d are distributed around the outer circumference of the first electrode plates 2 and electrically conductively contacted with the second electrode plates 3.
  • the central first connection line 4a is provided for the signal-carrying line and the second connection lines 5 are provided for connection to ground.
  • the diameter of the first and second connecting lines 4, 5 may be uniform and, for example, be 100 // m as usual. Selecting a larger diameter reduces the inductance of such a vias as the diameter increases.
  • the use of connecting lines 4, 5 with a larger diameter is technologically complex.
  • the additional metallized volume would no longer be available as a dielectric of the parallel plate arrangement.
  • a central first connecting line 4a with a larger diameter it is therefore advantageous to realize a plurality of vertical connecting lines 4a to 4e with a uniform diameter of, for example, 100 ⁇ m in a nested construction.
  • FIG. 2 shows a plan view of a second embodiment of a multilayer capacitor 1 according to the invention, in which the first electrode plates 2a, 2b, 2c, 2d and 2e are in contact with further first connecting lines 4b, 4c, 4d and 4e which are symmetrical about a circumference the central first connection line 4a are arranged distributed around.
  • the further first connecting lines 4b, 4c, 4d and 4e are offset symmetrically with respect to the second connecting lines 5a, 5b, 5c and 5d.
  • the offset angle relative to the axis of the respective first and second connecting lines 4, 5 to the central first connecting line 4a is 45 °.
  • FIG. 3 shows a perspective sectional view of the section AA '. It becomes clear that the further first connecting lines 4b, 4c, 4d and 4e are electrically conductively connected to the respective first electrode plates 2.
  • the second electrode plates 3 have such a large bore in the region of the further first connecting lines 4b, 4c, 4d and 4e that the first connecting lines 4 are insulated from the second electrode plates 3.
  • connection lines 4, 5 and the electrode plates 2, 3 allow for other circuit functions.
  • the first and second connecting lines 4, 5 can be connected to the first and second electrode plates 2, 3 in such a way that blocking capacitances connected in series with the signal-carrying first connecting line 4a are formed (DC choke).
  • FIG. 4 shows the top view of a third embodiment of the multilayer capacitor 1 according to the invention. It becomes clear that, in addition to the second embodiment, the second electrode plates 3 are also connected to one another and connected in parallel with further second connecting lines 5e, 5f, 5g, 5h.
  • the other second connecting lines 5e, 5f, 5g and 5h are on the same circumference as the other first Connecting lines 4b, 4c, 4d and 4e arranged symmetrically offset by 45 ° thereto.
  • the further second connecting lines 5e, 5f, 5g and 5h lie on the alignment between the first connecting lines 5a, 5b, 5c and 5d and the central first connecting line 4a.
  • FIG. 5 shows a perspective sectional view of the section AA 'of the third embodiment of the multilayer capacitor 1 according to the invention. It is clear that, as already described with reference to FIG. 3, the first electrode plates 2 are connected to the further first connecting lines 4b, 4c, 4d and 4e and connected in parallel therewith.
  • FIG. 6 shows a perspective sectional view of the section BB '. From this it is clear that the second electrode plates 3 are connected to each other with further connecting lines 5e, 5f, 5g and 5h. In this case, the inner electrode plates 2b, 2c and 2d and such a hole that they are insulated from the other second connecting lines 5e, 5f, 5g and 5h.
  • the second connection lines 5e, 5f, 5g and 5h terminate at the top and bottom second electrode plates 3a, 3b and are not passed through the top and bottom first electrode plates 2a, 2e.
  • FIG. 7 shows a diagram of the simulated input reflection
  • the lowest resonance frequency in the first embodiment according to FIG. 1 is 10 GHz.
  • the lowest natural frequency has already been shifted upwards to approximately 17 GHz.
  • the lowest resonance frequency is 25 GHz.
  • FIG. 8 shows a diagram of the transmission
  • the parasitic resonances can be moved far into the millimeter wave range.
  • the multi-layer capacitor 1 thus reduces parasitic effects. Disturbing natural resonances can be shifted outside the working frequency range.
  • the multilayer capacitor 1 is also compact and offers an increased degree of integration.
  • the bonding or FMp chip connections on the surface of a multi-chip module MCM can be reduced and blocking capacities on the substrate surface can be avoided.
  • the multilayer capacitor 1 is characterized by an improved shielding and can be flexibly integrated into multilayer multichip modules or as a single component.

Abstract

Bei einem Mehrschichtkondensator (1) mit einer aus mehreren aufeinander geschichteten elektrisch geschichteten elektrisch isolierenden Lagen, parallel zueinander angeordneten ersten Elektrodenplatten (2) und zweiten Elektrodenplatten (3) zwischen den isolierenden Lagen, wobei die ersten und zweiten Elektrodenplatten (2, 3) alternierend mit einer zwischenliegenden isolierenden Lage voneinander beabstandet übereinander angeordnet sind, und mit mindestens einer sich senkrecht durch die Lagen erstreckenden ersten Verbindungsleitung (4a) die mit den ersten Elektrodenplatten (2) verbunden und isoliert zu den zweiten Elektrodenplatten (3) sind, sowie mit sich senkrecht durch die Lage erstreckenden zweiten Verbinclungsleitungen (5) die mit den zweiten Elektrodenplatten (3) verbunden und isoliert zu den ersten Elektrodenplatten (2) sind, erstreckt sich eine zur Beaufschlagung mit einern Hochfrequenzsignal vorgesehene erste Verbindungsleitung (4a) zentrisch durch die gestapelten ersten und zweiten Elektrodenplatten (2, 3).

Description

Mehrschichtkondensator und integriertes Schaltungsmodul
Die Erfindung betrifft einen Mehrschichtkondensator mit mehreren aufeinander geschichteten elektrisch isolierenden Lagen, parallel zueinander angeordneten ersten und zweiten Elektrodenplatten zwischen den isolierenden Lagen, wobei die ersten und zweiten Elektrodenplatten alternierend mit jeweils einer zwischenliegenden isolierenden Lage voneinander beabstandet übereinander angeordnet sind, und mit mindestens einer sich senkrecht durch die Lagen erstreckenden ersten Verbindungsleitung, die mit den ersten Elektrodenplatten verbunden und isoliert zu den zweiten Elektrodenplatten ist, sowie mit sich senkrecht durch die Lagen erstreckenden zweiten Verbindungsleitungen, die mit den zweiten Elektrodenplatten verbunden, und isoliert zu den ersten Elektrodenplatten sind.
Die Erfindung betrifft weiterhin ein integriertes Schaltungsmodul mit einem Trägersubstrat und mindestens einer integrierten Schaltung auf dem Trägersubstrat.
Mehrschichtkondensatoren werden beispielsweise genutzt, um bei der Zuführung einer Gleichspannung zu einer aktiven Schaltungs¬ komponente, insbesondere einer integrierten Schaltung, eine unerwünschte und die Hochfrequenzeigenschaften der integrierten Schaltung beeinträchtigende Ableitung von weiteren Hochfrequenz- Signalen über die Gleichspannungsversorgungsleitung zu vermeiden beziehungsweise zu dämpfen. Hierzu werden Hochfrequenz- Blockkapazitäten eingesetzt. Um unerwünschten Resonanzen aus der Blockkapazität und Leitungsinduktivitäten vorzubeugen, müssen die Verbindungswege zwischen diesen Blockkapazitäten und der integrierten Schaltung kurz sein. Zur Realisierung kurzer Wege werden die Blockkapazitäten als oberflächenmontierbare Bauteile (Surface Mountable Device SMD) oder bondbare Komponenten direkt neben einem Halbleiterchip auf der Oberfläche eines Trägersubstrates plaziert. Nachteilig ist der zusätzliche Platzbedarf und die erhöhte Anzahl benötigter Bondverbindungen für die Blockkapazitäten.
Die beschriebene Anordnung ist beispielsweise in der JP 02185052 A offenbart.
Aus den Druckschriften JP 2001 196263 A, JP 2003204164 A, DE 198 47 946 A1 , JP 2002198655 A und US 2001/0008479 A1 ist die Integration der Hochfrequenz-Blockkapazitäten in ein mehrlagiges Trägersubstrat für den integrierten Schaltkreis bekannt. Hierdurch wird Platz an der Oberfläche des Trägersubstrats für andere aktive Komponenten freigegeben und die Anzahl der benötigten Drahtbond- oder auch Flip-Chip- Verbindungen auf der Substratoberläche wird reduziert.
Als Trägersubstrat bieten sich die beispielsweise die in der US 2001/0008479 A1 beschriebenen niedrigsinternden Mehrlagen- keramiken (Low Temperature Co-Fired Ceramics LTCC) an, da sie über zahlreiche dünne elektrische Lagen verfügen. Für die Integration in Trägersubstrate geeignete Parallelplattenanordnungen für Mehrschichtkondensatoren sind prinzipiell hinreichend bekannt und beispielsweise in der DE 100 19 229 A1 , dem US-Patent 5,583,359, der JP 2002025856 A und der JP 1 1251 180 A beschrieben. Die senkrechten durch die Elektrodenplatten führenden Zuleitungen und Verbindungsleitungen führen bei diesem Mehrschichtkondensatoren nachteilig zu parasitären Induktivitäten. Zudem entsprechen die Gesamtabmessungen der Anordnungen bei hohen Frequenzen nicht zu vernachlässigbaren Anteilen der Wellenlänge. Dies führt zu unerwünschten Resonanzen, die den Arbeitsfrequenzbereich nach oben stark einschränken.
So weisen kommerziell erhältliche Mehrschichtkondensatoren, mit denen sich Kapazitätswerte von 10 bis 100 pF erreichen lassen, bereits ab ca. 5 GHz Eigenresonanzfrequenzen auf.
Aufgabe der Erfindung ist es daher, einen verbesserten Mehrschichtkondensator sowie ein integriertes Schaltungsmodul mit einem Trägersubstrat zu schaffen, in das ein solcher Mehrschichtkondensator integriert ist, wobei die Eigenresonanzen bei unveränderten Kapazitätswerten zu höheren Frequenzen außerhalb des Arbeitsfrequenzbereiches verschoben werden.
Die Aufgabe wird mit dem gattungsgemäßen Mehrschichtkondensator erfindungsgemäß dadurch gelöst, dass eine der zur Beaufschlagung mit einem Hochfrequenzsignal vorgesehenen ersten Verbindungs¬ leitung sich zentrisch durch die gestapelten ersten und zweiten Elektrodenplatten erstreckt.
Durch die vorzugsweise zentrisch in den parallelen Elektrodenplatten angeordnete signalführende vertikale Verbindungsleitung werden die durchschnittlichen Stromwege erheblich verkürzt und damit Leitungsinduktivitäten reduziert. Durch die verschachtelte Anordnung der Elektrodenplatten und Verbindung der ersten und zweiten Elektrodenplatten jeweils mit ersten und zweiten vertikalen Verbindungsleitungen innerhalb einer kompakten Mehrschicht- anordnung werden bei nahezu gleichbleibender Kapazität die Eigenresonanzen zu höheren Frequenzen außerhalb des Arbeitsfrequenzbereichs verschoben.
Die Aufgabe wird weiterhin durch ein integriertes Schaltungsmodul mit einem Trägersubstrat und mindestens einer integrierten Schaltung auf dem Trägersubstrat dadurch gelöst, dass das Trägersubstrat mehrschichtig ist, mindestens ein solcher erfindungsgemäßer Mehrschichtkondensator in dem Trägersubstrat integriert ist, und die ersten und zweiten Verbindungsleitungen unmittelbar oder mit Drahtbond- oder Flipchip-Verbindungen mit der mindestens einen integrierten Schaltung verdrahtet sind.
Bei einem solchen komplexen integrierten Schaltungsmodul mit mehrlagigem Trägersubstrat können so die Kapazitäten von der Oberfläche des Trägersubstrats entfernt und kompakt in die tieferen Lagen des Trägersubstrates integriert werden.
Besonders vorteilhaft ist es, wenn die zweiten Verbindungsleitungen für die zweiten Elektrodenplatten über den äußeren Umfang der ersten Elektrodenplatten herum verteilt angeordnet sind. Wobei die zweiten Elektrodenplatten über den äußeren Umfang der ersten Elektrodenplatten herausragen.
Eine solche Abschirmung durch äußere Via-Zäune, die durch die zweiten Verbindungsleitungen gebildet werden, vermeidet weitere störende Effekte oder Kopplungen zu benachbarten Funktionsblöcken.
Dabei wurde erkannt, dass bei den aus dem Stand der Technik bekannten Mehrschichtkondensatoren insbesondere die Via- Verbindungen der vertikalen Leitungsführung und zwischen den einzelnen parallelen Elektrodenplatten zu parasitären Induktivitäten beitragen.
Vorteilhafterweise sind weitere erste Verbindungsleitungen auf einem Umfang symmetrisch um die zentrale erste Verbindungsleitung herum verteilt angeordnet. Die Kontaktierung der ersten Elektrodenplatten mit den signalführenden ersten Verbindungsleitungen ist damit nicht auf die zentrale erste Verbindungsleitung beschränkt.
Vorteilhaft ist es auch, wenn weitere zweite Verbindungsleitungen auf dem Umfang der weiteren ersten Verbindungsleitungen verteilt angeordnet sind. Durch den äußeren Zaun, der durch die zweiten Verbindungsleitungen am äußeren Umfang der zweiten Elektrodenplatten gebildet ist, werden die zweiten Elektrodenplatten somit durch die weiteren zweiten Verbindungsleitungen parallel geschaltet.
Die weiteren ersten Verbindungsleitungen sollten dabei in Bezug auf die zweiten Verbindungsleitungen symmetrisch versetzt sein, bei vier ersten und vier zweiten am Umfang verteilten Verbindungsleitungen beispielsweise um 45° bei kreisrunden Elektrodenplatten- anordnungen.
Der Mehrschichtkondensator ist vorzugsweise oben und unten mit ersten Elektrodenplatten abgeschlossen.
Optional können auch mehr als zwei Reihen von Verbindungsleitungen vorgesehen sein. Entscheidend ist, dass die Anordnung der ersten und zweiten Verbindungsleitungen geordnet oder ungeordnet verschaltet ist. Die Elektrodenplattenform ist beliebig: Durch den verschachtelten Aufbau der Verbindungsleitungen bzw. Vias werden die parasitären Induktivitäten reduziert und es entsteht eine Resonanzverschiebung zu höheren Frequenzen. Besonders vorteilhaft ist es insbesondere in Verbindung mit niedrigsinternden Mehrlagenkeramiken (LTCC) kreisförmige erste und zweite Elektrodenplatten einzusetzen. Die Erfindung wird nachfolgend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
Figur 1 Perspektivische Querschnittsdarstellung eines erfindungsgemäßen Mehrschichtkondensators mit kreisförmigen Elektrodenplatten;
Figur 2 Draufsicht auf eine zweite Ausführungsform eines erfindungsgemäßen Mehrschichtkondensators;
Figur 3 Perspektivische Schnittansicht des Mehrschichtkon- densators aus Figur 2 im Schnitt AA';
Figur 4 Draufsicht auf eine dritte Ausführungsform eines erfindungsgemäßen Mehrschichtkondensators;
Figur 5 Perspektivische Schnittansicht des Mehrschichtkon¬ densators aus Figur 4 im Schnitt AA';
Figur 6 Perspektivische Ansicht des Mehrschichtkonden¬ sators im Schnitt BB';
Figur 7 Diagramm der simulierten Eingangsreflexion über die Frequenz für die erste, zweite und dritte Ausführungsform des erfindungsgemäßen Mehrschichtkondensators;
Figur 8 Diagramm der simulierten Transmission über die Frequenz der ersten, zweiten und dritten Ausführungsform des erfindungsgemäßen Mehrschichtkondensators. Die Figur 1 lässt eine perspektivische Querschnittsansicht einer ersten Ausführungsform des erfindungsgemäßen Mehrschichtkondensators 1 erkennen. Es wird deutlich, dass erste kreisrunde Elektrodenplatten 2a, 2b, 2c, 2d und 2e alternierend mit zweiten kreisrunden Elektrodenplatten 3a, 3b, 3c und 3d übereinander geschichtet sind. Dabei ist jeweils zwischen den ersten und zweiten übereinanderliegenden Elektrodenplatten 2, 3 eine nicht dargestellte isolierende Lage vorhanden.
Zentrisch durch den Mehrschichtkondensator 1 erstreckt sich eine erste Verbindungsleitung 4a, die mit den ersten Elektrodenplatten 2 elektrisch leitend verbunden ist. Die zweiten Elektrodenplatten 3 haben in der Mitte ein derart großes Loch, dass die zentrale Verbindungsleitung 4a kurzschlussfrei hindurchgeleitet werden kann und isoliert zu den zweiten Elektrodenplatten 3 ist.
Der Durchmesser der zweiten Elektrodenplatten 3 ist größer als der Durchmesser der ersten Elektrodenplatten 2, sodass sich vier zweite Verbindungsleitungen 5a, 5b, 5c, 5d über den äußeren Umfang der ersten Elektrodenplatten 2 herum verteilt angeordnet und mit den zweiten Elektrodenplatten 3 elektrisch leitend kontaktiert sind.
Die zentrale erste Verbindungsleitung 4a ist für die signalführende Leitung und die zweiten Verbindungsleitungen 5 sind zum Anschluss an Masse vorgesehen.
Der Durchmesser der ersten und zweiten Verbindungsleitung 4, 5 kann einheitlich sein und zum Beispiel wie üblich 100//m betragen. Bei Auswahl eines größeren Durchmessers reduziert sich die Induktivität eines solchen Vias mit steigendem Durchmesser. Der Einsatz von Verbindungsleitungen 4, 5 mit höherem Durchmesser ist allerdings technologisch aufwendig. Zudem würde das zusätzlich metallisierte Volumen nicht mehr als Dielektrikum der Parallelplattenanordnung zur Verfügung stehen. Anstelle insbesondere einer zentralen ersten Verbindungsleitung 4a mit größerem Durchmesser ist es daher vorteilhaft, in einem verschachtelten Aufbau mehrere vertikale Verbindungsleitungen 4a bis 4e mit einheitlichem Durchmesser von zum Beispiel 100//m zu realisieren.
Solche Ausführungsformen sind in den Figuren 2 und 4 in der Draufsicht dargestellt.
Andere Formen von Elektrodenplatten 2, 3 und Anzahl von Verbindungsleitungen 4, 5 sind denkbar.
Die Figur 2 lässt eine Draufsicht auf eine zweite Ausführungsform eines erfindungsgemäßen Mehrschichtkondensators 1 erkennen, bei dem die ersten Elektrodenplatten 2a, 2b, 2c, 2d und 2e mit weiteren ersten Verbindungsleitungen 4b, 4c, 4d und 4e kontaktiert sind, die auf einem Umfang symmetrisch um die zentrale erste Verbindungsleitung 4a herum verteilt angeordnet sind.
Es ist zu erkennen, dass die weiteren ersten Verbindungsleitungen 4b, 4c, 4d und 4e im Bezug auf die zweiten Verbindungsleitungen 5a, 5b, 5c und 5d symmetrisch versetzt sind. Bei den dargestellten vier weiteren Verbindungsleitungen 4b, 4c, 4d und 4e und vier zweiten Verbindungsleitungen 5a, 5b, 5c und 5d beträgt der Versatzwinkel bezogen auf die Achse der jeweiligen ersten und zweiten Verbindungsleitungen 4, 5 zur zentralen ersten Verbindungsleitung 4a 45 ° . Die Figur 3 lässt eine perspektivische Schnittansicht des Schnitts AA' erkennen. Es wird deutlich, dass die weiteren ersten Verbindungsleitungen 4b, 4c, 4d und 4e mit den jeweils ersten Elektrodenplatten 2 elektrisch leitend verbunden sind. Die zweiten Elektrodenplatten 3 haben im Bereich der weiteren ersten Verbindungsleitungen 4b, 4c, 4d und 4e eine derart große Bohrung, dass die ersten Verbindungsleitungen 4 isoliert zu den zweiten Elektrodenplatten 3 sind.
Bei der Ausführungsform wird allerdings nur die zentrale erste Verbindungsleitung 4a zur Kontaktierung mit der signalführenden Leitung und die äußeren Verbindungsleitungen 5 zur Kontaktierung mit Masse herausgeführt.
Andere Kontaktierungen und Verdrahtungen der Verbindungsleitungen 4, 5 und der Elektrodenplatten 2, 3 lassen andere Schaltungsfunktionen zu. So können beispielsweise die ersten und zweiten Verbindungsleitungen 4, 5 so mit den ersten und zweiten Elektrodenplatten 2, 3 verschaltet sein, dass in Reihe zu der signalführenden ersten Verbindungsleitung 4a geschaltete Blockkapazitäten gebildet werden (DC-Choke).
Die Figur 4 lässt die Draufsicht auf eine dritte Ausführungsform des erfindungsgemäßen Mehrschichtkondensators 1 erkennen. Es wird deutlich, dass über die zweite Ausführungsform hinaus auch die zweiten Elektrodenplatten 3 mit weiteren zweiten Verbindungsleitungen 5e, 5f, 5g, 5h miteinander verbunden und parallel geschaltet sind.
Die weiteren zweiten Verbindungsleitungen 5e, 5f, 5g und 5h sind dabei auf dem gleichen Umfang wie die weiteren ersten Verbindungsleitungen 4b, 4c, 4d und 4e symmetrisch um 45 ° versetzt hierzu angeordnet. Die weiteren zweiten Verbindungsleitungen 5e, 5f, 5g und 5h liegen dabei auf den Fluchten zwischen den ersten Verbindungsleitungen 5a, 5b, 5c und 5d sowie der zentralen ersten Verbindungsleitung 4a.
Die Figur 5 lässt eine perspektivische Schnittansicht des Schnitts AA' der dritten Ausführungsform des erfindungsgemäßen Mehrschichtkondensators 1 erkennen. Es wird deutlich, dass wie bereits im Bezug auf die Figur 3 beschrieben ist, die ersten Elektrodenplatten 2 mit den weiteren ersten Verbindungsleitungen 4b, 4c, 4d und 4e verbunden und damit parallel geschaltet sind.
Die Figur 6 lässt eine perspektivische Schnittansicht des Schnitts BB' erkennen. Hieraus wird deutlich, dass auch die zweiten Elektrodenplatten 3 mit weiteren Verbindungsleitungen 5e, 5f, 5g und 5h miteinander verbunden sind. Dabei haben die inneren Elektrodenplatten 2b, 2c und 2d und eine solche Bohrung, dass sie isoliert zu den weiteren zweiten Verbindungsleitungen 5e, 5f, 5g und 5h sind. Die zweiten Verbindungsleitungen 5e, 5f, 5g und 5h enden an der obersten und untersten zweiten Elektrodenplatte 3a, 3b und werden nicht durch die oberste und unterste erste Elektrodenplatte 2a, 2e hindurchgeführt.
Der Platzbedarf eines solchen Mehrschichtkondensators 1 ist bei allen Ausführungsformen gleichbleibend durch den Durchmesser der Elektrodenplatten 2, 3 bestimmt. Dieser beträgt für die zweiten Elektrodenplatten 3 zum Beispiel ein Millimeter. Die Figur 7 lässt ein Diagramm der simulierten Eingangsreflexion | S11 1 in dB über die Frequenz in GHz für die erste, zweite und dritte Ausführungsform der Figuren 1 , 2 und 4 erkennen.
Es wird deutlich, dass die Eigenresonanzen sich mit zunehmend verschachtelter Anordnung durch die zusätzlichen weiteren ersten Verbindungsleitungen des zweiten Ausführungsbeispiels und insbesondere durch die zusätzlichen weiteren zweiten Verbindungsleitungen 5 des dritten Ausführungsbeispiels immer weiter nach oben in einen höheren Frequenzbereich verschieben.
So beträgt die tiefste Resonanzfrequenz bei der ersten Ausführungsform nach Figur 1 10 GHz. Bei der zweiten Ausführungsform nach Figur 2 ist die tiefste Eigenfrequenz bereits auf etwa 17 GHz nach oben verschoben. Bei der dritten Ausführungsform nach Figur 4 beträgt die tiefste Resonanzfrequenz 25 GHz.
Die Figur 8 lässt ein Diagramm der Transmission | S21 [ in dB über die Frequenz in GHz für die erste Ausführungsform nach Figur 1 , die zweite Ausführungsform nach Figur 2 und die dritte Ausführungsform nach Figur 4 erkennen. Es wird deutlich, dass die Hochfrequenz- Blockeigenschaften der Mehrschichtkondensatoren 1 insbesondere bei tiefen Frequenzen unverändert bleiben. Dies lässt auf eine nahezu unveränderte Kapazität der Mehrschichtkondensatoren 1 gemäß des ersten, zweiten und dritten Ausführungsbeispiels erkennen. Die Verschiebung der Eigenresonanzen ist somit auf eine Reduzierung der parasitären Induktivitäten zurückzuführen.
Bei der DC-Choke-Schaltung mit in Reihe zu der signalführenden ersten Verbindungsleitung 4a geschalteten Blockkapazitäten wären im Wesentlichen die in den Figuren 7 und 8 gezeigten Reflexions- und Transmissionsverläufe vertauscht.
Nach dem dargestellten Prinzip der über einen mindestens einen gemeinsamen Umfang verteilten weiteren ersten und zweiten Verbindungsleitungen 4, 5 zur Parallelschaltung der ersten und zweiten Elektrodenplatten 2, 3 können die parasitären Resonanzen bis weit in die Millimeterwellenbereich verschoben werden.
Durch den erfindungsgemäßen Mehrschichtkondensator 1 werden somit parasitäre Effekte reduziert. Dabei können störende Eigenresonanzen außerhalb des Arbeitsfrequenzbereichs verschoben werden. Der Mehrschichtkondensator 1 ist zudem kompakt und bietet einen erhöhten Integrationsgrad. Zudem können die Bond- oder FMp- Chip-Verbindungen auf der Oberfläche eines Multichipmoduls MCM reduziert und Blockkapazitäten auf der Substratoberfläche vermieden werden. Der Mehrschichtkondensator 1 zeichnet sich zum durch eine verbesserte Abschirmung aus und lässt sich flexibel in Mehrlagen- Multichipmodule oder als Einzelkomponente integrieren.

Claims

Ansprüche
1. Mehrschichtkondensator (1 ) mit einer aus mehreren aufeinander geschichteten elektrisch isolierenden Lagen, parallel zueinander angeordneten ersten und zweiten Elektrodenplatten (2, 3) zwischen den isolierenden Lagen, wobei die ersten und zweiten Elektrodenplatten (2, 3) alternierend mit einer zwischenliegenden isolierenden Lage voneinander beabstandet übereinander angeordnet sind, und mit mindestens einer sich senkrecht durch die Lagen erstreckenden ersten Verbindungsleitung (4a), die mit den ersten Elektrodenplatten (2) verbunden und isoliert zu den zweiten Elektrodenplatten (3) ist, sowie mit sich senkrecht durch die Lagen erstreckende zweite Verbindungsleitungen (5), die mit den zweiten Elektrodenplatten (3) verbunden und isoliert zu den ersten Elektrodenplatten (2) sind, dadurch gekennzeichnet, dass sich eine der zur Beaufschlagung mit einem Hochfrequenzsignal vorgesehenen ersten Verbindungsleitung (4a) zentrisch durch die gestapelten ersten und zweiten Elektrodenplatten (2, 3) erstreckt.
2. Mehrschichtkondensator (1 ) nach Anspruch 1 , dadurch gekennzeichnet, dass die zweiten Verbindungsleitungen (5) über den äußeren Umfang der ersten Elektrodenplatten (2) herum verteilt angeordnet sind und die zweiten Elektrodenplatten (3) über den äußeren Umfang der ersten Elektrodenplatten (2) hinausragen. 3. Mehrschichtkondensator (1 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich die erste Verbindungsleitung (4a) zentrisch durch die gestapelten ersten und zweiten Elektrodenplatten (2,
3) erstreckt.
4. Mehrschichtkondensator (1 ) nach Anspruch 3, dadurch gekennzeichnet, dass weitere erste Verbindungsleitungen (4) auf einem Umfang symmetrisch um die zentrale erste Verbindungsleitung (5) herum verteilt angeordnet sind.
5. Mehrschichtkondensator (1 ) nach Anspruch 4, dadurch gekennzeichnet, dass weitere zweite Verbindungsleitungen (5) auf dem Umfang der weiteren ersten Verbindungsleitungen (4) verteilt angeordnet sind.
6. Mehrschichtkondensator (1 ) nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die weiteren ersten Verbindungsleitungen (4) im Bezug auf die zweiten Verbindungsleitungen (5) versetzt sind.
7. Mehrschichtkondensator (1 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Mehrschichtkondensator (1 ) oben und unten mit ersten Elektrodenplatten (2) abgeschlossen ist.
8. Mehrschichtkondensator (1 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die ersten und zweiten Elektrodenplatten (2, 3) kreisförmig sind.
9. Mehrschichtkondensator (1 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich weitere erste und/oder zweite Verbindungsleitungen (4, 5) durch die gestapelten ersten und zweiten Elektrodenplatten (2, 3) erstrecken und zur Bildung parallel und/oder seriell geschalteter Blockkapazitäten mit zugeordneten Elektrodenplatten (2, 3) •5 elektrisch leitend verbunden sind.
10. Mehrschichtkondensator (1 ) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die weiteren ersten und die zweiten Verbindungsleitungen (4, 5) so mit den ersten 0 und zweiten Elektrodenplatten (2, 3) elektrisch verschaltet sind, dass in Reihe zu der signalfϋhrenden ersten Verbindungsleitung (4a) geschaltete Blockkapazitäten gebildet werden.
1 1 . Integriertes Schaltungsmodul mit einem Trägersubstrat und 5 mindestens einer integrierten Schaltung auf dem Trägersubstrat, dadurch gekennzeichnet, dass das Trägersubstrat mehrschichtig ist, mindestens ein Mehrschichtkondensator (1 ) nach einem der vorhergehenden Ansprüche in dem Trägersubstrat integriert ist und die ersten und zweiten Verbinduήgsleitungen (4,5) 0 unmittelbar oder mit Drahtbond- oder Flipchipverbindungen mit mindestens einer der integrierten Schaltungen verdrahtet sind.
5
0
EP04738792A 2004-06-25 2004-06-25 Mehrschichtkondensator und integriertes schaltungsmodul Withdrawn EP1759398A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2004/001345 WO2006000168A1 (de) 2004-06-25 2004-06-25 Mehrschichtkondensator und integriertes schaltungsmodul

Publications (1)

Publication Number Publication Date
EP1759398A1 true EP1759398A1 (de) 2007-03-07

Family

ID=34958117

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04738792A Withdrawn EP1759398A1 (de) 2004-06-25 2004-06-25 Mehrschichtkondensator und integriertes schaltungsmodul

Country Status (5)

Country Link
US (1) US7684170B2 (de)
EP (1) EP1759398A1 (de)
CN (1) CN101031987B (de)
DE (1) DE112004002962A5 (de)
WO (1) WO2006000168A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9398683B2 (en) 2013-03-26 2016-07-19 Apple Inc. Packaged capacitor component with multiple self-resonance frequencies
DE102014008990B4 (de) 2014-06-13 2016-11-10 Dietmar Dreyer Halbleiterverstärker zur Speicherung von elektrischer Energie auf der Basis eines generierten Schwingkreises
US10199172B2 (en) 2016-01-18 2019-02-05 Apple Inc. Self shielding coaxial capacitor structures
CN112838162A (zh) * 2019-11-25 2021-05-25 上海川土微电子有限公司 一种圆形片上高压隔离电容
US11631541B2 (en) * 2020-03-24 2023-04-18 Tdk Corporation Multilayer capacitor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
DE69631735T2 (de) 1995-11-27 2005-01-20 Greatbatch-Sierra, Inc., Carson City Zusammenbau von Durchführungskondensatoren
JP3511569B2 (ja) 1998-03-03 2004-03-29 Ｔｄｋ株式会社 積層コンデンサ
DE19847946A1 (de) 1998-10-09 2000-04-27 Siemens Ag Mehrlagen-Leiterplatte mit integriertem Kondensator
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
US6252761B1 (en) 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
JP2001196263A (ja) 2000-01-07 2001-07-19 Philips Japan Ltd 多層誘電体貫通型コンデンサ
JP2002025856A (ja) 2000-07-06 2002-01-25 Nec Corp 積層コンデンサ及び半導体装置並びに電子回路基板
US20020140081A1 (en) 2000-12-07 2002-10-03 Young-Huang Chou Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices
US20030081370A1 (en) * 2001-10-15 2003-05-01 Haskell Donald K. Apparatus and process for the control of electromagnetic fields on the surface of EMI filter capacitors
JP2003204164A (ja) 2002-01-07 2003-07-18 Kyocera Corp 多層配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006000168A1 *

Also Published As

Publication number Publication date
US20080019074A1 (en) 2008-01-24
CN101031987A (zh) 2007-09-05
WO2006000168A1 (de) 2006-01-05
US7684170B2 (en) 2010-03-23
DE112004002962A5 (de) 2007-07-12
CN101031987B (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE69637165T2 (de) Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung
DE102005009163B4 (de) Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
WO2007016909A1 (de) Elektrisches bauelement
DE60217762T2 (de) Laminiertes Filter, integrierte Vorrichtung und Kommunikationsgerät
DE102006007381A1 (de) Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
DE10133660A1 (de) Hochintegriertes mehrschichtiges Schaltkreismodul mit keramischen Substraten mit eingebetteten passiven Komponenten
DE10019839A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
WO2008009281A2 (de) Elektrisches modul
EP2514282A1 (de) Leiterplatte mit mehreren übereinander angeordneten leiterplattenlagen mit einer bare-die-montage für den einsatz als getriebesteuerung
WO2015128008A1 (de) Package für ein abstimmbares filter
WO2008089725A2 (de) Elektrisches bauelement mit einem trägersubstrat und einem halbleiter-chip
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
EP1759398A1 (de) Mehrschichtkondensator und integriertes schaltungsmodul
DE102004032928B4 (de) RF-Modul mit verbesserter Integration
DE102019109200B4 (de) Halbleitervorrichtungen mit nicht-galvanischer verbindung
WO2009071142A2 (de) Elektrische schaltungsanordnung mit konzentrierten elementen in mehrlagensubstraten
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102005027945B4 (de) Verlustarmes elektrisches Bauelement mit einem Verstärker
DE102007046728B4 (de) Elektrisches Bauelement
EP0673067A2 (de) Hochfrequenzschaltung mit integrierter Logikschaltung
EP1787326A1 (de) Gekühlte integrierte schaltung
DE102006031342B4 (de) Elektrische Schaltung und Bauelement mit der Schaltung
DE102008024898B4 (de) Breitband HF-Leistungsteilerschaltung
WO2022129408A1 (de) Verbindungsplättchen zur elektrischen verbindung von leiterplatten und verfahren zur herstellung eines verbindungsplättchens

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20061214

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20080411

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130103