EP1856720A2 - Verfahren zum herstellen eines bauelements - Google Patents

Verfahren zum herstellen eines bauelements

Info

Publication number
EP1856720A2
EP1856720A2 EP06722565A EP06722565A EP1856720A2 EP 1856720 A2 EP1856720 A2 EP 1856720A2 EP 06722565 A EP06722565 A EP 06722565A EP 06722565 A EP06722565 A EP 06722565A EP 1856720 A2 EP1856720 A2 EP 1856720A2
Authority
EP
European Patent Office
Prior art keywords
layer
semiconductor layer
component
substrate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06722565A
Other languages
English (en)
French (fr)
Inventor
André Strittmatter
Lars Reissmann
Dieter Bimberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azzurro Semiconductors AG
Original Assignee
Technische Universitaet Berlin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Berlin filed Critical Technische Universitaet Berlin
Publication of EP1856720A2 publication Critical patent/EP1856720A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1017—Waveguide having a void for insertion of materials to change optical properties

Definitions

  • the invention relates to a method for producing an electrical and / or optical component - for example, an electrical transistor, a laser, a light-emitting diode, a photodetector or an optical waveguide.
  • Such a method is known for example from US Patent 5,389,571.
  • an AlN intermediate layer is first applied to a silicon substrate.
  • GaN layers are then deposited on this AlN intermediate layer, from which a light-emitting diode is formed.
  • the function of the AlN interlayer is to avoid three-dimensional growth of the GaN layers; Namely, GaN and silicon have different lattice constants, so that three-dimensional growth would occur if the GaN layers grow directly on the silicon substrate.
  • the invention has for its object to provide a method for producing an electrical and / or optical device, in which a particularly good quality of the device is achieved.
  • crystal dislocations in the material layers of the device should be reliably avoided.
  • a method is provided in which at least one trench is etched into a substrate.
  • the trench is laterally overgrown with at least one semiconductor layer in such a way that it is completely covered by the semiconductor layer with the formation of a gas-filled, in particular air-filled, cavity.
  • the component is integrated in the semiconductor layer or in a further semiconductor layer applied to the semiconductor layer, the active region of the component being arranged above the hollow space.
  • An essential advantage of the method according to the invention is that due to the etching of one or more trenches, a particularly low-dislocation growth of the semiconductor layers is made possible. Namely, the etching of trenches produces a non-planar substrate on which subsequently also such semiconductor layers can be deposited with little dislocation, whose crystal lattice spacings do not match the crystal lattice spacings of the substrate. This is due to the fact that, in the region of the trenches, the deposited semiconductor layers have no contact with the substrate, so that no grid voltages can occur in these areas.
  • Another important advantage of the method according to the invention is improved properties of the component, since it is placed over the gas-filled cavity. Namely, in both optical and electrical components, it is regularly advantageous if the electrical and / or electromagnetic fields or waves generated by the components can not penetrate into the substrate, because such penetration for the formation of additional damping and / or training can cause additional capacitive effects; such parasitic effects are avoided in the inventive method, because the components are selectively placed in an area which is removed by a gas, such as air, from the substrate, so that an electrical and optical decoupling is achieved by the substrate.
  • a gas such as air
  • Silicon is known to be a material very suitable for the production of electrical components, so that it is considered advantageous if a silicon substrate is used as the substrate.
  • a nitride layer in particular based on one or more elements of group III of the periodic system, is preferably deposited as the semiconductor layer.
  • a nitride layer is preferably deposited as the semiconductor layer.
  • GaN layers or GaN-containing layers can be deposited on the substrate as the semiconductor layer.
  • a particularly low-dislocation growth of GaN layers or GaN-containing layers on a silicon substrate is achieved, for example, when the surface of the silicon substrate has a (111) orientation and the longitudinal direction of the cavity along a (1 -1 O ) - Substrate orientation or a (1 1 -2) - substrate orientation is arranged. If the component is an optoelectronic component, then the optically active zone of the optoelectronic component is preferably arranged above the cavity.
  • the longitudinal direction of the waveguide is preferably arranged parallel to the longitudinal direction of the cavity.
  • an optoelectronic component for example, a light-emitting element, in particular a light emitting diode o- a laser, or a detector element, in particular a photodiode can be produced. If the optoelectronic component is an edge-emitting laser, its emission direction is preferably arranged parallel to the longitudinal direction of the cavity.
  • a transistor in particular a field effect transistor can be produced.
  • the channel region of the transistor is preferably arranged above the cavity.
  • the channel region can be arranged perpendicular, parallel or at any other angle to the longitudinal direction of the cavity.
  • both a transistor and an optoelectronic component can be produced above the cavity, wherein the two components are electrically connected to form an optoelectronic assembly.
  • the substrate is preferably provided with a passivation layer and the semiconductor layer is then deposited directly or indirectly on the passivation layer.
  • the passivation layer can for example be used directly as a nucleation layer for the growth of the semiconductor layer.
  • the passivation layer may be formed by a conversion of the surface of the substrate.
  • the passivation layer is preferably formed electrically conductive.
  • the passivation layer can be formed, for example, by a single layer or alternatively by a layer package comprising a plurality of individual passivation layers.
  • a layer package comprising a plurality of individual passivation layers.
  • an AlN or an Al x Gai_ x N layer or a layer package having at least one AlN and at least one Al x Gai_ x N layer is deposited on the substrate as the passivation layer.
  • an AlAs layer can be first deposited, for example; these AlAs layer is then preferably nitrided to form an AlN layer.
  • an Al x Ga x N layer on the AlN passivation layer as a further passivation layer or as a semiconductor or "wear layer".
  • the growth is preferably interrupted at least once during the growth of the GaN semiconductor layer or the GaN-containing semiconductor layer, and one at each interruption Intermediate layer grown up.
  • This intermediate layer is preferably such that it generates a compressive strain.
  • AlN layers can be grown as intermediate layers.
  • the thickness of each intermediate layer is for example between 7 nm and 9 nm, preferably about 8 nm.
  • the growth of the intermediate layers is preferably carried out at a temperature between 900 and 1100 degrees Celsius, preferably at 1000 degrees Celsius. In the following, all temperatures are in degrees Celsius, unless stated otherwise in individual cases.
  • a plurality of parallel trenches are etched into the substrate, the spacing of the trenches from one another being selected smaller than the width of the trenches.
  • the depth of the trenches is for example at least 1 .mu.m, preferably 2-4 microns.
  • the width of the trenches is preferably at least 2 ⁇ m, preferably 5 ⁇ m to 10 ⁇ m.
  • the Width of the webs, which are each formed between two adjacent trenches for example, a maximum of 2 microns and is preferably less than 1 micron.
  • the trenches are arranged such that the ridges remaining between the trenches form a pillar structure, for example a hexagonal lattice.
  • an SOI (silicon-on-insulator) substrate can be used;
  • the trench or the trenches can be etched to the buried insulation layer, for example, which would act as an etch stop.
  • SOI material causes a particularly good insulation, in particular for transistors.
  • the invention also relates to an electrical and / or optical component.
  • the invention is based on the object with respect to such a component to obtain a particularly good component behavior. This object is achieved by a device having the features according to claim 33. Advantageous embodiments of the device according to the invention are specified in sub-claims.
  • a component is provided with a substrate having at least one trench, the trench having at least one semiconductor layer being laterally overgrown such that it is completely covered by the semiconductor layer to form a gas-filled, in particular air-filled, cavity.
  • the active region of the component is integrated in the semiconductor layer or in a further semiconductor layer applied to the semiconductor layer and preferably exclusively-arranged above the cavity.
  • the term "active region" is to be understood as meaning, for example, in the case of a light-emitting element, such as a laser or a light-emitting diode, the light-generating region, in the case of a field-effect transistor the channel region, and in the case of a waveguide, the wave-guiding region.
  • the deposition of a passivation layer which has already been described in detail above, is incidentally an independent idea of the invention.
  • the deposition of the passivation layer prevents leakage of impurities from the substrate during the growth of the semiconductor layer, so that the growth of the semiconductor layer is not is disturbed and a low-dislocation overgrowth of the trench is reliably achieved.
  • a method is considered to be inventive in which at least one trench is etched into a substrate, after the etching of the trench, the substrate is provided with a passivation layer, wherein the deposition of the passivation layer is such that all side wall portions of the etched trench completely covered with the passivation layer, at least one semiconductor layer is deposited directly or indirectly on the passivation layer, wherein the trench with the semiconductor layer is laterally overgrown such that it is completely covered by the semiconductor layer to form a gas-filled, in particular air-filled, cavity, and the device in FIG the semiconductor layer or in a further semiconductor layer applied to the semiconductor layer is integrated.
  • the deposition of intermediate layers during the deposition of a GaN semiconductor layer or a GaN-containing semiconductor layer represents a further independent aspect of the invention.
  • a method is also considered inventive in which at least one trench is etched into a substrate and the trench is laterally overgrown with at least one GaN semiconductor layer or a GaN-containing semiconductor layer in such a way that the trench is protected by the semiconductor layer.
  • a gas-filled, in particular air-filled cavity wherein the growth is interrupted at least once during the growth of the semiconductor layer on the substrate and in each case an intermediate layer is grown at each interruption, and in which the construction element is integrated in the semiconductor layer or in a further semiconductor layer applied to the semiconductor layer.
  • FIG. 1 shows a first exemplary embodiment of a component according to the invention, with reference to which a first variant of the method according to the invention is explained,
  • FIG. 2 shows a second exemplary embodiment of the invention in which the substrate surface is passivated.
  • FIG. 3 shows a third exemplary embodiment of the invention, in which intermediate layers are deposited
  • Figure 4 shows a fourth embodiment of the invention with a laser structure
  • Figure 5 shows a fifth embodiment of the invention with a field effect transistor structure.
  • FIGS. 1 to 5 the same reference numerals are used for identical or comparable components.
  • FIG. 1 shows a silicon substrate 10 whose substrate surface 20 has a (111) orientation.
  • a photolithographically defined photoresist mask in the form of parallel strips oriented in the direction of silicon [1-10] is firstly applied to the surface 20 of the silicon substrate 10 applied. In the illustration according to FIG. 1, these strips would extend in the Z direction. The width of these strips is 2 microns and the distance between the strips in each case 3 microns.
  • the surface 20 of the silicon substrate 10 then has trenches, which are identified by the reference numeral 30 in FIG.
  • the silicon substrate 10 is cleaned in acetone and propanol and subjected to etching with an H 2 SO 4 : H 2 O 2 : H 2 O mixture and buffered HF solution, with sufficient rinsing between each step with deionized ultrapure water.
  • a semiconductor layer for example, a gallium nitrite semiconductor layer 50 is deposited on the thus cleaned silicon substrate 10.
  • a semiconductor layer for example, a gallium nitrite semiconductor layer 50 is deposited on the thus cleaned silicon substrate 10.
  • the epitaxy it is possible to use all suitable chemical compounds with group III or group V elements which lead to the deposition of the desired gallium nitrite semiconductor layer. Suitable means in this context that the compounds are stable at room temperature, but can be decomposed at the usual for nitrite epitaxy temperatures T> 100 ° C.
  • T> 100 ° C for example, trimethyl gallium, trimethyl aluminum, ammonia and arsine can be used.
  • a metal organic vapor phase epitaxy (MOCVD) or another epitaxy method, such as MBE or HVPE can be used.
  • the deposition of the gallium nitrite semiconductor layer 50 takes place in such a way that the trenches 30 are laterally overgrown. As a result of this lateral overgrowth, a closed, planar covering layer is formed on the nonplanar silicon substrate 10, under which gas, in particular air-filled cavities 60 are formed.
  • Electric, electronic or electro-optical components 70 can be arranged in the usual manner known to the semiconductor layer 50 deposited in this way.
  • the arrangement of the components 70 on the semiconductor layer 50 takes place such that they are above the gas-filled cavities 60.
  • the arrangement of the components 70 above the cavities 60 leads namely to a particularly favorable electrical and / or optical behavior of the components, which will be explained in more detail below in connection with the embodiments according to Figures 4 and 5.
  • FIG. 2 shows a second exemplary embodiment of the invention. It can be seen that a passivation layer 100 is first applied to the silicon substrate 10 after the etching of the trenches 30 before the gallium nitrite semiconductor layer 50 is deposited over the entire area on the substrate 10.
  • the formation of the passivation layer 100 is carried out as follows: First, an approximately 2 nm thick aluminum arsenite (AlAs) layer is deposited on the non-planar silicon substrate 10 at a temperature of approximately 43O 0 C. Subsequently, the growth is an approximately 30 nm thick AlAs layer at a temperature of 825 0 C.
  • the thus formed Aluminiumar- Senit layer packet is nitrided by supplying ammonia at a temperature of about 960 0 C, so that a Aluminum nitrite (AlN) layer or surface is obtained. Thereafter, an approximately 50 nm thick Al x Gal_ x N layer (x> 0) is deposited at a temperature of about 1150 ° C.
  • the reactor pressure is preferably about 50 mbar, and the growth rate is preferably greater than 0.3 ⁇ m / h.
  • This layer is deposited by adding TMAl (trimethyl-aluminum) and TMGa (trimethyl-gallium) as well as ammonia.
  • TMAl trimethyl-aluminum
  • TMGa trimethyl-gallium
  • the growth rate of the Al x Gai- ⁇ N-layer results from the corresponding offer of TMAl and TMGa.
  • Such layers have a high degree of adhesion to the silicon surface 20 of the silicon substrate 10, whereby the entire surface, in particular the side walls 105 of the trenches 30, are completely covered.
  • passivation layer 100 The laminate of aluminum nitrite formed in this manner and the Al x Gal x N layer deposited thereon is designated as passivation layer 100 in FIG.
  • This passivation layer 100 is then layered as a semiconductor, a GaN layer 50 by supplying TMGa and ammonia at a temperature of 1125 0 C with a vertical growth rate of 0.5 microns / hr and grown a reactor pressure of 200 mbar.
  • a conventional semiconductor structure for transistors, light-emitting diodes or laser diodes of (In, Ga, Al) N layers can be deposited as semiconductor components.
  • FIG. 3 shows a third exemplary embodiment of the invention. It will be appreciated that as the gallium nitrate semiconductor layer 50 is deposited, additional intermediate layers 110 are deposited.
  • the structure according to FIG. 3 is produced in the following steps: The substrate 10 is first heated to a temperature of 720 ° C. under a nitrogen atmosphere. The growth start takes place by pre-flow with TMAl for 10 seconds and subsequent connection of ammonia with a flow of 1.5 l / min at a reactor pressure of about 50 mbar. The resulting AlN nucleation layer simultaneously serves as passivation layer 100 and is therefore grown to 50 nm thick.
  • the growth of the gallium nitrite semiconductor layer 50 by feeding TMGa and ammonia begins at a temperature of 125 0 C and a reactor pressure of 200 mbar and a vertical growth rate of 0.5 .mu.m / h.
  • the growth of the GaN layer is interrupted after every 0.5 .mu.m - ie a growth time of about 60 minutes vertical GaN growth and it is an about 8 nm thick AlN layer as an intermediate layer 110 at a temperature of 1000 0 C and a reactor pressure of 50 mbar and a growth rate of 160 nm / h grown on the GaN surface.
  • a GaN layer is grown again for 60 min. This GaN / AlN deposition is repeated until a closed GaN surface 120 results, to which suitable components 70 can then be deposited.
  • two intermediate layers 110 are accommodated in the semiconductor layer 50.
  • the number of intermediate layers 110 should be selected such that as low as possible dislocation growth of the gallium nitrite semiconductor layer 50 is achieved.
  • FIG. 4 shows a fourth exemplary embodiment of the invention; in this example will be on the Gallium nitrite semiconductor layer 50 optical components in the form of three laser 300 applied.
  • the silicon substrate 10 is first provided with the trenches 30 and then passivated with the passivation layer 100. Subsequently, a gallium nitrite semiconductor layer 50 is deposited on the passivated silicon surface 20, whereby the trenches 30 are overgrown to form gas-filled cavities 60. During the deposition of the gallium nitrite semiconductor layer 50, intermediate layers 110 are respectively deposited to prevent crystal dislocations in the growth of the gallium nitride semiconductor layer 50. After the trenches 30 are completely closed, an n-doped contact layer 200 is first applied to the gallium nitrite semiconductor layer 50.
  • n-doped contact layer 200 On the n-doped contact layer 200, a light-emitting layer 210 and on it a waveguide sheath layer 220 is deposited. Subsequently, a p-doped contact layer 230, which forms an upper electrode layer of the laser structure, is deposited on the waveguide cladding layer 220.
  • the laser structure according to FIG. 4 comprises a total of three edge-emitting lasers 300, which emit the light parallel to the longitudinal direction of the trenches 30 or parallel to the longitudinal direction of the gas-filled cavities 60.
  • the optical field distribution - in the y-direction - of the three lasers 300 is also shown schematically in FIG. It can be seen that the optical field distribution ⁇ extends into the gas-filled cavities 60, but remains separated from the silicon substrate 10 due to the high refractive index jump between semiconductor material and gas. Due to the fact that the optical field distribution can not extend into the silicon substrate, additional light attenuation occurs or waveguide attenuation prevented by the silicon substrate 10.
  • the deposition of the laterally overgrown gallium nitrite semiconductor layer 50 takes place in accordance with the methods described in connection with FIGS a 50 nm thick AlN nucleation layer.
  • the gallium nitrite semiconductor layer 50 is deposited, wherein in addition in each case an 8 nm thin AlN intermediate layer 110 is deposited precisely if each 500 nm gallium nitrite have been grown in the vertical direction. This procedure is repeated until the resulting gallium nitride semiconductor layer 50 completes the trenches 30 completely laterally and the gas filled cavities 60 are completely covered.
  • further processes are necessary after completion of the epitaxy, which limit the vertical current flow and / or the lateral optical waveguide to the region above the gas-filled cavities 60 - this is indicated in FIG. 4 by hatched zones 300.
  • These other processes can, for.
  • As etching processes for defining a Rippenwellen- conductor include or implantation processes for the definition of corresponding current paths.
  • the lasers 300 and the optical waveguides which may be connected to the lasers 300 be aligned in such a way that the light above and optionally inside the gas-filled hollow waveguide is aligned.
  • the arrangement of the laser 30 and the corresponding arrangement of the light propagation direction ensures that the light can not propagate within the silicon substrate 10; In that propagation of the light within the silicon substrate 10 is avoided, additional waveguide attenuation by the silicon substrate 10 is prevented.
  • silicon is strongly absorbing for wavelengths below 1.1 ⁇ m.
  • optical waveguide remains spatially separated from the silicon substrate 10; this is achieved by the appropriate arrangement of the optical components - such as lasers, LEDs and waveguides - above the gas-filled cavities 60.
  • Another advantage of the arrangement of the laser 300 above the gas-filled cavities 60 is also to be seen in the fact that mirror facets of the laser 300 can also be produced by crystal columns instead of complex etching processes.
  • mirror facets of the laser 300 can also be produced by crystal columns instead of complex etching processes.
  • a fifth embodiment of the invention is shown;
  • a field effect transistor structure 400 having a plurality of field effect transistors 405 is formed on the gallium nitride semiconductor layer 50 deposited.
  • the laterally overgrown semiconductor nitride layer 50 is produced in accordance with the exemplary embodiments according to FIGS. 1 to 4, with passivation of the surface 20 of the nonplanar silicon substrate 10 after deposition of the nucleation layer by means of a 50 nm thick AlN layer.
  • a GaN layer is vertically grown on the lands 40 to a thickness of 500 nm, and then an 8 nm thin AlN intermediate layer 110 is deposited.
  • the following GaN layer is grown mainly laterally until the GaN layer closes, so that the GaN thickness over the AlN intermediate layer 110 remains smaller than about 1 ⁇ m.
  • An undoped, approx. 30 nm thick AlGaN covering layer 410 is grown over the entire surface area of the low-defect gallium nitrite semiconductor layer 50 thus obtained.
  • the boundary layer between the gallium nitrite semiconductor layer 50 and the AlGaN cover layer 410 is the electrically active zone of the field effect transistor structure 400.
  • the conductivity of the field effect transistor structure 400 is generated by polarization charging.
  • the photolithographic definitions of the contact regions (source gate drain) on the corresponding laterally overgrown areas or the gas-filled cavities 60 must be limited - this is indicated in the figure 5 by the hatched areas 405.
  • a significant advantage of the arrangement of the transistors 405 above the gas-filled cavities 60 is that an electrical separation is achieved by the gas filling to the silicon substrate 10, so that parasitic capacitances are avoided by an electrical coupling to the silicon substrate 10; because the gas-filled cavities 60 cause a high electrical insulation.
  • the fact that the gas-filled cavities 60 avoid parasitic capacitances to and in the silicon substrate 10 significantly increases, for example, the usually RC-limited cutoff frequency of the transistors 405. Nevertheless, the transistors 405 are still close enough to the silicon substrate 10 acting as a thermal mass, so that thermal losses or waste heat of the transistors 405 can be dissipated into the substrate 10.
  • the gallium nitrite layer 50 By the very low-dislocation growth of the gallium nitrite layer 50, moreover, it is also achieved that relatively few crystal dislocations occur in the channel region of the transistors 405; An additional charge carrier scattering by dislocations is thus also avoided, whereby the transit time-limited cut-off frequency of the transistors 405 is significantly increased.
  • the trenches 30 and therefore the cavities 60 are preferably chosen to be as narrow as possible, for example only slightly larger than the transistors 405, in order to ensure the best possible heat dissipation.

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements. Um zu erreichen, dass eine besonders gute Qualität des Bauelements erreicht wird und insbesondere Kristallversetzungen in den Materialschichten des Bauelements zuverlässig vermieden werden, ist erfindungsgemäß ein Verfahren zum Herstellen eines Bauelements (70, 300, 405) vorgesehen, bei dem in ein Substrat (10) zumindest ein Graben (30) geätzt wird, der Graben mit mindestens einer Halbleiterschicht (50) lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums (60) vollständig abgedeckt wird und das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird, wobei der aktive Bereich des Bauelements oberhalb des Hohlraumes angeordnet wird.

Description

Verfahren zum Herstellen eines Bauelements
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements - beispielsweise eines elektrischen Transistors, eines Lasers, einer Leuchtdiode, eines Photodetektors oder eines optischen Wellenleiters .
Ein derartiges Verfahren ist beispielsweise aus der US- Patentschrift 5,389,571 bekannt. Bei diesem Verfahren wird auf einem Silizium-Substrat zunächst eine AlN-Zwischenschicht aufgebracht. Auf dieser AlN-Zwischenschicht werden anschließend GaN-Schichten abgeschieden, aus denen eine Leuchtdiode gebildet wird. Die Funktion der AlN-Zwischenschicht besteht darin, dreidimensionales Wachstum der GaN-Schichten zu vermeiden; GaN und Silizium weisen nämlich unterschiedliche Gitterkonstanten auf, so dass es bei einem unmittelbaren Aufwachsen der GaN-Schichten auf dem Silizium-Substrat zu dreidimensionalem Wachstum kommen würde.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements anzugeben, bei dem eine besonders gute Qualität des Bauelements erreicht wird. Insbesondere sollen Kristallversetzungen in den Materialschichten des Bauelements zuverlässig vermieden werden.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in Unteransprüchen angegeben. Danach ist erfindungsgemäß ein Verfahren vorgesehen, bei dem in ein Substrat zumindest ein Graben geätzt wird. Der Graben wird mit mindestens einer Halbleiterschicht lateral derart überwachsen, dass er durch die Halbleiterschicht unter BiI- düng eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird. Anschließend wird das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert, wobei der aktive Bereich des Bauelements oberhalb des Hohl- raumes angeordnet wird.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass aufgrund des Ätzens eines oder mehrerer Gräben ein besonders versetzungsarmes Aufwachsen der Halblei- terschichten ermöglicht wird. Durch das Ätzen von Gräben wird nämlich ein nichtplanares Substrat erzeugt, auf dem anschließend auch solche Halbleiterschichten versetzungsarm abgeschieden werden können, deren Kristall-Gitterabstände nicht zu den Kristall-Gitterabständen des Substrats passen. Dies ist darauf zurückzuführen, dass im Bereich der Gräben die abgeschiedenen Halbleiterschichten keinen Kontakt zum Substrat aufweisen, so dass in diesen Bereichen keine Gitterspannungen auftreten können.
Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht in verbesserten Eigenschaften des Bauelements, da dieses über dem gasgefüllten Hohlraum platziert wird. Sowohl bei optischen als auch bei elektrischen Bauelementen ist es nämlich regelmäßig von Vorteil, wenn die von den Bauelementen erzeugten elektrischen und/oder elektromagnetischen Felder bzw. Wellen nicht in das Substrat eindringen können, weil ein solches Eindringen zur Ausbildung zusätzlicher Dämpfung und/oder zur Ausbildung zusätzlicher kapazitärer Effekte führen kann; solche parasitären Effekte werden bei dem erfindungsgemäßen Verfahren vermieden, weil die Bauelemente gezielt in einem Bereich platziert werden, der durch ein Gas, beispielsweise Luft, von dem Substrat entfernt ist, so dass eine elektrische und optische Entkopplung vom Substrat erreicht wird.
Im Ergebnis tritt bei dem erfindungsgemäßen Verfahren ein Synergieeffekt auf: Durch das Überwachsen der zuvor geätzten Gräben wird einerseits das Kristallwachstum der aufzuwachsen- den Halbleiterschichten verbessert. Andererseits werden dadurch außerdem Bereiche geschaffen, in denen die Bauelemente unter Verbesserung ihrer elektrischen und/oder optischen Eigenschaften platziert werden können.
Silizium ist bekanntermaßen ein für die Herstellung elektrischer Komponenten sehr geeignetes Material, so dass es als vorteilhaft angesehen wird, wenn als Substrat ein Silizium- Substrat verwendet wird.
Zur Bildung elektrooptischer Bauelemente wird vorzugsweise als Halbleiterschicht eine Nitrid-Schicht, insbesondere auf Basis eines oder mehrerer Elemente der Gruppe III des Periodensystems, abgeschieden. Beispielsweise können als Halbleiterschicht GaN-Schichten oder GaN-haltige Schichten auf dem Substrat abgeschieden werden.
Ein besonders versetzungsarmes Wachstum von GaN-Schichten o- der GaN-haltigen Schichten auf einem Silizium-Substrat wird beispielsweise erreicht, wenn die Oberfläche des Silizium- Substrats eine (111) -Orientierung aufweist und die Längsrichtung des Hohlraumes entlang einer (1 -1 O)- Substratorientierung oder einer (1 1 -2)- Substratorientierung angeordnet wird. Handelt es sich bei dem Bauelement um ein optoelektronisches Bauelement, so wird die optisch aktive Zone des optoelektronischen Bauelements vorzugsweise oberhalb des Hohlraumes angeordnet .
Im Falle eines optoelektronischen Bauelements mit einem optischen Wellenleiter wird die Längsrichtung des Wellenleiters bevorzugt parallel zur Längsrichtung des Hohlraumes angeordnet.
Als optoelektronisches Bauelement kann beispielsweise ein lichtemittierendes Element, insbesondere eine Leuchtdiode o- der ein Laser, oder ein Detektorelement, insbesondere eine Photodiode, hergestellt werden. Handelt es sich bei dem op- toelektronischen Bauelement um einen kantenemittierenden Laser, so wird dessen Emissionsrichtung vorzugsweise parallel zur Längsrichtung des Hohlraumes angeordnet.
Als Bauelement kann beispielsweise auch ein Transistor, ins- besondere ein Feldeffekttransistor hergestellt werden. In diesem Falle wird der Kanalbereich des Transistors bevorzugt oberhalb des Hohlraums angeordnet. Der Kanalbereich kann senkrecht, parallel oder in jedem beliebigen anderen Winkel zur Längsrichtung des Hohlraumes angeordnet werden.
Im Übrigen kann oberhalb des Hohlraumes sowohl ein Transistor als auch ein optoelektronisches Bauelement hergestellt werden, wobei die beiden Bauelemente elektrisch unter Bildung einer optoelektronischen Baueinheit miteinander verbunden werden.
Um zu vermeiden, dass es während des Aufwachsen der Halbleiterschicht zu Wachstumsstörungen kommt, die auf ein Ausdiffundieren von Atomen aus dem Substrat zurückzuführen sind, wird nach dem Ätzen des Grabens das Substrat bevorzugt mit einer Passivierungsschicht versehen und die Halbleiterschicht wird erst danach mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden .
Besonders zuverlässig wird ein Ausdiffundieren störender Substrat-Atome vermieden, wenn das Abscheiden der Passivierungsschicht vorzugsweise derart erfolgt, dass alle Seitenwandbereiche des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt werden. Somit wird sichergestellt, dass auch aus diesen Seitenwandbereichen keine Verunreinigungen austreten können.
Die Passivierungsschicht kann beispielsweise unmittelbar als Nukleationsschicht für das Aufwachsen der Halbleiterschicht verwendet werden. Im Übrigen kann die Passivierungsschicht durch eine Umwandlung der Oberfläche des Substrates gebildet werden.
Um eine Kontaktierung des Bauelements über das Substrat zu ermöglichen, wird die Passivierungsschicht vorzugsweise e- lektrisch leitfähig ausgebildet.
Die Passivierungsschicht kann beispielsweise durch eine ein- zige Schicht oder alternativ durch ein Schichtpaket bestehend aus mehreren Einzel-Passivierungsschichten gebildet werden. Vorzugsweise wird als Passivierungsschicht eine AlN- oder eine AlxGai_xN-Schicht oder ein Schichtpaket mit mindestens einer AlN- und mindestens einer AlxGai_xN-Schicht auf dem Sub- strat abgeschieden.
Zur Bildung der Passivierungsschicht kann beispielsweise zunächst auch eine AlAs-Schicht abgeschieden werden; diese AlAs-Schicht wird anschließend vorzugsweise unter Bildung einer AlN-Schicht nitriert.
Zur 'Bildung des Bauelements kann auf die AlN- Passivierungsschicht beispielsweise eine AlxGai-xN-Schicht als weitere Passivierungsschicht oder als Halbleiter- bzw. „Nutzschicht" abgeschieden werden.
Um zu vermeiden, dass es bei dickeren GaN-Halbleiterschichten oder bei dickeren GaN-haltigen Halbleiterschichten zu Kristallversetzungen kommt, wird während des Aufwachsens der GaN- Halbleiterschicht bzw. der GaN-haltigen Halbleiterschicht das Wachstum vorzugsweise zumindest einmal unterbrochen und bei jeder Unterbrechung wird jeweils eine Zwischenschicht aufge- wachsen. Diese Zwischenschicht ist bevorzugt derart beschaffen, dass sie eine kompressive Verspannung erzeugt.
Als Zwischenschichten können beispielsweise AlN-Schichten aufgewachsen werden. Die Dicke jeder Zwischenschicht beträgt beispielsweise zwischen 7 nm und 9 nm, vorzugsweise ca. 8 nm.
Das Wachstum der Zwischenschichten wird bevorzugt bei einer Temperatur zwischen 900 und 1100 Grad Celsius, vorzugsweise bei 1000 Grad Celsius, durchgeführt. Nachfolgend beziehen sich alle Temperaturangaben auf Grad Celsius, sofern im Einzelfall nichts anderes angegeben ist.
Im Hinblick auf ein besonders gutes Kristallwachstum wird es als vorteilhaft angesehen, wenn eine Mehrzahl paralleler Grä- ben in das Substrat geätzt wird, wobei der Abstand der Gräben zueinander kleiner als die Breite der Gräben gewählt wird. Die Tiefe der Gräben beträgt beispielsweise mindestens 1 μm, vorzugsweise 2-4 μm. Die Breite der Gräben liegt bevorzugt bei mindestens 2 μm, vorzugsweise bei 5 μm bis 10 μm. Die Breite der Stege, die jeweils zwischen zwei benachbarten Gräben gebildet werden, beträgt beispielsweise maximal 2 μm und ist vorzugsweise kleiner als 1 μm.
Im Falle, dass sehr kleine Bauelemente wie beispielsweise Transistoren oberhalb des Hohlraumes angeordnet werden, ist es vorteilhaft, diese Bauelemente am äußeren Rand des Hohlraumes anzuordnen, um eine Ableitung von Abwärme der Bauelemente in das Substrat zu erleichtern. Außerdem ist zu erwägen, die Breite der Gräben kleiner als die erwähnten Mindestbreiten zu wählen, um einen Wärmeabfluss zu beiden Hohlraumrändern zu ermöglichen; eine optimale Wärmeabfuhr wird erreicht, wenn die Breite des Hohlraumes nur wenig größer als die Breite des Bauelements ist.
Im Hinblick auf eine besonders geringe Kristallversetzungsdichte wird es als vorteilhaft angesehen, wenn die Gräben derart angeordnet werden, dass die zwischen den Gräben stehen bleibenden Stege eine Säulenstruktur, beispielsweise ein he- xagonales Gitter, bilden.
Als Substrat kann beispielsweise ein SOI (SOI : silicon-on- insulator) -Substrat verwendet werden; der Graben bzw. die Gräben können in diesem Falle beispielsweise bis zur vergra- benen Isolationsschicht geätzt werden, die als Ätzstopp fungieren würde. SOI-Material bewirkt eine besonders gute I- solation insbesondere für Transistoren.
Die Erfindung bezieht sich außerdem auf ein elektrisches und/oder optisches Bauelement.
Der Erfindung liegt bezüglich eines solchen Bauelements die Aufgabe zugrunde, ein besonders gutes Bauelementverhalten zu erhalten. Diese Aufgabe wird erfindungsgemäß durch ein Bauelement mit den Merkmalen gemäß Patentanspruch 33 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Bauelements sind in Un- teransprüchen angegeben.
Danach ist erfindungsgemäß ein Bauelement mit einem Substrat mit zumindest einem Graben vorgesehen, wobei der Graben mit mindestens einer Halbleiterschicht lateral derart überwachsen ist, dass er von der Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt ist. Der aktive Bereich des Bauelements ist in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert und vorzugsweise ausschließlich - oberhalb des Hohlraumes angeordnet. Unter dem Begriff „aktiver Bereich" ist beispielsweise bei einem lichtemittierenden Element wie z. B. einem Laser oder einer Leuchtdiode der lichterzeugende Bereich, bei einem Feldeffekttransistor der Kanalbereich und bei einem Wellenleiter der wellenführende Bereich zu verstehen.
Bezüglich der Vorteile des erfindungsgemäßen Bauelements wird auf die obigen Ausführungen im Zusammenhang mit dem erfin- dungsgemäßen Verfahren verwiesen. Entsprechendes gilt für die in den Unteransprüchen definierten vorteilhaften Ausgestaltungen des Bauelements.
Das bereits oben im Detail beschriebene Abscheiden einer Pas- sivierungsschicht stellt im Übrigen einen selbständigen Erfindungsgedanken dar. Durch das Abscheiden der Passivie- rungsschicht wird ein Austreten von Verunreinigungen aus dem Substrat während des Aufwachsens der Halbleiterschicht verhindert, so dass das Aufwachsen der Halbleiterschicht nicht gestört wird und ein versetzungsarmes Überwachsen des Grabens zuverlässig erreicht wird. Demgemäß wird also ein Verfahren als erfinderisch angesehen, bei dem in ein Substrat zumindest ein Graben geätzt wird, nach dem Ätzen des Grabens das Sub- strat mit einer Passivierungsschicht versehen wird, wobei das Abscheiden der Passivierungsschicht derart erfolgt, dass alle Seitenwandbereiche des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt werden, mindestens eine Halbleiterschicht mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden wird, wobei der Graben mit der Halbleiterschicht lateral derart überwachsen wird, dass er durch die Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird, und das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
Das Abscheiden von Zwischenschichten während des Abscheidens einer GaN-Halbleiterschicht oder einer GaN-haltigen Halblei- terschicht stellt einen weiteren selbständigen Erfindungsaspekt dar. Durch das Abscheiden von Zwischenschichten werden Kristallspannungen in der Halbleiterschicht verhindert, zumindest reduziert, so dass ein versetzungsärmeres Überwachsen des Grabens erreicht wird. Es wird demgemäß also auch ein Verfahren als erfinderisch angesehen, bei dem in ein Substrat zumindest ein Graben geätzt wird und der Graben mit mindestens einer GaN-Halbleiterschicht oder einer GaN-haltigen Halbleiterschicht lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter BiI- düng eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird, wobei während des Aufwachsens der Halbleiterschicht auf dem Substrat das Wachstum zumindest einmal unterbrochen wird und bei jeder Unterbrechung jeweils eine Zwischenschicht aufgewachsen wird, und bei dem das Bau- element in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen erläutert. Dabei zeigen
Figur 1 ein erstes Ausführungsbeispiel für ein erfindungsgemäßes Bauelement, anhand dessen eine erste Variante des erfindungsgemäßen Verfahrens erläutert wird,
Figur 2 ein zweites Ausführungsbeispiel der Erfindung, bei dem die Substratoberfläche passiviert wird,
Figur 3 ein drittes Ausführungsbeispiel der Erfindung, bei dem Zwischenschichten abgeschieden werden,
Figur 4 ein viertes Ausführungsbeispiel der Erfindung mit einer Laserstruktur und
Figur 5 ein fünftes Ausführungsbeispiel der Erfindung mit einer Feldeffekttransistorstruktur.
In den Figuren 1 bis 5 werden für identische oder vergleichbare Komponenten dieselben Bezugszeichen verwendet.
In der Figur 1 erkennt man ein Siliziumsubstrat 10, dessen Substratoberfläche 20 eine (111) Orientierung aufweist. Zur Herstellung der in der Figur 1 dargestellten Struktur wird auf die Oberfläche 20 des Siliziumsubstrats 10 zunächst eine fotolithographisch definierte Fotolackmaske in Form paralleler, in Silizium [1-10] -Richtung orientierter Streifen aufgebracht. Bei der Darstellung gemäß der Figur 1 würden sich diese Streifen in Z-Richtung erstrecken. Die Breite dieser Streifen beträgt 2 μm und der Abstand zwischen den Streifen jeweils 3 μm. Durch Trockenätzung mit einem SF6:02~ Plasma wird die Siliziumoberfläche 20 zwischen den Fotolackstreifen bis zu einer Tiefe von T=2 μm geätzt. Die Oberfläche 20 des Siliziumsubstrats 10 weist dann Gräben auf, die in der Figur 1 mit dem Bezugszeichen 30 gekennzeichnet sind. Die Breite b der Gräben beträgt ca. b = 3 μm. Die zwischen den Gräben 30 befindlichen Stege 40 weisen eine Breite B = 2 μm auf .
Nach dem Ätzen der Gräben 30 wird das Siliziumsubstrat 10 in Aceton und Propanol gereinigt und einer Ätzung mit einem H2SO4: H2O2: H2θ-Gemisch und gepufferter HF-Lösung unterzogen, wobei zwischen jedem einzelnen Schritt eine ausreichende Spülung mit deionisiertem Reinstwasser erfolgt.
Anschließend wird auf das so gereinigte Siliziumsubstrat 10 eine Halbleiterschicht, beispielsweise eine Galliumnitrit- Halbleiterschicht 50 abgeschieden. Als Ausgangsstoffe für die Epitaxie können alle geeigneten chemischen Verbindungen mit Gruppe-III bzw. Gruppe-V Elementen verwendet werden, die zum Abscheiden der gewünschten Galliumnitrit-Halbleiterschicht führen. Geeignet heißt in diesem Zusammenhang, dass die Verbindungen bei Raumtemperatur stabil sind, sich aber bei den für Nitrit-Epitaxie üblichen Temperaturen T>100°C zerlegen lassen. Verwendet werden können beispielsweise Trimethylgal- lium, Trimethyaluminium, Ammoniak und Arsin. Für die Epitaxie kann beispielsweise eine metallorganische Gasphasen-Epitaxie (MOCVD) oder eine andere Epitaxie-Methode, wie MBE oder HVPE, verwendet werden. Das Abscheiden der Galliumnitrit-Halbleiterschicht 50 erfolgt dabei derart, dass die Gräben 30 lateral überwachsen werden. Durch dieses laterale Überwachsen bildet sich auf dem nichtplanaren Siliziumsubstrat 10 eine geschlossene, planere Deckschicht, unter der sich gas-, insbesondere luftgefüllte Hohlräume 60 ausbilden. Auf die derart abgeschiedene Halbleiterschicht 50 können in üblicher, bekannter Weise elektrische, elektronische oder elektrooptische Bauelemente 70, beispielsweise im Rahmen weiterer Abscheideprozesse, an- geordnet werden. Die Anordnung der Bauelemente 70 auf der Halbleiterschicht 50 erfolgt dabei derart, dass diese oberhalb der gasgefüllten Hohlräume 60 liegen. Die Anordnung der Bauelemente 70 oberhalb der Hohlräume 60 führt nämlich zu einem besonders günstigen elektrischen und/oder optischen Verhalten der Bauelemente, was weiter unten im Zusammenhang mit den Ausführungsbeispielen gemäß Figur 4 und 5 noch näher im Detail erläutert werden wird.
In der Figur 2 ist ein zweites Ausführungsbeispiel der Erfin- düng gezeigt. Man erkennt, dass auf dem Siliziumsubstrat 10 nach dem Ätzen der Gräben 30 zunächst eine Passivierungs- schicht 100 aufgebracht wird, bevor die Galliumnitrit- Halbleiterschicht 50 ganzflächig auf dem Substrat 10 abgeschieden wird.
Die Bildung der Passivierungsschicht 100 wird wie folgt durchgeführt: Zunächst wird auf dem nichtplanaren Siliziumsubstrat 10 bei einer Temperatur von ca. 43O0C eine ca. 2 nm dicke Aluminiumarsenit (AlAs) -Schicht abgeschieden. Anschlie- ßend erfolgt das Wachstum einer ca. 30 nm dicken AlAs-Schicht bei einer Temperatur von 8250C. Das so gebildete Aluminiumar- senit-Schichtpaket wird durch Zufuhr von Ammoniak bei einer Temperatur von ca. 9600C nitriert, so dass eine Aluminiumnitrit (AlN) -Schicht bzw. Oberfläche erhalten wird. Danach wird auf der so gebildeten Aluminiumnitrit-Oberfläche eine ca. 50 nm dicke AlxGal_xN-Schicht (x>0) bei einer Temperatur von ca. 1150 °C abgeschieden; der Reaktordruck beträgt vorzugsweise ca. 50 mbar, und die Wachstumsrate ist vorzugsweise größer als 0,3 μm/h. Das Abscheiden dieser Schicht erfolgt durch ein Zuschalten von TMAl (Trimethyl-Aluminium) und TMGa (Trimethyl-Gallium) sowie Ammoniak. Die Wachstumsrate der AlxGai-χN-Schicht ergibt sich aus dem entsprechenden Angebot von TMAl und TMGa. Solche Schichten besitzen einen hohen Haftungsgrad an der Siliziumoberfläche 20 des Siliziumsubstrats 10, wodurch die gesamte Oberfläche, insbesondere auch die Seitenwände 105 der Gräben 30, vollständig bedeckt werden.
Das in dieser Weise gebildete Schichtpaket aus Aluminiumnitrit und der darauf aufgesetzten AlxGal-xN-Schicht ist in der Figur 2 als Passivierungsschicht 100 bezeichnet. Auf diese Passivierungsschicht 100 wird anschließend als Halbleiter- schicht eine GaN-Schicht 50 durch Zufuhr von TMGa und Ammoniak bei einer Temperatur von 11250C mit einer vertikalen Wachstumsrate von 0,5 μm/h und einem Reaktordruck von 200 mbar gewachsen. Nachdem sich die lateralen Wachstumsfronten geschlossen haben und die Gräben 30 unter Bildung der gasge- füllten Hohlräume 60 geschlossen sind, kann eine gebräuchliche Halbleiterstruktur für Transistoren, Leuchtdioden oder Laserdioden aus (In, Ga, Al) N-Schichten als Halbleiterbauelemente abgeschieden werden.
In der Figur 3 ist ein drittes Ausführungsbeispiel der Erfindung dargestellt. Man erkennt, dass beim Abscheiden der Galliumnitrat-Halbleiterschicht 50 zusätzliche Zwischenschichten 110 abgeschieden werden. Die Herstellung der Struktur gemäß Figur 3 erfolgt in folgenden Schritten: Das Substrat 10 wird unter Stickstoffatmosphäre zunächst auf eine Temperatur von 720 °C aufgeheizt. Der Wachstums-Start erfolgt durch Vorströmen mit TMAl für 10 Sekunden und anschließendem Zuschalten von Ammoniak mit einem Fluss von 1,5 l/min bei einem Reaktordruck von ca. 50 mbar. Die resultierende AlN-Nukleationsschicht dient gleichzeitig als Passivierungsschicht 100 und wird daher 50 nm dick gewachsen.
Anschließend beginnt das Wachstum der Galliumnitrit- Halbleiterschicht 50 durch Zufuhr TMGa und Ammoniak bei einer Temperatur von 1250C und einem Reaktordruck von 200 mbar sowie einer vertikalen Wachstumsrate von 0,5 μm/h. Das Wachstum der GaN-Schicht wird nach jeweils 0,5 μm - also einer Wachstumszeit von ca. 60 min vertikalen GaN-Wachstums unterbrochen und es wird eine ca. 8 nm dicke AlN-Schicht als Zwischenschicht 110 bei einer Temperatur von 10000C und einem Reaktordruck von 50 mbar sowie einer Wachstumsrate von 160 nm/h auf die GaN-Oberflache gewachsen. Anschließend wird wieder eine GaN-Schicht für 60 min aufgewachsen. Diese GaN/AlN- Abscheidung wird so oft wiederholt, bis sich eine geschlossene GaN-Oberflache 120 ergibt, auf die dann geeignete Bauelemente 70 aufgebracht bzw. abgeschieden werden können.
Bei dem Ausführungsbeispiel gemäß der Figur 3 sind zwei Zwischenschichten 110 in der Halbleiterschicht 50 untergebracht. Selbstverständlich ist die Anzahl der Zwischenschichten 110 so zu wählen, dass ein möglichst versetzungsarmes Wachstum der Galliumnitrit-Halbleiterschicht 50 erreicht wird.
In der Figur 4 ist ein viertes Ausführungsbeispiel der Erfindung gezeigt; bei diesem Beispiel werden auf der Galliumnitrit-Halbleiterschicht 50 optische Bauelemente in Form dreier Laser 300 aufgebracht.
Zur Herstellung der in der Figur 4 dargestellten Laserstruk- tur wird das Siliziumsubstrat 10 zunächst mit den Gräben 30 versehen und anschließend mit der Passivierungsschicht 100 passiviert. Nachfolgend wird auf der passivierten Siliziumoberfläche 20 eine Galliumnitrit-Halbleiterschicht 50 abgeschieden, wodurch die Gräben 30 unter Bildung gasgefüll- ter Hohlräume 60 überwachsen werden. Während des Abscheidens der Galliumnitrit-Halbleiterschicht 50 werden jeweils Zwischenschichten 110 abgeschieden, um Kristallversetzungen beim Wachstum der Galliumnitrit-Halbleiterschicht 50 zu vermeiden. Nachdem die Gräben 30 vollständig geschlossen sind, wird auf der Galliumnitrit-Halbleiterschicht 50 zunächst eine n- dotierte Kontaktschicht 200 aufgebracht. Auf der n-dotierten Kontaktschicht 200 wird eine lichtemittierende Schicht 210 und darauf eine Wellenleitermantelschicht 220 abgeschieden. Nachfolgend wird auf die Wellenleitermantelschicht 220 eine p-dotierte Kontaktschicht 230 abgeschieden, die eine obere Elektrodenschicht der Laserstruktur bildet.
Die Laserstruktur gemäß Figur 4 umfasst insgesamt drei kantenemittierende Laser 300, die das Licht jeweils parallel zur Längsrichtung der Gräben 30 bzw. parallel zur Längsrichtung der gasgefüllten Hohlräume 60 emittieren. Die optische Feldverteilung - in y-Richtung - der drei Laser 300 ist in der Figur 4 ebenfalls schematisch dargestellt. Man erkennt, dass sich die optische Feldverteilung Φ bis in die gasgefüllten Hohlräume 60 hineinerstreckt, jedoch aufgrund des hohen Brechzahlsprungs zwischen Halbleitermaterial und Gas von dem Siliziumsubstrat 10 getrennt bleibt. Dadurch, dass die optische Feldverteilung sich nicht bis in das Siliziumsubstrat hinein erstrecken kann, wird eine zusätzliche Lichtdämpfung bzw. Wellenleiterdämpfung durch das Siliziumsubstrat 10 verhindert .
Zur Herstellung der Laserstruktur gemäß Figur 4 im Einzelnen: Das Abscheiden der lateral überwachsenen Galliumnitrit- Halbleiterschicht 50 erfolgt entsprechend den im Zusammenhang mit den Figuren 1, 2 und 3 beschriebenen Verfahren, wobei eine Passivierung der Oberfläche 20 des Siliziumsubstrats 10 durch eine Passivierungsschicht 100 in Form einer 50 nm di- cken AlN-Nukleationsschicht erfolgt. Auf dieser Passivierungsschicht 100 wird die Galliumnitrit- Halbleiterschicht 50 abgeschieden, wobei zusätzlich jeweils eine 8 nm dünne AlN-Zwischenschicht 110 genau dann abgeschieden wird, wenn jeweils 500 nm Galliumnitrit in vertikaler Richtung gewachsen worden sind. Diese Prozedur wird wiederholt, bis die resultierende Galliumnitrit-Halbleiterschicht 50 die Gräben 30 lateral vollständig abschließt und die gasgefüllten Hohlräume 60 komplett abgedeckt sind.
Auf die so erhaltene, defektarme Galliumnitrit- Halbleiterschicht werden anschließend die bereits erläuterten Laser 300 aufgewachsen, die die genannten Schichten 200 bis 230 umfassen. Für die Herstellung der Laserdioden 300 sind nach Abschluss der Epitaxie weitere Prozesse notwendig, die den vertikalen Stromfluss und/oder die laterale, optische Wellenführung auf den Bereich oberhalb der gasgefüllten Hohlräume 60 begrenzen - dies ist in der Figur 4 durch schraffierte Zonen 300 angedeutet. Diese weiteren Prozesse können z. B. Ätzprozesse zur Definition eines Rippenwellen- leiters umfassen oder Implantationsprozesse zur Definition entsprechender Strompfade. Wichtig ist jedoch, dass die Laser 300 sowie die ggf. mit den Lasern 300 in Verbindung stehenden optischen Wellenleiter derart ausgerichtet sind, dass sich das Licht oberhalb und ggf. innerhalb der gasgefüllten Hohl- räume 60 ausbreitet, und zwar entlang der Längsrichtung der Hohlräume 60. Durch die entsprechende Anordnung der Laser 30 sowie die entsprechende Anordnung der Lichtausbreitungsrichtung ist sichergestellt, dass sich das Licht nicht innerhalb des Siliziumsubstrats 10 ausbreiten kann; dadurch, dass eine Ausbreitung des Lichts innerhalb des Siliziumsubstrats 10 vermieden wird, wird eine zusätzliche Wellenleiterdämpfung durch das Siliziumsubstrat 10 verhindert. Im Zusammenhang mit der zu vermeidenden zusätzlichen Lichtdämpfung durch das Si- liziumsubstrat 10 sei insbesondere darauf hingewiesen, dass Silizium für Wellenlängen unterhalb von 1,1 μm stark absorbierend ist. Wird also bei der Struktur gemäß Figur 4 Licht mit Wellenlängen unterhalb von 1,1 μm erzeugt und/oder durch Wellenleiter geführt, so ist es besonders wichtig, dass die optische Wellenführung von dem Siliziumsubstrat 10 räumlich getrennt bleibt; dies wird durch die entsprechende Anordnung der optischen Komponenten - wie beispielsweise Laser, Leuchtdioden und Wellenleiter - oberhalb der gasgefüllten Hohlräume 60 erreicht.
Ein weiterer Vorteil der Anordnung der Laser 300 oberhalb der gasgefüllten Hohlräume 60 ist außerdem darin zu sehen, dass Spiegelfacetten der Laser 300 auch durch Kristallspalten anstelle aufwendiger Ätzverfahren erzeugt werden können. Darüber hinaus wird aufgrund des relativ versetzungsarmen Aufwachsens der Galliumnitrit-Halbleiterschicht 50 ein sehr versetzungsarmes und hochwertiges Aufwachsen der Laserschichten ermöglicht, so dass die elektrischen Eigenschaften des Lasers ebenfalls sehr gut sind.
In der Figur 5 ist ein fünftes Ausführungsbeispiel der Erfindung gezeigt; bei diesem fünften Ausführungsbeispiel wird eine Feldeffekttransistorstruktur 400 mit mehreren Feldeffekttransistoren 405 auf der Galliumnitrit-Halbleiterschicht 50 abgeschieden. Die Herstellung der lateral überwachsenen Halbleiternitritschicht 50 erfolgt entsprechend den Ausführungsbeispielen gemäß den Figuren 1 bis 4, wobei eine Passivierung der Oberfläche 20 des nichtplanaren Siliziumsub- strats 10 nach Deposition der Nukleationsschicht mittels einer 50 nm dicken AlN-Schicht erfolgt. Dann wird eine GaN- Schicht vertikal bis zu einer Dicke von 500 nm auf den Stegen 40 gewachsen, und anschließend wird eine 8 nm dünne AlN- Zwischenschicht 110 abgeschieden. Die nun folgende GaN- Schicht wird hauptsächlich lateral gewachsen, bis sich die GaN-Schicht schließt, so dass die GaN-Dicke über der AlN- Zwischenschicht 110 kleiner als ca. 1 μm bleibt. Auf die so erhaltende defektarme Galliumnitrit-Halbleiterschicht 50 wird eine undotierte, ca. 30 nm dicke AlGaN-Deckschicht 410 ganz- flächig aufgewachsen. Die Grenzschicht zwischen der Galliumnitrit-Halbleiterschicht 50 und der AlGaN-Deckschicht 410 ist die elektrisch aktive Zone der Feldeffekttransistorstruktur 400. Die Leitfähigkeit der Feldeffekttransistorstruktur 400 wird durch Polarisationsla- düngen erzeugt.
Für die Herstellung der Transistorstruktur 400 gemäß der Figur 5 sind nach Durchführung bzw. Abschluss der Epitaxie weitere Prozesse nötig, die den Ladungsträgerkanal der FeId- effekttransistoren 405 auf den Bereich oberhalb der gasgefüllten Hohlräume 60 begrenzen. Hierzu müssen die fotolithographischen Definitionen der Kontaktbereiche (Source- Gate-Drain) auf die entsprechenden lateral überwachsenen Bereiche bzw. die gasgefüllten Hohlräume 60 eingeschränkt werden - dies ist in der Figur 5 durch die schraffierten Bereiche 405 angedeutet.
Ein wesentlicher Vorteil der Anordnung der Transistoren 405 oberhalb der gasgefüllten Hohlräume 60 besteht darin, dass durch die Gasfüllung eine elektrische Trennung zu dem Siliziumsubstrat 10 erreicht wird, so dass parasitäre Kapazitäten durch eine elektrische Ankopplung an das Siliziumsubstrat 10 vermieden werden; denn die gasgefüllten Hohlräume 60 rufen eine hohe elektrische Isolation hervor. Dadurch, dass die gasgefüllten Hohlräume 60 parasitäre Kapazitäten zu dem und in dem Siliziumsubstrat 10 vermeiden, wird beispielsweise die üblicherweise RC-begrenzte Grenzfrequenz der Transistoren 405 deutlich erhöht. Trotzdem liegen die Transistoren 405 noch nahe genug an dem als thermische Masse fungierenden Siliziumsubstrat 10, so dass thermische Verluste bzw. Abwärme der Transistoren 405 in das Substrat 10 abgeführt werden können.
Durch das sehr versetzungsarme Wachsen der Galliumnitrit- Schicht 50 wird im Übrigen auch erreicht, dass im Kanalbereich der Transistoren 405 relativ wenige Kristallversetzungen auftreten; eine zusätzliche Ladungsträgerstreuung durch Versetzungen wird somit ebenfalls vermieden, wodurch die transitzeitbegrenzte Grenzfrequenz der Transistoren 405 deutlich erhöht wird.
Da Transistoren sehr kleine Bauelemente sind, werden die Gräben 30 und damit die Hohlräume 60 vorzugsweise möglichst schmal gewählt, beispielsweise nur wenig größer als die Tran- sistoren 405, um eine möglichst gute Wärmeabführung sicherzustellen. Bezugszeichen
10 Siliziumsubstrat
20 Substratoberfläche 30 Gräben
40 Stege
50 Galliumnitrit-Halbleiterschicht
60 Hohlräume
70 Bauelemente 100 Passivierungsschicht
105 Seitenwände
110 Zwischenschichten
120 GaN-Oberfläche
200 n-dotierte Kontaktschicht 210 lichtemittierende Schicht
220 Wellenleitermantelschicht
230 p-dotierte Kontaktschicht
300 Laser
400 Feldeffekttransistorstruktur 405 Feldeffekttransistoren
410 AlGaN-Deckschicht

Claims

Patentansprüche
1. Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements (70, 300, 405), bei dem — in ein Substrat (10) zumindest ein Graben (30) geätzt wird,
- der Graben mit mindestens einer Halbleiterschicht
(50) lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter Bildung eines gas- gefüllten, insbesondere luftgefüllten Hohlraums (60) vollständig abgedeckt wird und
— das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird, wobei — der aktive Bereich des Bauelements oberhalb des Hohlraumes angeordnet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Bauelement ein optoelektronisches Bauelement herge- stellt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass eine optisch aktive Zone des optoelektronischen Bauelements oberhalb des Hohlraumes angeordnet wird.
4. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Bauelement ein optoelektronisches Bauelement mit einem Wellenleiter hergestellt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Längsrichtung des Wellenleiters parallel zur Längsrichtung des Hohlraumes angeordnet wird.
6. Verfahren nach einem der voranstehenden Ansprüche 2 bis 5, dadurch gekennzeichnet, dass als optoelektronisches Bauelement ein lichtemittierendes Element, insbesondere eine Leuchtdiode oder ein Laser, oder ein Detektorelement, insbesondere eine Photodiode, hergestellt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass als optoelektronisches Bauelement ein kantenemittieren- der Laser hergestellt wird, dessen Emissionsrichtung parallel zur Längsrichtung des Hohlraumes verläuft.
8. Verfahren nach einem der voranstehenden Ansprüche, da- durch gekennzeichnet, dass als Bauelement ein Transistor hergestellt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass als Transistor ein Feldeffekttransistor hergestellt wird und der Kanalbereich des Transistors oberhalb des Hohlraums angeordnet wird.
10. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass oberhalb des Hohlraumes sowohl ein Transistor als auch ein optoelektronisches Bauelement hergestellt wird und dass die beiden Bauelemente elektrisch unter Bildung einer optoelektronischen Baueinheit miteinander verbunden werden.
11. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat ein Silizium- Substrat verwendet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Oberfläche des Substrats eine (111) -Orientierung aufweist und die Längsrichtung des Hohlraumes entlang einer (1 -1 0) -Substratorientierung oder einer (1 1 -2)-
Substratorientierung angeordnet wird.
13. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als die mindestens eine Halbleiterschicht eine Nitrid-Schicht gebildet wird, insbesondere auf Basis eines oder mehrerer Elemente der Gruppe III des Periodensystems.
14. Verfahren nach einem der voranstehenden Ansprüche, da- durch gekennzeichnet, dass als Halbleiterschicht eine
GaN-Schicht oder eine GaN-haltige Schicht auf dem Substrat abgeschieden wird.
15. Verfahren nach einem der voranstehenden Ansprüche, da- durch gekennzeichnet, dass nach dem Ätzen des Grabens das Substrat mit einer Passivierungsschicht (100) versehen wird und die Halbleiterschicht mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Abscheiden der Passivierungsschicht derart erfolgt, dass alle Seitenwandbereiche (105) des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt wer- den.
17. Verfahren nach einem der voranstehenden Ansprüche 15 o- der 16, dadurch gekennzeichnet, dass die Passivierungsschicht als Nukleationsschicht für das Auf- wachsen der Halbleiterschicht verwendet wird.
18. Verfahren nach einem der voranstehenden Ansprüche 15 bis
17, dadurch gekennzeichnet, dass die Passivierungsschicht durch eine Umwandlung der Oberfläche des Substrates gebildet wird.
19. Verfahren nach einem der voranstehenden Ansprüche 15 bis
18, dadurch gekennzeichnet, dass die Passivierungsschicht derart gebildet wird, dass sie elektrisch leitfähig ist.
20. Verfahren nach einem der voranstehenden Ansprüche 15 bis
19, dadurch gekennzeichnet, dass die Passivierungs- schicht durch ein Schichtpaket bestehend aus mehreren Einzel-Passivierungsschichten gebildet wird.
21. Verfahren nach einem der voranstehenden Ansprüche 15 bis 20, dadurch gekennzeichnet, dass als Passivierungs- schicht eine AlN- oder eine AlxGai-xN-Schicht oder ein Schichtpaket mit mindestens einer AlN- und mindestens einer AlxGai_xN-Schicht auf dem Substrat abgeschieden wird.
22. Verfahren nach einem der voranstehenden Ansprüche 15 bis
21, dadurch gekennzeichnet, dass zur Bildung der Passi- vierungss'chicht zunächst eine AlAs-Schicht abgeschieden wird und diese AlAs-Schicht anschließend unter Bildung einer AlN-Schicht nitriert wird.
23. Verfahren nach einem der voranstehenden Ansprüche 21 bis
22, dadurch gekennzeichnet, dass auf der AlN-Schicht eine AlxGai-xN-Schicht abgeschieden wird.
24. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass während des Aufwachsens der GaN-Halbleiterschicht oder der GaN-haltigen Halbleiterschicht auf dem Substrat das Wachstum zumindest einmal unterbrochen wird und bei jeder Unterbrechung jeweils eine Zwischenschicht (110) aufgewachsen wird.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Zwischenschicht derart beschaffen ist, dass sie eine kompressive Verspannung erzeugt.
26. Verfahren nach einem der voranstehenden Ansprüche 24 o- der 25, dadurch gekennzeichnet, dass als Zwischenschicht eine AlN-Schicht aufgewachsen wird.
27. Verfahren nach einem der voranstehenden Ansprüche 24 bis 26, dadurch gekennzeichnet, dass die Dicke jeder Zwi- schenschicht zwischen 7 nm und 9 nm, vorzugsweise 8 nm, beträgt .
28. Verfahren nach einem der voranstehenden Ansprüche 24 bis 27, dadurch gekennzeichnet, dass das Wachstum der Zwischenschichten bei einer Temperatur zwischen 900 und 1100 Grad Celsius, vorzugsweise bei 1000 Grad Celsius, durchgeführt wird.
29. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine Mehrzahl paralleler Gräben in das Substrat geätzt wird, wobei der Abstand der Gräben kleiner als die Breite der Gräben gewählt wird.
30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass die Tiefe der Gräben mindestens 1 μm, vorzugsweise 2-4 μm beträgt.
31. Verfahren nach einem der voranstehenden Ansprüche 29 o- der 30, dadurch gekennzeichnet, dass die Breite der Gräben mindestens 2 μm, vorzugsweise 5 μm bis 10 μm, beträgt .
32. Verfahren nach einem der voranstehenden Ansprüche 29 bis 31, dadurch gekennzeichnet, dass die Breite zwischen jeweils zwei benachbarten Gräben befindlicher Stege (40) maximal 2 μm beträgt und vorzugsweise kleiner als 1 μm ist.
33. Elektrisches und/oder optisches Bauelements, mit
- einem Substrat (10) mit zumindest einem Graben (30),
- wobei der Graben mit mindestens einer Halbleiterschicht lateral derart überwachsen ist, dass er von der Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums (60) vollständig abgedeckt ist, — wobei der aktive Bereich des Bauelements in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert ist und — wobei" der aktive Bereich des Bauelements oberhalb des Hohlraumes (60) angeordnet ist.
34. Bauelement nach Anspruch 33, dadurch gekennzeichnet, dass das Bauelement ein optoelektronisches Bauelement ist.
35. Bauelement nach einem der voranstehenden Ansprüche 33 bis 34, dadurch gekennzeichnet, dass das Bauelement einen Wellenleiter aufweist.
36. Bauelement nach Anspruch 35, dadurch gekennzeichnet, dass die Längsrichtung des Wellenleiters parallel zur Längsrichtung des Hohlraumes angeordnet ist.
37. Bauelement nach einem der voranstehenden Ansprüche 33 bis 36, dadurch gekennzeichnet, dass das Bauelement ein lichtemittierendes Element, insbesondere eine Leuchtdiode oder ein Laser, oder ein Detektorelement, insbesondere eine Photodiode, ist.
38. Bauelement nach einem der voranstehenden Ansprüche 33 bis 37, dadurch gekennzeichnet, dass das Bauelement ein kantenemittierender Laser ist, dessen Emissionsrichtung parallel zur Längsrichtung des Hohlraumes verläuft.
39. Bauelement nach einem der voranstehenden Ansprüche 33 bis 38, dadurch gekennzeichnet, dass das Bauelement ein Transistor ist.
40. Bauelement nach Anspruch 39, dadurch gekennzeichnet, dass der Transistor ein Feldeffekttransistor ist und der Kanalbereich des Transistors oberhalb des Hohlraums angeordnet ist.
41. Bauelement nach einem der voranstehenden Ansprüche 33 bis 40, dadurch gekennzeichnet, dass oberhalb des Hohlraumes sowohl ein Transistor als auch ein optoelektronisches Bauelement angeordnet ist und dass diese beiden Bauelemente elektrisch unter Bildung einer optoelektronischen Baueinheit miteinander verbunden sind.
42. Verfahren zum Herstellen eines Bauelements, bei dem
— in ein Substrat zumindest ein Graben geätzt wird,
— nach dem Ätzen des Grabens das Substrat mit einer Passivierungsschicht versehen wird, wobei das Abscheiden der Passivierungsschicht derart erfolgt, dass alle Seitenwandbereiche des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt werden,
— mindestens eine Halbleiterschicht mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden wird, wobei der Graben mit der Halbleiterschicht lateral derart überwachsen wird, dass er durch die Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird und - das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
43. Verfahren nach Anspruch 42, dadurch gekennzeichnet, dass die Passivierungsschicht eine Nukleationsschicht für das
Aufwachsen der Halbleiterschicht bildet.
44. Verfahren nach einem der voranstehenden Ansprüche 42 o- der 43, dadurch gekennzeichnet, dass die Passivierungsschicht durch eine Umwandlung der Oberfläche des Substrates gebildet wird.
45. Verfahren nach einem der voranstehenden Ansprüche 42 bis
44, dadurch gekennzeichnet, dass die Passivierungs- schicht derart gebildet wird, dass sie elektrisch leitfähig ist.
46. Verfahren nach einem der voranstehenden Ansprüche 42 bis
45, dadurch gekennzeichnet, dass die Passivierungs- schicht durch ein Schichtpaket bestehend aus mehreren Einzel-Passivierungsschichten gebildet wird.
47. Verfahren nach einem der voranstehenden Ansprüche 42 bis
46, dadurch gekennzeichnet, dass als Passivierungs- schicht eine AlN oder eine AlxGai-xN-Schicht oder ein Schichtpaket mit mindestens einer AlN und mindestens ei- ner AlxGai_xN-Schicht auf dem Substrat abgeschieden wird.
48. Verfahren nach Anspruch 47, dadurch gekennzeichnet, dass zur Bildung der Passivierungsschicht zunächst eine AlAs- Schicht abgeschieden wird und diese AlAs-Schicht an- schließend unter Bildung einer AlN-Schicht nitriert wird.
49. Verfahren nach einem der voranstehenden Ansprüche 47 o- der 48, dadurch gekennzeichnet, dass auf die AlN-Schicht eine AlxGai-xN-Schicht abgeschieden wird.
50. Verfahren zum Herstellen eines Bauelements, bei dem
- in ein Substrat zumindest ein Graben geätzt wird und
- der Graben mit mindestens einer GaN-Halbleiterschicht oder einer GaN-haltigen Halbleiterschicht lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird, - wobei während des Aufwachsens der Halbleiterschicht auf dem Substrat das Wachstum zumindest einmal unterbrochen wird und bei jeder Unterbrechung jeweils eine Zwischenschicht aufgewachsen wird und - das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
51. Verfahren Anspruch 50, dadurch gekennzeichnet, dass die Zwischenschicht derart beschaffen ist, dass sie eine kompressive Verspannung erzeugt.
52. Verfahren nach einem der voranstehenden Ansprüche 50 o- der 51, dadurch gekennzeichnet, dass als Zwischenschicht eine AlN-Schicht aufgewachsen wird.
53. Verfahren nach einem der voranstehenden Ansprüche 50 bis
52, dadurch gekennzeichnet, dass die Dicke jeder Zwi- schenschicht zwischen 7 nm und 9 nm, vorzugsweise 8 ran beträgt .
54. Verfahren nach einem der voranstehenden Ansprüche 50 bis
53, dadurch gekennzeichnet, dass das Wachstum der Zwi- schenschichten bei einer Temperatur zwischen 900 und
1100 Grad Celsius, vorzugsweise bei 1000 Grad Celsius durchgeführt wird.
55. Verfahren nach einem der voranstehenden Ansprüche 1 bis 32 oder 33 bis 54, dadurch gekennzeichnet, dass die Gräben (30) derart angeordnet werden, dass die zwischen den Gräben stehen bleibenden Stege (40) eine Säulenstruktur, insbesondere ein hexagonales Gitter bilden.
56. Verfahren nach einem der voranstehenden Ansprüche 1 bis 32 oder 33 bis 55, dadurch gekennzeichnet, dass das Substrat aus SOI-Material besteht und der Graben bzw. die Gräben (30) bis zur vergrabenen Isolationsschicht geätzt werden.
EP06722565A 2005-03-07 2006-03-01 Verfahren zum herstellen eines bauelements Withdrawn EP1856720A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005010821A DE102005010821B4 (de) 2005-03-07 2005-03-07 Verfahren zum Herstellen eines Bauelements
PCT/DE2006/000399 WO2006094487A2 (de) 2005-03-07 2006-03-01 Verfahren zum herstellen eines bauelements

Publications (1)

Publication Number Publication Date
EP1856720A2 true EP1856720A2 (de) 2007-11-21

Family

ID=36914654

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06722565A Withdrawn EP1856720A2 (de) 2005-03-07 2006-03-01 Verfahren zum herstellen eines bauelements

Country Status (4)

Country Link
US (1) US20080048196A1 (de)
EP (1) EP1856720A2 (de)
DE (1) DE102005010821B4 (de)
WO (1) WO2006094487A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557002B2 (en) 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
FR2976120A1 (fr) 2011-06-01 2012-12-07 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant au moins un guide d'ondes coplanaire
GB201112327D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers
CN103117294B (zh) 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
US9018754B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US9793389B1 (en) * 2016-06-15 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Apparatus and method of fabrication for GaN/Si transistors isolation
DE102017108435A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
EP1104031B1 (de) * 1999-11-15 2012-04-11 Panasonic Corporation Nitrid-Halbleiterlaserdiode und deren Herstellungsverfahren
DE10041285A1 (de) * 2000-08-22 2002-03-07 Univ Berlin Tech Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten
KR100344103B1 (ko) * 2000-09-04 2002-07-24 에피밸리 주식회사 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US7514045B2 (en) * 2002-01-18 2009-04-07 Avery Dennison Corporation Covered microchamber structures
EP1970969B1 (de) * 2002-05-15 2010-02-24 Panasonic Corporation Lichtemittierendes Halbleiterelement
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7009272B2 (en) * 2002-12-28 2006-03-07 Intel Corporation PECVD air gap integration
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006094487A3 *

Also Published As

Publication number Publication date
WO2006094487A3 (de) 2006-12-28
WO2006094487A2 (de) 2006-09-14
DE102005010821A1 (de) 2006-09-14
DE102005010821B4 (de) 2007-01-25
US20080048196A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
DE102005010821B4 (de) Verfahren zum Herstellen eines Bauelements
DE69633203T2 (de) Halbleiterlaservorrichtungen
DE60017637T2 (de) Verfahren zum Trennen einer epitaktischen Schicht von einem Substrat und ihre Übertragung auf ein anderes Substrat
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112013004345B4 (de) Halbleiter-Einheit und Verfahren zu deren Herstellung
DE60025407T2 (de) Struktur und Herstellungsverfahren einer Nitrid-Laserdiode mit asymmetrischem Wellenleiter
DE102005005635A1 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
DE102016208717B4 (de) Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
DE112006001847T5 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
WO2009143813A1 (de) Kantenemittierender halbleiterlaser mit phasenstruktur
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2191548B1 (de) Strahlungsemittierendes bauelement
EP3224917A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelementes
DE112014002691T5 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102011077542B4 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102013106774A1 (de) Verfahren zur Herstellung einer Halbleiter-LED
DE19819259A1 (de) Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
WO2009103266A2 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102018105208B4 (de) Halbleiterschichtenfolge und ein darauf basierendes Halbleiterbauelement
EP3365922B1 (de) Quantenpunkt-basierter lichtemitter, insbesondere zur einzelphotonenemission, und verfahren zu dessen herstellung
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
KR100698015B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070925

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1110992

Country of ref document: HK

RBV Designated contracting states (corrected)

Designated state(s): AT BE BG CH CY CZ DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: AZZURRO SEMICONDUCTORS AG

17Q First examination report despatched

Effective date: 20120917

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130328

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1110992

Country of ref document: HK