WO1991020129A1 - Circuit for limiting the rate of increase in the signal level of output signals of integrated circuits - Google Patents

Circuit for limiting the rate of increase in the signal level of output signals of integrated circuits Download PDF

Info

Publication number
WO1991020129A1
WO1991020129A1 PCT/DE1991/000374 DE9100374W WO9120129A1 WO 1991020129 A1 WO1991020129 A1 WO 1991020129A1 DE 9100374 W DE9100374 W DE 9100374W WO 9120129 A1 WO9120129 A1 WO 9120129A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
output
signal
differential amplifier
rate
Prior art date
Application number
PCT/DE1991/000374
Other languages
German (de)
French (fr)
Inventor
Oliver Fischer
Hans-Peter Klose
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO1991020129A1 publication Critical patent/WO1991020129A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Definitions

  • the invention relates to a circuit for limiting the rate of signal rise of output signals of integrated circuits.
  • Output transistors from integrated circuits are usually designed so that a required, maximum, capacitive load and a required, assigned signal rise time can be used. This means that with a smaller, capacitive load, very steep-edged output signals are generated, that is to say that the signal rise speed is dependent on the capacitive load.
  • One measure for reducing the interference radiation emitted by a device is to limit the rate of increase of signals, in particular digital signals. len, which connect different integrated circuits of a control unit. This measure, known per se, considerably reduces the high-frequency voltage component contained in the output signals.
  • external driver modules which are arranged directly at the output of the integrated circuit and limit the rate of signal rise.
  • driver strength in the circuit by software-controlled parallel connection of driver transistors.
  • the load dependency for the respective driver strength is also retained here.
  • a reference signal is generated and the output signal is correspondingly tracked, and the signal rise rate of the output signal is determined by a differentiating element and a correction signal for tracking the output signal is derived therefrom.
  • the circuit is able to output signals with defi generate slew rate.
  • Circuit can be integrated on an integrated circuit with components of digital signal processing.
  • the load dependency of the signal rate of rise of the output signals is eliminated for a large, capacitive load range without having to use special software or external hardware.
  • the IC output voltage follows an internally generated reference edge that is independent of the external circuitry.
  • the circuit is able to adjust to capacitive loads that change during operation and to maintain a predetermined signal rate of increase.
  • a correction signal is formed which corrects the amplifier output voltage in such a way that a too rapid rise in the output signal, as would occur without this correction measure in the start-up range (output voltage ⁇ -C 1.5 V; 10 to 20 ns) would occur, is prevented.
  • a reduction of the interference radiation can be achieved by using the circuit in integrated circuits. This makes a contribution to the functional reliability of control units. Furthermore, necessary measures for processing input signals on integrated circuits, e.g. by filtering out interference signals, can be eliminated or reduced.
  • FIG. 1 shows a basic circuit diagram of a circuit for limiting the signal slew rate of output signals of integrated circuits
  • FIG. 2 shows a concrete embodiment of a circuit according to the basic circuit diagram according to FIG. 1.
  • Fig. 1 is an essentially mirror-image circuit consisting of an upper part for rising flanks and a lower part (with reversed polarities) for falling flanks.
  • the upper part for rising edges is described:
  • a current source I ⁇ _ which can be connected to the non-inverting input of a differential amplifier V ] _ ' via a switch S_ when the input signal changes from' 0 'to' 1 '.
  • the inverting input of the differential amplifier V ⁇ _ is connected to the circuit output, which is represented by an external, capacitive load CL.
  • the output of the differential amplifier V ⁇ _ is connected to the gate of an output transistor MP.
  • the other two transistor connections are each connected to a voltage source VCC and the output of the circuit CL.
  • a differentiating element DDT1 is also provided between the output of the circuit CL and the differential amplifier V] _.
  • the non-inverting input of the differential amplifier V] has a connection with a capacitance C__.
  • the circuit part shown has the following function: the output and input should initially be at logic '0', corresponding to 0 V. If the input is set to logic '1', the capacitance Ci is connected to the current source I ⁇ via the switches S ⁇ . The voltage across the capacitance changes according to the following equation: •
  • the differentiating element DDT1 contains an RC element and differentiates the voltage across the capacitance L and forms a correction signal which is fed to the differential amplifier V ] _. This corrects the amplifier output voltage in such a way that a too rapid rise in the output signal in the start-up range (output voltage «- 1.5 V) is prevented.
  • an internal reference signal with a certain signal slew rate is thus generated generated via the capacitance C__ and the output signal tracked accordingly.
  • the signal rise speed at the output CL is determined via the differentiating element DDT1 and corresponding difference signals are fed to the differential amplifier V ⁇ _ for a correction .
  • the lower part of the circuit in FIG. 1 consists of the differential amplifier V2, the capacitor Ci, a differentiator DDT2 and an output transistor MN.
  • This circuit part operates in accordance with the previously described first circuit part when the input signal changes from logic '1' to '0'.
  • the circuits Hi and H2 shown further at the outputs of the differential amplifiers V ⁇ _ and V2 ensure that the output transistors MP and MN are never at the same time in the conductive state.
  • the rising edge is generated here with the capacitances C27 and C28 and with the current IREF1.
  • the falling edge is generated with the capacitances C21 and C22 and with the current IREF2.
  • the reference signal and output signal can be divided capacitively. This takes place through the capacitance pairs C21 / C22. 23 / C24, 25 / C26 and ⁇ ⁇ C27 / 28 • The capacitive division also achieves a better control characteristic.

Abstract

The invention relates to a circuit for limiting the rate of increase in the signal level of output signals of integrated circuits. According to the invention, the circuit is integrated into the integrated circuit; a reference signal is generated in the circuit and the output signal then controlled. The rate of increase in the signal level of the output signal is determined by a differential element (DDT1, DDT2) and used to derive a correction signal for controlling the output signal.

Description

- 1 - - 1 -
10 Schaltung zur Begrenzung der Signalanstiegsgeschwindig- keit von Ausqangssiqnalen integrierter Schaltkreise10 Circuit for limiting the signal rise speed of output signals of integrated circuits
1515
Stand der TechnikState of the art
Die Erfindung betrifft eine Schaltung zur Begrenzung der Sig¬ nalanstiegsgeschwindigkeit von Ausgangssignalen integrierter 20 Schaltkreise.The invention relates to a circuit for limiting the rate of signal rise of output signals of integrated circuits.
Ausgangstransistoren von integrierten Schaltungen werden übli¬ cherweise so ausgelegt, daß mit einer geforderten, maximalen, kapazitiven Last und einer geforderten, zugeordneten Signalan- 25 stiegszeit gearbeitet werden kann. Dies führt dazu, daß bei einer kleineren, kapazitiven Belastung sehr steilflankige Aus¬ gangssignale entstehen, das heißt, daß die Signalanstiegsge¬ schwindigkeit abhängig von der kapazitiven Belastung ist.Output transistors from integrated circuits are usually designed so that a required, maximum, capacitive load and a required, assigned signal rise time can be used. This means that with a smaller, capacitive load, very steep-edged output signals are generated, that is to say that the signal rise speed is dependent on the capacitive load.
30 Solche steilflankige .Ausgangssignale. enthalten einen erhebli¬ chen, hochfrequenten Spannungsanteil, der bei modernen Steuer¬ geräten oder anderen elektronischen Geräten das abgestrahlte30 Such steep-edged output signals. contain a considerable, high-frequency voltage component, which in modern control devices or other electronic devices the radiated
' Störspektrum erhöht und die elektromagnetische Verträglich- f keit ungünstig beeinflußt.'' Interference spectrum increased and electromagnetic compatibility adversely affected.
. 35. 35
Eine Maßnahme zur Verringerung der von einem Gerät emittier¬ ten Störstrahlung besteht in der Begrenzung der Anstiegsge¬ schwindigkeit von Signalen, insbesondere von digitalen Signa- len, die verschiedene integrierte Schaltungen eines Steuerge¬ räts verbinden. Durch diese an sich bekannte Maßnahme wird der in den Ausgangssignalen enthaltene, hochfrequente Spannungsanteil erheblich reduziert.One measure for reducing the interference radiation emitted by a device is to limit the rate of increase of signals, in particular digital signals. len, which connect different integrated circuits of a control unit. This measure, known per se, considerably reduces the high-frequency voltage component contained in the output signals.
Dazu sind verschiedene, externe Maßnahmen, das heißt Zusatz¬ maßnahmen, die nicht unmittelbar im integrierten Schaltkreis enthalten sind, zur Begrenzung der Signalanstiegsgeschwindig¬ keit bekannt:Various external measures, that is to say additional measures, which are not directly contained in the integrated circuit, for limiting the rate of signal rise are known for this purpose:
Es ist bekannt, die Ausgänge von integrierten Schaltungen mit externen Kondensatoren kapazitiv zu belasten. Die Lastabhän¬ gigkeit bleibt auch hier erhalten.It is known to capacitively load the outputs of integrated circuits with external capacitors. The load dependency is also retained here.
Weiter sind externe Treiberbausteine bekannt, welche unmittel¬ bar am Ausgang des integrierten Schaltkreises angeordnet wer¬ den und die Signalanstiegsgeschwindigkeit begrenzen.Furthermore, external driver modules are known which are arranged directly at the output of the integrated circuit and limit the rate of signal rise.
Weiter ist es bekannt, durch software-gesteuertes Parallel- schalten von Treibertransistoren die Treiberstärke im Schalt¬ kreis zu programmieren. Auch hier bleibt die Lastabhängigkeit für die jeweilige Treiberstärke erhalten.It is also known to program the driver strength in the circuit by software-controlled parallel connection of driver transistors. The load dependency for the respective driver strength is also retained here.
Die vorstehend genannten Softwaremaßnahmen bzw. die Beschal- tungen mit externen Bauteilen ist aufwendig, wobei dennoch eine Lastabhängigkeit erhalten bleibt, so daß die Schaltung nicht in der Lage ist, sich auf während des Betriebes wech¬ selnde, kapazitive Lasten einzustellen und eine vorgegebene Signalanstiegsgeschwindigkeit beizubehalten.The software measures mentioned above or the wiring with external components is complex, but a load dependency is still retained, so that the circuit is not able to adjust to capacitive loads that change during operation and to maintain a predetermined signal rate of increase .
Vorteile der ErfindungAdvantages of the invention
In der erfindungsgemäßen Schaltung wird ein Referenzsignal er¬ zeugt und das Ausgangssignal entsprechend nachgeführt und zu- dem durch ein Differenzierglied die Signalanstiegsgeschwindig¬ keit des Ausgangssignals bestimmt und daraus ein Korrektursig¬ nal für die Nachführung des Ausgangssignals abgeleitet. Da¬ durch ist die Schaltung in der Lage, Ausgangssignale mit defi- nierter Anstiegsgeschwindigkeit (Slewrate) zu erzeugen. DieIn the circuit according to the invention, a reference signal is generated and the output signal is correspondingly tracked, and the signal rise rate of the output signal is determined by a differentiating element and a correction signal for tracking the output signal is derived therefrom. As a result, the circuit is able to output signals with defi generate slew rate. The
Schaltung kann auf einem integrierten Schaltkreis mit Kompo¬ nenten der digitalen Signalverarbeitung integriert werden.Circuit can be integrated on an integrated circuit with components of digital signal processing.
Die Lastabhängigkeit der Signalanstiegsgeschwindigkeit der Ausgangssignale wird für einen großen, kapazitiven Lastbe¬ reich eliminiert, ohne spezielle Software oder externe Hard¬ ware einsetzen zu müssen. Die IC-Ausgangsspannung folgt bei einem Signalwechsel einer intern erzeugten Referenzflanke, die unabhängig von der externen Beschaltung ist. Dadurch ist die Schaltung in der Lage, sich auf während des Betriebes wechselnde, kapazitive Lasten einzustellen und eine vorgege¬ bene Signalanstiegsgeschwindigkeit beizubehalten.The load dependency of the signal rate of rise of the output signals is eliminated for a large, capacitive load range without having to use special software or external hardware. When a signal changes, the IC output voltage follows an internally generated reference edge that is independent of the external circuitry. As a result, the circuit is able to adjust to capacitive loads that change during operation and to maintain a predetermined signal rate of increase.
Durch Differenzieren der Ausgangsspannung mit Hilfe des Diffe¬ renzierglieds wird ein Korrektursignal gebildet, welches die Verstärkerausgangsspannung so korrigiert, daß ein zu schnel¬ ler Anstieg des Ausgangssignals, wie er ohne diese Korrektur¬ maßnahme im Anlaufbereich (Ausgangsspannung <-C 1,5 V; 10 bis 20 ns) auftreten würde, verhindert wird.By differentiating the output voltage with the aid of the differentiating element, a correction signal is formed which corrects the amplifier output voltage in such a way that a too rapid rise in the output signal, as would occur without this correction measure in the start-up range (output voltage <-C 1.5 V; 10 to 20 ns) would occur, is prevented.
Durch Einsatz der Schaltung in integrierten Schaltkreisen ist eine Verringerung der Störstrahlung erreichbar. Damit wird ein Beitrag zur Funktionssicherheit von Steuergeräten gelei- stet. Weiter können gegebenenfalls notwendige Maßnahmen zur Aufbereitung von Eingangssignalen an integrierten Schaltun¬ gen, z.B. durch Ausfiltern von Störsignalen, entfallen oder reduziert werden.A reduction of the interference radiation can be achieved by using the circuit in integrated circuits. This makes a contribution to the functional reliability of control units. Furthermore, necessary measures for processing input signals on integrated circuits, e.g. by filtering out interference signals, can be eliminated or reduced.
Es sind dazu keine speziellen, aufwendigen Hardwaremaßnahmen notwendig, was zu einer Verringerung der notwendigen Bauele¬ mentezahl und somit ebenfalls zur Erhöhung der Funktions¬ sicherheit beiträgt. Spezielle Softwaremaßnahmen sind eben¬ falls nicht erforderlich. ZeichnungNo special, complex hardware measures are necessary for this, which contributes to a reduction in the number of components required and thus also to an increase in functional reliability. Special software measures are also not necessary. drawing
Die Erfindung wird anhand der Zeichnung näher erläutert .The invention is explained in more detail with reference to the drawing.
Es zeigen:Show it:
Fig. 1 ein Prinzipschaltbild einer Schaltung zur Begrenzung der Signalanstiegsgeschwindigkeit von Ausgangssignalen integrierter Schaltkreise,1 shows a basic circuit diagram of a circuit for limiting the signal slew rate of output signals of integrated circuits,
Fig. 2 eine konkrete Ausführung einer Schaltung entsprechend dem Prinzipschaltbild nach Fig. 1.2 shows a concrete embodiment of a circuit according to the basic circuit diagram according to FIG. 1.
In Fig. 1 ist eine im wesentlichen spiegelbildlich gleiche Schaltung bestehend aus einem oberen Teil für steigende Flan¬ ken und einen unteren Teil (mit umgekehrten Polaritäten) für fallende Flanken. Zunächst wird der obere Teil für steigende Flanken beschrieben:In Fig. 1 is an essentially mirror-image circuit consisting of an upper part for rising flanks and a lower part (with reversed polarities) for falling flanks. First, the upper part for rising edges is described:
Am Schaltungseingang liegt eine Stromquelle I^_, die beim Wech¬ sel des Eingangssignals von '0' nach '1' über einen Schalter S_ mit dem nicht invertierenden Eingang eines Differenzver¬ stärkers V]_ 'verbindbar ist.At the circuit input is a current source I ^ _, which can be connected to the non-inverting input of a differential amplifier V ] _ ' via a switch S_ when the input signal changes from' 0 'to' 1 '.
Der invertierende Eingang des Differenzverstärkers Vτ_ ist mit dem Schaltungsausgang verbunden, der durch eine externe, kapa¬ zitive Last CL dargestellt ist. Der Ausgang des Differenzver¬ stärkers Vτ_ ist mit dem Gate eines Ausgangstransistors MP ver¬ bunden. Die beiden anderen Transistoranschlüsse sind jeweils mit einer Spannungsquelle VCC und dem Ausgang der Schaltung CL verbunden.The inverting input of the differential amplifier Vτ_ is connected to the circuit output, which is represented by an external, capacitive load CL. The output of the differential amplifier Vτ_ is connected to the gate of an output transistor MP. The other two transistor connections are each connected to a voltage source VCC and the output of the circuit CL.
Zwischen dem Ausgang der Schaltung CL und dem Differenzver¬ stärker V]_ ist weiter ein Differenzierglied DDTl vorgesehen.A differentiating element DDT1 is also provided between the output of the circuit CL and the differential amplifier V] _.
Weiter hat der nicht invertierende Eingang des Differenzver¬ stärkers V]_ Verbindung mit einer Kapazität C__ . Der dargestellte Schaltungsteil hat folgende Funktion: Der Ausgang und Eingang sollen zunächst auf logisch '0', entspre¬ chend 0 V liegen. Wird der Eingang auf logisch '1' gesetzt, so wird die Kapazität Ci über die Schalter S± mit der Strom- quelle Iχ verbunden. Die Spannung an der Kapazität ändert sich gemäß nachfolgender Gleichung: •Furthermore, the non-inverting input of the differential amplifier V] has a connection with a capacitance C__. The circuit part shown has the following function: the output and input should initially be at logic '0', corresponding to 0 V. If the input is set to logic '1', the capacitance Ci is connected to the current source Iχ via the switches S ±. The voltage across the capacitance changes according to the following equation: •
Δü = Ii • -Δt/CiΔü = Ii • -Δt / Ci
Für einen konstanten Strom I wird dadurch eine linear anstei¬ gende Spannung beschrieben. Diese Spannung wird dem nicht invertierenden Eingang des Differenzverstärkers Vτ_ zugeführt, dessen invertierender Eingang mit dem Ausgang der Schaltung CL verbunden ist. Die Spannung an der Kapazität C__ soll vor dem Verbinden mit der Stromquelle I]_ = 0 sein, so daß der Aus¬ gangstransistor MP zunächst gesperrt ist. Somit entsteht am Eingang des Differenzverstärkers eine Spannungsdifferenz Vdiff, die bewirkt, daß das Gate des Ausgangstransistors MP mit einer SpannungFor a constant current I, a linearly increasing voltage is described. This voltage is supplied to the non-inverting input of the differential amplifier Vτ_, the inverting input of which is connected to the output of the circuit CL. The voltage at the capacitance C__ should be = 0 before the connection to the current source I] _, so that the output transistor MP is initially blocked. A voltage difference Vdiff thus arises at the input of the differential amplifier, which causes the gate of the output transistor MP to have a voltage
-v • Vdiff-v • Vdiff
angesteuert wird. Es 'fließt jetzt ein Strom II durch den Aus¬ gangstransistor MP, der die externe, kapazitive Last CL auf eine entsprechende Spannung auflädt. Wird die Spannung an der Kapazität CL größer als an der Kapazität Cτ_, wird der Aus¬ gangstransistor MP solange abgeschaltet, bis die Spannung an der Kapazität CL wieder kleiner als an der Kapazität C__ ist.is controlled. It 'now a current flows II output transistor by the Aus¬ MP that charges the external capacitive load CL to a corresponding voltage. If the voltage at the capacitance CL is greater than at the capacitance Cτ_, the output transistor MP is switched off until the voltage at the capacitance CL is again lower than at the capacitance C__.
Das Differenzierglied DDTl enthält ein RC-Glied und differen¬ ziert die Spannung an der Kapazität L und bildet ein Korrek¬ tursignal, welches dem Differenzverstärker V]_ zugeführt wird. Dadurch wird die Verstärkerausgangsspannung so korrigiert, daß ein zu schneller Anstieg des Ausganσssignals im Anlaufbe- reich (Ausgangsspannung «- 1,5 V) verhindert wird.The differentiating element DDT1 contains an RC element and differentiates the voltage across the capacitance L and forms a correction signal which is fed to the differential amplifier V ] _. This corrects the amplifier output voltage in such a way that a too rapid rise in the output signal in the start-up range (output voltage «- 1.5 V) is prevented.
In der vorstehenden Schaltung wird somit ein internes Refe¬ renzsignal mit einer bestimmten Signalanstiegsgeschwindigkeit über die Kapazität C__ erzeugt und das Ausgangssignal entspre¬ chend nachgeführt. Um auch eine befriedigende Nachführung und Regelung des Ausgangssignals für kleine Anstiegsgeschwindig¬ keiten im Bereich der ersten 10 bis 20 ns zu erhalten, wird über das Differenzierglied DDTl die Signalanstiegsgeschwindig¬ keit am Ausgang CL ermittelt und entsprechende DifferenzSig¬ nale dem Differenzverstärker Vι_ für eine Korrektur zugeführt.In the above circuit, an internal reference signal with a certain signal slew rate is thus generated generated via the capacitance C__ and the output signal tracked accordingly. In order to obtain a satisfactory tracking and control of the output signal for small rise speeds in the range of the first 10 to 20 ns, the signal rise speed at the output CL is determined via the differentiating element DDT1 and corresponding difference signals are fed to the differential amplifier Vι_ for a correction .
Der untere Teil der Schaltung in Fig. l besteht aus dem Diffe- renzverstärker V2, aus der Kapazität Ci, einem Differenzier¬ glied DDT2 und einem Ausgangstransistor MN. Dieser Schaltungs¬ teil arbeitet entsprechend dem vorbeschriebenen ersten Schal¬ tungsteil, wenn das Eingangssignal von logisch '1' nach '0' wechselt.The lower part of the circuit in FIG. 1 consists of the differential amplifier V2, the capacitor Ci, a differentiator DDT2 and an output transistor MN. This circuit part operates in accordance with the previously described first circuit part when the input signal changes from logic '1' to '0'.
Die weiter an den Ausgängen der Differenzverstärker Vτ_ und V2 dargestellten Schaltungen Hi und H2 stellen sicher, daß die Ausgangstransistoren MP und MN zu keinem Zeitpunkt gleichzei¬ tig im leitenden Zustand sind.The circuits Hi and H2 shown further at the outputs of the differential amplifiers Vτ_ and V2 ensure that the output transistors MP and MN are never at the same time in the conductive state.
In Fig. 2 ist eine konkrete Ausführung der erfindungsgemäßen Schaltung dargestellt. Die Erzeugung der steigenden Flanke er¬ folgt hier mit den Kapazitäten C27 und C28 sowie mit dem Strom IREF1. Die Erzeugung der fallenden Flanke erfolgt mit den-Kapazitäten C21 und C22 sowie mit dem Strom IREF2. Es er¬ folgt somit eine kapazitive Teilung des jeweiligen Eingangs¬ signals, wodurch verhindert wird, daß die Eingangstransisto¬ ren mit Gatespannungen ■ _ Vth betrieben werden.2 shows a specific embodiment of the circuit according to the invention. The rising edge is generated here with the capacitances C27 and C28 and with the current IREF1. The falling edge is generated with the capacitances C21 and C22 and with the current IREF2. There is thus a capacitive division of the respective input signal, which prevents the input transistors from being operated with gate voltages Vth.
Um den jeweiligen Differenzverstärker mit gesättigten Tran¬ sistoren betreiben zu können (Schaltzeiten), können Referenz¬ signal und Ausgangssignal kapazitiv geteilt werden. Dies er¬ folgt durch die Kapazitätspaare C21/C22. 23/C24, 25/C26 unα^ C27/ 28• Durch die kapazitive Teilung wird außerdem eine bessere Regelcharakteristik erreicht.In order to be able to operate the respective differential amplifier with saturated transistors (switching times), the reference signal and output signal can be divided capacitively. This takes place through the capacitance pairs C21 / C22. 23 / C24, 25 / C26 and α ^ C27 / 28 • The capacitive division also achieves a better control characteristic.
Für eine Flächenreduktion in der integrierten Schaltung ist es wünschenswert, denselben Satz von Kapazitäten für beide Schaltflanken zu benutzen. In einer modifizierten Ausführung der Schaltung ist dies unter der Voraussetzung möglich, daß ein Taktsignal zur Verfügung steht und die minimale Zeit zwi¬ schen zwei Änderungen des Ausgangssignals gleich der Perioden¬ dauer des Taktsignals ist. Die jeweiligen Kondensatoranschlüs¬ se können dann mit geeignetem Timing entsprechend den zu er¬ zeugenden Flanken geschaltet werden. For area reduction in the integrated circuit, it is desirable to have the same set of capacities for both To use switching edges. In a modified version of the circuit, this is possible provided that a clock signal is available and the minimum time between two changes in the output signal is equal to the period of the clock signal. The respective capacitor connections can then be switched with suitable timing in accordance with the edges to be generated.

Claims

Patentansprüche Claims
1. Schaltung zur Begrenzung der Signalanstiegsgeschwindigkeit von Ausgangssignalen integrierter Schaltkreise, dadurch ge¬ kennzeichnet, daß die Schaltung im integrierten Schaltkreis (IC) mit integriert ist, daß in der Schaltung ein Referenzsig¬ nal erzeugt wird und das Ausgangssignal nachgeführt wird und daß durch ein Differenzierglied (DDTl; DD 2) die Signalan¬ stiegsgeschwindigkeit des Ausgangssignals bestimmt wird und daraus ein Korrektursignal für die Nachführung des Ausgangs- signals abgeleitet wird.1. Circuit for limiting the rate of signal rise of output signals of integrated circuits, characterized in that the circuit is integrated in the integrated circuit (IC), that a reference signal is generated in the circuit and the output signal is tracked and that by a differentiator (DDT1; DD 2) the signal rate of increase of the output signal is determined and a correction signal for the tracking of the output signal is derived therefrom.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung des Referenzsignals der Schaltungseingang bei einer Änderung des Eingangszustands mit einer Stromquelle ( 1 ) und einem nachgeschalteten Kondensator ( C__ ) verbindbar (Schalter S__ ) ist, daß eine weitere Verbindung mit dem nicht invertie¬ renden Eingang eines Differenzverstärkers (V_) hergestellt ist, daß der invertierende Eingang mit dem Ausgang der Schal¬ tung (externe kapazitive Last CL) verbunden ist, daß der Aus- gang des Differenzverstärkers (V^) mit dem Gate eines Aus¬ gangstransistors (MP) Verbindung hat und daß die beiden ande¬ ren Transistoranschlüsse jeweils mit einer Spannungsquelle (VCC) und dem Ausgang der Schaltung (CL) verbunden sind.2. Circuit according to claim 1, characterized in that for generating the reference signal, the circuit input with a change in the input state with a current source (1) and a downstream capacitor (C__) can be connected (switch S__) that a further connection with the non-invertie ¬ renden input of a differential amplifier (V_) is established, that the inverting input is connected to the output of the circuit (external capacitive load CL), that the output of the differential amplifier (V ^) is connected to the gate of an output transistor ( MP) has connection and that the two other transistor connections are each connected to a voltage source (VCC) and the output of the circuit (CL).
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Differenzierglied (DDTl) zur Ableitung der Signalan¬ stiegsgeschwindigkeit ein RC-Glied enthält, das ein der Sig¬ nalanstiegsgeschwindigkeit proportionales Korrektursignal lie- fert und das einerseits mit dem Ausgang der Schaltung (exter¬ ne kapazitive Last CL) und andererseits mit dem Differenzver¬ stärker (V]_) verbunden ist.3. A circuit according to claim 1 or 2, characterized in that the differentiating element (DDTl) contains an RC element for deriving the signal rising speed which provides a correction signal proportional to the signal rising speed. fert and which is connected on the one hand to the output of the circuit (external capacitive load CL) and on the other hand to the differential amplifier (V] _).
4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekenn¬ zeichnet, daß die Begrenzung für digitale Signale vorgenommen wird und für die steigende Flanke (von '0' auf '1') ein er¬ ster Schaltungsteil bestehend aus einem ersten Differenzver¬ stärker (Vτ_), einem ersten Differenzierglied (DDTl) und einem ersten Ausgangstransistor (MP) sowie dem Kondensator (Cj) vor¬ gesehen ist und für die fallende Flanke (von 'l1 auf '0') ein entsprechend mit anderen Polaritäten arbeitender, zweiter Schaltungsteil bestehend aus einem zweiten Differenzverstär¬ ker (V2), einem zweiten Differenzierglied (DDT2) und einem zweiten Ausgangstransistor (MN) sowie dem Kondensator (C]_) vorgesehen ist.4. Circuit according to one of claims 1 to 3, characterized gekenn¬ characterized in that the limitation is carried out for digital signals and for the rising edge (from '0' to '1') a first circuit part consisting of a first Differenzver¬ stronger (Vτ_), a first differentiator (DDTl) and a first output transistor (MP) and the capacitor (Cj) is provided and for the falling edge (from 'l 1 to' 0 ') a correspondingly working with different polarities, second circuit part consisting of a second differential amplifier (V2), a second differentiating element (DDT2) and a second output transistor (MN) and the capacitor (C ] _) is provided.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß Schaltungseinheiten (Hi und H2 ) vorgesehen sind, die sicher- stellen, daß der erste Ausgangstransistor (MP) und der zweite Ausgangstransistor (MN) zu keinem Zeitpunkt gleichzeitig im leitenden Zustand sind.5. A circuit according to claim 4, characterized in that circuit units (Hi and H2) are provided which ensure that the first output transistor (MP) and the second output transistor (MN) are at no time in the conductive state at the same time.
6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekenn- zeichnet, daß die Erzeugung der steigenden Flanke des Refe¬ renzsignals mit wenigstens zwei Kapazitäten (C27 und C28; Strom IREF1) und die der fallenden Flanke ebenfalls mit wenig¬ stens zwei Kapazitäten (C21 und C22 Strom IREF2) erfolgt und daß das Referenzsignal und das Ausgangssignal kapazitiv ge- teilt werden (Kapazitätspaare C2i/C22 c23/c24' c25/c26 uno^ C27/C28)- 6. Circuit according to one of claims 1 to 5, characterized in that the generation of the rising edge of the reference signal with at least two capacitances (C27 and C28; current IREF1) and that of the falling edge also with at least two capacitances (C21 and C22 current IREF2) and that the reference signal and the output signal are capacitively divided (capacitance pairs C2i / C22 c 23 / c 24 ' c 25 / c 26 uno ^ C27 / C28 ) -
PCT/DE1991/000374 1990-06-12 1991-05-04 Circuit for limiting the rate of increase in the signal level of output signals of integrated circuits WO1991020129A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4018754.3 1990-06-12
DE19904018754 DE4018754A1 (en) 1990-06-12 1990-06-12 CIRCUIT FOR LIMITING THE SIGNAL RISE SPEED OF OUTPUT SIGNALS OF INTEGRATED CIRCUITS

Publications (1)

Publication Number Publication Date
WO1991020129A1 true WO1991020129A1 (en) 1991-12-26

Family

ID=6408246

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1991/000374 WO1991020129A1 (en) 1990-06-12 1991-05-04 Circuit for limiting the rate of increase in the signal level of output signals of integrated circuits

Country Status (2)

Country Link
DE (1) DE4018754A1 (en)
WO (1) WO1991020129A1 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576204A1 (en) * 1992-06-23 1993-12-29 AT&T Corp. Integrated circuit buffer with controlled rise and fall times
EP0577367A2 (en) * 1992-06-30 1994-01-05 STMicroelectronics, Inc. Slew rate circuit for high side driver for a polyphase DC motor
WO1994029962A1 (en) * 1993-06-08 1994-12-22 National Semiconductor Corporation Cmos btl compatible bus and transmission line driver
US5463331A (en) * 1993-06-08 1995-10-31 National Semiconductor Corporation Programmable slew rate CMOS buffer and transmission line driver with temperature compensation
US5483184A (en) * 1993-06-08 1996-01-09 National Semiconductor Corporation Programmable CMOS bus and transmission line receiver
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
US5543746A (en) * 1993-06-08 1996-08-06 National Semiconductor Corp. Programmable CMOS current source having positive temperature coefficient
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
GB2299720A (en) * 1995-04-05 1996-10-09 Hewlett Packard Co CMOS output driver using reference slope signals
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
DE19910352C1 (en) * 1999-03-09 2000-06-15 Siemens Ag Digitally controlled compensation unit for driver circuit used for input=output pad cells of integrated circuit
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
EP1091492A1 (en) * 1999-10-08 2001-04-11 STMicroelectronics S.r.l. An output buffer for digital signals

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777974B2 (en) 2000-01-20 2004-08-17 Infineon Technologies Ag Arrangement and method for adjustment of the slope times for one or more drivers and a driver circuit
US6670821B2 (en) 2002-01-02 2003-12-30 Broadcom Corporation Methods and systems for sensing and compensating for process, voltage, temperature, and load variations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2203308A (en) * 1987-04-07 1988-10-12 Western Digital Corp Reducing transient noise in output driver IC
EP0347083A2 (en) * 1988-06-15 1989-12-20 Advanced Micro Devices, Inc. TTL output driver gate configuration
EP0368524A1 (en) * 1988-11-09 1990-05-16 Ncr International Inc. Output buffer circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2203308A (en) * 1987-04-07 1988-10-12 Western Digital Corp Reducing transient noise in output driver IC
EP0347083A2 (en) * 1988-06-15 1989-12-20 Advanced Micro Devices, Inc. TTL output driver gate configuration
EP0368524A1 (en) * 1988-11-09 1990-05-16 Ncr International Inc. Output buffer circuit

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311084A (en) * 1992-06-23 1994-05-10 At&T Bell Laboratories Integrated circuit buffer with controlled rise/fall time
EP0576204A1 (en) * 1992-06-23 1993-12-29 AT&T Corp. Integrated circuit buffer with controlled rise and fall times
EP0577367A3 (en) * 1992-06-30 1995-05-17 Sgs Thomson Microelectronics Slew rate circuit for high side driver for a polyphase DC motor.
EP0577367A2 (en) * 1992-06-30 1994-01-05 STMicroelectronics, Inc. Slew rate circuit for high side driver for a polyphase DC motor
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
KR100314893B1 (en) * 1993-06-08 2002-02-28 클라크 3세 존 엠. CMOS-BTL Compatible Bus and Transmission Line Drivers
US5463331A (en) * 1993-06-08 1995-10-31 National Semiconductor Corporation Programmable slew rate CMOS buffer and transmission line driver with temperature compensation
US5483184A (en) * 1993-06-08 1996-01-09 National Semiconductor Corporation Programmable CMOS bus and transmission line receiver
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
US5543746A (en) * 1993-06-08 1996-08-06 National Semiconductor Corp. Programmable CMOS current source having positive temperature coefficient
WO1994029962A1 (en) * 1993-06-08 1994-12-22 National Semiconductor Corporation Cmos btl compatible bus and transmission line driver
US5438282A (en) * 1993-06-08 1995-08-01 National Semiconductor Corporation CMOS BTL compatible bus and transmission line driver
GB2299720A (en) * 1995-04-05 1996-10-09 Hewlett Packard Co CMOS output driver using reference slope signals
GB2299720B (en) * 1995-04-05 1999-06-02 Hewlett Packard Co Method and apparatus for a load adaptive pad driver
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
DE19910352C1 (en) * 1999-03-09 2000-06-15 Siemens Ag Digitally controlled compensation unit for driver circuit used for input=output pad cells of integrated circuit
EP1091492A1 (en) * 1999-10-08 2001-04-11 STMicroelectronics S.r.l. An output buffer for digital signals
US6545503B1 (en) 1999-10-08 2003-04-08 Stmicroelectronics S.R.L. Output buffer for digital signals

Also Published As

Publication number Publication date
DE4018754A1 (en) 1991-12-19

Similar Documents

Publication Publication Date Title
DE60024393T2 (en) PLL circuit with reduced phase offset without increasing the operating voltage
DE69814250T2 (en) Voltage regulation with load pole stabilization
DE60020451T2 (en) comparator circuit
DE3839888C2 (en)
WO1991020129A1 (en) Circuit for limiting the rate of increase in the signal level of output signals of integrated circuits
EP0591750B1 (en) Method for adjusting the current in a monolithic integrated output driver
DE10214304A1 (en) Signal production device for production of two clock signals with a predetermined distance between corresponding signal flanks comprises two signal paths with time delay devices and control signal generators
DE102008039195B4 (en) Method and electronic device for detecting the frequency of an input clock signal of an integrated circuit and integrated circuit
DE3725339A1 (en) AUTOMATIC ADJUSTMENT FOR ADJUSTING THE TIME CONSTANT OF A FILTER CIRCUIT
DE10152285A1 (en) Function generator with adjustable vibration frequency
DE10232346B4 (en) Circuit arrangement and method for data signal reproduction
DE102005028173B4 (en) Integrated CMOS duty cycle correction circuit for a clock signal
DE102005020803A1 (en) Load current determining circuit arrangement for semiconductor switch, has deactivation circuit to temporarily deactivate offset compensation arrangement, which is coupled to input of amplifier, for period after level change of signals
DE10130123A1 (en) Delay control loop for generating complementary clock signals
DE69735659T2 (en) Differential signal generator circuit with a circuit for current peak suppression
EP0540906B1 (en) Phase-sensitive rectifying device with integrating effect
EP0780982A1 (en) Complementary clock system
DE10341320A1 (en) Differential amplifier circuit
EP0134527A1 (en) Dynamic MOS circuit
DE3113800A1 (en) FREQUENCY MODULATOR
EP1066679B1 (en) Method and circuit for controlling the compensation of offset voltages of a radio receiver circuit which is integrated in a circuit module
DE60006453T2 (en) Charge pump for PLL in an integrated circuit
DE3024014A1 (en) AC TO DC CONVERTER IN THE FORM OF AN INTEGRATED CIRCUIT
EP0748047A1 (en) Integrated buffer circuit
EP0834116B1 (en) Circuit for comparing two electrical quantities

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE