Konfigurierbares, analoges und digitales Array
Beschreibung
Die vorliegende Erfindung betrifft ein konfigurierbares, analoges und digitales Array. Mit anderen Worten betrifft der Erfindungsgegenstand ein konfigurierbares analog/digi¬ tales Modul-Array.
Anwenderprogrammierbare Schaltungen in Form von konfigurier¬ baren Arrays sind seit einer Reihe von Jahren bekannt. Die marktüblichen anwenderprogrammierbaren Schaltungen sind als konfigurierbare digitale Arrays ausgebildet. Derartige an¬ wenderprogrammierbare Schaltungen decken also hauptsächlich den Bereich digitaler Anwendungen ab. Solchen digitalen, an¬ wenderprogrammierbaren Schaltungen ist es gemeinsam, daß eine Mehrzahl von Zellen auf Gatterebene oder Registerebene vorgesehen sind, die vom Anwender programmiert und über vor¬ gefertigte Verbindungswege variabel verschaltet werden kön¬ nen.
Bei derartigen anwenderprogrammierbaren Schaltungen stellt ein besonderes Problem die Entscheidung für den jeweiligen -Anwendungsfall "richtigen" Baustein dar, da die Systeme sehr unterschiedlich sind und ein Umsteigen von einem System auf ein nächstes nur unter Schwierigkeiten möglich ist.
Häufig werden derartige anwenderprogrammierbare Schaltungen lediglich zur Überprüfung eines Schaltungsentwurfes verwen¬ det, wobei nach Festlegung der endgültigen Schaltungsversion eine Umsetzung in eine sog. "Vollkundenschaltung" durchge¬ führt werden muß. Eine solche Umsetzung ist bei einem aus
mehreren verschiedenen Bausteinen bestehenden Prototypen in der Regel nicht ohne weiteres möglich und erfordert in der Regel ein sog. Redesign.
Für den analogen Bereich gibt es bislang kein entsprechen¬ des Gegenstück, das ähnlich universell einsetzbar wäre wie anwenderprogrammierbare digitale Schaltungen in Form von konfigurierbaren digitalen Arrays. Es gibt lediglich einige Spezialbausteine, wie beispielsweise Filter, die vom Anwen¬ der durch entsprechende Beschaltung programmiert oder ge¬ trimmt werden können. Ferner gibt es integrierte Arrays mit analogen Komponenten oder Zellen zur benutzerspezifischen Verdrahtung. Diese Verdrahtung muß beim Hersteller über eine Aluminiummaske erfolgen und kann daher nicht vom Kun¬ den selbst vorgenommen werden. Die europäische Patentanmel¬ dung EP-0499383A2 zeigt eine anwenderprogrammierbare inte¬ grierte Schaltung mit einem analogen Abschnitt mit anwen- derkonfigurierbaren analogen Schaltungsmodulen, einem digi¬ talen Abschnitt mit anwenderkonfigurierbaren digitalen Schaltungsmodulen und einem Schnittstellenabschnitt mit an- wenderkonfigurierbaren Schnittstellenschaltungen zur Ana- log/Digital-Signalumwandlung und zur Digital/Analog-Signal- umwandlung, und einer anwenderkonfigurierbaren Verbindungs¬ und Eingabe/Ausgabe-Architektur. Die durch eine derartige Schaltung ermöglichte Vernetzung der Elemente ist äußerst begrenzt. So ist beispielsweise keine Rückkopplung zwischen Schaltungselementen möglich. Bei dieser bekannten Schaltung erfolgt lediglich ein Multiplexing bestehender Basisblöcke und Signalpfade, die sich nur nach eng begrenzten Möglich¬ keiten abändern lassen. Die Programmier- und Steuerbarkeit der bekannten Schaltung erfolgt durch Beschaltung fester Grundbausteine mit anderen Bauteilen, wie dies beispiels¬ weise in den Fig. 3a, 3b dieser Schrift gezeigt ist. So können beispielsweise wahlweise Widerstände und Kondensato¬ ren an bestehende Schaltungsblöcke angeschaltet werden. Eine hierarchische Strukturierung und Organisation, die den Aufbau abgeschlossener analoger Untersysteme zur anschlies- senden Konfiguration innerhalb eines Gesamtsyste es ermög-
licht, ist bei dieser bekannten Technik nicht möglich.
Die DE-3417670A1 zeigt eine programmierbare analoge Schal¬ tung in Form eines programmierbaren Filters, bei dem eine Anzahl von Filtermodulen, ein Dämpfungsglied und ein Trenn¬ verstärker in anwenderprogrammierbarer Weise miteinander verschaltet werden können. Auch hier ergibt sich jedoch nur eine sehr begrenzte Variation einer fest vorgegebenen Schaltungsgrundstruktur.
Aus der DE-3615981A1 ist ein System zur Parameter-program¬ mierbaren Bearbeitung von Audio-Signalen in Kombination mit einer programmierbaren Schaltmatrix bekannt, welches zur Anwendung im Bereich der analogen und digitalen Aufberei¬ tung von Audio-Signalen dient. Dieses System ist jedoch nicht auf Chip-Ebene, sondern lediglich auf Leiterplatten- Ebene implementierbar.
Ausgehend von diesem Stand der Technik liegt der vorliegen¬ den Erfindung daher die Aufgabe zugrunde, ein konfigurier¬ bares, analoges und digitales Array zu schaffen, mit dem ein Gesamtsystem mit analogen und gegebenenfalls digitalen Grundbausteinen weitgehend frei vom Anwender konfiguriert werden kann.
Diese Aufgabe wird durch ein konfigurierbares analoges und digitales Array gemäß Patentanspruch 1 gelöst.
Das erfindungsgemäße konfigurierbare analoge und digitale Array umfaßt eine hierarchische Struktur mit wenigstens zwei Matrixanordnungen erster Ordnung und wenigstens einer Matrixanordnung zweiter Ordnung.
Jede der Matrixanordnungen erster Ordnung weist eine Mehr¬ zahl von reihenförmig oder spaltenförmig angeordneten Grundbausteinen auf, die wenigstens teilweise analoge Grundbausteine sind, und hat eine erste Schaltermatrix zur steuerbaren gegenseitigen Verbindung der Signaleingänge
und/oder der Signalausgänge der Grundbausteine und zur steuerbaren Verbindung derselben mit Matrixeingängen und/oder Matrixausgängen dieser Matrixanordnung erster Ord¬ nung. Die Matrixanordnung zweiter Ordnung umfaßt eine zwei¬ te Schaltermatrix zur steuerbaren gegenseitigen Verbindung der Matrixeingänge und/oder Matrixausgänge der Matrixan¬ ordnung erster Ordnung und zur steuerbaren Verbindung der¬ selben mit Arrayeingängen und/oder Arrayausgängen.
Das auf diese Weise definierte System kann steuerbare ana¬ loge und digitale Funktionsblöcke unterschiedlicher Archi¬ tekturen und Komplexitätsgrade in Form einer integrierten Schaltung auf einem gemeinsamen Substrat derart umfassen, daß die vorhandenen Teilmodule bzw. Grundbausteine flexibel und reversibel miteinander verschaltbar sind und zu einem weitgehend beliebig vordefinierbaren Gesamtsystem für die gemischt analog/digitale SignalVerarbeitung konfiguriert werden können. Dieses System bildet daher einen "Baukasten" mit einer gewissen Grundmenge an Grundbausteinen in Form von analogen und digitalen Blöcken, die parametrisierbar und damit abänderbar sind und in bestimmten Grenzen mit¬ einander zu einem Gesamtsystem verschaltet bzw. konfigu¬ riert werden können.
Vorzugsweise haben die Grundbausteine zusätzlich zu ihrem Signaleingang und ihrem Signalausgang einen analogen und/oder digitalen Steuereingang. Somit können bestimmte Eigenschaften der Grundbausteine innerhalb vorgegebener Grenzen variiert, d.h. parametrisiert, werden. Die Signale für den analogen und den digitalen Steuereingang eines Grundbausteines werden in beschreibbare, lesbare und lösch¬ bare Speicherelemente, die als Parametrisierungsregister dienen, und die sich unmittelbar an den Grundbausteinen be¬ finden, einprogrammiert und können dort jederzeit neu ge¬ setzt oder gelöscht werden. Im Falle eines Grundbausteines in Form eines Verstärkers können beispielsweise Eigenschaf¬ ten wie dessen Verstärkungsfaktor, dessen Bandbreite, des¬ sen Verlustleistung, dessen Offset usw. nach Bedarf einge-
stellt werden.
Eine Matrixanordnung erster Ordnung kann gegebenenfalls einen multiplizierenden Digital/Analog-Wandler enthalten, dem ein binäres Datenwort von einem solchen Parametri- sierungsregister zugeführt werden kann, so daß der Digi¬ tal/Analog-Wandler ausgangsseitig ein analoges Steuersignal erzeugt, mit dem der analoge Steuereingang des Grundbau¬ steines angesteuert werden kann.
Die Konfiguration von Grundbausteinen zu einem Gesamtsystem erfolgt bei dieser Ausgestaltung durch Ansteuerung der ana¬ logen und digitalen Steuereingänge des Grundbausteines und durch Ansteuerung von Schaltern der ersten und zweiten Ma¬ trixanordnung über die Matrixeingänge und die Arrayeingän- ge.
Bevorzugt ist ein Schieberegister vorgesehen, in das die Daten für die Konfiguration seriell eingelesen werden kön¬ nen und das die Parametrisierungsregister bildet.
Bei einer abweichenden Ausgestaltung kann eine parallele Schnittstelle vorgesehen sein, die ein paralleles Einbrin¬ gen der Konfigurationsdaten in das Array ermöglicht. In je¬ dem Fall kann zur Erzeugung der Steuerdaten ein Host-Rech¬ ner zur Generierung der Konfigurationsdaten verwendet wer¬ den.
In einer weiter fortgeschrittenen Realisierung kann auch ein MikroController auf einem Chip vorgesehen sein, der das Routing (Setzen der Konfigurierungsregister) übernimmt, wobei er von außen zugeführte Informationen in Form z.B. einer Netzliste auswertet. Dies kann auch in einem geson¬ derten Bereich (RAM, EPROM o. ä.) zwischengespeichert werden.
Zwischen den Grundbausteinen sowie zwischen den durch die Grundbausteine gebildeten Matrixanordnungen der ersten Ord-
nung befinden sich jeweils eine große Anzahl von schaltba¬ ren Verbindungen, die eine weitgehend beliebige Verdrahtung der Grundbausteine untereinander zulassen. Da innerhalb der matrixförmigen Anordnungen sowohl die Eingangsleitungen als auch die Ausgangsleitungen der Grundbausteine geführt sind, kann innerhalb der Matrixanordnung erster Ordnung auch eine rückkoppelnde Struktur aus Grundbausteinen gebildet werden.
Die von den Grundbausteinen innerhalb der Matrixanordnung erster Ordnung gebildete Schaltungsanordnung erster Anord¬ nung kann mittels der Matrixanordnung zweiter oder höherer Ordnung zu einem praktisch frei wählbaren Gesamtsystem zusammengesetzt werden.
Die erfindungsgemäße hierarchische Struktur des konfigu¬ rierbaren Arrays bestehend aus Matrixanordnungen erster Ordnung und wenigstens einer Matrixanordnung zweiter Ord¬ nung erlaubt mittels an sich im Bereich der digitalen kon¬ figurierbaren Arrays üblicher Maßnahmen sowohl eine Test- barkeit der einzelnen Grundbausteine wie auch eine Testbar- keit des konfigurierten Systemes. Bei digitalen Strukturen sind zu diesem Zweck alle kombinatorischen Logikfunktionen als minimalisierte Funktionen ausgeführt und somit voll¬ ständig testbar. Zwischen den kombinatorischen Logikgrund¬ bausteinen liegen Register, die über einen Scan-Path ver¬ schaltet sind. Ferner können programmierbare Signatur¬ register und ein Boundary-Scan-Path vorgesehen sein.
Bei analogen Strukturen wird die Beobachtbarkeit spezieller innerer Knoten des Gesamtsystemes vorgesehen. Dies kann beispielsweise durch zuschaltbare Entkoppelungselemente (z.B. Verstärker) erfolgen, die wiederum wahlweise auf einen Ausgangspin oder einen analogen Grundbaustein ge¬ schaltet werden können. Dies soll zu einer für den Netz¬ knoten im wesentlichen belastungsfreien Messung führen. Ebenso ermöglicht die erfindungsgemäße Arraystruktur die Auftrennbarkeit bestimmter Modul-interner Verbindungen sowie die Setzbarkeit innerer Knoten über Chip-externe
Eingänge oder Modulausgänge. Die variable Gestaltbarkeit des erfindungsgemäßen Arrays ermöglicht die Konfiguration von Testsystemen, die einen On-Chip-Test ausführen und bei geeigneter Konstellation die Funktionsfähigkeit des Gesamtsystemes weitgehend erschöpfend prüfen. In derartige Selbsttestsysteme können auch gemischt analog/digitale Teile mit einbezogen werden.
Gemäß einem besonderen Merkmal der Erfindung ist wenigstens einem Teil der Grundbausteine ein Qualifizierungsregister zugeordnet, das als Schreib/Lese-Speicher oder als Fest¬ wertspeicher ausgebildet ist und zumindest eine Information über den Totalausfall des Grundbausteines und gegebenen¬ falls Informationen über Betriebseigenschaften des Grund¬ bausteines beinhaltet. Bei dieser Ausgestaltung des er¬ findungsgemäßen Arrays können im Anschluß an den Funktions¬ test durch besondere Konfigurationsmaßnahmen eine Extrak¬ tion von Bauelemente- und Schaltungsparametern für jeden individuellen Chip, auf dem das Array implementiert ist, vorgenommen werden. Die Ergebnisse dieser Parameter-Extrak¬ tion werden dann in parametrisierbare funktionale Makro¬ modelle eingebaut und in allen weiteren Simulationen ver¬ wendet. Damit ist es möglich, durch Prozeßschwankungen be¬ dingte Parameterstreuungen der Bauelemente- und Schaltungs¬ parameter individuell durch Adaption der Simulationsumge¬ bung weitgehend aufzufangen. Für jedes Chip kann dann ein Charakterisierungsplan für bestimmte Schaltungseigenschaf¬ ten aufgestellt werden, der als Grundlage einer Qualifi¬ zierung jedes Schaltungsteils für bestimmte Aufgaben von der Konfigurationssoftware benutzt werden kann. Dazu kann auf jedem Chip ein eindeutiger Erkennungscode abgelegt werden. Dies kann beispielsweise in Form eines PROM-Be¬ reiches geschehen, der vom Anwender gebrannt, d.h. als Festwertspeicher beschrieben werden kann.
Durch Zuordnung je eines Qualifikationsregisters zu sämt¬ lichen Grundbausteinen können Informationen über die Funk¬ tionsfähigkeit der Grundbausteine abgelegt werden. Wie er-
wähnt, umfaßt eine derartige Qualifizierung innerhalb des Qualifizierungsregisters beispielsweise die Information über den Totalausfall des Grundbausteines oder Merkmale über sonstige Eigenschaften. Diese Information kann zum einen beim Hersteller während des Testens ermittelt und in den Qualifizierungsregistern bereitgestellt werden, so daß die Chip-Ausbeute erhöht werden kann. Da jeder Modultyp mehrmals auf dem Chip vorkommt, ist genügend Redundanz vor¬ handen. Zum anderen kann die Qualifizierung auch jederzeit von dem Anwender vorgenommen werden. Damit ist eine in Ab¬ hängigkeit von der Anwendung flexible Qualifizierung mög¬ lich. Dieses Verfahren gestattet aber auch, während des Betriebes aufgetretene Ausfälle zu lokalisieren, zu mar¬ kieren und durch Neukonfigurieren des Systems zu umgehen, wobei alle Qualifizierungsregister berücksichtigt werden sollten. Dieser Aspekt erhöht die Zuverlässigkeit des Systemes, da eine "Reparatur" des Systemes am Einsatzort ohne Eingriff in die Hardware möglich ist.
Gemäß einem besonderen Aspekt der Erfindung können die¬ jenigen Bausteine, die statisch nicht verlustlos sind, wie beispielsweise Verstärker, Schnittstellenschaltungen usw., über einen Leistungsabschaltungseingang von der Betriebs¬ spannung abgetrennt werden. Diese Ausgestaltung ermöglicht es, unbenutzte oder defekte Grundbausteine zu deselektieren und damit die Verlustleistung des Gesamtsystems zu vermin¬ dern. In Anbetracht der Tatsache, daß oft nur ein kleiner Teil der Grundbausteine eines derartigen Arrays für die Konfiguration einer bestimmten anwenderspezifischen Schal¬ tung genutzt wird, kann diesem Aspekt hohe Bedeutung zu¬ kommen. Natürlich kann ein derartiger Eingang auch in be¬ stimmten Zeitschlitzen während des Betriebes zur Verlust¬ leistungsbegrenzung angesteuert werden. Zur Deselektion eines Grundbausteines dient vorzugsweise wieder ein eigenes Speicherelement innerhalb des Grundbausteines, das getrennt programmiert werden kann.
Das erfindungsgemäße Array liefert adaptive Systeme. Das
konfigurierte System kann Ausgangssignale liefern, die das System selbst in bestimmter Weise modifizieren, d.h. es selbsttätig umkonfigurieren. Dies kann beispielsweise durch Änderung der programmierbaren Verdrahtung oder durch Ände¬ rung der Moduleigenschaften geschehen. Bei geeigneter Aus¬ legung können die Anordnungen im Echtzeitbetrieb modifi¬ ziert werden.
Vorzugsweise wird das erfindungsgemäße Array in BICMOS- Technologie implementiert. Diese Technologie ist besonders geeignet, da sie einerseits durch bipolare Bauelemente die Fähigkeit zu hochwertigen Analogfunktionen besitzt und andererseits durch verlustarme CMOS-Technik die Höchst¬ integration zuläßt. Außerdem werden durch das Konzept der flexiblen Verschaltung gute Treibereigenschaften gefordert, wobei der Treiber auf die Lastkapazitäten flexibel reagie¬ ren muß. Prinzipiell ist jedoch auch eine Lösung in CMOS- Technologie oder in einer anderen, für die Großintegration geeigneten Technologie denkbar.
Die Übertragung eines Prototyps, der auf dem erfindungs- gemäßen Array konfiguriert ist, auf eine optimierte Schal¬ tung für größere Stückzahlen läßt sich dadurch in einfacher Weise bewerkstelligen, daß die bei der Konfiguration er¬ mittelten Daten zusammen mit den analogen und digitalen Bibliothekselementen zu dem gewünschten Gesamtsystem in einer geeigneten CAD-Umgebung zusammengebunden werden, wobei nicht benutzte Elemente fortgelassen werden und wobei die der Verdrahtung und Programmierbarkeit dienenden Zu¬ sätze wie Multiplexer und Register durch feste Verdrahtun¬ gen ersetzt werden. Da das Gesamtsystem bereits innerhalb des erfindungsgemäßen konfigurierbaren Modul-Arrays voll¬ ständig nachgebildet war, tritt das Problem eines Übergangs auf andere Bausteine bei der erfindungsgemäßen Technologie nicht auf.
Die analogen Grundbausteine des erfindungsgemäßen Arrays umfassen beispielsweise Integratoren, Komparatoren, Ver-
stärker, Phasen-Detektoren und einstellbare Referenzen. Die einstellbaren Referenzen können durch multiplizierende Di- gital-Analog-Wandler realisiert werden.
Bevorzugte Ausführungsbeispiele des erfindungsgemäßen kon¬ figurierbaren, analogen und digitalen Arrays werden nach¬ folgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein durch Grundbausteine innerhalb der Matrixan¬ ordnung erster Ordnung gebildetes Schleifenfilter zweiter Ordnung;
Fig. 2 einen durch Grundbausteine innerhalb der Matrix¬ anordnung erster Anordnung gebildeten Phasendetek¬ tor;
Fig. 3 ein aus den Schaltungen nach den Fig. 1 und 2 durch die Matrixanordnung zweiter Ordnung gebilde¬ te Freguenz-gerastete Regelschleife (FLL) ;
Fig. 4 einen steuerbaren Transkonduktanzverstärker;
Fig. 5 eine minimale Ausführungsform eines erfindungsge¬ mäßen Arrays;
Fig. 6 eine Darstellung eines von der Matrixanordnung erster Ordnung des erfindungsgemäßen Arrays ge¬ bildeten Schleifenfilters zweiter Ordnung;
Fig. 7 einen von der Matrixanordnung erster Ordnung des erfindungsgemäßen Arrays gebildeten Phasendetek¬ tor; und
Fig. 8 eine der Fig. 5 entsprechende Darstellung des er¬ findungsgemäßen Arrays bei Programmierung als Fre¬ quenz-gerastete Regelschleife.
Fig. 1 zeigt eine erste mögliche Strukturierung innerhalb einer ersten Ebene des erfindungsgemäßen Arrays, die, wie nachfolgend weiter verdeutlicht wird, durch eine Matrixan¬ ordnung erster Ordnung gebildet wird. Hier wird von der ersten Ebene gesprochen, da innerhalb dieser Ebene nur eine Konfiguration von Grundbausteinen II, 12, VI vorgenommen wird. Die hier gezeigte Konfiguration umfaßt zwei sowohl digital für eine Grobeinstellung als auch analog für eine Feineinstellung steuerbare Integratoren II, 12 bzw. Tief¬ pässe erster Ordnung und einen ebenfalls steuerbaren Ver¬ stärker VI. Mit den Bezugszeichen Vdc; Vac sind digitale bzw. analoge Steuereingänge bezeichnet.
Fig. 2 zeigt eine weitere erste Ebene des erfindungsgemäßen Arrays, also gleichfalls eine Teilkonfiguration von Grund¬ bausteinen, die durch eine Matrixanordnung erster Ordnung gebildet wird. Bei dieser beispielshaften Schaltung sind zwei Spannungskomparatoren Kl, K2 vorgesehen, denen ein Phasendetektor PD nachgeschaltet ist.
Fig. 3 zeigt das Blockschaltbild einer FLL (Frequency- Locked-Loop) , d.h. einer Frequenz-gerasteten Regelschleife. Diese Schaltung ist aus drei Blöcken gebildet, die jeweils auf der ersten Ebene des digitalen Arrays gemäß der Erfin¬ dung ausgebildet sind, wie durch die Fig. 1 und 2 verdeut¬ licht ist. Somit kann die in Fig. 3 gezeigte Schaltung als Schaltung der zweiten Ebene bezeichnet werden. Bei dieser Darstellung gemäß Fig. 3 wird die hierarchische Struktur des Analog/Digital-Design des gesamten erfindungsgemäßen Arrays deutlich. Auf der Grundlage von Grundbausteinen werden Makros der ersten Ebene gebildet, die wiederum ein System der zweiten Ebene konfigurieren können, wobei dies auch im Zusammenspiel mit Grundbausteinen aus den unteren Ebenen erfolgen kann.
Das hier gezeigte Ausführungsbeispiel hat eine Strukturie¬ rung über zwei Ebenen. Für den Fachmann ist es offenkundig, daß das erfindungsgemäße Konzept eines hierarchischen Arrays
sich über mehrere Ebenen durchführen läßt.
Fig. 4 zeigt die Schaltungsarchitektur eines programmierba¬ ren, steuerbaren Transkonduktanzverstärkers OTA in Diffe¬ renzpfadtechnik. Diese Struktur soll stellvertretend für die anderen Grundbausteine prinzipiell die Steuerungsmöglichkei¬ ten eines Grundbausteines verdeutlichen. Bei der digitalen Einstellung handelt es sich um eine Grobeinstellung. Diese erfolgt durch das Datenwort W2. Die Feineinstellung erfolgt ausgehend von dem Datenwort Wl über einen programmierbaren, multiplizierenden Digital/Analog-Wandler MDAC, wobei der¬ artige analoge Steuerspannungen auch extern bereit gestellt werden können. Ein 10-Bit-Latch L dient zur digitalen Pro¬ grammierung sowohl für die Grobeinstellung als auch für die Feineinstellung. Diese Latches L sind in den BBB-Reihen/- Zeilen der Grundbausteine enthalten, welche in Fig. 5 ge¬ zeigt sind und nachfolgend näher unter Bezugnahme auf Fig. 5 erläutert werden.
Wie dargestellt ist, kann die analoge Feineinstellung der Grundbausteine (BBB = basic building block) entweder durch Multiplizieren der Analog/Digital-Wandler mit Hilfe des binären Datenwortes Wl oder durch eine exteren analoge SteuerSpannung (externe oder adaptive Ansteuerung) durch¬ geführt werden. Beide Verfahren beeinflussen in erster Linie die Transkonduktanz.
Die digitale Steuerung bewirkt eine digitale Grobeinstellung durch Zu- bzw. Abschalten von vorgefertigten Strom- und Spannungsreferenzen innerhalb der Matrixanordnungen erster Ordnung über das Datenwort W2. Hierdurch kann beispielsweise ebenfalls die Transkonduktanz programmierbar gehalten wer¬ den. Weiterhin lassen sich Referenzen zur Dynamik-Anpassung skalieren.
Wie in Fig. 5 gezeigt ist, umfaßt die dort gezeigte Aus¬ führungsform eine erfindungsgemäße konfigurierbare analoge und digitale Arrayanordnung, vier Matrixanordnungen M11#
M12, M13, M14 erster Ordnung und eine Matrixanordnung M2 zweiter Ordnung. Jede Matrixanordnung erster Ordnung MIT, M12' M13' M14 umfaßt eine Mehrzahl von Grundbausteinen BBB, die dort als BBB-Reihen/Zeilen 1 bis 12 gezeigt sind. Die Verbindungen zwischen den Grundbausteinen innerhalb der Matrixanordnungen Mχl, M12, M13, M14 erfolgen mittels erster Schalter-Matrizen S-^ bis S4, die im gezeigten Beispielsfall als (8 x 8)-Schalter-Matrizen ausgebildet sein können. Die Vernetzungslogik in Verbindung mit den Schalter-Matrix-Ein¬ heiten MSU erlaubt kreuzungsfreie Verbindungen, welche über m2-Bit-lange Schieberegister 13 bis 16 für die Matrixanord¬ nungen erster Ordnung individuell programmierbar sind (m = Anzahl der kreuzungsfreien Verbindungen) . Um die Anzahl der um die Matrix gruppierten Grundbausteine zu erhöhen, ohne dabei zusätzliche Verbindungswege bereitzustellen, können an der Peripherie dekodierbare Leitungs-Selektoren eingesetzt werden, die ankommende bzw. abgehende Signal/Versorgungs- Pfade auftrennen und/oder verbinden können. Alle Außenan¬ schlüsse der Matrix können als Eingänge oder Ausgänge oder bidirektionale Anschlüsse programmiert werden. Multiplexer in den Selektoren erlauben eine variable Signal-/Versor- gungsführung.
Um eine möglichst große Vielfalt bei der Programmierung der Signal-/Versorgungswege zu erreichen, sind primär zwei ver¬ schiedene elementare Vernetzungszustände, nämlich die Über¬ kreuzung und Verknüpfung realisierbar. Bei der Programmie¬ rung eines Kreuzungspunktes MSU entsteht eine leitende, bi¬ direktionale Verbindung eines horizontalen und eines verti¬ kalen Leitungssegmentes. Auf diese Segmente lassen sich wei¬ tere Kreuzungspunkte MSU zuschalten, so daß auch parallel geführte Leitungssegmente realisiert werden können. Sind die Selektoren an den Matrixrändern deaktiviert, so enden diese Leitungssegmente an der Matrixperipherie. Die Schaltmatrizen werden ausschließlich ohne Separierungseinheiten darge¬ stellt. Soweit dies nicht anders gezeigt ist, enden die Signalpfade bei den gezeigten Strukturen jeweils an der Matrixperipherie.
Wie gleichfalls in Fig. 5 gezeigt ist, bildet dort die Matrixanordnung M2 zweiter Ordnung zusammen mit den Matrix¬ anordnungen Mllf M1 , M13, M14 erster Ordnung ein konfi¬ gurierbares digitales Array mit zwei Ebenen. Die Matrix- Anordnung zweiter Ordnung M2 umfaßt gleichfalls eine Schal¬ termatrix, die bei dem hier gezeigten Ausführungsbeispiel als (16 x 16)-Schalt-Matrix ausgeführt ist. Die vertikalen Signalleitungen dieser Matrix sind die Eingangs- und Aus¬ gangs-Leitungen der Schalt-Matrizen S→i bis S4 der Matrix¬ anordnungen erster Ordnung. Horizontale Leitungen der Schaltermatrix der Matrixanordnung zweiter Ordnung werden durch Ausgänge eines 256-Bit-Schieberegisters 17 sowie Array-Eingangs- und Array-Ausgangs-Leitungen gebildet. Letztere bilden eine Schnittstelle 18 für das Array.
Die Schaltermatrizen S-^ bis S5 bestehen aus 1-Bit-Schaltern und -Speichern, die feldför ig angeordnet sind. Durch Setzen einer "1" oder "0" lassen sich Signal- und/oder Versor¬ gungspfade verbinden bzw. auftrennen.
Fig. 6 zeigt die Umsetzung des Schleifenfilters gemäß Fig. 1 durch eine Matrixanordnung M^ erster Ordnung in der ersten Ebene des Arrays. Mit gleichen Bezugszeichen bezeichnete Schaltungselemente bezeichnen gleiche Bestandteile in sämt¬ lichen Figuren, so daß deren Funktion und Struktur nicht nochmals erläutert werden muß. Wie hier leicht zu sehen ist, werden durch die Konfigurierung, die durch den Inhalt des Schieberegisters 13 vorgegeben ist, bestimmte Grundbausteine aus den BBB-Reihen/Zeilen 1, 2, 3 selektiert und in ge¬ wünschter Weise miteinander verschaltet. Besonders deutlich wird hier auch die Funktion des 64-Bit-Schieberegisters 13 für die analoge Konfiguration sowie diejenige des 16-Bit- Schieberegisters 19 für die digitale Grobsteuerung.
Fig. 7 zeigt eine der Fig. 2 entsprechende Darstellung eines Phasen-Detektors mit zwei Spannungskomparatoren, wie er durch die dritte Matrixanordnung M13 erster Ordnung gebildet
wird. Auch hier dient das 64-Bit-Schieberegister 15 für die analoge Konfiguration, während das 16-Bit-Schieberegister 20 für die digitale Grobsteuerung verwendet wird.
Fig. 8 zeigt das gesamte Verdrahtungsnetzwerk, welches durch das Array gemäß Fig. 5 gebildet wird, um die Frequenz-ge¬ rastete Regelschleife gemäß Fig. 3 in der zweiten Ebene des Arrays zu implementieren. Da die Bestandteile unter Bezug¬ nahme auf vorhergehende Figuren erläutert wurden, bedarf es keiner nochmaligen Erläuterung der einzelnen Matrixanord¬ nungen.