WO1996004611A1 - Herstellung eines trägerelementmoduls zum einbau in chipkarten oder andere datenträgerkarten - Google Patents

Herstellung eines trägerelementmoduls zum einbau in chipkarten oder andere datenträgerkarten Download PDF

Info

Publication number
WO1996004611A1
WO1996004611A1 PCT/EP1995/002150 EP9502150W WO9604611A1 WO 1996004611 A1 WO1996004611 A1 WO 1996004611A1 EP 9502150 W EP9502150 W EP 9502150W WO 9604611 A1 WO9604611 A1 WO 9604611A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier element
chip
module
carrier
adhesive
Prior art date
Application number
PCT/EP1995/002150
Other languages
English (en)
French (fr)
Inventor
Frank Druschke
Roland Diemer
Gerhard Elsner
Wolfgang Schmid
Reinhold Braun
Harald Gruber
Wolfgang Beck
Rainer Kratzert
Original Assignee
International Business Machines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corporation filed Critical International Business Machines Corporation
Priority to US08/793,181 priority Critical patent/US5980683A/en
Publication of WO1996004611A1 publication Critical patent/WO1996004611A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the invention relates to a method for producing a carrier element module, consisting of a carrier element and at least one IC component (chip), in particular with large dimensions (macro chips), which is preferably provided for installation in chip cards or other data carrier cards.
  • a carrier element module consisting of a carrier element and at least one IC component (chip), in particular with large dimensions (macro chips), which is preferably provided for installation in chip cards or other data carrier cards.
  • the chip cards used recently for information processing usually consist of a single or multi-layer insulated
  • Carrier element module e.g. carries the integrated semiconductor circuit (chip) in a recess of a carrier element or lying thereon.
  • connection points of the chip are e.g. connected to the contact surfaces of the carrier element via fine gold wires.
  • TAB Tepe Automated Bonding
  • the chip is then e.g. by ultrasonic welding, applied to the ends of these contact fingers of the circuit.
  • PTH plated through holes
  • the chip After contacting the chip and carrier, the chip is cast in the carrier or coated on the carrier with a casting resin drop in order to eliminate environmental influences.
  • the essentially convex shape of the cast resin coating has proved problematic, in particular in the production of chips with a large area. Especially when encasing large and therefore relatively flat chips in relation to height to surface, the convex and relatively undefined droplet shape remaining after curing forces post-treatment e.g. by grinding to be able to achieve smaller heights.
  • the manufacturing method according to the invention also allows the production of carrier element modules with large-area chips (e.g. with a high storage density), as required by the increasing need for information with increasing application possibilities, in particular of chip cards, by the possibility of being able to manufacture modules with a small and defined overall height.
  • the use of the transfer molding process with a transfer molding compound with predetermined properties enables the chip mold casing to be defined during the transfer molding process in such a way that small and defined overall heights and a small overall volume can be achieved.
  • the molding compound guarantees protection of the chip against cracks and environmental influences.
  • Carrier elements consisting of an insulator, preferably fiber-reinforced polymers, and a metallic contact plane can also be used in the method according to the invention, the chip then essentially being seated on the insulator and being connected to the contact plane.
  • a release agent with predetermined properties enables the injection strands produced in the injection molding process to be easily and gently detached from the carrier element, in particular if thin fiber-reinforced polymers are used as insulators.
  • the release agent as such thus only makes it possible to use simple and inexpensive injection molding tools with a side gating guided on the carrier element, since otherwise the gating pieces remain adhering to the carrier element surface and the carrier element surface can be damaged in the required separation process of the gating pieces.
  • a control option for recognizing the surface areas of the carrier element that have been successfully coated with the release agent can be achieved by using dyeable release agents, which leads to contrasting and thus correspondingly easy recognition of the areas wetted with the release agent.
  • FIGS. 1A-1D show an inventive method for
  • FIG. 2 shows the injection molding process in a top view of the illustration from FIGS. 1,
  • FIGS. 1A-1D show a method according to the invention for producing a carrier element module consisting of a chip 2 and a carrier element 4 by applying the chip 2 to the carrier element 4 in
  • the carrier element 4 consists of a contact plane 8 applied flat to an insulator 6, the insulator 6 preferably consisting of glass fiber reinforced epoxy resin or of fiber reinforced polyimide.
  • the carrier element 4 is inserted into a so-called chip card (smart card) on which data can be stored and processed.
  • the contact plane 8 of the carrier element 4 then serves to contact the chip 2 with the outside world, e.g. a smart card reader, according to the applications of the smart card.
  • circular openings 10 are punched into the insulator 6 for later wiring of the chip 2.
  • An electrically conductive foil (for example: 35 ⁇ copper foil) is then glued onto the underside of the insulator 6 as the contact plane 8, from which the conductor tracks, the conductive central zone and the non-conductive strips are then etched out using wet chemistry. Then the electrochemical coating takes place the conductive copper structures of the contact plane 8 with nickel and gold, which then form Ni / Au contacts 12.
  • an adhesive drop 14 is applied to the top of the insulator 6 in the area through which the chip 2 is to be mechanically connected to the carrier element 4.
  • the choice of material is important for the adhesive 14 to ensure that it has a sufficient processing time, which may include electrical contacting. In particular, premature curing must be prevented and good compatibility with subsequent temperature steps must be ensured. A general distinction must be made here whether the application of the adhesive 14 has to take place before or after the electrical contacting. Thus, when the adhesive 14 is used after the electrical contacting, the mechanical stability of the composite material of the carrier element module can be favorably influenced without having to accept a possible negative influence by the adhesive 14 during the contacting.
  • the chip 2 When using the "wire bond” technology, the chip 2 is placed with its rear side on the carrier element 4 and the connection points located on the opposite side of the chip 2 are connected to the contact surfaces 12 of the carrier element 4 via fine wires.
  • the adhesive 14 When applying the adhesive 14 to the carrier element 4, it is important to ensure that the adhesive 14 does not emerge from the space between the back of the chip 2 and the carrier element 4. Otherwise there is a risk that, in the case of an injection molding encapsulation of the chip 2 shown in FIG. 1D and to be described later, the molding compound does not adhere sufficiently to the module due to the contact with the adhesive 14 and tearing may occur. At the same time, it is important to ensure that the contact surfaces 12 are not wetted by the adhesive 14 and thus impair the electrical contact.
  • pre-hardening then takes place, for example with an infrared heater, heating plate, heating shoe, heating table, oven, circulating or hot air oven, for pre-fixing so that the chip 2 remains in position during the subsequent (complete) curing.
  • pre-curing the adhesive 14 is followed by curing ("final your") in an oven.
  • connection points of the chip 2 for example a macro chip with an area of, for example, 27.2 mm 2
  • fine metal wires 16 for example gold or aluminum wires
  • the adhesive 14 no longer shows any softening. Otherwise, the chip 2 can be shifted during the injection molding process, which takes place at 180 ° C, and the contacts of the chip 2 with the carrier element 4, e.g. tear off previously bonded AI wires.
  • the adhesive layer 14 must be filled with bubbles so that the space between the chip 2 and the carrier element 4 is homogeneous, since at the injection molding temperature of 180 ° C. the air in the bubbles which may be enclosed in the adhesive layer 14 leads to an increase in pressure and thus the chip 2 either blows or breaks can.
  • the adhesive 14 must not release any volatile constituents (for example low-molecular substances) during the curing, since these can also have an effect on the reliability of the connection between the chip 2 and the carrier element 4.
  • the adhesive layer 14 after curing has a certain degree of elasticity, since the carrier element 4 with the glued chips 2 can be subjected to multiple bending stresses in the module manufacturing process (for example when processing as a continuous film in a rolled-up form, as can be seen in FIG. 2).
  • the thermal expansion coefficient of the adhesive can be adjusted to the material combination of carrier element 4 and chip 2 and can thus be adjusted to compensate for stress.
  • the particle size distribution of the filler particles may then be the value of the maximum permitted layer thickness of the adhesive, e.g. about less than 150 microns, do not exceed, so that the required layer thickness of the adhesive 14 can also be achieved.
  • the injection molding material 18 must have the properties described below :
  • the injection molding material 18 must have a high flexural strength (approximately greater than 7 kp / mm 2 and preferably greater than 13 kp / mm 2 ) and a low thermal
  • Expansion coefficients (approximately less than 50xl0 "6 " C “1 and preferably less than 17xl0 " 6 ° C “1 ), since then the material composite of carrier element 4, chip 2, injection molding compound 18 and possibly adhesive 14 builds up low mechanical stresses Otherwise, voltages can have an unfavorable effect on the contacts, for example the wire bond connections 16 on the top of the chip 2, and the reliability and integrity of the module in production and use negatively affect.
  • the injection molding material 18 may only shrink slightly during cooling, which can be achieved by adding fillers, since excessive shrinkage also affects the wire bond connections.
  • the shortest possible curing time (preferably less than one minute) of the molding compound 18 is required in order to achieve very short process times in module production.
  • the injection molding material 18 must be flame-resistant and have good adhesion to the chip 2 and the carrier element 4.
  • the injection molding material 18 may only absorb a little moisture (preferably less than 1% after 48 hours of boiling water treatment). This can be ensured if a suitable, cross-linkable molding compound 18 is used.
  • FIGS. 1 shows the injection molding process in a top view of the representation from FIGS. 1.
  • the carrier elements 20-34 are processed as an endless film 36, which is then separated into individual chip carrier element modules.
  • the continuous film 36 consists, according to the above explanations, of the insulator 6, a thin epoxy glass fabric film, and the metallic contact plane 8.
  • the contact planes of the carrier elements 20-34 can be seen in this illustration through the almost transparent insulator 6.
  • the endless film 36 can preferably be wound onto a roll between the processing of the individual steps and passes through in an unwound form the process steps, preferably lined up as a production line.
  • the injection molding compound 18 comes from a compact and is brought up to the respective carrier element 20-34 after a brief heating via a distributor 38 and the connected injection channels 40.
  • the guidance of the injection molding compound 18 is ensured by a tool, not shown here, which after the
  • injection molding process is removed again.
  • the injection molding material 18 also hardens in the injection channels 40 and remains after removal of the tool as shown in FIG. 2.
  • the injection molding compound 18 is brought approximately laterally from the channels 40 to the respective carrier element 20-34. This allows a simple and inexpensive design of the injection molding tool in comparison to an introduction of the injection molding compound, for example from above.
  • the deliberately good adhesion of the injection molding material 18 to the carrier element 4 has a very disadvantageous effect where the injection channels 40 for the encapsulation of the chip 2 run on the carrier element 4 and are in contact with them, since they are removed again after the injection molding have to.
  • the detachment of the injection channels 40 leads to enormous process problems and complicates encapsulation by means of the injection molding technique.
  • release agents must retain their release agent properties under the conditions of the injection molding process, i.e. in particular be thermally stable. Furthermore, suitable release agents must not be volatile even under process conditions in order to rule out an uncontrolled distribution on the carrier surface.
  • the Release agent can be quickly fixed or cross-linked on the carrier surface, since otherwise undesirable waiting times or discontinuities can occur during the process.
  • Organosilanes with a low surface tension are generally suitable as release agents, e.g. Organofluorosilanes or alkyl and arylalkoxysilanes.
  • Organofluorosilanes or alkyl and arylalkoxysilanes e.g. Organofluorosilanes or alkyl and arylalkoxysilanes.
  • organosilanes have proved to be advantageous for use in the invention: phenyltrimethoxysilane, phenyltriethoxysilane, phenyltrichlorosilane, methyltriethoxysilane, methyltrimethoxysilane, Propy1trimethoxysilan, ethyltrichlorosilane, ethyltrimethoxysilane, diphenyldiethoxysilane, dimethyldichlorosilane, dimethyldiethoxysilane, perfluorooctyltri
  • the release agents mentioned can be used as such, especially in the case of an application separately from
  • Module manufacturing process or preferably also in the form of solutions or emulsions in concentrations from about 0.005 percent by weight.
  • Volatile solvents such as ethanol, methanol, isopropanol, water, acetone, methyl ethyl ketone, methylene chloride, dioxane etc. or mixtures thereof, in particular with water, should be used.
  • catalysts e.g. Acetic acid or hydrochloric acid can be added.
  • the coating of the carrier element 4 with the release agent or its solutions can be done by suitable methods such as For example, printing, brushing, spreading or writing with a felt-tip pen can be carried out automatically and in a simple manner.
  • the drying or curing of the release agent layer must be optimized for the release agent used or the chosen procedure.
  • the application and drying / hardening of the release agent can take place both “off line”, that is to say separately from the module production process, and “in line”, that is to say during the
  • a thermally sufficiently stable dye can be added to the release agent solution or emulsion in a suitable concentration.
  • methylene blue is suitable, e.g. can be used in a concentration of 0.1 to 3.0 percent by weight or preferably 0.5 to 1.5 percent by weight.
  • An exemplary embodiment according to the invention for producing a module consisting of the carrier element 4 with the chip 2 is given below.
  • the method can be used both for a single carrier element 4 or for a multiplicity of carrier elements 20-34 on the endless carrier 36 and comprises the steps:
  • the thin carrier element as a single carrier element 4 or as carrier elements 20-34 on continuous film 36, consisting of fiber-reinforced polymer material (for example: epoxy resin, polyimide, polycyanate ester, BT resin) provided with a Cu / Ni / Au - contact plane 8 on the underside and metallic contact surfaces 12 on the surface.
  • fiber-reinforced polymer material for example: epoxy resin, polyimide, polycyanate ester, BT resin
  • release agent to the surface of the carrier element 4, 20-34.
  • the release agent is applied using a commercially available pen soaked in the release agent, e.g. a felt pen, on the surface areas or parts thereof, on which the injection strands for the encapsulation of the chip 2 later run.
  • a 5% solution of phenyltrimethoxysilane in an ethanol / water mixture (95/5) is used as the release agent.
  • 1% of the solution is added as a dye, methylene blue.
  • the release agent is dried / hardened using the parameters described under 3.).

Abstract

Es wird ein Verfahren zur Herstellung eines IC-Moduls beschrieben, das aus einem dünnen Trägerelement (4) und einem darauf montierten Halbleiter-Chip (2) besteht. Dieses Verfahren erlaubt auch die Verwendung von IC-Bausteinen (2) besonders großer Abmessungen (Makro-Chips) und großer Typenvielfalt. Der Chip-Spritzpreßprozeß ist so dabei ausgelegt, daß eine minimale Bauhöhe, ohne daß eine Nacharbeitung erforderlich ist, erzielt werden kann und dadurch die kostengünstige Oberflächenmontierung der Chips verwendet werden kann. Dieses erfindungsgemäß hergestellte Modul läßt sich sowohl in flexiblen Schaltkreiskarten (Einsatz in z.B. Fotoapparaten) als auch in Chipkarten verwenden. Das erfindungsgemäße Verfahren weist dabei einen ersten Schritt des Aufbringens des mindestens einen IC-Bausteins (2) auf das Trägerelement (4), einen zweiten Schritt des Kontaktierens des mindestens einen IC-Bausteins (2) mit dem Trägerelement (4) und einen dritten Schritt des Spritzpressens einer Spritzpressmasse (18) zur Ummantelung des IC-Bausteins (2) auf.

Description

B E S C H R E I B U N G
HERSTELLUNG EINES TRÄGERELEMENTMODULS ZUM EINBAU IN CHIPKARTEN ODER ANDERE DATENTRÄGERKARTEN
Gebiet der Erfindung
Die Erfindung betrifft ein Verfahren zur Herstellung eines Trägerelementmoduls, bestehend aus einem Trägerelement und mindestens einem IC-Baustein (Chip) insbesondere mit großen Abmessungen (Makro-Chips), das vorzugsweise für den Einbau in Chipkarten oder andere Datenträgerkarten vorgesehen ist.
Stand der Technik
Die in jüngster Zeit für die Informationsverarbeitung eingesetzten Chipkarten (z.B.: Multifunktionelle Chipkarten oder Telefonkarten) bestehen üblicherweise aus einem ein- oder mehrlagigen isolierten
Trägerelementmodul, das z.B. in einer Aussparung eines Trägerlements oder drauf aufliegend den integrierten Halbleiter-Schaltkreis (Chip) trägt.
Die Verdrahtung des Chips mit den Außenkontakten kann gemäß der Lehre der Patentschrift DE-C-3029667 über eine Kontaktierungstechnik, dem sogenannten "wire bonding", durchgeführt werden. Dazu werden die Anschlußpunkte des Chips z.B. über feine Golddrähte mit den Kontaktflächen des Trägerelements verbunden.
Aus dem United States Patent US-A-4,474,292 ist als Kontaktierungsmöglichkeit zwischen dem Chip und den Kontaktflächen des Trägerelements das "Tape Automated Bonding" (TAB) bekannt. Für die Kontaktierung des Chips mit der jeweiligen Verdrahtung, enthalten die Verdrahtungsmuster Kontaktfinger, die in Form einer sogenannten Kontaktspinne von außen in Richtung des - 2 -
Chipinneren geführt werden. Der Chip wird dann, z.B. durch Ultraschallverschweißung, an den Enden dieser Kontaktfinger des Schaltkreises aufgebracht.
Eine weitere Möglichkeit der Kontaktierung ist mittels "plated through holes" (PTH) möglich, wie in der UK Patent Anmeldung GB 2 081 974 A beschrieben.
In der weiteren Anmeldung (Aktenzeichen:..., GE994016) wird die Verwendung der als solche bekannten C4-Technik zur Herstellung einer elektrischen Verbindung zwischen einem IC-Baustein und einem Trägerelement, das für den Einbau in Chipkarten oder andere Datenträgerkarten vorgesehen ist, vorgestellt. Dies ermöglicht eine hohe Integrationen des IC-Bausteins mit einer entsprechend hohen Anzahl von Kontaktierungen zur Kommunikation des IC-Bausteins mit seiner äußeren Umgebung.
Nach der Kontaktierung von Chip und Träger wird der Chip im Träger vergossen oder auf dem Träger mit einem Gießharztropfen ummantelt um Umgebungseinflüsse auszuschalten. Problematisch, insbesondere bei' der Herstellung von Chips mit großer Fläche, hat sich dabei jedoch die im wesentlichen konvexe Formgestaltung der Gießharzummantelung erwiesen. Insbesondere bei der Ummantelung großflächiger und damit im Verhältnis Höhe zu Fläche relativ flacher Chips zwingt die nach dem Aushärten verbleibende konvexe und relativ Undefinierte Tropfenform zu einer Nachbehandlung z.B. durch Abschleifen um kleinere Bauhöhen erreichen zu können.
Allen bekannten Methoden zur Herstellung von Trägerelementen für IC-Bausteine ist gemeinsam, daß sie Chips großer Abmessungen (Makro-Chips) nicht oder nur mit großem Aufwand verwenden können. Dadurch ist die Herstellung von Massenartikeln mit höchster Speicherdichte wie Chipkarten und flexiblen Schaltkarten nicht möglich.
Zusammenfassung der Erfindung
Es ist deshalb Aufgabe der Erfindung ein Verfahren zur Herstellung von Trägerelementmodulen mit IC-Bausteinen zu finden, die den Einsatz von Chips mit großen Abmessungen (Makro-Chips) ermöglicht.
Die Aufgabe der Erfindung wird gelöst durch die Lehre entsprechend des unabhängigen Patentanspruchs 1.
Das erfindungsgemäße Herstellungsverfahrens erlaubt auch die Herstellung von Trägerelementmodulen mit großflächigen Chips (z.B. mit hoher Speicherdichte), wie sie durch den steigenden Informationsbedarf mit wachsenden Anwendungsmöglichkeiten insbesondere der Chipkarten gefordert werden, durch die Möglichkeit Module mit kleiner und definierter Bauhöhe herstellen zu können.
Die Verwendung des Spritzpreßverfahrens mit einer Spritzpreßmasse mit vorgegebenen Eigenschaften ermöglicht durch die definierbare Formgestaltung der Chipummantelung bei dem Spritzpreßvorgang, daß kleine und definierte Bauhöhen und ein geringes Bauvolumen realisiert werden können. Dabei gewährleistet die Spritzpreßmasse einen Schutz des Chips vor Rissen ("Cracks") und Umwelteinflüssen.
Auch lassen sich bei dem erfindungsgemäßen Verfahren Trägerelemente bestehend aus einem Isolator, vorzugsweise faserverstärkte Polymere, und einer metallischen Kontaktebene verwenden, wobei der Chip dann im wesentlichen auf dem Isolator aufsitzt und mit der Kontaktebene verbunden wird. Die Verwendung eines Trennmittels mit vorgegebenen Eigenschaften ermöglicht ein leichtes und schonendes Ablösen der bei dem Spritzpreßverfahren entstehenden Anspritzstränge von dem Trägerelement, insbesondere wenn dünne faserverstärkte Polymere als Isolator verwendet werden. Das Trennmittel als solches macht damit die Verwendung von einfachen und kostengünstigen Spritzpreßwerkzeugen mit einer seitlichen, auf dem Trägerelement geführten, Anspritzung erst möglich, da ansonsten die Anspritzstücke auf der Trägerelementoberfläche haften bleiben und bei dem erforderlichen Abtrennprozeß der Anspritzstücke die Trägerelementoberfläche beschädigt werden kann.
Eine Kontrollmöglichkeit zur Erkennung der erfolgreich mit dem Trennmittel beschichteten Oberflächenbereiche des Trägerelement kann durch die Verwendung von einfärbbaren Trennmitteln erreicht werden, was zu einer Kontrastierung und damit entsprechend einfachen Erkennbarkeit der mit dem Trennmittel benetzten Bereiche führt.
Durch die Verwendung eines Klebers mit vorgegebenem Eigenschaftsprofil kann eine zuverlässigen Verbindung zwischen dem Chip und dem Trägerelement erzielt werden.
Die erfindungsgemäße Verwendung und Kombination der geforderten Materialien erlaubt zudem einen möglichst • kurzen Prozeßzyklus und einen einfachen, schnellen und ökonomischen Modulherstellungsprozeß, der komplett in einer Linie und ohne Zwischenschritte ausgeführt werden kann.
Beschreibung der Zeichnungen
Zur näheren Erläuterung der Erfindung sind im folgenden
Ausführungsbeispiele mit Bezugnahme auf die Zeichnungen beschrieben. Fign. 1A-1D zeigen ein erfindungsgemäßes Verfahren zur
Herstellung eines Trägerelementmoduls bestehend aus einem Chip und einem Trägerelement,
Fig. 2 zeigt den Spritzpressvorgang in Draufsicht zu der Darstellung aus den Fign. 1,
Fig. 3 zeigt die Problematik der fehlerhaften Ablösung der Anspritzkanäle an einem Beispiel.
Detaillierte Beschreibung der Erfindung Fign. 1A-1D zeigen ein erfindungsgemäßes Verfahren zur Herstellung eines Trägerelementmoduls bestehend aus einem Chip 2 und einem Trägerelement 4 durch das Aufbringen des Chips 2 auf das Trägerelement 4 in
Schnittbilddarstellung. Das Trägerelement 4 besteht aus einer auf einen Isolator 6 plan aufgebrachten Kontaktebene 8, wobei der Isolator 6 vorzugsweise aus glasfaserverstärktem Epoxidharz oder aus faserverstärktem Polyimid besteht. Das Trägerelement 4 wird in einem weiteren Schritt in eine sogenannte Chipkarte \Smartcard) eingefügt, auf der Daten gespeichert und bearbeitet werden können. Die Kontaktebene 8 des Trägerelements 4 dient dann zur Kontaktierung des Chips 2 mit der Außenwelt, z.B. einem Chipkartenlesegerät, entsprechend den Anwendungen der Chipkarte.
In Fig. 1A werden kreisrunde Durchbrüche 10 in den Isolator 6 für die spätere Verdrahtung des Chips 2 gestanzt. Anschließend wird auf die Unterseite des Isolators 6 eine elektrisch leitende Folie (z.B.: 35 μ Kupferfolie) als die Kontaktebene 8 aufgeklebt, aus der dann naßchemisch die Leiterbahnen, die leitende Mittelzone und die nicht leitenden Streifen herausgeätzt werden. Danach erfolgt die elektrochemische Beschichtung der leitenden Kupferstrukturen der Kontaktebene 8 mit Nickel und Gold, die dann Ni/Au-Kontakte 12 bilden.
Nun wird, wie in Fig. 1B gezeigt, auf der Oberseite des Isolators 6 in dem Bereich ein Klebetropfen 14 aufgebracht durch den der Chip 2 mit dem Trägerelement 4 mechanisch verbunden werden soll.
Bei der Anwendung des Klebers 14 ist zu unterscheiden zwischen den verschiedenen elektrischen Kontaktierungsmöglichkeiten von Chip 2 zu dem Trägerelement 4, wie sie in einem sich anschließenden Verfahrensschritt ausgeführt werden. Liegen die Anschlußpunkte von Chip 2 und Trägerelement 4 einander gegenüber, wie z.B. bei der TAB- oder der C4-Technik, kommt einer mechanischen Stabilisierung durch die Verwendung des Klebers 14 eine geringere Bedeutung zu oder sie kann sogar auch entfallen, da durch die Kontaktierung bereits eine vielfach ausreichend feste mechanische Verbingung zwischen Chip 2 und Trägerelement 4 erreicht werden kann. Es sollte jedoch sichergestellt werden, daß in den Raum zwischen dem Chip 2 und der Oberfläche des Trägerelement 4 bei eventuell sich anschließenden weiteren Prozeßschritten nicht oder nur geringfügig andere Materialien, wie etwa eine Vergußmasse, ungewollt eindringen kann. Dies könnte ansonsten zu einem Herabsetzen der mechanischen Stabiltät des Verbunds aus Chip 2 und Trägerelement 4 zur Folge haben.
Kann durch die Kontaktierung allein keine ausreichend feste mechanische Verbingung zwischen Chip 2 und Trägerelement 4 erreicht werden, oder soll ein mögliches Eindringen eines unerwünschtes Materials in den Raum zwischen dem Chip 2 und der Oberfläche des Trägerelement 4 verhindert werden, ist bei der Auswahl des Materials für den Kleber 14 darauf zu achten, daß dieser eine ausreichende Verarbeitungsdauer aufweist, die eventuell die elektrische Kontaktierung miteinschließt. Insbesondere muß ein vorzeitiges Aushärten verhindert und eine gute Verträglichkeit mit sich anschließenden Temperaturschritten gewährleistet sein. Zu unterscheiden ist hier generell, ob die Anwendung des Klebers 14 vor oder nach der elektrischen Kontaktierung zu erfolgen hat. So läßt sich bei einer Verwendung des Klebers 14 nach der elektrischen Kontaktierung die mechanische Stabilität des Materialverbund des Trägerelementmoduls günstig beeinflussen ohne dabei eine eventuell auftretende negative Beeinflussung durch den Kleber 14 während der Kontaktierung in Kauf nehmen zu müssen.
Bei der Verwendung der "wire bond" Technik wird der Chip 2 mit seiner Rückseite auf dem Trägerelement 4 platziert und die auf der gegenüberliegenden Seite des Chips 2 sich befindenden Anschlußpunkte über feine Drähte mit den Kontaktflächen 12 des Trägerelements 4 verbunden. Bei dem Aufbringen des Klebers 14 auf das Trägerelement 4 ist es wichtig darauf zu achten, daß der Kleber 14 nicht aus dem Raum zwischen der Rückseite des Chips 2 und dem Trägerelement 4 hinaustritt. Ansonsten besteht die Gefahr, daß bei einer in Fig. 1D gezeigten und später zu beschreibenden Spritzpreßverkapselung des Chips 2 die Spritzpreßmasse durch den Kontakt mit dem Kleber 14 nicht ausreichend an dem Modul haftet und es so zu Abrissen kommen kann. Gleichzeitig ist es wichtig sicherzustellen, daß die Kontaktflächen 12 nicht von dem Kleber 14 benetzt werden und damit die elektrische Kontaktierung beieinträchtigen.
Nach dem Aufbringen des Klebers 14 in Fig. 1B erfolgt dann eine Vorhärtung ("precure"), z.B mit einer Infrarotheizung, Heizplatte, Heizschuh, Heiztisch, Ofen, Umlauf- oder Heißluftofen, zur Vorfixierung damit der Chip 2 während der nachfolgenden (vollständigen) Aushärtung in Position bleibt. Dem Schritt der Vorhärtung des Klebers 14 folgt die Aushärtung ("final eure") in einem Ofen.
In- dem Ausführungsbeispiel nach Fig. IC wird als Kontaktierungsverfahren das "wire bonding" gewählt. Dazu werden die Anschlußpunkte des Chips 2, z.B. einem Makro-Chip mit einer Fläche von beispielsweise 27.2 mm2, über feine Metalldrähte 16 (z.B. Gold- oder Aluminiumdrähte) mit den Kontaktflächen des Trägerelements 4 verbunden. Entsprechend kann jedoch jedes andere insbesondere eines der eingangs erläuterten Kontaktierungsverfahren angewandt werden.
Von der unter dem Chip 2 befindlichen dünnen Klebeschicht 14 muß verlangt werden, daß bei den nachfolgenden Prozeßschritten, die unter anderem eine Verkapselung des Chips 2 durch Spritzpressen beinhalten, der Kleber 14 keine Erweichung mehr zeigt. Ansonsten kann während des bei 180°C ablaufenden Spritzpressens der Chip 2 verschoben werden und dabei die Kontaktierungen des Chips 2 mit dem Trägerelement 4, z.B. vorher gebondete AI-Drähte, abreißen. Außerdem muß die Klebeschicht 14 blasenfrei der Raum zwischen Chip 2 und Trägerelement 4 homogen gefüllt sein, da bei der Spritzpreßtemperatur von 180°C die Luft in den in der Klebeschicht 14 möglicherweise eingeschlossenen Blasen zu einer Druckerhöhung führt und somit der Chip 2 entweder abgesprengt oder brichen kann.
Desweiteren darf der Kleber 14 während der Aushärtung keine flüchtigen Bestandteile (z.B. niedermolekulare Substanzen) freisetzen, da diese ebenfalls auf die Zuverlässigkeit der Verbindung zwischen Chip 2 und Trägereiement 4 rückwirken können. Letztendlich muß aber die Klebeschicht 14 nach der Aushärtung einen gewissen Grad an Elastizität haben, da das Trägerelement 4 mit den verklebten Chips 2 im Modulherstellungsprozeß mehrfach Biegebeanspruchungen ausgesetzt werden kann (z.B. bei der Verarbeitung als Endlosfilm in aufgerollter Form, wie in Fig. 2 zu sehen) .
Bei Verwendung von Klebern mit Füllstoffen (z.B. Keramikpartikeln) kann der thermische Ausdehnungskoeffizient des Klebers auf den Materialverbund aus Trägerelement 4 und Chip 2 eingestellt und damit auf Streßausgleich hin angepaßt werden. Allerdings darf dann die Korngrößenverteilung der Füllstoffpartikel den Wert der maximal erlaubten Schichtdicke des Klebers, z.B. etwa kleiner als 150 μm, nicht überschreiten, damit sich diese erforderliche Schichtdicke des Klebers 14 auch erreichen läßt.
Zum Schutz des Chips 2 gegen Bruch und Umwelteinflüsse wird dieser mittels eines Spritzpreßprozesses ("transfer moulding"), wie in Fig. 1D gezeigt, verkapselt, vorzugsweise bei einer Temperatur von etwa 180PC. Das Spritzpreßmaterial 18 muß über die nachfolgend beschriebenen Eigenschaften verfügen: Das Spritzpreßmaterial 18 muß eine hohe Biegefestigkeit (in etwa größer als 7 kp/mm2 und vorzugsweise größer als 13 kp/mm2) und einen niedrigen thermischen
Ausdehnungskoeffizienten (in etwa kleiner als 50xl0"6 "C"1 und vorzugsweise kleiner als 17xl0"6 °C"1) aufweisen, da dann der Materialverbund aus Trägerelement 4, Chip 2, Spritzpreßmasse 18 und eventuell Kleber 14 geringe mechanische Spannungen aufbaut. Mechanische Spannungen können sich ansonsten ungünstig auf die Kontaktierungen, z.B. die Wire Bond-Anschlüsse 16 auf der Oberseite des Chips 2, auswirken und die Zuverlässigkeit und Integrität des Moduls in Herstellung und Gebrauch negativ beeinflussen.
Außerdem darf das Spritzpreßmaterial 18 während des Erkaltens nur geringfügig schrumpfen, was durch den Zusatz von Füllstoffen erreicht werden kann, da ein zu hoher Schrumpf ebenfalls auf die Wire Bond-Anschlüsse rückwirkt. Darüber hinaus ist eine möglichst kurze Aushärtezeit (vorzugsweise kleiner als eine Minute) der Spritzpreßmasse 18 erforderlich, um sehr kurze Prozeßzeiten bei der Modulherstellung zu erreichen. Weiterhin muß das Spritzpreßmaterial 18 flammbeständig sein und ein gute Haftung zum Chip 2 und dem Trägerelement 4 aufweisen.
Um den Chip 2 vor Korrosion zu schützen, darf das Spritzpreßmaterial 18 nur wenig Feuchte (vorzugsweise kleiner als 1% nach 48h Kochwasserbehandlung) aufnehmen. Das kann sichergestellt werden, wenn eine geeignete, vernetzbare Spritzpreßmasse 18 eingesetzt wird.
Fig. 2 zeigt den Spritzpressvorgang in Draufsicht zu der Darstellung aus Figs. 1. Bei der hier dargestellten Ausführungsform des erfindungsgemäßen
Herstellungsverfahrens werden die Trägerelemente 20-34 als Endlosfilm 36 prozessiert, der anschließend in einzelne Chip-Trägerelement-Module getrennt wird. Der Endlosfilm 36 besteht, entsprechend obigen Erläuterungen aus dem Isolator 6, einem dünnen Epoxid-Glasgewebefilm, und der metallischen Kontaktebene 8. Dabei sind in dieser Darstellung durch den nahezu transparenten Isolator 6 die Kontaktebenen der Trägerelemente 20-34 zu sehen. Der Endlosfilm 36 kann zwischen der Prozessierung der einzelnen Schritte vorzugsweise auf eine Rolle aufgewickelt werden und durchläuft in abgewickelter Form die vorzugsweise als Fertigungslinie aufgereihten Prozeßschritte.
Bei dem Spritzpreßprozeß wie in Fig. 2 gezeigt, werden mit einem Spritzpreßvorgang jeweils acht Trägerelemente 20-34 gleichzeitig verkapselt. Die Spritzpreßmasse 18 stammt von einem Preßling und wird nach kurzem Aufheizen über einen Verteiler 38 und dem angeschlossene Anspritzkanäle 40 an das jeweilige Trägerelement 20-34 herangeführt. Die Führung der Spritzpreßmasse 18 wird dabei durch ein hier nicht dargestelltes Werkzeug sichergestellt, das nach Beendigung des
Spritzpreßvorgangs wieder entfernt wird. Dabei härtet das Spritzpreßmaterial 18 ebenfalls in den Anspritzkanälen 40 aus und bleibt nach Entfernen des Werkzeugs wie in Fig 2 dargestellt zurück.
Wie in Fig. 2 ebenfalls zu sehen ist, wird die Spritzpreßmasse 18 in etwa seitlich von den Kanälen 40 an das jeweilige Trägerelement 20-34 herangeführt. Dies erlaubt eine einfache und kostengünstige Gestaltung des Spritzpreßwerkzeuges im Vergleich zu einer Heranführung der Spritzpreßmasse beispielweise von oben heran.
Die gewollt gute Haftung des Spritzpreßmaterials 18 auf dem Trägerelement 4 wirkt sich aber dort sehr nachteilig aus, wo die Anspritzkanäle 40 für di-e Verkapselung des Chips 2 auf dem Trägerelement 4 verlaufen und mit diesem Kontakt haben, da sie nach dem Spritzpressen wieder entfernt werden müßen. Die Ablösung der Anspritzkanäle 40 führt zu enormen Prozeßproblemen und erschwert eine Verkapselung mittels der Spritzpreßtechnik.
Fig. 3 zeigt die Problematik der fehlerhaften Ablösung der Anspritzkanäle 40 an einem Beispiel. Während des fehlerhaften Ablösens sind hier nicht nur die Anspritzkanäle 40 entfernt worden, sondern es haben sich auch gleichzeitig der untere linke und die beiden äußeren rechten Chipumhüllungen mitabgelöst. An den abgelösten Stellen wird nun ersichtlich, daß mit dem entfernten Spritzpreßmaterial 18 auch ein Teil des Isolators 6 unerwünschterweise mitentfernt wurde. Dies erkennt man deutlich an dem durch die Gewebeverstärkung entstände Musterung der Trägerelementoberflächen. Die so beschädigten Oberflächen ermöglichen nun ein unerwünschtes Eindringen von Feuchtigkeit und anderen Partikeln, die zu einer Korrosion und damit zum Ausfall der Chipfunktionen führen können. Dabei ist zu bemerken, daß für die Beeinträchtigung der Funktionsfähigkeit des Chips 2 in erster Linie nur die Beschädigungen beim Abriß der Anspritzkanäle 40 eine Rolle spielen, da durch eine entsprechende Kraftwirkung entgegen der beim Abrißvorgang wirkenden Kräfte ein unerwünschtes Ablösen der ummantelten Chips 2 leicht verhindert werden kann.
Um eine Beschädigung der Oberflächen zu vermeiden, wird in einer Ausführungsform der Erfindung vorgeschlagen, die Oberfläche des Endlosfilms 36 bzw der Trägerelemente 20- 34 zumindest dort, wo die Anspritzkanäle 40 auf der Oberfläche der Trägerelemente 20-34 verlaufen, mit einem Trennmittel zu passivieren. Solche Trennmittel müssen unter den Bedingungen des Spritzpreßprozesses ihre Trennmitteleigenschaften beibehalten, d.h. insbesondere thermisch stabil sein. Desweiteren dürfen geeignete Trennmittel auch unter Prozeßbedingungen nicht flüchtig sein, um eine unkontrollierte Verteilung auf der Trägeroberfläche auszuschließen.
Für eine ökonomische Verwendung des Trennmittels und insbesondere für eine 'online' Anwendung, d.h. eine Anwendung während des Herstellungsprozesses oder im Prozeßverlauf, ist es ebenso erforderlich, daß das Trennmittel schnell auf der Trägeroberfläche fixiert bzw. vernetzt werden kann, da ansonsten unerwünschte Wartezeiten oder Diskontinuitäten während des Prozeßablaufes auftreten können.
Als Trennmittel eignen sich generell Organosilane mit niedriger Oberflächenspannung, wie z.B. Organofluorosilane oder Alkyl- und Arylalkoxysilane. Unter diesen Organosilanen haben sich als vorteilhaft für eine erfindungsgemäße Verwendung erwiesen: Phenyltrimethoxysilan, Phenyltriethoxysilan, Phenyltrichlorsilan, Methyltriethoxysilan, Methyltrimethoxysilan, Propy1trimethoxysilan, Ethyltrichlorsilan, Ethyltrimethoxysilan, Diphenyldiethoxysilan, Dimethyldichlorsilan, Dimethyldiethoxysilan, Perfluorooctyltriethoxysilan, Dimethyldimethoxysilan, Triphenylethoxysilan, Triphenylethoxysilan, Dodecyltriethoxysilan, oder dergleichen.
Die genannten Trennmittel können als solche, insbesondere bei einer Applikation separat vom
Modulherstellungsprozeß, oder vorzugsweise auch in Form von Lösungen oder Emulsionen in Konzentrationen ab etwa 0,005 Gewichtsprozent appliziert werden. Es sollten möglichst leichtflüchtige Lösungsmittel wie Ethanol, Methanol, iso-Propanol, Wasser, Aceton, Methylethylketon, Methylenchlorid, Dioxan etc. oder Mischungen derselben, insbesondere mit Wasser, verwendet werden. Zur besseren Steuerung der Reaktivität der angewandten Trennmittel und zur Verbesserung der Stabilität der Lösungen können der Trennmittelflüssigkeit auch Katalysatoren, z.B. Essigsäure oder Salzsäure, zugesetzt werden.
Die Beschichtung des Trägerelements 4 mit dem Trennmittel bzw. deren Lösungen kann durch geeignete Methoden wie z.B. Drucken, Pinseln, Aufstreichen oder Schreiben mit einem Filzstift erfolgen und auf einfache Art und Weise auch automatisch angewandt werden. Die Trocknung bzw. Aushärtung der Trennmittelschicht muß für das jeweils verwendete Trennmittel bzw. die gewählte Verfahrensweise optimiert werden. Die Applikation und Trocknung/Härtung des Trennmittels kann sowohl "off line", das heißt separat vom Modulherstellungsprozeß, als auch "in line" erfolgen, das heißt während des
Modulherstellungsprozesses. Wird das Trennmittel "in line" appliziert, ergibt sich die Möglichkeit, die Trocknung/Härtung simultan mit der Aushärtung des Klebers 14 durchzuführen.
Zur besseren Erkennung der mit dem Trennmittel beschichteten Oberflächenbereiche kann der Trennmittellösung oder -emulsion ein thermisch ausreichend stabiler Farbstoff in geeigneter Konzentration zugesetzt werden. Dafür eignet sich beispielsweise Methylenblau, das z.B. in einer Konzentration von 0,1 bis 3,0 Gewichtsprozent oder vorzugsweise 0,5 bis 1,5 Gewichtsprozent verwandt werden kann.
Im folgenden ist ein erfindungsgemäßes Ausführungsbeispiel für die Herstellung eines Moduls bestehend aus dem Trägerelement 4 mit dem Chip 2 gegeben. Das Verfahren kann sowohl für ein einzelnes Trägerelement 4 oder für eine Vielzahl von Trägerelementen 20-34 auf dem Endlosträger 36 angewandt werden und beinhaltet die Schritte:
1.) Herstellung des dünnen Trägerele ents als einzelnes Trägerelement 4 oder als Trägerelemente 20-34 auf Endlosfilm 36, bestehend aus faserverstärktem Polymermaterial (z.B.: Epoxidharz, Polyimid, Polycyanatester, BT Harz) versehen mit einer Cu/Ni/Au - Kontaktebene 8 auf der Unterseite und metallischen Kontaktflächen 12 an der Oberfläche.
2. ) Auftragen des Trennmittels auf die Oberfläche des Trägerelements 4, 20-34. Der Auftrag des Trennmittels erfolgt mit einem handelsüblichen und mit dem Trennmittel getränkten Schreiber, wie z.B. einem Filzstift, auf die Oberflächenbereiche oder Teile davon, auf denen später die Anspritzstränge für die Verkapselung des Chips 2 verlaufen. Als Trennmittel wird eine 5%-ige Lösung von Phenyltrimethoxysilan in einer Ethanol/Wasser Mischung (95/5) verwendet.
Zur besseren Erkennung der behandelten Oberflächenbereiche wird der Lösung als Farbstoff Methylenblau zu 1% zugesetzt. Die Trocknung/Härtung des Trennmittels erfolgt bei den unter 3.) beschriebenen Parametern.
3.) Verkleben des Chips 2 mit einem Epoxidkleber, kurzes Infrarot-Vorhärten zur Fixierung und etwa 1 Minute Aushärten im Ofen bei einer Temperatur von 180°C.
4. ) Kontaktierung des Chips 2 mit der Außenverdrahtung unter Verwendung von 32 μm dicken Aluminium-Drähten 16 anhand der "wire bond"-Technik.
5. ) Verkapseln des Chips 2 mit einem Spritzpreßverfahren unter Verwendung der Spritzpreßmasse 18.
6.) Entfernen der Anspritzkanäle 40.
[7.) Ausstanzen der Trägerelemente 20-34 aus dem Endlosträger 36.] 8.) Einbau in die Chipkarte.

Claims

A N S P R Ü C H E
1. Verfahren zur Herstellung eines Moduls bestehend aus einem Trägerelement (4) und mindestens einem IC- Baustein (2) zum Einbau in Chipkarten oder andere Datenträgerkarten, mit:
einem ersten Schritt des Aufbringens des mindestens einen IC-Bausteins (2) auf das Trägerelement (4);
einem zweiten Schritt des Kontaktierens des mindestens einen IC-Bausteins (2) mit dem Trägerelement (4) ;
gekennzeichnet durch
einen dritten Schritt des Spritzpressens einer Spritzpressmasse (18) zur Ummantellung des IC- Baustein (2) .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Trägerelement einen Isolator (6), vorzugsweise faserverstärktes Polymer, und eine Kontaktebene (8) aufweist, wobei der IC-Baustein (2) im wesentlichen auf dem Isolator (6) aufsitzt und mit der Kontaktebene (8) verbunden wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor dem dritten Schritt ein Schritt des Passlvierens des Trägerelements (4) an den Stellen, an denen eine Haftung der Spritzpressmasse (18) mit dem Trägerelement (4) nicht gewünscht ist, ausgeführt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Passivieren des Trägerelements (4) mit einem Trennmittel ausgeführt wird, das Organosilane mit niedriger Oberflächenspannung, insbesondere Organofluorosilane oder Alkyl- und Arylalkoxysilane, Pheny1trimethoxysilan, Pheny1triethoxysilan, Phenyltrichlorsilan, Methyltriethoxysilan, Methyltrimethoxysilan, Propyltrimethoxysilan, Ethyltrichlorsilan, Ethyltrimethoxysilan, Diphenyldiethoxysilan, Dimethyldichlorsilan, Dimethyldiethoxysilan, Perfluorooctyltriethoxysilan, Dimethyldimethoxysilan, Triphenylethoxysilan, Triphenylethoxysilan, Dodecyltriethoxysilan, oder dergleichen aufweist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Trennmittel als solches oder in Form von Lösungen oder Emulsionen in Konzentrationen ab etwa 0,005 Gewichtsprozent appliziert wird, wobei leichtflüchtige Lösungsmittel wie vorzugsweise Ethanol, Methanol, iso-Propanol, Wasser, Aceton, Methylethylketon, Methylenchlorid, Dioxan etc. oder Mischungen derselben, insbesondere mit Wasser, verwendet werden.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Spritzpressmasse (18) eine hohe Biegefestigkeit (in etwa größer als 7 kp/mm2 und vorzugsweise größer als 13 kp/mm2) , einen niedrigen thermischen Ausdehnungskoeffizienten (in etwa kleiner als 50xl0"6 °C": und vorzugsweise kleiner als 17xl0"6 "C"1) , eine möglichst kurze Aushärtezeit (vorzugsweise kleiner als eine Minute), Flammbeständigkeit und eine gute Haftung zu dem IC- Baustein (2) und dem Trägerelement (4) aufweist, während des Erkaltens nur geringfügig schrumpft und nur wenig Feuchte (vorzugsweise kleiner als 1% nach 48h Kochwasserbehandlung) aufnimmt.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß vor dem dritten Schritt ein Schritt zur Erhöhung der Haftung des mindestens einen IC-Bausteins (2) auf dem Trägerelement (4) und/oder der mechanischen Stabilisierung des Materialverbunds, mindestens bestehend aus dem IC- Baustein (2) und dem Trägerelement (4), vorgesehen ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Erhöhung der Haftung des mindestens einen IC-Bausteins (2) auf dem Trägerelement (4) und/oder der mechanischen Stabilisierung des Materialverbunds durch ein Haftmittel (14) bewerkstelligt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Haftmittel (14) bei den nachfolgenden Prozeßschritten keine Erweichung mehr zeigt, blasenfrei ist, während der Aushärtung keine flüchtigen Bestandteile (z.B. niedermolekulare Substanzen) freisetzt und nach der Aushärtung einen gewissen Grad an Elastizität habt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß dem Haftmittel (14) Füllstoffe, vorzugsweise Keramikpartikel, zugesetzt werden zur Einstellung des thermischen Ausdehnungskoef -izienten des Haftmittels (14) auf den Materialverbund aus Trägerelement (4) und IC-Baustein (2) .
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Trägerelemente (20- 34) auf einem Endlosfilm (36) aufgebracht sind und nach Beendigung des Verfahrens in einzelne Trägerelement (4) zerlegt werden.
PCT/EP1995/002150 1994-08-02 1995-06-06 Herstellung eines trägerelementmoduls zum einbau in chipkarten oder andere datenträgerkarten WO1996004611A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/793,181 US5980683A (en) 1994-08-02 1995-06-06 Production of a support element module for embedding into smart cards or other data carrier cards

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4427309A DE4427309C2 (de) 1994-08-02 1994-08-02 Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
DEP4427309.6 1994-08-02

Publications (1)

Publication Number Publication Date
WO1996004611A1 true WO1996004611A1 (de) 1996-02-15

Family

ID=6524715

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1995/002150 WO1996004611A1 (de) 1994-08-02 1995-06-06 Herstellung eines trägerelementmoduls zum einbau in chipkarten oder andere datenträgerkarten

Country Status (3)

Country Link
US (1) US5980683A (de)
DE (1) DE4427309C2 (de)
WO (1) WO1996004611A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517722B2 (en) 2002-08-29 2009-04-14 Infineon Technologies Ag Method of producing a universal semiconductor housing with precrosslinked plastic embedding compounds

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535989C3 (de) * 1995-09-27 2003-03-27 Siemens Ag Chipmodul
US6072698A (en) * 1995-09-27 2000-06-06 Siemens Aktiengesellschaft Chip module with heat insulation for incorporation into a chip card
JP3816194B2 (ja) 1996-11-22 2006-08-30 ファナック株式会社 冷却装置、光源装置、面発光装置、およびその製造方法
US6277436B1 (en) * 1997-11-26 2001-08-21 Advanced Technology Materials, Inc. Liquid delivery MOCVD process for deposition of high frequency dielectric materials
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
FR2799857A1 (fr) * 1999-10-14 2001-04-20 Gemplus Card Int Procede pour le renforcement d'un module de circuit integre de carte a puce
US6257857B1 (en) * 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
EP1122780A3 (de) * 2000-01-31 2004-01-02 Ngk Insulators, Ltd. Laminatkühler, Leistungshalbleiter und seine Herstellung
CN1200822C (zh) * 2000-02-22 2005-05-11 东丽工程株式会社 非接触式识别信息卡类及其制造方法
DE10114231A1 (de) * 2001-03-22 2002-10-10 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
DE10227936C1 (de) * 2002-06-21 2003-05-15 Heraeus Gmbh W C Verfahren zur Herstellung von Systemträgern aus metallischem Trägerband sowie Metallstreifen mit Trägerbereich für elektrische Bauelemente
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
DE102005023949B4 (de) * 2005-05-20 2019-07-18 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102006009789B3 (de) * 2006-03-01 2007-10-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
JP2007266078A (ja) * 2006-03-27 2007-10-11 Fujitsu Ltd 半導体装置、チップ・オン・チップ構造の半導体装置及び半導体装置の製造方法
DE102006042032A1 (de) * 2006-09-07 2008-03-27 Infineon Technologies Ag Halbleiterbauelement
NL2007614C2 (nl) 2011-10-18 2013-04-22 Fico Bv Werkwijze en inrichting voor het met behulp van een reductie-materiaal dat een faseovergang ondergaat omhullen van elektronische componenten.
JP6654853B2 (ja) * 2015-10-22 2020-02-26 エムテックスマツムラ株式会社 電子部品基板の表面処理方法、大気圧プラズマ発生装置及び樹脂封止システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0344058A1 (de) * 1988-05-25 1989-11-29 Schlumberger Industries Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist
EP0500168A1 (de) * 1991-02-18 1992-08-26 Schlumberger Industries Verfahren zur Herstellung eines elektronischen Moduls für eine Speicherkarte und elektronisches, nach diesem Verfahren hergestelltes Modul
DE4217604A1 (de) * 1991-05-29 1992-12-03 Shinetsu Chemical Co Haertbare verbindungen, verfahren zu ihrer herstellung, sie enthaltende massen zur ausbildung von isolierenden schutzueberzuegen und deren verwendung
EP0585949A2 (de) * 1992-09-04 1994-03-09 Tomas Meinen Verfahren und Vorrichtung zum Verarbeiten und Auftragen von Cyanacrylat-Klebstoffen
EP0590780A1 (de) * 1992-08-28 1994-04-06 Dow Corning Corporation Hermetischer Schutz, auf einer Keramikschicht basierend, für integrierte Schaltungen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
US4514752A (en) * 1984-04-10 1985-04-30 International Business Machines Corporation Displacement compensating module
US4681714A (en) * 1985-12-27 1987-07-21 Dow Corning Corporation Multiple release mold coating
WO1989001873A1 (en) * 1987-08-26 1989-03-09 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
JPH01157610A (ja) * 1987-12-15 1989-06-20 Matsushita Electric Ind Co Ltd 振動発生素子を有する封止部品の製造方法
US4954308A (en) * 1988-03-04 1990-09-04 Citizen Watch Co., Ltd. Resin encapsulating method
WO1990000813A1 (en) * 1988-07-08 1990-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
US4882107A (en) * 1988-11-23 1989-11-21 Union Carbide Chemicals And Plastics Company Inc. Mold release coating process and apparatus using a supercritical fluid
US5155860A (en) * 1988-12-27 1992-10-13 Cellular Communications Corporation Cellular portable telephone battery pack and programmer interface
JP2701629B2 (ja) * 1991-11-01 1998-01-21 カシオ計算機株式会社 液晶表示装置およびその製造方法
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
DE4209184C1 (de) * 1992-03-21 1993-05-19 Orga Kartensysteme Gmbh, 6072 Dreieich, De
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0344058A1 (de) * 1988-05-25 1989-11-29 Schlumberger Industries Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist
EP0500168A1 (de) * 1991-02-18 1992-08-26 Schlumberger Industries Verfahren zur Herstellung eines elektronischen Moduls für eine Speicherkarte und elektronisches, nach diesem Verfahren hergestelltes Modul
DE4217604A1 (de) * 1991-05-29 1992-12-03 Shinetsu Chemical Co Haertbare verbindungen, verfahren zu ihrer herstellung, sie enthaltende massen zur ausbildung von isolierenden schutzueberzuegen und deren verwendung
EP0590780A1 (de) * 1992-08-28 1994-04-06 Dow Corning Corporation Hermetischer Schutz, auf einer Keramikschicht basierend, für integrierte Schaltungen
EP0585949A2 (de) * 1992-09-04 1994-03-09 Tomas Meinen Verfahren und Vorrichtung zum Verarbeiten und Auftragen von Cyanacrylat-Klebstoffen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517722B2 (en) 2002-08-29 2009-04-14 Infineon Technologies Ag Method of producing a universal semiconductor housing with precrosslinked plastic embedding compounds

Also Published As

Publication number Publication date
US5980683A (en) 1999-11-09
DE4427309A1 (de) 1996-02-15
DE4427309C2 (de) 1999-12-02

Similar Documents

Publication Publication Date Title
WO1996004611A1 (de) Herstellung eines trägerelementmoduls zum einbau in chipkarten oder andere datenträgerkarten
EP2027600B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE3153769C2 (de) Trägerelement zum Einbau in Ausweiskarten
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE60008093T2 (de) Verfahren zur herstellung von eingebetteten elektronischen bauteilen
DE102015120745B4 (de) Chip-Schutzumhüllung und -verfahren
DE19723202A1 (de) Rißfestes Halbleiterbauteil sowie Herstellungsverfahren und Herstellungsgerät hierfür
DE19736139B4 (de) Leiterplatte
DE102011053518B4 (de) Verfahren zur Herstellung eines Halbleiterchip-Paneels
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE3019868A1 (de) Verfahren zur herstellung von halbleiteranordnungen
EP0852774B1 (de) Chipmodul
DE3639791A1 (de) Elektrischer kondensator mit abreisssicherung
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE10012882C2 (de) Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
DE102005017002A1 (de) Verfahren zur Herstellung einer räumlichen, wenigstens in einem Teilbereich gekrümmten Leiterplatte sowie nach diesem Verfahren hergestellte Leiterplatte
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE19921113C2 (de) Verfahren zur COB-Montage von elektronischen Chips auf einer Schaltungsplatine
DE112018007677B4 (de) Verfahren zur Herstellung eines Halbleitergerätes
EP1230679B1 (de) Verfahren zur herstellung eines trägerelementes für einen ic-baustein
EP1093083B1 (de) Chipkartenmodul

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 08793181

Country of ref document: US

122 Ep: pct application non-entry in european phase