WO1997031395A1 - Method of producing bumps on pads of electronic components - Google Patents

Method of producing bumps on pads of electronic components Download PDF

Info

Publication number
WO1997031395A1
WO1997031395A1 PCT/DE1997/000317 DE9700317W WO9731395A1 WO 1997031395 A1 WO1997031395 A1 WO 1997031395A1 DE 9700317 W DE9700317 W DE 9700317W WO 9731395 A1 WO9731395 A1 WO 9731395A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
auxiliary carrier
chip
openings
pad
Prior art date
Application number
PCT/DE1997/000317
Other languages
German (de)
French (fr)
Inventor
Hermann Bürk
Günter TRAUSCH
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1997031395A1 publication Critical patent/WO1997031395A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure

Definitions

  • the invention relates to a method for the parallel production of bumps for the electrical contacting of components according to the galvano-transfer technique.
  • soldering and adhesive bonding are essentially used for the electrical connection to the relatively coarse structures of lines leading outwards.
  • Electronic components such as transistors, integrated circuits and surface wave filters are mounted on carriers and connected to each other via circuits via circuits. This can be done on printed circuit boards, on thick or thin layer circuits.
  • SMD technology Surface Mounted Device
  • COB technology Chip On Board
  • the chip In COB, the chip is mounted directly on the respective carrier without a housing, electrically contacted and protected by a plastic covering.
  • the electrical contact takes place via wire bonding or via tape automated bonding or by means of the flip-chip technology.
  • the latter technique on the one hand represents the most compact and most miniaturized assembly technique, but is usually technically complex and very expensive.
  • Some assembly methods work with solder balls, with which electronic components can be mounted directly on a carrier with corresponding electrical connection means.
  • the BGA Bit Grid Array
  • the semiconductor module is mounted on a carrier and is electrically contacted with it using any other technology
  • the semiconductor module is connected directly to a carrier via bumps.
  • C4 method a method with the name "ControUed Colapse Chip Connection” (C4 method) is known.
  • the substrate the chip
  • the stencil is difficult to adjust and fix for the vacuum process Relatively high and closely spaced bumps cannot be realized
  • Another possibility is the production of bumps by chemical metal deposition.
  • the surface is then made solderable by dip tinning.
  • the process is still in development.
  • the height of the bumps and their distance are limited by lateral separation.
  • the relatively hard hump requires great uniformity and planarity.
  • the deposition times are very long.
  • Another process is the so-called solder injection process.
  • a pressure pulse in a container, the base of which is designed as a perforated plate with the corresponding grid of the bump structure transfers liquid solder from the container to the pads (electrical connection spots), thus forming the bump structure.
  • Disadvantages are that only large pad divisions are possible.
  • the solder dosage and thus the hump height are uneven. The process is very prone to failure.
  • the invention has for its object to produce bump contacts au ⁇ Lot with a relatively large height safely, quickly and inexpensively simultaneously on one or more chips or entire wafers. This object is achieved by the features of claim 1.
  • the invention is based on the knowledge that it is applied in a special way to an auxiliary carrier Solder deposits with a predetermined volume can be transferred easily and reliably to a corresponding pad structure of a chip.
  • a closed metal layer is applied on one side to a flat, electrically non-conductive carrier plate. This is followed by an insulator layer with openings where the metal is exposed. The arrangement of the openings is a mirror image of the position of the metallic contact pads on the electronic component.
  • Solder is electrodeposited in the openings of the carrier plate, which is electrically contacted externally. This takes place with a thickness which is a multiple of the insulator thickness and whose volume corresponds to that of the bump to be produced.
  • the solder grows predominantly laterally from the edges of the insulator openings over the insulator. If the carrier plate is heated above the melting point of the solder, the solder withdraws from the non-wettable insulator surface. This is done in order to form a ball with the lowest surface energy. The solder rises far above its original height and strikes an opposite pad of the component, which is also heated to above the solder melting point. The solder wets the pad (spreads) and detaches from the previous adhesive surface on the carrier plate. The plate is then the galvanized for a further Lottransfer as ⁇ and so forth. The process is called galvano-solder transfer bumpmg or GSD bumpmg.
  • Particularly advantageous configurations consist, for example, in that the area of the pads is a multiple of the area of the openings m of the insulator layer on the auxiliary carrier.
  • the area of an opening is thus small against the area of a pad. This supports or simplifies the detachment of the solder material from the auxiliary carrier in the direction of the pads.
  • the support plate ie the flat auxiliary support
  • the support plate in its flat dimensions to be larger than the arrangement of the components to be soldered, such as wafers, ceramic plates, printed circuit boards or other.
  • the carrier is made of glass, for example, it can be adjusted relative to the component from above by means of alignment marks in the metal layer.
  • auxiliary support Composition, thermal expansion, flatness
  • it can be made of other materials, such as metal, ceramic or laminates. If it is made of metal, there is no need to produce a surface metallization and the back must be covered in an insulating manner.
  • the point of view in the selection of the carrier plate of the auxiliary carrier is, for example, thermal expansion relative to the component, flatness, service life and costs.
  • metallization is applied. This can be done by sputtering, vapor deposition or by chemical deposition. Since the metallization generally alloys with this when the solder is heated (remelting), the metallization in the insulator openings gradually dissolves and can be worn away after many transfer cycles. It is no longer possible to galvanically deposit in such openings. For the metallization, therefore, above all metals are to be used which are only slightly or not soluble in the solder and which have sufficient adhesive strength during the electrodeposition. Two or more layers can also be deposited one above the other. These fulfill different functions such as, for example, adhesive layer, conductive layer and diffusion barrier. Typical metal layer thicknesses in thin film technology are 2 ⁇ m.
  • Organic insulators are, for example, polyimide, benzocyclobutene or thermally stabilized photoresist. These materials are partly can be structured photolithographically. Commercially available solder resist lacquers and solder resist dry resist that can be structured photolithographically are also suitable. Inorganic dielectrics such as silicon dioxide or silicon nitride are also suitable. The Ormocers are a suitable mixed product. Combinations such as a photoresist mask for structuring SiO 2 with subsequent thermal stabilization are also conceivable.
  • Typical layer thicknesses for organic insulators are 4 ⁇ m, those for inorganic insulators 1 ⁇ m. Whether high-melting solders can be transferred usually depends on the temperature stability of the insulator.
  • the openings in the insulator can be chemically etched in a known manner, dry or wet, or can be produced with the laser. The quality requirements for the openings are low. So fluctuations in size, edge roughness and edge inclination have no significant influence.
  • the insulator surface provided with openings should be somewhat larger than that of the substrate. Outside of the carrier edge, a circumferential metallic surface would then be expedient for contacting in the galvanic bath and for shielding the active field from excessive uncontrollable current densities.
  • the openings in the insulator layer are usually round or square and have z. B. a diameter of 30 microns. If large solder volumes are transferred in relation to the pad area, very high bumps can be generated. The transferable amount of solder is limited by the distance between the pads if laterally growing solder bumps overlap too much on the carrier plate. If they grow together only slightly, the tear-off during melting still takes place without solder displacement according to the principle of a solder chain. If the pad division in one direction is too narrow, large amounts of solder can be deposited with little lateral growth by forming the insulator opening as a slot which is orthogonal to this direction. An advantage here are relatively short deposition times.
  • All of the electrodeposable metals such as tin, lead, indium and their alloys, which can be melted in a non-oxidizing environment, can be used as solder material.
  • the SnPb alloys mainly used in practice are well suited.
  • the cause of the elevation of the solder is the large surface area of the galvanic volume compared to the surface that is as tight as possible, the spherical surface. This energetically unfavorable state can change after the liquefaction by the formation of a solder ball.
  • the influence of gravity is irrelevant for the relevant volumes and depends on the density of the surrounding medium (oil or gas).
  • the solder When the ascending solder comes into contact with the wettable pad of the component, the solder spreads over the entire surface, whereby its height decreases compared to the previous ball diameter. If the distance between the auxiliary carrier and the component is large enough, the solder constricts over the insulator opening when the auxiliary carrier metallization is wetting and tears off by leaving a small amount. The solder volume transferred to the remaining one behaves approximately like the area of a pad on the component to the area of an insulator opening of the auxiliary carrier. If the distance is small, there remains a weak connection to the carrier plate, which can easily be broken off after solidification. While the solder is transferred to the substrate in the active area, it accumulates outside the shielding area of the carrier with every new galvanization. Excess and disruptive solder can be removed by briefly immersing the carrier in a solder bath.
  • auxiliary support and the component With regard to the positioning between the auxiliary support and the component, it should be noted that an exact adjustment is not absolutely necessary. It is sufficient if the ascending solder ball touches the corresponding pad somewhere.
  • the congruent adjustment before the solder transfer can be done via brands in a manner similar to that in photo lithography. A defined distance and parallelism can be achieved by briefly swiveling in reference balls and corresponding readjustments. Soft contact is also possible before remelting, a defined distance then being established depending on the pad size and solder volume. In this case, if the subcarrier and component are separated after the solder has solidified, you get leveled cusps. Defined distances are also achieved by means of distance sensors between the component (chip). A solder transfer in the liquid state can be implemented at distances above the height of the solder, in which the solder balls of the auxiliary carrier are detached either by impulse or by electrostatic charging of the auxiliary carrier by repulsion and accelerated as drops to the pads.
  • FIG. 1 shows a side view of a detail of a chip 1 and an auxiliary carrier 3 with solder balls 7, 8, 9 lying between them
  • FIG. 2 shows an arrangement with an elastic auxiliary carrier 3,
  • FIG. 3 shows a section III from FIG. 2.
  • the figure shows a section arranged at the top of a chip 1 (semiconductor component) with a pad 2 (electrical connection pad).
  • a section from an auxiliary carrier 3 is shown opposite on the underside.
  • the auxiliary carrier consists of a substrate, a metal layer 4 and an insulator layer 5.
  • a galvanic solder volume 7 was deposited on the auxiliary carrier 3 in a previous step. This solder volume has been deposited in a multiplicity of openings 6 in the isolator layer 5 and has been made very wide relative to the opening 6 or seen laterally.
  • the openings 6 are positioned corresponding to the pads 2, so that in the case of a plurality of pads 2 and openings 6 and in the opposite positioning between the chip 1 and the auxiliary carrier 3, an opening 6 is opposite to a pad 2.
  • electrodeposited solder volume 7 assume the shape with the lowest surface tension, so the dashed ball, the remelted solder volume 8 would result.
  • the distance 14 between chip 1 and carrier 3 is designed such that, in the event of remelting or melting, contact of the solder volume with pad 2 is achieved.
  • the solder has a tendency to completely wet this pad 2.
  • the height 12 of the galvanically separated solder volume 7 is thus changed by the theoretical solder elevation 13 such that a bump 9 with a height 15 is formed.
  • the method according to the invention can be implemented in the form of various variants.
  • solder Individual positions on substrates can be partially covered with solder by means of dispensable solder transfer (defined deposition volume). If the area to be tinned is large and not limited by dewetting areas, the solder spreads out a thin layer. If it is limited, the layer becomes adjustable in thickness, depending on the amount of solder transferred (in extreme cases, a spherical bump is formed). However, non-planar raised areas of any parts can also be partially soldered, provided that they are to be brought into contact with the unmelted solder 8 on the carrier plate 3 (e.g. tinning of tips).
  • bumps of different heights are formed depending on the area of the pads on components. Therefore, in the event that bumps of different heights have to be produced at the same time, the pad surfaces can be made of different sizes.
  • different solder volumes are deposited on insulator openings of different sizes in the auxiliary carrier, so that bumps of different heights can in turn be produced on pads of the same size.
  • Bumps on relief surfaces are often required.
  • the direct galvanic deposition with full-surface metallization in a vacuum, photoresist application and subsequent etching of the conductive layer is then often problematic.
  • the proposed method makes it possible to produce cusps at raised and depressed points.
  • An example of this is the use of the method in the production of surface wave filters which have a partial protective cover (laid-open specification WO 95/30276).
  • Bumps can be realized on the deep-lying pads 2, which protrude above the 100 ⁇ m high protective cover.
  • metal layer 5 dissolves in the solder
  • a 5 ⁇ m thick layer of nickel can be deposited on a 2 ⁇ m thick copper base. This is done so that in the case of very thin metal layers, after a large number of solder transfer processes, the carrier of the auxiliary carrier 3 is not to be exposed and thus lose the galvanic base.
  • the isolator openings are thus filled and easily monitored, so that the isolator edges are also protected against wear.
  • the conductive layer of the auxiliary carrier 3 can also consist of metals on which liquid solder is wetted, as long as it can be electrodeposited thereon. In such cases, the solder transfer takes place completely and the carrier plate can be separated from the chip 2 just as easily in the cooled state. In this case, it is not necessary for the insulator opening of the auxiliary carrier to be small against the pad surface of the component, so it can also be the same size or larger.
  • the metallization is wetting and the openings 6 in the insulator layer 5 are very much smaller than the area of the pads 2.
  • the solder volumes are stationary at the openings 6 through the wetting metallic surfaces until a transfer has taken place. This avoids short circuits due to detached, not yet transferred stray solder balls.
  • auxiliary carrier 3 only a part of the solder depot can be produced on an auxiliary carrier 3 by temporarily covering corresponding points before the galvanic deposition, for example with protective lacquer or adhesive tape. In this way, substrates can be partially provided with bumps.
  • the auxiliary carrier 3 does not necessarily have to be built up in layers, but it can also be made from commercially available semi-finished products, for example insulator-metal-insulators, by exposing the openings 6 and the outer region.
  • the openings 6 in the insulator 5 can be designed as slots. There is a risk that the mass of the liquid solder that wants to form into a ball will shift in an uncontrolled manner in the slot direction and the adjustment relative to the chip will be impaired.
  • the position of the solder ball can be defined by the slot having an extension at the appropriate point, for example a cross-shaped extension.
  • the Lottran ⁇ fer can also on small parts, for. B. individual components if they can be aligned and heated accordingly. In the case of components with low heat capacity, the heating can take place directly via the solder by heat transfer from the auxiliary carrier.
  • the auxiliary carrier 3 can be designed in such a way that it is firmly deposited with another flat plate during the galvanic deposition, takes over the shielding and contacting functions and is separated from the transfer plate before the solder transfer.
  • solder transfer can be carried out in two or more
  • Stages take place one after the other. Then support plates are used which have only a part of the openings and therefore have larger divisions. In individual cases, a large transfer carrier plate can be transferred to several wafers or substrates at the same time if the alignment is possible with sufficient accuracy. Additional approximate dimensions entered in the figure are the layer thicknesses of the insulator 17 and the metalization 18, which are low in relation to the total thickness of the auxiliary carrier 3 and thus represent surface coatings.
  • the theoretical diameter of an unmelted solder volume 8 is provided with the reference number 20. As a rule, the height 12 of the galvanic solder volume 7 is approximately equal to the lateral growth 10, 11 of this solder volume.
  • An auxiliary carrier 3 has, for example, the dimensioning of 4 "x 4".
  • the material is, for example, photo mask glass made of quartz. This has a thickness of 1.5 mm with a 2 ⁇ m thick nickel layer as the conductive layer or metal layer 4. There is a 4 ⁇ m thick, thermally stabilized layer of photoresist. Electroplated solder of the SnPb 63/67 type is deposited.
  • the height 12 of the galvanic solder volume 7 is approximately 100 ⁇ m, the diameter 19 of the opening 6 approximately 30 ⁇ m, the diameter 16 of the pad 2 approximately 200 ⁇ m.
  • a solder volume of approx. 3.1 x 10 6 ⁇ m 3 0.0031 mm * is deposited.
  • the later height 15 of the bump 9 is 128 ⁇ m.
  • the theoretical diameter 20 of the solder volume would be 182 ⁇ m.
  • the essential advantage of the invention lies, inter alia, in the possibility of simultaneously scoring a wafer consisting of a plurality of structured chips 2, in which the individual components have not yet been separated or separated.
  • solder bumps for example with intervals greater than or equal to 0.4 mm
  • metal stencils or masks for example with vapor-deposited with solder pastes using metal stencils or masks. Expensive processes such as their galvano-solder transfer are therefore of particular interest for narrow grids on the chip (pad grid), a dewetting surface of the metal layer 4 being unsuitable.
  • the increasingly used flip-chip technology for contact tion of components connected with a special connection layout This often requires solder bumps in a narrow grid (e.g. 0.15 mm). Since so-called "underfillers" are generally to be introduced between the chip and the substrate for stable fixation, the solder bumps must be relatively high.
  • the permissible fluctuation range of the distance is therefore 54 ⁇ m.
  • the exemplary embodiment relates to surface wave filters with a special 100 ⁇ m high passivation. In general, the hump height and thus also the permissible fluctuation range of the distance is significantly smaller.
  • the solder transfer from the auxiliary carrier 3 to the chip 1 is carried out with a flexible, elastically deformable variant of the auxiliary carrier 3.
  • spacing elements 21 are provided between the carrier plate 31 and the chip 1. The carrier plate 31 is pressed onto the chip 1 or onto the spacer elements 21.
  • the carrier plate preferably consists of a metal sheet with a thickness of 0.1 to 0.5 mm. Using sheets that are too thin increases the risk of dents and kinks occurring during handling. Hard and elastic metals, such as spring steel, are particularly suitable. Has the material already had the desired properties (nickel or platinum ... wettable) with regard to wettability with solder;
  • metal sheets it is often necessary thermal expansion are taken into account. Since this is usually several times higher than that of silicon as the wafer material for metals, the necessary heating of approximately 200 ° C. with large-area transfer leads to inadmissible interference of the congruence. It is therefore expedient to use, for example, nickel or platinum or an alloy with a high nickel content, such as an iron-nickel alloy. Such sheets can have a thermal expansion that is on the order of silicon.
  • a silicon wafer is suitable as a subcarrier base material with regard to thermal expansion.
  • the required elasticity is given for thin wafers, and handling is very difficult due to the risk of breakage.
  • the spacer elements 21 can, for example, consist of the same material as the insulator layer 5. This can be a thermosetting photoresist or a polyimide (up to approximately 50 ⁇ m thick). A solder resist or a solder film (up to approx. 150 ⁇ m) can also be used.
  • the spacer elements are arranged in as large a number as possible distributed over the auxiliary carrier 3. You can e.g. represent round or square islands or have a bar shape. If the chips 1 are densely occupied with connections, it is sufficient to place them over the sawing track.
  • the height of the spacer elements 21 is selected such that the conditions for the transfer distance described above in an example are met.
  • solder transfer when using a flexible auxiliary carrier 3 is described with reference to FIGS. 2 and 3: in order to apply the elastic auxiliary carrier 3 with all spacing elements 21 to the wafer or chip 1 to be processed simultaneously after the adjustment, it is expedient for the space to evacuate between the two parts. Due to the negative pressure applied or the external pressure acting, a constant pressure is then applied over the entire area is taken care of, since the elastic auxiliary carrier 3 is positioned accordingly.
  • the number of necessary spacing elements 21 per chip 1 or wafer 25 is variable. If, for example, a structured wafer 25 is fitted with solder bumps 9, which contains several hundred chips 1, a solder bump 9 is sufficient on or in the area of each chip.
  • the wafer 25 is placed on a support 26 (chuck).
  • the auxiliary carrier 3 is positioned above it with spacing.
  • the auxiliary carrier 3 and the support 26 are in indirect contact via the seal 22.
  • the resulting interior can be evacuated or refilled via a suction / pressure line 24.
  • a pressure ring 23 required for temporarily locking the auxiliary carrier 3 presses the auxiliary carrier 3 against the seal 22.
  • the detail III is shown in FIG. 3 in accordance with FIG. 2.
  • the auxiliary carrier 3 is pressed onto the spacing elements 21 from above, a predetermined spacing 14 corresponding to FIG. 1 being initially maintained.
  • the galvanic solder volume 7 is transferred to the pad 2 in the course of the method.
  • the pad 2 is on the chip 1.
  • the support 26 in FIG. 2 can be, for example, the upper part of an x / y table of an adjusting device. After adjusting and evacuating, the entire arrangement comes with a connected vacuum line, for example on a hotplate. In this respect, the heating is unproblematic because the heat transfer due to the initially cold support table prevents the wafer from heating up too quickly. If the heat conduction is not sufficient to heat the entire arrangement, then, for example, infrared heating can also be used from above. According to FIGS. 2 and 3, the auxiliary carrier 3 can be separated hot from the chip 1, ie when the solder is still liquid.
  • auxiliary carrier 3 If the auxiliary carrier 3 is slightly higher at the edges than the wafer or chip surface, it becomes so when it is put on of the negative pressure is deformed elastically and lifts off when the pressure is equalized after the transfer. Another possibility of lifting the auxiliary carrier 3 after the transfer in the active area is to press it into the area of the seal 22 with a pressure ring 23 and to place the previously evacuated interior space under an overpressure.

Abstract

The invention concerns a method of transferring amounts of solder which are deposited galvanically on an auxiliary support (3) and are transferred in a remelting process via a solder bump to connection spots of electronic components. In order to transfer the amounts of solder and release the solder material from the auxiliary support, the galvanic solder amount is predominantly produced laterally over an insulating surface layer of the auxiliary support, openings in the insulating layer each exposing a metal layer lying therebelow and serving as a galvanizing base.

Description

Beschreibungdescription
Verfahren zur Erzeugung von Höckern auf Pads von elektroni¬ schen BauelementenProcess for producing bumps on pads of electronic components
Die Erfindung betrifft ein Verfahren für die parallele Her¬ stellung von Höckern zur elektrischen Kontaktierung von Bau¬ elementen nach dem Galvano-Transfer-Pnnzip.The invention relates to a method for the parallel production of bumps for the electrical contacting of components according to the galvano-transfer technique.
Für die Montage von Bauelementen sind verschiedenartige Tech¬ nologien bekannt. Zur elektrischen Anbindung an die relativ groben Strukturen von nach außen weiterführenden Leitungen werden im wesentlichen Lotungen und Klebungen verwendet . Elektronische Bauelemente wie beispielsweise Transistoren, integrierte Schaltungen und Oberflächenwellen-Filter werden auf Trägern montiert und über Zuleitungen untereinander zu Schaltungen verbunden. Dies kann auf Leiterplatten, auf Dick¬ oder Dünnschichtschaltungen geschehen. Der Zwang, daß Si¬ gnallaufzeiten und damit elektrische Verbindungswege verkürzt werden, sowie ein begrenztes Platzangebot, beispielsweise bei Chipkarten, führte zum Einsatz besonderer Montagetechniken. Die sogenannte SMD-Technik (Surface Mounted Device) hat für manche Einsatzfälle zu grobe Strukturen. Aus diesem Grund wird teilweise die sogenannte COB-Technik eingesetzt (Chip On Board) . Bei COB wird der Chip ohne Gehäuse direkt auf den je¬ weiligen Träger montiert, elektrisch kontaktiert und durch eine Kunststoffumhüllung geschützt. Die elektrische Kontak¬ tierung erfolgt dabei über Drahtbonden oder über Tape Automa¬ ted Bondmg oder mittels der Flip-Chip-Techmk. Die zuletzt genannte Technik stellt einerseits die kompakteste und am stärksten miniaturisierte Montagetechnik dar, ist aber in der Regel technisch aufwendig und sehr teuer.Various types of technologies are known for the assembly of components. Soldering and adhesive bonding are essentially used for the electrical connection to the relatively coarse structures of lines leading outwards. Electronic components such as transistors, integrated circuits and surface wave filters are mounted on carriers and connected to each other via circuits via circuits. This can be done on printed circuit boards, on thick or thin layer circuits. The necessity that signal run times and thus electrical connection paths are shortened, as well as a limited amount of space, for example with chip cards, led to the use of special assembly techniques. The so-called SMD technology (Surface Mounted Device) has too coarse structures for some applications. For this reason, the so-called COB technology (Chip On Board) is sometimes used. In COB, the chip is mounted directly on the respective carrier without a housing, electrically contacted and protected by a plastic covering. The electrical contact takes place via wire bonding or via tape automated bonding or by means of the flip-chip technology. The latter technique on the one hand represents the most compact and most miniaturized assembly technique, but is usually technically complex and very expensive.
Einige Montageverfahren arbeiten mit Lotkugeln, mit denen elektronische Bauelemente direkt auf einen Trager mit korre¬ spondierenden elektrischen Anschlußmitteln montiert werden können Hier ist beispielsweise das BGA (Ball Grid Array) zu nennen. Während beim BGA der Halbleiterbaustein auf einem Träger montiert ist und mit irgendeiner anderen Technik mit diesem elektrisch kontaktiert wird, wird bei der Flip-Chip- Technik der Halbleiterbaustein direkt über Kontakthöcker mit einem Träger verbunden.Some assembly methods work with solder balls, with which electronic components can be mounted directly on a carrier with corresponding electrical connection means. Here, for example, the BGA (Ball Grid Array) is closed call. While in the BGA the semiconductor module is mounted on a carrier and is electrically contacted with it using any other technology, in the flip-chip technology the semiconductor module is connected directly to a carrier via bumps.
Hierzu sind wiederum verschiedene Möglichkeiten zur Höckerer¬ zeugung bekannt:Various possibilities for producing cusps are again known for this purpose:
Eine genau dosierbare galvanische Abscheidung des Höckermate- rialε erfolgt direkt auf dem Substrat (Chip) . Die Nachteile dieser Technik liegen in der ganzflächige Metallisierung im Vakuum, die sehr teuer iεt. Dicke Fotoreεistmasken zur Form¬ gebung sind besonders auf Reliefoberflächen schwer zu erzeu- gen. Häufig sind die erforderlichen Strombelastungen zu hoch. Galvanikbäder, Metallätzungen und Lösungsmittel für die Foto¬ lithografie sind 7mit vielen Oberflächen/Bauteilen nicht ver¬ träglich.Precisely metered galvanic deposition of the cusp material occurs directly on the substrate (chip). The disadvantages of this technology lie in the full-surface metallization in a vacuum, which is very expensive. Thick photoresist masks for shaping are particularly difficult to produce on relief surfaces. The required current loads are often too high. Electroplating baths, metal etching and solvents for photo lithography are not compatible with many surfaces / components.
Weiterhin ist ein Verfahren mit der Bezeichnung „ControUed Colapse Chip Connection" (C4-Verfahren) bekannt. Hierbei wird das Substrat (der Chip) mit einer Schablone an den Kontak¬ tierstellen dick mit Lot bedampft. Ein Nachteil besteht dar¬ in, daß beim Bedampfen daε überwiegende Material verloren geht und in kurzen Abständen von den Wänden und Schablonen der Geräte entfernt werden muß. Die Schablonen sind für den Vakuumprozeß schwer zu justieren und zu fixieren. Relativ ho¬ he und eng zusammenstehende Höcker sind nicht realisierbar.Furthermore, a method with the name "ControUed Colapse Chip Connection" (C4 method) is known. Here, the substrate (the chip) is thickly coated with solder with a stencil at the contact points. A disadvantage is that the Vaporizing that the predominant material is lost and must be removed from the walls and stencils of the devices at short intervals The stencils are difficult to adjust and fix for the vacuum process Relatively high and closely spaced bumps cannot be realized
Die Erzeugung von Höckern (Bumps) durch chemische Metallab- εcheidung ist eine weitere Möglichkeit. Durch Tauchverzinnen wird anschließend die Oberfläche lötbar gemacht. Das Verfah¬ ren befindet sich noch in der Entwicklung. Durch laterale Ab¬ scheidung sind die Höhe der Höcker und ihr Abstand jedoch be- grenzt. Der relativ harte Höcker erfordert große Gleichmäßig¬ keit und Planarität. Die Abscheidezeiten sind sehr groß. Ein weiteres Verfahren ist das sogenannte Solder Injection- Verfahren. Dabei wird durch einen Druckimpuls in einem Behäl¬ ter, desεen Boden als eine Lochplatte mit dem korrespondie¬ renden Raster der Höckerstruktur ausgebildet ist, flüssiges Lot aus dem Behälter auf die Pads (elektrischer Anschlußflek- ken) übertragen und somit die Höckerstruktur ausgebildet. Nachteile bestehen darin, daß nur große Padteilungen möglich sind. Die Lotdosierung und damit die Höckerhöhe sind un¬ gleichmäßig. Das Verfahren ist sehr störanfällig.Another possibility is the production of bumps by chemical metal deposition. The surface is then made solderable by dip tinning. The process is still in development. However, the height of the bumps and their distance are limited by lateral separation. The relatively hard hump requires great uniformity and planarity. The deposition times are very long. Another process is the so-called solder injection process. A pressure pulse in a container, the base of which is designed as a perforated plate with the corresponding grid of the bump structure, transfers liquid solder from the container to the pads (electrical connection spots), thus forming the bump structure. Disadvantages are that only large pad divisions are possible. The solder dosage and thus the hump height are uneven. The process is very prone to failure.
Weiterhin ist das Siebdrucken von Pasten bekannt, die Lotku¬ gel enthalten. Hier besteht ebenso der Nachteil darin, daß das Verfahren lediglich für große Padabstände geeignet ist, also beispielsweise für Dickschichtschaltungen. Die Ursache liegt unter anderem in dem ungünstigen Fließverhalten auf¬ grund deε Lotgehaltes. Andererseits besteht das aufgedruckte Volumen nur zum Teil aus wirklichem Lot. Die Einzeldosierung von Lotpaste, die Lotkugeln enhält, ist nur bei kleinen Stückzahlen rentabel und nur für große Padabstände realisier- bar.Screen printing of pastes containing solder balls is also known. The disadvantage here is also that the method is only suitable for large pad spacings, for example for thick-film circuits. One of the reasons for this is the unfavorable flow behavior due to the solder content. On the other hand, the volume printed on is only partially real solder. The individual dosing of solder paste, which contains solder balls, is only profitable for small quantities and can only be achieved for large pad distances.
Bei einem Verfahren unter Verwendung einer Lotpumpe bei¬ spielsweise nach dem Bubble-Jet-Prinzip werden seriell flüs¬ sige Lotkugeln auf die Pads gespritzt. Dieses Verfahren be- findet sich noch im Versuchεstadium.In a method using a solder pump, for example according to the bubble jet principle, serially liquid solder balls are sprayed onto the pads. This process is still in the experimental stage.
Der Erfindung liegt die Aufgabe zugrunde, Höckerkontakte auε Lot mit relativ großer Höhe sicher, schnell und preiswert gleichzeitig auf einem oder mehreren Chips oder ganzen Wafern zu erzeugen. Die Lösung dieser Aufgabe geschieht durch die Merkmale des Anspruchε 1.The invention has for its object to produce bump contacts auε Lot with a relatively large height safely, quickly and inexpensively simultaneously on one or more chips or entire wafers. This object is achieved by the features of claim 1.
Vorteilhafte Auεgestaltungen können den Unteransprüchen ent¬ nommen werden.Advantageous configurations can be found in the subclaims.
Der Erfindung liegt die Erkenntnis zugrunde, daß in einer be¬ sonderen Art und Weise auf einem Hilfεträger aufgebrachte Lotdepots mit vorgegebenem Volumen einfach und zuverlässig auf eine korrespondierende Padstruktur eines Chips transfe¬ riert werden kann. Dabei wird auf eine ebene elektrisch nicht leitende Trägerplatte einseitig eine geschlossene Metall- schicht aufgebracht. Darüber folgt eine Isolatorschicht mit Öffnungen, an denen das Metall freiliegt. Die Anordnung der Öffnungen ist spiegelbildlich gleich zur Lage der metalli¬ schen Kontaktpads auf dem elektroniεchen Bauelement . In den Öffnungen der außen elektrisch kontaktierten Tragerplatte wird galvanisch Lot abgeschieden. Dies geschieht mit einer Dicke, die ein Vielfaches der Isolatordicke betragt und des¬ sen Volumen dem des zu erzeugenden Höckers entspricht. Das Lot wächst dabei überwiegend lateral von den Kanten der Iso¬ latoröffnungen über den Isolator. Wird die Trägerplatte über den Schmelzpunkt des Lotes erhitzt, so zieht sich das Lot von der nicht benetzbaren Isolatoroberfläche zurück. Dies ge¬ schieht, um eine Kugel mit der geringsten Oberflächenenergie auszubilden. Das Lot steigt dabei weit über seine ursprüngli¬ che Höhe auf und trifft auf em gegenüberliegendes Pad deε Bauelementeε, das ebenfalls bis über den Lotschmelzpunkt er¬ hitzt wird. Das Lot benetzt das Pad (spreitet) und löst sich von der bisherigen Haftfläche auf der Trägerplatte ab. Die Platte wird anschließend für einen weiteren Lottransfer wie¬ der galvanisiert und so fort. Das Verfahren wird als Galvano- Solder-Transferbumpmg oder GSD-Bumpmg bezeichnet.The invention is based on the knowledge that it is applied in a special way to an auxiliary carrier Solder deposits with a predetermined volume can be transferred easily and reliably to a corresponding pad structure of a chip. A closed metal layer is applied on one side to a flat, electrically non-conductive carrier plate. This is followed by an insulator layer with openings where the metal is exposed. The arrangement of the openings is a mirror image of the position of the metallic contact pads on the electronic component. Solder is electrodeposited in the openings of the carrier plate, which is electrically contacted externally. This takes place with a thickness which is a multiple of the insulator thickness and whose volume corresponds to that of the bump to be produced. The solder grows predominantly laterally from the edges of the insulator openings over the insulator. If the carrier plate is heated above the melting point of the solder, the solder withdraws from the non-wettable insulator surface. This is done in order to form a ball with the lowest surface energy. The solder rises far above its original height and strikes an opposite pad of the component, which is also heated to above the solder melting point. The solder wets the pad (spreads) and detaches from the previous adhesive surface on the carrier plate. The plate is then the galvanized for a further Lottransfer as ¬ and so forth. The process is called galvano-solder transfer bumpmg or GSD bumpmg.
Dabei bestehen besonders vorteilhafte Ausgestaltungen bei¬ spielsweise darin, daß die Fläche der Pads em Vielfaches der Fläche der Öffnungen m der Isolatorschicht auf dem Hilfsträ- ger beträgt. Die Flache einer Öffnung lεt damit klein gegen die Fläche eines Padε . Dadurch wird die Ablöεung deε Lotmate- rials vom Hilfstrager in Richtung auf die Pads unterstützt oder vereinfacht .Particularly advantageous configurations consist, for example, in that the area of the pads is a multiple of the area of the openings m of the insulator layer on the auxiliary carrier. The area of an opening is thus small against the area of a pad. This supports or simplifies the detachment of the solder material from the auxiliary carrier in the direction of the pads.
Es ist weiterhin vorteilhaft, die Tragerplatte, d. h. den ebenen Hilfstrager in seinen flächigen Ausdehnungen großer auszulegen, als die Anordnung der zu belotenden Bauelemente, wie Wafer, Keramikplatte, Leiterplatte oder anderes. Ist der Träger beispielsweise aus Glas, so kann er über Justiermarken in der Metallεchicht von oben relativ zum Bauelement juεtiert werden. Gut Geeignete εind Maskengläser für die Fotolithogra- fie, die in vielen Formaten, Dicken und QualitätenIt is furthermore advantageous to design the support plate, ie the flat auxiliary support, in its flat dimensions to be larger than the arrangement of the components to be soldered, such as wafers, ceramic plates, printed circuit boards or other. If the carrier is made of glass, for example, it can be adjusted relative to the component from above by means of alignment marks in the metal layer. Well suited mask glasses for photolithography, in many formats, thicknesses and qualities
(Zusammensetzung, Wärmedehnung, Planität) verfügbar εind. Wenn nicht durch den Hilfstrager justiert werden muß, so kann er auε anderen Werkstoffen bestehen, wie beispielsweise Me¬ tall, Keramik oder aus Laminaten. Ist er auε Metall, εo ent- fällt die Erzeugung einer Oberflächenmetallisierung und die Rückseite muß isolierend abgedeckt werden. Gesichtspunkt bei der Auswahl der Trägerplatte des Hilfsträgerε εind beispiels¬ weise Wärmedehnung relativ zum Bauelement, Planität, Stand¬ zeit und Kosten.(Composition, thermal expansion, flatness) are available. If the auxiliary support does not have to be adjusted, it can be made of other materials, such as metal, ceramic or laminates. If it is made of metal, there is no need to produce a surface metallization and the back must be covered in an insulating manner. The point of view in the selection of the carrier plate of the auxiliary carrier is, for example, thermal expansion relative to the component, flatness, service life and costs.
Ist die Grundplatte des Hilfsträgerε nicht leitend, εo wird eine Metallisierung aufgebracht. Dies kann geschehen durch Sputtern, Bedampfen oder durch chemische Abscheidung. Da die Metalliεierung beim Erhitzen deε Lotes (Umschmelzen) mit die- sem in der Regel legiert, löst εich die Metalliεierung in den Isolatoröffnungen sukzessive auf und kann nach vielen Trans¬ ferzyklen abgetragen sein. In solchen Öffnungen kann nicht mehr galvanisch abgeschieden werden. Für die Metallisierung εind daher vor allem Metalle zu verwenden, die nur gering oder nicht im Lot löslich sind und eine ausreichende Haftfe¬ stigkeit bei der galvanischen Abscheidung aufweisen. Es kön¬ nen auch zwei oder mehrere Schichten übereinander abgeschie¬ den werden. Diese erfüllen unterschiedliche Funktionen, wie beispielεweiεe Haftschicht, Leitschicht und Diffusionεεperre. Typische Metallschichtdicken im Dünnfilmtechnik liegen bei 2 um.If the base plate of the auxiliary carrier is not conductive, metallization is applied. This can be done by sputtering, vapor deposition or by chemical deposition. Since the metallization generally alloys with this when the solder is heated (remelting), the metallization in the insulator openings gradually dissolves and can be worn away after many transfer cycles. It is no longer possible to galvanically deposit in such openings. For the metallization, therefore, above all metals are to be used which are only slightly or not soluble in the solder and which have sufficient adhesive strength during the electrodeposition. Two or more layers can also be deposited one above the other. These fulfill different functions such as, for example, adhesive layer, conductive layer and diffusion barrier. Typical metal layer thicknesses in thin film technology are 2 µm.
Zur Ausgeεtaltung der Iεolatorεchicht ist es vorteilhaft, temperaturbeständige, porenfreie und für flüssiges Lot nicht benetzbare Materialien einzusetzen. Organische Isolatoren sind beispielsweise Polyimid, Benzocyclobuten oder thermisch stabilisierter Fotolack. Diese Materialien sind zum Teil di- rekt fotolithografisch strukturierbar. Gut geeignet sind auch handelsübliche Lötstoplacke und fotolithografisch struktu¬ rierbare Lötstop-Trockenresistε. Ebenεo kommen anorganische Dielektrika wie Siliziumdioxid oder Siliziumnitrid in Frage. Ein geeignetes Mischprodukt stellen die Ormocere dar. Vor¬ stellbar sind auch Kombinationen wie beispielsweise eine Fo¬ tolackmaske zur Strukturierung von Si02 mit anschließender thermischer Stabilisierung. Typische Schichtdicken für orga¬ nische Isolatoren liegen bei 4 um, die für anorganische Iso- latoren bei 1 um. Ob hochεchmelzende Lote transferiert werden können, hängt in der Regel von der Temperaturstabilität der Isolatorschickt ab. Die Öffnungen im Isolator können in be¬ kannter Weise trocken oder naß chemisch geätzt werden oder mit dem Laser erzeugt werden. Die Qualitätsanforderung an die Öffnungen sind gering. So haben Größenschwankungen, Kanten¬ rauhigkeit und Kantenneigung keinen wesentlichen Einfluß. Die mit Öffnungen versehene Iεolatorflache soll etwas größer sein als die des Substrates. Außerhalb bis zur Trägerkante wäre dann eine umlaufende metallische Oberfläche für die Kontak- tierung im galvanischen Bad und die Abschirmung des aktiven Feldes vor zu hohen unkontrollierbaren Stromdichten zweckmä¬ ßig.To design the isolator layer, it is advantageous to use temperature-resistant, non-porous and non-wettable materials for liquid solder. Organic insulators are, for example, polyimide, benzocyclobutene or thermally stabilized photoresist. These materials are partly can be structured photolithographically. Commercially available solder resist lacquers and solder resist dry resist that can be structured photolithographically are also suitable. Inorganic dielectrics such as silicon dioxide or silicon nitride are also suitable. The Ormocers are a suitable mixed product. Combinations such as a photoresist mask for structuring SiO 2 with subsequent thermal stabilization are also conceivable. Typical layer thicknesses for organic insulators are 4 µm, those for inorganic insulators 1 µm. Whether high-melting solders can be transferred usually depends on the temperature stability of the insulator. The openings in the insulator can be chemically etched in a known manner, dry or wet, or can be produced with the laser. The quality requirements for the openings are low. So fluctuations in size, edge roughness and edge inclination have no significant influence. The insulator surface provided with openings should be somewhat larger than that of the substrate. Outside of the carrier edge, a circumferential metallic surface would then be expedient for contacting in the galvanic bath and for shielding the active field from excessive uncontrollable current densities.
Die Öffnungen in der Isolatorschicht sind in der Regel rund oder quadratisch und haben z. B. einen Durchmesser von 30 μm. Werden in Bezug zur Padflache große Lotvolumina transferiert, εo können sehr hohe Höcker erzeugt werden. Die übertragbare Lotmenge wird begrenzt durch den Abstand der Pads, wenn sich auf der Trägerplatte lateral wachsende Lothügel zu weit über- läppen. Wachsen sie nur leicht zusammen, so erfolgt der Abriß beim Umschmelzen dennoch ohne Lotverεchiebung nach dem Prin¬ zip einer Lotkette. Ist die Padteilung in einer Richtung zu eng, so können große Lotmengen bei geringem lateralen Wachs¬ tum abgeschieden werden, indem man die Isolatoröffnung als Schlitz ausbildet, der orthogonal zu dieser Richtung liegt. Ein Vorteil dabei sind relativ kurze Abscheidezeiten. Als Lotmaterial sind εamtliche galvamεch abεcheidbaren und in nicht oxidierender Umgebung umεchmelzbaren Metalle wie Zinn, Blei, Indium und ihre Legierungen einsatzfähig. Die m der Praxis überwiegend verwendeten SnPb-Legierungen smd gut geeignet. Ursache für die Elevation des Lotes ist die große Oberfläche des galvanischen Volumens im Vergleich zur klemstmöglichen Oberfläche, der Kugeloberfläche. Dieser energetisch ungünstige Zustand kann sich nach der Verflüsεi- gung durch die Bildung einer Lotkugel andern. Der Einfluß der Schwerkraft lεt bei den relevanten Volumina ohne Bedeutung und hängt von der Dichte deε umgebenden Mediumε ab (Öl oder Gaε) . Bei Berührung des aufsteigenden Lotes mit dem benetzba¬ ren Pad des Bauteiles spreitet das Lot ganzflächig, wodurch seine Höhe gegenüber dem vormaligen Kugeldurchmesser abnimmt. Ist der Abstand zwischen Hilfsträger und Bauelement groß ge¬ nug, so schnürt sich das Lot bei bei benetzender Hilfsträger- metalliεierung über der Isolatoröffnung em und reißt ab, in¬ dem eε eine kleine Menge zurückläßt. Daε tranεferierte Lotvo- luumen verhält sich zum zurückgebliebenen etwa wie die Fläche eines Pads auf dem Bauelement zur Fläche einer Isolatoröff¬ nung des Hilfεträgers. Ist der Abstand klein, so bleibt eine schwache Verbindung zur Tragerplatte bestehen, die nach dem Erstarren leicht abgebrochen werden kann. Während das Lot im aktiven Bereich jeweils zum Substrat übertragen wird, rei- chert es sich außerhalb im Abschirmbereich des Tragers mit jeder neuen Galvanisierung an. Überschüsεiges und störendes Lot kann durch kurzeε Tauchen des Trägers m em Lotbad ent¬ fernt werden.The openings in the insulator layer are usually round or square and have z. B. a diameter of 30 microns. If large solder volumes are transferred in relation to the pad area, very high bumps can be generated. The transferable amount of solder is limited by the distance between the pads if laterally growing solder bumps overlap too much on the carrier plate. If they grow together only slightly, the tear-off during melting still takes place without solder displacement according to the principle of a solder chain. If the pad division in one direction is too narrow, large amounts of solder can be deposited with little lateral growth by forming the insulator opening as a slot which is orthogonal to this direction. An advantage here are relatively short deposition times. All of the electrodeposable metals, such as tin, lead, indium and their alloys, which can be melted in a non-oxidizing environment, can be used as solder material. The SnPb alloys mainly used in practice are well suited. The cause of the elevation of the solder is the large surface area of the galvanic volume compared to the surface that is as tight as possible, the spherical surface. This energetically unfavorable state can change after the liquefaction by the formation of a solder ball. The influence of gravity is irrelevant for the relevant volumes and depends on the density of the surrounding medium (oil or gas). When the ascending solder comes into contact with the wettable pad of the component, the solder spreads over the entire surface, whereby its height decreases compared to the previous ball diameter. If the distance between the auxiliary carrier and the component is large enough, the solder constricts over the insulator opening when the auxiliary carrier metallization is wetting and tears off by leaving a small amount. The solder volume transferred to the remaining one behaves approximately like the area of a pad on the component to the area of an insulator opening of the auxiliary carrier. If the distance is small, there remains a weak connection to the carrier plate, which can easily be broken off after solidification. While the solder is transferred to the substrate in the active area, it accumulates outside the shielding area of the carrier with every new galvanization. Excess and disruptive solder can be removed by briefly immersing the carrier in a solder bath.
Zur Positionierung zwischen Hilfstrager und Bauelement ist anzumerken, daß eine genaue Justierung nicht zwingend notwen¬ dig ist. Es genügt, wenn die aufsteigende Lotkugel das korre¬ spondierende Pad irgendwo berührt. Die deckungsgleiche Ju¬ stierung vor dem Lottransfer kann ähnlich wie in der Fotoli- thografie über Marken erfolgen. Ein definierter Abstand und eine Parallelität lassen sich durch kurzzeitig eingeschwenkte Referenzkugeln und entsprechende Nachstellungen erreichen. Möglich iεt auch ein Softkontakt vor dem Umschmelzen, wobei sich danach in Abhängigkeit von Padgröße und Lotvolumen ein definierter Abstand einstellt. Werden in diesem Fall Hilfsträger und Bauelement nach dem Erstarren des Lotes ge- trennt, so erhält man planierte Höcker. Definierte Abstände werden auch durch Abstandsgeber zwischen Bauelement (Chip) erzielt. Realisierbar ist ein Lottransfer im flüssigen Zu¬ stand bei Abständen über der Steighöhe des Lotes, in dem die Lotkugeln des Hilfsträgers entweder durch Impuls, oder über elektroεtatiεche Aufladung des Hilfsträgers durch Abstoßung, abgelöst und als Tropfen zu den Pads beschleunigt werden.With regard to the positioning between the auxiliary support and the component, it should be noted that an exact adjustment is not absolutely necessary. It is sufficient if the ascending solder ball touches the corresponding pad somewhere. The congruent adjustment before the solder transfer can be done via brands in a manner similar to that in photo lithography. A defined distance and parallelism can be achieved by briefly swiveling in reference balls and corresponding readjustments. Soft contact is also possible before remelting, a defined distance then being established depending on the pad size and solder volume. In this case, if the subcarrier and component are separated after the solder has solidified, you get leveled cusps. Defined distances are also achieved by means of distance sensors between the component (chip). A solder transfer in the liquid state can be implemented at distances above the height of the solder, in which the solder balls of the auxiliary carrier are detached either by impulse or by electrostatic charging of the auxiliary carrier by repulsion and accelerated as drops to the pads.
Im folgenden werden anhand schematischer Figuren Ausfuhrungs¬ beispiele beschrieben:Exemplary embodiments are described below with the aid of schematic figures:
Figur 1 zeigt in der Seitenansicht ausschnittsweise einen Chip 1 und einen Hilfsträger 3 mit dazwiεchenlie genden Lotkugeln 7, 8, 9, Figur 2 zeigt eine Anordnung mit einem elastischen Hilfsträger 3,1 shows a side view of a detail of a chip 1 and an auxiliary carrier 3 with solder balls 7, 8, 9 lying between them, FIG. 2 shows an arrangement with an elastic auxiliary carrier 3,
Figur 3 zeigt eienen Ausschnitt III aus Figur 2.FIG. 3 shows a section III from FIG. 2.
Die Figur zeigt einen oben angeordneten Ausεchnitt auε einem Chip 1 (Halbleiterbauelement) mit einem Pad 2 (elektrischer Anschlußfleck) . Auf der Unterseite iεt gegenüberliegend ein Auεschnitt aus einem Hilfstrager 3 dargestellt. Der Hilfsträ¬ ger besteht aus einem Substrat, einer Metallschicht 4 und ei¬ ner Isolatorschicht 5. Auf den Hilfsträger 3 ist in einem vorausgehenden Schritt ein galvanisches Lotvolumen 7 abge- schieden worden. Dieses Lotvolumen ist in einer Vielzahl von Öffnungen 6 in der Iεolatorschicht 5 abgeschieden worden und dabei relativ zur Öffnung 6 oder lateral gesehen sehr breit ausgebildet worden. Die Öffnungen 6 sind korrespondierend zu den Pads 2 positioniert, so daß bei einer Vielzahl von Pads 2 und Öffnungen 6 und bei der gegenüberliegenden Positionierung zwischen Chip 1 und Hilfsträger 3 jeweils eine Öffnung 6 ei¬ nem Pad 2 gegenüberliegt. Würde in einem Umschmelzprozeß daε galvanisch abgeschiedene Lotvolumen 7 die Gestalt mit der ge¬ ringsten Oberflächenspannung einnehmen, εo würde die gestri¬ chelt dargestellte Kugel, das umgeschmolzene Lotvolumen 8 entstehen. Der Abstand 14 zwischen Chip 1 und Träger 3 iεt derart ausgelegt, daß für den Fall des Umschmelzens oder Auf- schmelzens ein Kontakt des Lotvolumens mit dem Pad 2 zustan¬ dekommt. Das Lot hat die Neigung, dieseε Pad 2 vollεtändig zu benetzen. Die Höhe 12 deε galvaniεch abgeεchiedenen Lotvolu- menε 7 wird εomit durch die theoretiεche Lotelevation 13 der- art verändert, daß ein Höcker 9 mit einer Höhe 15 ausgebildet wird. Dieser hat sich gleichzeitig vom Hilfεträger bzw. von der Öffnung 6 abgelöst. Somit ist ein auf der Metallschicht 4 und dem Isolator 5 galvanisch aufgebrachtes Lotvolumen 7 mit einem lateralen Wachstum 10, 11 im Bereich einer Öffnung 6 mit dem Durchmesser 19 mit annähernd gleichbleibendem Lotvo¬ lumen sicher auf den Pad 2 übertragen worden. Dies würde prinzipiell bei verschiedenen Verhältnisεen zwischen den Durchmesεern 19 und 16 des Pads 2 und der Öffnung 6 gesche¬ hen, sofern die Metallschicht 4 vom flüsεigen Lot nicht be- netzt wird. Iεt die Metallschicht 4 jedoch benetzend, εo wird eine faεt vollständige Übertragung des auf dem Hilfεträger 3 befindlichen Lotvolumens 7 erst dann erreicht, wenn der Durchmesser 16 sehr viel größer iεt alε der Durchmeεεer 19 der Öffnung 6. Der Durchmeεεer der Iεolatoröffnung 6 kann beispielsweise bei 30 μm liegen. Dann wäre bei einem üblichen Paddurchmesser daε Verhältnis der Durchmeεεer von Pad 2 zur Öffnung 6, z.B. 7:1. Das Flächenverhältnis würde jedoch dann 49:1 betragen. Dies gilt für Paddurchmesser 16 von ca. 210 um.The figure shows a section arranged at the top of a chip 1 (semiconductor component) with a pad 2 (electrical connection pad). A section from an auxiliary carrier 3 is shown opposite on the underside. The auxiliary carrier consists of a substrate, a metal layer 4 and an insulator layer 5. A galvanic solder volume 7 was deposited on the auxiliary carrier 3 in a previous step. This solder volume has been deposited in a multiplicity of openings 6 in the isolator layer 5 and has been made very wide relative to the opening 6 or seen laterally. The openings 6 are positioned corresponding to the pads 2, so that in the case of a plurality of pads 2 and openings 6 and in the opposite positioning between the chip 1 and the auxiliary carrier 3, an opening 6 is opposite to a pad 2. Would daε in a remelting process electrodeposited solder volume 7 assume the shape with the lowest surface tension, so the dashed ball, the remelted solder volume 8 would result. The distance 14 between chip 1 and carrier 3 is designed such that, in the event of remelting or melting, contact of the solder volume with pad 2 is achieved. The solder has a tendency to completely wet this pad 2. The height 12 of the galvanically separated solder volume 7 is thus changed by the theoretical solder elevation 13 such that a bump 9 with a height 15 is formed. This has detached from the auxiliary carrier or from the opening 6 at the same time. Thus, a solder volume 7 with a lateral growth 10, 11, galvanically applied to the metal layer 4 and the insulator 5, has been reliably transferred to the pad 2 in the region of an opening 6 with the diameter 19 with an approximately constant solder volume. In principle, this would be done with different ratios between the diameters 19 and 16 of the pad 2 and the opening 6, provided that the metal layer 4 is not wetted by the liquid solder. However, if the metal layer 4 is wetting, a complete transfer of the solder volume 7 located on the auxiliary carrier 3 is only achieved when the diameter 16 is much larger than the diameter 19 of the opening 6. The diameter of the isolator opening 6 can be 30, for example μm. Then, with a usual pad diameter, the ratio of the diameter of pad 2 to opening 6 would be, for example 7: 1. However, the area ratio would then be 49: 1. This applies to pad diameters 16 of approx. 210 µm.
Das erfindungsgemäße Verfahren kann in Form von verschiedenen Varianten ausgeführt εein.The method according to the invention can be implemented in the form of various variants.
Durch doεierbaren Lottranεfer (definierteε Abεcheidevolumen) können auf Subεtraten einzelne Stellen partiell mit Lot abge¬ deckt werden. Ist die zu verzinnende Fläche groß und nicht durch entnetzende Flächen begrenzt, εo spreitet das Lot zu einer dünnen Schicht. Ist sie begrenzt, so wird die Schicht einstellbar dick, je nach transferierter Lotmenge (im Extrem¬ fall entsteht ein kugelförmiger Höcker) . Es können jedoch auch nicht ebene erhabene Stellen beliebiger Teile partiell belotet werden, sofern sie in Kontakt mit dem ungeschmolzenem Lot 8 auf der Trägerplatte 3 zu bringen εind (z. B. Verzinnen von Spitzen) .Individual positions on substrates can be partially covered with solder by means of dispensable solder transfer (defined deposition volume). If the area to be tinned is large and not limited by dewetting areas, the solder spreads out a thin layer. If it is limited, the layer becomes adjustable in thickness, depending on the amount of solder transferred (in extreme cases, a spherical bump is formed). However, non-planar raised areas of any parts can also be partially soldered, provided that they are to be brought into contact with the unmelted solder 8 on the carrier plate 3 (e.g. tinning of tips).
Bei gleicher tranεferierter Lotmenge entεtehen je nach Fläche der Padε auf Bauelementen unterschiedlich hohe Höcker. Des¬ halb können für den Fall, daß gleichzeiitg Höcker unter¬ schiedlicher Höhe erzeugt werden müssen, die Padflachen un¬ terschiedlich groß ausgeführt werden. Dagegen werden auf un¬ terschiedlich großen Isolatoröffnungen des Hilfsträgers un- terschiedliche Lotvolumina abgeschieden, so daß man auf gleich großen Pads wiederum unterschiedlich hohe Höcker er¬ zeugen kann.With the same amount of solder being transferred, bumps of different heights are formed depending on the area of the pads on components. Therefore, in the event that bumps of different heights have to be produced at the same time, the pad surfaces can be made of different sizes. On the other hand, different solder volumes are deposited on insulator openings of different sizes in the auxiliary carrier, so that bumps of different heights can in turn be produced on pads of the same size.
Häufig werden Lotbumpε (Höcker) auf Reliefoberflachen benö- tigt. Die direkte galvanische Abscheidung mit ganzflächiger Metallisierung im Vakuum, Fotolackapplikation und anschlie¬ ßendem Ätzen der Leitschicht gestaltet sich dann oft proble¬ matisch. Mit dem vorgeschlagenen Verfahren iεt die Höckerer¬ zeugung an erhabenen und vertieften Stellen möglich. Ein Bei- εpiel hierfür iεt die Anwendung des Verfahrens bei der Her¬ stellung von Oberflächenwellen-Filtern, die eine partielle Schutzabdeckung haben (Offenlegungsschrift WO 95/30276) . Da¬ bei können Höcker auf den tief liegenden Pads 2 realisiert werden, welche die 100 μm hohe Schutzabdeckung überragen.Lot bumps (bumps) on relief surfaces are often required. The direct galvanic deposition with full-surface metallization in a vacuum, photoresist application and subsequent etching of the conductive layer is then often problematic. The proposed method makes it possible to produce cusps at raised and depressed points. An example of this is the use of the method in the production of surface wave filters which have a partial protective cover (laid-open specification WO 95/30276). Bumps can be realized on the deep-lying pads 2, which protrude above the 100 μm high protective cover.
Wenn sich die Metallschicht 5 im Lot löst, ist es zweckmäßig, vor der ersten galvanischen Lotabscheidung ein höher schmel¬ zendes Metall geringer Dicke abzuscheiden. Hier kann bei¬ spielsweise eine 5 μm dicke Schicht aus Nickel auf eine 2 μm dicke Kupferbasis abgeschieden werden. Dies geschieht des¬ halb, um bei sehr dünnen Metallschichten nach einer Vielzahl von Lottransfervorgängen nicht den Träger des Hilfsträgerε 3 freizulegen und damit die Galvanikbaεis zu verlieren. Somit werden die Iεolatoröffnungen aufgefüllt und leicht überwach- εen, εo daß auch die Isolatorkanten vor Verschleiß geschützt werden.If the metal layer 5 dissolves in the solder, it is expedient to deposit a higher-melting metal of small thickness before the first galvanic solder deposition. Here, for example, a 5 μm thick layer of nickel can be deposited on a 2 μm thick copper base. This is done so that in the case of very thin metal layers, after a large number of solder transfer processes, the carrier of the auxiliary carrier 3 is not to be exposed and thus lose the galvanic base. The isolator openings are thus filled and easily monitored, so that the isolator edges are also protected against wear.
Es ist bekannt, daß die Oberflächenenergie des flüssigen Lo¬ tes mit ansteigender Temperatur zunimmt. Deshalb fließt Lot, wenn es mit zwei oder mehr Partnern in Kontakt ist, zum hei- ßeεten Partner hin. Diese Erscheinung kann zur Unterstützung des Lottransfers genutzt werden, indem man den Pad 2 auf hö¬ here Temperatur bringt als den Hilfsträger 3.It is known that the surface energy of the liquid solder increases with increasing temperature. This is why Lot flows to the hottest partner when it is in contact with two or more partners. This phenomenon can be used to support the solder transfer by bringing the pad 2 to a higher temperature than the auxiliary carrier 3.
Die Leitschicht des Hilfsträgers 3 kann prinzipiell auch auε Metallen bestehen, auf denen flüsεigeε Lot entnetzt, εolange darauf galvaniεch abscheidbar ist. In εolchen Fällen erfolgt der Lottransfer vollständig und die Trägerplatte kann ebenso leicht im abgekühlten Zustand vom Chip 2 getrennt werden. In diesem Fall ist es nicht notwendig, daß die Isolatoröffnung des Hilfεträgerε klein gegen die Padfläche des Bauelements ist, εo kann auch gleich groß oder größer εein. WeεentlicheIn principle, the conductive layer of the auxiliary carrier 3 can also consist of metals on which liquid solder is wetted, as long as it can be electrodeposited thereon. In such cases, the solder transfer takes place completely and the carrier plate can be separated from the chip 2 just as easily in the cooled state. In this case, it is not necessary for the insulator opening of the auxiliary carrier to be small against the pad surface of the component, so it can also be the same size or larger. Essential
Vorteile εind jedoch zu erzielen, wenn die Metalliεierung be¬ netzend ist und die Öffnungen 6 in der Isolatorschicht 5 sehr viel kleiner sind als die Fläche der Pads 2. Die Tatsache, daß beim Ablösen der Lotdepots bzw. beim Transfer eine Teil- menge des Lotvolumens auf dem Hilfsträger 3 zurückbleibt, führt nicht zu wesentlichen Störungen. Die Lotvolumina sind jedoch an den Öffnungen 6 durch die benetzenden metallischen Oberflächen solange ortsfest bis ein Transfer erfolgt ist. Somit werrden Kurzschlüsse durch abgelöste, noch nicht trans- ferierte vagabundierende Lotkugeln vermieden.Advantages can, however, be achieved if the metallization is wetting and the openings 6 in the insulator layer 5 are very much smaller than the area of the pads 2. The fact that when the solder deposits are detached or during transfer, a partial amount of the solder volume remains on the subcarrier 3 does not lead to significant faults. However, the solder volumes are stationary at the openings 6 through the wetting metallic surfaces until a transfer has taken place. This avoids short circuits due to detached, not yet transferred stray solder balls.
Wahlweise kann auf einem Hilfsträger 3 nur ein Teil des Lot¬ depots erzeugt werden, indem man vor der galvanischen Ab- εcheidung entεprechende Stellen vorübergehend abdeckt, bei- spielεweise mit Schutzlack oder Klebeband. So lassen sich Substrate partiell mit Bumps versehen. Der Hilfsträger 3 muß nicht zwangεläufig εchichtweiεe aufge¬ baut werden, sondern er kann auch aus käuflichen Halbzeugen, beispielεweiεe Isolator-Metall-Isolator, hergesellt werden, indem die Öffnungen 6 und der Außenbereich freigelegt werden.Optionally, only a part of the solder depot can be produced on an auxiliary carrier 3 by temporarily covering corresponding points before the galvanic deposition, for example with protective lacquer or adhesive tape. In this way, substrates can be partially provided with bumps. The auxiliary carrier 3 does not necessarily have to be built up in layers, but it can also be made from commercially available semi-finished products, for example insulator-metal-insulators, by exposing the openings 6 and the outer region.
Es kann nützlich sein, die Öffnungen 6 im Isolator 5 als Schlitze auszuführen. Dabei besteht die Gefahr, daß die Masse des flüssigen Lotes, die sich zur Kugel formieren will, un¬ kontrolliert in Schlitzrichtung verschoben und εo die Justie- rung relativ zum Chip beeinträchtigt wird. Die Poεition der Lotkugel kann in diesem Fall definiert werden, indem der Schlitz an entsprechender Stelle eine Erweiterung hat, bei¬ spielsweise eine kreuzförmige Erweiterung.It can be useful to design the openings 6 in the insulator 5 as slots. There is a risk that the mass of the liquid solder that wants to form into a ball will shift in an uncontrolled manner in the slot direction and the adjustment relative to the chip will be impaired. In this case, the position of the solder ball can be defined by the slot having an extension at the appropriate point, for example a cross-shaped extension.
Der Lottranεfer kann auch auf kleine Teile, z. B. einzelne Bauelemente erfolgen, sofern sie entsprechend ausgerichtet und erhitzt werden können. Bei Bauelementen mit geringer Wär¬ mekapazität kann die Erwärmung direkt über daε Lot durch Wär¬ meübertragung von dem Hilfsträger her erfolgen.The Lottranεfer can also on small parts, for. B. individual components if they can be aligned and heated accordingly. In the case of components with low heat capacity, the heating can take place directly via the solder by heat transfer from the auxiliary carrier.
Der Hilfsträger 3 kann so gestaltet werden, daß er beim gal¬ vanischen Abscheiden fest mit einer anderen ebenen Platte hinterlegt ist, die Abschirm- und Kontaktierfunktionen über¬ nimmt und die vor dem Lottranεfer von der Tranεferplatte ge- trennt wird.The auxiliary carrier 3 can be designed in such a way that it is firmly deposited with another flat plate during the galvanic deposition, takes over the shielding and contacting functions and is separated from the transfer plate before the solder transfer.
Wenn die Abstände zwischen den Pads 2 so eng sind, daß nicht mehr die gewünschte Lotmenge erzeugt werden kann, weil die galvanischen Lotvolumina 7 auf dem Hilfsträger 3 zusammen- wachsen würden, so kann der Lottransfer in zwei oder mehrIf the distances between the pads 2 are so narrow that the desired amount of solder can no longer be generated because the galvanic solder volumes 7 would grow together on the auxiliary carrier 3, the solder transfer can be carried out in two or more
Etappen nacheinander erfolgen. Man verwendet dann Trägerplat¬ ten, die nur einen Teil der Öffnungen und deshalb größere Teilungen haben. Im Einzelfall kann von einer großen Trans¬ ferträgerplatte gleichzeitig auf mehrere Wafer oder Substrate übertragen werden, wenn die Ausrichtung genau genug möglich ist. Zusätzliche in der Figur eingetragene ungefähre Dimenεionie- rungen εind die Schichtεtärken deε Isolators 17 und der Me¬ tallisierung 18, die im Verhältnis zur Gesamtstärke des Hilfsträgerε 3 gering εind und somit Oberflächenbeschichtun- gen darstellen. Der theoretische Durchmesser eines unge¬ schmolzenen Lotvolumens 8 ist mit dem Bezugszeichen 20 verse¬ hen. In der Regel ist die Höhe 12 des galvanischen Lotvolu¬ mens 7 ungefähr gleich dem lateralen Wachstum 10, 11 dieses Lotvolumens. Ein Hilfsträger 3 hat beispielsweiεe die Dimen- εionierungen von 4" x 4". Das Material ist beiεpielεweiεe Fo- tomaskenglas aus Quarz. Dieses weist eine Stärke von 1,5 mm mitt einer 2 μm dicken Nickelschicht als Leitschicht bzw. Me¬ tallschicht 4 auf. Darauf befindet sich eine 4 μm dicke, thermisch stabilisierte Schicht aus Fotolack. Es wird galva- nisch Lot der Sorte SnPb 63/67 abgeschieden. Die Höhe 12 deε galvaniεchen Lotvolumenε 7 beträgt ca. 100 μm , der Durchmes¬ ser 19 der Öffnung 6 ca. 30 μm, der Durchmesser 16 des Pads 2 ca. 200 μm. Es wird ein Lotvolumen von ca. 3,1 x 106μm3 = 0,0031 mm* abgeschieden. Die spätere Höhe 15 des Höckers 9 beträgt 128 μm. Der theoretische Durchmesser 20 des Lotvolu¬ menε würde 182 μm betragen.Stages take place one after the other. Then support plates are used which have only a part of the openings and therefore have larger divisions. In individual cases, a large transfer carrier plate can be transferred to several wafers or substrates at the same time if the alignment is possible with sufficient accuracy. Additional approximate dimensions entered in the figure are the layer thicknesses of the insulator 17 and the metalization 18, which are low in relation to the total thickness of the auxiliary carrier 3 and thus represent surface coatings. The theoretical diameter of an unmelted solder volume 8 is provided with the reference number 20. As a rule, the height 12 of the galvanic solder volume 7 is approximately equal to the lateral growth 10, 11 of this solder volume. An auxiliary carrier 3 has, for example, the dimensioning of 4 "x 4". The material is, for example, photo mask glass made of quartz. This has a thickness of 1.5 mm with a 2 μm thick nickel layer as the conductive layer or metal layer 4. There is a 4 μm thick, thermally stabilized layer of photoresist. Electroplated solder of the SnPb 63/67 type is deposited. The height 12 of the galvanic solder volume 7 is approximately 100 μm, the diameter 19 of the opening 6 approximately 30 μm, the diameter 16 of the pad 2 approximately 200 μm. A solder volume of approx. 3.1 x 10 6 μm 3 = 0.0031 mm * is deposited. The later height 15 of the bump 9 is 128 μm. The theoretical diameter 20 of the solder volume would be 182 μm.
Der weεentliche Vorteil der Erfindung liegt unter anderem in der Möglichkeit, einen auε einer Vielzahl von εtrukturierten Chips 2 bestehenen Wafer, bei dem die einzelnen Bauelemente noch nicht getrennt bzw. vereinzelt sind, gleichzeitig zu be- loten.The essential advantage of the invention lies, inter alia, in the possibility of simultaneously scoring a wafer consisting of a plurality of structured chips 2, in which the individual components have not yet been separated or separated.
Wesentliche Gründe zum Einsatz einer für das Lotmaterial be- netzenden Metallschicht 4 bestehen darin, daß fertigungsmäßig Lothöcker beispielsweise mit Abständen größer oder gleich 0,4 mm in der Regel mit Lotpaεte mittels Metallschablonen oder über Masken aufgedampft werden. Teuere Verfahren wie deren Galvano-Lottransfer sind daher vor allem für enge Raster am Chip (Padraster) interessant, wobei eine entnetzende Oberflä¬ che der Metallschicht 4 ungeeignet ist. Weiterhin iεt die in zunehmendem Maße angewandte Flip-Chip-Technik zur Kontaktie- rung von Bauelementen mit einem speziellen Anschluß-Layout verbunden. Dabei sind häufig Lothöcker in einem engen Raster (z.B. 0,15 mm) notwendig. Da zur stabilen Fixierung zwischen Chip und Substrat in der Regel sog. „Underfiller" eingebracht werden sollen, müssen die Lothöcker relativ hoch sein. Das nach der galvanischen Abscheidung zunächst flächig über die Abscheidefläche und darüber hinaus verteilte Lotvolumen zieht sich beim Erhitzen über den Schmelzpunkt zusuammen. Solange dabei das gegenüberliegende Pad nicht berührt wird, ist daε Lot lateral nicht mehr im Raεter fixiert, wenn die Metall¬ oberfläche deε Hilfsträgers 3 nicht benetzend ist. Da in der Praxiε sämtliche Oberflächen eine gewisse Unebenheit besitzen und auch die galvanische Abεcheidung Schwankungen aufweiεt, muß angenommen werden, daß ein Teil des Lotdepots bei Um- schmelzbeginn keinen Kontakt zu den korrespondierenden Pads hat. Das Problem wird besonders augenfällig, wenn der Trans¬ fer auf Reliefoberflächen zwischen erhabene Strukturen er¬ folgt und die galvanische Abscheidung vor dem Aufschmelzen eine geringere Höhe aufweist als diese Strukturen. Solche Fälle tauchen bei der Höckererzeugung für Oberflächenwellen- filter mit Schutzabdeckung auf. Benetzende Metalloberflächen halten somit die Lotvolumina exakt in ihrem Raεter fest.The main reasons for using a metal layer 4 that wets the solder material are that, for manufacturing purposes, solder bumps, for example with intervals greater than or equal to 0.4 mm, are usually vapor-deposited with solder pastes using metal stencils or masks. Expensive processes such as their galvano-solder transfer are therefore of particular interest for narrow grids on the chip (pad grid), a dewetting surface of the metal layer 4 being unsuitable. Furthermore, the increasingly used flip-chip technology for contact tion of components connected with a special connection layout. This often requires solder bumps in a narrow grid (e.g. 0.15 mm). Since so-called "underfillers" are generally to be introduced between the chip and the substrate for stable fixation, the solder bumps must be relatively high. The solder volume initially distributed across the deposition area and then after the galvanic deposition contracts when heated above the melting point As long as the opposite pad is not touched, the solder is no longer fixed laterally in the grid if the metal surface of the auxiliary carrier 3 is not wetting. Since in practice all surfaces have a certain unevenness and the galvanic deposition also shows fluctuations, it must be assumed that a part of the solder deposit has no contact with the corresponding pads at the beginning of the remelting, and the problem becomes particularly apparent when the transfer takes place on relief surfaces between raised structures and the galvanic deposition before melting has a lower height has as these structures, such cases occur in the production of bumps for surface wave filters with protective covers. Wetting metal surfaces thus hold the solder volumes exactly in their raster.
Kleine Öffnungen 6 in der Isolatorεchicht 5 des Hilfsträgerε 3 sind gleichzeitig Voraussetzung für eine maximale galvani¬ sche Lotabscheidung bei engen Padrastern. Weil vertikale und laterale Abεcheidung gleich groß εind, wird ein höherer ver¬ tikaler Aufbau erreicht. Bei üblichen Dimenεionierungen der Öffnungen und des Rasters werden weniger als 10% des Lotvolu- mens auf der benetzenden Metallschicht 4 in den Öffnungen 6 zurückbleiben.Small openings 6 in the insulator layer 5 of the auxiliary carrier 3 are at the same time a prerequisite for maximum galvanic solder deposition in the case of narrow pad patterns. Because vertical and lateral separation are the same size, a higher vertical structure is achieved. With the usual dimensions of the openings and the grid, less than 10% of the solder volume on the wetting metal layer 4 will remain in the openings 6.
Da bei einem großflächigen Transfer, d.h. bei einer Vielzahl von zu übertragenden Lotvolumina auf eine entsprechend große Chipfläche bzw. auf einen Wafer die Einhaltung konstanter Ab¬ stände zwischen Hilfsträger und Wafer aus praktischen Gründen fast unmöglich iεt, wäre ein gerätetechnischer Aufwand um dieses zu erreichen, enorm. Um die Schwankungsbreite des Ab- standes zwischen Hilfεträger 3 und Chip 1 zu verdeutlichen, wird auf daε oben beschriebene Beispiel verwiesen.Since, in the case of a large-area transfer, ie in the case of a large number of solder volumes to be transferred to a correspondingly large chip area or to a wafer, it is almost impossible to maintain constant distances between the auxiliary carrier and the wafer for practical reasons, an outlay in terms of equipment would be required achieving this is enormous. In order to clarify the fluctuation range of the distance between auxiliary carrier 3 and chip 1, reference is made to the example described above.
Höhe der galvansichen Abscheidung 12 = 100 μmHeight of the galvanic deposit 12 = 100 μm
Lotelevation 13 = 82 μmLotevation 13 = 82 μm
Höhe deε Höckerε 15 = 128 μm 128 μm < Abεtand 14 < 182 μmHeight of the hump 15 = 128 μm 128 μm <distance 14 <182 μm
Damit ist die zuläεεige Schwankungεbreite des Abεtandeε gleich 54 μm. Daε Auεführungsbeispiel bezieht sich auf Ober- flächenwellenfllter mit spezieller 100 μm hoher Passivierung. Im allgemeinen ist die Höckerhöhe und damit auch die zulässi¬ ge Schwankungsbreite des Abstandeε deutlich geringer.The permissible fluctuation range of the distance is therefore 54 μm. The exemplary embodiment relates to surface wave filters with a special 100 μm high passivation. In general, the hump height and thus also the permissible fluctuation range of the distance is significantly smaller.
Um Reliefoberflachen ebenfalls in der erfindungsgemäßen Form behandeln zu können, wird der Lottransfer vom Hilfsträger 3 zum Chip 1 mit einer flexiblen elastisch verformbaren Varian¬ te deε Hilfεträgers 3 durchgeführt. Dazu sind entsprechend Figur 3 Abεtandselemente 21 zwischen der Trägerplatte 31 und dem Chip 1 vorgesehen. Die Trägerplatte 31 wird auf den Chip 1 bzw. auf die Abstandεelemente 21 gepreßt.In order to also be able to treat relief surfaces in the form according to the invention, the solder transfer from the auxiliary carrier 3 to the chip 1 is carried out with a flexible, elastically deformable variant of the auxiliary carrier 3. 3, spacing elements 21 are provided between the carrier plate 31 and the chip 1. The carrier plate 31 is pressed onto the chip 1 or onto the spacer elements 21.
Die Trägerplatte beεteht vorzugsweise aus einem Metallblech mit einer Stärke von 0,1 bis 0,5 mm. Zu dünne Bleche zu ver¬ wenden, erhöht die Gefahr, daß sich Beulen und Knicke bei der Handhabung einstellen. Besonderε geeignet sind harte und ela¬ stische Metalle, wie beispieεlweiεe Federstahl. Hat das Mate¬ rial in Bezug auf die Benetzbarkeit mit Lot bereits die ge- wünschten Eigenεchaften (Nickel oder Platin... benetzbar;The carrier plate preferably consists of a metal sheet with a thickness of 0.1 to 0.5 mm. Using sheets that are too thin increases the risk of dents and kinks occurring during handling. Hard and elastic metals, such as spring steel, are particularly suitable. Has the material already had the desired properties (nickel or platinum ... wettable) with regard to wettability with solder;
Edelstahl; ... nicht benetzbar) so kann es direkt verarbei¬ tet werden. Ansonsten wird einseitig noch em entsprechendes Metall aufgedampft oder aufgesputtert. Anεchließend wird die Rückεeite ganzflächig isolierend abgedeckt. Ebenso die Vor- derseite bis auf die Öffnungen 6 in denen die Lötdepots abge¬ schieden werden sollen, sowie die außenliegenden Kontakte für die Galvanik. Bei der Auswahl von Metallblechen muß häufig die Wärmedehnung berückεichtigt werden. Da dieεe bei Metallen in der Regel um ein mehrfacheε über der von Silizium alε Wa- fermaterial liegt, kommt eε bei der erforderlichen Erwärmung um ca. 200°C bei großflächigem Transfer zu unzuläsεigen Stö¬ rungen der Deckungεgleichheit. Zweckmäßig iεt deεhalb die Verwendung von beispielsweise Nickel oder Platin oder auch einer Legierung mit hohem Nickelanteil, wie einer Eisen- Nickel-Legierung. Derartige Bleche können eine Wärmedehnung aufweisen, die in der Größenordnung von Silizium liegt.Stainless steel; ... not wettable) so it can be processed directly. Otherwise, a corresponding metal is evaporated or sputtered on one side. Subsequently, the entire back surface is covered with insulation. Likewise, the front side except for the openings 6 in which the solder deposits are to be deposited, and the external contacts for the electroplating. When choosing metal sheets it is often necessary thermal expansion are taken into account. Since this is usually several times higher than that of silicon as the wafer material for metals, the necessary heating of approximately 200 ° C. with large-area transfer leads to inadmissible interference of the congruence. It is therefore expedient to use, for example, nickel or platinum or an alloy with a high nickel content, such as an iron-nickel alloy. Such sheets can have a thermal expansion that is on the order of silicon.
Neben den Metallblechen bietet sich im Hinblick auf die Wär¬ medehnung als Hilfsträgergrundmaterial ein Siliziumwafer an. Die erforderliche Elastizität ist bei dünnen Wafern gegeben, wobei die Handhabung aufgrund der bestehenden Bruchgefahr sehr difizil ist.In addition to the metal sheets, a silicon wafer is suitable as a subcarrier base material with regard to thermal expansion. The required elasticity is given for thin wafers, and handling is very difficult due to the risk of breakage.
Die Abstandεelemente 21 können beispielsweise auε dem glei¬ chen Material bestehen, wie die Isolatorschicht 5. Dies kann ein thermisch auεhärtbarer Photolack oder ein Polyimid sein (bis zu ca. 50 μm Stärke) . Weiterhin kann ein Lötstoplack oder ein Lötstopfilm (bis zu ca. 150 μm) eingesetzt werden. Die Abstandselemente werden in möglichst großer Zahl über dem Hilfsträger 3 verteilt angeordnet. Sie können z.B. runde oder eckige Inseln darstellen oder Balkenform aufweisen. Sind die Chips 1 dicht mit Anschlüssen belegt, εo genügt eε sie über der Sägespur zu plazieren. Die Höhe der Abstandselemente 21 wird derart gewählt, daß die in einem Beispiel oben beschrie¬ benen Bedingungen für den Transferabεtand erfüllt sind.The spacer elements 21 can, for example, consist of the same material as the insulator layer 5. This can be a thermosetting photoresist or a polyimide (up to approximately 50 μm thick). A solder resist or a solder film (up to approx. 150 μm) can also be used. The spacer elements are arranged in as large a number as possible distributed over the auxiliary carrier 3. You can e.g. represent round or square islands or have a bar shape. If the chips 1 are densely occupied with connections, it is sufficient to place them over the sawing track. The height of the spacer elements 21 is selected such that the conditions for the transfer distance described above in an example are met.
Unter Bezug auf die Figuren 2 und 3 wird der Löttransfer beim Einsatz eines flexiblen Hilfsträgers 3 beschrieben: Um nach der Justierung den elastischen Hilfsträger 3 mit sämtlichen Abstandselementen 21 gleichzeitig an den zu bear¬ beitenden Wafer bzw. Chip 1 anzulegen, ist es zweckmäßig den Raum zwischen den beiden Teilen zu evakuieren. Durch den an¬ liegenden Unterdruck bzw. durch den wirkenden äußeren Über¬ druck wird dann für einen gleichmäßigen Andruck über die ge- samte Fläche gesorgt, da sich der elaεtiεche Hilfεträger 3 entεprechend anlegt. Die Anzahl der notwendigen Abεtandεele- menete 21 je Chip 1 oder Wafer 25 iεt variabel. Wird bei- spielεweise ein strukturierter Wafer 25 mit Lothöckern 9 be- stückt, der mehrere Hundert Chips 1 beinhaltet, εo iεt auf oder im Bereich eines jeden Chips ein Lothöcker 9 ausrei¬ chend.The solder transfer when using a flexible auxiliary carrier 3 is described with reference to FIGS. 2 and 3: in order to apply the elastic auxiliary carrier 3 with all spacing elements 21 to the wafer or chip 1 to be processed simultaneously after the adjustment, it is expedient for the space to evacuate between the two parts. Due to the negative pressure applied or the external pressure acting, a constant pressure is then applied over the entire area is taken care of, since the elastic auxiliary carrier 3 is positioned accordingly. The number of necessary spacing elements 21 per chip 1 or wafer 25 is variable. If, for example, a structured wafer 25 is fitted with solder bumps 9, which contains several hundred chips 1, a solder bump 9 is sufficient on or in the area of each chip.
In Figur 2 ist auf einer Auflage 26 (Chuck) der Wafer 25 pla- ziert. Darüber ist der Hilfsträger 3 erfindunsgemäß mit Beab- εtandung positioniert. Der Hilfsträger 3 und die Auflage 26 stehen mittelbar über die Dichtung 22 in Kontakt. Der somit entstandene Innenraum kann über eine Saug-/Druckleitung 24 evakuiert bzw. wieder gefüllt werden. Ein zur vorübergehenden Arretierung des Hilfsträgers 3 benötigter Andruckring 23 drückt den Hilfsträger 3 an die Dichtung 22.In FIG. 2, the wafer 25 is placed on a support 26 (chuck). According to the invention, the auxiliary carrier 3 is positioned above it with spacing. The auxiliary carrier 3 and the support 26 are in indirect contact via the seal 22. The resulting interior can be evacuated or refilled via a suction / pressure line 24. A pressure ring 23 required for temporarily locking the auxiliary carrier 3 presses the auxiliary carrier 3 against the seal 22.
In Figur 3 ist die Einzelheit III entεprechend der Figur 2 dargeεtellt. Der Hilfεträger 3 wird von oben auf die Abstand- εelemente 21 gedrückt, wobei zunächst ein vorgegebener Ab¬ stand 14 entsprechend Figur 1 eingehalten wird. Das galvani¬ sche Lotvolumen 7 wird im Laufe deε Verfahrens auf das Pad 2 übertragen. Das Pad 2 befindet sich auf dem Chip 1.The detail III is shown in FIG. 3 in accordance with FIG. 2. The auxiliary carrier 3 is pressed onto the spacing elements 21 from above, a predetermined spacing 14 corresponding to FIG. 1 being initially maintained. The galvanic solder volume 7 is transferred to the pad 2 in the course of the method. The pad 2 is on the chip 1.
Die Auflage 26 in Figur 2 kann beiεpielsweiεe daε Oberteil eines x/y-Tisches einer Justiervorrichtung sein. Nach dem Ju¬ stieren und Evakuieren kommt die geεamte Anordnung mit ange- εchloεεener Unterdruckleitung z.B. auf eine Heizplatte. Die Aufheizung iεt inεofern unproblematisch, weil der Wärmedurch- gang durch den zunächεt kalten Auflagetiεch ein zu schnelles Aufheizen des Wafers verhindert. Reicht die Wärmeleitung zur Aufheizung der geεamten Anordnung nicht auε, so kann bei¬ spielsweise von oben her über eine Infrarotheizung mitgeheizt werden. Entsprechend der Figuren 2 und 3 kann der Hilfεträger 3 von dem Chip 1 heiß getrennt werden, d.h. bei noch flüssi¬ gem Lot. Liegt der Hilfsträger 3 an den Rändern etwas höher als die Wafer- bzw. Chipoberfläche, εo wird er beim Anlegen des Unterdruckes elastisch verformt und hebt beim Druckaus¬ gleich nach dem Transfer von selbεt ab. Eine weitere Möglich¬ keit den Hilfsträger 3 nach dem Transfer im aktiven Bereich abzuheben, besteht darin, mit einem Andruckring 23 in den Be¬ reich der Dichtung 22 anzudrücken und den vorher evakuierten Innenraum unter einen Überdruck zu stellen. The support 26 in FIG. 2 can be, for example, the upper part of an x / y table of an adjusting device. After adjusting and evacuating, the entire arrangement comes with a connected vacuum line, for example on a hotplate. In this respect, the heating is unproblematic because the heat transfer due to the initially cold support table prevents the wafer from heating up too quickly. If the heat conduction is not sufficient to heat the entire arrangement, then, for example, infrared heating can also be used from above. According to FIGS. 2 and 3, the auxiliary carrier 3 can be separated hot from the chip 1, ie when the solder is still liquid. If the auxiliary carrier 3 is slightly higher at the edges than the wafer or chip surface, it becomes so when it is put on of the negative pressure is deformed elastically and lifts off when the pressure is equalized after the transfer. Another possibility of lifting the auxiliary carrier 3 after the transfer in the active area is to press it into the area of the seal 22 with a pressure ring 23 and to place the previously evacuated interior space under an overpressure.

Claims

Patentansprüche claims
1. Verfahren zur Erzeugung von Höckern (9) auf Pads (2) von elektronischen Bauelementen nach der Transfermethode unter Einsatz eines Hilfsträgers (3) der aus einer ein- oder mehr¬ schichtigen metalliεchen oder aus einer mindestens einseitig mit einer Metallschicht (4) beεchichteten Trägerplatte (31) beεteht, auf deren metalliεchen Seite eine Isolatorεchicht (5) aufgebracht iεt, wobei - die Isolatorschicht (5) korrespondierend zur Padanord- nung auf dem Bauelement Öffnungen (6) aufweist, an denen die Metallεchicht (4) freiliegt,1. A method for producing bumps (9) on pads (2) of electronic components according to the transfer method using an auxiliary carrier (3) which is coated with a metal layer (4) on one or more layers or from one or more layers Carrier plate (31), on the metallic side of which an insulator layer (5) is applied, the insulator layer (5) corresponding to the pad arrangement on the component having openings (6) at which the metal layer (4) is exposed,
- auf dem Hilfεträger (3) einεeitig und korrespondierend zur Padanordnung deε Bauelementeε galvaniεch derart Lotdepotε abgeεchieden werden, daß daε Lotvolumen eines Depots ungeführ dem εpäteren Volumen eineε Höckerε (9) auf dem Bauelement entspricht,- on the auxiliary carrier (3) on one side and corresponding to the pad arrangement of the components, electrodeposit is deposited such that the solder volume of a depot roughly corresponds to the later volume of a bump (9) on the component,
- der Hilfsträger (3) und das Bauelement mit vorbestimm¬ tem Abstand annähernd parallel zueinander positioniert wer- den,the auxiliary carrier (3) and the component are positioned approximately parallel to one another at a predetermined distance,
- die Metallschicht (4) benetzend für das Lotmaterial wirkt,- The metal layer (4) wets the solder material,
- die Fläche einer Öffnung (6) in der Isolatorschicht (5) um ein Vielfaches kleiner ist als die Fläche eines Pads (2) auf dem Bauelement,- The area of an opening (6) in the insulator layer (5) is many times smaller than the area of a pad (2) on the component,
- durch eine beim Aufεchmelzen deε Lotdepotε auftretende Lotelevation (13) jeweilε ein Lotkontakt zum gegenüberliegen¬ den Pad (2) deε Bauelementes herstellbar iεt, und- A solder contact to the opposite pad (2) of the component can be produced by a solder elevation (13) that occurs when the solder depot melts, and
- die Höcker (9) auf den Pads (2) durch Ablösen deε an- näherend vollεtändigen Lotdepotε vom Hilfεträger (3) auεge- bildet werden.- The bumps (9) are formed on the pads (2) by detaching the approximately complete solder deposit from the auxiliary carrier (3).
2. Verfahren nach Anεpruch 1, worin der Hilfsträger (3) ela- εtiεch verformbar auεgeführt ist und Abεtandεelemente (21) zur gegenseitigen Beabstandung von Hilfεträger (3) und Chip (1) aufweiεt und der Hilfsträger (3) beim Transfer flächig gegen den Chip (1) gedrückt wird. 2. The method according to claim 1, wherein the auxiliary carrier (3) is designed to be elastically deformable and has spacing elements (21) for the mutual spacing of auxiliary carrier (3) and chip (1), and the auxiliary carrier (3) is flat against the chip during transfer (1) is pressed.
3. Verfahren nach Anspruch 2, worin die Abstandεelemente (21) fotolithografiεch erzeugt werden.3. The method according to claim 2, wherein the spacing elements (21) are produced photolithographically.
4. Verfahren nach einem der vorhergehenden Ansprüche, worin die Fläche eines Pads (2) mindeεtenε doppelt εo groß ist wie die Fläche einer Öffnung (6) in der Isolatorschicht (5) .4. The method according to any one of the preceding claims, wherein the area of a pad (2) is at least twice as large as the area of an opening (6) in the insulator layer (5).
5. Verfahren nach einem der vorhergehenden Ansprüche, worin die an den Öffnungen (6) freiliegende Metallεchicht (4) auε einem Material beεteht, daß mit dem Lot nur geringfügig legiert.5. The method according to any one of the preceding claims, wherein the exposed at the openings (6) Metallεchicht (4) consists of a material that alloys only slightly with the solder.
6. Verfahren nach einem der vorhergehenden Ansprüche, worin die Stärke der Isolatorschicht (5) sehr viel kleiner ist als die Materialstärke der galvaniεch abgeschiedenen Lot¬ depotε.6. The method according to any one of the preceding claims, wherein the thickness of the insulator layer (5) is very much smaller than the material thickness of the electroplated solder depot.
7. Verfahren nach einem der vorhergehenden Anεprüche, worin die Öffnungen (6) in der Isolatorschicht (5) als Schlitze oder Kreuze ausgebildet εind.7. The method according to any one of the preceding claims, wherein the openings (6) in the insulator layer (5) are formed as slots or crosses.
8. Verfahren nach einem der vorhergehenden Ansprüche, worin zur gleichzeitigen Abscheidung unterschiedlich großer Lotdepots die Öffnungen (6) der Isolatorschicht (5) unter¬ schiedlich groß ausgebildet sind.8. The method according to any one of the preceding claims, wherein for the simultaneous deposition of solder deposits of different sizes, the openings (6) of the insulator layer (5) are of different sizes.
9. Verfahren nach einem der vorhergehenden Ansprüche, worin zur Erzeugung unterschiedlich hoher Höcker die benet¬ zenden Padflachen auf dem Chip (1) unterschiedlich groß aus¬ gebildet sind.9. The method according to any one of the preceding claims, wherein for generating bumps of different heights, the wetting pad surfaces on the chip (1) are of different sizes.
10. Verfahren nach einem der vorhergehenden Ansprüche, worin vor der galvanischen Abscheidung des Lotes ein anderes Material in den Öffnungen (6) der Isolatorεchicht (5) galva¬ nisch abgeschieden wird. 10. The method according to any one of the preceding claims, wherein another material is galvanically deposited in the openings (6) of the insulator layer (5) before the electrodeposition of the solder.
11. Verfahren nach einem der vorhergehenden Ansprüche, worin die an den Öffnungen (6) freiliegende Metallεchicht (4) aus Nickel oder Platin besteht und somit gegenüber Lotmateri- al benetzend wirkt.11. The method according to any one of the preceding claims, wherein the metal layer (4) exposed at the openings (6) consists of nickel or platinum and thus has a wetting effect on solder material.
12. Verfahren nach einem der vorhergehenden Ansprüche, worin die Höhe der Höcker auf dem Chip (1) durch den Abstand zum Hilfsträger (3) beim Lottransfer vorgegeben wird.12. The method according to any one of the preceding claims, wherein the height of the bumps on the chip (1) is predetermined by the distance to the auxiliary carrier (3) during solder transfer.
13. Verfahren nach einem der vorhergehenden Ansprüche, worin beliebig gestaltete und benetzende Oberflächen ganzflä¬ chig mit Lot überzogen werden, indem die Öffnungen (6) in der Isolatorεchicht (5) entεprechend angeordnet εind.13. The method according to any one of the preceding claims, wherein arbitrarily designed and wetting surfaces are coated with solder over the entire surface by the openings (6) in the insulator layer (5) being arranged accordingly.
14. Verfahren nach einem der vorhergehenden Anεprüche, worin die Lothöcker auf nicht ebenen Reliefoberflachen er¬ zeugt werden.14. The method according to one of the preceding claims, wherein the solder bumps are produced on non-planar relief surfaces.
15. Verfahren nach einem der vorhergehenden Anεprüche, worin Lothöcker auf Oberflächenwellenfiltern mit einer Schutzabdeckung erzeugt werden.15. The method according to any one of the preceding claims, wherein solder bumps are generated on surface acoustic wave filters with a protective cover.
16. Verfahren nach einem der vorhergehenden Ansprüche, worin die Lotdepots bei engen Teilungen bzw. bei geringer Be¬ abstandung seriell oder εeriell reihenweiεe nacheinander übertragen werden.16. The method according to any one of the preceding claims, wherein the solder deposits with narrow pitches or with small spacing are serially or serially transmitted one after the other.
17. Verfahren nach einem der vorhergehenden Anεprüche, worin nach dem Aufschmelzen der Lotdepots deren Transfer vom Hilfsträger (3) zum Chip (1) durch mechanische Impulse unter¬ stützt wird.17. The method according to any one of the preceding claims, wherein after the melting of the solder deposits their transfer from the auxiliary carrier (3) to the chip (1) is supported by mechanical pulses.
18. Verfahren nach einem der vorhergehenden Ansprüche, worin die Wärmeausdehnungskoeffizienten der Materialien des Hilfεträgerε (3) einerseits und des Chips (1) andererεeits annähernd gleich sind. O 97/31395 PO7DE97/0031718. The method according to any one of the preceding claims, wherein the thermal expansion coefficients of the materials of the auxiliary carrier (3) on the one hand and the chip (1) on the other hand are approximately the same. O 97/31395 PO7DE97 / 00317
2222
19. Verfahren nach einem der Ansprüche 2 bis 18, worin der elastische Hilfsträger (3)aus einem Metallblech mit einer Stärke zwischen 0,1 und 0,5 mm besteht.19. The method according to any one of claims 2 to 18, wherein the elastic auxiliary carrier (3) consists of a metal sheet with a thickness between 0.1 and 0.5 mm.
20. Verfahren nach einem der Ansprüche 2 bis 19, worin der Raum zwischen dem Hilfsträger (3) und dem Chip (1) evakuierbar ist. 20. The method according to any one of claims 2 to 19, wherein the space between the auxiliary carrier (3) and the chip (1) can be evacuated.
PCT/DE1997/000317 1996-02-23 1997-02-21 Method of producing bumps on pads of electronic components WO1997031395A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19606816.9 1996-02-23
DE19606816 1996-02-23

Publications (1)

Publication Number Publication Date
WO1997031395A1 true WO1997031395A1 (en) 1997-08-28

Family

ID=7786245

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/000317 WO1997031395A1 (en) 1996-02-23 1997-02-21 Method of producing bumps on pads of electronic components

Country Status (2)

Country Link
TW (1) TW329035B (en)
WO (1) WO1997031395A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631650B2 (en) 2021-06-15 2023-04-18 International Business Machines Corporation Solder transfer integrated circuit packaging

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
EP0544305A2 (en) * 1991-11-28 1993-06-02 Nitto Denko Corporation Method of forming a contact bump using a composite film
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
DE4438098A1 (en) * 1993-10-28 1995-05-04 Hitachi Ltd Process for making conductive bumps on printed circuit boards
EP0685879A1 (en) * 1994-05-31 1995-12-06 AT&T Corp. Method for interconnecting an electronic device using a transferable solder carrying medium

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
EP0544305A2 (en) * 1991-11-28 1993-06-02 Nitto Denko Corporation Method of forming a contact bump using a composite film
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
DE4438098A1 (en) * 1993-10-28 1995-05-04 Hitachi Ltd Process for making conductive bumps on printed circuit boards
EP0685879A1 (en) * 1994-05-31 1995-12-06 AT&T Corp. Method for interconnecting an electronic device using a transferable solder carrying medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631650B2 (en) 2021-06-15 2023-04-18 International Business Machines Corporation Solder transfer integrated circuit packaging

Also Published As

Publication number Publication date
TW329035B (en) 1998-04-01

Similar Documents

Publication Publication Date Title
KR100188625B1 (en) Fine pitch solder deposits on printed circuit board process and product
DE10148120B4 (en) Electronic components with semiconductor chips and a system carrier with component positions and method for producing a system carrier
US6316289B1 (en) Method of forming fine-pitch interconnections employing a standoff mask
DE102014114982B4 (en) Method of forming a chip package
DE69915299T2 (en) METHOD FOR TRANSLATING SOLDERING ON AN ARRANGEMENT AND / OR TESTING THE ARRANGEMENT
US5672542A (en) Method of making solder balls by contained paste deposition
DE69534543T2 (en) Semiconductor arrangement, mounting substrate for the semiconductor device and method for replacing the semiconductor device
DE19957326B4 (en) Process for producing contact structures
DE19940633A1 (en) IC package
WO1996001497A1 (en) Method of manufacturing three-dimensional circuits
DE10031204A1 (en) System carrier for semiconductor chips and electronic components and manufacturing method for a system carrier and for electronic components
DE4113954A1 (en) MATRIX CONNECTOR
EP0358867A1 (en) Flip-chip mounting with a solder barrier layer made from oxidisable metal
EP0463297A1 (en) Arrangement comprising substrate and component and method of making the same
EP0781186A1 (en) Method of applying solder to connection surfaces, and method of producing a solder alloy
DE112020004228T5 (en) FORMING A BUMP STRUCTURE
DE10239318A1 (en) Rewiring contact points for integrated circuit chips
DE102008044381A1 (en) Solder contacts and method of making such solder contacts
DE10046296A1 (en) Electronic chip component with an integrated circuit and method of manufacture
DE10029269B4 (en) Method for producing an electronic component from housing-forming substrates
DE10017746A1 (en) Electronic component with microscopic contact surfaces and process for its manufacture
DE19907276C2 (en) Method for producing a solder connection between an electrical component and a carrier substrate
DE10303588B3 (en) Vertical assembly process for semiconductor devices
WO1997031395A1 (en) Method of producing bumps on pads of electronic components
DE10124047A1 (en) Electronic component comprises a semiconductor chip arranged a system support with inner flat conductor sections having a metal alloy plating on the contact connecting surfaces

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: JP

Ref document number: 97529707

Format of ref document f/p: F

122 Ep: pct application non-entry in european phase