WO1998013300A1 - Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same - Google Patents

Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same Download PDF

Info

Publication number
WO1998013300A1
WO1998013300A1 PCT/JP1997/003455 JP9703455W WO9813300A1 WO 1998013300 A1 WO1998013300 A1 WO 1998013300A1 JP 9703455 W JP9703455 W JP 9703455W WO 9813300 A1 WO9813300 A1 WO 9813300A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
ferroelectric
substrate
ferroelectric material
source
Prior art date
Application number
PCT/JP1997/003455
Other languages
English (en)
French (fr)
Inventor
Akira Kamisawa
Norifumi Fujimura
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25601596A external-priority patent/JP3966928B2/ja
Priority claimed from JP8256016A external-priority patent/JPH10101430A/ja
Priority claimed from JP8256017A external-priority patent/JPH10101431A/ja
Priority claimed from JP8256014A external-priority patent/JPH10101428A/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US09/068,996 priority Critical patent/US6245451B1/en
Priority to CA002238857A priority patent/CA2238857C/en
Priority to DE69737283T priority patent/DE69737283T2/de
Priority to EP97941264A priority patent/EP0864537B1/en
Publication of WO1998013300A1 publication Critical patent/WO1998013300A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G45/00—Compounds of manganese
    • C01G45/12—Manganates manganites or permanganates
    • C01G45/1221—Manganates or manganites with a manganese oxidation state of Mn(III), Mn(IV) or mixtures thereof
    • C01G45/125—Manganates or manganites with a manganese oxidation state of Mn(III), Mn(IV) or mixtures thereof of the type[MnO3]n-, e.g. Li2MnO3, Li2[MxMn1-xO3], (La,Sr)MnO3
    • C01G45/1264—Manganates or manganites with a manganese oxidation state of Mn(III), Mn(IV) or mixtures thereof of the type[MnO3]n-, e.g. Li2MnO3, Li2[MxMn1-xO3], (La,Sr)MnO3 containing rare earth, e.g. La1-xCaxMnO3, LaMnO3
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G47/00—Compounds of rhenium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/42—Magnetic properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Formation Of Insulating Films (AREA)

Description

明 糸田 書 強誘電体材料とその製法ならびに半導体記憶装置とその製法 技術分野
本発明は不揮発性メモリ、 薄膜型コンデンサ、 電気光学デバイスなど を構成することができる強誘電体材料およびその薄膜の製法ならびにそ の材料を用いた半導体記憶装置に関する。 さらに詳しく は、 R eMnO 3 (R eは Yを含むランタノィ ド系元素、 以下同じ） を基本構造とする 強誘電体材料およびその薄膜の製法ならびにその薄膜を用いた半導体記 憶装置およびその製法に関する。 背景技術
従来、 強誘電体膜の自発分極による半導体層の抵抗変化を検出する方 式のメモリ （半導体記憶装置） の代表的なものには、 金属膜一強誘電体 膜—半導体層構造 （以下、 MF S構造という） の FETがある。 これは、 ゲート絶縁膜に強誘電体材料を用いたもので、 図 4 (a) 〜 （b) に強 誘電体の残留分極と共に示されるように、 強誘電体の残留分極によりチ ャネル部に反転層を形成して書込みを行う。 このタイプのメモリは非破 壊読出しが可能なため、 書換回数を向上させるには有利となる。 図 4 (a) 〜 （b) において、 21はたとえば p型の半導体基板、 22、 2 3はそれぞれ n+型の不純物が導入されて形成されたソース領域および ドレイン領域、 26はソース領域 22およびドレイン領域 23により挟 まれたチャネル領域で、 そのチャネル領域 26上に強誘電体膜 27およ びゲート電極 28がそれぞれ形成されている。 図 4 (a) はゲート電極 28に正の電位が印加されてオンの状態を示し、 図 4 (b) はゲート電 極 28に負の電位が印加されてオフの状態を示している。 この強誘電体 膜 27として、 従来は B a T i Oq P ZT CP b CZ r,— T i )
0 X X
°3 ) ゝ P L Z T (P bl-y L ay (Z r l- a T i a ) 1- y/4 °3 ) な どの酸化物べロブスカイ 卜構造を有するものが用いられている。
一方、 MF S構造では、 S iからなる半導体基板 21上に強誘電体膜
27を形成する際に、 その界面に S i 02 のような不要な膜が生成され、 動作電圧が増大するだけでなく、 トラップ順位の発生により強誘電体膜
27中に電荷が注入され、 残留分極により電荷を打ち消してしまうとい う問題がある。 このような問題を避けるため、 上からコントロール電極、 強誘電体膜、 フローティ ングゲ一ト、 ゲート酸化膜 （S i 09 ) 、 S i 基板と積層された MFM I S構造のものも考えられている。 この構造で は、 強誘電体膜を電極の金属材料上に成膜することができるため、 金属 材料を選ぶことにより、 電極上に整合性よく強誘電体膜を形成すること ができる。
強誘電体材料として、 従来のように、 R e Mn On 以外の酸化物べ口 ブスカイ ト構造の酸化物を使用すると、 前述のように、 S i上に直接強 誘電体膜を成膜しょうとしても、 S i基板の表面が酸化して S i 0。 な どの酸化膜を介在させることになる。 この酸化膜は誘電率が小さく、 誘 電率の大きい強誘電体膜より多くの電圧を消耗するため、 高い書込み電 圧を必要とするなどの問題がある。 しかも、 従来用いられている酸化物 ベロブスカイ ト構造の強誘電体は酸素欠損が生じて価数変動が起こる可 能性があり、 空間電荷が増加し得る。 そのため、 強誘電特性が低下する という問題がある。
一方、 本発明者らは、 たとえば第 56回応用物理学会学術講演会予稿 集の 440頁 「R eMn 03 薄膜の不揮発性メモリー応用の提案」 （1 995年、 8月 26日発行） にも発表しているように、 YMn 03 など の、 Yを含むランタノィ ド系元素 R eと Mnの酸化物である R e Mn 0 3 は、 強誘電特性を有すると共に、 誘電率が小さいなどの利点を有する 材料で、 不揮発性メモリへの応用を提案している。 し力、し、 ReMnO 3 は成膜条件が難しくて、 完全な結晶構造で成膜され難いため、 リーク 電流などの誘電特性が悪く実用化に至っていない。
本発明は、 このような状況に鑑みてなされたもので、 R eMn03 の 基本構造で、 さらに強誘電特性を向上させ、 結晶性に優れ、 半導体メモ リなどに用いた場合にその特性を向上し得る強誘電体材料を提供するこ とを目的とする。
本発明の他の目的は、 強誘電特性を向上させた前記 R e Mn 03 を基 本構造とする強誘電体膜を、 半導体基板などに成膜することができる強 誘電体材料の具体的な成膜法を提供することにある。
本発明のさらに他の目的は、 本発明による強誘電体材料を用いた半導 体記憶装置およびその製法を提供することにある。 発明の開示
本発明者らは S i基板などに強誘電特性の優れた R eMn03 を基本 構造とする強誘電体膜を得るため鋭意検討を重ねた結果、 R eと Mnと の比率が 1 ： 1ではなく、 いずれか一方が 20 a t %を限度として他方 より過剰に含まれていることが、 組成を均一にすると共にリーク電流を 減らすことができ、 強誘電特性を向上させることができることを見出し た。
ここに Reとは、 Y、 E r、 Ho、 Tm、 Yb、 L uなどを含むラン タノィ ド系元素を意味し、 a t %とは、 原子％で、 たとえば R e力 20 a t %過剰とは R eと Mnが原子％で 1.2 ： 1であることを意味する。 本発明者らがさらに強誘電特性を向上させる R eMn03 を基本構造 とする強誘電体膜を得るため鋭意検討を重ねた結果、 R e Mn 03 はバ ンドギヤップが小さく、 若干のキヤリァの存在によってもリーク電流が 増加しやすい性質を有しており、 しかも p型になりやすいということを 見出し、 4価の元素を添加することによって組織が微細均一になると共 に、 リーク電流を減少させ得ることを見出した。 4価の元素のうち、 と くに L aがイオン半径の面から好ましい。
ここに 4価の元素とは、 イオン化したときに 4価のイオンになり得る 元素を意味する。
本発明者らはさらに基本構造が R e Mn 03 の強誘電体膜を半導体メ モリや薄膜コンデンサなどに実用化するため、 半導体基板などに成膜す ると結晶性が低下し、 リーク電流が増大する原因を鋭意検討を重ねて調 ベた結果、 R eや Mnが酸化しやすいため、 真空蒸着やレーザアブレ一 シヨン、 スパッタリングなどの際に酸素の分圧が高かったり、 R e Mn 03 をターゲッ トとすると、 ソース源の R eや Mnの状態で酸化したり、 成膜される基板の表面に到達するまでの飛散途中でそれぞれの酸化物が 生成され、 R e リッチの R e2 〇3 ゃ1^ 11リッチの Mn3 〇4、 R e M n2 05 などの形成が促進され、 ターゲッ ト表面の組成ずれが生じたり、 これらの酸化物の状態で基板表面に成膜されると結晶性が低下してしま う。 そして、 成膜装置内の酸素分圧を通常より低く し、 またターゲッ ト として R eと Mnとの合金からなる非酸化物ターゲッ トを用い、 強誘電 体膜を成膜する基板表面付近のみに酸化源を吹き付けることにより、 R eや Mnの個々の酸化物は生成されないで、 R e Mn 03 のきれいな結 晶構造が得られ、 リーク電流の低下などの強誘電特性の優れた強誘電体 膜を得ることができることを見出した。 また、 このことは蒸発源やター ゲッ トの成長中の組成変化を防止することができる。
ここに酸化源とは、 酸素、 オゾン、 N2 0、 ラディカルイオン源など の相手の元素を酸化させ得る気体、 イオンなどを意味する。 また、 酸素 の分圧とは、 酸化源が吹き付けられている状態での真空蒸着装置内の酸 素分圧をいう。
本発明の真空蒸着による強誘電体材料の製法は、 真空蒸着装置内に、 R eおよび M nのソース源を強誘電体膜が成膜される基板と対向させて 配設し、 該基板の成膜面に酸化源を吹き付け、 前記真空蒸着装置内の酸 素の分圧が 1 0 ύ Τ 0 r r以下で前記ソース源の金属を蒸発させ、 基本 構造が R e M n O n の強誘電体材料を前記基板表面に成膜することを特 徴とする。 このような酸素分圧の低い状態で真空蒸着を行うことにより、 ソース源の酸化を防止することができ、 R eや M nの個々の酸化物の生 成を防止することができるため、 結晶性が良く誘電特性の優れた強誘電 体膜が得られる。
本発明のレーザアブレ一ションによる強誘電体材料の製法は、 ターゲ ッ 卜と基板とを対向させて容器内に配設し、 前記ターゲッ トとして R e と M nとの合金からなる非酸化物ターゲッ トを用い、 前記容器内の酸素 分圧を 1 0 T 0 r r以下とし、 前記基板の成膜面に酸化源を吹き付け ながら前記タ一ゲッ 卜にレーザを照射することにより、 基本構造が R e M n 03 の強誘電体材料を前記基板表面に成膜することを特徴とする。 また、 本発明のスパッタリ ングによる強誘電体材料の製法は、 ターゲ ッ 卜と基板とを対向させて容器内に配設し、 前記ターゲッ トとして R e と M nとの合金からなる非酸化物ターゲッ トを用い、 前記容器内の酸素 分圧を 1 0一4 T 0 r r以下とし、 前記基板の成膜面に酸化源を吹き付け ながら前記タ一ゲッ 卜に電圧を印加することにより、 基本構造が R e M n 0 3 の強誘電体材料を前記基板表面に成膜することを特徴とする。 このように、 レーザアブレーシヨンやスパッタリングに用いるターゲ ッ トとして非酸化物ターゲッ トを用い、 容器内の酸素分圧を低く して成 膜することにより、 ターゲッ 卜の組成変化が生じることもなく、 また、 R e リ ツチゃ Mnリ ッチの酸化物が生成されることもないため、 結晶性 が良く誘電特性の優れた強誘電体膜が得られる。
本発明の半導体記憶装置は、 半導体基板表面側に強誘電体膜を有する 半導体記憶装置であって、 前記強誘電体膜が R e Mn 0, を基本構造と して R eと Mnの一方が他方より 2 0 a t %を限度として過剰に含まれ た強誘電体材料、 および Zまたはさらに 4価の元素が添加された強誘電 体材料からなっている。
本発明の半導体記憶装置の製法は、 半導体基板表面側に強誘電体膜を 有する半導体記憶装置の製法であって、 真空蒸着装置内に、 R eおよび Mnのソース源と半導体基板と対向させて配設し、 前記真空蒸着装置内 の酸素の分圧が 1 0— 3T 0 r r以下とし、 前記基板の成膜面に酸化源を 吹き付けながら前記ソース源の金属を蒸発させることにより、 前記強誘 電体膜を得るものである。
本発明の半導体記憶装置の他の製法は、 半導体基板表面側に強誘電体 膜を有する半導体記憶装置の製法であって、 R eと Mnとの合金からな る非酸化物タ一ゲッ 卜と半導体基板とを対向させて容器内に配設し、 該 容器内の酸素分圧を 1 0_ώΤ ο r r以下として、 前記半導体基板の成膜 面に酸化源を吹き付けながら前記夕一ゲッ 卜にレーザを照射し、 基本構 造が R e Mn Og の強誘電体材料を前記半導体基板表面に成膜すること により前記強誘電体膜を得るものである。
本発明の半導体記憶装置のさらに他の製法は、 半導体基板表面側に強 誘電体膜を有する半導体記憶装置の製法であって、 R eと Mnとの合金 からなる非酸化物ターゲッ トと半導体基板とを対向させて容器内に配設 し、 該容器内の酸素分圧を 1 0_4T o r r以下とし、 前記半導体基板の 成膜面に酸化源を吹き付けながら前記ターゲッ トに電圧を印加すること によりスパッタさせ、 基本構造が R eMn03 の強誘電体材料を前記半 導体基板表面に成膜することにより前記強誘電体膜を得るものである。 図面の簡単な説明
第 1図は、 本発明の強誘電体膜を成膜する真空蒸着装置の模式的説明 図である。
第 2図は、 本発明の強誘電体膜をレーザアブレ一ションにより成膜す る模式的説明図である。
第 3図は、 本発明の強誘電体材料を応用する半導体記憶装置の構造例 を示す図である。
第 4図は、 従来の強誘電体膜を用いた半導体記憶装置の動作説明図で ある。 発明を実施するための最良の形態
つぎに、 図面を参照しながら本発明の強誘電体材料およびその製法、 ならびにその強誘電体材料を用いた半導体記憶装置およびその製法につ いて説明をする。
前述のように、 R eMn03 はつぎのような特徴を有している。
(1) R eも Mnも非常に酸化しやすい金属であるため、 酸素欠損によ る空間電荷が少ない。
(2) 揮発性元素の P bや B iなどを含まないため、 空間電荷が少ない。
(3) —軸性 （六方晶系） の強誘電体であるため、 ドメイン反転に伴う 疲労が少ない。
(4) MF Sデバイスとして用いる場合の強誘電体膜と接する S i基板 部分の自然酸化膜を還元し、 強誘電体膜に効果的に電圧を印加すること ができる。 (5) 比誘電率が約 20と小さいため、 MF I S構造 （強誘電体膜と半 導体基板との間に絶縁膜が形成される構造） のデバイスとして用いる場 合、 強誘電体膜に効果的に電圧を印加することができる。
(6) フローティ ングゲ一ト型 （前述の MFM I S構造） で用いる場合、 3価の元素を添加して抵抗を小さく した Z n 0を電極として用いること ができる。 この Z n 0はどのような基板上でも容易に c軸配向すると共 に、 エッチングしやすいなどのメ リ ッ 卜がある。
し力、し、 前述のように、 たとえば半導体記憶装置を製造するために、 半導体基板上に R eMn 03 の薄膜を成膜しょうとすると、 ターゲッ ト の表面の組成変化が生じたり、 真空蒸着による場合のソース源の R eや Mnが単独で酸化することなどにより、 成膜される強誘電体膜が R eリ ツチや Mnリッチの酸化膜となる。 その結果、 成膜面の表面が非晶質に なったり して、 完全な結晶の薄膜を安定して成膜することができず、 半 導体記憶装置や薄膜コンデンサなどへの実用化が行われていない。
本発明者らは、 R eMn03 の結晶性に優れた構造の薄膜を安定して 半導体基板などに成膜するため鋭意検討を重ねた結果、 前述のように、 R eや Mnは酸化しやすく、 真空蒸着法の場合に蒸着装置内の酸素分圧 が高かったり、 R eMn03 をターゲッ トとする成膜法のように、 原材 料から酸素を蒸発させる成膜法では、 たとえ成膜装置内の酸素分圧を低 く していても、 蒸発する酸素の影響を受けてターゲッ ト表面の組成ずれ が生じる。 そのため、 R e リツチの R e 2 〇3 や Mnリ ッチの Mn3 0 4 や R eMn2 〇5 などの酸化物の状態で基板表面に成膜されることに より、 R eMn03 の成長が阻害されるということを見出した。 そして さらに鋭意検討を重ねた結果、 成膜する真空蒸着装置ゃスパッタ装置内 の酸素分圧を通常より非常に低く し （真空蒸着の場合は 1 0 ^T o r r 以下、 レーザアブレーションの場合は 1 0— 2T 0 r r以下、 スパッ夕リ ングの場合は 1 0— 4T o r r以下の酸素分圧） 、 強誘電体膜を成膜する 基板の表面近傍に酸素、 オゾン、 N2 0、 ラディカルイオンなどの酸化 源を局部的に吹き付けながら成膜すると共に、 ターゲッ トとしては酸素 を含まない非酸化物をターゲッ トとすることにより、 蒸発源の酸化や夕 —ゲッ 卜の組成ずれを起こすことなく、 かつ、 真空蒸着における蒸発源 (ソース源） または蒸発源もしくはターゲッ トから飛散して基板に到達 するまでの間にそれぞれの元素が単独で酸化しないようにすることがで き、 基板上に結晶性の優れた R eMn 03 からなる強誘電体薄膜を成膜 することができた。
すなわち、 通常の P b T i On などの酸化膜を真空蒸着装置により成 膜する場合には、 装置内の酸素分圧は 1 0 T o r rより高く して行わ なければ結晶性の優れた酸化膜が得られず、 酸化膜を真空蒸着装置によ り成膜するには酸素分圧を 1 0 T o r rより高く して行うというのが 常識であった。 しかし、 R eMn 03 を成膜する場合は、 1 6ゃ 11が 非常に酸化しやすいため、 1 0 ϋΤ o r r以下の真空蒸着装置内では R eや Mnの個々の酸化膜が生じにく く、 基板の成膜面には酸化源を吹き 付けているため、 R e Mn Og の結晶性の優れた強誘電体膜を成膜する ことができる。 前述の酸素分圧は 1 0— 6T o r r以下であることが、 一 層 R e リ ツチや Mnリ ツチの酸化物を生成しないで、 結晶性の優れた基 本構造が R e Mn 03 の強誘電体膜を成膜することができるため好まし い。
また、 前述のように、 ターゲッ トとして R e Mn 03 を使用すると、 たとえ成膜装置内の酸素分圧を低く していても、 タ一ゲッ 卜に含まれる 酸素によりターゲッ 卜の組成変化が生じたり、 ターゲッ 卜から基板表面 に到達するまでに R eや Mnが酸化して、 R e リ ッチや M nリッチの酸 化物が生成される。 しかし、 ターゲッ トとして非酸化物ターゲッ トを使 用し、 成膜装置内の酸素分圧を低くすることにより、 そのような問題が なく、 結晶性の良い R eMn03 を成膜することができた。 なお、 レー ザアブレーションの塲合、 成膜装置内は酸素の分圧を 10— 4T 0 r r以 下とすることが、 成膜途中で R eや Mnの個々の酸化物の生成を防止す ることができるため、 一層結晶性に優れ強誘電特性の優れた強誘電体膜 を成膜することができるため好ましい。
つぎに、 R e元素として Yを用い、 種々の成膜装置により YMn〇3 を成膜する方法について詳細に説明をする。
図 1は、 たとえば MB E (分子線エピタキシー） 法と呼ばれる真空蒸 着装置を用いて YMn O。 を成膜する模式的説明図である。 図 1におい て、 1は真空チャ ンバ、 2、 3はそれぞれ Yおよび Mnが充填され、 図 示しないヒータやシャ ツタなどが設けられたソース源、 4は強誘電体膜 を成膜するたとえばシリコンなどからなる基板、 5はその表面に成膜さ れる YMnO 、 6は酸素、 オゾンなどの酸化源を供給する酸化源供給 路である。
この構成で、 真空チヤ ンバ 1内に強誘電体膜を成膜する基板 4をセッ ティ ングし、 ソース源 2、 3のるつぼ内に Yおよび Mnをそれぞれ充填 して、 真空チヤンバ 1内をたとえば 10— 9To r r以下の酸素分圧にす る。 そして、 基板 4の温度を 700°C程度にすると共に、 ソース源 2、 3の出口を図示しないシャ ツ夕で閉塞し、 Yおよび Mnが溶融状態にな るように加熱する。 その後、 基板表面に酸化源を吹き付け、 チャ ンバ 1 内の酸素分圧を 10一4〜 10_6To r r程度にしながらソース源 2、 3 のシャッ夕を開いて Yおよび Mnを基板 4の方に飛散させる。 本発明で は、 酸化源を基板 4の表面に直接吹き付けると共に、 真空チヤ ンバ 1内 の酸素の分圧が 10— 3T 0 r r程度以下の酸素分圧、 さらに好ましくは 10"6T o r r程度以下になるようにして行っていることに特徴がある。 なお、 この場合酸化源の吹付けにより真空チヤンバ 1内の酸素分圧は 1 0— 8T o r r程度以上となる。 すなわち、 通常の酸化物の真空蒸着は酸 素分圧が 1 0 Τ 0 r r程度より高い状態で行っているが、 前述のごと く、 酸素分圧が高い状態ではソース源 2、 3の状態で、 またはソース源 2、 3から基板 4の表面に到達するまでの飛散中に Yおよび Mnが酸化 して、 Y2 03 や Μη3 などが生成されて完全な ΥΜη 03 の結晶 にならないためである。 このような方法によることにより、 酸化しやす い Υや Mnなどの元素でも基板 4に到達するまでに酸化物にならないで、 基板 4に Yおよび M nが付着しながら供給された酸素と酸化するため、 YMn 03 の結晶構造が生成されて基板 4上に成膜される。 真空チャン バ 1内の酸素分圧は、 前述のように、 10_6T 0 r r程度以下がとくに 好ましいが、 10 ϋΤ 0 r r以下の低い分圧であれば Yや Mnのそれぞ れの酸化を防止できると共に、 基板 4の表面には酸素が供給されている ため、 YMn03 の酸化物が生成される。
図 2は、 レーザアブレーシヨン法により YMn03 を成膜する模式的 説明図である。 図 2において、 4〜6は図 1と同じ部分を指し、 7は、 たとえば Y-Mn合金のような非酸化物ターゲッ ト、 8はレーザ光源で、 たとえばエネルギー密度が 0.5〜2』 /じ 1112 で5〜20 ^1 2のパル スのエキシマレ一ザからのレーザビームを使用できる。 9はタ一ゲッ ト 7にレーザパルスを照射した際に生じるブルームを示している。 このレ 一ザアブレーション法においては、 ターゲッ トとして Y- M n合金の非 酸化物ターゲッ トを用い、 基板の成膜する表面に酸化源を吹き付けなが ら酸化物薄膜を形成することに特徴がある。 すなわち、 酸化物ターゲッ トを用いると、 ターゲッ 卜の組成が変化するために成膜される膜の組成 が変化するという問題が生じるが、 本発明による非酸化物タ一ゲッ トを 用いることにより、 ターゲッ トに組成変化を生じることがなく、 結晶性 の優れた強誘電体膜を成膜することができる。
この構成で、 成長室内の酸素分圧を 10— 4〜10_5T o r r程度にし、 基板 4の温度を 70 0°C程度にして、 前述のレーザビームを 24000 パルス成長させた結果、 0.3〜1 μπι程度の厚さの ΥΜ η Οη の結晶 からなる強誘電体の薄膜が形成された。 このレーザアブレ一シヨ ンによ る成膜においても、 前述の真空蒸着と同様に、 ターゲッ 卜の酸化やその 酸化に伴う組成変化を防止するため、 またターゲッ 卜から基板表面に到 達するまでの飛散中に Υや Mnが個別に酸化しないようにするため、 成 膜装置内を 1 0— 2T 0 r r以下、 さらに好ましくは 1 0— 4 T o r r以下 で、 1 0_°T o r r以上の酸素分圧とし、 基板 4の表面に酸化源を吹き 付けながら強誘電体膜の成長を行うことが望ましい。
また、 スパッ夕リングによる成膜法は、 模式図的には図 2に示される 装置と同様であるが、 レーザビームを照射する代りに A rなどの不活性 ガス棼囲気で、 基板とターゲッ 卜との間に高電圧を印加して不活性ガス をイオン化し、 ターゲッ トの元素を飛散させる点で異なっている。 した がって、 この場合も夕一ゲッ ト 7に非酸化物ターゲッ 卜を用い、 成膜装 置内の酸素分圧を 1 0— 4T o r r以下とし、 基板の成膜表面に酸化源を 吹き付けながら成膜することに特徴がある。
具体的には、 たとえば R F出力が 75^^の マグネ トロンスパッタ 法により、 基板温度を 7 00°C程度にして、 成膜装置の容器内の酸素分 圧を 1 0一3〜 1 0— 4T 0 r rにして成膜した。 その結果、 本発明による 非酸化物ターゲッ トを用いることにより、 レーザアブレーションの場合 と同様に、 ターゲッ 卜に組成変化を生じることなく、 結晶性の優れた強 誘電体膜を成膜することができた。 なお、 酸素分圧の下限は 1 0— 8T o r r程度以上であることが好ましい。
本発明者らは、 さらにメモリや薄膜コンデンサとして用いるために、 リーク電流の低下などの特性の向上を図るためさらに鋭意検討を重ねた 結果、 YZMnの原子比を 1より大きく 1.2以下または 1より小さ く 0.8以上にすることにより、 表面のアモルファス層の形成が抑制され ると共に粒の微細均一化が得られ、 誘電率の周波数分散が少なくなると 共に、 リーク電流も減少することを見出した。 これは R eMn03 はバ ン ドギヤップが小さく、 若干のキヤリァの存在によってもリーク電流が 増加することに起因している。
このような組成の Y M n 03 からなる強誘電体膜を成膜するためには、 前述の真空蒸着法においては、 ソース源の Yと Mnとの蒸発量を加減す れば良く、 レーザアブレ一ション法またはスパッ夕リング法においては、 夕一ゲッ 卜の作製の際に両者の比率を異ならせることにより、 ターゲッ トと同じ比率で Yと Mnの割合のずれた基本構造が ΥΜη Οη の強誘電 体膜が得られる。
さらに、 この材料でリーク電流の低下などの特性の向上を図るために 鋭意検討を重ねた結果、 R eMn03 の薄膜からなる強誘電体膜は p型 になっており、 4価の元素を添加、 もしくは R eの一部を 4価の元素と 置換することにより リーク電流を減少させることができることを見出し た。 すなわち、 前述の方法により成膜された強誘電体膜の起電力を熱プ ロープ法およびホール効果を利用したものの両方で測定した結果、 従来 のままの R eMnO。 では p型になっており、 4価の元素を添加するこ とにより p型は観測されなくなることが判明した。 この 4価の元素を添 加し、 もしくは Yの一部を 4価の元素と置換することにより、 R eMn o3 はバンドギャップが小さく、 若干のキヤリアの存在によってもリ一 ク電流が増加しやすいが、 組織が微細均一になり、 リーク電流が減少す な。
この 4価の元素を添加した基本構造が Y M n 03 の強誘電体膜を成膜 するには、 前述の真空蒸着法においては、 さらに L aなどの 4価の元素 のソース源を準備し、 蒸発量を制御して Yや Mnと共に蒸発させること により得られる。 また、 レーザアブレーシヨン法およびスパッタリング 法においては、 前述の Yと Mnの合金からなる夕ーゲッ トを作製する際 に、 Yと Mnにさらに L aなどの 4価の元素を添加しておくことにより、 または L aなどの 4価の元素の比率を少なく した Yと Mnと L aとの合 金を作製しておき、 それをターゲッ トとして同様に行うことにより、 前 述のいずれの方法においても 4価の元素が添加され、 もしくは Yの一部 が 4価の元素と置換した基本構造が YMn03 の強誘電体膜が得られる。 すなわち、 この場合においても酸化物ターゲッ トを用いると、 ターゲッ 卜の表面の酸素の存在によって、 Yが表面に析出し、 膜の組成が大きく Y過剰となって成長条件の再現性が悪くなる。 しかし、 非酸化物ターゲ ッ トを用いることにより、 夕ーゲッ トに組成変化などの現象を生じるこ となく、 結晶性の優れた強誘電体膜を安定して成膜することができるた め好ましい。
なお、 前述の方法によれば非常に結晶性の良い基本構造が YMn 03 で、 R eと Mn比率を変えた強誘電体膜または 4価の元素が添加された 強誘電体膜が得られるが、 従来の真空蒸着法、 レーザアブレーシヨン法、 スパッタリング法 （ターゲッ 卜に酸化物を使用するものも含む） により R eと Mnとの比率を異ならせたり、 4価の元素を添加して製造しても 従来よりは効果がある。 すなわち、 真空蒸着装置内に、 R eおよび Mn のソース源を強誘電体膜が成膜される基板と対向させて配設し、 前記 R eと Mnとの蒸発量を異ならせて前記ソース源の金属を蒸発させことに より、 前記 R eと Mnの一方が他方より 20 a t %を限度として過剰に 含まれ、 および Zまたは R eおよび Mnに 4価の元素を一部加えて蒸発 させることにより、 基本構造が ReMnO^ でさらに 4価の元素が添加 され、 もしく は R eの一部が 4価の元素と置換された、 基本構造が R e M n 0 3 の強誘電体材料を前記基板表面に成膜することができる。
また、 R eおよび M nを含むターゲッ トと強誘電体膜が成膜される基 板とを対向させてレーザアブレ一ションにより前記強誘電体膜を成膜す る方法であって、 前記夕一ゲッ 卜の R eと M nの含有比率を異ならせる ことにより、 および/またはさらに 4価の元素が添加されたものを使用 することにより、 前記 R eと M nの一方が他方より 2 0 a t %を限度と して過剰に含まれ、 および Zまたはさらに 4価の元素が添加され、 もし く は R eの一部が 4価の元素と置換された組成からなる、 基本構造が R e M n 0 3 の強誘電体材料を、 レーザアブレーシヨ ン法により前記基板 表面に成膜することもできる。
さらに、 R eおよび M nを含むターゲッ 卜と強誘電体膜が成膜される 基板とを対向させてスパッタ リ ングにより前記強誘電体膜を成膜する方 法であって、 前記ターゲッ 卜の R eと M nの含有比率を異ならせること により、 および/またはさらに 4価の元素が添加されたものを使用する ことにより、 前記 R eと M nの一方が^ (也方より 2 0 a t %を限度として 過剰に含まれ、 および Zまたはさらに 4価の元素が添加され、 もしく は R eの一部が 4価の元素と置換された組成からなる、 基本構造が R e M n 0 3 の強誘電体材料を、 前記基板表面にスパッタ リ ング法により成膜 することができる。
以上の例ではランタノィ ド系元素 R e として Yを用いたが、 Y以外の Y b、 E r、 H oなどのランタノィ ド系元素についても同様の結果が得 れる。
つぎに、 本発明の強誘電体膜を用いる半導体記憶装置について説明を する。 図 3は強誘電体膜を使用する半導体記憶装置の構造例を示す図で のる。 図 3 (a) に示される構造は、 半導体基板 21のソース領域 22およ びドレイン領域 23で挟まれたチャネル領域 26の表面に、 強誘電体膜 27が直接成膜され、 その上にゲート電極 28が設けられた MF S構造 の半導体記憶装置の例である。 この構造の半導体記憶装置に本発明の強 誘電体膜を用いると、 強誘電体膜と半導体基板との接触部分の自然酸化 膜を還元し、 強誘電体膜に効果的に電圧を印加することができるため、 とくに好ましい。
図 3 (b) に示される構造は、 図 3 (a) と同様に半導体基板 21の チャネル領域 26上に通常の S i 09 などからなるゲー 卜絶縁膜 25を 介して強誘電体膜 27およびゲ—ト電極 28が設けられた MF I S構造 の半導体記憶装置の例である。 この構造では、 とくに本発明の強誘電体 膜 27が R eMn03 を基本構造とするもので、 比誘電率が 20程度と 小さいため、 ゲ一ト電極 28に印加される電圧の大部分がゲ—ト絶縁膜 25で消耗されることがなく、 強誘電体膜 27にも充分に電圧が分配さ れ、 書込み時に電圧を必要以上に高く しなくても済み好ましい。
図 3 (c) に示される構造は、 図 3 (a) と同様に半導体基板 21の チャネル領域 26上に通常の S i 02 などからなるゲート絶縁膜 25を 介してフローティ ングゲ一ト 24が設けられ、 その上に強誘電体膜 27 とゲート電極 28とが設けられた MFM I S構造の例である。 この構造 では、 フローティ ングゲート 24に 3価の元素をドーピングした Z n 0 を用いることができ、 Z n 0は様々な基板上に容易に c軸配向して形成 されるため、 その上に成膜される R e Mn 03 を基本構造とする強誘電 体膜の結晶性が良く、 優れた強誘電特性の強誘電体膜を得やすくて好ま しい。
前述の各半導体記憶装置を製造するには、 通常の半導体プロセスを用 いて製造することができ、 強誘電体膜を成膜するときに、 前述のいずれ かの方法を採用することにより製造することができる。 なお、 強誘電体 膜のパターニングは、 成膜後に R I E法などにより行ってもよいし、 リ フ トオフ法によりパターニングすることもできる。 また、 F E Tのソー ス、 ドレイン領域は、 強誘電体膜を成膜する前に不純物を導入しておい てもよいし、 強誘電体膜およびゲート電極を形成した後にセルファライ メ ン 卜で行ってもよい。
本発明の強誘電体材料によれば、 基本構造が R e M n 03 の R eと M nとの原子比を 1ではなく 0 . 2を限度としていずれか一方を過剰にし ているため、 および/または基本構造が R e M n〇3 の材料に 4価の元 素を添加しているため、 R e M n 03 の欠点であるリーク電流を減少さ せることができ、 本来の R e M n 0 3 の特徴を充分に生かした高特性の 強誘電体膜を成膜することができる。 その結果、 半導体記憶装置や薄膜 コンデンサなどの強誘電体膜を使用する電子部品を高特性で安価に得る ことができる。
さらに、 本発明の強誘電体材料および半導体記憶装置の製法によれば、 成膜条件として、 通常の酸化物の成膜条件より酸素分圧を低く し、 成膜 する基板の表面にのみ酸素やオゾンなどの酸化源を吹き付けながら成膜 するため、 蒸発源ゃタ一ゲッ 卜の酸化や組成ずれを防止し安定した成長 を行うことができる。 その結果、 非晶質などが現れず、 結晶構造の優れ た良質の強誘電体膜を得ることができ、 半導体記憶装置や薄膜コンデン サなどの強誘電体膜に強誘電体特性の優れた基本構造が R e M n 03 の 強誘電体膜を得ることができる。
また、 本発明の半導体記憶装置によれば、 基本構造が R e M n〇3 で 結晶性の優れた強誘電体膜を使用しているため、 誘電率が小さく、 途中 に絶縁膜を介しても強誘電体膜に充分に電圧を印加することができ、 パ ターニングの困難な強誘電体膜を絶縁膜上に形成することができる。 そ の結果、 高特性の半導体記憶装置が安価に得られる。 産業上の利用性
本発明によれば、 誘電率が小さく結晶性の優れた強誘電体膜が得られ るため、 強誘電体膜を用いる不揮発性の半導体記憶装置や薄膜コンデン サなどに応用することができる。

Claims

請求の範囲
1. 基本構造が R e Mn 03 からなる強誘電体材料であって、 前記 R e と Mnの一方が他方より 2 0 a t %を限度として過剰に含まれてなる強 誘電体材料。
2. 基本構造が R e Mn 03 からなる強誘電体材料であって、 さらに 4 価の元素が添加され、 もしくは R eの一部が 4価の元素と置換されてな る強誘電体材料。
3. 前記 4価の元素が L aである請求の範囲第 2項記載の強誘電体材料。
4. 前記 R eと Mnの一方が他方より 20 a t %を限度として過剰に含 まれてなる請求の範囲第 2項または第 3項記載の強誘電体材料。
5. 真空蒸着装置内に、 R eおよび Mnのソース源を強誘電体膜が成膜 される基板と対向させて配設し、 前記真空蒸着装置内の酸素の分圧が 1 0一3 T o r r以下とし、 前記基板の成膜面に酸化源を吹き付けながら前 記ソース源の金属を蒸発させることにより、 基本構造が R e Mn 0o の 強誘電体材料を前記基板表面に成膜することを特徴とする強誘電体材料 の製法。
6. 前記酸素分圧が 1 0— 6T 0 r r以下である請求の範囲第 5項記載の 強誘電体材料の製法。
7. 前記 R eと Mnとの蒸発量を異ならせ、 前記 R eと Mnの一方が他 方より 2 0 a t %を限度として過剰に含まれる強誘電体材料を成膜する 請求項 5または 6記載の製法。
8. 前記蒸発源に 4価の元素の蒸発源を追加し、 前記基本構造が R e M n Og の材料にさらに 4価の元素が添加され、 もしくは R eの一部が 4 価の元素で置換された強誘電体材料を成膜する請求項 5、 6または 7記 載の製法。
9. ターゲッ トと基板とを対向させて容器内に配設し、 レーザアブレ一 ショ ンにより前記基板に強誘電体膜を成膜する方法であって、 前記ター ゲッ トとして R eと Mnとの合金からなる非酸化物ターゲッ トを用い、 前記容器内の酸素分圧を 1 0— 2T o r r以下とし、 前記基板の成膜面に 酸化源を吹き付けながら前記夕一ゲッ 卜にレーザを照射することにより、 基本構造が R e Mn 03 の強誘電体材料を前記基板表面に成膜すること を特徴とする強誘電体材料の製法。
1 0. 前記ターゲッ 卜の R eと Mnの含有比率を異ならせることにより、 前記 R eと Mnの一方が他方より 2 0 a t %を限度として過剰に含まれ る強誘電体材料を成膜する請求の範囲第 9項記載の製法。
1 1. 前記ターゲッ 卜に 4価の元素が添加され、 前記基本構造が R e M n 03 の材料にさらに 4価の元素が添加され、 もしくは R eの一部が 4 価の元素で置換された強誘電体材料を成膜する請求項 9または 1 0記載 の製法。
12. ターゲッ トと基板とを対向させて容器内に配設し、 スパッタ リ ン グにより前記基板に強誘電体膜を成膜する方法であって、 前記ターゲッ トとして R eと Mnとの合金からなる非酸化物ターゲッ トを用い、 前記 容器内の酸素分圧を 1 0_4T 0 r r以下とし、 前記基板の成膜面に酸化 源を吹き付けながら前記ターゲッ 卜に電圧を印加することにより、 基本 構造が R e Mn 03 の強誘電体材料を前記基板表面に成膜することを特 徴とする強誘電体材料の製法。
1 3. 前記ターゲッ トの R eと Mnの含有比率を異ならせることにより、 前記 R eと Mnの一方が他方より 2 0 a t %を限度として過剰に含まれ る強誘電体材料を成膜する請求の範囲第 1 2項記載の製法。
1 4. 前記ターゲッ トに 4価の元素が添加され、 前記基本構造が R eM n 0„ の材料にさらに 4価の元素が添加され、 もしくは R eの一部が 4 価の元素で置換された強誘電体材料を成膜する請求項 1 2または 1 3記 載の製法。
1 5. 半導体基板表面側に強誘電体膜を有する半導体記憶装置であって、 前記強誘電体膜が R e Mn 03 を基本構造として R eと Mnの一方が他 方より 2 0 a t %を限度として過剰に含まれた強誘電体材料からなる半 導体記憶装置。
1 6. 半導体基板表面側に強誘電体膜を有する半導体記憶装置であって、 前記強誘電体膜が R eMn O。 を基本構造として、 さらに 4価の元素が 添加された強誘電体材料からなる半導体記憶装置。
1 7. 半導体基板表面側に強誘電体膜を有する半導体記憶装置の製法で あって、 真空蒸着装置内に、 R eおよび Mnのソース源と半導体基板と を対向させて配設し、 前記真空蒸着装置内の酸素の分圧を 1 0 ύΤ ο r r以下とし、 前記基板の成膜面に酸化源を吹き付けながら前記ソース源 の金属を蒸発させることにより、 前記強誘電体膜を得ることを特徴とす る半導体記憶装置の製法。
1 8. 半導体基板表面側に強誘電体膜を有する半導体記憶装置の製法で あって、 R eと Mnとの合金からなる非酸化物ターゲッ トと半導体基板 とを対向させて容器内に配設し、 該容器内の酸素分圧を 1 0— 2T 0 r r 以下として、 前記半導体基板の成膜面に酸化源を吹き付けながら前記タ ーゲッ 卜にレーザを照射し、 基本構造が R e Mn O。 の強誘電体材料を 前記半導体基板表面に成膜することにより前記強誘電体膜を得ることを 特徴とする半導体記憶装置の製法。
1 9. 半導体基板表面側に強誘電体膜を有する半導体記憶装置の製法で あって、 R eと Mnとの合金からなる非酸化物ターゲッ トと半導体基板 とを対向させて容器内に配設し、 該容器内の酸素分圧を 1 0_4T o r r 以下とし、 前記半導体基板の成膜面に酸化源を吹き付けながら前記ター ゲッ トに電圧を印加することによりスパッ夕させ、 基本構造が R e M n Ο η の強誘電体材料を前記半導体基板表面に成膜することにより前記強 誘電体膜を得ることを特徴とする半導体記憶装置の製法。
PCT/JP1997/003455 1996-09-27 1997-09-26 Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same WO1998013300A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/068,996 US6245451B1 (en) 1996-09-27 1997-09-26 Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same
CA002238857A CA2238857C (en) 1996-09-27 1997-09-26 Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same
DE69737283T DE69737283T2 (de) 1996-09-27 1997-09-26 Ferroelektrisches material, verfahren zu seiner herstellung, halbleiterspeicheranordnung und verfahren zu seiner herstellung
EP97941264A EP0864537B1 (en) 1996-09-27 1997-09-26 Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP25601596A JP3966928B2 (ja) 1996-09-27 1996-09-27 強誘電体材料の製法および半導体記憶装置
JP8256016A JPH10101430A (ja) 1996-09-27 1996-09-27 強誘電体材料の製法および半導体記憶装置とその製法
JP8256017A JPH10101431A (ja) 1996-09-27 1996-09-27 強誘電体材料の製法および半導体記憶装置とその製法
JP8/256017 1996-09-27
JP8/256016 1996-09-27
JP8/256015 1996-09-27
JP8/256014 1996-09-27
JP8256014A JPH10101428A (ja) 1996-09-27 1996-09-27 強誘電体材料およびその製法ならびに半導体記憶装置

Publications (1)

Publication Number Publication Date
WO1998013300A1 true WO1998013300A1 (en) 1998-04-02

Family

ID=27478383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003455 WO1998013300A1 (en) 1996-09-27 1997-09-26 Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same

Country Status (6)

Country Link
US (1) US6245451B1 (ja)
EP (1) EP0864537B1 (ja)
KR (1) KR100490518B1 (ja)
CA (1) CA2238857C (ja)
DE (1) DE69737283T2 (ja)
WO (1) WO1998013300A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674110B2 (en) 2001-03-02 2004-01-06 Cova Technologies, Inc. Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704258B2 (ja) * 1998-09-10 2005-10-12 松下電器産業株式会社 薄膜形成方法
JP2004519864A (ja) * 2000-08-24 2004-07-02 コバ・テクノロジーズ・インコーポレイテッド シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
TWI226377B (en) * 2002-11-08 2005-01-11 Ind Tech Res Inst Dielectric material compositions
US8256386B2 (en) * 2009-01-08 2012-09-04 Honda Motor Co., Ltd. Saddle-ride vehicle
US9378760B2 (en) 2014-07-31 2016-06-28 Seagate Technology Llc Data reader with tuned microstructure
EP3182048A1 (en) 2015-12-16 2017-06-21 Alfa Laval Corporate AB Porthole gasket, assembly for a heat exchanger and heat exchanger comprising such an assembly
US10615176B2 (en) 2017-11-22 2020-04-07 International Business Machine Corporation Ferro-electric complementary FET
KR102050034B1 (ko) 2018-03-22 2019-11-28 서울대학교산학협력단 비휘발성 메모리 소자용 재료 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05255838A (ja) * 1992-03-12 1993-10-05 Mitsubishi Electric Corp 酸化物薄膜形成方法及びその装置
JPH08109099A (ja) * 1994-08-17 1996-04-30 Tdk Corp 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
JPH08162614A (ja) * 1994-12-01 1996-06-21 Tdk Corp Ｍｉｓキャパシタおよびその製造方法
JPH0963991A (ja) * 1995-08-25 1997-03-07 Tdk Corp 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JPH09198729A (ja) * 1995-11-17 1997-07-31 Tdk Corp 記録媒体およびその製造方法ならびに情報処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884837A (en) * 1973-07-02 1975-05-20 Bell Telephone Labor Inc Catalyst containing a perovskite-like manganite
US5487356A (en) * 1992-08-07 1996-01-30 Advanced Technology Materials, Inc. Chemical vapor deposition method of growing oxide films with giant magnetoresistance
DE4310318C2 (de) * 1993-03-30 1998-12-03 Siemens Ag Verwendung eines Materials mit perowskitähnlicher Kristallstruktur und erhöhtem magnetoresistiven Effekt sowie Verfahren zur Herstellung des Materials
DE4323821A1 (de) * 1993-07-15 1995-01-19 Siemens Ag Pyrodetektorelement mit orientiert aufgewachsener pyroelektrischer Schicht und Verfahren zu seiner Herstellung
JP2685721B2 (ja) * 1994-11-04 1997-12-03 工業技術院長 無粒界型マンガン酸化物系結晶体及びスイッチング型磁気抵抗素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05255838A (ja) * 1992-03-12 1993-10-05 Mitsubishi Electric Corp 酸化物薄膜形成方法及びその装置
JPH08109099A (ja) * 1994-08-17 1996-04-30 Tdk Corp 酸化物薄膜、電子デバイス用基板および酸化物薄膜の形成方法
JPH08162614A (ja) * 1994-12-01 1996-06-21 Tdk Corp Ｍｉｓキャパシタおよびその製造方法
JPH0963991A (ja) * 1995-08-25 1997-03-07 Tdk Corp 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法
JPH09198729A (ja) * 1995-11-17 1997-07-31 Tdk Corp 記録媒体およびその製造方法ならびに情報処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0864537A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674110B2 (en) 2001-03-02 2004-01-06 Cova Technologies, Inc. Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric
US6908772B2 (en) 2001-03-02 2005-06-21 Cova Technologies, Inc. Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention

Also Published As

Publication number Publication date
CA2238857C (en) 2002-11-19
EP0864537A4 (en) 2001-07-11
DE69737283D1 (de) 2007-03-15
EP0864537A1 (en) 1998-09-16
KR100490518B1 (ko) 2005-09-09
KR19990071614A (ko) 1999-09-27
US6245451B1 (en) 2001-06-12
DE69737283T2 (de) 2007-11-15
CA2238857A1 (en) 1998-04-02
EP0864537B1 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
KR100262909B1 (ko) 질소를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는방법 및 그 방법에 의해 형성된 백금 박막을 구비하는 전자소자
JP3159255B2 (ja) 強誘電体容量で用いる電極のスパッタ成長方法
WO1998013300A1 (en) Ferroelectric material, method of manufacturing the same, semiconductor memory, and method of manufacturing the same
KR20010046843A (ko) 휘발 성분이 포함된 다성분 산화물 강유전체 박막의 제조방법
JP4807901B2 (ja) 薄膜作製方法
JPH06290983A (ja) 誘電体薄膜及びその製造方法
Yang et al. Characterization of Pb (Zr, Ti) O3 thin film prepared by pulsed laser deposition
JP3224293B2 (ja) 誘電体薄膜の製造方法
JP3966928B2 (ja) 強誘電体材料の製法および半導体記憶装置
Han et al. Effect of laser fluence on the ferroelectric properties of pulsed laser deposited (Pb1− xLax) Ti1− x/4O3 thin films
JPH0665715A (ja) 誘電体薄膜形成用下地電極の形成方法
KR100795664B1 (ko) (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치
JP3888400B2 (ja) 誘電体薄膜の製造方法
JPH107495A (ja) 薄膜形成方法
JPH10101428A (ja) 強誘電体材料およびその製法ならびに半導体記憶装置
Krupanidhi Recent advances in the deposition of ferroelectric thin films
Tanaka et al. Growth of Bi4Ti3O12 thin film by two-dimensional RF magnetron sputtering with Bi2O3 and TiO2 targets
Bhattacharyya et al. Role of growth conditions and Bi-content on the properties of SrBi2Ta2O9 thin films
Takahashi et al. Ferroelectric Sr2 (Ta1-x, Nbx) 2O7 with a Low Dielectric Constant by Plasma Physical Vapor Deposition and Oxygen Radical Treatment
JP2000188377A (ja) 強誘電体薄膜素子およびその製造方法
Nakamura et al. Effect of thermal treatment of undoped Bi4Ti3O12 thin films prepared by metalorganic chemical vapor deposition
JPH07111107A (ja) 強誘電体薄膜製造方法
Shin et al. Ferroelectric properties of SrBi2Ta2O9 thin films with Bi2O3 buffer layer by liquid-delivery metalorganic chemical vapor deposition
JPH06168880A (ja) 誘電体薄膜の製造方法および装置
Ansari et al. PZT thin films on a lead titanate interlayer prepared by rf magnetron sputering

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE GB

WWE Wipo information: entry into national phase

Ref document number: 1019980703890

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2238857

Country of ref document: CA

Ref country code: CA

Ref document number: 2238857

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09068996

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1997941264

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1997941264

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980703890

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019980703890

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1997941264

Country of ref document: EP