Búsqueda Imágenes Maps Play YouTube Noticias Gmail Drive Más »
Iniciar sesión
Usuarios de lectores de pantalla: deben hacer clic en este enlace para utilizar el modo de accesibilidad. Este modo tiene las mismas funciones esenciales pero funciona mejor con el lector.

Patentes

  1. Búsqueda avanzada de patentes
Número de publicaciónWO1999023705 A1
Tipo de publicaciónSolicitud
Número de solicitudPCT/EP1997/006012
Fecha de publicación14 May 1999
Fecha de presentación30 Oct 1997
Fecha de prioridad30 Oct 1997
Número de publicaciónPCT/1997/6012, PCT/EP/1997/006012, PCT/EP/1997/06012, PCT/EP/97/006012, PCT/EP/97/06012, PCT/EP1997/006012, PCT/EP1997/06012, PCT/EP1997006012, PCT/EP199706012, PCT/EP97/006012, PCT/EP97/06012, PCT/EP97006012, PCT/EP9706012, WO 1999/023705 A1, WO 1999023705 A1, WO 1999023705A1, WO 9923705 A1, WO 9923705A1, WO-A1-1999023705, WO-A1-9923705, WO1999/023705A1, WO1999023705 A1, WO1999023705A1, WO9923705 A1, WO9923705A1
InventoresDietmar Eggert, Peter Hübler, Arnd HÜRRICH, Ulrich Todt, Matthias Vorwerk
SolicitanteFraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Exportar citaBiBTeX, EndNote, RefMan
Enlaces externos:  Patentscope, Espacenet
Passive hf element and method for operating, producing and determining characteristic properties of the same
WO 1999023705 A1
Resumen
The invention relates to a passive high frequency element, comprising a semiconductor substrate (14), an insulator (12) which is arranged on said semiconductor substrate (14) and through which interlayer charges are produced in an interface area between the semiconductor substrate (14) and the insulator (12), and a conductor (10) which is located on the isolator (12). According to the invention, the interlayer charges are depleted through the application of a direct voltage (U) between the conductor (10) and the semiconductor substrate (14) and/or through a weakly doped area under the insulator (12). This results in a considerably lower density of mobile charge carriers in the transitional area between the insulator (12) and the semiconductor (14). A window of low attenuation is provided for the inventive high-frequency elements, said window being delimited in the interface area by a slight depletion of interlayer charges and by a slight enhancement of charges with opposite polarity to the interlayer charges.
Reclamaciones  traducido del alemán  (El texto procesado por OCR puede contener errores)
Patentansprüche claims
1. Passives Hochfrequenz-Element mit folgenden Merkmalen: 1. Passive high-frequency element having the following features:
einem Halbleitersubstrat (14) ; a semiconductor substrate (14);
einem auf dem Halbleitersubstrat (14) angeordneten Isolator (12) , durch den Zwischenschichtladungen in einem Grenzschichtbereich zwischen dem Halbleitersubstrat (14) und dem Isolator (12) erzeugt werden; one on the semiconductor substrate (14) arranged insulator (12), generated by the intermediate layer charges in an interface region between the semiconductor substrate (14) and the insulator (12);
einem auf dem Isolator (12) angeordneten Leiter (10) ; arranged one on the insulator (12) head (10); und and
einer Einrichtung (16a, 16b; 24) , mit der eine Verarmung der Zwischenschichtladungen erreicht werden kann. means (16a, 16b; 24), with the depletion of the intermediate layer charges can be achieved.
2. Passives Hochfrequenz-Element nach Anspruch 1, bei dem die Einrichtung (16a, 16b) , mit der eine Verarmung der Zwischenschichtladungen erreicht werden kann, eine Einrichtung zum Anlegen einer Gleichspannung zwischen dem Leiter (10) und dem Halbleitersubstrat (14) ist, die derart wählbar ist, daß eine Verarmung der Zwischenschichtladungen erreicht werden kann. 2. Passive high-frequency element according to claim 1, wherein the means (16a, 16b), with the depletion of the intermediate layer charges can be achieved is a means for applying a DC voltage between the conductor (10) and the semiconductor substrate (14), is selectable such that a depletion of the intermediate layer charges can be achieved.
3. Passives Hochfrequenz-Element nach Anspruch 2, dadurch gekennzeichnet, daß durch die Einrichtung zum Anlegen einer Gleichspannung eine Spannung anlegbar ist, bei der zum einen die Verarmung im wesentlichen vollständig ist, während eine Anreicherung von Ladungen mit zu den Zwischenschichtladungen entgegengesetzter Polarität im wesentlichen nicht auftritt, wodurch das passive Hochfrequenz-Element eine minimale Dämpfung für elektromagnetische Wellen aufweist. 3. Passive high-frequency element according to claim 2, characterized in that a voltage can be applied by the means for applying a DC voltage at which on the one hand, the depletion is essentially complete, while an accumulation of charges opposite to the intermediate layer charges polarity substantially does not occur, whereby the passive high-frequency element has a minimum attenuation of electromagnetic waves.
4. Passives Hochfrequenz-Element nach Anspruch 2 oder 3, 4. The passive RF element according to claim 2 or 3,
bei dem der Leiter (10) aus Metall oder Polysilizium be- steht, während das Halbleitersubstrat p-Typ-Silizium ist, und der Isolator (12) aus Siliziumoxid besteht; wherein the conductor (10) is made of metal or polysilicon, while the semiconductor substrate is p-type silicon, and the insulator (12) consists of silicon oxide; und and
bei dem durch die Einrichtung (16a, 16b) zum Anlegen einer Gleichspannung (U) eine negative Spannung zwischen dem Leiter (10) und dem Halbleitersubstrat (14) anlegbar ist. in which, by the means (16a, 16b) for applying a DC voltage (U), a negative voltage between the conductor (10) and the semiconductor substrate (14) can be applied.
Passives Hochfrequenz-Element nach Anspruch 1, bei dem die Einrichtung (24) , mit der eine Verarmung der Zwischenschichtladungen erreicht werden kann, ein Bereich mit schwacher Dotierung in dem Grenzschichtbereich zwischen dem Halbleitersubstrat (14) und dem Isolator (12) ist, wobei der Dotierungstyp derart gewählt ist, daß eine Verarmung der Zwischenschichtladungen auftritt. Passive high-frequency element according to claim 1, wherein the means with the depletion of the intermediate layer charges can be achieved (24), an area with a weak doping in the interface region between the semiconductor substrate (14) and the insulator (12), wherein the is chosen doping type such that a depletion of the intermediate layer charges occurs.
Passives Hochfrequenz-Element nach Anspruch 5, bei dem die Einrichtung (16a, 16b; 24) , mit der eine Verarmung der Zwischenschichtladungen erreicht werden kann, sowohl die Einrichtung (16a, 16b) zum Anlegen einer Gleichspannung als auch den Bereich (24) mit schwacher Dotierung umfaßt. Passive high-frequency element according to claim 5, wherein the means (16a, 16b; 24), with the depletion of the intermediate layer charges can be achieved, both the means (16a, 16b) for applying a DC voltage as well as the region (24) with weak doping comprises.
Passives Hochfrequenz-Element nach einem der vorhergehenden Ansprüche, das als Koplanarleitung, integrierte Spule oder als Interdigitalkondensator ausgeführt ist. Passive high-frequency element according to one of the preceding claims, which is designed as a coplanar line, integrated coil or as an interdigital capacitor.
Passives Hochfrequenz-Element nach einem der vorhergehenden Ansprüche, bei dem ein hochohmiges Halbleitersubstrat (14) verwendet wird. Passive high-frequency element according to one of the preceding claims, in which a high-ohmic semiconductor substrate (14) is used.
Verfahren zum Betreiben eines passiven Hochfrequenz-Elements mit einem Halbleitersubstrat (14) , einem auf dem Halbleitersubstrat (14) angeordneten Isolator (12) , durch den Zwischenschichtladungen in dem Grenzschichtbereich zwischen dem Halbleitersubstrat (14) und dem Isolator (12) erzeugt werden, und einem auf dem Isolator (12) angeordneten Leiter (10) , wobei das Verfahren fol- genden Schritt aufweist: A method of operating a passive high-frequency element comprising a semiconductor substrate (14), arranged one on the semiconductor substrate (14) insulator (12), generated by the intermediate layer charges in the interface region between the semiconductor substrate (14) and the insulator (12), and arranged one on the insulator (12) head (10), the method comprising folic constricting step of:
Anlegen einer Gleichspannung (U) zwischen dem Leiter (10) und dem Halbleitersubstrat (14) , derart, daß eine Verarmung der Zwischenschichtladungen erreicht wird. Applying a DC voltage (U) between the conductor (10) and the semiconductor substrate (14) such that a depletion layer of the intermediate charge is achieved.
10. Verfahren nach Anspruch 9, bei dem eine Gleichspannung (U) zwischen dem Leiter (10) und dem Halbleitersubstrat (14) angelegt wird, die bewirkt, daß zum einen die Verarmung im wesentlichen vollständig ist, während zum anderen eine Anreicherung von Ladungen mit zu den Zwischenschichtladungen entgegengesetzter Polarität nicht auftritt, wodurch das passive Hochfrequenzelement eine minimale Dämpfung aufweist. 10. The method of claim 9, wherein a DC voltage (U) between the conductor (10) and the semiconductor substrate (14) is applied, which causes on the one hand, the depletion is essentially complete, while on the other hand, an enrichment of charges with does not occur to the interlayer charges of opposite polarity, whereby the passive high-frequency element having a minimum attenuation.
11. Verfahren zum Bestimmen von charakteristischen Eigenschaften eines passiven Hochfrequenz-Elements mit einem Halbleitersubstrat (14) , einem auf dem Halbleitersubstrat (14) angeordneten Isolator (12) , durch den Zwischenschichtladungen in dem Grenzschichtbereich zwischen dem Halbleitersubstrat (14) und dem Isolator (12) erzeugt werden, und einem auf dem Isolator (12) angeordneten Leiter (10) , mit folgenden Schritten: 11. A method for determining characteristics of a passive high-frequency element comprising a semiconductor substrate (14), arranged one on the semiconductor substrate (14) insulator (12), (through the intermediate layer charges in the interface region between the semiconductor substrate (14) and the insulator 12 ) are generated, and disposed a (on the insulator 12) manager (10), comprising the steps of:
Messen von Vierpolparametern des passiven Hochfrequenz-Elements für unterschiedliche Gleichspannungen zwischen dem Leiter (10) und dem Halbleitersubstrat (14) , wobei die Gleichspannungen (U) derart gewählt sind, daß eine Verarmung der Zwischenschichtladungen erreicht wird; Measuring Vierpolparametern of passive high-frequency element for different DC voltages between the conductor (10) and the semiconductor substrate (14), wherein the DC voltages (U) are selected such that a depletion layer charges the intermediate is achieved; und and
Berechnen von charakteristischen Eigenschaften des passiven Hochfrequenz-Elements als Funktion der angelegten Gleichspannung aus den ermittelten Vierpolparametern. Calculating characteristic properties of the passive high-frequency element as a function of the applied DC voltage from the determined Vierpolparametern.
12. Verfahren nach Anspruch 11, bei dem die charakteristischen Eigenschaften des passiven Hochfrequenz-Elements den komplexen Reflexionsfaktor und den Ausbreitungsparameter umfassen. 12. The method of claim 11, wherein the characteristics of the passive high-frequency element comprising the complex reflection factor and the propagation parameters.
13. Verfahren nach Anspruch 11 oder 12, bei dem die charakteristischen Eigenschaften die Dämpfung, den Verkürzungsfaktor und den Wellenwiderstand von Leitungen bzw. die Güte von Spulen und Kondensatoren umfassen. 13. The method of claim 11 or 12, wherein the characteristic properties include damping, the velocity factor and the characteristic impedance of the cable or the quality of coils and capacitors.
14. Verfahren zum Herstellen eines passiven Hochfrequenz- Elements mit folgenden Schritten: 14. A method of manufacturing a passive high-frequency element comprising the steps of:
Implantieren eines Halbleitersubstrats (14) mit Implantationsatomen (20) , derart, daß die Implantationsatome (20) eine gewünschte Eindringtiefe in dem Halbleitersubstrat (14) erreichen; Implanting a semiconductor substrate (14) with implantation of atoms (20), such that the implantation of atoms (20) achieve a desired penetration depth in the semiconductor substrate (14);
Ausheilen des implantierten Substrats (14) , derart, daß sich eine begrabene Isolatorschicht (22) im Halbleitersubstrat (14) und bezüglich der Implantierungsrichtung über der begrabenen Isolatorschicht (22) eine neue Halbleiterschicht (24) bildet; Annealing the implanted substrate (14), such that in the semiconductor substrate (14) and with respect to the Implantierungsrichtung over the buried insulator layer (22) a buried insulator layer (22) forms a new semiconductor layer (24);
Umwandeln der neuen Halbleiterschicht (24) an den Gebieten des Halbleitersubstrats (14) , an dem das passive Hochfrequenz-Element hergestellt werden soll, in eine neue Isolatorschicht, die zusammen mit der begrabenen Isolatorschicht (22) einen Isolator (12) bildet; Converting the new semiconductor layer (24) on the regions of the semiconductor substrate (14) on which the passive high-frequency element to be produced in a new insulating layer, forming together with the buried insulator layer (22) an insulator (12);
Implantieren einer Schicht (24) mit schwacher Dotierung durch den Isolator (12) hindurch in dem Halbleiter (14) , wobei der Dotierungstyp derart gewählt ist, daß eine Verarmung von Zwischenschichtladungen unter dem Isolator (12) auftritt; Implanting a layer (24) having weak doping through the insulator (12) into the semiconductor (14), wherein the doping type is selected such that a depletion of interlayer charges under the insulator (12) occurs; und and
selektives Metallisieren des Isolators (12) , um das passive Hochfrequenz-Element zu erhalten. selective metallizing of the insulator (12), to obtain the high-frequency passive element.
15. Verfahren nach Anspruch 14, bei dem das Halbleitersubstrat (14) ein hochohmiges Siliziumsubstrat ist; 15. The method of claim 14, wherein the semiconductor substrate (14) is a high-resistance silicon substrate;
bei dem die Implantationsatome (20) im ersten Schritt Sauerstoffatome sind; in which the implantation of atoms (20) are oxygen atoms in the first step;
bei dem die begrabene Isolatorschicht (22) Siliziumoxid aufweist; wherein the buried insulator layer (22) comprises silicon oxide; und and
bei dem die Schicht (24) mit schwacher Dotierung eine p-Typ-Schicht ist und mittels Akzeptoratomen und insbesondere Boratomen implantiert wird. wherein the layer (24) having weak doping a p-type layer and is implanted by means of acceptor atoms and especially boron atoms.
16. Verfahren nach Anspruch 15 , bei dem die Akzeptordotierung mit Energien zwischen 100 und 2000 keV durchgeführt wird, und bei dem die Akzeptordichte in einem Bereich von 10 11 bis 10 14 cm" 2 und vorzugsweise in einem Bereich zwischen 10 12 und 10 13 cm "2 liegt. 16. The method of claim 15, wherein the acceptor is carried out with energies between 100 and 2000 keV, and wherein the acceptor density in a range of 10 11 to 10 14 cm "2, and preferably in a range between 10 12 and 10 13 cm "2.
Descripción  traducido del alemán  (El texto procesado por OCR puede contener errores)

Passives HF-Element und Verfahren zum Betreiben, zum Herstellen und zum Bestimmen von charakteristischen Eigenschaften desselben the same RF-passive device and methods of operating, for the manufacture and for determining characteristic properties

Beschreibung description

Die vorliegende Erfindung bezieht sich auf MOS-Strukturen und insbesondere auf passive Hochfrequenz- (HF-) Elemente, die MOS-Strukturen aufweisen. The present invention relates to MOS structures, and particularly to passive radio frequency (RF) elements having MOS structures.

Elektrische Verbindungen zwischen einzelnen Bauelementen werden in der monolithischen Integration in der Regel als Aluminium-Leiterbahnen ausgeführt, die durch ein Oxid vom Halbleiterausgangsmaterial getrennt sind. Electrical connections between individual components are executed in monolithic integration as a rule as aluminum traces, which are separated from the semiconductor material through an oxide. Die aus dem Zusammenführen von Metall, Oxid und Halbleiter resultierenden Bandverbiegungen bestimmen insbesondere bei hochohmigen Halbleiterausgangsmaterialien die Ausbreitungseigenschaften hochfrequenter elektromagnetischer Felder auf den Verbindungen. Resulting from the merging of metal, oxide and semiconductor band bending determine the propagation characteristics of high frequency electromagnetic fields on the compounds, especially for high resistance semiconductor starting materials. Die Bandverbiegungen resultieren aus den Eigenschaften der beteiligten Materialien, dh der Differenz der Austrittsarbeiten bzw. der Dichte der Zwischenschichtladungen, und äußern sich in frei beweglichen Ladungsträgern, dh Löchern bzw. Elektronen, die zu einer dünnen Halbleiterschicht mit vergleichsweise niedrigem spezifischen Widerstand unterhalb der Oxidschicht führen. The band bending resulting from the properties of the materials involved, that is, the difference between the work and the density of the intermediate layer charges, and are expressed in free mobile charge carriers, that is, holes or electrons which lead to a thin semiconductor layer having a relatively low resistivity below the oxide layer , Bei den in verwendeten Verbindungssystemen üblichen Metall-Oxid-Halbleiterbzw. In the conventional compound used in systems metal oxide Halbleiterbzw. Polysilizium-Oxid-Halbleiter-Schichten bestimmt die Beschaffenheit des Oxids die elektrischen Eigenschaften dieser Strukturen aufgrund der hohen Anzahl der vorhandenen Zwischenschichtladungen im Grenzbereich zwischen Oxid und Halbleiter. Polysilicon-oxide semiconductor layers, the composition of the oxide determines the electrical properties of these structures due to the high number of existing intermediate layer charges at the interface between the oxide and the semiconductor. Der Einfluß der Differenzen in den Austrittsarbeiten der beteiligten Materialien geht dem gegenüber in seinem Einfluß zurück. The influence of the differences in the work functions of the materials involved returns to his influence the opposite. Insbesondere bei hochohmigen Substraten ergeben sich Raumladungszonen mit einer Ausdehnung von einigen μm. In particular, in high-ohmic substrates, space charge zones arise with an extent of several microns.

Simulationen zeigen, daß bei gleichem Potential an den be- grenzenden Rändern bei einem p-Typ-Halbleitersubstratmate- rial mit einem spezifischen Widerstand von 10 kΩcm und einer Dichte der Zwischenschichtladungen von beispielsweise 2 lO-^cm -2 unterhalb der Oxidschicht eine Anreicherung von Elektronen auftritt, wodurch das Halbleitersubstrat (z. B. Silizium) bereits in Inversion ist. Simulations show that for the same potential at the delimiting edges at a p-type Halbleitersubstratmate- rial having a specific resistance of 10 Kohms-cm and a density of the intermediate layer charges of for example 2 lO ^ cm -2 below the oxide layer, an enrichment of electrons occurs, whereby the semiconductor substrate (eg., silicon) is already in inversion. Der invertierte Bereich an der Grenzfläche zwischen dem Halbleitersubstrat und dem Isolator führt zu einem starken Anstieg der Leitfähigkeit im Substrat, welche bei einem Substratmaterial mit einem spezifischen Widerstand von 10 kΩcm um bis zu fünf Größenordnungen über der des Ausgangsmaterials liegt. The inverted region at the interface between the semiconductor substrate and the insulator results in a sharp increase in conductivity in the substrate, which is a substrate material having a specific resistance of 10 Kohms-cm, up to five orders of magnitude above that of the starting material. Diese Inversionsschicht bestimmt also maßgeblich die Bedingungen für die Dämpfung und allgemeiner für Ausbreitung hochfrequenter elektromagnetischer Felder auf einer Leiter-Isolator-Halb- leiter-Schichtstruktur. So this inversion layer largely determines the conditions for the damping and more generally for propagation of high frequency electromagnetic fields on a conductor-insulator-semi- conductor layer structure.

Insbesondere führt diese Inversionsschicht zu einer hohen Dämpfung einer elektromagnetischen Welle, die sich beispielsweise auf einer Koplanarleitung ausbreitet, bei der die Metallisierungen durch ein Oxid vom Halbleitersubstratmaterial getrennt sind. In particular, this inversion layer results in a high attenuation of an electromagnetic wave propagating example, a coplanar line, in which the metallizations are separated from the semiconductor substrate by an oxide material. Die Inversionsschicht, die allein aufgrund fester meistens positiver Ladungen im Oxid vorhanden ist, führt somit auch zu einer Verringerung der Güte von integrierten Spulen oder Interdigitalkondensatoren, welche als Leiter-Isolator-Halbleiter-Struktur ausgeführt sind. The inversion layer which is present only because usually fixed positive charges in the oxide, thus resulting in a reduction of the quality of the integrated coils or interdigital capacitors which are designed as conductor-insulator-semiconductor structure.

Zur Verhinderung der Ausbildung einer Inversionsschicht innerhalb des Halbleitermaterials erfolgt bei Standard-CMOS- Technologien eine sogenannte Feldschwellenimplantation. Technologies takes place a so-called field threshold implant with standard CMOS to prevent the formation of an inversion layer within the semiconductor material. Damit wird ein Stromfluß zwischen Source- und Draingebieten verschiedener Transistoren vermieden. For a current flow between source and drain regions of different transistors is avoided. Obwohl eine Ionenimplantation durch das begrabene Oxid technisch möglich ist, schränken folgende Probleme die Umsetzbarkeit dieses Schrittes ein: Although ion implantation through the buried oxide is technically possible, the following problems limit the feasibility of this step one:

1. Bei Verwendung hochohmiger Siliziumsubstrate reagiert die entsprechende MOS-Struktur sehr empfindlich auf geringste Implantationsdosen. 1. When using high-resistance silicon substrates, the corresponding MOS structure is very sensitive to the slightest implantation doses. Hier ist zu gewährleisten, daß durch die Implantation nicht eine Anreicherung von Löchern am Interface entsteht. Here is to ensure that results from the implantation is not an accumulation of holes at the interface. Diese erhöhen in ähnlicher Weise die Dämpfung wie die bei Inversion vorhandenen Elektronen die substratbezogenen Verluste. This increase in a similar manner as the attenuation existing during inversion electrons the substrate-related losses.

2. Eine technologische Umsetzung dieses Prozeßschrittes führt bei den nachfolgenden Hochtemperaturschritten zu einer inakzeptabel hohen Dotantendiffusion. 2. A technological implementation of this process step leads in the subsequent high-temperature steps in an unacceptably high Dotantendiffusion.

3. Durch das vergrabene Oxid sind die aktiven Transistorgebiete gleichspannungsmäßig voneinander isoliert; 3. By the buried oxide, the active transistor regions are DC isolated from one another; damit ist dieser Schritt zur Gewährleistung der Funktionsfähigkeit der Transistoren nicht notwendig. so this step to ensure the operability of the transistors is not necessary.

4. Die Nutzung dieses Effekts stellt hohe Ansprüche an die Reproduzierbarkeit der Technologie, da die passiven Strukturen bei der Realisierung der Verdrahtungsebenen realisiert werden, und somit eine Anpassung dieser Schwellenspannung über fast den gesamten Prozeß erfolgen muß. 4. The use of this effect makes high demands on the reproducibility of the technology, since the passive structures realized in the realization of the wiring levels, and thus must be done to adapt this threshold voltage across almost the entire process.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein passives Hochfrequenzelement und ein Verfahren zum Betreiben zum Herstellen und zum Bestimmen von charakteristischen Eigenschaften desselben zu schaffen, welche auf einfache und dennoch effektive Art und Weise eine Verbesserung von Hochfrequenzeigenschaften passiver HF-Bauelemente im Vergleich zu herkömmlichen passiven HF-Bauelementen erreichen, die als Leiter-Isolator-Halbleiter-Struktur ausgeführt sind. The object of the present invention is to provide a passive high-frequency element and a method of operating for producing and for determining characteristic properties thereof, which in a simple yet effective manner an improvement of high frequency characteristics of passive RF components compared to conventional passive reach RF components, which are designed as conductor-insulator-semiconductor structure.

Diese Aufgabe wird durch ein passives HF-Element gemäß Anspruch 1, durch ein Verfahren zum Betreiben eines passiven HF-Elements gemäß Anspruch 9, durch ein Verfahren zum Bestimmen von charakteristischen Eigenschaften eines passiven HF-Elements gemäß Anspruch 11 und durch ein Verfahren zum Herstellen eines passiven HF-Elements gemäß Anspruch 14 gelöst. This object is achieved by an RF-passive device according to claim 1, by a method for operating an RF passive element according to claim 9, by a method for determining characteristics of an RF passive element according to claim 11 and by a method for producing a RF passive element solved according to claim fourteenth - 4. - - 4 -

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß eine gezielte Verarmung der Inversionsschicht gemäß einem ersten Aspekt der vorliegenden Erfindung durch Anlegen einer Gleichspannung zwischen dem Leiter und dem Halbleitersubstrat zu einer wesentlichen Verbesserung hochfrequenztypischer Eigenschaften des passiven HF-Elements führt. The present invention is based on the recognition that a selective depletion of the inversion layer in accordance with a first aspect of the present invention by applying a DC voltage between the conductor and the semiconductor substrate results in a significant improvement in high frequency typical characteristics of the RF passive element. Gemäß einem zweiten Aspekt wird statt des Anlegens der Gleichspannung oder auch zusammen mit einer Gleichspannung unter dem Isolator ein schwach dotierter Bereich im Halbleitersubstrat gebildet, dessen Dotierung derart gewählt ist, daß eine Verarmung von Zwischenschichtladungen im Grenzbereich auftritt. According to a second aspect, a lightly doped region is formed in the semiconductor substrate instead of the application of the DC voltage or with a DC voltage below the insulator, the dopant is selected such that a depletion of intermediate layer charges in the boundary area occur.

Das passive HF-Element gemäß der vorliegenden Erfindung umfaßt insbesondere ein Halbleitersubstrat, einen auf dem Halbleitersubstrat angeordneten Isolator, durch den Zwischenschichtladungen an der Grenzfläche zwischen dem Halbleitersubstrat und dem Isolator erzeugt werden, einen auf dem Isolator angeordneten Leiter und eine Einrichtung zum Anlegen einer Gleichspannung zwischen dem Leiter und dem Halbleitersubstrat, derart, daß eine Verarmung der Zwischenschichtladungen erreicht wird. The passive RF element according to the present invention comprises in particular a semiconductor substrate, an arranged on the semiconductor substrate insulator, generated by the intermediate layer charges at the interface between the semiconductor substrate and the insulator, an arranged on the insulator head and means for applying a DC voltage between the conductor and the semiconductor substrate such that a depletion layer of the intermediate charge is achieved. Wie es im nachfolgenden detaillierter erörtert wird, ergibt sich abhängig von der Substratleitfähigkeit, der Isolator- bzw. Oxiddicke und der Zwischenschicht-Ladungsdichte ein "Fenster" niedriger Dämpfung, das durch Anlegen einer Gleichspannung zwischen dem Leiter und dem Halbleiter das Substrat erreicht werden kann. As will be discussed in more detail below, the result depends on the substrate conductivity, insulator or oxide thickness and the interlayer charge density a "window" low damping, the substrate can be achieved by applying a DC voltage between the conductor and the semiconductor.

Bevorzugte Ausführungsbeispiele werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen detaillierter erläutert. Preferred embodiments will be explained in more detail below with reference to the accompanying drawings. Es zeigen: Show it:

FIG. FIG. 1 eine schematische Darstellung, die den Schichtaufbau einer Leiter-Isolator-Halbleiter-Struktur für ein passives HF-Element gemäß dem ersten Aspekt zeigt; 1 is a schematic illustration showing the layer structure of a conductor-insulator-semiconductor structure for an RF-passive device according to the first aspect;

FIG. FIG. 2 den Potentialverlauf an der in FIG. 2 shows the potential profile at the in FIG. 1 gezeigten Struktur bei einer angelegten Spannung von OV für - 5 - - Structure 1 shown at an applied voltage of OV for - 5 - -

verschiedene Substratwiderstände und eine Grenzflächenladungsdichte von N 0 =2 lO^cm -2 ; various substrate resistors and an interfacial charge density of N 0 = 2 lO ^ cm -2;

FIG. FIG. 3 den Verlauf der Konzentrationen der frei beweglichen Ladungsträger im Verarmungsbereich für verschiedene angelegte Spannungen; 3 shows the profile of the concentrations of freely movable carriers in the depletion region for various applied voltages;

FIG. FIG. 4 die lokale Verteilung des spezifischen Widerstands im Halbleiter; 4, the local distribution of the resistivity in the semiconductor;

FIG. FIG. 5 die Spannungsabhängigkeit der Dämpfung am Beispiel einer Koplanarleitung; 5, the voltage dependence of the attenuation at the example of a coplanar line;

FIG. FIG. 6 die Spannungsabhängigkeit der Elemente des Leitungsersatzschaltbildes einer Koplanarleitung; 6, the voltage dependence of the elements of the line equivalent circuit diagram of a coplanar line;

FIG. FIG. 7 eine Darstellung von sequentiellen Verfahrensschritten zum Herstellen eines passiven Hochfrequenzbauelements gemäß dem zweiten Aspekt der vorliegenden Erfindung; 7 is a representation of sequential process steps for fabricating a radio-frequency passive device according to the second aspect of the present invention;

FIG. FIG. 8 eine Meßanordnung zur Charakterisierung koplanarer Wellenleiterstrukturen; 8 is a measuring arrangement for characterization coplanar waveguide structures; und and

FIG. FIG. 9 einen Signalflußgraphen zur Extraktion von Leitungsparametern. 9 is a signal flow for the extraction of line parameters.

FIG. FIG. 1 zeigt schematisch ein Hochfrequenz- (HF-) Element gemäß dem ersten Aspekt, das aus einem Leiter 10, einem Isolator 12 und einem Halbleiter 14 besteht. 1 schematically shows a radio frequency (RF) element according to the first aspect, which consists of a conductor 10, an insulator 12 and a semiconductor fourteenth Der Leiter 10 kann entweder aus Metall, z. The conductor 10 may either be of metal, for. B. Aluminium, oder aus Polysilizium gebildet sein. As aluminum, or formed of polysilicon. Der Halbleiter 14 kann ein Siliziumhalbleiter sein, weshalb der Isolator 12 vorzugsweise als Siliziumoxid (Si0 2 ) ausgeführt ist. The semiconductor 14 may be a silicon semiconductor, which is why the insulator 12 is preferably a silicon oxide (Si0 2) is executed. Für Fachleute ist es jedoch offensichtlich, daß auch andere Leiter-Isolator-Halbleiter-Kon- figurationen in Verbindung mit der vorliegenden Erfindung verwendet werden können. However, those skilled, it is obvious that other conductor-insulator-semiconductor O configurations in connection with the present invention may be used. Ein passives Hochfrequenzelement, das die in FIG. A passive RF element in FIG. 1 gezeigte MOS-Struktur (MOS = Metall-Oxid-Halbleiter) aufweist, benötigt selbstverständlich eine Masseebene, welche beispielsweise als Rückseitenmetallisierung des Halbleiters 14 im Falle einer Mikrostreifenleitung oder als Masseebene auf dem Oxid 12 im Falle einer Koplanarleitung oder als eine andere Bezugsebene ausgeführt sein kann. 1 has MOS structure (MOS = metal-oxide-semiconductor) shown requires of course a ground plane, which for example be designed as a back-side of the semiconductor 14 in the case of a microstrip line or as a ground plane on the oxide 12 in the case of a coplanar line or as a different reference plane can. Dieser Sachverhalt ist selbstverständlich und daher in FIG. This situation is, of course, and therefore in FIG. 1 nicht gezeichnet. 1 is not drawn. Das passive HF-Element gemäß der vorliegenden Erfindung umfaßt ferner Anschlüsse 16a und 16b, die an dem Metall 10 bzw. an dem Halbleiter 14 angeordnet sind und als Einrichtung zum Anlegen einer Gleichspannung U dienen können. The passive RF element according to the present invention further comprises connectors 16a and 16b, which are arranged on the metal 10 and to the semiconductor 14 and can serve as means for applying a DC voltage U. Links in FIG. Left in FIG. 1 ist ferner die Bezugskoordinate x für die folgenden Figuren dargestellt, wobei darauf hingewiesen wird, daß sich der Wert x = 0 an der Grenzfläche zwischen dem Oxid 12 und dem Halbleiter 14 befindet. 1, the reference coordinate x is further illustrated in the following figures, it being noted that the value x = 0 is at the interface between the oxide 12 and the semiconductor fourteenth Für die im nachfolgenden beispielhaft dargelegte Berechnung und Beschreibung wird von einem Halbleitersubstrat ausgegangen, das eine Dicke in x-Richtung von lOOμm aufweist, während das Siliziumoxid 12 eine Dicke von 2,5μm aufweist, und die Metallisierung 10 0,5μm dick ist. For the example set forth in the subsequent calculation and description will be starting from a semiconductor substrate having a thickness in x-direction of lOOμm, while the silicon oxide 12 has a thickness of 2,5μm and the metallization 10 is 0.5 micron thick.

Wird die in FIG. Is depicted in FIG. 1 gezeigt Struktur hergestellt, werden Metall, Oxid und Halbleiter in Wechselwirkung miteinander gebracht. 1 prepared as shown structure, metal, oxide and semiconductor are brought into interaction. Da das Fermi-Potential im thermodynamischen Gleichgewicht in der gesamten Struktur das gleiche Niveau besitzen muß, tritt eine Bandkantenverbiegung ein. Since the Fermi potential in thermodynamic equilibrium throughout the structure must have the same level, joins a band edge offset bend. Im Bereich der Grenzschicht, die auch als "Interface" bezeichnet wird, zwischen dem Oxid und dem Halbleiter entsteht durch die Störung des Kristallaufbaus eine Anzahl unerlaubter Energie-Niveaus bzw. eine Anzahl von Zwischenschichtzuständen. In the region of the boundary layer, which is also referred to as "interface" between the oxide and the semiconductor has a number of unauthorized energy levels and a number of intermediate states layer caused by the disorder of the crystal structure. Ihre Ursache sind sogenannte Trap-Zentren, die als Akzeptor bzw. Donator wirken und somit in der Lage sind, frei bewegliche Elektronen zu binden. Your cause, so-called trap centers that act as acceptor and donor and thus are able to bind free electrons.

FIG. FIG. 2 zeigt den Potentialverlauf des in FIG. 2 shows the potential profile of the FIG. 1 gezeigten MIS-Übergangs bei einer angelegten Spannung U von OV für verschiedene Substratwiderstände und eine Grenzflächenla- dungsdichte von 2-10 11 cm ~2 . Shown MIS junction at an applied voltage of OV U for various substrate resistors and a Grenzflächenla- 1 dung density of 2-10 cm 11 ~ 2 only. Der in FIG. In FIG. 2 dargestellte Potentialverlauf für die Halbleitermaterialien mit den einzelnen spezifischen Widerständen entspricht dem Verlauf der spannungsmäßigen Differenz zwischen Eigenleitungs-Fer- mi-Niveau und Quasi-Fermi-Niveau des Halbleiters. Potential profile illustrated 2 for semiconductor materials having the different specific resistances corresponding to the characteristic of the voltage difference between moderate intrinsic conduction Fermi level, and quasi-Fermi level of the semiconductor. Das 0- Potential entspricht der Lage des Fermi-Niveaus von in- trinsischem (eigenleitendem) Silizium. The 0- potential corresponding to the position of the Fermi level of domestic trinsischem (intrinsic) silicon. Im Inneren des Halbleiters (x > 0) an der Stelle, an der ein paralleler Potentialverlauf vorhanden ist, ergeben sich durch die p-Dotierung des verwendeten Siliziums negative Werte. In the interior of the semiconductor (x> 0) at the point at which a parallel potential profile is present, resulting from the p-doping of the silicon used negative values. Verschiedene spezifische Substratwiderstände bedingen durch die unterschiedliche Grunddotierung eine Differenz in der Lage der jeweiligen Quasi-Fermi-Niveaus. Various specific substrate resistors cause by the different basic doping a difference in position of the respective quasi Fermi-levels. Eine Erhöhung des spezifischen Widerstands (Verringerung der p-Typ-Grunddo- tierung) führt folglich zu einer Annäherung an das O-Po- tential. An increase of resistivity (reduction in the p-type basic document orientation) thus leading to an approach to the O-PO potential.

Für die in FIG. For those in FIG. 2 vorgestellten Ergebnisse wurde eine Differenz des Kontaktpotentials zwischen Aluminium und dotiertem Silizium von 0,3 V zugrunde gelegt. 2 presented results were based on a difference in contact potential between aluminum and doped silicon of 0.3 V. Das Potential verläuft innerhalb des Metalls parallel zur Koordinatenachse. The potential extends within the metal parallel to the coordinate axis. Die eigentliche Kontaktspannung ergibt sich aus der Potentialdifferenz zwischen der Metallisierung und dem Halbleiterinneren. The actual contact stress results from the potential difference between the metallization and the semiconductor inside. Sie beträgt bei dem Material mit geringstem spezifischem Widerstand (10 Ωcm) 0,6 V und verringert sich bei Verwendung von hochohmigen (10 kΩcm) Ausgangssubstraten auf einen Wert von etwa 0,42 V. Da alle Oxid-Ladungen und Zwischenschichtzustände als Grenzflächen- ladungen in die hier vorgestellte Simulation einfließen, wird der eigentliche Oxid-Bereich als ladungsfrei betrachtet, weshalb hier ein linearer Anstieg des Potentials vorhanden ist. It is the material having the lowest resistivity (10 ohm-cm) 0.6 V, and is reduced when using high impedance (10 Kohms-cm) Output substrates to a value of about 0.42 V. Since all oxide charge and interlayer states charges as Interfacial included in the presented simulation, the actual oxide region is considered as a charge-free, and therefore a linear increase of the potential is present here. Im Silizium-Bereich in der Nähe des Oxids ist jedoch eine starke Krümmung des Potentialverlaufs festzustellen. In the silicon area in the vicinity of the oxide, however, it should be noted a strong curvature of the potential curve. Dies zeigt die Dominanz negativer Ladungen an. This indicates the dominance of negative charges.

Im Halbleiterinneren besitzt der spezifische Widerstand den Wert des Ausgangsmaterials. In the semiconductor inside the specific resistance has the value of the starting material. Mit Beginn der Raumladungszone in der Nähe des Oxids erhöht sich der spezifische Widerstand bis auf einen Maximalwert jp Itιaχ = l/σ m i n - Dieser Wert beträgt ca. 400 kΩcm. With the beginning of the space charge zone in the vicinity of the oxide, the resistivity increases to jp to a maximum value Itιaχ = l / σ m i n - This value is approximately 400 Kohms-cm. Der Halbleiter wird in diesem Bereich von frei beweglichen Ladungsträgern verarmt, während die fest im Kristallgitter verankerten Akzeptor-Ionen die Ladung des Halbleiters bestimmen. The semiconductor is depleted in this range of free mobile charge carriers, while the fixedly anchored in the crystal lattice acceptor ions determine the charge of the semiconductor. Bei einer weiteren Annäherung an die Grenzfläche zwischen Oxid und Halbleiter sinkt der spezifische Widerstand wieder in Folge des zunehmenden Anteils frei beweglicher Elektronen aufgrund der im Oxid vorhandenen positiven Ladungen. In another approach to the interface between the oxide semiconductor and the resistivity decreases again due to the increasing proportion of freely moving electrons due to the presence in the oxide positive charges. Im Bereich des Halbleiter-Interfaces kommt es im invertierten Bereich zu einem starken Anstieg der Leitfähigkeit, die bis zu fünf Größenordnungen über der Leitfähigkeit des Ausgangsmaterials liegen kann. In the field of semiconductor interfaces occurs in the inverted region to a sharp increase in conductivity, which can be up to five orders of magnitude above the conductivity of the starting material. Diese Inversionsschicht bestimmt maßgeblich die Ausbreitungsbedingungen für hochfrequente elektromagnetische Felder auf der MOS-Struktur von FIG. This inversion layer largely determines the propagation conditions for radio-frequency electromagnetic fields on the MOS structure of FIG. 1. 1.

Wie es bereits erwähnt wurde, wird zur Verhinderung der Ausbildung dieser Inversionsschicht innerhalb des Halbleitermaterials bei Standard-CMOS-Technologien eine Feldschwellen- Implantation durchgeführt, die gezielt für eine Verarmung der im Verbindungssystem auftretenden parasitären MOS- Struktur sorgt. As already mentioned, to prevent the formation of this inversion layer within the semiconductor material with standard CMOS technologies is a Feldschwellen- implantation performed that provides targeted for depletion of occurring in connection system parasitic MOS structure. Diese Maßnahme ist aus Eingangs genannten Gründen mit den hier verwendeten hochohmigen Substraten ungünstig bzw. nicht möglich. This measure is of input reasons mentioned unfavorably with those used here high-impedance substrates or impossible.

Gemäß der vorliegenden Erfindung ist jedoch durch gezielte Verarmung des Grenzflächenbereichs zwischen dem Oxid 12 und dem Halbleiter 14 eine signifikante Verringerung der Leitfähigkeit und damit eine Verbesserung der hochfrequenzrelevanten Eigenschaften der MOS-Struktur möglich. According to the present invention, however, the interface region between the oxide 12 and the semiconductor 14 is a significant reduction in the conductivity and thus an improvement in the high-frequency relevant properties of the MOS structure is possible through specific depletion. Dieser Verarmungsbereich, der durch die beginnende Akkumulation einerseits und andererseits durch die einsetzende Inversion begrenzt wird, wird somit erfindungsgemäß für das Betreiben passiver HF-Elemente vorzugsweise in Silizium-Technologie eingesetzt. This depletion region is limited by the onset of accumulation on the one hand and on the other hand by the onset of inversion, is thus preferably used in the invention for operating a passive RF elements in silicon technology.

FIG. FIG. 3 zeigt die ortsabhängigen Verteilungen der frei beweglichen Ladungsträger für verschiedene zwischen dem Leiter - 9 - ~ 3 shows the position-dependent distribution of the mobile charge carriers for different between the conductor - 9 - ~

10 und dem Halbleiter 14 angelegte Gleichspannungen. 10 and the semiconductor 14 applied DC voltages.

An dieser Stelle sei angemerkt, daß im Sinne dieser Anmeldung der Ausdruck "Gleichspannung" nicht strikt eine Gleichspannung meint. It should be noted that not strictly mean a direct voltage in the context of this application, the term "DC". Die "Gleichspannung" kann auch eine niederfrequente Spannung sein, deren Frequenz wesentlich kleiner als die Frequenz der elektromagnetischen Wellen ist, die sich auf den erfindungsgemäßen passiven Hochfrequenz-Bauelementen ausbreiten können. The "DC" can also be a low-frequency voltage whose frequency is much smaller than the frequency of electromagnetic waves that can propagate on the inventive passive high-frequency components. Wie es in der Praxis üblich ist, kann die "Gleichspannung" gemäß dieser Erfindung ebenfalls hochfrequente Rauschanteile enthalten, deren Wechselamplitude jedoch wesentlich geringer als die Gleich-Amplitude der Spannung ist . As is customary in practice, the "DC voltage" according to this invention also contain high-frequency noise components, but whose change amplitude is substantially less than the DC amplitude of the voltage.

Die Spannungswerte, die in FIG. The voltage values in FIG. 3 dargestellt sind, wurden zur Abschätzung des Verarmungsbereichs ausgewählt und führen erfindungsgemäß zu einer signifikanten Erhöhung des spezifischen Widerstands im Halbleiter im Vergleich zu dem Fall, bei dem keine Spannung angelegt ist. are 3, were selected for assessment of the depletion region and run according to the invention a significant increase of the resistivity in the semiconductor compared to the case where no voltage is applied. Es sei jedoch darauf hingewiesen, daß auch bei kleineren oder größeren Spannungen als den in FIG. It should be noted, however, that even with smaller or larger voltages than those shown in FIG. 3 gezeigten eine Erhöhung des spezifischen Widerstands der MOS-Struktur auftritt, weshalb dieselben ebenfalls im Bereich diese Erfindung liegen. 3 shown an increase in the resistivity of the MOS structure occurs, which is why the same also within the scope this invention. In Anlehnung an die in der Literatur weit verbreiteten Herleitungen zum Verhalten einer MIS-Struktur werden die Spannungen auf das Rückseitenpotential der Struktur bezogen. Following the widespread in the literature derivations on the behavior of a MIS structure, the stresses are based on the backside potential of the structure. Gemäß der Richtungskonvention von FIG. According to the convention direction of FIG. 1 führt somit eine negative Spannung U zu einer Verarmung einer Inversionsschicht zwischen dem Oxid 12 und dem Halbleiter 14, da die Inversionsschicht im wesentlichen aus Elektronen besteht, wobei der Halbleiter 14 leicht p-dotiert ist. 1, a negative voltage U leads to a depletion of an inversion layer between the oxide 12 and the semiconductor 14 because the inversion layer consists essentially of electrons, the semiconductor is 14 lightly p-doped. In einem Fall, bei dem das Oxid im wesentlichen lediglich negative feste Ladungen hat, wird die Inversion zwischen dem Oxid 12 und dem Halbleiter 14 zu einer Löcheransammlung führen, insbesondere, wenn der Halbleiter 14 n-dotiert ist. In a case where the oxide substantially only has a negative fixed charges, inversion between the oxide 12 and the semiconductor 14 will lead to an accumulation of holes, in particular, when the semiconductor 14 is n-doped. In diesem Fall sind selbstverständlich positive Spannungen U notwendig, um erfindungsgemäß eine Verarmung dieser Inversionsschicht zum Erreichen eines höheren spezifischen Widerstands des Halbleiters 14 nötig. In this case, of course, positive voltages U necessary according to the invention, a depletion of the inversion layer to achieve a higher specific resistance of the semiconductor 14 necessary. Aus FIG. From FIG. 3 ist ersichtlich, daß bei dem in dieser Anmeldung beschriebenen Beispiel der vorliegenden Erfindung bei einer Spannung von -23 V eine sehr hohe Elektronendichte zwischen dem Oxid 12 und dem Halbleiter 14 vorhanden ist. 3 it is seen that in the process described in this application example of the present invention has a very high electron density between the oxide 12 and the semiconductor 14 is present at a voltage of -23 V. Analog dazu ist die Löcherdichte bei diese Spannung sehr klein, wie es aus der rechten Zeichnung von FIG. Similarly, the hole density is very small at this voltage, as in the right drawing of FIG. 3 ersichtlich ist. 3 is visible. Wird die angelegte Spannung U negativer gemacht, so verringert sich die Elektronendichte, während gleichzeitig die Löcherdichte ansteigt. If the applied voltage U made more negative, the electron density decreases, while simultaneously increasing the hole density. Bei einer Spannung von etwa -24,25 V liegt der sogenannte Flachband-Fall vor. At a voltage of about -24.25 V to so-called flat-band case is. Die Elektronen- und Löcherdichten sind hier gegenüber ihrem Ausgangswert unverändert, wobei aus FIG. The electron and hole densities are here unchanged from its initial value, from FIG. 3 ersichtlich ist, daß der Ausgangswert der Elektronendichte 10 8 cm ~3 beträgt, während der Ausgangswert der Löcherdichte I0 12 cm -3 beträgt, da, wie es bereits erwähnt wurde, der Halbleiter 14 leicht p-dotiert ist. 3 is seen that the output value of the electron density is ~ 10 8 cm 3, while the output value of the hole density is 12 cm -3 I0, since, as has already been mentioned, the semiconductor 14 is lightly p-doped. Eine weitere Verringerung der angelegten Spannung U führt nun zu einem Ansteigen der Löcherkonzentration an der Grenzfläche zwischen dem Oxid 12 und dem Halbleiter 14 , wobei dieser Anstieg auch als Akkumulation oder Anreicherung bezeichnet wird. A further reduction of the applied voltage U now leads to an increase in the hole concentration at the interface between the oxide 12 and the semiconductor 14, wherein this increase is also referred to as an accumulation or enrichment.

FIG. FIG. 4 stellt den simulierten lokalen Verlauf des spezifischen Schichtwiderstands dar. Bei einer äußeren Spannung von -23 V (der Halbleiter ist gegenüber der Metallisierung 10 positiv vorgespannt) ist der spezifische Widerstand in Folge der Inversionsschicht im Interface-Bereich stark erniedrigt (in diesem Fall etwa 90 Ωcm) . 4 illustrates the simulated local course of the sheet resistivity. When an external voltage of -23 V (the semiconductor is biased positive with respect to the metallization 10) is the resistivity due to the inversion layer in the interface area greatly reduced (in this case about 90 ohm-cm). In der sich anschließenden Raumladungszone steigt der spezifische Widerstand auf den höchstmöglichen Wert P max = 400 kΩcm, um dann schließlich im ungestörten Halbleiter auf den für das Ausgangsmaterial typischen Wert von © = 10 kΩcm abzusinken. In the subsequent depletion region, the resistivity increases to the highest possible value P max = 400 Kohms-cm, and then finally in the undisturbed semiconductors typical of the raw material value of © = plummet 10 Kohms-cm.

Bei einer äußeren Spannung von -24 V dagegen werden bezüglich des Widerstands im Silizium für eine Ausbreitung hochfrequenter elektromagnetischer Felder optimale Verhältnisse erreicht. When an external voltage of -24 V on the other hand of the resistor in the silicon to achieve optimal conditions for propagation of high frequency electromagnetic fields with respect to. Hier besitzt der spezifische Widerstand bereits am Interface einen theoretischen Maximalwert J» max = 400 kΩcm, _ l χ _ Here, the resistivity has been on the interface a theoretical maximum value J 'max = 400 Kohms-cm, l _ _ χ

um dann im Halbleiterinneren auf den Ausgangswert von β = 10 kΩcm abzufallen. then drop = 10 Kohms-cm in the semiconductor inside to the initial value of β. Der Interface-Bereich ist in diesem Zustand optimal verarmt. The interface area is optimal impoverished in this state. Aus FIG. From FIG. 4 ist ersichtlich, daß innerhalb eines Bereichs von ca. 15μm durch Anlegen einer entsprechenden Gleichspannung eine wesentliche Verbesserung gegenüber dem ohnehin schon hochohmigen Halbleitermaterial 14 erreicht wird. 4 it is seen that a significant improvement over the already high-resistance semiconductor material 14 is reached within a range of about 15 microns by applying an appropriate DC voltage. Eine weitere Erhöhung der angelegten Spannung führt zu einer Erhöhung der Löcherdichte, während die Anzahl der frei beweglichen Elektronen sinkt. A further increase of the applied voltage leads to an increase of the hole density, while the number of free electrons decreases.

Passive Hochfrequenz-Elemente gemäß der vorliegenden Erfindung werden dem Bereich hohen Widerstands, dh niedriger Dämpfung, erfindungsgemäß nutzen, wobei insbesondere Ko- planarleitungen, integrierte Spulen sowie Interdigitalkon- densatoren zu nennen sind. Passive radio frequency elements according to the present invention will use the region of high resistance, that is, low attenuation according to the invention, in particular planar lines co-integrated coils and capacitors Interdigitalkon- be mentioned.

FIG. FIG. 5 zeigt das Dämpfungsverhalten eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung, nämlich das Dämpfungsverhalten einer Koplanarleitung. 5 shows the damping behavior of a preferred embodiment of the present invention, namely, the damping behavior of a coplanar line. Für die in FIG. For those in FIG. 5 dargestellte Messung wurden alle Metallbestandteile der Koplanarleitung, dh der innere Streifen sowie die äußeren Masseflächen, auf das gleiche Potential gelegt, um eine möglichst gleichmäßige Verteilung des statischen elektrischen Feldes, das durch Anlegen der Gleichspannung zwischen dem Metall und dem Halbleiter erzeugt wird, zu erreichen. Measurement shown 5 were all metal components of the coplanar line, that the inner strip and the outer ground planes, placed on the same potential in order to achieve the most uniform possible distribution of the static electric field is generated by applying the DC voltage between the metal and the semiconductor, , FIG. FIG. 5 unterstreicht, daß eine wesentliche Verringerung der Dämpfung, z. 5 emphasizes that a substantial reduction of the attenuation, for. B. bei einer Frequenz von 5 GHz von 0,27 dB/mm bei 0 V angelegter Spannung bis auf 0,1 dB/mm bei einer extern angelegten Spannung von etwa -30 V erreicht wird. B. applied at a frequency of 5 GHz 0.27 dB / mm at 0 V voltage is reached up to 0.1 dB / mm at an externally applied voltage of approximately -30 volts. FIG. FIG. 5 verdeutlicht ferner, daß bereits bei kleiner angelegter Spannung eine DämpfungsVerringerung der Koplanarleitung auftritt. 5 further shows that already at a low applied voltage, a damping reduction of the coplanar line occurs. Vorzugsweise werden Spannungen zwischen -10 V und -40 V angelegt, wobei jedoch darauf hingewiesen wird, daß auch kleinere Gleichspannungen bis zu 0 V sowie wesentlich größere Gleichspannungen bis zu -120 V angelegt werden können, wobei jedoch darauf geachtet werden muß, daß die Durchschlagsfestigkeit des Oxids und des Halbleiters berücksichtigt wird, um zum einen Lawineneffekte zu vermeiden, und - 12 - - Preferably voltages between -10 V and -40 V are applied, however, to be noted that even small direct voltages up to 0 V, as well as much larger DC voltages can be applied to -120 V to, but care must be taken that the dielectric strength the oxide and the semiconductor is taken into account to avoid an avalanche effect, and - 12 - -

zum anderen besonders eine irreversible Zerstörung der erfindungsgemäßen MOS-Struktur auszuschließen. on the other hand exclude particularly an irreversible destruction of the invention MOS structure.

Aus FIG. From FIG. 5 ist ferner ersichtlich, daß bei einer Spannung von etwa -30 V die Inversion im Halbleiter abgebaut ist, wonach die Dämpfung der Koplanarleitung wieder ansteigt, da derart hohe negative Spannungen zu einer Löcherakkumulation in dem GrenzSchichtbereich führen werden. 5 is further seen that at a voltage of about -30 V, the inversion is broken down in the semiconductor, whereby the damping of the coplanar line increases again, since such a high negative voltages will lead to an accumulation of holes in the boundary layer region. Wie es vorher erwähnt wurde, kann die negative Spannung zwischen der WaferRückseite, dh an dem Halbleiter 14, und allen Metallisierungen auf dem Oxid 12 angelegt werden. As mentioned previously, the negative voltage between the wafer back side, that are applied to the semiconductor 14, and all the metallizations on the oxide 12 may. Eine Verringerung der Dämpfung kann jedoch auch erreicht werden, wenn die Spannung zwischen der Wafer-Rückseite, dh dem Halbleiter 14 , und beispielsweise nur dem Innenleiter einer Koplanarleitung oder nur den Masseflächen der Koplanarleitung angelegt wird. However, a reduction of the attenuation can also be achieved if the voltage between the wafer back surface, that is applied to the semiconductor 14, and for example, only the inner conductor of a coplanar line, or only the ground planes of the coplanar line. Dasselbe trifft für integrierte Spulen zu, bei denen die integrierte Spulenstruktur und die umgebende Massefläche auf gleichem Potential oder auf unterschiedlichem Potential gehalten werden können. The same is true for integrated coils in which the integrated coil structure and the surrounding ground surface can be kept at the same potential or different potentials. Bei Interdigitalkondensa- toren ist es ebenfalls möglich, beide ElektrodenfingerStrukturen auf gleichem Potential zu halten. In Interdigitalkondensa- factors, it is also possible to keep both electrode finger structures at the same potential. Eine Verringerung der Dämpfung für elektromagnetische Wellen wird jedoch auch erreicht, wenn lediglich eine Fingerelektrode gegenüber der Wafer-Rückseite negativ vorgespannt wird. A reduction in the loss for electromagnetic waves is, however, also be achieved if only one finger electrode opposite the wafer back surface is negatively biased.

FIG. FIG. 6 zeigt schließlich die vier frequenzabhängigen Leitungsersatzschaltbildparameter, wobei von einem einfachen Leitungsersatzschaltbild ausgegangen wird, das aus einer Serienschaltung eines Widerstands und einer Induktivität sowie aus einer Parallelschaltung einer Kapazität und einem Leitwert besteht, wie es allgemein bekannt ist. 6 shows the four frequency-dependent line equivalent circuit parameters, it is assumed that a simple line equivalent circuit, consisting of a series circuit of a resistor and an inductor, and a parallel circuit of a capacitor and a conductivity, as is generally known. FIG. FIG. 6 zeigt die einzelnen Ersatzschaltbildparameter für verschiedene angelegte Spannungen zwischen 0 V und 28 V. Deutlich ist zu sehen, daß die seriellen Elemente, dh der Induktivitätsbelag sowie der Widerstandsbelag, im wesentlichen nicht durch die angelegte Spannung beeinträchtigt werden. 6 shows the individual equivalent circuit parameters for various applied voltages between 0 V and 28 V. It can be clearly seen that the serial elements, ie, the inductance and the resistance coating, are not substantially affected by the applied voltage. Dagegen weisen die Verläufe des Kapazitäts- und des Leitwertbelags eine signifikante Spannungsabhängigkeit auf. In contrast, the curves of the capacity and the Leitwertbelags have a significant voltage dependency. Durch Anlegen einer Gleichspannung zwischen dem Metall 10 und dem Halbleiter 14 einer Leiter-Isolator-Halbleiter-Struktur kann daher nicht nur die Dämpfung passiver Hochfrequenz-Bauelemente verringert, sondern auch eventuell auftretende Resonanzfrequenzen erhöht werden, um den Einsatzbereich von integrierten passiven Hochfrequenz-Bauelementen zu höheren Betriebsfrequenzen hin zu vergrößern. By applying a DC voltage between the metal 10 and the semiconductor 14 of a conductor-insulator-semiconductor structure, therefore, not only the attenuation of passive high-frequency components is reduced, but also any possible resonant frequencies can be increased to the range of use of integrated passive high-frequency components to to increase higher operating frequencies.

Passive HF-Elemente gemäß der vorliegenden Erfindung sowie Verfahren zum Betreiben passiver HF-Elemente gemäß der vorliegenden Erfindung ermöglichen somit eine wesentliche Verringerung der Dämpfung für elektromagnetische Wellen. Passive RF elements according to the present invention and methods of operating a passive RF elements according to the present invention thus permit a significant reduction in loss for electromagnetic waves. Insbesondere bei auf SIMOX-basierenden SOI-Prozessen ist die Verarmung der Inversionsschicht zwischen dem Halbleiter und dem Oxid außerordentlich wichtig, da eine üblicherweise eingesetzte Feldschwellenimplantation nicht möglich ist. Particularly in the case of SIMOX SOI-based processes, the depletion of the inversion layer between the semiconductor and the oxide is extremely important, because a field threshold implant usually used is not possible. Obwohl die für die passiven HF-Elemente gemäß der vorliegenden Erfindung verwendeten Halbleitersubstrate ebenfalls niederohmig sein können, zeigt sich der vorteilhafte Nutzen der vorliegenden Erfindung jedoch besonders bei hochohmigen Substraten (spezifischer Widerstand größer als 100 Ωcm) . Although the semiconductor substrates used for the RF passive elements according to the present invention may also have a low impedance, the advantageous benefits of the present invention, however, (resistivity greater than 100 ohm-cm) are presented particularly with high-ohmic substrates.

FIG. FIG. 7 zeigt ein Diagramm sequentieller Verfahrensschritte zum Herstellen eines passiven Hochfrequenzelements gemäß dem zweiten Aspekt der vorliegenden Erfindung. 7 is a diagram showing a sequential process steps for manufacturing a passive high-frequency element according to the second aspect of the present invention. Für das passive Hochfrequenz-Element gemäß dem zweiten Aspekt der vorliegenden Erfindung wird vorzugsweise die SIMOX-Technologie angewendet. For the passive high-frequency element according to the second aspect of the present invention, the SIMOX technology is preferably applied. SIMOX bedeutet Separation by Implantation of Oxygen. SIMOX means Separation by Implantation of Oxygen. Dies heißt, daß in einen Siliziu wafer hochbeschleunigte Sauerstoffatome geschossen werden, die entsprechend der gewählten Energie eine bestimmte Eindringtiefe in das Silizium erreichen. This means that are shot into a Siliziu wafer highly accelerated oxygen atoms reaching according to the selected energy, a certain penetration depth into the silicon. Das Kristallgefüge in der Si-Oberflache wird dabei weitgehend zerstört. The crystal structure of the Si surface is largely destroyed. Durch einen Ausheilschritt bei sehr hoher Temperatur, welche beispielsweise zwischen 1000°C und 1375°C und vorzugsweise in einem Bereich zwischen 1250°C bis 1350°C liegt, wird das Kristallgefüge wieder hergestellt. By an annealing step at very high temperature which is, for example, between 1000 ° C and 1375 ° C and preferably in a range between 1250 ° C to 1350 ° C, the crystal structure is restored. Gleichzeitig tritt der Effekt auf, daß der Sauerstoff mit Si reagiert und sich unter der Si-Oberflache eine Si0 2 -Schicht bildet. Simultaneously, the effect occurs that the oxygen reacts with Si and a Si0 2 layer forms at the Si surface. Das besondere dabei ist, daß die Grenzfläche zwischen dem Silizium und dem Siliziumdioxid sehr deutlich ausgebildet ist, und mit der Grenzfläche von Si mit einer durch Oxidation hergestellten Si0 2 -Schicht vergleichbar ist. The process is special in that the interface between the silicon and the silicon dioxide is clearly formed, and 2 layer is similar to the interface of Si with a solution prepared by oxidation Si0. Wie es nachfolgend deutlicher wird, kann aufgrund dieser Vergleichbarkeit die Grenzfläche zwischen der begrabenen Siliziumdioxidschicht und dem Siliziumsubstrat als Isolator- Halbleiter-Übergang betrachtet werden, wie auch in Verbindung mit dem ersten Aspekt der vorliegenden Erfindung dargelegt und ausgeführt wurde. As will be apparent below, the basis of this comparison, the interface between the buried silicon dioxide layer and the silicon substrate can be regarded as insulator semiconductor junction, as has been set out also in conjunction with the first aspect of the present invention and executed. Die Betrachtungen sind also auch im Falle einer begrabenen Siliziumoxidschicht anwendbar. Thus, the considerations are also applicable in the case of a buried silicon oxide layer.

Für Hochfrequenzschaltungen ist diese begrabene Oxidschicht sehr vorteilhaft, weil dadurch parasitäre Kapazitäten, z. For high frequency circuits this buried oxide layer is very advantageous because parasitic capacities such. B. der Source- und Draingebiete zum Halbleitersubstrat (oder Si-Bulk) wesentlich reduziert werden können. As the source and drain regions can be significantly reduced (or Si-bulk) to the semiconductor substrate. Aus diesem Grund verwendet man auch hochohmige Wafer, welche spezifische Widerstände bis zu 10 kΩcm haben können, wie es bereits eingangs erwähnt wurde. For this reason, high-resistance wafer having specific resistances can have up to 10 Kohms-cm, as already mentioned above is used.

Gemäß dem ersten Aspekt der vorliegenden Erfindung wurde durch Anlegen einer geeigneten Gleichspannung ein weites Verarmungsgebiet unter der Si-Oberflache erzeugt, um die unerwünscht vorhandenen Ladungsansammlungen, welche bis zu einer Inversion führen konnten, zu reduzieren, um den spezifischen Widerstand bzw. die Dämpfung aufgrund der in diesen Bereichen höheren Leitfähigkeit zu eliminieren. According to the first aspect of the present invention, a wide depletion region was produced under the Si surface, to reduce the undesirable existing charge accumulations which could lead to an inversion, to meet the specific resistance or the attenuation due to by applying an appropriate DC voltage to eliminate higher conductivity in these areas. Bei höherer Substratdotierung ist diese Ausdehnung der Raumladungszone wesentlich kleiner, weshalb der technisch ausnutzbare Effekt gegenüber einer Verwendung sehr hochohmiger Substrate deutlich geringer wird. At higher substrate doping this expansion of the space charge zone is much smaller, so the technically exploitable effect against a very high-ohmic substrates use is far less. Gemäß dem zweiten Aspekt wird nun ein schwach dotierter Halbleiterbereich unter dem Isolator erzeugt, um den Effekt des Anlegens der Gleichspannung gewissermaßen fest in das passive Element einzubauen. According to the second aspect, a lightly doped semiconductor region is now generated under the insulator to incorporate the effect of the application of the DC voltage to a certain extent determined in the passive element. Daher gelten alle vorher gemachten Überlegungen bezüglich der Auswirkung der Gleichspannung auf die Zwischenschichtladungen ebenfalls für den zweiten Aspekt. Therefore all the considerations previously made with respect to the impact of the DC voltage also apply to the intermediate layer charges for the second aspect. Allgemein gesagt kann somit im wesentlichen jeder spezielle Spannungswert durch eine geeignete Wahl der Dotierungsparameter für den dotierten Bereich unter dem Isolator imitiert werden. Generally speaking therefore be imitated substantially any specific voltage value by a suitable choice of the doping parameters of the doped region under the insulator.

Der erste Schritt von FIG. The first step of FIG. 7 zeigt ein Roh-HalbleiterSubstrat 14, welches vorzugsweise aus Silizium ist. 7 shows a raw semiconductor substrate 14, which is preferably made of silicon. Dieses wird mittels Sauerstoffimplantation 20 behandelt, um die erwähnte begrabene Oxidschicht zu erzeugen. This is treated by implantation of oxygen 20 to produce the above-mentioned buried oxide layer. Diese Oxidschicht ist mit 22 im 2. Teilbild von FIG. This oxide layer with 22 in the second frame of FIG. 7 bezeichnet. 7 designates. Über der Oxidschicht hat sich bei dem beschriebenen SIMOX-Prozeß durch Ausheilung des Si-Kristalls ein dünner Siliziumfilm 24 gebildet. Over the oxide layer, a thin silicon film 24 has been formed in the described SIMOX process by annealing of the Si crystal. Die begrabene Si0 2 -Schicht ist beispielsweise 400 nm dick, während der Siliziumfilm 24 eine Dicke von lediglich 100 nm haben wird. The buried Si0 2 layer is, for example 400 nm thick, while the silicon film 24 will have a thickness of only 100 nm. In den Gebieten des Halbleiterwafers bzw. des Halbleitersubstrats 14, wo später Wellenleiter, Spulen oder Kondensatoren als passive Hochfrequenzbauelemente erzeugt werden sollen, wird nun eine selektive Oxidation des Siliziumfilms durchgeführt, womit derselbe nun zusammen mit der begrabenen Siliziumoxidschicht eine dickere Siliziumoxidschicht bildet, welche dem Isolator 12 von FIG. In the areas of the semiconductor wafer or the semiconductor substrate 14 where later waveguides, coils or capacitors are to be produced as a passive RF components, selective oxidation of the silicon film is now carried out, whereby the same now forms together with the buried silicon oxide layer, a thicker silicon oxide layer to the insulator 12 of FIG. 1 entspricht. 1 corresponds. Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird nun unter dem Isolator 12 eine schwach dotierte Halbleiterschicht gebildet, um auch ohne Anlegen einer Gleichspannung eine Verarmung der Zwischenschichtladungen zwischen dem Isolator 12 und dem Halbleitersubstrat 14 zu erreichen. According to the second aspect of the present invention, a lightly doped semiconductor layer is formed under the insulator 12 is now in order to achieve a depletion of the intermediate layer charges between the insulator 12 and the semiconductor substrate 14 without applying a DC voltage. Bei der beschriebenen Prozeßfolge in SIMOX-Technologie wird hier als Dotierungsart der p-Typ gewählt. In the described process sequence in SIMOX technology, the p-type is selected here as a doping type. Insbesondere wird die schwach dotierte p " -Siliziumschicht 24 mittels einer Borimplantation erzeugt. Die Dotierungskonzentration liegt vorzugsweise im Bereich von 10 11 - 10 13 cm' 2 . Die Borimplantation soll mit hoher Energie stattfinden, wobei die Energie im Bereich 200 ... 1000 keV liegen muß, damit eine Implantation durch den Isolator 12, in diesem Fall also das Siliziumoxid, stattfinden kann. Durch die Dicke der schwach dotierten Schicht und besonders durch die Dotierungskonzentration kann im wesentlichen jeder Ladungszustand erreicht werden, der auch durch Anlegen einer Spannung erhalten werden kann. Vorteilhaft an dem passiven Hochfrequenzelement, das bezüglich des Teilbilds 4 von FIG. 7 lediglich noch eine Metallisierung benötigt, ist, daß keine Gleichspannung angelegt werden muß, sondern daß die Bandverbiegung im Si an der Siθ 2 ~Grenzflache durch die Dotierung des schwach p-dotierten Bereichs 24 eingestellt werden kann. An dieser Stelle sei angemerkt, daß die Darste In particular, the weakly doped p "silicon layer 24 is produced by means of a boron implantation, the doping concentration is preferably in the range of 10 11 -.. 10 13 cm -2 The boron implantation is to take place with high energy, the energy in the range 200 ... 1000 keV must lie, so therefore an implantation through the insulator 12, in this case, the silicon oxide take place. Due to the thickness of the lightly doped layer, and especially by the doping concentration substantially each charge state can be achieved, which can also be obtained by applying a voltage to the radio-frequency passive element which only needs an metallization with respect to the sub-picture 4 of FIG. 7,. advantage is that no DC voltage must be applied, but that the band bending in the Si in the SiO 2 ~ boundary surface by the doping of the lightly p- doped region 24 can be set. At this point it should be noted that the Darste llung eines SIMOX-Prozesses lediglich beispielhaft ist, da die Siliziumtechnologien einen hohen Reifegrad erreicht haben. Settin g a SIMOX process is exemplary only, since the silicon technologies have reached a high level of maturity. Fachleute werden erkennen, daß die gezielte Verarmung von Zwischenschichtladungen bei Hochfrequenzelementen auch mit anderen Halbleitersystemen erreicht werden können, wobei dann andere Parameter bzw. Stoffe zur Implantation bzw. zur Erzeugung des Isolators eingesetzt werden müssen. Skilled persons will appreciate that the targeted depletion of intermediate layer charges at high frequency elements can also be achieved with other semiconductor systems, in which case other parameters or substances for implantation or for generating the insulator must be used.

FIG. FIG. 8 zeigt eine Meßanordnung zur Charakterisierung passiver Hochfrequenzelemente, in diesem Beispiel von koplanaren WellenleiterStrukturen. 8 shows a measuring arrangement for the characterization of passive radio frequency elements, in this example of the coplanar waveguide structures. Die linke Hälfte von FIG. The left half of FIG. 8 zeigt einen bekannten Netzwerkanalysator, mit dem das erfindungsgemäße Verfahren zum Bestimmen von charakteristischen Eigenschaften eines passiven Hochfrequenzbauelements gemäß einem weiteren Aspekt der vorliegenden Erfindung durchgeführt werden können. 8 shows a known network analyzer, with the method of the invention for determining characteristics of a passive high-frequency component can be carried out according to a further aspect of the present invention. Der Netzwerkanalysator weist zusätzlich eine Gleichspannungsquelle U auf, um erfindungsgemäß an die ko- planare Wellenleiterstruktur verschiedene Spannungen anlegen zu können, derart, daß eine Verarmung von Zwischenschichtladungen zwischen dem Halbleitersubstrat und dem darauf gebildeten Isolator erreicht werden kann. The network in addition comprises a DC voltage source U in order to create the present invention to the co-planar waveguide structure different voltages such that a depletion of interlayer charges between the semiconductor substrate and the insulator formed thereon can be achieved.

Die rechte Hälfte von FIG. The right half of FIG. 8 zeigt eine vergrößerte schematische Draufsicht auf die Meßspitzenanordnung zur Transmissionsmessung. 8 is an enlarged schematic plan view of the Meßspitzenanordnung for transmission measurement. In der Mitte befindet sich die Koplanarleitung als Beispiel für ein Hochfrequenzelement, welche links und rechts von Netzwerkanalysator-Meßspitzen kontaktiert ist. In the middle of the coplanar line is an example of a high frequency element which is contacted by network analyzer probe tips left and right. Bei dem hier dargestellten Fall handelt es sich um eine sog. ON-Wafer-Messung. In the case shown here is a so-called. ON-wafer measurement. Bei solchen Messungen ist durch die Wahl koplanarer Meßköpfe von einer sehr guten Anpassung der Feldverteilungen auszugehen. In such measurements coplanar measuring heads is to start from a very good adaptation of the field distributions by choice. Für die Untersuchungen zur Charak- - - For the studies on the charac- - -

terisierung des Leitungsverhaltens wird nun der in FIG. ization of the line behavior is now in FIG. 8 gezeigte Meßaufbau eingesetzt. Test setup shown 8 used. Während der Messungen wird eine Gleichspannungsquelle eingesetzt, um die Eigenschaften der Koplanarleitungen bei den jeweiligen Gleichspannungswerten durch Ermittlung ihrer Vierpolparameter und vorzugsweise ihrer Streuparameter zu bestimmen. During the measurements, a DC voltage source is used to determine the properties of the coplanar with the respective DC voltage values by determining their quadripole parameters and preferably their scatter parameters. Die Bestimmung der entsprechenden Leitungsparameter erfolgt dann direkt aus den Meßwerten. The determination of the appropriate line parameters are then directly from the measured values.

FIG. FIG. 9 zeigt einen Signalflußgraphen zur Extraktion der Leitungsparameter. 9 shows a signal flow for the extraction of the line parameters. Bei der Ermittlung der Leitungsparameter wird im Falle der koplanaren Leitung von einem symmetrischen Reflexionsverhalten eines Wellenleiters ausgegangen. In determining the line parameter is considered in the case of the coplanar line of a symmetrical reflection behavior of a waveguide. Dies bedeutet, daß die beiden Streuparameter S und S 22 gleich sind. This means that the two scattering parameters S 22 and S are equal. Diese Eigenschaft kann bei der Durchführung der Messungen auch zur Überprüfung der Adaptierungsgüte verwendet werden. This property can be used in carrying out the measurements and to verify the adaptation goodness. Aufgrund des reziproken Verhaltens S 21 = S 12 sind zwei der vier ermittelten Streuparameter voneinander unabhängige komplexe Größen, die zur Berechnung der komplexen Leitungsparameter r und r genutzt werden können. Because of the reciprocal behavior S 21 = S 12, two of the four scattering parameters determined are independent complex sizes that can be used to calculate the complex line parameters r and r. Unter der Kenntnis der Leitungslänge ergeben sich die beiden Parameter folgendermaßen: the two parameters result as follows by the knowledge of the line length:

Figure imgf000019_0001

1 + s{. 1 + {s. - . -. - O»t_-s?_-l) a -**?ι - O 't_-s _- l) a -? ** ι?

_.S 21 _.S 21

Der hier angegebene komplexe Reflexionsfaktor r steht durch Z w = 50 Ω (1 + r)/(l - r) in direktem Zusammenhang mit dem das Anpassungsverhalten der Leitung charakterisierenden Wellenwiderstand Z w . The specified here complex reflection coefficient r is by Z w = 50 Ω (1 + r) / (l - r) in direct connection with the adaptation of the behavior of the line characterizing impedance Z w. Die Dämpfung einer Leitung ergibt sich, wie es bekannt ist, als Realteil der Ausbreitungskonstante r. The attenuation of a line results, as it is known as a real part of the propagation constant r.

Das erfindungsgemäße Meßverfahren, das ebenso wie das Verfahren zum Betreiben des passiven HF-Elements sowie das passive HF-Element an sich auf der Erkenntnis basiert, daß eine gezielte Verarmung der Zwischenschichtladungen erreicht werden kann, um schaltungsrelevante Eigenschaften zu verbessern, ist auf alle bekannten Methoden zur Bestimmung von Materialparametern über CV-Abhängigkeiten anwendbar. The measuring method according to the invention, which is based, like the method for operating the RF passive element, and the RF-passive element itself on the recognition that a selective depletion of the intermediate layer charges can be achieved to improve circuit-relevant properties, is applicable to all known methods for determination of material parameters on CV-dependencies applicable. Während bekannte CV-Messungen insbesondere bei hochohmigen Substraten mit großen Meßfehlern behaftet sind, ergeben CV-Messungen auch ein integrales Bild des Übergangs. While known CV measurements are subject in particular in high-impedance substrates with large measurement errors, CV measurements give also an integral image of the transition. Die erfindungsgemäßen Meßverfahren sind jedoch besonders empfindlich auf die Beschaffenheit des Materials unmittelbar unter dem Oxid und erlauben somit eine differentielle Analyse dieses Bereiches. However, the measuring method according to the invention are particularly sensitive to the nature of the material immediately below the oxide and thus allow differential analysis of this range. Bevorzugte charakteristische Eigenschaften, die aus den Vierpolparametern ermittelt werden können, sind insbesondere die Dämpfung, der Verkürzungsfaktor und der Wellenwiderstand für Leitungen und die Güte für Spulen oder Kondensatoren. Preferred characteristics that can be determined from the Vierpolparametern, in particular the damping, the velocity factor and the characteristic impedance for cables and the quality of coils or capacitors.

Citas de patentes
Patente citada Fecha de presentación Fecha de publicación Solicitante Título
EP0464453A1 *18 Jun 19918 Ene 1992Kabushiki Kaisha ToshibaMIS type capacitor having reduced change in capacitance when biased in forward and reverse directions
FR2525778A1 * Título no disponible
US4604304 *3 Jul 19855 Ago 1986Rca CorporationProcess of producing thick layers of silicon dioxide
US5173835 *15 Oct 199122 Dic 1992Motorola, Inc.Voltage variable capacitor
Otras citas
Referencia
1 *A. HÜRRICH ET AL.: "SOI-CMOS technology with monothically integrated active and pasive RF devices on high resistivity SIMOX substrates", PROCEEDINGS 1996 IEEE INTERNATIONAL SOI CONFERENCE, October 1996 (1996-10-01), pages 130- - 131, XP002069620
Clasificaciones
Clasificación internacionalH01L29/94
Clasificación cooperativaH01L29/94
Clasificación europeaH01L29/94
Eventos legales
FechaCódigoEventoDescripción
14 May 1999AKDesignated states
Kind code of ref document: A1
Designated state(s): JP US
14 May 1999ALDesignated countries for regional patents
Kind code of ref document: A1
Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE
10 Jun 1999DFPERequest for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
14 Jul 1999121Ep: the epo has been informed by wipo that ep was designated in this application
29 May 2000WWEWipo information: entry into national phase
Ref document number: 1997947037
Country of ref document: EP
31 Ago 2000WWWWipo information: withdrawn in national office
Ref document number: 1997947037
Country of ref document: EP