WO2000007419A1 - Procede de production d'un substrat souple - Google Patents

Procede de production d'un substrat souple Download PDF

Info

Publication number
WO2000007419A1
WO2000007419A1 PCT/JP1999/004067 JP9904067W WO0007419A1 WO 2000007419 A1 WO2000007419 A1 WO 2000007419A1 JP 9904067 W JP9904067 W JP 9904067W WO 0007419 A1 WO0007419 A1 WO 0007419A1
Authority
WO
WIPO (PCT)
Prior art keywords
flexible substrate
film
metal
resin
substrate according
Prior art date
Application number
PCT/JP1999/004067
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Hishinuma
Hideyuki Kurita
Ryo Ito
Masayuki Nakamura
Original Assignee
Sony Chemicals Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp. filed Critical Sony Chemicals Corp.
Priority to US09/744,572 priority Critical patent/US6643923B1/en
Priority to EP99933149A priority patent/EP1104226A1/en
Publication of WO2000007419A1 publication Critical patent/WO2000007419A1/ja
Priority to US10/640,401 priority patent/US7053312B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

明細書
フレキシブル基板製造方法 技術分野
本発明はフレキシブル基板の技術分野にかかり、 特に、 微細な金属バン プを形成できるフレキシブル基板の製造方法と、 その方法で製造したフレ キシブル基板に関する。
背景技術
近年では、 半導体装置の小型化が増々求められており、 チップ状態の半 導体装置を搭載できるフレキシブル基板が重要視されている。
図 4 ( a )〜図 4 ( d )は、 従来技術のフレキシブル基板の製造工程図で ある。 その製造方法を、 製造工程図に沿って順次説明すると、 先ず、 ポリ イ ミ ドフィルム 1 1 1上に銅箔を貼り付けた後、 銅箔をパターユングし、 銅配線 1 1 2を形成する（図 4 ( a ) )。
次に、 ポリイ ミ ドフィルム 1 1 1表面にレーザ光 1 1 4 を照射し（図 4 ( b ) )、 所定径の開口部 1 1 5を開ける （図 4 ( c ) )。 この状態では開口部 1 1 5底部に銅配線 1 1 2表面が露出しており、 次いで、 銅配線 1 1 2裏 面を樹脂フィルム 1 1 7で保護した状態で銅メ ツキを行う と、 開口部 1 1 5内に銅が成長し、 金属バンプ 1 1 6が形成される。
そのフレキシブル基板 1 1 0にチップ状態の半導体素子を実装する場合、 金属バンプ 1 1 6上に異方導電性フィルムを配置し、 半導体素子のボンデ ィングパッ ドを、 異方導電性フィルムを介して金属バンプ 1 1 6に当接さ せ、 圧着すると、 半導体素子内部の回路は、 異方導電性フィルム及び金属 バンプ 1 1 6を介して、 銅配線 1 1 2に接続される。 上記のようなフレキシブル基板 1 1 0の場合、 薄く、 軽く、 且つ、 折り 曲げ自在であることから実装の自由度が高く、 近年盛んに用いられている。
しかしながら、 上記のようにレーザ光 1 1 4を用いて開口部 1 1 5を形 成する場合、 開口部 1 1 5底面に露出した金属配線 1 1 2表面にポリイ ミ ドフィルム 1 1 1の残渣が残ってしま う。 そのため、 開口部 1 1 5を形成 した後、 薬液に浸漬し、 残渣の除去を行っているが、 開口部 1 1 5が微細 化するに従い、 薬液が開口部 1 1 5内に入りずらく なり、 残渣が除去しず らく なる。
残渣が除去できない場合、 開口部 1 1 5毎に銅の析出速度が異なってし まい、 均一な金属バンプ 1 1 6を形成できなく なる。
また、 堅牢なポリイ ミ ドフィルム 1 1 1にレーザ光 1 1 4を照射して開 口部 1 1 5を形成しているため、 微細な開口部 1 1 5 ( 4 0 μ πι〜 5 0 μ m程度）を形成すると、 開口径がばらつき、 その結果、 形成される金属バ ンプ 1 1 6の径ゃ高さにばらつきを生じ、 半導体素子との接触不良が発生 するという問題がある。
更に、 近年では開口部 1 1 5の一層の微細化が求められているが、 高出 力のレーザ光 1 1 4のスポッ ト径を絞るのが難しく 、 4 0 // mより も小径 の開口部 1 1 5を形成できない。 発明の開示
本発明は上記従来技術の不都合を解決するために創作されたものであり' その目的は、 微細な金属バンプを精度よく形成できる技術を提供すること にめる。
上記課題を解決するために、 本発明は、 金属箔上に、 露光、 現像により パターニングされたマスクフィルムを形成し、 前記マスク フィルムの開口 部底面に露出する前記金属箔上に金属バンプを成長させている。 また、 その場合に、 本発明は、 前記金属バンプを成長させた後、 前記マ スクフィルムを除去し、 前記金属箔の前記金属バンプが形成されている表 面に液状の樹脂原料を塗布して樹脂原料の被膜を形成した後、 硬化処理し、 前記樹脂原料の被膜を樹脂フィルムに変化させている。
また、 その場合に、 本発明は、 前記樹脂原料の被膜を複数の被膜を積層 させて構成することができる。
本発明において、 前記樹脂原料の被膜を複数の被膜を積層させて構成す る場合は、 少なく とも最上層の被膜に熱可塑性を有する被膜を用いること ができる。
また、 本発明は、 前記金属箔上の前記樹脂原料の被膜は、 その表面を前 記金属バンプの高さより も低く形成することができる。
また、 本発明は、 前記金属バンプの前記樹脂フィルム表面からの高さを 3 5 μ m以下にすることができる。
また、 本発明は、 前記樹脂原料の被膜の表面部分をエッチングした後、 前記硬化処理を行う ことができる。
また、 本発明は、 前記樹脂原料にポリイ ミ ド前駆体を含有する液を用い、 前記樹脂フィルムをポリイ ミ ドで構成させることができる。
また、 本発明は、 前記樹脂フィルムを形成した後、 前記金属箔を裏面側 から部分的にエッチングし、 パターニングされた金属配線を形成すること ができる。
その場合には、 前記金属配線の裏面に支持フィルムを形成した後、 金属 箔のエッチングを行う ことができる。
さらに、 本発明は、 前記支持フィルムを部分的にエッチングした後、 前 記金属配線の所望部分を露出させることができる。
また、 前記金属バンプ上に半導体チップのボンディングランドを当接さ せ、 加熱しながら押圧することで、 前記樹脂フィルムの接着性を発現させ、 前記半導体チップを前記フレキシブル基板に貼付することができる。
本発明のフレキシブル基板は、 以上説明したフレキシブル基板製造方法 によって製造されている。
その場合、 本発明のフ レキシブル基板は、 前記金属バンプ上に少なく と も半導体素子が接続されたものを含んでいる。
本発明は上記のように構成されており、 金属バンプを有するフレキシブ ル基板を製造するフレキシブル基板製造方法と、 その方法によって製造さ れるフレキシブル基板である。
本発明では、 金属箔上に露光可能な ドライフィルム又はレジス ト膜を貼 付又は成膜し、 露光、 現像によってパターニングし、 マスクフィルムを形 成している。
そのマスクフィルムの開口部底面には金属箔が露出しており、 金属箔裏 面を保護した状態でメ ッキ液に浸漬すると、 金属箔の露出部分に金属バン プが成長する。
このマスクフィルムの開口部は、 フォ ト リ ソグラフ工程によって形成さ れているので、 微細な開口部を精度よく形成することができる。 従って、 金属バンプの大きさ、 高さも均一に成長させることができる。
次いで、 金属バンプが形成されている側の金属箔表面に液状の樹脂原料 を塗布し、 乾燥処理等によって樹脂原料の被膜を形成した後、 加熱等の硬 化処理により、 樹脂原料の被膜を樹脂フィルムに変化させると、 微細な金 属バンプが形成された側の金属箔表面を樹脂フィルムで覆う ことができる c 樹脂原料の被膜の厚みは、 金属バンプの高さより も薄く しておく と、 特に 後処理をしなくても、 金属バンプ上部が樹脂フィルム表面上から突き出せ る場合がある。
また、 金属バンプ上端部に樹脂原料が付着している場合、 硬化処理によ り、 金属バンプ表面にも樹脂フィルムが形成されてしまうが、 研磨やエツ チング等によって金属バンプ表面を露出させることができる。
ェツチングの場合、 硬化処理を行う前の樹脂原料の被膜の状態で行う と、 金属バンプ先端部が露出した状態で、 樹脂フィルムを形成することができ る。
このよ うな樹脂フィルムは、 可撓性を有していれば、 熱硬化性のもの、 熱可塑性のもの、 それらを積層したもののいずれでもよい。 耐久性や信頼 性の面からは、 樹脂原料にポリイ ミ ド前駆体を用い、 硬化処理によってポ リイ ミ ドフィルムを形成することが望ましい。
樹脂フィルムを形成した後、 金属箔の裏面を露出させ、 ドライフィルム ゃフォ トレジス ト等をマスクにしてエッチングすると、 銅配線が得られる。 次いで、 裏面に支持フィルムを形成すると、 銅配線が保護され、 絶縁性が 確保されたフレキシブル基板を得ることができる。
このよ うな樹脂フィルムを形成する際、 樹脂原料の被膜を積層させ、 多 層構造の樹脂フィルムを構成させることができる。 樹脂フィルムの最上層 が熱可塑性樹脂で構成されている場合には、 熱可塑性樹脂フィルムは加熱 すると接着性が発現するので、 半導体素子等を貼付するための異方導電性 フィルムが不要になる。
支持フィルムはシー ト状のフィルムを貼付してもよいし、 前記述べたよ うな樹脂原料液を塗布し、 硬化させて形成してもよい。 さらに、 支持フィ ルムをパターニングし、 金属配線の所望領域を部分的に露出させ、 他のフ レキシブル基板との接続部を形成したり、 ワイャ一ボンディングの接続部 分を形成してもよい。
金属バンプは、 電解メ ツキ法によって成長させるため、 大きく成長させ るほど、 バンプ高さのバラツキもおおきく なる。 実験では、 樹脂フィルム 表面上に突き出された部分の高さが 4 0 μ mの場合、 ± 5〜士 7 μ πα程度 のバラツキがあるのに対し、 3 5 μ m以下の場合は土 3 μ m程度のバラッ キに納まる。 半導体チップ等の可撓性のない被着体を金属バンプに接続す る場合、 歩留まりには、 バンプ高さより もバラツキの方が大きな影響を与 んる。 図面の簡単な説明
図 1 ( a )〜図 1 ( p )は本発明方法の一例を説明するための工程図であ る。
図 2は、 金属バンプ及び金属配線の斜視図である。
図 3 ( a )は、 樹脂原料の被膜を形成した状態の金属バンプ及びその近傍 の表面顕微鏡写真である。 図 3 ( b )は、 その金属バンプの断面顕微鏡写真 である。 図 3 ( c )は、 樹脂フィルムを形成した状態の金属バンプ及びその 近傍の表面顕微鏡写真である。 図 3 ( d )は、 その金属バンプの断面顕微鏡 写真である。
図 4 ( a )〜図 4 ( d )は、 従来技術のフレキシブル基板の製造方法を説 明するための工程図である。 発明を実施するための最良の形態
本発明を図面を用いて説明する。
図 1 ( a )〜図 1 ( p )は、 本発明方法を説明するための工程図である。 図 l ( n )の符号 2は、 その工程によって製造された本発明の一例のフレキ シブル基板であり、 図 l ( p )の符号 3 0は、 そのフレキシブル基板 2に半 導体チップ 3 1が接続された状態のフ レキシブル基板を示している。
図 1 ( a )を参照し、 先ず、 金属箔 1 1 (ここでは厚み 1 8 μπιの圧延銅 箔を用いた）を用意し、 裏面に保護ブイルム 1 2を貼付し、 表面に、 紫外 線露光可能なマスクフィルム（旭化成（株）製ドライフィルム ： S P G— 1 5 2 ) 1 3を貼付する （マスクフィルム 1 3の貼付条件は、 ここでは温度 1 3 0 °C、 ライ ンスピー ド 2 m/分で行った） （図 1 ( b ) )。
次に、 所定パターンが形成されたガラスマスクを用いてマスクフィルム 1 3を露光（露光光強度 1 0 0 m J ) し、 薬液で現像し、 後述する複数の金 属バンプ 1 6に対応する位置に、 開口部 1 5をそれぞれ形成した（図 1 ( c ) )。 このときの開口部 1 5の直径は、 マスクのパターン直径が 3 0 μ 〜 5 0 μ πιの円に対し、 ± 2. 5 / mの精度、 高さは ± 2 // mの精度で形 成できた。
次に、 全体を銅メ ツキ用の電解液に浸漬し、 電流を流すと、 開口部 1 5 底面に露出した金属箔 1 1表面に銅が成長し、 金属バンプ 1 6が形成され た（図 1 ( d ) )。 現像後の開口部 1 5の底部に露出した金属箔 1 1表面に は残渣が無く、 清浄な表面が露出しているので、 多数の開口部 1 5上の金 属バンプ 1 6の高さは精度良く一致させることができる。
次に、 アルカ リ を用い、 マスクフィルム 1 3 と保護フイルム 1 2を除去 する（図 1 ( e ) )。 この状態では金属箔 1 1表面に茸形状の金属バンプ 1 6が複数個直立しており、 金属箔 1 1裏面にキヤリアフィルム 1 8を貼付 し（図 1 ( f ) )、 次いで、 金属箔 1 1表面にポリイ ミ ド前駆体から成る樹 脂原料を塗布し、 乾燥してポリイ ミ ド前駆体から成る樹脂原料の被膜 2 0 を形成する （図 1 ( g ) )。
この樹脂原料の被膜 2 0は、 金属バンプ 1 6上及びその近傍で盛り上が るが、 金属バンプ 1 6から離れた位置では平坦になる。 平坦な部分の厚み は金属バンプ 1 6の高さより薄く形成し、 金属バンプ 1 6 の先端が樹脂原 料の被膜 2 0上の平坦な部分から突き出るようにしておく。
樹脂原料を 1回塗布するだけでは、 得られる樹脂原料の被膜 2 0が薄す ぎる場合は、 形成された樹脂原料の被膜 2 0上に、 更にポリイ ミ ド前駆体 から成る樹脂原料を塗布、 乾燥し、 樹脂原料の被膜を積層させるとよい。 図 1 ( h )の符号 2 1は、 樹脂原料の被膜 2 0上に積層された 2層目の樹脂 原料の被膜を示している。 ここでは、 上層の樹脂原料の被膜 2 1は下層の 樹脂原料の被膜 2 0 と異なり、 熱可塑性のものを用いている。
この状態の金属バンプ 1 6付近の表面顕微鏡写真を図 3 ( a )に示す。 ま た、 断面顕微鏡写真を図 3 ( b )に示す。 この金属バンプ 1 6先端部は樹脂 原料の被膜 2 0、 2 1で覆われている。
次に、 樹脂原料の被膜 2 0、 2 1の上方位置からアルカ リ溶液をスプレ 一にて噴霧し、 表面をエッチングする。 ここでは 2 5 °C、 2 0秒間の嘖霧 で表面を 2 μ〜 5 μ πιエッチングし、 金属バンプ 1 6先端部を露出させる (図 l ( i ) )。 なお、 アルカ リ溶液の噴霧ではなく、 プラズマク リーナに よるエッチングでもよレ、。
次に、 裏面のキヤリァフィルム 1 8を剥離した後、 加熱（ 2 8 0 °C 1 0 分）すると、 樹脂原料の被膜 2 0、 2 1が硬化され、 金属箔 1 1表面に、 2層構造のポリイ ミ ドフィルムから成る樹脂フィルム 2 3が形成される (図 1 ( j ) )。
この状態の金属バンプ 1 6の表面顕微鏡写真を図 3 ( c )に、 断面顕微鏡 写真を図 3 ( d )に示す。 図 3 ( c )、 図 3 ( d )では分かりにくいが、 金属 バンプ 1 6先端部表面は露出している。 樹脂フィルム 2 3 の上層は熱可塑 性を有しているため、 半導体素子等を貼付するための異方導電性フイルム は不要である。
金属箔 1 1 の裏面に感光性樹脂フィルムを貼付し、 その感光性樹脂フィ ルムを露光、 現像して所定形状にパターニングし、 マスクフィルム 2 4を 形成する （図 1 ( k ) )。 次いで、 エッチングにより、 そのマスクフィルム 2 4のパターンを金属箔 1 1 に転写し、 金属配線 2 5を形成する （図 1 山）。
この金属配線 2 5は、 細長の配線部分 2 5 aと、 金属バンプ 1 6裏面に 位置する大面積の接続部分 2 5 bとを有しており、 金属バンプ 1 6は、 接 続部分 2 5 b及び配線部分 2 5 3を介して、 外部端子や I C等に接続できる よ うになっている。
マスクフィルム 2 4を除去し（図 1 ( m ) )、 露出した金属配線 2 5 の裏 面にポリイ ミ ド前駆体を塗布、 乾燥し、 感光性レジス トを用い、 接続部分 2 5 bが露出するようにパターンユングする。 次いで加熱し、 金属配線 2 5裏面にポリイ ミ ドから成る支持フィルム 2 6を形成すると、 フレキシブ ル基板 2が得られる （図 1 ( n ) )。 このフ レキシブル基板 2の金属バンプ 1 6の、 樹脂フィルム 2 3表面からの高さ Hは、 3 5 m以下になってい る。
フレキシブル基板 2は、 金属配線 2 5表面及び裏面は、 それぞれ樹脂フ イルム 2 3、 支持フィルム 2 6によつて保護されており、 金属バンプ 1 6 先端部が樹脂フィルム 2 3表面から突き出されている。 また、 接続部分 2 5 bの裏面 2 7は露出した状態になっている。
図 2はポリイ ミ ドフィルム 2 3、 2 6を図示しない状態の金属配線 2 5 及び金属バンプ 1 6の斜視図である。
次に、 上記構成のフレキシブル基板 2上に半導体チップを搭载する工程 について説明する。
図 1 ( o )は、 フレキシブル基板 2上に半導体チップ 3 1 を搭載する前の 状態を示している。 この半導体チップ 3 1表面にはアルミニウム薄膜から 成るボンディングパッ ド 3 2が複数個露出しており、 フレキシブル基板 2 に形成された金属バンプ 1 6は、 各ボンディングパッ ド 3 2 と面する位置 に配置されている。
この半導体チップ 3 1の各ボンディングパッ ド 3 2を金属バンプ 1 6に 当接させ、 半導体チップ 3 1 をフレキシブル基板 2に押しつけると、 金属 バンプ 1 6間に露出する樹脂フィルム 2 3が、 半導体チップ 3 1表面に密 着する。 半導体チップ 3 1 を押しっける際、 半導体チップ 3 1又はフレキシブル 基板 2を加熱すると、 樹脂フィルム 2 3に接着性が発現し、 半導体チップ 3 1 はフレキシブル基板 2に接着される。
その状態で冷却すると、 ボンディングパッ ド 3 2 と金属バンプ 1 6 との 間の電気的接続性が維持された状態で半導体チップ 3 1はフレキシブル基 板 2に固定される。 図 l ( p )の符号 3 0は、 半導体チップ 3 1が固定され た状態のフレキシブル基板を示している。
このフレキシブル基板 2の接続部分 2 5 bには、 同様の構成の他のフレ キシブル基板 2の金属バンプ先端を 1 6当接させ、 そのフレキシブル基板 2の樹脂フィルム 2 3 の接着力によ り 、 フレキシブル基板 2同士を接続す ることもできる。
下記表 1に、 フレキシブル基板 2のバンプ 1 6上に I Cチップ（半導体 チップの一種である。 ）を接続した場合と、 フレキシブル基板 2同士を接 続させた場合（バンプ 1 6 と接続部分 2 5 bの裏面 2 7を接続させた場合） の、 バンプ高さと接続不良の関係を示す。 P C T (フ。 シャ-クッカ テスト）の条件 は、 1 2 1 °C、 2気圧、 2 4時間である。 3 5 111以下の高さでは？ 。 丁 後でも不良ポイントは発生しておらず、 全て合格している。
表 1 バンプ高さと接続結果
Figure imgf000012_0001
以上説明したように、 本発明のフ レキシブル基板 2では、 金属バンプ 1 6を形成した後、 樹脂フィルムを形成しており、 レーザ光を用いて樹脂フ イルムに開口部を形成する必要がない。 従って、 微細な金属バンプを精度 良く形成することができる。 上記の金属バンプ 1 6を形成する際には、 メ ツキにより銅を成長させて いたが、 他の金属を用いることも可能である。 また、 金属箔 1 1 について も、 銅に限定されるものではない。 樹脂フィルム 2 3、 2 6は 1層構造で も 2層構造でもよく 、 また、 その材質についても、 ポリイ ミ ドに限定され るものではない。
なお、 銅から成る金属バンプ 1 6表面はメ ツキ等により、 金の被膜（膜 厚 1 ！!〜 2 β m程度）を形成しておく ことが望ましい。 その金属バンプ 1 6に、 異方導電性フィルム等を介してチップ状の半導体素子を接続すると、 回路部品を作製することができる。
また、 接続部分 2 5 bには、 他のフ レキシブル基板に形成された金属バ ンプを接続すると、 フレキシブル基板同士を接続できる。 従って、 本発明 のフレキシブル基板は複数枚を積層させることができるよ うになっている。 産業上の利用可能性
微細な金属バンプを精度良く形成することができる。
また、 レーザ光を用いないので、 所望形状の開口部を形成することがで きる （例えば四角形、 六角形等）。
バンプ高さを 3 5 μ m以下にしたので、 バンプ高さのバラツキが少なく なり、 I Cチップ等の可撓性を有さない半導体チップを接続する場合に不 良が少なく なる。

Claims

1 . 金属箔上に、 露光、 現像によりパターユングされたマスクフィルムを 形成し、
前記マスクフィルムの開口部底面に露出する前記金属箔上に金属バンプ を成長させることを特徴とするフレキシブル基板製造方法。
2 . 前記金属バンプを成長させた後、 前記マスクフィルムを除去し、 前記金属箔の前記金属バンプが形成されている表面に液状の樹脂原料を 塗布し、 樹脂原料の被膜を形成した後、 硬化処理し、 前記樹脂原料の被膜 を樹脂フィルムに変化させることを特徴とする請求の範囲第 1項記載のフ レキシブル基板製造方法。
3 . 前記樹脂原料の被膜は複数の被膜が積層されていることを特徴とする 請求の範囲第 2項記載のフレキシブル基板製造方法。
4 . 前記樹脂原料の被膜の、 少なく とも最上層の被膜は熱可塑性を有する ことを特徴とする請求の範囲第 3項記載のフレキシブル基板製造方法。
5 . 前記金属箔上の前記樹脂原料の被膜は、 その表面を前記金属バンプの 高さより も低く形成することを特徴とする請求の範囲第 2記載のフレキシ ブル基板製造方法。
6 . 前記金属バンプの前記樹脂フィルム表面からの高さは、 3 5 μ πι以下 にしたことを特徴とする請求の範囲第 2項記載のフレキシブル基板製造方 法。
7 . 前記金属バンプ上に半導体チップのボンディングラン ドを当接させ、 加熱しながら押圧し、 前記樹脂フィルムの接着性を発現させ、 前記半導 体チップを前記フレキシブル基板に貼付することを特徴とする請求の範囲 第 4項記載のフレキシブル基板製造方法。
8 . 前記金属バンプ上に半導体チップのボンディングラン ドを当接させ、 加熱しながら押圧し、 前記樹脂フィルムの接着性を発現させ、 前記半導 体チップを前記フレキシブル基板に貼付することを特徴とする請求の範囲 第 6項記載のフレキシブル基板製造方法。
9 . 前記樹脂原料の被膜の表面部分をェツチングした後、 前記硬化処理を 行う ことを特徴とする請求の範囲第 2項記載のフレキシブル基板製造方法。
1 0 . 前記樹脂原料にポリイ ミ ド前駆体を含有する液を用い、
前記樹脂フィルムをポリィ ミ ドで構成させることを特徴とする請求の範 囲第 2項記載のフレキシブル基板製造方法。
1 1 . 前記樹脂フィルムを形成した後、 前記金属箔を裏面側から部分的に エッチングし、 パターニングされた金属配線を形成することを特徴とする 請求の範囲第 2項記載のフレキシブル基板製造方法。
1 2 . 前記金属配線の裏面に支持フィルムを形成することを特徴とする請 求の範囲第 1 1項記載のフレキシブル基板製造方法。
1 3 . 前記支持フィルムを部分的にエッチングし、 前記金属配線の所望部 分を露出させることを特徴とする請求の範囲第 1 2項記載のフレキシブル 基板製造方法。
1 4 . 金属箔と、 前記金属箔上に形成された金属バンプとを有するフレキ シブル基板であって、
前記金属箔の前記金属バンプが形成された面には、 液状の樹脂原料が塗 布された後、 硬化されて形成された樹脂フィルムを有するフレキシブル基 板。
1 5 . 前記樹脂原料の被膜の少なく とも表面は熱可塑性を有している請求 の範囲第 1 4項記載のフレキシブル基板。
1 6 . 前記樹脂フィルムの前記金属箔上の高さは、 前記金属バンプの前記 金属箔上の高さより も低く されている請求の範囲第 1 5項記載のフ レキシ ブル基板。
1 7 . 前記金属バンプ先端は前記樹脂フィルム上に露出された請求の範囲 第 1 6項記載のフレキシブル基板。
1 8 . 前記金属バンプの前記樹脂フィルム上からの高さは 3 5 μ πι以下に された請求の範囲第 1 6項記載のフレキシブル基板。
1 9 . 半導体チップのボンディングラン ドが前記金属バンプに当接された 状態で、 前記半導体チップが前記樹脂フィルムに貼付されている請求の範 囲第 1 5項記載のフレキシブル基板。
2 0 . 半導体チップのボンディングランドが前記金属バンプに当接された 状態で、 前記半導体チップが前記樹脂ブイルムに貼付されている請求の範 囲第 1 8記載のフ レキシブル基板。
2 1 . 前記樹脂原料には、 ポリイ ミ ド前駆体が用いられた請求の範囲第 1 4項記载のフ レキシブル基板。
2 2 . 前記金属箔は前記樹脂フィルムが形成された後、 パターニングされ、 金属配線が形成された請求の範囲第 1 4項記載のフレキシブル基板。
2 3 . 前記金属配線の裏面には、 支持フィルムが設けられた請求の範囲第 2 2項記載のフレキシブル基板。
2 4 . 前記支持フィルムはパターユングされ、 前記金属配線表面が部分的 に前記支持フィルムの開口部分に露出された請求の範囲第 2 3項記載のフ レキシブル基板。
PCT/JP1999/004067 1998-07-29 1999-07-29 Procede de production d'un substrat souple WO2000007419A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/744,572 US6643923B1 (en) 1998-07-29 1999-07-29 Processes for manufacturing flexible wiring boards
EP99933149A EP1104226A1 (en) 1998-07-29 1999-07-29 Production method for flexible substrate
US10/640,401 US7053312B2 (en) 1998-07-29 2003-08-14 Flexible wiring boards

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP21446398 1998-07-29
JP10/214463 1998-07-29
JP11195822A JP2000106482A (ja) 1998-07-29 1999-07-09 フレキシブル基板製造方法
JP11/195822 1999-07-09

Related Child Applications (4)

Application Number Title Priority Date Filing Date
US09744572 A-371-Of-International 1999-07-29
US09/744,572 A-371-Of-International US6643923B1 (en) 1998-07-29 1999-07-29 Processes for manufacturing flexible wiring boards
US10/640,401 Division US7053312B2 (en) 1998-07-29 2003-08-14 Flexible wiring boards
US10/640,272 Division US6848176B2 (en) 1998-07-29 2003-08-14 Process for manufacturing flexible wiring boards

Publications (1)

Publication Number Publication Date
WO2000007419A1 true WO2000007419A1 (fr) 2000-02-10

Family

ID=26509368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/004067 WO2000007419A1 (fr) 1998-07-29 1999-07-29 Procede de production d'un substrat souple

Country Status (4)

Country Link
US (3) US6643923B1 (ja)
EP (1) EP1104226A1 (ja)
JP (1) JP2000106482A (ja)
WO (1) WO2000007419A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935480B2 (ja) * 1998-07-29 2007-06-20 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル基板製造方法
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
TWI239685B (en) * 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
US7012017B2 (en) * 2004-01-29 2006-03-14 3M Innovative Properties Company Partially etched dielectric film with conductive features
US7291795B2 (en) * 2004-04-01 2007-11-06 Arie Maharshak Flexible printed circuits with many tiny holes
JP4487875B2 (ja) * 2005-07-20 2010-06-23 セイコーエプソン株式会社 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
TWI339087B (en) 2007-04-18 2011-03-11 Ind Tech Res Inst Stretchable flexible printed circuit (fpc) and fabricating method thereof
US8031477B2 (en) * 2008-02-15 2011-10-04 Optoelectronics Co., Ltd. System and method for coupling a lens to a printed circuit
CN101971088B (zh) * 2008-02-15 2013-11-20 Opto电子有限公司 用于将透镜耦接到印刷电路的系统和方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US10015888B2 (en) * 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9064880B2 (en) 2012-12-28 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Zero stand-off bonding system and method
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
WO2015118951A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 樹脂多層基板および部品モジュール
CN108027290B (zh) * 2015-09-30 2020-07-21 日立汽车系统株式会社 力学量测定装置
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
CN108684134B (zh) * 2018-05-10 2020-04-24 京东方科技集团股份有限公司 线路板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112274A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd バンプを備えた回路基板及びその製造法
JPH07183646A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 実装用配線板およびこれを用いた実装方法
JPH0831871A (ja) * 1994-07-11 1996-02-02 Ibiden Co Ltd 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JPH09102658A (ja) * 1995-10-03 1997-04-15 Nippon Mektron Ltd 可撓性回路基板及びその製造法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556317B2 (ja) * 1973-06-20 1980-02-15
EP0368262B1 (en) * 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
JP2749461B2 (ja) * 1991-05-29 1998-05-13 京セラ株式会社 多層回路基板及びその製造方法
JPH05121863A (ja) * 1991-07-02 1993-05-18 Taiyo Ink Seizo Kk プリント配線板の製造方法
JPH0582944A (ja) * 1991-09-20 1993-04-02 Hitachi Chem Co Ltd 配線形成法
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
JPH06204651A (ja) * 1992-12-28 1994-07-22 Canon Inc 回路基板と電気回路部品との接続方法
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP2867209B2 (ja) * 1993-08-27 1999-03-08 日東電工株式会社 フレキシブル回路基板と接触対象物との接続方法およびその構造
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
JPH07131138A (ja) * 1993-11-05 1995-05-19 Fujikura Ltd フレキシブルプリント配線板の製造方法
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
JPH08148825A (ja) * 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法
US5536677A (en) * 1994-12-01 1996-07-16 Motorola, Inc. Method of forming conductive bumps on a semiconductor device using a double mask structure
WO2004093183A1 (ja) * 1995-03-17 2004-10-28 Atsushi Hino フィルムキャリアおよびこれを用いた半導体装置
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
US5674595A (en) * 1996-04-22 1997-10-07 International Business Machines Corporation Coverlay for printed circuit boards
JPH104121A (ja) * 1996-06-13 1998-01-06 Kyocera Corp 半導体装置の製造方法
JP2830852B2 (ja) * 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
JPH10135599A (ja) * 1996-10-30 1998-05-22 Fujikura Ltd フレキシブルプリント配線板の製造方法
JP3261064B2 (ja) * 1997-03-24 2002-02-25 日本メクトロン株式会社 半導体装置用可撓性回路基板の製造法
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
JPH1117315A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法
JPH1117331A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法
JP3881751B2 (ja) * 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112274A (ja) * 1992-09-25 1994-04-22 Nippon Mektron Ltd バンプを備えた回路基板及びその製造法
JPH07183646A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 実装用配線板およびこれを用いた実装方法
JPH0831871A (ja) * 1994-07-11 1996-02-02 Ibiden Co Ltd 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JPH09102658A (ja) * 1995-10-03 1997-04-15 Nippon Mektron Ltd 可撓性回路基板及びその製造法

Also Published As

Publication number Publication date
US20040045737A1 (en) 2004-03-11
US7053312B2 (en) 2006-05-30
JP2000106482A (ja) 2000-04-11
US20040045157A1 (en) 2004-03-11
US6643923B1 (en) 2003-11-11
EP1104226A1 (en) 2001-05-30
US6848176B2 (en) 2005-02-01

Similar Documents

Publication Publication Date Title
WO2000007419A1 (fr) Procede de production d'un substrat souple
TWI399148B (zh) 電路板焊接墊結構及其製法
KR100688823B1 (ko) 고밀도 기판의 제조방법
KR100771030B1 (ko) 범프가 부착된 배선회로기판 및 그 제조방법
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP3197540B2 (ja) 基板素片、及びフレキシブル基板
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP3701807B2 (ja) 基板製造方法、及び基板
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP4083350B2 (ja) バンプ付きメンブレンリングの製造方法
JP2004319660A (ja) 回路基板用部材および回路基板の製造方法
JP2018010931A (ja) 配線基板及びその製造方法
JP3935480B2 (ja) フレキシブル基板製造方法
TWI610414B (zh) Ic載板、具有該ic載板的封裝結構及其製作方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JP3565750B2 (ja) フレキシブル配線板、電気装置、及びフレキシブル配線板の製造方法。
JP2005011918A (ja) 配線基板及びその製造方法
JP2005142267A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2004207265A (ja) 樹脂フィルム貼合わせ多層配線基板
JPH05291743A (ja) プリント回路基板の製造方法
JP2000216183A (ja) 接着剤層付きの突起状電極付き配線材料の製造方法
JPH0437187A (ja) 電子回路基板の製造方法
JP2003258406A (ja) 回路基板用部材および回路基板の製造方法
JPH10294542A (ja) ブラインドビア付基板、およびその製造方法とこの基板を用いて得たチップキャリアー
JP2006049742A (ja) テープキャリアの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999933149

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09744572

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999933149

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999933149

Country of ref document: EP