WO2000035014A1 - Method for producing an integrated switching circuit - Google Patents

Method for producing an integrated switching circuit Download PDF

Info

Publication number
WO2000035014A1
WO2000035014A1 PCT/DE1999/003928 DE9903928W WO0035014A1 WO 2000035014 A1 WO2000035014 A1 WO 2000035014A1 DE 9903928 W DE9903928 W DE 9903928W WO 0035014 A1 WO0035014 A1 WO 0035014A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor wafer
adhesive
connection contacts
substrate
conductor tracks
Prior art date
Application number
PCT/DE1999/003928
Other languages
German (de)
French (fr)
Inventor
Klemens Ferstl
Thies Janczek
Achim Neu
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2000035014A1 publication Critical patent/WO2000035014A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Definitions

  • the invention relates to a method for producing an integrated circuit and to a semiconductor wafer with substrate areas that can be used in a method according to the invention.
  • the method according to the invention provides the following steps: providing a semiconductor wafer with substrate areas on which integrated circuits with connection contacts are formed,
  • connection contacts are located in the area of the conductor tracks
  • the invention is based on the basic idea that adhesive is applied to the leadframe and / or to the semiconductor wafer using a printing process.
  • the adhesive is preferably in a pasty form. Electrically conductive, heat-conducting or also insulating adhesives, for example based on epoxy, can be used, which form a thermoset.
  • thermoplastic materials as an adhesive is also envisaged.
  • the leadframe is preferably already in a fully processed form in which it is punched out and provided with corresponding galvanic surfaces. In special surface areas intended for contacting a silver coating can be arranged.
  • a stencil printing technique or an offset printing technique can be used to glue on conductor tracks of the leadframe, both a positive offset printing technique and a negative offset printing technique being usable. It is also conceivable to use a stamp printing process to apply the adhesive. It is also possible to use a dispensing process for applying the adhesive, but this takes longer to produce than printing processes, since each individual conductor track must be seen separately and coated with adhesive.
  • the adhesive is applied in a thickness which is greater than approximately 40 ⁇ m before curing. This ensures that damage to the surface of the semiconductor chip is avoided during further processing.
  • a minimum distance between the leadframe and the surface of the semiconductor chip is maintained after assembly, so that no or only a small amount of unwanted parasitic capacitance builds up.
  • the distance between the conductor tracks of the lead frame and the surface of the semiconductor chip is preferably at least 15 ⁇ m after the lead frames have been applied to a substrate region.
  • the adhesive layer when applied to the leadframe must therefore be thicker by at least the amount of plastic deformation during the application of the leadframe to the semiconductor chip.
  • the method according to the invention provides particularly reliable integrated circuits since the conductor tracks of the leadframe completely coexist in the area of the semiconductor chip
  • Glue are coated.
  • the molding compound therefore no longer needs to fill the space between the leadframe and the semiconductor chip. This prevents the formation of cavities when the substrate area is covered with a plastic housing.
  • integrated circuits produced using the method according to the invention function particularly reliably. This is attributed to the fact that when the substrate areas are enveloped with a
  • the method according to the invention in which the lead frame and / or the substrate area is printed with adhesive, furthermore offers the advantage that the tools used for printing are available almost 100 times cheaper and in a significantly shorter time than punching tools which are suitable for the
  • Blowholes are thereby avoided when enveloping the substrate area with a plastic housing, in particular because the adhesive layer is thickest in the middle of the conductor tracks of the leadframe.
  • the adhesive therefore spreads outward from the center line of the conductor track to the substrate area.
  • the finished lead frame is only partially coated with adhesive.
  • a "dry" die-bond process can be carried out.
  • the adhesive is applied in a pasty state and the solvent is expelled by a subsequent heating process. This gives you a solid, resilient surface that only reveals its adhesive properties when exposed to heat.
  • a “wet” process is also conceivable, in which epoxy resins are used as adhesives. In these processes, it is advantageous to ensure that the adhesive surface as well as the equipment used is very clean, in particular if there is a gap between the application of the adhesive and the die-bonding, ie. H. the lead frame is applied to the substrate area over a longer period of time.
  • the invention has proven to be particularly advantageous if the adhesive is not applied to the lead frame, but rather to the substrate area of a semiconductor wafer, since difficulties in the treatment of the lead frame in connection with adhesive are then avoided.
  • the electrically conductive adhesive can be designed as a thermoplastic or a thermosetting plastic and can also have a solvent.
  • the substrate areas with adhesive are particularly advantageous to print the substrate areas with adhesive as long as they are still components of a are only semiconductor wafers.
  • the semiconductor waver has the advantage that there is great dimensional accuracy.
  • the semiconductor wafer can be printed across the surface, so that a high throughput can be achieved in the method according to the invention.
  • a stencil printing process can be carried out particularly easily on a semiconductor wafer.
  • the invention also provides for the step of separating the semiconductor waveguide into the substrate region, specifically before the
  • Step of applying the lead frame to the substrate areas or after If the semiconductor wafer is separated into the substrate areas before the leadframes are applied to the substrate areas, there is the particular advantage that those substrate areas which have faulty electrical circuits can be rejected. This can reduce the number of rejects in the process according to the invention.
  • the method according to the invention can also have the step of connecting the conductor tracks of the leadframe to the connection contacts of the substrate regions by providing connecting wires.
  • the step of enveloping the individual substrate areas, each with a plastic housing, is provided.
  • the invention is also implemented in a semiconductor wafer with substrate areas on which integrated electrical circuits are formed.
  • an adhesive that can be processed in a printing process is applied in the area of the connection contacts, in which a lead frame is later to be provided.
  • the substrate areas can have printable areas which are designed in such a way that they have a reduced sensitivity to mechanical loads.
  • the semiconductor waver can furthermore have sawing lines which separate the semiconductor substrate regions from one another.
  • FIG. 1 shows a plan view of a region of a semiconductor wafer according to the invention in a state during its manufacture
  • FIG. 2 shows a region of a further semiconductor wafer according to the invention in a state during its manufacture
  • FIG. 3 shows a cross section through a substrate region of the semiconductor wafer from FIG. 2 in a later production step.
  • FIG. 1 shows a plan view of an area of a semiconductor wafer 1, on which chips 3 separated from one another by saw lines 2 are formed. For the sake of clarity, only one chip 3 is provided with a reference number. The chips 3 are structured with electrical circuits, not shown in this view, which are accessible via connection contacts 4. For the sake of clarity, only one connection contact 4 of the total of five connection contacts 4 is provided with a reference number.
  • an adhesive strip 5 is printed in the area of the connection contacts 4, in such a way that the adhesive strip 5 extends from the surface of the connection contact 4 to an edge region of the chip 3.
  • the extension of the adhesive strip 5 in a direction transverse to its extension direction between the connection contact 4 and an edge region of the chip 3 is made smaller than that of the connection contact 4.
  • a leadframe (not shown in this view) is applied to the chip 3, conductor tracks of the leadframe being placed in conductor track regions 6 on the chip 3.
  • the conductor track areas 6 are delimited with dashed lines.
  • the conductor tracks are then connected to the connection contact 4 via the adhesive strip 5.
  • the chips 3 of the semiconductor wafer 1 are separated and placed in a plastic housing (not shown in this view).
  • FIG. 2 shows an area of a semiconductor wafer 10 in plan view.
  • the semiconductor waver 10 has chips 12 separated from one another by sawing lines 11, only one of which is provided with a reference number in this view.
  • connection contacts 13 electrical circuits (not shown) are formed on the top of the chip 12, which can be supplied with electrical signals via connection contacts 13 are.
  • an adhesive strip 14 is applied using a printing process, in such a way that it extends from an area next to the connection contact 13 to an adjacent edge area of the chip 12.
  • Conductor tracks of a lead frame are applied to the adhesive strips 14 in a subsequent manufacturing step, so that they come to lie in each case in a conductor track area 15, which is indicated by broken lines.
  • This manufacturing step is carried out in the state in which the chip 12 is manufactured, as shown in FIG.
  • conductor tracks 16 are applied to the adhesive strips 14 and connecting wires 17 are produced between the connection contacts 13 and the conductor tracks 16 using a wirebonding process.

Abstract

The invention relates to a method for producing an integrated switching circuit in which a semiconductor wafer is fitted with substrate regions (12), on which integrated circuits comprising terminal contacts (13) are configured. The semiconductor wafer is also fitted with lead frames having conducting paths (16). To this end, an adhesive (14) is firstly deposited on the semiconductor wafer (12) in the vicinity of the terminal contacts (13) while using a printing method such as stencil printing or offset printing. The lead frames are subsequently deposited on the substrate regions (12).

Description

Beschreibungdescription
Verfahren zur Herstellung eines integrierten SchaltkreisesMethod of making an integrated circuit
Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten Schaltkreises sowie einen Halbleiterwaver mit Substratbereichen, der in einem erfindungsgemäßen Verfahren verwendbar ist.The invention relates to a method for producing an integrated circuit and to a semiconductor wafer with substrate areas that can be used in a method according to the invention.
Im Stand der Technik sind Verfahren zur Herstellung von integrierten Schaltkreisen bekannt, bei denen ein Substratbereich eines Halbleiterwavers bzw. ein Halbleiterchip mit einem Leadframe verbunden werden. Im Bezug auf die Lage des Halbleiterchips zum Leadframe ist es möglich, den Halbleiterchip entweder so auf dem Leadframe anzuordnen, daß seine unstrukturierte Rückseite zum Leadframe weist (COL = "Chip on Lead") oder so, daß seine strukturierte Vorderseite zum Leadframe weist (LOC = "Lead on Chip") . In allen Fällen wird angestrebt, eine dauerhafte, mechanische Verbindung zwischen Halbleiterchip und Leadframe herzustellen, damit Folgeprozesse wie irebonding und Molding fehlerfrei durchlaufen werden können. Sowohl beim COL-Prozeß als auch beim LOC-Prozeß ist es notwendig, daß die Lage von Leadframe und Halbleiterchip zueinander dauerhaft fixiert ist, damit eine zuverläs- sige Arbeitsweise der integrierten Schaltung über ihre gesamte vorgesehene Lebensdauer gewährleistet ist.Methods for producing integrated circuits are known in the prior art, in which a substrate region of a semiconductor wafer or a semiconductor chip are connected to a lead frame. With regard to the position of the semiconductor chip in relation to the leadframe, it is possible to arrange the semiconductor chip either on the leadframe in such a way that its unstructured rear side faces the leadframe (COL = "Chip on Lead") or in such a way that its structured front side faces the leadframe (LOC = "Lead on Chip"). In all cases, the aim is to establish a permanent, mechanical connection between the semiconductor chip and the leadframe so that subsequent processes such as irebonding and molding can be carried out without errors. Both in the COL process and in the LOC process, it is necessary that the position of the leadframe and semiconductor chip is permanently fixed to one another so that the integrated circuit can operate reliably over its entire intended service life.
Die bekannten Techniken weisen den Nachteil auf, daß sie mit hohem Aufwand durchgeführt werden müssen, wenn zuverlässige Ergebnisse erreicht werden sollen.The known techniques have the disadvantage that they have to be carried out with great effort if reliable results are to be achieved.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Herstellung eines integrierten Schaltkreises bereitzustellen, mit dem sich zuverlässig arbeitende integrierte Schaltungen herstellen lassen. Weiterhin soll ein Halbleiterwaver bereit- gestellt werden, der sich in einem solchen verbesserten Verfahren verwenden läßt .It is therefore an object of the invention to provide a method for producing an integrated circuit which can be used to produce reliably operating integrated circuits. Furthermore, a semiconductor waver should be provided, which can be used in such an improved method.
Diese Aufgabe wird gemäß der Erfindung durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.This object is achieved according to the invention by the subject matter of the independent claims. Advantageous refinements result from the respective subclaims.
Das erfindungsgemäße Verfahren sieht dabei die folgenden Schritte vor: - Vorsehen eines Halbleiterwavers mit Substratbereichen, auf denen integrierte Schaltungen mit Anschlußkontakten ausgebildet sind,The method according to the invention provides the following steps: providing a semiconductor wafer with substrate areas on which integrated circuits with connection contacts are formed,
Vorsehen von Leadframes mit Leiterbahnen, die so ausgebildet sind, daß bei aufgebrachtem Zustand je eines Leadfra- mes auf je einen Substratbereich die Anschlußkontakte im Bereich der Leiterbahnen gelegen sind,Providing lead frames with conductor tracks which are designed such that when a lead frame is applied to each substrate area, the connection contacts are located in the area of the conductor tracks,
Vorsehen von Kleber auf den Leadframes im Bereich der Leiterbahnen und/oder auf dem Halbleiterwaver im Bereich der Anschlußkontakte, und zwar mit einem Druckverfahren wie Scha- blonendruck oder Offsetdruck,Providing adhesive on the leadframes in the area of the conductor tracks and / or on the semiconductor wafer in the area of the connection contacts, using a printing process such as stencil printing or offset printing,
Aufbringen der Leadframes auf die Substratbereiche.Applying the lead frames to the substrate areas.
Die Erfindung beruht auf dem Grundgedanken, daß Kleber mit einem Druckverfahren auf das Leadframe und/oder auf den Halb- leiterwaver aufgebracht wird. Dabei liegt der Kleber vorzugsweise im pastöser Form vor. Es können elektrisch leitende, wärmeleitende oder auch isolierende Kleber beispielsweise auf Epoxidbasis verwendet werden, die ein Duroplast bilden. Auch der Einsatz von thermoplastischen Materialien als Kleber ist vorgesehen.The invention is based on the basic idea that adhesive is applied to the leadframe and / or to the semiconductor wafer using a printing process. The adhesive is preferably in a pasty form. Electrically conductive, heat-conducting or also insulating adhesives, for example based on epoxy, can be used, which form a thermoset. The use of thermoplastic materials as an adhesive is also envisaged.
Das Leadframe liegt vorzugsweise bereits in fertig prozes- sierter Form vor, in der es ausgestanzt und mit entsprechenden galvanischen Oberflächen versehen ist. In besonderen, für eine Kontaktierung vorgesehenen Oberflächenbereichen kann eine Silberbeschichtung angeordnet sein. Zum Aufbringen desThe leadframe is preferably already in a fully processed form in which it is punched out and provided with corresponding galvanic surfaces. In special surface areas intended for contacting a silver coating can be arranged. To apply the
Klebers auf Leiterbahnen des Leadframes kann eine Schablonendrucktechnik oder eine Offsetdrucktechnik verwendet werden, wobei sowohl eine positive Offsetdrucktechnik als auch eine negative Offsetdrucktechnik verwendbar ist. Es ist auch denkbar, ein Stempeldruckverfahren zum Aufbringen des Klebers zu verwenden. Es ist auch möglich, ein Dispense-Verfahren zum Aufbringen des Klebers zu verwenden, was jedoch gegenüber Druckverfahren eine längere Fertigungszeit nach sich zieht, da jede einzelne Leiterbahn für sich gesehen und separat mit Kleber beschichtet werden muß.A stencil printing technique or an offset printing technique can be used to glue on conductor tracks of the leadframe, both a positive offset printing technique and a negative offset printing technique being usable. It is also conceivable to use a stamp printing process to apply the adhesive. It is also possible to use a dispensing process for applying the adhesive, but this takes longer to produce than printing processes, since each individual conductor track must be seen separately and coated with adhesive.
Gemäß der Erfindung wird der Kleber in einer Dicke aufgebracht, die größer als ca. 40 μm vor curing ist. Dadurch wird gewährleistet, daß eine Beschädigung der Oberfläche des Halbleiterchips bei der weiteren Verarbeitung vermieden wird. Außerdem ist dadurch nach der Montage ein Mindestabstand zwischen Leadframe und der Oberfläche des Halbleiterchips eingehalten, so daß sich keine oder nur geringe ungewollte parasi- täre Kapazitäten aufbauen. Vorzugsweise beträgt der Abstand zwischen den Leiterbahnen des Leadframes und der Oberfläche des Halbleiterchips nach dem Aufbringen der Leadframes auf einen Substratbereich mindestens 15 μm. Die Kleberschicht beim Aufbringen auf das Leadframe muß also mindestens um den Betrag der plastischen Verformung während des Aufbringens des Leadframes auf den Halbleiterchip dicker sein.According to the invention, the adhesive is applied in a thickness which is greater than approximately 40 μm before curing. This ensures that damage to the surface of the semiconductor chip is avoided during further processing. In addition, a minimum distance between the leadframe and the surface of the semiconductor chip is maintained after assembly, so that no or only a small amount of unwanted parasitic capacitance builds up. The distance between the conductor tracks of the lead frame and the surface of the semiconductor chip is preferably at least 15 μm after the lead frames have been applied to a substrate region. The adhesive layer when applied to the leadframe must therefore be thicker by at least the amount of plastic deformation during the application of the leadframe to the semiconductor chip.
Das erfindungsgemäße Verfahren stellt besonders zuverlässige integrierte Schaltkreise bereit, da die Leiterbahnen des Leadframes in den Bereich des Halbleiterchips vollständig mitThe method according to the invention provides particularly reliable integrated circuits since the conductor tracks of the leadframe completely coexist in the area of the semiconductor chip
Kleber beschichtet sind. Somit braucht die Preßmasse den Zwischenraum zwischen Leadframe und Halbleiterchip nicht mehr ausfüllen. Dadurch wird der Entstehung von Lunkern beim Umhüllen des Substratbereichs mit einem KunstStoffgehäuse vor- gebeugt. Weiterhin hat sich herausgestellt, daß mit dem erfindungsgemäßen Verfahren hergestellten integrierten Schaltungen besonders zuverlässig funktionieren. Dies wird darauf zurückge- führt, daß beim Umhüllen der Substratbereiche mit einemGlue are coated. The molding compound therefore no longer needs to fill the space between the leadframe and the semiconductor chip. This prevents the formation of cavities when the substrate area is covered with a plastic housing. Furthermore, it has been found that integrated circuits produced using the method according to the invention function particularly reliably. This is attributed to the fact that when the substrate areas are enveloped with a
Kunststoffgehäuse keine Preßmasse mehr unter die Leiterbahnen des Leadframes eingeführt wird, die im Stand der Technik zu Beschädigungen von Passivierungsschichten oder Signalleitungen der Substratbereiche geführt haben. Weiterhin wird ange- nommen, daß die Zuverlässigkeit der mit dem erfindungsgemäßen Verfahren hergestellten integrierten Schaltkreise darauf beruht, daß zwischen den Leiterbahnen des Leadframes und der Oberfläche des Substratbereichs nur noch zwei Grenzflächen vorhanden sind.Plastic housing no more molding compound is inserted under the conductor tracks of the lead frame, which in the prior art have caused damage to passivation layers or signal lines of the substrate areas. Furthermore, it is assumed that the reliability of the integrated circuits produced using the method according to the invention is based on the fact that there are only two interfaces between the conductor tracks of the leadframe and the surface of the substrate region.
Das erfindungsgemäße Verfahren, bei dem das Leadframe und/oder der Substratbereich mit Kleber bedruckt wird, bietet weiterhin den Vorteil, daß die zum Bedrucken verwendeten Werkzeuge fast um den Faktor 100 günstiger und in wesentlich kürzerer Zeit verfügbar sind als Stanzwerkzeuge, die für dasThe method according to the invention, in which the lead frame and / or the substrate area is printed with adhesive, furthermore offers the advantage that the tools used for printing are available almost 100 times cheaper and in a significantly shorter time than punching tools which are suitable for the
Ausstanzen von Klebefolien notwendig wären, mit denen Leadframes ebenfalls auf einem Substratbereich befestigbar sind. Darüber hinaus sind Drucktechniken insbesondere hinsichtlich der Positionierbarkeit besonders genau und überaus schnell ausführbar, so daß sich durch eine Erhöhung des Prozeßdurchsatzes und durch Verminderung des Ausschusses eine erhebliche Kostenreduzierung ergibt .It would be necessary to punch out adhesive films with which lead frames can also be attached to a substrate area. In addition, printing techniques, particularly with regard to the positionability, can be carried out particularly precisely and extremely quickly, so that an increase in process throughput and a reduction in rejects result in a considerable reduction in costs.
Dabei werden Lunker beim Umhüllen des Substratbereichs mit einem KunstStoffgehäuse insbesondere dadurch vermieden, da die Kleberschicht in der Mitte der Leiterbahnen des Leadframes am dicksten ist. Beim Aufbringen des Leadframes auf den Substratbereich breitet sich der Kleber daher von der Mittellinie der Leiterbahn nach außen zu auf dem Substratbereich aus. Vorteilhafterweise kann bei dem erfindungsgemäßen Ver- fahren die bisher verwendete Ausrüstung zum Die-bonden ohneBlowholes are thereby avoided when enveloping the substrate area with a plastic housing, in particular because the adhesive layer is thickest in the middle of the conductor tracks of the leadframe. When the leadframe is applied to the substrate area, the adhesive therefore spreads outward from the center line of the conductor track to the substrate area. Advantageously, in the case of the inventive drive the previously used equipment for die-bonding without
Modifikation weiter verwendet werden.Modification can continue to be used.
In einer bevorzugten Ausgestaltung der Erfindung wird das fertig prozessierte Leadframe nur partiell mit Kleber beschichtet . Durch Verwendung eines thermoplastischen Klebers kann dabei ein "trockener" Die-Bond-Prozeß durchgeführt werden. Der Kleber wird in einem pastösen Zustand aufgebracht und durch einen anschließenden Wärmeprozeß wird das Lösungs- mittel ausgetrieben. So erhält man eine feste, belastbare Oberfläche, die erst unter Einwirkung von Wärme ihre Klebereigenschaften offenbahrt. Es ist auch ein "feuchter" Prozeß denkbar, bei dem Epoxidharze als Kleber verwendet werden. Bei diesen Prozessen ist es vorteilhaft, auf große Reinheit der Klebeoberfläche als auch der verwendeten Ausrüstung zu achten, insbesondere dann, wenn zwischen dem Applizieren des Klebers und dem Die-Bonding, d. h. das Aufbringen des Leadframes auf den Substratbereich eine größere Zeitspanne liegt.In a preferred embodiment of the invention, the finished lead frame is only partially coated with adhesive. By using a thermoplastic adhesive, a "dry" die-bond process can be carried out. The adhesive is applied in a pasty state and the solvent is expelled by a subsequent heating process. This gives you a solid, resilient surface that only reveals its adhesive properties when exposed to heat. A "wet" process is also conceivable, in which epoxy resins are used as adhesives. In these processes, it is advantageous to ensure that the adhesive surface as well as the equipment used is very clean, in particular if there is a gap between the application of the adhesive and the die-bonding, ie. H. the lead frame is applied to the substrate area over a longer period of time.
Die Erfindung hat sich als besonders vorteilhaft herausgestellt, wenn der Kleber nicht auf das Leadframe, sondern auf den Substratbereich eines Halbleiterwavers aufgebracht wird, da dann Schwierigkeiten bei der Behandlung des Leadframes im Zusammenhang mit Kleber vermieden werden.The invention has proven to be particularly advantageous if the adhesive is not applied to the lead frame, but rather to the substrate area of a semiconductor wafer, since difficulties in the treatment of the lead frame in connection with adhesive are then avoided.
Durch die Verwendung eines elektrisch leitfähigen Klebers kann eine direkte elektrisch leitende Verbindung zwischen Leiterbahnen des Leadframes und Anschlußkontakten des Substratbereichs folgen. Der elektrisch leitfähige Kleber kann als thermoplastischer Kunststoff oder als duroplastischer Kunststoff ausgebildet sein und auch ein Lösungsmittel aufweisen.Through the use of an electrically conductive adhesive, a direct electrically conductive connection between conductor tracks of the lead frame and connection contacts of the substrate area can follow. The electrically conductive adhesive can be designed as a thermoplastic or a thermosetting plastic and can also have a solvent.
Weiterhin ist es besonders vorteilhaft, die Substratbereiche mit Kleber zu bedrucken, solange sie noch Bestandteile eines einzigen Halbleiterwavers sind. Der Halbleiterwaver bietet nämlich den Vorteil, daß eine große Maßhaltigkeit gegeben ist . Weiterhin kann der Halbleiterwaver flächig bedruckt werden, so daß ein hoher Durchsatz beim erfindungsgemäßen Ver- fahren erreichbar ist. Weiterhin kann mit einem sogenannten Down-setting-Leadframe gearbeitet werden, ohne daß der Applikationsschritt des Klebers dadurch beeinflußt wird. Mit einem Down-setting-Leadframe, bei dem das Leadframe in dessen Leiterbahnen wenigstens eine Stufe aufweist, lassen sich beson- ders zuverlässig arbeitende integrierte Schaltungen bereitstellen.Furthermore, it is particularly advantageous to print the substrate areas with adhesive as long as they are still components of a are only semiconductor wafers. The semiconductor waver has the advantage that there is great dimensional accuracy. Furthermore, the semiconductor wafer can be printed across the surface, so that a high throughput can be achieved in the method according to the invention. It is also possible to work with a so-called down-setting lead frame without affecting the application step of the adhesive. With a down-setting leadframe, in which the leadframe has at least one step in its conductor tracks, it is possible to provide particularly reliably working integrated circuits.
Gerade beim Anwenden von Schablonendruckverfahren kann eine gute Positioniergenauigkeit bei einer ausreichenden Dicke der aufgebrachten Kleberschicht erreicht werden. Ein Schablonendruckverfahren kann besonders einfach auf einem Halbleiterwaver ausgeführt werden.When using stencil printing processes in particular, good positioning accuracy can be achieved with a sufficient thickness of the applied adhesive layer. A stencil printing process can be carried out particularly easily on a semiconductor wafer.
Die Erfindung sieht auch den Schritt des Vereinzeln des Halb- leiterwavers in die Substratbereich vor, und zwar vor demThe invention also provides for the step of separating the semiconductor waveguide into the substrate region, specifically before the
Schritt des Aufbringen des Leadframes auf die Substratbereiche oder danach. Sofern das Vereinzeln des Halbleiterwavers in die Substratbereiche vor dem Aufbringen der Leadframes auf die Substratbereiche durchgeführt wird, ergibt sich der be- sondere Vorteil, daß diejenigen Substratbereiche, die fehlerhafte elektrische Schaltungen aufweisen, ausgesondert werden können. Dadurch läßt sich der Ausschuß des erfindungsgemäßen Verfahrens vermindern.Step of applying the lead frame to the substrate areas or after. If the semiconductor wafer is separated into the substrate areas before the leadframes are applied to the substrate areas, there is the particular advantage that those substrate areas which have faulty electrical circuits can be rejected. This can reduce the number of rejects in the process according to the invention.
Das erfindungsgemäße Verfahren kann auch den Schritt des Ver- bindens der Leiterbahnen des Leadframes mit den Anschlußkontakten der Substratbereiche aufweisen, indem Verbindungsdrähte vorgesehen werden. Alternativ dazu ist es auch möglich, einen leitfähigen Kleber zwischen den Leiterbahnen des Leadframes und den Anschlußkontakten vorzusehen. In einem abschließenden Schritt ist gemäß der Erfindung der Schritt des Umhüllens der vereinzelten Substratbereiche mit je einem Kunststoffgehäuse vorgesehen.The method according to the invention can also have the step of connecting the conductor tracks of the leadframe to the connection contacts of the substrate regions by providing connecting wires. Alternatively, it is also possible to provide a conductive adhesive between the conductor tracks of the lead frame and the connection contacts. In a final step, according to the invention, the step of enveloping the individual substrate areas, each with a plastic housing, is provided.
Die Erfindung ist auch in einem Halbleiterwaver mit Substrat- bereichen verwirklicht, auf denen integrierte elektrische Schaltungen ausgebildet sind. Dabei ist im Bereich der Anschlußkontakte, in dem später ein Leadframe vorgesehen werden soll, ein in einem Druckverfahren verarbeitbarer Kleber aufgebracht. Hierzu können die Substratbereiche bedruckbare Bereiche aufweisen, die so ausgestaltete sind, daß sie gegenüber mechanischen Beanspruchungen eine verminderte Empfindlichkeit aufweisen. Dabei kann der Halbleiterwaver weiterhin Sägestraßen aufweisen, die die Halbleiter-Substratbereiche voneinander trennen.The invention is also implemented in a semiconductor wafer with substrate areas on which integrated electrical circuits are formed. In this case, an adhesive that can be processed in a printing process is applied in the area of the connection contacts, in which a lead frame is later to be provided. For this purpose, the substrate areas can have printable areas which are designed in such a way that they have a reduced sensitivity to mechanical loads. The semiconductor waver can furthermore have sawing lines which separate the semiconductor substrate regions from one another.
Die Erfindung ist in der Zeichnung anhand eines Ausführungs- beispiels näher veranschaulicht.The invention is illustrated in more detail in the drawing using an exemplary embodiment.
Figur 1 zeigt eine Draufsicht auf einen Bereich eines erfindungsgemäßen Halbleiterwavers in einem Zustand bei seiner Herstellung, Figur 2 zeigt einen Bereich eines weiteren erfindungsgemäßen Halbleiterwavers in einem Zustand bei seiner Herstellung,1 shows a plan view of a region of a semiconductor wafer according to the invention in a state during its manufacture, FIG. 2 shows a region of a further semiconductor wafer according to the invention in a state during its manufacture,
Figur 3 zeigt einen Querschnitt durch einen Substratbereich des Halbleiterwavers aus Figur 2 bei einem späteren Herstellungsschritt.FIG. 3 shows a cross section through a substrate region of the semiconductor wafer from FIG. 2 in a later production step.
Figur 1 zeigt eine Draufsicht auf einen Bereich eines Halbleiterwavers 1, auf dem durch Sägestraßen 2 voneinander getrennte Chips 3 ausgebildet sind. Der besseren Übersicht halber ist nur ein Chip 3 mit einer Bezugsziffer versehen. Die Chips 3 sind mit in dieser Ansicht nicht gezeigten elektrischen Schaltungen strukturiert, die über Anschlußkontakte 4 zugreifbar sind. Der besseren Übersicht halber ist nur ein Anschlußkontakt 4 der insgesamt fünf Anschlußkontakte 4 mit einer Bezugsziffer versehen.FIG. 1 shows a plan view of an area of a semiconductor wafer 1, on which chips 3 separated from one another by saw lines 2 are formed. For the sake of clarity, only one chip 3 is provided with a reference number. The chips 3 are structured with electrical circuits, not shown in this view, which are accessible via connection contacts 4. For the sake of clarity, only one connection contact 4 of the total of five connection contacts 4 is provided with a reference number.
Wie man in Figur 1 besonders gut sieht, ist im Bereich der Anschlußkontakte 4 je ein Kleberstreifen 5 aufgedruckt, und zwar so, daß sich der Kleberstreifen 5 von der Oberfläche des Anschlußkontakts 4 zu einem Randbereich des Chips 3 erstreckt. Dabei ist die Erstreckung des Kleberstreifens 5 in einer Richtung quer zu seiner Erstreckungsrichtung zwischen Anschlußkontakt 4 und einem Randbereich des Chips 3 kleiner ausgeführt als diejenige des Anschlußkontakts 4.As can be seen particularly well in FIG. 1, an adhesive strip 5 is printed in the area of the connection contacts 4, in such a way that the adhesive strip 5 extends from the surface of the connection contact 4 to an edge region of the chip 3. The extension of the adhesive strip 5 in a direction transverse to its extension direction between the connection contact 4 and an edge region of the chip 3 is made smaller than that of the connection contact 4.
In einem Schritt nach dem in Figur 1 dargestellten Zustand wird ein in dieser Ansicht nicht gezeigtes Leadframe auf den Chip 3 aufgebracht, wobei Leiterbahnen des Leadframes in Leiterbahnbereichen 6 auf dem Chip 3 plaziert werden. In Figur 1 sind die Leiterbahnbereiche 6 mit Strichlinien umgrenzt. Die Leiterbahnen stehen dann über den Kleberstreifen 5 mit dem Anschlußkontakt 4 in Verbindung.In a step after the state shown in FIG. 1, a leadframe (not shown in this view) is applied to the chip 3, conductor tracks of the leadframe being placed in conductor track regions 6 on the chip 3. In FIG. 1, the conductor track areas 6 are delimited with dashed lines. The conductor tracks are then connected to the connection contact 4 via the adhesive strip 5.
In einem nachfolgenden Schritt werden die Chips 3 des Halb- leiterwavers 1 vereinzelt und in ein in dieser Ansicht nicht gezeigtes Kunststoffgehäuse eingebracht.In a subsequent step, the chips 3 of the semiconductor wafer 1 are separated and placed in a plastic housing (not shown in this view).
Figur 2 zeigt einen Bereich eines Halbleiterwavers 10 in der Draufsicht. Der Halbleiterwaver 10 weist durch Sägestraßen 11 voneinander getrennte Chips 12 auf, von denen in dieser Ansicht nur ein einziger mit einer Bezugsziffer versehen ist.FIG. 2 shows an area of a semiconductor wafer 10 in plan view. The semiconductor waver 10 has chips 12 separated from one another by sawing lines 11, only one of which is provided with a reference number in this view.
Auf der Oberseite des Chips 12 sind in dieser Ansicht nicht gezeigte elektrische Schaltungen ausgebildet, die über An- schlußkontakte 13 mit elektrischen Signalen beaufschlagbar sind. Im Bereich eines jeden Anschlußkontakts 13 ist mit einem Druckverfahren ein Kleberstreifen 14 aufgebracht, und zwar so, daß er sich von einem Bereich neben dem Anschlußkontakt 13 zu einem benachbarten Randbereich des Chips 12 er- streckt .In this view, electrical circuits (not shown) are formed on the top of the chip 12, which can be supplied with electrical signals via connection contacts 13 are. In the area of each connection contact 13, an adhesive strip 14 is applied using a printing process, in such a way that it extends from an area next to the connection contact 13 to an adjacent edge area of the chip 12.
In dieser Ansicht nicht gezeigte Leiterbahnen eines Leadframes werden in einem nachfolgenden Fertigungsschritt auf die Kleberstreifen 14 aufgebracht, so daß sie jeweils in einem Leiterbahnbereich 15 zu liegen kommen, der mit Strichlinien angedeutet ist.Conductor tracks of a lead frame, not shown in this view, are applied to the adhesive strips 14 in a subsequent manufacturing step, so that they come to lie in each case in a conductor track area 15, which is indicated by broken lines.
Dieser Fertigungsschritt ist in dem in Figur 3 gezeigten Zustand der Herstellung des Chips 12 vollzogen. Wie man in Fi- gur 3 besonders gut sieht, sind Leiterbahnen 16 auf die Kleberstreifen 14 aufgebracht und mit einem Wirebonding-Verfah- ren Verbindungsdrahte 17 zwischen den Anschlußkontakten 13 und den Leiterbahnen 16 hergestellt. This manufacturing step is carried out in the state in which the chip 12 is manufactured, as shown in FIG. As can be seen particularly well in FIG. 3, conductor tracks 16 are applied to the adhesive strips 14 and connecting wires 17 are produced between the connection contacts 13 and the conductor tracks 16 using a wirebonding process.

Claims

Patentansprücheclaims
1. Halbleiterwafer (1; 10) mit Substratbereichen (3; 12), auf denen integrierte Schaltungen ausgebildet sind, die An- schlußkontakte (4; 13) aufweisen, dadurch gekennzeichnet, daß im Bereich der Anschlußkontakte (4; 13) ein in einem Druckverfahren verarbeitbarer Kleber (5; 14) aufgebracht ist.1. Semiconductor wafer (1; 10) with substrate areas (3; 12) on which integrated circuits are formed which have connection contacts (4; 13), characterized in that in the area of the connection contacts (4; 13) one in one Printable adhesive (5; 14) is applied.
2. Halbleiterwafer nach Anspruch 1, dadurch gekennzeichnet, daß der Kleber (5) leitfähigen Kunststoff aufweist.2. Semiconductor wafer according to claim 1, characterized in that the adhesive (5) has conductive plastic.
3. Halbleiterwafer nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß der Kleber (5) mit dem Anschlußkontakten (4) in Verbindung steht.3. Semiconductor wafer according to claim 1 or claim 2, characterized in that the adhesive (5) with the connection contacts (4) is connected.
4. Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Kleber ein Lösungsmittel aufweist.4. Semiconductor wafer according to one of the preceding claims, characterized in that the adhesive has a solvent.
6. Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Substratbereiche bedruckbare Bereiche aufweisen.6. Semiconductor wafer according to one of the preceding claims, characterized in that the substrate regions have printable regions.
7. Halbleiterwafer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleitersubstratbereiche (3; 12) durch Sägestraßen (2; 11) voneinander getrennt sind.7. Semiconductor wafer according to one of the preceding claims, characterized in that the semiconductor substrate regions (3; 12) are separated from one another by sawing lines (2; 11).
8. Verfahren zur Herstellung eines integrierten Schaltkreises, das die folgenden Schritte aufweist:8. A method of manufacturing an integrated circuit comprising the following steps:
Vorsehen eines Halbleiterwafers (1; 10) mit Substratbereichen (3; 12), auf denen integrierte Schaltungen mit An- schlußkontakten (4; 13) ausgebildet sind, Vorsehen von Leadframes mit Leiterbahnen (16) , die so ausgebildet sind, daß bei aufgebrachtem Zustand je eines Leadframes auf je einen Substratbereich die Anschlußkontakte (4; 13) im Bereich der Leiterbahnen (16) gelegen sind, - Vorsehen von Kleber (5; 14) auf den Leadframes im Bereich der Leiterbahnen und/oder auf dem Halbleiterwafer (3; 12) im Bereich der Anschlußkontakte (4; 13) , und zwar mit einem Druckverfahren wie Schablonendruck oder Offsetdruck, Aufbringen der Leadframes auf die Substratbereiche (3; 12) .Providing a semiconductor wafer (1; 10) with substrate areas (3; 12) on which integrated circuits with connection contacts (4; 13) are formed, Providing lead frames with conductor tracks (16) which are designed such that when a lead frame is applied to each substrate area, the connection contacts (4; 13) are located in the area of the conductor tracks (16), - providing adhesive (5; 14 ) on the lead frames in the area of the conductor tracks and / or on the semiconductor wafer (3; 12) in the area of the connection contacts (4; 13), using a printing method such as stencil printing or offset printing, applying the lead frames to the substrate areas (3; 12) .
9. Verfahren nach Anspruch 8 , dadurch gekennzeichnet, daß der Kleber (5) so auf den Leadframes im Bereich der Lei- terbahnen und/oder auf dem Halbleiterwafer (1) im Bereich der Anschlußkontakte (4) vorgesehen wird, daß er in aufgebrachtem Zustand der Leadframes auf die Substratbereiche (3) mit den Anschlußkontakten (4) in Verbindung steht.9. The method according to claim 8, characterized in that the adhesive (5) is provided on the leadframes in the region of the conductor tracks and / or on the semiconductor wafer (1) in the region of the connection contacts (4) in such a way that it is applied the leadframes on the substrate areas (3) are connected to the connection contacts (4).
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Kleber (15) so auf den Leadframes im Bereich der Leiterbahnen und/oder auf dem Halbleiterwafer (10) im Bereich der Anschlußkontakte (13) vorgesehen wird, daß er in aufge- brachtem Zustand der Leadframes auf die Substratbereiche (12) nicht mit den Anschlußkontakten (13) in Verbindung steht.10. The method according to claim 8, characterized in that the adhesive (15) is provided on the leadframes in the region of the conductor tracks and / or on the semiconductor wafer (10) in the region of the connection contacts (13) in such a way that it is applied the leadframes on the substrate areas (12) are not connected to the connection contacts (13).
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Schritt des Verbindens der Leiterbahnen (16) mit den11. The method according to claim 10, characterized in that the step of connecting the conductor tracks (16) with the
Anschlußkontakten (13) durch Verbindungsdrahte (17) vorgesehen ist .Connection contacts (13) through connecting wires (17) is provided.
12. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der Schritt des Vereinzeins des Halbleiterwafers in die12. The method according to any one of claims 8 to 10, characterized in that the step of isolating the semiconductor wafer into the
Substratbereiche vorgesehen ist, und zwar entweder vor dem Schritt des Aufbringens der Leadframes auf die Substratbereiche oder danach.Substrate areas is provided, either before the step of applying the lead frames to the substrate areas or afterwards.
13. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß ein leitfähiger Kleber (5) verwendet wird.13. The method according to any one of claims 8 to 11, characterized in that a conductive adhesive (5) is used.
14. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß der Schritt des Umhullens der Substratbereiche (3; 12) mit einem Kunststoffgehäuse vorgesehen ist. 14. The method according to any one of claims 8 to 12, characterized in that the step of enveloping the substrate regions (3; 12) is provided with a plastic housing.
PCT/DE1999/003928 1998-12-09 1999-12-08 Method for producing an integrated switching circuit WO2000035014A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19856833A DE19856833A1 (en) 1998-12-09 1998-12-09 Method of making an integrated circuit
DE19856833.9 1998-12-09

Publications (1)

Publication Number Publication Date
WO2000035014A1 true WO2000035014A1 (en) 2000-06-15

Family

ID=7890525

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/003928 WO2000035014A1 (en) 1998-12-09 1999-12-08 Method for producing an integrated switching circuit

Country Status (2)

Country Link
DE (1) DE19856833A1 (en)
WO (1) WO2000035014A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
JPH0982847A (en) * 1995-09-14 1997-03-28 Toshiba Corp Resin-sealed semiconductor device and manufacture thereof
DE19712551A1 (en) * 1996-05-17 1997-11-20 Lg Semicon Co Ltd Mass production of modern chip-sized semiconductor chip packages
US5776799A (en) * 1996-11-08 1998-07-07 Samsung Electronics Co., Ltd. Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US5840598A (en) * 1997-08-14 1998-11-24 Micron Technology, Inc. LOC semiconductor assembled with room temperature adhesive

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW352465B (en) * 1996-02-09 1999-02-11 Mci Comp Gmbh Method for connecting semiconductor chips to a lead frame, and mounting support for such method
EP0844665A3 (en) * 1996-11-21 1999-10-27 Texas Instruments Incorporated Wafer level packaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
JPH0982847A (en) * 1995-09-14 1997-03-28 Toshiba Corp Resin-sealed semiconductor device and manufacture thereof
DE19712551A1 (en) * 1996-05-17 1997-11-20 Lg Semicon Co Ltd Mass production of modern chip-sized semiconductor chip packages
US5776799A (en) * 1996-11-08 1998-07-07 Samsung Electronics Co., Ltd. Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US5840598A (en) * 1997-08-14 1998-11-24 Micron Technology, Inc. LOC semiconductor assembled with room temperature adhesive

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 07 31 July 1997 (1997-07-31) *

Also Published As

Publication number Publication date
DE19856833A1 (en) 2000-06-21

Similar Documents

Publication Publication Date Title
EP0641154B1 (en) Housing for electronic components
WO2017032772A1 (en) Laser component and method for producing same
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
DE19827237A1 (en) Substrate for chip scale casing
DE19747105A1 (en) Component with stacked semiconductor chips
DE2411259A1 (en) INTEGRATED CIRCUIT AND METHOD FOR ITS MANUFACTURING
WO2000079589A1 (en) Electronic component with flexible contact structures and method for the production of said component
DE3937996A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS
WO2016202917A1 (en) Method for producing an optoelectronic component and optoelectronic component
DE102014117246B4 (en) Method for producing a substrate adapter, substrate adapter and method for contacting a semiconductor element
DE19707887C2 (en) Process for producing and separating electronic elements with conductive contact connections
DE19532755C1 (en) Chip module for chip card used as telephone or identification card
DE102008058003B4 (en) Method for producing a semiconductor module and semiconductor module
DE2840973A1 (en) METHOD FOR PRODUCING TESTABLE SEMICONDUCTOR MINIATURE HOUSING IN TAPE SHAPE
DE10153615C1 (en) Electronic component manufacturing method has several components formed on components sections of lead frame before separation from latter
EP2073262B1 (en) Semiconductor component
WO2000035014A1 (en) Method for producing an integrated switching circuit
DE102010008618A1 (en) Semiconductor device
DE10333840A1 (en) Semiconductor component for row and column uses, has plastic housing including a wiring structure connected to flip chip contacts and uses two different metal alloys for conductors
DE10339022A1 (en) Semiconductor device
DE3834361A1 (en) CONNECTION FRAME FOR A VARIETY OF CONNECTIONS
DE10047135B4 (en) Process for producing a plastic-encased component and plastic-coated component
EP2302987B1 (en) Integration of SMD components in an IC housing
WO1999026287A1 (en) Silicon film used as a substrate for semiconductor circuits in cards
EP1114457B1 (en) Method for producing integrated circuits

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase