WO2000049631A1

WO2000049631A1 - Condensateur

Info

Publication number: WO2000049631A1
Application number: PCT/JP1999/000690
Authority: WO
Inventors: Katsuhiko Hayashi
Original assignee: Tdk Corporation
Priority date: 1997-10-28
Filing date: 1999-02-17
Publication date: 2000-08-24
Also published as: US6266226B1; EP1075004A4; EP1075004A1

Description

明細書コンデンサ技術分野

本発明は、例えば携帯電話、自動車電話等の無線機器の回路部等において、 MM I C (Monol i thi c Mi crowave Integrated Ci rcui t)等に使用されるコンデンザに関する。背景技術

MM I C上に構成される従来のコンデンサは、例えば「マイクロ波回路の基礎とその応用」（ 1 9 9 2年 2月 1 日、総合電子出版社発行）の 1 7 6頁、 1 7 7 頁の図にも示されている通り、第 1の例としては、第 8図（A ) に示す M I M (Metal Insulator Metal)キャパシタがあり、第 2の例としては第 8図（B ) に示すインターデジタルキャパシタがある。

第 8図（A ) に示す M I Mキャパシタは、基板 4上で 2つの導体 1， 2を誘電体層 3を介して積層対向させた構造であり、比較的小さなパタ一ン面積で大きな容量が得られるという特徴がある。 MM I Cに使用される M I Mキャパシタは、通常、薄膜プロセスを使用するため、その誘電体層は、気層成長させた誘電体層 (例えば S i 0 ₂)を使用したり、ポリイミド樹脂ペーストを基板上に形成した導体上に塗布することにより、樹脂で誘電体層 3を形成させたり、あるいはゾルゲル法等を用いて基板上に形成した導体上に誘電体ペーストを塗布した後、焼成ェ程によりセラミック誘電体層を形成させたりすることが可能である。前記した方法により接続された誘電体層は、数// m程度の厚みの誘電体層が形成できるため、小面積で大きな容量が得やすい。

一方、第 8図（B ) に示す第 2の従来例であるインターデジタルキャパシタは、基板 4上の同一面上で櫛形の電極 5， 6を対向させる構造である。すなわち、櫛形電極 5， 6は、それぞれ複数のエレメント電極 7， 8を有し、これらの複数のエレメント電極 7， 8同士が基板 4の面上で面方向に対向し合って容量を形成している。通常、 MM I Cに使用されるインターデジタルキャパシタは、基板 4の面に一面の導体膜をスパッタリング等で形成し、前記導体膜にフォトレジストを塗布し、形成するパターンをフォトレジス卜に露光、現像し、導体を除去する部分をエッチングして形成する。従って、インタ一デジタルキャパシタの櫛形電極 5， 6同士は同一工程で形成されるため、特に量産により形成される容量値のばらつきが小さい構造である。

(1) 前記第 1の例である第 8図（A ) に示す M I Mキャパシタは、コンデンサ電極し 2間に形成される誘電体層 3の膜厚により容量値が変動する。例えば 5 z mの厚みの誘電体層 3で形成される M I Mキャパシ夕の場合、誘電体層 3の膜厚が ± 0 . 5 の精度で成形できたとしても、形成される容量値は ± 1 0 %の変動を受けることになる。フィルタ回路等で使用されるコンデンサの精度は、フイルクの精度にもよる力く、通常、容量値を目標値の ± 5 %程度の範囲内に収めることが必要であり、それ以上の精度を要求する場合もある。よって、前記精度を実現するためには、前記誘電体層 3の膜厚の成膜精度を ± 0 . 2 5 ;u m以下にする必要がある。しかしながら、量産時に前記の精度内に誘電体層 3を形成するためには、前記したいずれの誘電体層 3の形成方法でも膜厚は変動し易く、特に誘電体層 3が薄くなるに従い、形成される容量値は変動し易くなるという問題点がある。

(2) 前記第 2の例である第 8図（B ) に示すインタ一デジタルキャパシ夕は、前記の如く、量産時に安定した容量値が得られるが、大きな容量値が得難い構造であり、大きな容量を得るためには、櫛形電極 5， 6のパターンを大きくする必要があり、狭いパターン領域の中では不向きな構造である。また、容量値を上げる方法として、基板 4の面上で対向する櫛形電極 5， 6の各エレメント電極 7， 8の隙間を狭く設計する必要がある。

し力、し、前記エレメント電極 7， 8間の隙間は、前記したように、エッチングにより形成するため、前記隙間を極端に狭くするとエツチング条件が厳しくなり、量産時は多少のェッチング条件の変動により導体が十分にェッチングできずに各エレメント電極 7， 8間を短絡させたり、また逆にエッチングをし過ぎてエレメント電極 7， 8が痩せすぎ、場所によってはエレメント電極 7， 8が無くなるとレ、つた電極形成のばらつきを生じるという問題点がある。

本発明は、前記問題点に鑑み、 MM I Cのコンデンサにおいて、コンデンサのパターンが占有する領域内における容量を大きくすることができ、かつ量産時における容量値のばらっきを小さくすることができる構造のコンデンサを提供することを目的とする。発明の開示

この目的を達成するため、

① 本発明のコンデンサは、基板上に、略櫛形をなす下層電極を形成し、該下層電極上に誘電体層を形成し、該誘電体層上に略櫛形をなす上層電極を形成してなり、

前記下層電極と前記上層電極のいずれか一方の各エレメント電極間の余白部に、他方の各エレメント電極が配置されていることを特徴とする（請求の範囲第 1 項）。

② また、本発明のコンデンサは、基板上に下層電極を形成し、該下層電極上に誘電体層を形成し、該誘電体層上に上層電極を形成してなり、

前記下層電極と前記上層電極のいずれか一方の電極は枠状エレメン卜電極が連続した梯子状をなし、他方の電極は櫛状をなし、該他方の櫛状電極の各エレメント電極は、前記一方の枠状エレメン卜電極内の余白部に配置されていることを特徴とする（請求の範囲第 2項）。

③ また、本発明のコンデンサは、基板上に下層電極を形成し、該下層電極上に誘電体層を形成し、該誘電体層上に上層電極を形成してなり、

前記下層電極と前記上層電極のいずれか一方の電極は複数の環状部を有し、他方の電極のエレメン卜電極は、前記一方の電極の環状部内の余白部内に配置されていることを特徴とする（請求の範囲第 3項）。

④ また、本発明のコンデンサは、前記一方の電極の余白部の幅を W 1、該余白部に配置される他方のエレメン卜電極の幅を W 2、該他方の電極パターンの設計位置からの想定される最大ずれを土 W 3とし、

W l≥W 2 + 2 · W 3

なる関係が成立することを特徴とする（請求の範囲第 4項）。

⑤ また、本発明のコンデンサは、前記基板がセラミック誘電体からなり、該基板はマザーボ一ド上の電極に接続する外部接続用電極を有することを特徴とする (請求の範囲第 5項）。

⑥ また、本発明のコンデンサは、前記外部接続用電極が、前記下層電極、上層電極が形成された前記基板の表面に形成されていることを特徴とする（請求の範囲第 6項）。

⑦ また、本発明のコンデンサは、前記外部接続用電極上に、半田プリコートまたは半田バンプが形成されていることを特徴とする（請求の範囲第 7項）。

⑧ また、本発明のコンデンサは、前記下層電極、上層電極がそれぞれフォトリソグラフィ技術を用いて形成されていることを特徴とする（請求の範囲第 8項）。 ⑨ また、本発明のコンデンサは、前記誘電体層が樹脂材料により形成されていることを特徴とする（請求の範囲第 9項）。

⑩ また、本発明のコンデンサは、前記樹脂材料中に、セラミック粉末、ガラス粉末または高誘電率樹脂粉末のうちの一種以上からなる高誘電率材料を分散混入してなることを特徴とする（請求の範囲第 1 0項）。

⑪ また、本発明のコンデンサは、前記誘電体層は誘電体ペーストの塗布、焼成により形成されていることを特徴とする（請求の範囲第 1 1項）。

請求の範囲第 1項においては、櫛形をなす一方の電極（下層電極または上層電極）のエレメント電極間またはエレメント電極内の余白部に、櫛形をなす他方の電極（上層電極または下層電極）のエレメント電極が配置される構成であって、対向する櫛形電極のずれが生じた場合であっても、一方の櫛形電極のエレメント電極の一方の側は他方の櫛形電極の対応するエレメント電極に近接して容量値を増大させるが、他方の側は他方の櫛形電極の対応する他方の櫛形電極のエレメント電極から遠ざかって容量値を減少させるため、容量値の変動がエレメント電極の両側で相殺され、パターンずれによる容量値の変動が小さくなり、容量値のばらつきの小さいコンデンサが提供できる。

また、下層電極と上層電極との間には誘電体層を介在させるため、両電極を近接させても短絡等のおそれがなく、両電極の近接配置が可能となるから、容量値の大きなコンデンサが得られる。

請求の範囲第 2項、第 3項においても、請求の範囲第 1項と同様の作用を発揮する。

図面の簡単な説明

第 1図（A ) は本発明によるコンデンサの一実施例を示す斜視図、第 1図（B ) はそのコンデンサの電極のパターンを示す斜視図である。

第 2図（A ) は第 1図の実施例のコンデンサの断面図、第 2図（B ) はその作用を説明する図である。

第 3図（A) は本発明の他の実施例のコンデンサの断面図、第 3図（B ) はそのコンデンサの電極のパターンを示す斜視図である。

第 4図（A) は本発明の他の実施例のコンデンサの断面図、第 4図（B ) はそのコンデンサの電極のパターンを示す斜視図である。

第 5図（A ) は本発明の他の実施例のコンデンサの断面図、第 5図（B ) はそのコンデンサの電極のパターンを示す斜視図である。

第 6図（A ) は本発明の他の実施例のコンデンサの平面図、第 6図（B ) はその実装構造を示す側面図である。

第 7図は、第 6図の実施例の電極のパターンを示す斜視図である。

第 8図（A ) 、第 8図（B ) はそれぞれ従来のコンデンサの第 1例、第 2例を示す断面図および斜視図である。発明を実施するための最良の形態

第 1図（A) は本発明によるコンデンサの一実施例を示す斜視図、第 1図（B ) はそのコンデンサの電極のパターンを示す斜視図、第 2図（A) は該実施例のコンデンザの断面図、第 2図（B ) はその作用を説明する図である。本実施例のコンデンサは、第 1図（A ) 、第 1図（B ) 、第 2図（A ) に示すように、基板 1 4上にコンデンサの一方の電極となる櫛形をなす下層電極 1 1が形成され、その上に誘電体層 1 3が形成され、さらにその上に他方の電極となる櫛形をなす上層電極 1 2が形成される。

下層電極 1 1 と上層電極 1 2は、それぞれ複数のエレメント電極 1 5， 1 6を有し、上層電極 1 2の各エレメント電極 1 6は、下層電極 1 1のエレメント電極 1 5間に形成される各余白部に形成されると共に、下層電極 1 1の各エレメント電極 1 5は、上層電極 1 2の各エレメント電極 1 6間に形成される各余白部の下方に形成された構造になっている。

前記のように、下層電極 1 1 と上層電極 1 2を誘電体層 1 3を介して対向させることにより、第 2図（B ) に示すように、各エレメント電極 1 5， 1 6同士の間隔 W a， W bを極めて小さく設計する（W a = W bに設計される）ことが可能となり、形成されたコンデンサの取得容量を大きくすることが可能となる。その上、誘電体層 1 3が高誘電率系の材料であれば、当然の如く、取得容量を高くすることが可能である。一方、構造的には、電極 1 1， 1 2同士は積層方向については対向しないため、形成されるコンデンサの容量値は、電極同士を積層方向に直接対向させる場合に比べ、量産時の誘電体層 1 3の厚みの変動の影響を受けない。

ただし、本発明に係るコンデンサにおいては、下層電極 1 1 と上層電極 1 2とは同時には形成されないため、量産時には、誘電体層 1 3の下側のエレメント電極 1 5と上層電極 1 2のエレメント電極 1 6の位置関係が変動する可能性がある _c そしてそのずれにより形成される容量値が変動する可能性がある。その場合、下層電極 1 1のエレメント電極 1 5間の余白部の幅 W 1 と上層電極 1 2の各エレメント電極 1 6の幅 W 2との関係について、前記量産時に生じる下層電極 1 1 と上層電極 1 2の位置関係の最大ずれ（変動量）が設計位置に対して土 W 3であれば、

W l≥W 2 + · W 3

とすればよい。このような関係とすれば、第 2図（B ) において、エレメント電極 1 5， 1 6 間のパターンのずれにより、例えば図面上、エレメント電極 1 6が左側のエレメント電極 1 5に近づいた場合、両者間の間隔 W aは小さくなる。この時、エレメント電極 1 6と図面上右側のエレメント電極 1 5との間隔 W bは W aが小さくなつた分だけ大きくなる。このため、全体で形成される容量値の変化量は生じない力、、あるいは極めて小さい。これにより、下層電極 1 1、上層電極 1 2同士の位置関係の変動が生じても、形成される容量値はほとんど変動しない。また、前記式は、コンデンサを形成し合う電極 1 1， 1 2の設計時に、エレメント電極 1 5， 1 6間（W a , W b ) を変動量 W 3 (W a = W b =W 3 ) として設計することを意味している。当然のことながら、位置合わせ精度の高い製造設備であれば、前記変動量 W 3は極めて小さな値となり、より大きな容量値が得られ、また、小さな占有面積で目的の容量のコンデンサを形成することができる。

なお、前記エレメント電極 1 5， 1 5間の幅 W 1やエレメン卜電極 1 6の幅 W 2は、製造設備の能力および扱う信号の強度等により設定される。また、本実施例においては、下層電極 1 1の両側のエレメント電極 1 5が上層電極 1 2のェレメント電極 1 6の外側に位置して下層電極 1 1が上層電極 1 2を略包囲する構造としている力^ 上下逆のパターン構造にしてもよい。

本実施例のコンデンサは下記の工程により製造される。基板 1 4上に下層電極 1 1を形成するため、導体膜を基板 1 4上に形成する。この導体膜は、高周波特性が良好で、かつ絶縁された導体間の絶縁性を低下させるエレクトロ ·マイグレーシヨンがおこりにくい銅で形成されることが好ましい。前記導体膜は基板 1 4 上にスパッタリング等により形成するが、基板 1 4としてセラミック系の基板を用いる場合は、厚膜用の導体ペーストを前記基板 1 4上に塗布ないしは印刷した後、焼成して導体膜を形成することが可能である。

このようにして基板 1 4上に形成された導体膜に、フォトリソグラフィ技術を使って櫛形の下層電極 1 1を形成する。すなわち、前記導体膜にフォトレジス卜を塗布し、略櫛形に形成されたフォトマスクを通してフオトレジストを露光し、フォトレジス卜を現像定着させると共に、前記導体膜のエッチングする部分を露出させて、エッチング液中で導体のエッチングを行う。これにより、前記下層電極 1 1を形成する。

次に誘電体層 1 3を形成する。該誘電体層 1 3は、樹脂系でもセラミック系でも良く、いずれも液状の塗料をスピンコート等で前記略櫛形の下層電極 1 1を形成した基板 1 4上に一面に塗布し、樹脂系の場合はそのまま高温で硬化させ、その後、フォトリソグラフィ技術により目的のパターンに形成する。セラミック系の場合は、前記と同様に誘電体ペーストを基板 1 4に塗布し、乾燥させた後、フオトリソグラフィ技術により目的のパターンに形成し、その後焼成して誘電体層 1 3を得る。なお、セラミック系の誘電体層を使用する場合で基板 1 4上の導体に銅を使用する場合は、前記セラミック系の誘電体層 1 3は窒素雰囲気中で焼成できるものである必要がある。

前記誘電体層 1 3が形成された面に対し、上層電極 1 2を形成するための導体膜を形成する。該上層電極 1 2の形成は、前述したフォトリソグラフィ技術を使つて行われる。また、上層電極 1 2の材質も前述の理由により銅が好ましく、スパッタリング等で導体膜を形成する。なお、セラミック系の誘電体層 1 3を使用している場合は、誘電体層 1 3が形成された面に対して厚膜べ一ストを塗布あるいは印刷した後、焼成により導体膜を形成することが可能である。

第 3図（A ) は本発明の他の実施例を示す斜視図、第 3図（B ) はその電極パターンを示す斜視図である。本実施例は、基板 2 4上に形成する下層電極 2 1は、両側の引き出し電極 2 7， 2 7からそれぞれ内向きに複数本のエレメント電極 2 5を対向する方向に形成することにより、 2組の櫛形電極を有する形状に形成する。誘電体層 2 3は該下層電極 2 1を、その端子部 2 8を除いて覆う。上層電極 2 2は、端子部 3 0につながる中央の引き出し電極 2 9の両側に複数本のエレメント電極 2 6を櫛形に形成する。そして、前記実施例と同様に、下層電極 2 1 のエレメント電極 2 5間の余白部に上層電極 2 2のエレメン卜電極 2 6が配置され、上層電極 2 2のエレメント電極 2 6間の余白部に下層電極 2 1のエレメント電極 2 5が配置された構造とする。

第 3図の実施例によれば、片側のみにエレメント電極を突出させた櫛形電極を用いる場合に比較し、各エレメント電極 2 5 , 2 6の長さを短くすることができ、その結果、櫛形電極のエレメント電極が有するインダクタンス値が小さくなり、自己共振周波数を高周波側へシフ卜させることができる。

第 4図（A ) 、第 4図（B ) は、第 3図（A ) 、第 3図（B ) に対応させて描いた本発明の他の実施例であり、本実施例は、下層電極 3 1を、両側の引き出し電極 2 7間が複数本のエレメント電極 3 5により接続されて枠部が連続した梯子状に形成している。一方、上層電極 2 2は第 3図の実施例と同様に、中央の引き出し電極 2 9の両側に複数本のエレメント電極 2 6を櫛形に形成している。そして、下層電極 3 1のエレメン卜電極 3 5間の余白部に上層電極 2 2のエレメント電極 2 6が配置され、上層電極 2 2のエレメント電極 2 6間の余白部に下層電極 3 1のエレメント電極 3 5が配置された構造としている。ただし、上層電極 2 2 の中央の引き出し電極 2 9は、下層電極 3 1のエレメント電極 3 5の上に、誘電体層 2 3を介して上下方向に対向する。

第 4図の構造は、容量値が比較的大きい場合や、容量値の精度が厳しく要求されない場合に適用できる。第 4図の実施例においては、エレメント電極 3 5のィンダクタンス値が第 3図の場合に比較してさらに低下し、それにより共振周波数が上がるので、共振周波数による使用周波数の制限が緩和される。

第 5図（A ) は本発明の他の実施例を示す斜視図、第 5図（B ) はその電極パターンを示す斜視図である。本実施例は、基板 2 4上に、複数の開、または図示のように閉じた環状部 4 4が連続した形状に下層電極 4 1を形成し、該下層電極 4 1上に端子部 4 8を残して誘電体層 2 3で覆い、下層電極 4 1の環状部 4 4内の余白部 4 5に、上層電極 4 2の四角形のエレメント電極 4 6が配置され、各ェレメン卜電極 4 6と上層電極 4 2の引き出し電極 4 7 ヒがヽ下層電極 4 1の一部を跨ぐ接続部 4 9によって接続される構造としたものである。環状部 4 4は四角形のみならず他の多角形や円形とすることもできる。

第 5図の実施例においても、下層電極 4 1に対する上層電極 4 2のパターンのずれが生じても、前記実施例と同様に、容量値の変動は小さい。本実施例のコンデンサは、エレメント電極 4 6と、端子部 5 0につながる引き出し電極 4 7との接続部 4 9を選択的に切除することにより、微調整用のコンデンサとして使用することも可能である。

第 6図（A ) は本発明のコンデンサの他の実施例を示す平面図、第 6図（B ) はそのマザ一ボード 7 0への実装構造を示す側面図、第 7図は本実施例の電極パターンを示す斜視図である。

第 6図、第 7図の実施例は、コンデンサを単体機能の個別部品として、マザ一ボード 7 0への実装が可能となるように、セラミック誘電体基板 2 4に外部接続用電極 6 1， 6 2を設けたものである。第 7図に示すように、本実施例においては、基板 2 4の表面に配置される略櫛形の下層電極 5 1 と同時に、下層電極 5 1 の外部接続用電極の第 1層 5 7と、上層電極 5 2の外部接続用電極の第 1層 5 8 を形成し、その後、下層電極 5 1のエレメント電極 5 5とその周辺部に誘電体層 5 3を被着し、その後、櫛形をなす上層電極 5 2を形成する。この上層電極 5 2 の形成の際に、その外部接続用電極の第 2層 6 0を前記第 1層 5 8に重ね、かつエレメント電極 5 6を前記誘電体層 5 3上に重ね、さらに下層電極 5 1の外部接続用電極の第 2層 5 9を前記下層電極 5 1の第 1層 5 7に重ねて形成し、これにより、下層電極 5 1 と上層電極 5 2を形成した表面に外部接続用電極 6 1 , 6 2 を設けてなる。

より具体的には、下層電極 5 1、外部接続用電極の第 1層 5 7， 5 8は、セラミック誘電体基板 2 4上に導体ペーストを全面に塗布した後、焼成を行って導体膜を形成し、その後フォトリソグラフィ技術を使って形成することが好ましい。この時、使用する導体は、エレクト口 · マイグレーション性が低く、半田食われ性が低く、さらに高周波帯において導体抵抗の低い銅が適当である。

次に、誘電体層 5 3となるポリイミド樹脂やエポキシ樹脂等の耐熱性樹脂膜を基板 2 4の表面の全面に形成し、その後、フォトリソグラフィ技術を用いて外部接続用電極の第 1層 5 7， 5 8上の誘電体層 5 3を除去する。

次に、下層電極 5 1の外部接続用電極の第 2層 5 9と、上層電極 5 2と、その外部接続用電極の第 2層 6 0となる部分を一体に形成した導体膜を、好ましくは銅のスパッタリングにより形成する。そして、下層電極 5 1の場合と同様に、フオトリソグラフィ技術を用いて前記第 2層 5 9， 6 0および上層電極 5 2を形成する。この上層電極 5 2のパターン形成は、前記実施例において説明したように、第 6図（A ) に示すように、下層電極 5 1 (上層電極 5 2 ) のエレメント電極 5 5 ( 5 6 ) 間の余白部に上層電極 5 2 (下層電極 5 1 ) のエレメント電極 5 6 ( 5 5 ) が配置されるように行う。さらに図示していないが、最上層には、外部接続用電極 6 1， 6 2上を除いたコンデンサを形成している部分の電極を保護する目的で樹脂等により保護膜を形成する。

一方、外部接続用電極 6 1， 6 2には半田バンプを形成することが好ましい。半田バンプの形成に当たっては、半田マスクを用いて、半田クリームを前記外部接続用電極 6 1 , 6 2上に印刷し、その後、半田リフロー炉を通過させればよい。あるいは蒸着法等を用いて、金属半田を前記外部接続用電極 6 1 , 6 2上に付着させ、その後、半田リフロー炉を通過させることにより、半田バンプを形成してもよい。

このように、本実施例のコンデンサは、基板 2 4に外部接続用電極 6 1 , 6 2 を設けたことにより、単体でマザ一ボード 7 0への実装が可能である。また、この外部接続用電極 6 1， 6 2をコンデンサを構成する下層電極 5 1、上層電極 5 2の形成面と同じ面に設けたことにより、第 6図（B ) に示すように、外部接続用電極 6 1 , 6 2をマザ一ボード 7 0に対面させて半田 6 3によってマザーボ一ド 7 0上の導体パターン 7 2に固着するフリップチップ実装構造による表面実装が可能となる。前記外部接続用電極 6 1 , 6 2は、前記基板 2 4上に導体べ一ストを焼き付けた電極 5 7 , 5 8からなるため、電極 5 7， 5 8の基板 2 4に対する付着強度が十分とれることから、本実施例のコンデンサは、マザ一ボード 7 0に対する付着強度が高くなる。

また、本実施例のコンデンサは、前記実施例で説明したように、一方の電極 5 1 ( 5 2 ) のエレメント電極 5 5 ( 5 6 ) 間の余白部に、他方の電極 5 2 ( 5 1 ) のエレメント電極 5 6 ( 5 5 ) を配置し、かつ誘電体層 5 3を介して電極 5 1， 5 2を対向させる構造をとる上、フォトリソグラフィ技術を用いて電極 5 1 , 5 2のパターン形成を行っているので、パターンの形成精度が高く、かつ、上下の電極 5 1， 5 2形成時に発生する位置ずれによる容量値のずれを回避しているため、極めて高精度の容量値のコンデンサを量産供給することが可能となる。また、 1 G H zを超える高周波帯において使用するコンデンサは低容量にして高精度（例えば 0 . 5 p F ± 5 %で使用する場合は、容量偏差は ± 0 . 0 2 5 p F ) が要求される。例えば、従来の表面実装方法では、部品を付着させる半田 6 3の量の変動によっても、前記低容量のコンデンサが実装後に発現するインピ一ダンスは変化してしまう。しかし、本実施例では、外部接続用電極 6 1 , 6 2 に半田バンプを設けておくことにより、半田量を予め調整し、その半田量でこのコンデンサをマザ一ボード 7 0に付着させるため、高精度な前記低容量のコンデンサの実装後のインピーダンス値を変動させることなく、マザ一ボード 7 0に搭載することが可能となる。

なお、以上の実施例において、誘電体層をセラミックにより形成する場合、誘電体ペーストまたはゾルゲル法を用いることにより、誘電体層の塗布が液状でなされ、誘電体層の高精度の形成が容易である。しかし、誘電体層に樹脂材料を用いれば、セラミックを用いる場合の高温焼成工程が不要で、せいぜい 3 0 0 °C以下の硬化温度で処理すればよいという利点がある。この場合、容量値を大きくする目的で、高誘電率材料を用いることが可能である。また、樹脂材料中にセラミック粉末、ガラス粉末または高誘電率樹脂粉末のうちの一種以上からなる高誘電率材料を分散混合させて用いれば、その材質や混合率等を変えることにより、目的とする容量値のコンデンサを容易に得ることができる。

本発明は、上記のように単体機能としての部品に適用してもよく、さらにフィル夕回路等の複合部品の一部として適用してもよい。

産業上の利用可能性

請求の範囲第 1項ないし第 4項によれば、一方の各エレメント電極間の余白部に、他方の各エレメント電極が配置された構造としたことにより、電極パターンのずれが生じても、エレメント電極の両側における容量値の相殺により、容量値の変動が小さくなり、容量値のばらつきの小さい高精度のコンデンサを提供できる。また、下層電極と上層電極との間に誘電体層を介在させたので、エレメント電極間を短絡のおそれがなく近接配置することができるため、基板面上で櫛形電極を対向させた従来のコンデンサよりも大きい容量値のコンデンサを提供することが可能となる。

請求の範囲第 5項によれば、基板がセラミック誘電体からなり、該基板はマザーボ一ド上の電極に接続する外部接続用電極を有するため、請求の範囲第 1項〜第 4項の効果に加え、さらにコンデンサを個別部品としてマザ一ボードに実装可能となるという効果が得られる。

請求の範囲第 6項によれば、前記外部接続用電極は、前記下層電極、上層電極が形成される前記基板の表面に形成されているため、請求の範囲第 5項の効果に加え、さらにマザ一ボードへの表面実装が可能となり、実装面積が少なく、マザ一ボードへの固着強度の大きなコンデンサを提供できるという効果が得られる。請求の範囲第 7項によれば、前記外部接続用電極上に、半田プリコートまたは半田バンプが形成されているため、請求の範囲第 5項または第 6項の効果に加え、さらに、半田付けが容易なコンデンサが得られ、半田バンプを用いた場合には、半田量を予め設定できるため、半田付けによるインピーダンスの変動が小さいコンデンザが得られるという効果をあげることができる。

請求の範囲第 8項によれば、前記下層電極、上層電極はそれぞれフォトリソグラフィ技術を用いて形成されているため、請求の範囲第 1項〜第 7項の効果に加え、さらに、高精度の容量値のコンデンサが得られるという効果があげられる。請求の範囲第 9項によれば、前記誘電体層が樹脂材料により形成されているため、請求の範囲第 1項〜第 8項の効果に加え、さらに、セラミックを用いる場合の高温焼成工程が不要になるという利益が得られる。

請求の範囲第 1 0項によれば、誘電体層に樹脂材料を用いたものにおいて、前記樹脂材料中にセラミック粉末、ガラス粉末または高誘電率樹脂粉末のうちの一種以上からなる高誘電率材料を分散混入してなるため、請求の範囲第 1項〜第 9 項の効果に加え、さらに、樹脂材料より高い誘電体層を得ることができ、かつ所望の誘電率の誘電体層が容易に得られ、所望の容量値が容易に得られるという効果が得られる。

請求の範囲第 1 1項によれば、前記誘電体層が誘電体ペーストの焼成により形成されているため、請求の範囲第 1項〜第 8項の効果に加え、さらに、誘電体層の形成が容易にかつ精度良く形成できるという効果が得られる。

Claims

請求の範囲

1 . 基板上に、略櫛形をなす下層電極を形成し、該下層電極上に誘電体層を形成し、該誘電体層上に略櫛形をなす上層電極を形成してなり、

前記下層電極と前記上層電極のいずれか一方の各エレメント電極間の余白部に、他方の各エレメント電極が配置されていることを特徴とするコンデンサ。

2 . 基板上に下層電極を形成し、該下層電極上に誘電体層を形成し、該誘電体層上に上層電極を形成してなり、

前記下層電極と前記上層電極のいずれか一方の電極は枠状エレメント電極が連続した梯子状をなし、他方の電極は櫛状をなし、該他方の櫛状電極の各エレメント電極は、前記一方の枠状エレメント電極内の余白部に配置されていることを特徴とするコンデンサ。

3 . 基板上に下層電極を形成し、該下層電極上に誘電体層を形成し、該誘電体層上に上層電極を形成してなり、

前記下層電極と前記上層電極のいずれか一方の電極は複数の環状部を有し、他方の電極のエレメント電極は、前記一方の電極の環状部内の余白部内に配置されていることを特徴とするコンデンサ。

4 . 請求の範囲第 1項から第 3項までのいずれかにおいて、前記一方の電極の余白部の幅を W l、該余白部に配置される他方のエレメント電極の幅を W 2、該他方の電極パターンの設計位置からの想定される最大ずれを士 W 3とし、

W 1≥W 2 + 2 - W 3

なる関係が成立することを特徴とするコンデンサ。

5 . 請求の範囲第 1項から第 4項までのいずれかにおいて、前記基板はセラミック誘電体からなり、該基板はマザ一ボード上の電極に接続する外部接続用電極を有することを特徴とするコンデンサ。

6 . 請求の範囲第 5項において、前記外部接続用電極は、前記下層電極、上層電極が形成された前記基板の表面に形成されていることを特徴とするコンデンサ。

7 . 請求の範囲第 5項または第 6項において、前記外部接続用電極上に、半田プリコートまたは半田バンプが形成されていることを特徴とするコンデンサ。

8 . 請求の範囲第 1項から第 7項までのいずれかにおいて、前記下層電極、上層電極はそれぞれフォトリソグラフィ技術を用いて形成されていることを特徴とするコンデンサ。

9 . 請求の範囲第 1項から第 8項までのいずれかにおいて、前記誘電体層は樹脂材料により形成されていることを特徴とするコンデンサ。

1 0 . 請求の範囲第 9項において、前記樹脂材料中に、セラミック粉末、ガラス粉末または高誘電率樹脂粉末のうちの一種以上からなる高誘電率材料を分散混入してなることを特徴とするコンデンサ。

1 1 . 請求の範囲第 1項から第 8項までのいずれかにおいて、前記誘電体層は誘電体ペース卜の塗布、焼成により形成されていることを特徴とするコンデンサ _c