WO2001093334A1 - Procede de fabrication d'une plaquette collee et cette derniere - Google Patents

Procede de fabrication d'une plaquette collee et cette derniere Download PDF

Info

Publication number
WO2001093334A1
WO2001093334A1 PCT/JP2001/004499 JP0104499W WO0193334A1 WO 2001093334 A1 WO2001093334 A1 WO 2001093334A1 JP 0104499 W JP0104499 W JP 0104499W WO 0193334 A1 WO0193334 A1 WO 0193334A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
ion implantation
bonded
ion
implanted
Prior art date
Application number
PCT/JP2001/004499
Other languages
English (en)
French (fr)
Inventor
Masatake Nakano
Isao Yokokawa
Kiyoshi Mitani
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to EP01932319A priority Critical patent/EP1302985A1/en
Priority to KR1020027016061A priority patent/KR100741541B1/ko
Priority to US10/296,900 priority patent/US6900113B2/en
Publication of WO2001093334A1 publication Critical patent/WO2001093334A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Definitions

  • the present invention relates to a method of manufacturing a bonded wafer, in which a wafer into which hydrogen or a rare gas ion has been implanted is bonded to another wafer and then peeled off with an implanted layer, and more particularly to a bonding method free from defects called a microphone opening void.
  • the manufacturing method of the lamination is a method of manufacturing a bonded wafer, in which a wafer into which hydrogen or a rare gas ion has been implanted is bonded to another wafer and then peeled off with an implanted layer, and more particularly to a bonding method free from defects called a microphone opening void.
  • a technique for bonding SOI (silicononinsulator) wafers using a bonding method, in which two silicon wafers are bonded via a silicon oxide film, is disclosed, for example, in Japanese Patent Publication No. 5-46686.
  • an oxide film is formed on at least one of the wafers, adhered to each other without intervening foreign matter on the bonding surface, and then heat-treated at a temperature of 200 to 1200 ° C.
  • a method for increasing the bonding strength has been conventionally known.
  • the bonded wafer whose bonding strength has been increased by performing the heat treatment in this manner can be subjected to a subsequent grinding and polishing process, the wafer to be manufactured on the element manufacturing side is reduced in thickness to a desired thickness by grinding and polishing. Thereby, an SOI layer for forming an element can be formed.
  • the bonded SOI wafer fabricated in this way has the advantage of excellent crystallinity of the SOI layer and high reliability of the buried oxide film directly under the SOI layer.However, it is thinned by grinding and polishing. Therefore, it takes a long time to reduce the film thickness, wastes materials, and achieves a film thickness uniformity of at most about the target film thickness of ⁇ 0.3.
  • the thickness of the SOI layer is required to be further reduced in thickness and the uniformity of the film thickness is improved.
  • a film thickness and film thickness uniformity of about 0 1 ⁇ m are required. Since thin film SOI with such film thickness and film thickness uniformity and wafer bonding are not possible by conventional grinding and polishing, it is impossible to achieve this with a wafer.
  • a method called an ion implantation separation method or a hydrogen ion separation method disclosed in Japanese Patent Application Laid-Open No. 5-221118 has been developed.
  • the method of manufacturing a bonded SOI wafer by the ion implantation delamination method is to form an oxide film on at least one of the two silicon wafers and to form hydrogen ions or rare ions from the upper surface of one of the silicon wafers (also referred to as bonde wafer).
  • the ion-implanted surface is brought into close contact with the other wafer (also referred to as a base wafer) via an oxide film, followed by heat treatment (peeling).
  • Heat treatment is applied to make the microbubble layer a cleavage surface (separation surface), one of the wafers is separated into a thin film, and then heat treatment (bonding heat treatment) is applied to form a firm bond to form an SOI wafer.
  • the peeled surface is a good mirror surface, SOI wafers with extremely high uniformity of the SOI layer thickness can be obtained relatively easily, and one of the peeled wafers can be reused. It also has the advantage that it can be used.
  • this method can be used to bond silicon wafers directly without passing through an oxide film. Not only when silicon wafers are bonded together, but also by ion implantation into silicon wafers, quartz, sapphire, It is also possible to combine silicon nitride, aluminum nitride, and other insulating wafers with different coefficients of thermal expansion, or by ion-implanting insulating wafers and combining them with other wafers to produce wafers with these thin films. Used.
  • This ion implantation delamination method is an extremely excellent method for manufacturing bonded SOI wafers, but in order to produce these SOI wafers at a high yield at the mass production level, bonding called voids generated at the bonded interface is required. Defects need to be reduced.
  • the main cause is particles attached to the bonding surface.
  • the particle size of the particles is 0.5 ⁇ m or more. It is stated that if any, a void will occur. In other words, when such particles are present on the bonding surface when two wafers are bonded, an unbonded portion (void) is formed at the bonding interface. Since the size of the formed void is approximately 0.5 mm to several 10 mm in diameter, it is almost circular, so the wafer is left bonded at room temperature or heat treatment is applied to strengthen the bonding. After that, it can be observed with X-ray topograph, ultrasonic flaw detector, infrared interferometry, etc. Therefore, in order to reduce such voids, it is necessary to perform wafer cleaning to remove particles adhering to the surface to be bonded and remove particles as much as possible before bonding. Good.
  • this diameter a connection failure part (hereinafter, referred to as “this diameter”) of much smaller size (about several Xm to several 10 ⁇ m or less) are called microvoids). Disclosure of the invention
  • an object of the present invention is to provide a method for manufacturing a bonded wafer for reducing such a ⁇ void generated by the ion implantation separation method, and a bonded wafer free of a microphone opening void.
  • a method for manufacturing a bonded wafer according to the present invention comprises: An ion implantation step of forming an (implanted layer); an adhesion step of adhering the surface of the first wafer to which the ion implantation has been performed and the surface of the second wafer; A method of manufacturing a bonded wafer having a peeling step of peeling off the ion, wherein the ion implantation step is performed by dividing it into a plurality of times.
  • the ion implantation process is divided into multiple steps, bubbles gradually diffuse into the shadows of the ion implantation that can be created immediately below the particles attached to the ion implantation surface, which causes microvoids.
  • a region having an extremely low ion concentration is reduced, and the occurrence of microvoids can be prevented without peeling failure due to peeling heat treatment.
  • ion implantation is performed by changing the implantation angle of the implanted ions in a plurality of ion implantation processes, even if particles are attached to the wafer surface, the unimplanted region of the ions below the particles (shadow). Part) can be reduced and can be uniformly peeled.
  • a silicon single crystal wafer can be used as the first wafer.
  • an SOI wafer having an SOI layer with a very uniform film thickness can be manufactured at low cost, so that it can be widely applied to various devices.
  • a silicon single crystal wafer can be used as the second wafer. If a silicon single crystal wafer is used as the second wafer, that is, a silicon wafer as the base wafer, a wafer with excellent flatness can be obtained, and a large diameter wafer having a diameter of 200 mm, 300 mm or more can be obtained. be able to.
  • an oxide film may be formed in advance on the surface of the second wafer before the contact.
  • the generation of voids due to the bonding with the first wafer can be reduced.
  • the method of the present invention it is possible to obtain an extremely high-quality bonded wafer with reduced generation of microvoids.
  • the bonded wafer according to the present invention includes a first wafer having a microbubble layer (implanted layer) into which at least one of hydrogen ions and rare gas ions has been implanted, and a first wafer having an ion-implanted surface of the first wafer.
  • microvoids generated due to particles adhering to the ion implantation surface can be reduced or eliminated, and high quality bonding can be easily performed. Can be manufactured.
  • FIG. 1 is a process chart showing the steps of the ion implantation delamination method of the present invention.
  • FIG. 2 is a process chart showing another process of the ion implantation delamination method of the present invention.
  • FIG. 3 is an explanatory diagram illustrating a mechanism of generating a microphone mouth void in a conventional ion implantation separation method.
  • the generation position is determined by the particle position measured immediately before bonding, that is, after the ion implantation and cleaning process. There were many matches. However, some of them were generated irrespective of the position of the particles immediately before bonding.
  • FIG. 3 is a diagram schematically illustrating the generation mechanism of the microvoids.
  • FIG. 3A shows the first wafer just before hydrogen ion implantation.
  • 1st AEHA (Bonduea) 1 was cleaned, but particles 7 adhered to the 1st AEHA surface while being set in the ion implanter or during ion implantation. May be. If ion implantation is performed with the particles 7 attached, a region where the hydrogen ions 5 are not implanted is generated in a shadowed portion of the particles, as shown in FIG. 3 (b).
  • ion implantation is performed in a plurality of times, and the total implantation dose in each implantation step is set to be the implantation dose necessary for exfoliation. For example, at least one wafer is used between each implantation step. If cleaning is performed, even if particles have adhered in the first injection step, the probability of particles adhering to the same part again is extremely low if the particles are removed by cleaning. The ions are also implanted into the regions not implanted in the implantation step.
  • cleaning using a chemical solution such as ammonia, hydrogen peroxide, or a water-based chemical cleaning (SC-1) which is usually used for removing particles
  • SC-1 water-based chemical cleaning
  • the present invention is not limited to this, and cleaning that does not use a chemical solution such as cleaning with pure water rinse and electrolytic ion water to which ultrasonic waves are applied may be used as long as particles can be removed.
  • Figure 1 shows the process of manufacturing the bonded wafer when the ion implantation is performed twice and the cleaning is performed once in the intervening process.
  • Figure 1 (a) shows the first wafer before the first hydrogen ion implantation.
  • the first wafer 1 was cleaned before the hydrogen ion implantation.
  • Particles 7 may adhere to the first wafer surface during setting or during ion implantation. If the ion implantation is performed with the particles 7 attached, a region where the hydrogen ions are not implanted is generated in the shadowed portion of the particles 7 as shown in FIG. 1 (b).
  • the area where the particles adhered was smaller than the area where the total implantation dose was completely implanted, and it is possible that the implantation dose required for separation was not reached. Therefore, if a certain number of defect layers (microbubble layer, injection layer) are formed, peeling can be caused due to excessive bubbles diffusing from the periphery of the region.
  • Figure 2 shows the process when the ion implantation angle was changed.
  • the first ion implantation is performed from the upper left of the particle (Fig. 2 (b)), and the second ion implantation is performed from the upper right of the particle (Fig. 2 (b)). c))).
  • the wafer to be bonded can be arbitrarily selected according to the purpose, and is not particularly limited. For example, if a silicon single crystal wafer is used as the first wafer, the film thickness can be reduced. Since an SOI wafer having an extremely uniform SOI layer can be manufactured at low cost, it can be widely applied to various devices. Silicon wafers are also suitable for large diameters.
  • an oxide film is formed on the surface of the first wafer before implantation. This is because if a thermal oxide film or a CVD oxide film is formed on the surface before ion implantation, deterioration of the implantation profile (spreading in the depth direction) due to the channeling phenomenon during ion implantation can be reduced. This is because the generation of voids (unconnected portions) at the time of connection with the second wafer can be reduced.
  • a silicon single crystal wafer can be used as the second wafer, or a wafer other than silicon can be used according to the purpose. If a silicon single crystal wafer is used as the second wafer, that is, a silicon wafer as a base wafer, a wafer with excellent flatness can be obtained, and thus the flat wafer after bonding can be obtained. The degree of improvement is also improved, which is preferable in the subsequent device processes. Moreover, it is relatively easy to obtain a large diameter wafer having a diameter of 200 mm, 300 mm or more.
  • an oxide film may be formed in advance on the surface of the second wafer before the contact.
  • a thermal oxide film, a CVD oxide film, or the like on the surface of the second wafer, the occurrence of voids due to the bonding with the first wafer can be reduced.
  • Adhesion Adhere to silicon single crystal 2nd wafer (no oxide film) at room temperature.
  • Peeling Peeling by heat treatment at 500 ° C for 30 minutes in a nitrogen atmosphere.
  • the micro-bodies use a light scattering type particle measuring instrument that uses a laser or other light source to measure the surface of the bonded wafer and obtain the coordinates of the particles within the bonded wafer to obtain strong intensity of the scattered light. By observing what is detected as large bright spots (particles) with an optical microscope, it is It can be confirmed as a microvoid. Since a certain degree of correlation can be obtained from the size of the bright spot detected by the particle measuring instrument and the result of optical microscopy observation, simple evaluation is possible using only the particle measuring instrument. Then, using a particle measuring instrument and an optical microscope as the measuring device, and observing the entire surface of the wafer, no microvoids were observed in any of the wafers.
  • the density of microvoids with a diameter of about 1 ⁇ was extremely low, with an average of about 3 pieces and a diameter of 200 mm diameter.
  • a silicon single crystal wafer of 0 nm was prepared.
  • the density of the microphone mouth void with a diameter of about 1 ⁇ m was very defective, with an average of about 28 pieces / diameter of 200 mm diameter e-ha.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention. It is included in the technical scope of the invention.
  • a wafer manufactured by an ion implantation delamination method can be an SOI wafer having an SOI layer as well as the silicon single crystal wafer bonded together, It is also possible to provide silicon single crystal wafers and insulating wafers, and wafers in which insulating wafers are bonded together.

Description

明 細 書 貼り合わせゥエーハの製造方法および貼り合わせゥエーハ 技術分野
本発明は、 水素または希ガスイオンを注入したゥエーハを他のゥエーハに貼り 合わせた後に、 注入層で剥離する貼り合わせゥエーハの製造方法に関し、 特に、 マイク口ボイ ドと呼ばれる欠陥のない貼り合わせゥエーハの製造方法おょぴその 貼り合わせゥエーハに関する。 背景技術
貼り合わせ法を用いた貼り合わせ S O I ( s i l i c o n o n i n s u l a t o r ) ゥエーハの作製方法として、 2枚のシリ コンゥエーハをシリ コン酸化 膜を介して貼り合わせる技術は、 例えば特公平 5— 4 6 0 8 6号公報に開示され ている様に、 少なく とも一方のゥエーハに酸化膜を形成し、 接合面に異物を介在 させることなく相互に密着させた後、 2 0 0〜 1 2 0 0 °Cの温度で熱処理して結 合強度を高める方法が、 従来より知られている。
このように熱処理を行なうことにより結合強度が高められた貼り合わせゥエー ハは、 その後の研削研磨工程が可能となるため、 素子作製側ゥエーハを研削及び 研磨により所望の厚さに減厚加工することにより、 素子形成を行なう S O I層を 形成することができる。
このよ うにして作製された貼り合わせ S O I ゥエーハは、 S O I層の結晶性に 優れ、 S O I層直下に存在する埋め込み酸化膜の信頼性も高いという利点はある が、 研削及ぴ研磨により薄膜化しているため、 '薄膜化に時間がかかる上、 材料が 無駄になり、 しかも膜厚均一性は高々目標膜厚 ± 0. 3 程度しか得られなか つた。
一方、 近年の半導体デバイスの高集積化、 高速度化に伴い、 S O I層の厚さは 更なる薄膜化と膜厚均一性の向上が要求されており、 具体的には 0. 1 ± 0. 0 1 β m程度の膜厚及び膜厚均一性が必要とされている。 このよ うな膜厚及ぴ膜厚均一性をもつ薄膜 S O I ゥエーハを貼り合わせゥエー ハで実現するためには従来の研削 ·研磨での減厚加工では不可能であるため、 新 たな薄膜化技術として、 特開平 5— 2 1 1 1 2 8号公報に開示されているイオン 注入剥離法あるいは水素イオン剥離法と呼ばれる方法が開発された。
このイオン注入剥離法による貼り合わせ S O I ゥエーハの作製方法は、 二枚の シリ コンゥエーハのうち少なく とも一方に酸化膜を形成すると ともに、 一方のシ リ コンゥエーハ （ボンドゥエーハとも呼ぶ） の上面から水素イオンまたは希ガス イオンを注入し、 該シリ コンゥエーハ内部に微小気泡層 （封入層） を形成させた 後、該イオン注入面を酸化膜を介して他方のゥエーハ （ベースゥエーハとも呼ぶ） と密着させ、 その後熱処理 （剥離熱処理） を加えて微小気泡層を劈開面 （剥離面） として一方のゥエーハを薄膜状に剥離し、 さらに熱処理 （結合熱処理） を加えて 強固に結合して S O I ゥエーハとする技術である。
この方法では、 剥離面は良好な鏡面であり、 S O I層の膜厚均一性が極めて高 い S O I ゥエーハが比較的容易に得られる上、 剥儺した一方のゥエーハを再利用 できるので、 材料を有効に使用できるという利点も有する。
また、 この方法は、 酸化膜を介さずに直接シリ コンゥエーハ同士を結合するこ ともできるし、 シリコンゥエーハ同士を結合する場合だけでなく、 シリ コンゥェ ーハにイオン注入して、 石英、 サファイア、 窒化珪素、 窒化アルミニウム等の熱 膨張係数の異なる絶縁性ゥエーハと結合したり、 絶縁性ゥエーハにイオン注入し て他のゥエーハと結合することにより、 これらの薄膜を有するゥエーハを作製す る場合にも用いられる。
さらに最近では、 イオン注入剥離法の一種ではあるが、 注入される水素イオン を励起してプラズマ状態で注入することにより、 剥離工程を室温で行うことがで きる技術も開発されている。
このイオン注入剥離法は、 貼り合わせ S O I ゥエーハの製造方法として極めて 優れた方法であるが、 これらの S O I ゥエーハを量産レベルで歩留まり良く生産 するためには、 貼り合わせ界面に発生するボイ ドと呼ばれる結合不良を低減する 必要がある。
イオン注入剥離法を用いない通常の貼り合わせゥエーハに発生し易いボイ ドの 主な発生原因は、 貼り合わせ面に付着したパーティクルであることがわかってお り、 特許第 2 6 7 5 6 9 1号公報によれば、 そのパーテイクルの粒径が 0 . 5 ^ m以上であればボイ ドが発生することが記載されている。 すなわち、 2枚のゥェ ーハを結合した際に、 このようなパーティクルが貼り合わせ面に存在すると、 貼 り合わせ界面には未結合部分 （ボイ ド） が形成される。 形成されるボイ ドの大き さはほぼ円形状の直径約 0 . 5 m m〜数 1 0 m m程度のものであるため、 ゥエー ハを室温で貼り合せたままの状態あるいは結合を強化する熱処理を加えた後でも、 X線トポグラフ、 超音波探傷計、 赤外干渉法等で観察が可能である。 従って、 こ のようなボイ ドを低減するためには、 貼り合わせる面に付着しているパーティク ルを除去するためのゥエーハ洗浄を行って、 パーティクルを極力除去してから貼 り合わせを行えばよい。
しかしながら、 イオン注入剥離法を用いた貼り合わせゥエーハの場合、 剥離ェ 程後の貼り合わせゥエーハ表面を詳細に観察したところ、 通常の貼り合わせゥェ ーハに見られる直径約 0 . 5 m m〜数 1 O m m程度のボイ ドが全く発生していな く ても、 それより格段に小さいサイズ （直径約数/ X m〜数 1 0 μ m、 あるいはそ れ以下） の結合不良部 （以下、 これをマイクロボイ ドと呼ぶ） が発生する場合が あることがわかった。 発明の開示
そこで、 本発明は、 イオン注入剥離法で発生するこのようなマイク πボイ ドを 低減するための貼り合わせゥエーハの製造方法、 およびマイク口ボイ ドの存在し ない貼り合わせゥエーハを提供することを目的とする。
上記課題を解決するために、 本発明に係る貼り合わせゥエーハの製造方法は、 少なく とも第 1 ゥエーハの表面より水素イオンまたは希ガスィオンの少なく とも 一方を注入することにより第 1 ゥエーハ内部に微小気泡層 （注入層） を形成する イオン注入工程と、 前記第 1 ゥェ一ハのイオン注入が行われた表面と第 2ゥエー ハの表面とを密着させる密着工程と、 前記微小気泡層で第 1 ゥエーハを剥離する 剥離工程とを有する貼り合わせゥエーハの製造方法において、 前記イオン注入ェ 程を複数回に分割して行うことを特徴としている。 このように、 イオン注入工程を複数回に分割して行えば、 マイクロボイ ドの発 生起因となるイオン注入面に付着したパーティクルの直下にできるイオン注入の 影となる部分にも気泡が次第に拡散してイオン濃度の著しく少ない領域が縮小し、 剥離熱処理による剥離不良もなくマイクロボイ ドの発生を防止することができる。
この場合、 前記複数のイオン注入工程間に少なく とも 1回のゥエーハ洗浄工程 を行うことが好ましい。
このように、 複数のイオン注入工程間に少なく とも 1回のゥエーハ洗浄工程を 行えば、 イオン注入面に付着したパーティクルが除去されるので、 イオン注入の 障害を排除することができ、 剥離熱処理による剥離不良もなくマイクロボイ ドの 発生を防止することができる。
さらにこの場合、 前記複数のイオン注入工程における注入ィオンの注入角度を 変えてイオン注入を行うことが好ましい。
このよ う に、 複数のイオン注入工程における注入イオンの注入角度を変えてィ オン注入を行えば、たとぇゥエーハ表面にパーティクルが付着していたとしても、 パーティクル下のイオンの未注入領域 （影の部分） を縮小することができ、 均一 に剥離することができる。
そして本発明の製造方法においては、 第 1 ゥエーハとしてシリ コン単結晶ゥェ ーハを用いることができる。
このように、 第 1 ゥエーハとしてシリコン単結晶ゥエーハを用いれば、 膜厚が 極めて均一な S O I層を有する S O I ゥエーハを低コストで作製できるので、 各 種デバイスへ広範囲に適用することができる。
また、 イオン注入前の第 1 ゥエーハの表面に予め酸化膜を形成するのが好まし い
これは、 イオン注入前の表面に熱酸化膜、 あるいは C V D酸化膜等を形成して おく と、 イオン注入時にチャネリ ング現象による注入プロファイルの悪化 （深さ 方向の広がり）を低減することができるし、第 2ゥエーハとの結合時にボイ ド（未 結合部） の発生を低減できるからである。
また、 本発明では、 第 2ゥエーハとしてシリ コン単結晶ゥエーハを用いること ができる。 第 2ゥエーハ、 すなわちベースウェーハとしてシリ コン単結晶ゥエーハを用い れば、 平坦度に優れたゥエーハが得られ、 しかも直径 2 0 0 m mや 3 0 0 m mあ るいはそれ以上の大口径ゥエーハも得ることができる。
さらに、 密着前の第 2ゥエーハの表面に予め酸化膜を形成するようにしてもよ い。
このよ うに、 第 2ゥエーハ表面に熱酸化膜、 あるいは C V D酸化膜等を形成し ておく ことにより、 第 1 ゥエーハとの結合によるボイ ドの発生を低減することが できる。
そして、 本発明の方法によって、 マイクロボイ ドの発生を低減した極めて高品 質な貼り合わせゥエーハを得ることができる。 . このように、 本発明によれば、 イオン注入剥離法においてマイクロボイ ドの存 在しない貼り合わせゥエーハを提供することができる。
さらに本発明に係る貼り合わせゥエーハは、 水素イオンまたは希ガスイオンの 少なく とも一方が注入された微小気泡層 （注入層） を有する第 1 ゥエーハに、 該 第 1ゥエーハのイオン注入された面に第 2ゥエーハを密着し、 前記第 1 ゥエーハ の微小気泡層で剥離させた貼り合わせゥエーハであって、 イオン注入面に付着し たパーティクルに起因するマイクロボイ ドが存在しないことを特徴としている。 このように、 本発明では特に、 イオン注入剥離法によって作製したゥエーハで あって、 イオン注入面に付着したパーティクルに起因するマイク口ボイ ドが存在 しない貼り合わせゥエーハを提供することができる。
以上に説明したように、 本発明のイオン注入剥離法によれば、 イオン注入面に 付着したパーティクルに起因して発生するマイクロボイ ドを低減させあるいはな くすことができ高品質貼り合わせゥエーハを容易に製造することができる。 図面の簡単な説明
図 1は、 本発明のイオン注入剥離法の工程を示す工程図である。
図 2は、 本発明のイオン注入剥離法の別の工程を示す工程図である。
図 3は、 従来のイオン注入剥離法におけるマイク口ボイ ドの発生メカ-ズムを 説明した説明図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態について詳細に説明するが、 本発明はこれらに限定 されるものではない。
本発明者等がイオン注入剥離法におけるマイクロボイ ドの発生位置について調 査したところによれば、 発生位置は、 貼り合わせ直前、 すなわちイオン注入を行 ない洗浄工程を通した後に測定したパーティクルの位置と一致するものが多かつ た。 しかし、 中には貼り合わせ直前のパーティクルの位置とは無関係に発生する ものもあった。
そこで次に、 イオン注入直後のパーティクルの位置との相関を調査した結果、 イオン注入直後のパーティクルの位置と一致するマイク口ボイ ドが存在すること が判明した。 このよ うな事実に基づいてマイク口ボイ ドの発生原因について検討 したところ、 以下の見解を得ることができた。 図 3は、 そのマイクロボイ ドの発 生メカニズムを模式的に説明する図である。
図 3 ( a ) は水素イオン注入を行う直前の第 1 ゥエーハを示している。 水素ィ オン注入の前には第 1 ゥエーハ （ボンドゥエーハ） 1の洗浄が行なわれているも のの、 イオン注入装置にセッ トする間、 あるいはイオン注入中に第 1 ゥエーハ表 面にパーティクル 7が付着することがある。 パーティクル 7が付着した状態でィ オン注入が行われると図 3 ( b ) のように、 パーティクルの影になる部分に水素 イオン 5が注入されない領域が発生する。
そして、 イオン注入後の第 1 ゥエーハを洗浄することにより図 3 ( c ) のよう に第 1 ゥエーハ表面に付着していたパーティクルを除去することが可能であるが、 第 2ゥエーハ （ベースウェーハ） 2と密着させた後 （図 3 ( d ) )、 剥離熱処理を 行って剥離したとしても、 イオン注入が行われなかった領域には剥離に必要な微 小気泡層 （注入層） 4が形成されていないため、 その部分での剥離が発生せず、 結合面で剥がれてしまう （図 3 ( e ) )。 このようにして、 剥離後の貼り合わせゥ エーハ 6の表面にマイクロボイ ド 8が発生するものと考えられる。
すなわち、 イオン注入時に第 1 ゥエーハ表面に付着しているパーティクルを皆 無にすればこのようなマイク口ボイ ドの発生を完全に防ぐことができることにな るが、 そのようなパーティクルを皆無にすることは極めて困難である。 そこで、 イオン注入を分割して行うことを発想した。
つまり、 イオン注入を複数回に分けて行い、 各注入工程のトータルの注入線量 が剥離に必要な注入線量となるように設定し、 例えばそれぞれの注入工程間にお いて、 少なく とも 1回のゥエーハ洗浄を行えば、 最初の注入工程でパーティクル が付着していたとしても、 ー且洗浄してそのパーティクルを除去すれば、 再度同 一部分にパーティクルが付着する確率は極めて低いので、 次の注入により最初の 注入工程で注入されなかつた領域にもイオンが注入されることになる。
ここで、 複数のイオン注入工程間に行う ゥエーハ洗浄工程では、 通常パーティ クル除去に用いられるアンモニア、 過酸化水素、 水系の薬剤洗浄 （S C— 1 ) 等 の薬液を使用する洗浄を用いることができるが、 これには限らず、 パーティクル の除去が可能であれば、 超音波を印加した純水リンスゃ電解ィオン水による洗浄 等の薬液を使用しない洗浄を用いてもかまわない。
図 1は、 イオン注入を 2回に分けて行い、 その間の工程で洗浄を 1回行なった 場合の貼り合わせゥエーハの製造工程を示している。
図 1 ( a ) は第 1回目の水素イオン注入を行う直前の第 1 ゥエーハを示してお り、 水素イオン注入の前に第 1 ゥエーハ 1の洗浄が行なわれているが、 イオン注 入装置にセッ トする間、 あるいはイオン注入中に第 1 ゥエーハ表面にパーティク ル 7が付着することがある。 パーティクル 7が付着した状態でイオン注入が行わ れると図 1 ( b ) のように、 パーティクル 7の影になる部分に水素イオンが注入 されない領域が発生する。
そして、 第 1回目のイオン注入後の第 1 ゥエーハを洗浄することにより図 1 ( c ) のように第 1 ゥエーハ表面に付着していたパーティクルが除去され、 ィォ ン注入がされていない領域の上のパーティクル 7がなくなる。 次いで第 2回目の 水素ィオン注入を行えば、 パーティクルの影になっていた領域にも十分水素ィォ ンが注入され、 剥離に必要な微小気泡層が形成される （図 1 ( d ) )。 その後 2回 の水素イオン注入を終えた第 1 ゥエーハを洗浄して清浄な表面を確保する （図 1 ( e ) )。 次に第 2ゥエーハ 2と密着させた後 （図 1 ( f ) )、 剥離熱処理を行えば、 剥離後はマイクロボイ ドは全く存在しない貼り合わせゥエーハ 6 (図 1 ( g ) ) を作製することができる。
パーティクルが付着していた領域はトータルの注入線量が完全に注入された領 域に比べ少なく、 剥離に必要な注入線量に達していない可能性もあるが、 元々、 そのような領域は極く僅かであるため、 ある程度の欠陥層 （微小気泡層、 注入層） が形成されていれば、 その領域の周囲から過剰な気泡が拡散してくる等の理由に より、 剥離を発生させることができる。
また、 分割された各イオン注入工程で注入角度を変えてイオン注入を行うこと によっても、 パーティクルに起因する未注入領域を縮小することが可能である。 この場合、 注入する角度を適切に設定すれば、 各注入工程間でゥエーハ洗浄を行 わなくても目的を達成することも出来る。
図 2にイオン注入角度を変えた場合の工程を示した。 第 1回目のイオン注入は パーティクルの左斜め上から注入し （図 2 ( b ) )、 第 2回目のイオン注入はパー ティクルの右斜め上から注入している状態を表している （図 2 ( c ) )。
これによつて、 パーティクルの影となる部分が極めて小さくなり、 剥離後にマ イクロボイ ドの発生が見られない （図 2 ( f ) ) 0
本発明では、 貼り合わせるゥエーハとしては、 目的に応じて任意に選択するこ とができ、 特に限定されるものではないが、 例えば、 第 1 ゥエーハとしてシリコ ン単結晶ゥエーハを用いれば、 膜厚が極めて均一な S O I層を有する S O I ゥェ ーハを低コス トで作製できるので、 各種デバイスへ広範囲に適用することができ る。 また、 シリ コンゥエーハであれば、 大口径化にも適している。
また、 第 1 ゥエーハは、 注入前に予め表面に酸化膜を形成するのが好ましい。 これは、 イオン注入前の表面に熱酸化膜、 あるいは C V D酸化膜等を形成して おく と、 イオン注入時にチャネリ ング現象による注入プロファイルの悪化 （深さ 方向の広がり） を低減することができるし、第 2ゥエーハとの結合時にボイ ド（未 結合部） の発生を低減できるからである。
また、 本発明では、 第 2ゥエーハとしてシリ コン単結晶ゥエーハを用いること ができるし、 目的に応じてシリ コン以外のゥエーハを用いることもできる。 第 2ゥエーノ、、 すなわちベースウェーハとしてシリ コン単結晶ゥエーハを用い れば、 平坦度に優れたゥエーハが得られるので、 貼り合わせ後のゥエーハの平坦 度も向上し、 その後のデバイス工程でも好ましいものとなる。 しかも直径 2 0 0 mmや 3 0 0 mmあるいはそれ以上の大口径ゥエーハを得ることも比較的容易で める。
さらに、 密着前の第 2ゥエーハの表面に予め酸化膜を形成するようにしてもよ い。 このよ う に、 第 2ゥエーハ表面に熱酸化膜、 あるいは C VD酸化膜等を形成 しておく ことにより、 第 1 ゥエーハとの結合によるボイ ドの発生を低減すること ができる。
以下、 本発明の実施例と比較例を挙げて本発明を具体的に説明するが、 本発明 はこれらに限定されるものではない。
(実施例 1 )
図 1に示した工程に従って貼り合わせゥエーハを 1 0枚作製した。
( a ) 第 1ゥエーハの準備 ： 直径 2 0 0 mm、 方位 < 1 0 0 >、 酸化膜厚さ 4 0 0 n mのシリ コン単結晶ゥエーハを用意した。
( ) 第 1回水素イオン注入 ： 注入エネルギー 1 0 0 k e V、 注入線量 5 X 1 0 1 6/ c m2 0
( c ) 洗浄： S C— 1 (H20/H 202/NH4O H系洗浄液、 7 0 °C、 3分間 浸漬） にて洗浄後、 超音波リ ンスにかけ、 I P Aで乾燥する。
( d ) 第 2回水素イオン注入： 注入エネルギー 1 0 0 k e V、 注入線量 3 X 1 0 1 6/ c m2。
( e ) 洗浄： S C— 1、 S C— 2 (H 2 O/H 2 O 2/H C 1系洗浄液、 8 0 °C 3 分間浸漬）、 S C— 1の順に洗浄し、 I P Aで乾燥する。
( f ) 密着：室温にてシリ コン単結晶第 2ゥエ ハ （酸化膜なし） と密着させる。 ( g ) 剥離： 窒素雰囲気中、 5 0 0 °Cで 3 0分間熱処理して剥離する。
<マイクロボイ ドの観察 >
マイクロボイ ドは、 レーザー等を光源とする光散乱方式のパーティクル測定器 を用いて貼り合わせゥエーハの表面を測定し、 貼り合わせゥエーハ面内のパーテ ィクルの座標を得て、 散乱光の強度が強くサイズが大きい輝点 （パーティクル） として検出されたものを光学顕微鏡で観察することにより、 結合不良部すなわち マイクロボイ ドとして確認することが可能である。 パーティクル測定器で検出さ れた輝点のサイズと光学顕微鏡観察の結果によりある程度の相関関係が得られる ので、 パーティクル測定器のみによっても簡便な評価は可能である。 そこで、 測 定装置にはパーティクル測定器および光学顕微鏡を使用し、 ゥエーハ全面を観察 した結果、 いずれのゥエーハにもマイクロボイ ドは全く観察されなかった。
(実施例 2 )
図 2に示した工程に従って貼り合わせゥエーハを 1 0枚作製した。
( a ) 第 1 ゥエーハの準備 ： 直径 2 0 0 mm、 方位 < 1 0 0 >、 酸化膜厚さ 4 0 0 n mのシリ コン単結晶ゥエーハを用意した。
( b ) 第 1回水素イオン注入： 注入角度 1 5° 、 注入エネルギー 1 0 0 k e V、 注入線量 4 X 1 0 1 6/ c m 2
( c ) 第 2回水素イオン注入：注入角度一 1 5° 、 注入エネルギー 1 0 0 k e V、 注入線量 4 X 1 0 1 6 c m2。
( d ) 洗浄： S C— 1、 S C— 2、 S C— 1の順に洗浄し、 I P Aで乾燥する。 ( e ) 密着：室温にてシリ コン単結晶第 2ゥエーハ （酸化膜なし） と密着させる。 ( f ) 剥離： 窒素雰囲気中、 5 0 0 °Cで 3 0分間熱処理して剥離する。
くマイクロボイ ドの観察 >
直径約 1 μ πιサイズのマイクロボイ ドの密度は、 平均約 3個 直径 2 0 0 mm ゥエーハと極めて低密度であった。
(比較例 1 )
図 3に示した工程に従って貼り合わせゥエーハを 1 0枚作製した。
( a ) 第 1 ゥエーハの準備 ： 直径 2 0 0 mm, 方位く 1 0 0 >、 酸化膜厚さ 4 0
0 n mのシリコン単結晶ゥエーハを用意した。
( b ) 水素イオン注入 ： 注入エネルギー 1 0 0 k e V、 注入線量 8 X 1 0 1 6/ c m2で 1回で注入した。
( c ) 洗浄： S C _ 1、 S C— 2、 S C— 1の順に洗浄し、 I P Aで乾燥する。 ( d ) 密着：室温にてシリ コン単結晶第 2ゥエーハ （酸化膜なし） と密着させる。 ( e ) 剥離： 窒素雰囲気中、 5 0 0 °Cで 3 0分間熱処理して剥離する。
くマイクロボイ ドの観察 >
直径約 1 μ mサイズのマイク口ボイ ドの密度は、 平均約 2 8個/直径 2 0 0 m mゥエーハと非常に欠陥の多いものであった。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。
本発明によれば、 イオン注入剥離法によって作製したゥエーハであって、 前記 のシリ コン単結晶ゥエーハ同士を貼り合わせたもののみならず、 S O I層を有す る S O I ゥエーハとすることができるし、 シリ コン単結晶ゥェーハと絶縁ゥエー ハ、 絶縁ゥエーハ同士を貼り合わせたゥエーハも提供することができる。

Claims

請 求 の 範 囲
1 . 少なく とも第 1 ゥエーハの表面より水素イオンまたは希ガスイオンの少な く とも一方を注入することにより第 1 ゥエーハ内部に微小気泡層 （注入層） を形 成するイオン注入工程と、 前記第 1 ゥエーハのイオン注入が行われた表面と第 2 ゥエーハの表面とを密着させる密着工程と、 前記微小気泡層で第 1ゥエーハを剥 離する剥離工程とを有する貼り合わせゥエーハの製造方法において、 前記イオン 注入工程を複数回に分割して行うことを特徴とする貼り合わせゥエーハの製造方 法。
2 . 前記複数のイオン注入工程間に少なく とも 1回のゥエーハ洗浄工程を行う ことを特徴とする請求項 1に記載した貼り合わせゥエーハの製造方法。
3 . 前記複数のィオン注入工程における注入イオンの注入角度を変えてイオン 注入を行うことを特徴とする請求項 1または請求項 2に記載した貼り合わせゥェ ーハの製造方法。
4 . 前記第 1 ゥエーハとしてシリ コン単結晶ゥエーハを用いることを特徴とす る請求項 1ないし請求項 3のいずれか 1項に記載した貼り合わせゥエーハの製造 方法。
5 . 前記第 1 ゥエーハのイオン注入前の表面に予め酸化膜を形成することを特 徴とする請求項 1ないし請求項 4のいずれか 1項に記載した貼り合わせゥエーハ の製造方法。
6 . 前記第 2ゥエーハとしてシリ コン単結晶ゥエーハを用いることを特徴とす る請求項 1ないし請求項 5 のいずれか 1項に記載した貼り合わせゥエーハの製造 方法。
7 . 前記第 2ゥエーハの表面に酸化膜を形成することを特徴とする請求項 1な いし請求項 6のいずれか 1項に記載した貼り合わせゥエーハの製造方法。
8 . 請求項 1ないし請求項 7のいずれか 1項に記載の製造方法によって作製さ れたことを特徴とする貼り合わせゥエーハ。
9 . 水素ィオンまたは希ガスイオンの少なく とも一方が注入された微小気泡層 (注入層） を有する第 1 ゥエーハに、 該第 1 ゥエーハのイオン注入された面に第 2ゥエーハを密着し、 前記第 1 ゥエーハの微小気泡層で剥離させた貼り合わせゥ エーハであって、 イオン注入面に付着したパーティクルに起因するマイクロボイ ドが存在しないことを特徴とする貼り合わせゥエーハ。
PCT/JP2001/004499 2000-05-30 2001-05-29 Procede de fabrication d'une plaquette collee et cette derniere WO2001093334A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP01932319A EP1302985A1 (en) 2000-05-30 2001-05-29 Method for producing bonded wafer and bonded wafer
KR1020027016061A KR100741541B1 (ko) 2000-05-30 2001-05-29 접합웨이퍼의 제조방법 및 접합웨이퍼
US10/296,900 US6900113B2 (en) 2000-05-30 2001-05-29 Method for producing bonded wafer and bonded wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-160499 2000-05-30
JP2000160499 2000-05-30

Publications (1)

Publication Number Publication Date
WO2001093334A1 true WO2001093334A1 (fr) 2001-12-06

Family

ID=18664684

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/004499 WO2001093334A1 (fr) 2000-05-30 2001-05-29 Procede de fabrication d'une plaquette collee et cette derniere

Country Status (4)

Country Link
US (1) US6900113B2 (ja)
EP (1) EP1302985A1 (ja)
KR (1) KR100741541B1 (ja)
WO (1) WO2001093334A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法
JP2005086041A (ja) * 2003-09-09 2005-03-31 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのイオン注入方法
JP2007533123A (ja) * 2004-03-30 2007-11-15 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 別のウェハと接合するための半導体ウェハ表面の調製
US7534728B2 (en) 2005-04-19 2009-05-19 Sumco Corporation Process for cleaning silicon substrate
JP2011228650A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
JP2012019125A (ja) * 2010-07-09 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法、及び半導体装置の作製方法
WO2012164822A1 (ja) * 2011-05-30 2012-12-06 信越半導体株式会社 貼り合わせウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2014011272A (ja) * 2012-06-28 2014-01-20 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2017508280A (ja) * 2014-02-07 2017-03-23 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP2017509166A (ja) * 2014-03-12 2017-03-30 オーイーウェーブス, インク.Oewaves, Inc. モードファミリーを除去するためのシステム及び方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846718B1 (en) 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US20070023850A1 (en) * 2005-07-30 2007-02-01 Chien-Hua Chen Bonding surfaces together via plasma treatment on both surfaces with wet treatment on only one surface
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
DE102006062947B3 (de) 2006-08-30 2023-05-17 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone in einer vorbestimmten Eindringtiefe
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
EP2040285A1 (en) * 2007-09-19 2009-03-25 S.O.I. TEC Silicon Method for fabricating a mixed orientation substrate
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
FR2988516B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
KR102529986B1 (ko) 2022-12-26 2023-05-08 한국해양과학기술원 해양 치유용 머드 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878647A (ja) * 1994-09-07 1996-03-22 Nippon Steel Corp 埋め込み絶縁膜を有する半導体の製造方法
JPH1098005A (ja) * 1996-09-24 1998-04-14 Toshiba Corp Ｓｏｉ基板の製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
EP0971396A1 (en) * 1998-07-10 2000-01-12 Shin-Etsu Handotai Company Limited Method for manufacturing bonded wafer and bonded wafer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JP2675691B2 (ja) 1991-05-22 1997-11-12 信越半導体株式会社 半導体素子形成用基板の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH09239174A (ja) 1996-03-11 1997-09-16 Brother Ind Ltd ミシン
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6274459B1 (en) * 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
DE19929278A1 (de) * 1998-06-26 2000-02-17 Nissin Electric Co Ltd Verfahren zum Implantieren negativer Wasserstoffionen und Implantierungseinrichtung
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878647A (ja) * 1994-09-07 1996-03-22 Nippon Steel Corp 埋め込み絶縁膜を有する半導体の製造方法
JPH1098005A (ja) * 1996-09-24 1998-04-14 Toshiba Corp Ｓｏｉ基板の製造方法
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
EP0971396A1 (en) * 1998-07-10 2000-01-12 Shin-Etsu Handotai Company Limited Method for manufacturing bonded wafer and bonded wafer

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
JP2005086041A (ja) * 2003-09-09 2005-03-31 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのイオン注入方法
JP2007533123A (ja) * 2004-03-30 2007-11-15 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 別のウェハと接合するための半導体ウェハ表面の調製
US7534728B2 (en) 2005-04-19 2009-05-19 Sumco Corporation Process for cleaning silicon substrate
JP2011228650A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
JP2012019125A (ja) * 2010-07-09 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法、及び半導体装置の作製方法
WO2012164822A1 (ja) * 2011-05-30 2012-12-06 信越半導体株式会社 貼り合わせウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2012248739A (ja) * 2011-05-30 2012-12-13 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせｓｏｉウェーハ
US8987109B2 (en) 2011-05-30 2015-03-24 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer and bonded SOI wafer
JP2014011272A (ja) * 2012-06-28 2014-01-20 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2017508280A (ja) * 2014-02-07 2017-03-23 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP2017509166A (ja) * 2014-03-12 2017-03-30 オーイーウェーブス, インク.Oewaves, Inc. モードファミリーを除去するためのシステム及び方法

Also Published As

Publication number Publication date
EP1302985A1 (en) 2003-04-16
KR100741541B1 (ko) 2007-07-20
KR20030004440A (ko) 2003-01-14
US6900113B2 (en) 2005-05-31
US20030153162A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
WO2001093334A1 (fr) Procede de fabrication d&#39;une plaquette collee et cette derniere
US7670929B2 (en) Method for direct bonding two semiconductor substrates
KR100583591B1 (ko) 접합웨이퍼의 제조방법 및 접합웨이퍼
KR100562437B1 (ko) Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
US7575988B2 (en) Method of fabricating a hybrid substrate
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
WO2001048825A1 (fr) Procédé de production de tranche collée
US8772132B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US20110111594A1 (en) Wafer bonding method
KR100827907B1 (ko) 실리콘 기판의 세정방법
TW201140662A (en) Method for the preparation of a multi-layered crystalline structure
US20080145650A1 (en) Double plasma utbox
JP2010092909A (ja) Ｓｏｉウェーハの製造方法
JP2000030993A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4016701B2 (ja) 貼り合せ基板の製造方法
JPH08264740A (ja) 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JP2006278893A (ja) 貼り合わせウェーハの製造方法
JP2005228988A (ja) Ｓｏｉウェーハの製造方法
TW202143293A (zh) 用於接合兩個半導體底材的方法
JP2006303088A (ja) シリコン基板の洗浄方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10296900

Country of ref document: US

Ref document number: 1020027016061

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2001932319

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027016061

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001932319

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001932319

Country of ref document: EP