WO2001096937A1 - Dispositif d'affichage a matrice active, procede de commande associe et element d'affichage - Google Patents

Dispositif d'affichage a matrice active, procede de commande associe et element d'affichage Download PDF

Info

Publication number
WO2001096937A1
WO2001096937A1 PCT/JP2001/004918 JP0104918W WO0196937A1 WO 2001096937 A1 WO2001096937 A1 WO 2001096937A1 JP 0104918 W JP0104918 W JP 0104918W WO 0196937 A1 WO0196937 A1 WO 0196937A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
potential
video signal
pixel
common electrode
Prior art date
Application number
PCT/JP2001/004918
Other languages
English (en)
French (fr)
Inventor
Yukio Tanaka
Katsuhiko Kumagawa
Masanori Kimura
Kazunori Komori
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP01936951A priority Critical patent/EP1300719B1/en
Priority to US10/049,583 priority patent/US6963335B2/en
Priority to US11/880,423 priority patent/USRE41237E1/en
Publication of WO2001096937A1 publication Critical patent/WO2001096937A1/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Definitions

  • the present invention relates to an active matrix display device, a driving method thereof, and a display element.
  • the present invention relates to an active matrix type display device using a switching element such as a thin film transistor, a driving method thereof, and a display element.
  • a liquid crystal display device As a display device, for example, a liquid crystal display device is widely used as a thin and lightweight flat display for display devices of various electronic devices. Above all, active matrix type liquid crystal display devices using switching elements such as thin film transistors (TFTs) are being widely applied to monitors and displays for personal computers and liquid crystal televisions due to their excellent image characteristics. It is.
  • TFTs thin film transistors
  • the display device is roughly divided into a scanning signal driving circuit 21, a video signal driving circuit 22, and a display element 23.
  • the display element includes a plurality of pixel electrodes 5 arranged in a matrix, a plurality of switching elements 3 (generally, a thin film transistor (TFT) or the like is used) arranged corresponding thereto, and a matrix of pixel electrodes.
  • the main constituent elements are a plurality of scanning electrodes 1 arranged in the row direction (horizontal direction) and a plurality of video signal electrodes 2 arranged in the column direction (vertical direction) corresponding to the pattern arrangement. Note that the video signal electrode 2 is electrically connected to the pixel electrode 5 via the switching element 3.
  • a counter electrode 20 is provided to face the pixel electrode 5, and a display medium such as a liquid crystal is inserted between the pixel electrode 5 and the counter electrode 4. ing. Further, an electrode called a common electrode 4 is provided in parallel with the scanning electrode 1, and a storage capacitor 7 is provided between the common electrode 4 and the pixel electrode 5.
  • the video signal drive circuit 22 is a drive circuit that applies a video signal to the plurality of video signal electrodes 2 of the display element 23.
  • the scanning signal driving circuit 21 is a driving circuit that applies a scanning signal for controlling conduction of the switching element 3 to the plurality of scanning electrodes 1 of the display element 23.
  • this active matrix type liquid crystal display device there is a driving method disclosed in Japanese Patent Application Laid-Open No. 5-143201. This is done by providing a wiring called a common electrode in parallel with the scanning electrode (also called the gate electrode or gate line), forming a storage capacitor between this common electrode and the pixel electrode, and setting the potential of the common electrode to the scanning electrode. It fluctuates in synchronization with the potential and applies a superimposed voltage to the pixel electrode potential by capacitive coupling through the storage capacitor. The effect of this voltage superposition has the effects of lowering the video signal voltage (source voltage), reducing drive power, improving response speed, and improving drive reliability.
  • source voltage source voltage
  • FIG. 14 shows a liquid crystal display device in which a storage capacitor C st (C st is more generally a capacitance between a common electrode and a pixel electrode) is formed between a common electrode and a pixel electrode.
  • FIG. 1 ′ 5 is an equivalent circuit diagram of a pixel, and FIG. 1 ′ 5 is a diagram for explaining the potential of each unit when the liquid crystal display device 1 is driven.
  • TFT is a thin film transistor
  • 8 (1 is the capacitance between the gate and the drain (capacity between the scanning electrode and the pixel electrode)
  • C 1 c is the capacitance between the pixel electrode and the opposing electrode that faces the liquid crystal.
  • V g (n) is the scanning electrode potential
  • V s is the video signal potential
  • V d is the pixel electrode potential
  • V d is the opposing potential.
  • the potential of the electrode, V c (n) indicates the potential of the common electrode.
  • the elementary arrays are arranged in a matrix, and Vg and Vc have a special suffix n in the sense that they focus on the nth row.
  • a pixel whose ONZOF F (of TFT) is controlled by a scanning electrode with respect to a certain scanning electrode generally, Are sometimes referred to as “pixels belonging to the scanning electrode”.
  • the scanning electrode that controls the ONZOFF of the TFT of this pixel with reference to a certain pixel (or pixel electrode) is sometimes called “the current scanning electrode”.
  • the pixel electrode (Vd) in Fig. 14 is the "pixel electrode belonging to the scanning electrode (Vg (n))", and the scanning electrode (Vg (n)) is " Scan electrode ”.
  • the common electrode is referred to as “the other common electrode of the storage capacitor connected to the pixel electrode”.
  • the common electrode (Vc (n)) in Fig. 14 is the "common electrode of the other connection destination of the storage capacitor connected to the pixel electrode (Vd)". I do.
  • the video signal voltage takes a negative value with respect to Vd and is V sig (—).
  • Vg (n) becomes the ON level (the first potential level of the scan electrode) Vgon
  • the TFT becomes conductive ( ⁇ ⁇ N state), and the pixel potential Vd is charged to V sig (one).
  • the potential of the common electrode has a value of Vc (—) (second potential level of the common electrode).
  • Vc (—) second potential level of the common electrode.
  • the TFT is turned off (OFF state) by setting Vg (n) to an off level (second potential level of the scanning electrode) Vg 0 ff.
  • the video signal voltage takes a positive value based on Vd and is Vsig (+).
  • Vsig (+) the potential of the common electrode is set to Vc (+) (the first potential level of the common electrode).
  • Vc (+) the first potential level of the common electrode.
  • the potential of the common electrode is changed upward from Vc (+) to Vcoff.
  • a coupling voltage proportional to this voltage difference is superimposed upward.
  • V sig (+) and V sig (-) are applied to the video signal electrode
  • Vd o (+) and Vd o (—) are applied to the pixel electrode.
  • the period during which the common electrode potential is V c (+) or V c (—) is called the common electrode compensation period, and the voltage V c (sat) at this time is called the common electrode compensation voltage (compensation potential).
  • Vc (+) and Vc (—) have different values, but Vcofff may be the same voltage as either Vc (+) or Vc ( ⁇ ).
  • the common electrode potential does not necessarily have to be at one of Vc (sat), and at least the instant when the scan electrode falls from Vgon to Vgoff ( In other words, it is sufficient that this value is obtained at the moment when the TFT changes from ⁇ N to OFF).
  • the scanning signal drive circuit has two output levels, and the common electrode potential control circuit has three output levels. That is, the scanning signal drive circuit includes the first potential level Vg0n and the second potential level Vgoff And the common electrode potential control circuit has a first potential level V c (ten), a second potential level V c (one), and a third potential level V coff.
  • the common electrode potential control circuit has a first potential level V c (ten), a second potential level V c (one), and a third potential level V coff.
  • three power supplies are required for the common electrode potential drive circuit corresponding to the above three potential levels. However, if one of the first potential level V c (+) and the second potential level V c (—) is made equal to the third potential level V coff, only two power supplies are required. Even when one of the compensation potentials is equal to V coff, it is regarded as another potential level, and there are three potential levels.
  • V c o f f + C 1 c (Vd o (—) one Vd)
  • Vd o (one) V s i g (-)-a s t ⁇ V c (--a g d ⁇ V g o n
  • Vd o (+) V sig (+)-st ⁇ V c (+)-agd ⁇ V g on
  • V c (+) V c (+)-V c o f f
  • V c (—) V c (one)-V c o f f
  • the second term on the right-hand side corresponds to the superposition due to the (capacitance) coupling voltage from the common electrode, and is determined by AVc (+) or AVc (—).
  • AV c (+) or AV c (—) is the potential of the common electrode to which the storage capacitor is connected at the moment when the pixel is charged (in this case, V c (+) or V c (-) ) Is based on the potential in the holding state (Vc off in this case).
  • the third term on the right-hand side of (Equation 12) is the (capacitive) coupling voltage from the scanning electrode, and is called “feedthrough”. Note that C tot in (Equation 14) can be regarded as the sum of the total capacitance electrically connected to the pixel electrode.
  • the pixel electrode is charged with a signal voltage whose polarity is inverted every frame.
  • the whole screen may be inverted with the same polarity every frame (field inversion method), but other methods such as inverting each row with the opposite polarity (line inversion method), Inversion method with reversed polarity (column inversion method) and line inversion
  • line inversion method Inversion method with reversed polarity
  • line inversion method There is a method (dot reversal method) in which the reversal and column reversal are combined and reversed in a checkered pattern.
  • the charge patterns of the pixels in each of these methods are as shown in Figure 16A, Figure 16B, Figure 16C, and Figure 16D, respectively.
  • the voltage waveform applied to the adjacent video signal electrodes VSP and VSQ for each of them is as shown on the right side of each figure.
  • the polarity of the video signal applied to the video signal electrode within one frame is constant, but in the case of line inversion and dot inversion, the polarity of the video signal is selected each time the scanning electrode is selected. Is inverted.
  • the polarity between adjacent video signal electrodes is the same, but in the case of column inversion and dot inversion, the polarity is opposite.
  • the video signal drive circuit has the function of simultaneously applying two types of video signals with different polarities (ie, positive and negative polarities) to multiple video signal electrodes.
  • the present invention has been made in view of the above-described problems, and its object is to firstly reduce the flit force and the luminance gradient, and secondly, to reduce the voltage of the video signal drive circuit IC. It is an object of the present invention to provide a display device, a driving method thereof, and a display element capable of reducing horizontal crosstalk.
  • a first display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, a video signal electrode,
  • a display device comprising: a common electrode; a counter electrode; a display medium inserted between the pixel electrode and the counter electrode; and a storage capacitor formed between the pixel electrode and the common electrode.
  • the capacitance between the scan electrode and the pixel electrode between the pixel electrode and the scan electrode is represented by C gd
  • the capacitance between the common electrode and the common electrode between the pixel electrode and the common electrode is represented by C st
  • C tot When the sum of the total capacitance electrically connected to the electrodes is represented by C tot,
  • the first display device in accordance with the display cycle and are preferably c comprises a video signal driving circuit for applying a two video signals of different polarities to the video signal electrodes, the first display device, a plurality of common A common electrode potential control circuit for applying voltage signals to the electrodes; and a scanning signal driving circuit for applying voltage signals to the plurality of scanning electrodes, wherein the common electrode potential control circuit has at least a binary output potential level.
  • the scanning signal driving circuit has at least a binary output potential level. It is preferred to have a bell.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is approximately The second potential level Vg off,
  • the potential of the other common electrode of the storage capacitor connected to the pixel electrodes of the plurality of pixels belonging to the scan electrode is the first potential when the polarity of the video signal is positive.
  • Potential level Vc (+) and when the polarity of the video signal is negative, the potential level becomes the second potential level Vc ( ⁇ ), and the subsequent potential level of the first potential level Vc (+) of the common electrode.
  • AVc (+) the difference with respect to the potential during the holding period
  • AVc (1) the difference between the second potential level Vc (—) of the common electrode and the potential during the subsequent holding period
  • the key represented by is smaller in a portion far from the power supply end than in a portion close to the power supply end in the screen.
  • the value of the key at a portion of the screen near the power supply end is r ( ⁇ )
  • the value of the portion of the screen at a distance from the power supply end in the screen is ⁇ (E)
  • the distance is between them.
  • the ⁇ (M) is preferably smaller than [ ⁇ ⁇ ( ⁇ ) + ⁇ (E)] / 2.
  • Vcp take a negative value.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is approximately It becomes the second potential level V goff
  • the potential of the other common electrode of the storage capacitor connected to the pixel electrodes of the plurality of pixels belonging to the scan electrode is the first potential when the polarity of the video signal is positive.
  • the potential level of the common electrode is Vc (+), and when the polarity of the video signal is negative, the potential level is the second potential level Vc ( ⁇ ).
  • the difference with respect to the potential in the subsequent holding period is represented by AVc (+), and the difference of the second potential level Vc (—) of the common electrode from the potential in the subsequent holding period is represented by AVc (1).
  • j8 represented by is larger in a portion far from the power supply end than in a portion near the power supply end in the screen.
  • j3 ( ⁇ ) is the value of (3) above at the part near the power supply end in the screen, and the value at the part far from the power supply end in the screen is] 3 (E).
  • ⁇ ( ⁇ ) is preferably larger than [j3 ( ⁇ ) + ⁇ ( ⁇ )] ⁇ 2.
  • the AV cc is negative.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is set. Is approximately the second potential level V go ⁇ ⁇ ,
  • the potential of the other common electrode of the storage capacitor connected to the pixel electrodes of the plurality of pixels belonging to the scan electrode is the first potential when the polarity of the video signal is positive.
  • Potential level V c (+) and when the polarity of the video signal is negative, the potential level becomes the second potential level V c (—).
  • the difference between the first potential level V c (+) of the common electrode and the potential during the subsequent holding period is represented by ⁇ c (+), and the difference of the second potential level V c (—) of the common electrode is ,
  • AV c (1) When the difference with respect to the potential during the subsequent holding period is represented by AV c (1),
  • a second display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scan electrode, a video signal electrode, A common electrode, a counter electrode, a display medium inserted between the pixel electrode and the counter electrode, and a storage capacitor formed between the pixel electrode and any of the common electrodes.
  • the display device includes a plurality of the common electrodes that are connected to the pixel electrodes of a plurality of pixels belonging to one scan electrode and are connected to the other end of the storage capacitor.
  • the capacitance between the scanning electrode and the pixel electrode is represented by C gd
  • the capacitance between the common electrode and the pixel electrode between the pixel electrode and the common electrode is represented by C st
  • the total capacitance electrically connected to the pixel electrode is represented by C st.
  • the second display device simultaneously applies two types of video signals having different polarities to a plurality of video signal electrodes, and, when viewing each of the video signal electrodes, displays two types of video signals having different polarities in accordance with a display cycle. It is preferable to include a video signal driving circuit for applying a video signal.
  • the second display device includes, of a plurality of pixels belonging to one scan electrode, the other of the storage capacitors connected to the pixel electrodes of the pixels belonging to the video signal electrode for applying the video signal of the first polarity.
  • the first common electrode of the connection destination is different from the first common electrode, and the storage connected to the pixel electrode of the pixel belonging to the video signal electrode that applies the video signal of a second polarity. It is preferable to include the second common electrode of the other connection destination of the capacity.
  • the second display device includes a common electrode potential control circuit for applying a voltage signal to a plurality of common electrodes, and a scan signal driving circuit for applying a voltage signal to a plurality of scan electrodes.
  • the circuit has at least two output potential levels
  • the scanning signal drive circuit has at least two output potential levels.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode becomes Approximately the second potential level V goff is obtained,
  • the potential of the first common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the first common electrode is positive.
  • Level Vc (+) and when the polarity of the video signal is negative, the second potential level Vc (—),
  • the potential of the second common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the second common electrode is positive.
  • the potential level becomes Vc (+), and when the polarity of the video signal is negative, the potential level becomes the second potential level Vc ( ⁇ ), and the subsequent holding period of the first potential level Vc (+) of the common electrode
  • AVc (+) represents the difference with respect to the potential at the time
  • ⁇ c ( ⁇ ) represents the difference of the second potential level Vc ( ⁇ ) of the common electrode with respect to the potential during the subsequent holding period.
  • the key represented by is smaller in a portion far from the power supply end than in a portion close to the power supply end in the screen.
  • Vcp is negative.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode becomes Approximately the second potential level V g 0 f ⁇
  • the potential of the first common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the first common electrode is positive.
  • Level Vc (+) When the polarity is negative, the potential becomes the second potential level V c (—),
  • the potential of the second common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the second common electrode is positive.
  • Potential level Vc (+) If the polarity of the video signal is negative, the potential level becomes the second potential level Vc ( ⁇ ), and the subsequent potential level of the first potential level Vc (+) of the common electrode.
  • the difference with respect to the potential during the holding period is represented by ⁇ c (+), and the difference between the second potential level V c (—) of the common electrode and the potential during the subsequent holding period is represented by ⁇ c (1).
  • j3 represented by is larger in a portion far from the power supply end than in a portion near the power supply end in the screen.
  • jS (0) is the value of the above) 3 at the part near the power supply end in the screen
  • j3 (E) is the value of the part at the part distant from the power supply end in the screen, and is the distance between them.
  • ⁇ ( ⁇ ) is preferably larger than [jS (O) + ⁇ ( ⁇ )]] 2.
  • ⁇ c c is preferably negative.
  • the potential of the scan electrode becomes the first potential level Vg ⁇ , and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is set. Becomes approximately the second potential level V g 0 ff,
  • the potential of the first common electrode when the scanning electrode is selected, When the polarity of the video signal applied to the video signal electrode corresponding to the first common electrode is positive, it becomes the first potential level Vc (+), and when the polarity of the video signal is negative, The second potential level V c (—),
  • the potential of the second common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the second common electrode is positive.
  • Potential level Vc (+) and when the polarity of the video signal is negative, the potential level becomes the second potential level Vc ( ⁇ ), and the subsequent holding period of the first potential level Vc (+) of the common electrode
  • AVc (+) represents the difference with respect to the potential at the time
  • ⁇ vc (-1) represents the difference of the second potential level Vc (—) of the common electrode with respect to the potential during the subsequent holding period.
  • i8 represented by is larger in a portion far from the power supply end than in a portion near the power supply end in the screen.
  • a third display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, a scanning electrode, and a video signal electrode.
  • Third display device comprises a video signal driving circuit for applying a two video signals of different polarities to the video signal electrode, the third display device, a plurality of common A common electrode potential control circuit for applying voltage signals to the electrodes; and a scanning signal driving circuit for applying voltage signals to the plurality of scanning electrodes, wherein the common electrode potential control circuit has at least a binary output potential level.
  • the scanning signal drive circuit has at least a binary output potential level.
  • the potential of the scan electrode becomes a first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is approximately The second potential level Vg oif,
  • the potential of the common electrode facing the pixel electrodes of the plurality of pixels belonging to the scan electrode via the display medium is set to the first potential level when the polarity of the video signal is positive.
  • V c (+) the second potential level
  • V c (—) when the polarity of the video signal is negative
  • the difference between the first potential level Vc (+) of the common electrode and the potential during the subsequent holding period is represented by AVc (+), and the difference between the second potential level Vc (—) of the common electrode and The difference with respect to the potential during the subsequent holding period is c (I)
  • Vc p AVc (+)- ⁇ Vc (1)... (Equation 8)) is defined as r for the portion farther from the power supply end compared to the portion closer to the power supply end in the screen. It is preferable to make it smaller.
  • r (o) is the value at the portion of the screen closer to the power supply end in the screen
  • ⁇ (E) is the value of the portion of the screen far from the power supply end in the screen.
  • ⁇ (M) is preferably smaller than [ ⁇ (O) +7 (E)] / 2.
  • Vcp is negative.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is approximately It becomes the second potential level V g 0 ff,
  • the potential of the common electrode facing the pixel electrodes of the plurality of pixels belonging to the scan electrode via the display medium is set to the first potential level V when the polarity of the video signal is positive. c (+), and when the polarity of the video signal is negative, it becomes the second potential level V c (—),
  • the value of the iS at a portion close to the power supply end in the screen is ( ⁇ ), and the value at a portion of the screen far from the power supply end in the screen is / 3 (E), which is a distance between them.
  • ⁇ ( ⁇ ) is preferably larger than [3 ( ⁇ ) + ⁇ ( ⁇ )] ⁇ 2.
  • the AV cc is negative.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is approximately The second potential level Vg off,
  • the potential of the common electrode facing the pixel electrodes of the plurality of pixels belonging to the scan electrode via the display medium is set to the first potential level V when the polarity of the video signal is positive. c (+), and when the polarity of the video signal is negative, it becomes the second potential level V c (—),
  • V cp AV c (+)- ⁇ V c (-)... (Equation 8)) is compared with the portion farther from the power supply end in the screen than the portion closer to the power supply end. Is smaller, and
  • I3 which is represented by, is farther from the It is preferable to increase the size at the portion where the noise does not occur.
  • a fourth display device includes a plurality of pixel electrodes arranged in a matrix, switching elements connected thereto, a scanning electrode, a scanning electrode, and a video signal electrode.
  • the capacitance between the scan electrode and the pixel electrode between the pixel electrode and the scan electrode is represented by cgd; the capacitance between the common electrode and the common electrode between the pixel electrode and the common electrode is represented by C 1 c;
  • C tot When the sum of the total capacitance electrically connected to the electrodes is represented by C tot,
  • the fourth display device simultaneously applies two types of video signals having different polarities to a plurality of video signal electrodes, and, when viewing each of the video signal electrodes, displays two types of video signals having different polarities in accordance with a display cycle. It is preferable to include a video signal driving circuit for applying a video signal.
  • the fourth display device opposes, via a display medium, a pixel electrode of a pixel belonging to a video signal electrode to which a video signal of the first polarity is applied, among a plurality of pixels belonging to one scan electrode.
  • the first common electrode faces the pixel electrode of the pixel belonging to the video signal electrode to which the video signal of the second polarity is applied, via the display medium.
  • the fourth display device further includes a common electrode potential control circuit for applying a voltage signal to the plurality of common electrodes, and a scan signal driving circuit for applying a voltage signal to the plurality of scan electrodes.
  • the circuit has at least two output potential levels
  • the scanning signal drive circuit has at least two output potential levels.
  • the potential of the scan electrode becomes the first potential level Vgon, and during a holding period in which the scan electrode is not selected, the potential of the scan electrode is approximately It becomes the second potential level V goff,
  • the potential of the first common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the first common electrode is positive.
  • Level Vc (+) and when the polarity of the video signal is negative, the second potential level Vc (-)
  • the potential of the second common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the second common electrode is positive.
  • Potential level Vc (+) If the polarity of the video signal is negative, the potential level becomes the second potential level Vc ( ⁇ ), and the subsequent potential level of the first potential level Vc (+) of the common electrode.
  • AVc (+) A case where the difference with respect to the potential during the holding period is represented by AVc (+), and the difference between the second potential level Vc (—) of the common electrode and the potential during the subsequent holding period is represented by AVc (1).
  • Vc p AVc (+)- ⁇ Vc (1)... (Equation 8)) is farther from the power supply end than the portion near the power supply end in the screen. It is preferable to reduce the size at the portion where the noise does not occur.
  • the value at a portion of the screen closer to the power supply end in the screen is ⁇ ( ⁇ )
  • the value at a portion of the screen far from the power supply end in the screen is ⁇ (E).
  • ⁇ (M) it is preferable that ⁇ (M) is smaller than [ ⁇ ( ⁇ ) + r (E)] / 2. .
  • Vcp is negative.
  • the potential of the scan electrode becomes the first potential level Vgon, and during the holding period in which the scan electrode is not selected, the potential of the scan electrode is approximately The second potential level becomes' Vg off,
  • the potential of the first common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the first common electrode is positive.
  • Level V c (+) and when the polarity of the video signal is negative, the potential becomes the second potential level V c (—),
  • the potential of the second common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the second common electrode is positive.
  • Potential level Vc (+) and when the polarity of the video signal is negative, the potential level becomes the second potential level Vc (—), and after the first potential level Vc (+) of the common electrode,
  • AVc (+) The difference with respect to the potential during the holding period
  • AVc (-1) the difference between the second potential level Vc (—) of the common electrode and the potential during the subsequent holding period.
  • the value of the above / 3 at the portion close to the power supply end in the screen is ( ⁇ )
  • the value at the portion of the screen far from the power supply end is jS (E)
  • the distance is between them.
  • ⁇ ( ⁇ ⁇ ⁇ ⁇ ) is preferably larger than [iS ( ⁇ ) + ⁇ ( ⁇ )] ⁇ 2.
  • the AV cc is negative.
  • the potential of the scanning electrode becomes the first potential level Vgon, and during a holding period in which the scanning electrode is not selected, the potential of the scanning electrode becomes Approximately the second potential level V goff is obtained,
  • the potential of the first common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the first common electrode is positive.
  • Level Vc (+) and when the polarity of the video signal is negative, the second potential level Vc (—),
  • the potential of the second common electrode is the first potential when the polarity of the video signal applied to the video signal electrode corresponding to the second common electrode is positive.
  • V cp AV c (+)- ⁇ V c (1)... (Equation 8)) is defined as the part farther from the power supply end compared to the part closer to the power supply end in the screen. Is smaller, and
  • the display medium is a liquid crystal.
  • the pixel electrode and the counter electrode have a structure in which a parallel plate capacitor is formed with a liquid crystal layer interposed therebetween.
  • the display medium is a liquid crystal.
  • the common electrode is formed on the same substrate as the pixel electrode, and the liquid crystal is operated by an electric field parallel to the substrate.
  • at least one of the capacitors constituting the C tot includes a capacitor formed by sandwiching an insulating layer between two conductive layers or semiconductor layers;
  • a first driving method for a display device is a method for driving a first or second display device, After a potential is written to the pixel electrode via the switching element, a voltage via the Cst, which has a different value in a portion near and far from the power supply end in the screen, is superimposed. It is characterized by
  • the polarity of the video signal is applied to the other common electrode of the storage capacitor connected to the pixel electrodes of the plurality of pixels belonging to the scan electrode.
  • the first potential level Vc (+) when a certain scan electrode is selected, the polarity of the video signal is applied to the other common electrode of the storage capacitor connected to the pixel electrodes of the plurality of pixels belonging to the scan electrode.
  • the first potential level Vc (+) when the polarity of the video signal is negative, it is preferable to apply the second potential level Vc ( ⁇ ).
  • a second driving method of a display device is a method of driving a third or fourth display device
  • a voltage which is a voltage via the C 1 c and which has a different value in a portion near and far from a power supply end in a screen. It is characterized by superimposition.
  • the second driving method when a certain scanning electrode is selected, when a polarity of a video signal is positive to a common electrode facing a pixel electrode of a plurality of pixels belonging to the scanning electrode via a display medium, Preferably applies a first potential level Vc (+), and applies a second potential level Vc (-) when the polarity of the video signal is negative.
  • a fifth display device controls a voltage applied to a display medium by a potential of a pixel electrode, and applies both positive and negative voltages to the display medium.
  • a display device for performing display wherein a capacitive coupling voltage is superimposed on an electrode other than the pixel electrode on the pixel electrode, and a positive voltage and a negative voltage are applied to the display medium. With this, the distribution of the capacitive coupling voltage in the display area is different. And features.
  • the electrodes other than the pixel electrodes are common electrodes.
  • a sixth display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, a video signal electrode, A display device comprising: a common electrode; a counter electrode; a display medium inserted between the pixel electrode and the counter electrode; and a storage capacitor formed between the pixel electrode and the common electrode.
  • a seventh display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, a video signal electrode, A common electrode, a display medium inserted between the pixel electrode and the common electrode, an electrode other than the common electrode facing the pixel electrode via the display medium, and an electrode other than the scanning electrode at the current stage, and What is claimed is: 1. A display device having a storage capacitor formed between a pixel electrode and a pixel electrode, wherein the capacitive coupling voltage from the scan electrode and the capacitive coupling voltage from the common electrode are distributed in a screen to cause flicker. And the luminance gradient is corrected at the same time.
  • an eighth display device includes a plurality of pixel electrodes arranged in a matrix, switching elements connected thereto, a scanning electrode, a scanning electrode, and a video signal electrode.
  • a display device having a common electrode, a counter electrode, a display medium inserted between the pixel electrode and the counter electrode, and a storage capacitor formed between the pixel electrode and any of the common electrodes
  • the storage capacitor connected to the pixel electrode of a plurality of pixels belonging to one scan electrode has a plurality of the common electrodes at the other connection destination.
  • a ninth display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, a video signal electrode, A display device having a common electrode and a display medium inserted between the pixel electrode and the common electrode, wherein the pixel electrode and the display medium of a plurality of pixels belonging to one scan electrode are included. There is a plurality of the common electrodes opposed to each other through the intermediary.
  • a first display element according to the present invention includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, a scanning electrode, and a video signal electrode.
  • a display element having a common electrode, a counter electrode, a display medium inserted between the pixel electrode and the counter electrode, and a storage capacitor formed between the pixel electrode and the common electrode.
  • the capacitance between the scan electrode and the pixel electrode between the pixel electrode and the scan electrode is represented by C gd
  • the capacitance between the common electrode and the common electrode between the pixel electrode and the common electrode is represented by C st
  • C tot When the sum of the total capacitance electrically connected to the electrodes is represented by C tot,
  • a second display element includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, a scanning electrode, and a video signal electrode.
  • the common electrode at the other connection destination of the storage capacitor connected to the pixel electrode of a plurality of pixels belonging to one of the scan electrodes is a plurality of display elements, and scans between the pixel electrode and the scan electrode.
  • the capacitance between the electrode and the pixel electrode is represented by C gd
  • the capacitance between the common electrode and the common electrode between the pixel electrode and the common electrode is represented by C st
  • the total capacitance electrically connected to the pixel electrode ⁇ When the sum is represented by C tot,
  • a third display element includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, and a video signal electrode.
  • a fourth display element includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scan electrode, a scan electrode, and a video signal electrode.
  • the common electrode facing the electrode via the display medium is a plurality of display elements
  • the capacitance between the scan electrode and the pixel electrode between the pixel electrode and the scan electrode is represented by C gd
  • the capacitance between the common electrode and the common electrode between the pixel electrode and the common electrode is represented by C 1c
  • C tot When the sum of all capacitances electrically connected to the pixel electrode is represented by C tot,
  • a tenth display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, and a video signal electrode.
  • the scanning electrode is supplied with power from only one side of a display region, and the common electrode is a display device in which the potential is fixed at least on the side opposite to the side where the scanning electrode is supplied with power in the display region,
  • the capacitance between the scan electrode and the pixel electrode between the pixel electrode and the scan electrode is represented by C gd
  • the capacitance between the common electrode and the common electrode between the pixel electrode and the common electrode is represented by C st
  • C tot When the sum of the total capacitance electrically connected to the electrodes is represented by C tot,
  • a first display device includes a plurality of pixel electrodes arranged in a matrix, a switching element connected thereto, a scanning electrode, and a video signal electrode.
  • the capacitance between the scan electrode and the pixel electrode between the pixel electrode and the scan electrode is represented by C gd
  • the capacitance between the common electrode and the common electrode between the pixel electrode and the common electrode is represented by C 1c
  • C tot When the sum of all capacitances electrically connected to the pixel electrode is represented by C tot,
  • gd (F) is the value of the portion of the gd represented by in the display region that is farthest from the power supply end of the scan electrode, where gd (F) is the value of gd that is farthest from the power supply end of the scan electrode in the display region. Between the closest parts, there is a position where the value of 3 ⁇ 4 01 is larger than ⁇ 01 (F).
  • a common period is used in a holding period after the pixel electrode is charged with a positive video signal and a holding period after the pixel electrode is charged with a negative video signal.
  • the electrode potentials are different.
  • the scanning signal drive circuit simultaneously writes data in a plurality of rows.
  • the display medium is a ⁇ CB mode liquid crystal.
  • both the scanning signal drive circuit and the common electrode potential control circuit are formed on the same substrate as the switching element.
  • the display medium comprises a medium for controlling an optical state by a current and an auxiliary switching element.
  • the medium whose optical state is controlled by a current is an organic electroluminescence medium.
  • a frit force or a luminance gradient can be significantly reduced.
  • FIG. 1 is a plan view showing a pixel layout of the display device according to the first embodiment of the present invention.
  • FIG. 2 is a sectional view taken along line AA ′ of FIG.
  • FIG. 3 is a circuit configuration diagram of the display device according to the first embodiment of the present invention.
  • FIG. 4 is a plan view showing a pixel layout of a display device according to the second embodiment of the present invention.
  • FIG. 5 is a circuit configuration diagram of a display device according to the second embodiment of the present invention.
  • FIG. 6A is a waveform diagram of an odd-numbered frame for describing a driving method by dot inversion driving of the display device according to the second embodiment of the present invention.
  • FIG. 6B is a waveform diagram of an even-numbered frame for describing a driving method by dot inversion driving of the display device according to the second embodiment of the present invention.
  • FIG. 7A is a waveform diagram of an odd-numbered frame for describing a driving method by column inversion driving of the display device according to the second embodiment of the present invention.
  • FIG. 7B is a waveform diagram of an even-numbered frame for describing a driving method by column inversion driving of the display device according to the second embodiment of the present invention.
  • FIG. 8 is a circuit diagram for one pixel of a display device according to the fourth embodiment of the present invention.
  • FIG. 9 is a plan view showing a pixel layout of a display device according to the fourth embodiment of the present invention.
  • FIG. 10 is a sectional view taken along a line ⁇ _ ⁇ ′ in FIG.
  • FIG. 11 is a circuit configuration diagram of a display device according to the fourth embodiment of the present invention.
  • FIG. 12 is a plan view showing a pixel layout of a display device according to the fifth embodiment of the present invention.
  • FIG. 13 is a circuit configuration diagram of a display device according to the fifth embodiment of the present invention.
  • FIG. 14 is a circuit diagram of one pixel of the display device according to the related art and the first embodiment of the present invention.
  • FIG. 15 is a waveform chart for explaining a conventional method of driving the display device according to the first embodiment of the present invention.
  • FIG. 16D is a diagram showing a polarity pattern of pixels and a scan signal waveform in the field inversion method.
  • Fig. 16B shows the pixel polarity pattern and scanning signal in the line inversion method. It is a figure showing a waveform.
  • FIG. 16C is a diagram showing a pixel polarity pattern and a scanning signal waveform in the column inversion method.
  • FIG. 16D is a diagram showing a polarity pattern of a pixel and a scanning signal waveform in the dot inversion method.
  • FIG. 17 is a waveform diagram for explaining that the recharge voltage is different between a portion near and far from the power supply end.
  • FIG. 18 is a diagram for explaining the magnitude relationship between the recharge voltages.
  • FIG. 19A is a diagram showing an example of how to give a distribution in the screen of FIG.
  • FIG. 19B is a diagram showing an example of how to give the distribution in the screen of 3).
  • FIG. 19C is a diagram showing an example of how to give the distribution of ⁇ in the screen.
  • FIG. 19D is a diagram showing an example of how to give the distribution in the screen of 3).
  • FIG. 2OA is a diagram showing an example of how to give the distribution of the key on the screen.
  • FIG. 20B is a diagram showing an example of how to give a distribution within the end screen.
  • FIG. 20C is a diagram showing an example of how to give the distribution of the key on the screen.
  • FIG. 20D is a diagram showing an example of how to provide a distribution of keys in a screen.
  • FIG. 21 is a model circuit diagram for considering the optimal distribution of) 3 and ⁇ .
  • FIG. 22 is a structural unit circuit diagram of the model circuit of FIG.
  • FIG. 23 is a diagram showing a time change of a voltage at each node in the model circuit of FIG. 21.
  • FIG. 24 is a diagram showing the distribution of the recharge voltage in the screen derived from the model calculation.
  • FIG. 25A is a diagram showing another example of how to give the distribution of ⁇ in the screen.
  • FIG. 25D is a diagram showing another example of how to give the distribution in the screen of 3).
  • Figure 26 ⁇ shows an example of the power supply method for the scanning electrode and the common electrode and the relationship between the recharging voltage.
  • FIG. 26B is a diagram showing an example of a power supply method for the scan electrode and the common electrode and a relationship between the recharge voltage.
  • FIG. 26C is a diagram illustrating an example of a power supply method of the scan electrode and the common electrode and a relationship between the recharge voltage.
  • FIG. 26D is a diagram showing an example of a power supply method of the scan electrode and the common electrode and a relationship between the recharge voltage.
  • FIG. 26E is a diagram illustrating an example of a power supply method for the scan electrode and the common electrode and a relationship between the recharge voltage.
  • FIG. 26E ' is a diagram showing a relationship between an example of a power supply method for the scan electrode and the common electrode and a recharge voltage.
  • FIG. 27 is a circuit diagram of one pixel in another example of the display device of the present invention.
  • FIG. 28A is a waveform diagram of an odd-numbered frame for describing a method of driving a display device according to another embodiment of the present invention.
  • FIG. 28B is a waveform diagram of an even-numbered frame for describing a method of driving a display device according to another embodiment of the present invention.
  • FIG. 29A is a waveform diagram of an odd-numbered frame for describing another driving method of the display device according to another embodiment of the present invention.
  • FIG. 29B is a waveform diagram of an even-numbered frame for explaining another driving method of the display device according to another embodiment of the present invention.
  • FIG. 30 is a diagram for explaining the magnitude relationship of the recharge voltage in the p-channel type TFT.
  • FIG. 31 is a pixel configuration diagram when the present invention is applied to a display device using an organic electroluminescence element.
  • FIG. 9 is a diagram illustrating a range of ⁇ hi gd and ⁇ a; st that can reduce both the luminance gradient and the frit force when st (E) ⁇ ast ( ⁇ ).
  • FIG. 33A is a diagram in which the optimum distributions of C st and C gd in the display area are obtained by simulation.
  • FIG. 33B is a diagram in which the optimum distribution of C st and C g d in the display area is obtained by simulation.
  • FIG. 33C is a diagram in which the optimal distributions of C st and C g d in the display area are obtained by simulation.
  • FIG. 33D is a diagram in which the optimum distributions of C st and C gd in the display area are obtained by simulation.
  • the scanning signal (driving signal applied to the scanning electrode) and the common electrode control signal are supplied from both sides of the screen.
  • a portion near the power supply end of the scanning electrode (and the common electrode), that is, both ends of the screen is literally called “a portion close to the power supply end”, and a center of the screen is called “a portion far from the power supply end”.
  • V a -(C g d / C t o t) (Vg o n-V g o f f)
  • the TFT does not go into the OFF state immediately when the scanning electrode potential falls, but becomes the OFF only when it passes the switching threshold (a potential that is higher than the video signal electrode potential by the threshold voltage). (However, TFT is turned off at the latest by the time the video signal electrode potential starts to shift toward the voltage for the next scanning period). Therefore, during a finite time from the start of the fall of the scan electrode potential to the passage of the switching threshold (the period indicated by To or Te in Fig. 17), the video signal electrode generated by the penetration and one pixel electrode (the TFT source) ⁇ Current flows through the TFT in an attempt to make up for the potential difference between the drains. Therefore, the absolute value of the actual change in the pixel electrode potential is smaller than IAVaI.
  • the change in the pixel electrode potential is ⁇ Va + AVb.
  • Figure 17 shows the change in pixel electrode potential Vd at this time. Is also shown.
  • the current flowing in the TFT at this time is called a recharge current, and the voltage difference ⁇ Vb generated by this is called a recharge voltage.
  • the switching threshold value described above is different between an even-numbered frame (when charging a video signal with a positive polarity) and an odd-numbered frame (when charging a video signal with a negative polarity).
  • the scanning electrode potential shifts from Vg on to Vg off
  • the switching threshold levels for the positive polarity and the negative polarity are drawn as shown in Figure 18. Based on this, the time until the TFT is turned off, that is, the period during which recharging occurs (corresponding to the above-mentioned To or Te) is determined for each of the part near and far from the power supply end. Is shown in the bar graph below.
  • Equation 16 For reference, for the sake of simplicity, it is assumed that the falling waveform of the scanning electrode potential is the same in the even-numbered frame and the odd-numbered frame, but may not always be the same. In particular, the non-linearity of TFT channel capacitance (gate-source capacitance when TFT is ON, or Considering that the gate-drain capacitance is larger than that of the OFF), the negative polarity of the video signal apparently increases the capacitance, and therefore the CR time constant of the fall of the scanning electrode potential increases. The fall may be slower. However, even in such a case, the relation of (Equation 16) holds true.
  • Vd o (O, +) V s i g (+)-st ⁇ V c (+)-g d AVg o n + AVb ( ⁇ , +)
  • Vd o (O) V s i g (-)-a s t ⁇ V c (-)-a g d
  • Vd o (E, +) V s i g (+)-st ⁇ V c (+)-g d AVg o n + AVb (E, +)
  • Vd o (E) V s i g (one)-a s t ⁇ V c (one)-g ⁇
  • Equation 17 the DC average level of the pixel electrode potential Vdc ( ⁇ ), Vdc (E), and the liquid crystal applied voltage effective value V eff ( ⁇ ) When V eff (E) is calculated, (Equation 18) is obtained.
  • Vd c ( ⁇ ) [Vd o (O, +) + Vd o ( ⁇ )] / 2
  • V d c (E) [V do (E, +) + V do (E)] / 2
  • V e f f (E) [V do (E, +) — Vdo (E)] / 2
  • V c p ⁇ V c (+)- ⁇ V c (one)
  • the DC average levels Vdc (O) and Vdc (E) given by Equations 1 and 3 in (Equation 18) are the voltage applied to the liquid crystal if the potential of the counter electrode is made to match this value. Is the voltage value at which the time-average value becomes zero and the flicker force disappears. However, from (Equation 18) and (Equation 16), the relationship expressed by the following (Equation 20) is obtained, and the DC average level has a different value in the screen (from the feed end). The far part is larger than the near part), and it is impossible to eliminate flicker simultaneously on the entire screen.
  • Vd c (E) -Vd c (O) [ ⁇ V b ( ⁇ , +) + ⁇ Vb ( ⁇ )] / 2-[ ⁇ V b ( ⁇ , +) + ⁇ Vb ( ⁇ )] / 2> 0
  • V eff (E)-V eff ( ⁇ ) [ ⁇ V b (E, +)- ⁇ V b (E)] / 2-[ ⁇ Vb ( ⁇ , +)- ⁇ V b (O)] / 2 ⁇ 0
  • the pixel electrode potential decreases due to penetration, but at the same time, the scan electrode formed by C gd and C st in FIG. Due to the capacitive coupling between the electrodes, the potential of the common electrode also decreases. This potential drop is small near the power supply end of the common electrode, but large at the farther part.
  • the potential of the common electrode drops, the potential of the pixel electrode further drops due to the pull. Then, a higher recharge current flows toward the pixel electrode than when the common electrode potential does not change at all. Therefore, the pixel electrode holding potential at a portion far from the power supply end is significantly higher than that at a portion near the power supply end, and the problem of luminance gradient / frits force becomes more prominent.
  • st and a gd are not constant in the screen (that is, at least one of C g d C st and C 1 c is not constant).
  • st and a gd near the feed end are defined as st ( ⁇ ) and g d (O), respectively, and those far away are defined as a st ( ⁇ ) and a g d (E), respectively.
  • ⁇ indicates a part near the power supply end
  • E indicates a part far from the power supply end.
  • V d o ( ⁇ , +) V s i g (+)-a s t (O) ⁇ V c (+)
  • V d o (O, ⁇ ) V s i g (one)-st ( ⁇ ) ⁇ V c (one)
  • V d o (E, +) V s i g (+)-st (E) ⁇ V c (+)
  • V sig (sat) and ⁇ Vb (j, j) the value of ⁇ Vb was different between a portion near the power supply end and a portion far from the power supply end, so that Vdo was similarly different, and a frit force and a brightness gradient were generated.
  • the difference between the values of AVb is corrected by independently changing the values of ast and agd of each two.
  • the DC average levels Vdc (0) and Vdc (E) and the liquid crystal applied voltage effective values Veff (0) and Veff (E) are calculated from (Equation 17) and (Equation 18). Similarly to the calculation, when these are calculated from (Equation 22), the following (Equation 23) is obtained.
  • Vd c ( ⁇ ) [V do (0, +) + V do ( ⁇ , one)] / 2
  • V e f f ( ⁇ ) [V do (0, +) — Vd o ( ⁇ , one)] / 2
  • Vd c (E) [Vd o (E, +) + V do (E,-)] / 2
  • V e f f (E) [Vd o (E, +) -Vd o (E, one)] / 2
  • V d c VD C (E)-VD C ( ⁇ )
  • ⁇ (O) g d ( ⁇ ) + a st (O) ( ⁇ V c c / ⁇ V g on)
  • ⁇ (E) g d (E) + «st (E) ( ⁇ V c c / ⁇ Vg on)
  • ⁇ (E)-r (O) [ ⁇ Vb (E, +)- ⁇ V b (E, one)- ⁇ Vb ( ⁇ , +) + ⁇ V b (O, one)] / 2
  • Equation 31 As described above, the flit force and the luminance gradient can be eliminated by selecting the key and) 3 successfully.
  • the value of the key is smaller in the area far from the power supply end than in the area near the power supply end in the screen.
  • iS The value of iS is farther from the power supply end compared to the area closer to the power supply end on the screen. Minutes are bigger
  • the capacitance value contributing to ast and a; gd (in other words, the capacitance value that constitutes C tot)
  • At least two of C st, C gd, or C 1c are defined as It is desirable to vary ast and agd by setting different values in the distant part.
  • C gd and C 1 c are constant, and only C st is the part close to the feed end (the value of C st here is C st ( ⁇ )) and the part far from it ( (C st (E)), and C st (O) ⁇ C st (E), according to (Equation 14), gd ( ⁇ )> ⁇ gd (E), st ( ⁇ ) ⁇ st (E). Then, if V cp ⁇ 0, and V cc ⁇ 0 (this condition will be explained later as a supplementary explanation), then (Eq. 25) gives ⁇ (O)> r (E), and (Eq. 27) gives ( ⁇ )> ⁇ ( ⁇ ). Then, (Equation 29) is satisfied, but (Equation 31) is not. Therefore, the effect of reducing the luminance gradient is obtained, but the effect of reducing the frit is not obtained.
  • the pattern of change of ⁇ and / 3 at each position in the screen is as follows.
  • iS Some examples of iS are shown in Figure 19, and those of ⁇ are shown in Figure 20.
  • the horizontal axis indicates the horizontal position on the screen, and the vertical axis indicates the value of 3 or.
  • ⁇ , E, and M on the abscissa indicate a portion close to the power supply end, a portion far from the power supply end, and a portion in the middle between them.
  • the simplest pattern is a pattern that changes linearly, as shown in Figure 19A or Figure 20A.
  • a non-linear change can be considered as shown in FIGS. 19B and 20B, or a stepwise change can be made as shown in FIGS. 19C and 20C.
  • a fixed portion and a portion having a certain slope are mixed. Both are common in that the values of j3 and ⁇ at the part near the power supply end and the part far from the power supply end satisfy (Equation 31) and (Equation 29). In any case, the effects of the present invention can be obtained.
  • i3 tends to protrude upward between the part near and far from the power supply end, and a3 tends to protrude downward. Is preferable. The reason is shown below.
  • the scan electrode can be regarded as a wiring having RC distribution circuit constants. Therefore, the scanning electrode is approximately represented by a five-stage RC circuit as shown in Fig. 21, where C is the total capacitance between the part near and far from the feed end, and R is the resistance. This can be considered as a cascade connection in which a portion between a portion near and far from the power supply end of the scanning electrode is divided into five equal parts, each of which is represented by a unit RC circuit as shown in FIG.
  • Vg ⁇ , Vg1, Vg2, Vg3, Vg4, Vg5, and VgE in the figure are respectively .
  • the distance from the feed end is 0 (part close to the feed end), LZ10, 3 L / 10, LZ2, 7 L / l 0, 9 L / l 0, and L (part far from the feed end) Phase to the potential at Hit.
  • a voltage is supplied to the end closer to the power supply end by the scanning signal drive circuit.
  • Vg 0 is the supply voltage of the scanning signal driving circuit
  • Rg is the internal impedance of the scanning signal driving circuit.
  • Figs. 19 and 20 assume that power is supplied from both sides, but since they are symmetric, it is sufficient to pay attention to only the left half or the right half.
  • the circuit model in Fig. 21 is exactly the one that focuses on the left half of Figs. 19 and 20 only.
  • Vg (n) -Vs ⁇ Vt, Vg (n) -Vd ⁇ Vt) Ids k ⁇ Vg (n) -Vs-Vt ⁇ 2
  • I ds -k ⁇ V g (n)-Vd-V t ⁇ 2
  • Vg (n) — V s ⁇ V t, Vg (n)-V d ⁇ V t) I d s 0
  • k is a constant indicating the charge capacity of the TFT, and ⁇ 1; ? This is the threshold voltage of the Ding.
  • the horizontal axis shows the normalized value as "0" for the part near the power supply end and "1" for the part far from the power supply end.
  • the vertical axis also shows ⁇ Vb at a portion far from the power supply end normalized to “1”.
  • the distribution of the recharge voltage has an upwardly convex shape.
  • the resulting DC average level of the pixel electrode and the distribution of the effective value of the liquid crystal applied voltage also have the shape shown in FIG.
  • the DC average level is upside-down because the right-hand side of (Equation 20) is positive. Must not). Therefore, the distribution of / 3 pairs for compensating the flit force (caused by the distribution of the DC average level) and the luminance gradient (caused by the distribution of the effective voltage of the liquid crystal applied voltage) caused by these is close to that in FIG. It is desirable that the shape, ie, jS, be as shown in Fig. 19B and that of Fig. 20B be as shown in Fig. 20B (of course, Fig. 19D and Fig. 20D are also acceptable).
  • Equation 34 Note that the first expression in (Equation 34) is a conditional expression related to the frit force, and the second expression is the luminance gradient It is a conditional expression regarding.
  • V cp in (Equation 19) is supplemented.
  • V eff in (Equation 18) and (Equation 23) if the ast Vcp is negative, ignoring the third term related to recharging as small, the voltage applied to the liquid crystal
  • the effective value of the voltage is a value larger than the video signal amplitude [V sig (+) — V sig (—)] / 2. This is because, as described in the background art, using a low-withstand voltage video signal driving IC (for example, up to 5 V), applying a voltage (for example, 10 to 15 V) that is higher than the withstand voltage to the liquid crystal. This is equivalent to the advantage of being able to do so. Therefore, it is desirable that st Vcp be negative. Since st is a capacitance ratio and is always positive, it is desirable that Vcp be negative.
  • ⁇ V cc -(gd / st) ⁇ V gon (Equation 35) In this way, no DC voltage component is applied between the video signal electrode and the pixel electrode, and unnecessary ion generation in the liquid crystal or insulating film can be suppressed. Stability can be improved. Since AVg on, Q! Gd, and CK St are positive, ⁇ V cc is preferably negative.
  • Figs. 26A to 26E show the predicted distribution (horizontal distribution) of how to generate the recharge voltage AVb.
  • G indicates a scanning electrode
  • C indicates a common electrode.
  • the place where the square mark (mouth) is attached indicates that it is the power supply end.
  • the dashed curve shows the recharge voltage when the potential fluctuation of the common electrode is not considered, and the thick solid curve shows that when the potential fluctuation of the common electrode is considered. If the potential of the common electrode is not considered, when the scanning electrode is fed on both sides ((A) and (B)), it is arched, and when it is fed on one side ((C),
  • the luminance gradient ⁇ flicker generated by ⁇ Vb is corrected according to the shape of AVb in FIGS. 26A to 26E. ), It is most desirable to have a distribution of ⁇ and ⁇ (more precisely, I a
  • the screen edge to which power is supplied to at least one of the scanning electrode and the common electrode is referred to as “a portion close to the power supply end”. That is, for all cases except (D), the screen Both ends are “parts near the feed end” (represented by the symbol “ ⁇ ” in Fig. 26). In (D), only one end is the “part close to the feed end”. In cases other than (D), the area near the center of the screen is referred to as the “part far from the power supply end” (represented by the symbol “E”). In case (D), the end that is not supplied with power is the “part far from the power supply end”. The position indicated by the symbol “M” in the figure is a portion that is halfway between the “portion near the power supply end” and the “portion far from the power supply end”.
  • Vb ( ⁇ , +), Vb (0, 1), and Vb (E, tens) and Vb (E, 1) are used for the first and second equations in (Equation 16). It can be easily understood by replacing Vb in 26A to 26E in Fig. 26E. Regarding the third equation, as can be seen from Fig. 18, considering that the recharge voltage is much larger in the case of negative charge than in the case of positive charge, V b (0, +) — V b ( ⁇ , 1) and V b (E, +) – V b (E,-) are — V b (O, ⁇ ) And one Vb (E,-) can be regarded as the same, and since Equation 2 holds, Equation 3 holds.
  • each pixel has the structure shown in FIG.
  • the storage capacitance of each pixel may be connected to wiring other than the common electrode.
  • it may be connected to a scanning electrode other than this stage (the example in the previous stage in this figure).
  • the equation of the charge conservation law corresponding to (Equation 11) is given by (Equation 36).
  • Equation 36 When the scanning electrode Vg (n) is selected, Vg (n— Since the selection in 1) has been completed, the potential is Vg off. By transforming (Equation 36), (Equation 37) is obtained.
  • V d o (-) V s i g (-) — st ⁇ V c (one)-a g d
  • Vd o (+) V s i g (+) st t V c (+) — a g d
  • Equation 37 where AVgon, ⁇ Vc (ten), and ⁇ Vc (one) are expressed by (Equation 13), and agd, st are expressed by the following (Equation 38).
  • the effect of the present invention can be obtained by changing the values of a st and a g d by making the value of C st 2 different between the portion near and far from the power supply end.
  • connection destination of C st2 is a scan electrode at the subsequent stage, a scan electrode at two, three, etc., and a scan electrode at two, three, etc.
  • C t 0 t is further generalized to include FIG. 14 and FIG. 27, and C t 0 t is considered as “sum of all capacitances electrically connected to the pixel electrode”, the explanation and supplementary explanation on the principle of the present invention will be given. All matters will apply.
  • FIG. 1 is a plan view showing a pixel layout of the display device according to the first embodiment of the present invention.
  • FIG. 2 is a sectional view taken along line AA ′ of FIG.
  • 11 and 12 are substrates made of glass or the like
  • 11 is an array substrate on which a thin film transistor 3 (also referred to as a TFT or a switching element) and electrodes connected thereto are formed
  • Reference numeral 12 denotes an opposing substrate opposed thereto.
  • a liquid crystal 13 as a display medium is sandwiched between the two substrates, and both ends thereof are sealed with a seal 17.
  • Reference numerals 14 and 15 denote polarizing plates for displaying polarized light
  • 19 denotes a color filter for displaying color.
  • the color filter 19 is formed on the side of the counter substrate 12, it may be formed on the side of the array substrate 11.
  • the scanning electrode 1 and the common electrode 4 are formed on the array substrate 11 by the first conductive layer, and the insulating film 18 covers the scanning electrode 1 and the common electrode 4.
  • the pixel electrode 5 is formed by the second conductive layer on the insulating film 18. As shown in FIG. 2, a part of the pixel electrode 5 overlaps with the common electrode 4.
  • the overlapping portion with the common electrode 4 constitutes the storage capacitor 7 (that is, the common electrode-pixel electrode capacitance C st).
  • the overlapping portion between the pixel electrode 5 and the scanning electrode 1 forms the scanning electrode-pixel electrode capacitance C gd.
  • a transparent electrode 20 is formed on the counter substrate 12.
  • the transparent electrode 20 and the pixel electrode 5 face each other via a liquid crystal 13 as a display medium, thereby forming a liquid crystal capacitor C 1 c.
  • the liquid crystal is a TN (twisted'nematic) liquid crystal.
  • the thin film transistor 3 includes a semiconductor portion 9 and three electrodes.
  • the gate electrode is connected to the scanning electrode 1
  • the source electrode is connected to the video signal electrode 2
  • the drain electrode is connected to the pixel electrode 5, respectively.
  • FIG. 3 is a circuit configuration diagram of the display device according to the first embodiment of the present invention.
  • one pixel has a capacitance Cst between the common electrode and the pixel electrode, a capacitance Cgd between the scanning electrode and the pixel electrode, and a liquid crystal capacitance C1c.
  • it has a circuit structure similar to that of FIG.
  • a display device is formed by arranging such pixels in a matrix.
  • the video signal electrode 2 is connected to the video signal drive circuit 22
  • the scan electrode 1 is connected to the scan signal drive circuit 21
  • the common electrode 4 is connected to the common electrode potential control circuit 26.
  • Reference numeral 23 denotes a display element excluding the drive circuit.
  • FIG. 3 a portion close to the power supply end and a portion far from the power supply end are depicted.
  • FIG. 1 shows a pixel rate at each portion.
  • C st and C gd have different shapes in a portion near and far from the power supply end, and the capacitance value itself is also different (the capacitance value is different). Area is different).
  • Luminance Gradient 'Principle of Fritz Force Reduction it is possible to realize a reduction of the luminance gradient ⁇ the flicker force.
  • the video signal drive circuit has two types of video signals with different polarities depending on the display cycle (that is, positive and negative video signals based on the potential of the common electrode, V sig (+) and V sig in Fig. 15). (Equivalent to (—)) can be applied to the video signal electrode.
  • the scanning signal drive circuit must be capable of applying at least two output potential levels (V g on and V g off f in FIG. 15).
  • the common electrode potential control circuit must be able to apply at least two output potential levels (Vc (+) and Vc (—) in Figure 15).
  • FIGS. 33A to 33D show the results of a simulation performed by applying specific numerical values to parameters such as the capacity in the present embodiment.
  • This is the equivalent circuit of the entire display area in the circuit simulator. A path is constructed, and a DC average level (V dc) and a liquid crystal applied voltage effective value (V eff) at each position in the display area at that time are calculated.
  • V dc DC average level
  • V eff liquid crystal applied voltage effective value
  • the scanning signal drive circuit and the common electrode potential control circuit first c which is also assumed to be powered from only the display area left, C st, C gd or "capacity inclination in each drawing that calculated for the case where C 1 c do not at all give a distribution in the display area, None ".
  • FIG. 33A shows the distribution of C st and Fig. 33 B the distribution of C gd.
  • the "normalized horizontal position" on the horizontal axis is the value obtained by normalizing the distance from the left edge of the display area to the width of the display area. "0" on the left and “1" on the right.)
  • FIGS. 33C and 33D show the results of the DC average level and the liquid crystal applied voltage effective value, respectively.
  • the value was selected so as to match the value in the case of "no inclination".
  • the value of C st is inclined from 0.7 pF (left end) to 0.745 pF (right end), and as shown in Fig. 33 B, the value of ⁇ 3 (1 is set to 0.
  • FIG. 4 In the second embodiment of the present invention, a configuration that achieves both a reduction in horizontal crosstalk and a reduction in the voltage of the video signal driving circuit IC will be described with reference to FIGS. 4 and 5.
  • FIG. 4 In the second embodiment of the present invention, a configuration that achieves both a reduction in horizontal crosstalk and a reduction in the voltage of the video signal driving circuit IC will be described with reference to FIGS. 4 and 5.
  • FIG. 4 is a plan view showing a pixel layout of a display device according to the second embodiment of the present invention.
  • the configuration of FIG. 4 is basically similar to the pixel layout of FIG. 1, but is characterized in that the layout is inverted upside down for each column.
  • the common electrode 4 is located halfway between the two scanning electrodes 1 in order to maintain the symmetry in the vertical direction.
  • An insulating film 18 (not shown) is interposed between the pixel electrode 5 and the common electrode 4.
  • a storage capacity 7 (C st) is formed.
  • FIG. 5 is a circuit configuration diagram of a display device according to the second embodiment of the present invention. This is also basically the same as FIG. 3, but it is turned upside down for each column corresponding to the layout of FIG.
  • the other of the storage capacitors connected to the pixel electrode (a plurality of pixels) of the pixel belonging to one scan electrode (eg, G 1) (the pixel whose ONZOF is controlled by the scan electrode G 1)
  • G 1 the pixel whose ONZOF is controlled by the scan electrode G 1
  • pixels belonging to a certain scanning electrode for example, G 1 are in different stages in even and odd columns (note, this is not necessarily an essential configuration of the present invention). is not).
  • FIGS. 6A and 6B are waveform diagrams of an odd-numbered frame and an even-numbered frame for describing a driving method by dot inversion driving of the display device according to the second embodiment of the present invention.
  • FIG. 6A in odd frames, video signal electrodes S 1 (and S 3, S 5,..., Sn,...) And S 2 (and S 4, S 6,. , S n + 1,...) are applied.
  • the signal V sig (+) of the positive polarity is shown in S1 of FIG. 5, and the signal V sig of the negative polarity is shown in S2 in FIG. (1) is applied.
  • the pixel above G 1 (called pixel P) is In the column belonging to S2 (more precisely, the column belonging to the video signal electrode to which a negative video signal is applied including S2), the pixel below G1 (called pixel Q) is in the ON state. What You.
  • the common electrodes to which the storage capacitors of the pixels P and Q are connected are C 0 and C 1, respectively (based on G 1, these are referred to as a first common electrode and a second common electrode, respectively).
  • C 0 the first common electrode
  • C 1 the pixel P being charged to positive polarity
  • the second common electrode can be set to a different potential such as V c (—), corresponding to the pixel P being charged to a negative polarity.
  • dot inversion or column inversion driving which is an effective driving method for horizontal crosstalk
  • the effect of increasing the amplitude of the pixel electrode holding potential can be obtained. Therefore, it is possible to reduce horizontal crosstalk and lower the voltage of the video signal drive circuit IC. That is, the second of the two objectives described above can be achieved. Note that this effect (both reduction of horizontal crosstalk and lowering of the voltage of the video signal drive circuit IC) is due to ast and agd as described in (Principle of the Invention 1: Principle of Luminance Slope / Fritz Force Reduction). Note that it is obtained independently of the in-screen distribution.
  • dot inversion drive or column inversion drive is used to hold the pixel electrode as described in Japanese Patent Application Laid-Open No. H5-143021.
  • the effect of increasing the amplitude of the potential is obtained.
  • FIG. 4 depicts the case where C st ( ⁇ ) and C st (E), and C g d ( ⁇ ) ⁇ C g d (E).
  • the video signal drive circuit is compatible with dot inversion or column inversion. That is, two types of video signals having different polarities can be simultaneously applied to a plurality of video signal electrodes, and when each video signal electrode is viewed, depending on the display cycle (odd frame or even frame) It is desirable to be able to apply two types of video signals with different polarities.
  • the common electrode it is assumed that there are two common electrodes at the other connection destination of the storage capacitor connected to the pixel electrode belonging to that scan electrode with reference to a certain scan electrode.
  • the pixels in the even-numbered columns and the pixels in the odd-numbered columns are completely symmetrical.
  • the capacitance values (C gd , C st, etc.) may be different values for the even and odd columns.
  • dot inversion or column inversion applies a signal of opposite polarity for each column (that is, divided into even and odd columns). This is generally the case, but this is not necessarily the case. For example, every two rows or a random arrangement of each polarity may be used.
  • the pixels corresponding to the two polarities are arranged upside down, but the present invention is not necessarily limited to this. That is, there is a method in which only the common electrode to which the storage capacitor is connected is changed according to the polarity of the video signal electrode by using the structure shown in FIGS. However, in this case, in addition to the problem that the structure becomes asymmetric, the wiring for connecting the storage capacitor straddles other scanning electrodes etc. on the layout, causing extra capacitance and causing crosstalk. This is not desirable.
  • FIG. 9 a display device using an in-plane switching (IPS) mode liquid crystal will be described with reference to FIGS. 9 and 10.
  • FIG. 9 a display device using an in-plane switching (IPS) mode liquid crystal
  • FIG. 9 is a plan view showing a pixel layout of a display device according to the fourth embodiment of the present invention.
  • FIG. 10 is a sectional view taken along line AA ′ of FIG.
  • 11 and 12 are substrates made of glass or the like
  • 11 is an array substrate on which a thin film transistor and an electrode connected thereto are formed
  • 12 is a counter substrate opposed thereto.
  • Liquid crystal 13 is sandwiched between the two substrates, and both ends thereof are sealed with a seal 17.
  • Reference numerals 14 and 15 denote polarizing plates for performing a polarization display, and 19 denotes a color filter for performing a color display.
  • the color filter 1 is formed on the side of the counter substrate 12, it may be formed on the side of the array substrate 11.
  • the scanning electrode 1 and the common electrode 4 are formed on the array substrate 11 by the first conductive layer, and the insulating film 18 covers the scanning electrode 1 and the common electrode 4.
  • the pixel electrode 5 is formed by the second conductive layer on the insulating film 18. As shown in FIG. 10, the pixel electrode 5 overlaps the scanning electrode 1 in the preceding stage. The overlap with the scanning electrode 1 at the previous stage constitutes the storage capacitor 7 (C st). In addition, the overlapping portion between the pixel electrode 5 and the scanning electrode 1 at this stage forms a capacitance C gd between the scanning electrode and the pixel electrode.
  • the common electrode 4 has a branched portion 4A. This opposes in parallel with the pixel electrode 5 and functions as a counter electrode for applying an electric field to the liquid crystal layer.
  • the capacitance between the pixel electrode 5 and the common electrode 4 constitutes the capacitance C 1 c between the common electrode and the pixel electrode, where the capacitance via the liquid crystal layer and the two electrodes are geometrically overlapped. This includes both the capacitance formed by the process. Although it is difficult to calculate the capacitance via the liquid crystal layer using a formula or the like, it may be obtained by actual measurement or by simulation.
  • the thin film transistor 3 includes a semiconductor portion 9 and three electrodes. The gate electrode is connected to the scanning electrode 1, the source electrode is connected to the video signal electrode 2, and the drain electrode is connected to the pixel electrode 5, respectively.
  • FIG. 11 shows a circuit configuration of a display device according to the present embodiment using IPS mode liquid crystal.
  • the unit pixel structure shown in FIG. The scanning electrode 1 is supplied with power from the scanning signal drive circuit 21, and the video signal electrode 2 is supplied with power from the video signal drive circuit 22.
  • Equation 39 When the scanning electrode (Vg (n)) is selected, the selection period of the preceding scanning electrode (Vg (n-1)) has already ended, and the potential is Vg off. That is taken into account. By transforming (Equation 39), (Equation 40) is obtained.
  • Vd o (-) V s i g (-)- ⁇ 1 c ⁇ V c (one)
  • Vd o (+) V s i g (+) — ale Vc (+)
  • the counter electrode (V f) in FIG. 3 (and FIG. 14) corresponds to the previous scanning in FIG. 11 (and FIG. 8), assuming that C st and C 1 c are interchanged. It turns out that it is an electrode.
  • V f the counter electrode
  • the scanning electrode of this stage since the potential Vg off is already in the non-selected state when the scanning electrode of this stage is selected, it can be considered to be the same as the counter electrode of FIG.
  • an electrode having the same potential during the holding period and when the scanning electrode of this stage is selected can be used as the connection destination of Cst. This is the display medium, based on the pixel electrode.
  • any electrode may be used except for the common electrode facing the pixel electrode via (liquid crystal: capacitance CI c) and the scanning electrode at this stage.
  • a scanning electrode excluding this stage (which may be a later stage) or a common electrode other than the common electrode opposed via C 1 c is particularly desirable.
  • FIG. 12 is a plan view showing a pixel layout of the display device according to the fifth embodiment of the present invention. This is the same as in the second embodiment, in which the IPS mode liquid crystal as in the fourth embodiment is configured to reduce horizontal crosstalk and reduce the voltage of the video signal drive circuit IC, and is laid out for each row. Is turned upside down.
  • FIG. 13 is a circuit configuration diagram of a display device according to the fifth embodiment of the present invention. This corresponds to FIG. 5 showing the case where a TN liquid crystal is used, that is, the circuit configuration of the second embodiment.
  • the IPS type configuration is used, and the dot inversion drive or the column inversion drive is used, as described in Japanese Patent Laid-Open No. Hei 5_1-43021, the amplitude of the pixel electrode holding potential. An increasing effect is obtained.
  • the scanning electrode is supplied from one side and the potential of the common electrode is fixed on both sides (that is, a constant voltage is supplied).
  • the way of generating the recharge voltage is shown in Fig. 26 (this is the case. In this way, the recharge voltage does not increase as the distance from the power supply side of the scan electrode increases, but it reaches a maximum at a certain position.
  • the method of agd correction should be made in accordance with this, for example, the gd at the part farthest from the feeding end of the scanning electrode should be gd (Fd ), It is desirable that a position having a value of gd larger than agd (F) exists between a portion farthest from the power supply end of the scanning electrode and a portion closest to the power supply end.
  • the scanning electrode is one-sided and the common electrode is only on the opposite side, as in 6E, and the potential is fixed. is there.
  • FIG. 6A and FIG. 6B, FIG. 7A and FIG. 7B, or FIG. 15 show examples of the voltage waveforms in the driving method of the present invention. It is also possible to use driving waveforms such as 28B, 29A and 29B.
  • FIGS. 28A and 28B show driving waveforms when driving the circuit having the configuration shown in FIG. 3 or FIG.
  • the common electrode potential during the holding period is only one value of V coff, but in the driving waveforms of FIGS. 28A and 28B, the common electrode potential during the holding period is not necessarily required. It is characterized by two types of values, Vc (+) and Vc (—), instead of one type.
  • Equation 42 This is obtained by changing Vc off of the second term on the right side (the term including C st) to Vc (—) or Vc (+) in the two equations of (Equation 11). None else. Then, instead of (Equation 13), if you put it as (Equation 43) below, (Equation 12) holds as it is.
  • V c (+) V c (+) — V c (—)
  • V c (one) V c (one) one V c (+)
  • FIG. 29A and FIG. 29B show driving waveforms when driving the circuit having the configuration shown in FIG. 5 or FIG. This is compared with Figs. 6A and 6B.
  • the common electrode potential during the holding period is not necessarily one type, but Vc (+) and Vc (-). The feature is that the values of the types are different.
  • the scanning electrode G1 is selected, and a pixel electrode belonging to the video signal electrode S1 has a positive polarity signal, and a pixel electrode belonging to the video signal electrode S2 has a negative polarity signal.
  • the potentials of the common electrodes C 0 and C 1 connected via the storage capacitors are V c (+) and V c ( ⁇ ), respectively, but during the holding period, V c (—) and V c ( ⁇ ) respectively. (+).
  • the pixel electrode belonging to the video signal electrode S1 is charged with a negative polarity signal
  • the pixel electrode belonging to the video signal electrode S2 is charged with a positive polarity signal (FIG. 2).
  • the potentials of the common electrodes C 0 and C 1 are V c (—) and Vc (+), respectively, but during the holding period, V c (+) and Vc (—) The same applies to other scanning electrodes such as G O and G 2.
  • FIGS. 6A and 6B, FIG. 7A and FIG. 7B, or FIG. 15 When the driving method shown in FIGS. 6A and 6B, FIG. 7A and FIG. 7B, or FIG. 15 is used, three potential levels of the common electrode potential control circuit are required. In the case of the form, only two potential levels are required. Therefore, the configuration of the common electrode potential control circuit can be simplified and the cost can be reduced, as compared with the driving method shown in FIGS. 6A and 6B, FIG. 7A and FIG. 7B, or FIG. There is an effect that can be.
  • the switching element is an n-channel thin-film transistor (ON when the gate potential is higher than the threshold voltage and OFF when the gate potential is lower).
  • Equation 45 Comparing (Equation 45) with (Equation 16), the relation of Equation 3 is the same, but the inequality sign is reversed in Equations 1 and 2. Then, (Equation 21) holds as it is, but in (Equation 20), the direction of the inequality sign is reversed.
  • a condition for eliminating the luminance gradient and the frit force in this case will be considered.
  • the condition for eliminating the luminance gradient the same relational expression as (Equation 29) is derived from the third expression of (Equation 28) and (Equation 45).
  • the right side of (Equation 30) is negative according to the first and second equations of (Equation 45), but AVgon is also negative.
  • the same relational expression is obtained. In other words, regardless of whether the thin film transistor is an n-channel type or a p-channel type, the luminance gradient and the frit force are eliminated. Are exactly the same expression, and all configurations of the present invention can be applied.
  • one pixel When driving a liquid crystal, one pixel may be charged more than once within one frame (display period). For example, after writing a video signal within one frame, the video signal for black display may be written to improve the blur for the video (in general, one frame after writing the video signal. After 50 to 99% of the time has elapsed, video signals for black display are often written.) Or, in particular, when using a liquid crystal (also referred to as bend nematic LCD) in a ⁇ CB (optically compensated bend) mode, a video signal for black display may be similarly written to prevent reverse transition. Alternatively, a video signal may be written to perform pre-charge before 1H to 2H (1H is the horizontal cycle) before charging the pixel.
  • a liquid crystal also referred to as bend nematic LCD
  • ⁇ CB optical compensated bend
  • a case occurs in which the video signal is simultaneously written to a plurality of rows (that is, the potentials of the scanning electrodes in a plurality of rows are simultaneously set to V gon).
  • a black signal may be written to a plurality of rows at the same time, or pre-charging may be performed simultaneously with main charging of another pixel.
  • the common electrode for example, in FIG.
  • the potential of C 2 is varied according to the polarity of the video signal to be written, the effect of increasing the signal amplitude for each writing (charging) can be obtained, and there is no contradiction in driving. It can be performed.
  • an overnight-type thin film transistor or MOSFET. This is because, when these semiconductor substrates are used, either a p-channel type or an n-channel type thin film transistor can be manufactured, so that the degree of freedom in designing a drive circuit is increased.
  • the liquid crystal controls the optical state by the applied voltage (voltage drive), while the self-luminous diode, laser, and electoran luminescent material generally control the optical state by current. (Current drive).
  • the pixel TFT controls the gate potential of another auxiliary TFT 25 (also called an auxiliary switching element), thereby controlling the current flowing into the organic electroluminescence element 24.
  • auxiliary switching element also called an auxiliary switching element
  • the sum of the gate-source capacitance and the gate-drain capacitance of the auxiliary TFT 25 may be regarded as C 1 c.
  • the gate potential potential of the portion indicated by Vg (n) in FIG. 31
  • the display area is changed to the potential Vd by the distribution of the recharge voltage in the display area. Inner distribution occurs and luminance gradient occurs.
  • the effect of improving the luminance gradient can be obtained for the first time by making the value of the key not constant in the display area.
  • this is because the polarity of the video signal of the capacitive coupling voltage superimposed on the pixel electrode from the common electrode is positive and negative. (In other words, the difference between when a positive voltage is applied to the display medium and when a negative voltage is applied to the display medium).
  • the distribution of the capacitive coupling voltage in the display region is different between when a positive voltage is applied to the display medium and when a negative voltage is applied, so that the effect of improving the luminance gradient is obtained. It can be said that it can be done.
  • the capacitive coupling voltage superimposed on the pixel electrode does not necessarily have to be from the common electrode. However, it is desirable to use a common electrode in order to freely adjust the potential in synchronization with the scanning electrode.
  • a method of changing a value in a screen is basically performed by intentionally making such a layout (that is, a configuration). (By intentionally doing so in the total mask drawing).
  • the design mask drawing is made as in the conventional example (that is, there is no difference between the layout of the pixel P and the pixel Q and it is uniform in the screen), for example, the intention is to align the mask at the time of manufacturing.
  • the effect of the present invention can also be obtained by shifting the position.
  • the capacitance value is most easily changed by changing the overlapping area of the two conductive layers in the capacitance formed by sandwiching the insulating layer between the two conductive layers (or the semiconductor layers). It is. However, by taking advantage of the capacitance created by the proximity of two conductive layers (or semiconductor layers) that do not overlap but are close together, by changing the gap between the two conductive layers on the layout Of course, a method of changing the capacity is also possible. Furthermore, it is not entirely impossible to change the capacitance by changing the thickness of the insulating layer and, in some cases, changing the dielectric constant.
  • the scanning signal drive circuit is supplied with power from above, it may be supplied separately from below, or may be supplied from both upper and lower sides. Also, of course, power can be supplied alternately from every other row from above and below.
  • the scanning signal is supplied from the left (or right) and the video signal is supplied from the top (or bottom). However, the scanning signal is supplied from the top (or bottom) separately, and the video signal is supplied from the left (or right).
  • the present invention can be applied to a display device to which power is supplied from the display device.
  • the display device has been described, but this indicates the entirety including the scan signal drive circuit and the video signal drive circuit.
  • a portion that does not include a drive circuit and includes an array substrate, a counter substrate, and a liquid crystal at least is particularly called a “display element”.
  • the effects of the present invention can be obtained for both the display device and the display element.
  • the liquid crystal may be other than the TN liquid crystal and the IPS liquid crystal described above.
  • a VA (vertical alignment) liquid crystal which has a relatively high response speed and a high contrast can be obtained, may be a MVA (multi-domain VA) liquid crystal, or may be another liquid crystal.
  • TN twisted'nematic liquid crystal
  • STN super fast nematic liquid crystal
  • VA liquid crystal vertical alignment liquid crystal or homeotropic liquid crystal
  • ECB electric field control birefringence
  • homogeneous alignment liquid crystal Liquid crystal bent liquid crystal
  • IPS in-plane switching
  • GH guest / host liquid crystal
  • polymer dispersed liquid crystal ferroelectric liquid crystal, antiferroelectric liquid crystal, OCB liquid crystal, discotic liquid crystal, and others
  • the liquid crystal may be a normally white type (transmittance decreases as the applied voltage increases) or a normally black type liquid crystal (transmittance increases as the applied voltage increases).
  • any material other than liquid crystal can be used as long as its optical characteristics change depending on the applied voltage.
  • an electro-optic crystal such as BSO (bismuth 'silicon oxide) may be used.
  • BSO bismuth 'silicon oxide
  • it may be an electorifice chromic material, a self-luminous diode, a laser, an electroluminescent material, or the like.
  • DMD Deformable Mirror Device
  • liquid crystal is the cheapest and it is desirable to use it.
  • a direct-view type liquid crystal display panel has been mainly described.
  • a liquid crystal element polycrystalline Si type, single crystal Si type, or S ⁇ I (silicon Of course, it can also be applied to the “on” type.
  • the display devices having a TN type structure (more generally, a structure in which a pixel electrode and a counter electrode form a parallel plate capacitor with a liquid crystal layer interposed therebetween) are described in the fourth to sixth embodiments.
  • the display device having the IPS type structure (more generally, a structure in which the common electrode is formed on the same substrate as the pixel electrode and the liquid crystal is operated by an electric field parallel to the substrate) has been described.
  • the first to third embodiments that is, the unit pixel circuit configuration in FIG. 14 may be implemented by an IPS type configuration.
  • a common electrode (potential V c (n)) and a counter electrode (potential V f) may be separately formed on the substrate (the counter electrode may be separated for each row or each column).
  • the fourth to sixth embodiments that is, the unit pixel circuit configuration in FIG. 8 may be implemented by a TN type configuration.
  • the opposing electrode formed on the opposing substrate functions as a common electrode.
  • the counter electrode is a single electrode common to the entire display area, so that the potential must be either Vc (+) or Vc (—) at all times when the entire screen is scanned.
  • Vc (+) or Vc (—) the potential must be either Vc (+) or Vc (—) at all times when the entire screen is scanned.
  • the counter electrode is insulated and separated for each row in the TN type configuration
  • the opposing electrode potentials of the rows can be set individually, and the fourth to sixth embodiments can be realized as they are.
  • C st and C 1 c can be regarded as mere parallel capacitances, and st + C 1 c can be considered to be equivalent to C 1 c in FIG. 8 (C st in FIG. 8 may be 0).

Description

明 細 書 ァクティブマトリクス型表示装置およびその駆動方法並びに表示素子 技術分野
本発明は、 薄膜トランジスタなどのスイッチング素子を用いたァクテ イブマトリクス型の表示装置、その駆動方法、および表示素子に関する。 背景技術
表示装置として例えば液晶表示装置は、 薄型軽量のフラットディスプ レイとして、各種電子機器の表示装置に広く用いられている。なかでも、 薄膜トランジスタ （T F T ) などのスイッチング素子を用いたァクティ ブマ卜リクス型の液晶表示装置はその優れた画像特性により、 パーソナ ルコンピュータ用のモニタ一ディスプレイや、 液晶テレビなどへの応用 が盛んである。
まず、 ァクティブマトリクス型の表示装置の基本的な構成を図 3によ り説明する。 表示装置は大きく分けて走査信号駆動回路 2 1、 映像信号 駆動回路 2 2、 および表示素子 2 3から構成されている。 表示素子は、 マトリクス状に配置された複数の画素電極 5と、 これらに対応して配列 された複数のスイッチング素子 3 (—般に、 薄膜トランジスタ （T F T ) などが用いられる） と、 画素電極のマトリクス状配列に対応して行方向 (水平方向） に配置された複数の走査電極 1と、 列方向 （垂直方向） に 配置された複数の映像信号電極 2を主な構成要素としている。 なお、 映 像信号電極 2は、 スィツチング素子 3を介して画素電極 5に電気的に接 続されている。 また、 画素電極 5に対向して対向電極 2 0が備え付けら れていて、 画素電極 5と対向電極 4の間に液晶等の表示媒質が挿入され ている。 さらに、 共通電極 4と呼ばれる電極が走査電極 1に平行に備え られていて、 画素電極 5との間に蓄積容量 7が備え付けられている。 映 像信号駆動回路 2 2は、 表示素子 2 3の複数の映像信号電極 2に映像信 号を印加する駆動回路である。 また、 走査信号駆動回路 2 1は、 表示素 子 2 3の複数の走査電極 1にスイッチング素子 3の導通を制御する走査 信号を印加する駆動回路である。
このアクティブマトリクス型液晶表示装置の 1つの駆動方法として、 特開平 5— 1 4 3 0 2 1号公報に開示された駆動法がある。 これは、 走 查電極 （ゲート電極、 あるいはゲート線ともいう） と平行に共通電極と 呼ばれる配線を設け、この共通電極と画素電極の間に蓄積容量を形成し、 共通電極の電位を走査電極の電位に同期させて変動させ、 蓄積容量を通 した容量結合により画素電極電位に重畳電圧を加えるものである。 この 電圧重畳の効果により、 映像信号電圧 （ソース電圧） の低電圧化、 駆動 電力の低減、応答速度の向上、駆動信頼性の向上などの効果を得ている。 図 1 4は、 共通電極と画素電極の間に蓄積容量 C s t ( C s tは、 よ り一般的な言い方をすれば、 共通電極一画素電極間容量となる） を形成 した液晶表示装置の 1画素の等価回路図であり、 図 1 '5は、 この液晶表 示装置 1を駆動した場合の各部の電位を説明するための図である。 図 1 4において、 T F Tは薄膜トランジスタ、 じ 8 (1はゲ一ト ' ドレイン間 容量（走査電極一画素電極間容量）、 C 1 cは画素電極と液晶を挟んで対 向する対向電極との間に形成される画素電極一対向電極間容量 （主に液 晶によって形成される容量であるが、 それ以外の媒質が電気的に直列あ るいは並列に付加されることにより生じる容量成分もある。 あるいは、 意図的にこのような容量を付加することもある。） であり、 V g ( n ) は 走査電極の電位、 V sは映像信号電位、 V dは画素電極の電位、 V dは 対向電極の電位、 V c ( n ) は共通電極の電位を示している。 なお、 画 素配列はマトリクス状に配列されていて、 そのうちの n番目の行に注目 しているという意味で Vgと V cには特に添字 nを付記している。 なお、走査電極、画素電極等はマトリクス状に複数配列されているが、 厳密を期すため、 ある走査電極を基準として、 その走査電極により （T FTの） ONZOF Fが制御される画素（一般に、複数ある） のことを、 この 「走査電極に属する画素」 と呼ぶことがある。 逆に、 ある画素 （あ るいは画素電極） を基準として、 この画素の TFTの ONZOF Fを制 御する走査電極のことを、 「当段の走査電極」 と呼ぶこともある。図 14 でいうところの画素電極 （Vd) は、 「走査電極 （Vg (n)) に属する 画素電極」 であり、 走査電極 （Vg (n)) は、 「画素 （Vd) に対して 当段の走査電極」 である。 以下、 特に断りのない限り、 単に 「画素 （電 極）」、 あるいは 「走査電極」 ということにする。
共通電極も複数配列されているので、 特に厳密に指定する場合には、 「画素電極に接続される蓄積容量の他方の接続先の共通電極」 などとい うことにする。 図 14の共通電極 （Vc (n)) は、 「画素電極 （Vd) に接続される蓄積容量の他方の接続先の共通電極」 であるが、 これも以 降単に 「共通電極」 ということにする。
図 1 5に示すように、 奇数フレームにおいては、 映像信号電圧は Vd を基準として負の値をとり、 V s i g (—） である。 走査電極電位 Vg (n)がオンレベル（走査電極の第 1の電位レベル） V g o nになると、 TFTが導通状態 （〇N状態） となり画素電位 Vdが V s i g (一） に 充電される。 このとき、 共通電極の電位は Vc (—） という値である （共 通電極の第 2の電位レベル）。 次いで、 Vg (n) をオフレベル （走查電 極の第 2の電位レベル） Vg 0 f f として TFTを非導通状態 （OFF 状態） にする。 この後、 共通電極の電位を Vc (—） から Vc 0 f f (共 通電極の第 3の電位レベル） へと下向きに変化させると、 画素電位 Vd には、 この電圧差に比例した結合電圧が下向きに重畳される （図 1 5中 の矢印）。
偶数フレームにおいては、 映像信号電圧は V dを基準として正の値を とり、 V s i g ( + ) である。 画素を V s i g ( + ) に充電するときに は、 今度は共通電極の電位を V c ( + ) としておく （共通電極の第 1の 電位レベル）。充電が終わって走査電極電位が立ち下がった後に、共通電 極の電位を Vc ( + ) から Vc o f f へと上向きに変化させる。 画素電 位 Vdには、 この電圧差に比例した結合電圧が上向きに重畳される。
この結果、 映像信号電極には小さな振幅 （V s i g ( + ) と V s i g (-)) の電圧を与えながら、 画素電極にはこれより大きな振幅 （Vd o (+ ) と Vd o (— )） の電圧を印加することができる。 例えば、 出力電 圧幅 5ポルトの映像信号用 I Cを用いて、 液晶に印加する電圧幅を 1 0 ポルトや 1 5ポルトに拡大でき、 低耐圧 I Cを用いながら、 その耐圧以 上の電圧で液晶を駆動することが可能になる。
なお、 共通電極電位が V c ( + ) あるいは V c (—） になる期間を共 通電極補償期間と呼び、 このときの電圧 V c (土） を共通電極補償電圧 (補償電位） と呼ぶことにする。 なお、 Vc ( + ) と Vc (—） は異な る値であることが望ましいが、 V c o f f が V c ( + ) または Vc (―) のいずれかと同電圧であってもかまわない。 また、 走査電極電位が Vg ο nである期間中常に共通電極電位は V c (土） のいずれかになつてい なければならないわけではなく、 少なくとも走査電極が Vg o nから V g o f f に立ち下がる瞬間 （すなわち、 TFTが〇Nから OF Fになる 瞬間） においてこの値になっていればよい。
なお、 走査信号駆動回路は 2つの出力レベルをもち、 共通電極電位制 御回路は 3つの出力レベルを持つことになる。 すなわち、 走査信号駆動 回路は、 第 1の電位レベル Vg 0 nおよび第 2の電位レベル V g o f f を持ち、 共通電極電位制御回路は、 第 1の電位レベル V c (十）、 第 2の 電位レベル V c (一）、および第 3の電位レベル V c o f f を持つ。なお、 一般に共通電極電位駆動回路の電源は上述の 3つの電位レベルに対応し て 3つ必要である。 しかし、 第 1の電位レベル V c ( + ) または第 2の 電位レベル V c (—） のいずれか一方を第 3の電位レベル V c o f f に 等しくすれば、 電源は 2つで済む。 なお、 このように補償電位のいずれ かが V c o f f に等しい場合も電位レベルとしては別のものとみなし、 電位レベルは 3つあるものとみなす。
ところで、 以上の電圧の重畳は、 別の観点から見れば画素電極上での 電荷保存則に他ならない。 すなわち、 画素の充電が完了して走査電極電 位が立ち下がる直前 （走査電極電位は V g o n) から、 共通電極補償期 間が終わるまでの間画素電極の電荷が保存されるので、 奇数フレーム、 および偶数フレームそれぞれについて、 以下の （式 1 1 ) が得られる。
C g d (V s i g (一） — Vg o n) + C s t (V s i g (一） - V c (-）） + C 1 c (V s i g (一） - V d)
=C g d (Vd o (―) — Vg o f f ) + C s t (V d o (一） -
V c o f f ) + C 1 c (Vd o (—） 一 Vd)
C g d (V s i g ( + ) -Vg o n) + C s t (V s i g ( + ) — V c ( + )) + C 1 c (V s i g ( + ) — Vd)
=C g d (Vd o ( + ) -Vg o f f ) + C s t (Vd o ( + ) —V c o f f ) + C 1 c (Vd o ( + ) - Vd)
… （式 1 1) これらを変形すると、 以下の （式 1 2) が得られる。
Vd o (一) = V s i g (―) - a s t Δ V c (- - a g d Δ V g o n
Vd o ( + ) = V s i g ( + ) - s t Δ V c ( + ) - a g d Δ V g o n
… （式 1 2) 但し、 AV g o n、 Δ V c (十）、 厶 V c (—）、 および oi g cU s t は、 以下の （式 1 3) および （式 1 4) で表される。
AV g o n = Vg o n— Vg o f f
△ V c ( + ) =V c ( + ) - V c o f f
△ V c (—） =V c (一） - V c o f f
… （式 1 3) K g d = C g d/C t o t
a s t = C s t /C t o t
C t o t =C g d +C l c + C s t
… （式 14)
(式 1 2) 中の両式において、 右辺第 2項が共通電極からの （容量） 結 合電圧による重畳分に相当し、 AV c ( + ) あるいは AVc (—） によ つてきまる。 これらの AV c ( + ) あるいは AV c (—） は、 蓄積容量 が接続される先の共通電極の、 画素が充電される瞬間における電位 （こ の場合 V c ( + ) または V c (-)) の、 保持状態における電位 （この場 合 Vc o f f ) を基準としてみたときの値である。 （式 1 2) の右辺第 3 項は走査電極からの （容量） 結合電圧であり、 突き抜け （フィードスル ―) と呼ばれるものである。 なお、 （式 1 4) の C t o tは、 画素電極に 電気的に接続される全容量の総和と見なすことができる。
ところで、 図 1 5に関しても述べたように、 画素電極には 1フレーム 毎に極性の反転した信号電圧が充電される。 このときに、 画面全体を同 極性として 1フレーム毎に反転させてもよいが （フィールド反転方式）、 その他にも 1行毎に逆極性にして反転させる方式（ライン反転方式）、 1 列毎に逆極性にして反転させる方式（カラム反転方式）、 およびライン反 転とカラム反転を組み合わせて市松模様パターンで反転させる方式 （ド ット反転方式） などがある。 これら各方式での画素の充電パターンを描 くと、 それぞれ図 1 6 A、 図 1 6 B、 図 1 6 C、 および図 1 6 Dのよう になる。 そして、 それぞれについて隣接する映像信号電極 V S Pおよび V S Qに印加される電圧波形を描くと各図の右側の波形のようになる。 フィールド反転とカラム反転の場合は 1フレーム内で映像信号電極に 印加される映像信号の極性は一定であるが、 ライン反転とドット反転の 場合は各走査電極が選択される毎に映像信号の極性が反転される。また、 フィールド反転とライン反転の場合は隣接する映像信号電極間での極性 は同じであるが、 カラム反転とドット反転の場合は逆の極性になる。 力 ラム反転ゃドット反転の場合、 映像信号駆動回路は複数の映像信号電極 に極性の異なる 2種類の （すなわち正極性と負極性の） 映像信号を同時 に印加する機能を備えたものとなる。
これらの各方式のうち、 フィールド反転とライン反転においては水平 クロストークが発生しやすいことが S . トミタ他 ジャーナル ·ォヴ 'ズ ィ ·エス ·アイ 'ディ一 1 / 2 ( 1 9 9 3年） の第 2 1 1頁から第 2 1 8頁 (S. Tomita et. al.: Journal of the SID, 1/2 (1993) p.p.211-218)に詳し く説明されている。 これを以下に要約する。
フィールド反転とライン反転においては、 ある走査電極を選択して画 素の充電を行うときにすべての画素が同極性で充電される。 すなわち、 当該行の画素電極電位は、 偶数フィールドの場合には負電圧から正電圧 へ、 奇数フィールドの場合は正電圧から負電圧へと一斉に変化する。 す ると、 画素電極—対向電極間の容量 （液晶容量も含まれる） を介して対 向電極の電位が変動してしまい （対向電極は有限のシート抵抗を有して いるのでたとえ画面端部で電位を固定しても画面内部では電位が僅かに 変動する）、画素に充電される電位もその影響を受けて変動し、クロスト —クが発生してしまう。 これは、 共通電極電位の変動のため （式 1 1 ) の両辺に現れる V dが左辺と右辺で異なった値となり、 画素電極の保持 電位 V d o (土） が （式 1 2 ) で表されるような値にならないために生 じるクロストークであるともいえる。
これに対して、 カラム反転とドット反転の場合は、 ある行の走査電極 が選択されて画素が充電されるときに、 隣接する画素間での充電の極性 が逆であるので、 画素電極—共通電極間容量を介した共通電極の電位変 動は互いに相殺しあって、 上述のようなクロストークは発生しない。 以上の理由から、 カラム反転またはドット反転を採用するのが望まし い。
しかしながら、 図 3の回路構成で図 1 5で説明したような駆動方法に より共通電極の電位を変動させる液晶表示装置においては、 画面サイズ が大きくなるに従って、 フリツ力や輝度傾斜 （輝度ムラ） が顕著に発生 することが明らかになつてきた。
また、 画面サイズが大きくなると、 映像信号の書き込みを行うときの 対向電極の電位変動が大きくなり水平クロストークが顕著になってくる ため、 水平クロスト一クに対して有利な駆動方式であるカラム反転ある いはドット反転を採用することが必須となる。 しかし、 図 3の回路構成 で図 1 5の駆動方法を採用する場合、 走査電極を選択する瞬間での共通 電極電位を制御することによって、 この行に属する画素すべてにわたつ て映像信号と同極性の一定の重畳電圧を加えて画素電極保持電位の振 1¾ '田 増大効果を得ることになるので、 カラム反転ゃドット反転のように走査 電極を選択している間に正負両極性の映像信号が印加される駆動方式の 場合にはこのような画素電極保持電位の振幅増大効果が得られない （す なわち、 映像信号駆動回路 I Cの低電圧化ができない） という問題が発 生する。 すなわち、 従来技術における問題点は、 映像信号駆動回路 I C の低電圧化と水平クロストークの削減を両立し得るような映像表示装置 が実現できないということである。 発明の開示
本発明は、 以上で述べたような問題点に鑑みてなされたものであり、 その目的は、 第 1にフリツ力や輝度傾斜を削減し、 第 2に映像信号駆動 回路 I Cの低電圧化と水平クロストークの削減を両立しうる表示装置、 その駆動方法、 および表示素子を提供することにある。
前記の目的を達成するため、 本発明に係る第 1の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスイッチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 対向電極と、 前記 画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極 と前記共通電極との間に形成された蓄積容量を有する表示装置であって， 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
« g d = C g d / C t o t , a s t = C s t / C t o t … （式 1 ) で表される a; g dおよび a s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
第 1の表示装置は、 表示周期に応じて、 映像信号電極に極性の異なる 2種類の映像信号を印加する映像信号駆動回路を備えることが好ましい c また、 第 1の表示装置は、 複数の共通電極に電圧信号を印加する共通 電極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆 動回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電 位レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レ ベルを有することが好ましい。
第 1の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、
前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前 記映像信号の極性が負の場合には第 2の電位レベル Vc (—） となり、 前記共通電極の第 1の電位レベル Vc ( + ) の、 以後の保持期間にお ける電位に対する差を AVc ( + ) で表し、 前記共通電極の第 2の電位 レベル Vc (—） の、 以後の保持期間における電位に対する差を AVc (一） で表した場合、
r = s t V c p/2 … （式 2) (ここで、 V c ρ = Δ V c ( + ) -AVc (一） … （式 3))
で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくすることが好ましい。
この場合、 前記ァの、 画面内で給電端から近い部分での値を r (〇）、 前記画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中 間にあたる部分での値をァ （M) とした場合、 前記ァ （M) は [ァ （〇） + Ύ (E)] /2よりも小さいことが好ましい。
また、 V c pは負の値をとることが好ましい。
第 1の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル V g o f f となり、 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前 記映像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
β = g ά + s t (Δ V c c ΧΔ V g o n) … （式 4)
(ここで、 Δ V g o n = V g o n— V g o f f 、 Δ V c c = [Δ V c (+ ) +Δ V c (一）] /2 … (式 5))
で表される j8を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
この場合、 前記) 3の、 画面内で給電端から近い部分での値を j3 (〇）、 前記画面内で給電端から遠い部分での値を ]3 (E)、距離的にそれらの中 間にあたる部分での値を ι8 (M) とするとき、 β (Μ) は [j3 (〇） + β (Ε)] Ζ2よりも大きいことが好ましい。
また、 前記 AV c cは負であることが好ましい。
第 1の表示装置において、 ある走査電極が選.択されるときには、 前記 走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル V g o ί ίとなり、
前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前 記映像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
γ = s t V c p/2 … （式 2) (ここで、 V c ρ = Δ V c ( + ) -AV c (―) … （式 3))
で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ
j8 = a g d + a s t (AV c c/AV g o n) … （式 4)
(ここで、 Δ V g o n = V g o n— V g o f f 、 Δ V c c = [Δ V c (+ ) +Δ V c (一）] /2 … （式 5))
で表される ) 3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
前記の目的を達成するため、 本発明に係る第 2の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスイッチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 対向電極と、 前記 画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極 といずれかの前記共通電極との間に形成された蓄積容量を有し、 ある 1 つの前記走査電極に属する複数の画素の前記画素電極に接続ざれる前記 蓄積容量の他方の接続先の前記共通電極は複数ある表示装置であって、 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極—画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d =- C g d/C t o t , « s t =C s t /C t o t … （式 1 ) で表される. a g dおよび a s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
第 2の表示装置は、 複数の映像信号電極に極性の異なる 2種類の映像 信号を同時に印加し、 かつ、 各々の前記映像信号電極についてみたとき に、 表示周期に応じて極性の異なる 2種類の映像信号を印加する映像信 号駆動回路を備えることが好ましい。
また、 第 2の表示装置は、 ある 1つの走査電極に属する複数の画素の うち、 第 1の極性の映像信号を印加する映像信号電極に属する画素の画 素電極に接続される蓄積容量の他方の接続先の第 1の共通電極と、 前記 第 1の共通電極とは異なり、 第 2の極性の前記映像信号を印加する前記 映像信号電極に属する前記画素の前記画素電極に接続される前記蓄積容 量の他方の接続先の第 2の共通電極とを備えることが好ましい。
また、 第 2の表示装置は、 複数の共通電極に電圧信号を印加する共通 電極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆 動回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電 位レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レ ベルを有することが好ましい。
また、第 2の表示装置において、ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極 が選択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レ ベル V g o f f となり、
前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、 前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル Vc (—） となり、 前記共通電極の第 1の電位レベル Vc ( + ) の、 以後の保持期間にお ける電位に対する差を AVc ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (―) の、 以後の保持期間における電位に対する差を Δν c (―) で表した場合、
r = s t Vc p/2 … （式 2) (ここで、 Vc p = AV c ( + ) - Δ V c (一） … （式 3))
で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくすることが好ましい。
この塲合、 前記ァの、 画面内で給電端から近い部分での値を r (〇）、 前記画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中 間にあたる部分での値をァ （M) とするとき、 ァ （M) は [r (O) + r (E)] 2よりも小さいことが好ましい。
また、 前記 V c pは負であることが好ましい。
第 2の表示装置において、 ある走査電極が選択されるときには、 前記 走查電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル V g 0 f ίとなり、
前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル Vc (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を Δν c (一） で表した場合、
j3 = Q! g d + Q! S t (AV c c/AVg o n) … （式 4)
(ここで、 AVg o n = Vg o n— Vg o f f 、 Δ V c c = [Δ V c (+ ) + AV c (-)] / 2 … (式 5))
で表される j3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
この場合、 前記 )3の、 画面内で給電端から近い部分での値を jS (0)、 前記画面内で給電端から遠い部分での値を j3 (E)、距離的にそれらの中 間にあたる部分での値を /3 (M) とするとき、 β (Μ) は [jS (O) + β (Ε)] Ζ2よりも大きいことが好ましい。
また、 前記 Δν c cは負であることが好ましい。
第 2の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル V g ο ηとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル V g 0 f f となり、
前記走查電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル Vc (―) となり、 前記共通電極の第 1の電位レベル Vc ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を Δν c (一） で表した場合、
Ύ = α s t V c ρ/2 … (式 2) (ここで、 Vc ρ = Δ V c ( + ) -AVc (一） … （式 3))
で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ、
i3 = Q! g d + Q! S t (Δ V c c/Δ V g o n) … （式 4)
(ここで、 Δ V g o n=V g o n— V g o f f 、 Δ V c c = [Δ V c (+ ) +厶 Vc (一）] / 2 … (式 5))
で表される i8を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
前記の目的を達成するため、 本発明に係る第 3の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 前記画素電極と前 記共通電極との間に挿入された表示媒質と、 前記表示媒質を介して前記 画素電極と対向する前記共通電極および当段の前記走査電極以外の電極 と前記画素電極との間に形成された蓄積容量を有する表示装置であって、 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極—画素電極 間容量を C 1 cで表し、
前記画素電極に電気的に接続される全容量の総和を C t o tで表した場 合、
a g d = C g d/C t o t、 a l c =C l c/C t o t … (式 6 ) で表される a g dおよび 1 cをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
第 3の表示装置は、 表示周期に応じて、 映像信号電極に極性の異なる 2種類の映像信号を印加する映像信号駆動回路を備えることが好ましい c また、 第 3の表示装置は、 複数の共通電極に電圧信号を印加する共通 電極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆 動回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電 位レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レ ベルを有することが好ましい。
第 3の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル Vg o i f となり、
前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、 前記走査電極が選択されるときには、 映像信号 の極性が正の楊合には第 1の電位レベル V c ( + ) となり、 前記映像信 号の極性が負の場合には第 2の電位レベル V c (—） となり、
前記共通電極の第 1の電位レベル Vc ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を c (一） で表した場合、
γ = 1 c V c p/2 … （式 7)
(ここで、 Vc p = AVc ( + ) - Δ V c (一） … （式 8)) で表される rを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくすることが好ましい。
この場合、 前記ァの、 画面内で給電端から近い部分での値を r (o)、 前記画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中 間にあたる部分での値をァ （M) とするとき、 ァ (M) は [ァ (O) + 7 (E)] /2よりも小さいことが好ましい。
また、 前記 V c pは負であることが好ましい。
第 3の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル V g 0 f f となり、
前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、 前記走査電極が選択されるときには、 映像信号 の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信 号の極性が負の場合には第 2の電位レベル V c (—） となり、
前記共通電極の第 1の電位レベル V c (+.) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (一） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
jS = Q! g d + a l c (Δ V c c/Δ V g o n) … （式 9 )
(ここで、 Δ Vg o n=Vg 0 n— Vg o f f 、 Δ V c c = [Δ V c ( + ) + AV c (一）] / 2 … (式 1 0))
で表される /3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
この場合、 前記 iSの、 画面内で給電端から近い部分での値を (〇）、 前記画面内で給電端から遠い部分での値を /3 (E)、距離的にそれらの中 間にあたる部分での値を /3 (M) とするとき、 β (Μ) は [3 (〇） + β (Ε)] Ζ2よりも大きいことが好ましい。
また、 前記 AV c cは負であることが好ましい。
第 3の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、
前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、 前記走査電極が選択されるときには、 映像信号 の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信 号の極性が負の場合には第 2の電位レベル V c (—） となり、
前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を Δν c (一） で表した場合、
• r = a 1 c V c p/2 … （式 7)
(ここで、 V c p = AV c ( + ) - Δ V c (-) … （式 8)) で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ、
j8 = Q! g d + Q! 1 c (Δ V c c /Δ V g o n) … （式 9 )
(ここで、 Δ V g o n = V g 0 n— V g o f f 、 Δ V c c = [Δ V c ( + ) +Δ V c (-)] / 2 … (式 1 0))
で表される i3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
前記の目的を達成するため、 本発明に係る第 4の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 前記画素電極と前 記共通電極との間に挿入された表示媒質と、 前記表示媒質を介して前記 画素電極と対向する前記共通電極および当段の前記走査電極以外の電極 と前記画素電極との間に形成された蓄積容量を有し、 ある 1つの前記走 査電極に属する複数の画素の前記画素電極と前記表示媒質を介して対向 する前記共通電極は複数ある表示装置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を c g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d / C t o t , a 1 c = C 1 c / C t o t … （式 6 ) で表される a g dおよび a 1 cをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
第 4の表示装置は、 複数の映像信号電極に極性の異なる 2種類の映像 信号を同時に印加し、 かつ、 各々の前記映像信号電極についてみたとき に、 表示周期に応じて極性の異なる 2種類の映像信号を印加する映像信 号駆動回路を備えることが好ましい。
また、 第 4の表示装置は、 ある 1つの走査電極に属する複数の画素の うち、 第 1の極性の映像信号を印加する映像信号電極に属する画素の画 素電極と表示媒質を介して対向する第 1の共通電極と、 前記第 1の共通 電極とは異なり、 第 2の極性の前記映像信号を印加する前記映像信号電 極に属する前記画素の前記画素電極と前記表示媒質を介して対向する第 2の共通電極とを備えることが好ましい。 また、 第 4の表示装置は、 複数の共通電極に電圧信号を印加する共通 電極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆 動回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電 位レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レ ベルを有することが好ましい。
第 4の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル V g o f f となり、
前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (―) となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル Vc (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AVc (一） で表した場合、
7= 0； 1 c Vc p/2 … （式 7)
(ここで、 Vc p = AVc ( + ) - Δ V c (一） … （式 8)) で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくすることが好ましい。
この場合、 前記ァの、 画面内で給電端から近い部分での値をァ （〇）、 前記画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中 間にあたる部分での値をァ （M) とするとき、 了 (M) は [ァ （〇） + r (E)] /2よりも小さいことが好ましい。 .
また、 前記 V c pは負であることが好ましい。
第 4の表示装置において、 ある走査電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル' Vg o f f となり、
前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の塲合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
β = a g ά + 1 c (AV c c/AVg o n) … （式 9)
(ここで、 AVg o n = Vg o n— Vg o f f 、 Δ V c c = [Δ V c (+ ) + Δ V c (一）] / 2 … (式 1 0))
で表される ;8を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
この場合、 前記 /3の、 画面内で給電端から近い部分での値を （〇）、 前記画面内で給電端から遠い部分での値を jS (E)、距離的にそれらの中 間にあたる部分での値を /3 (M) とするとき、 β (Μ) は [iS (〇） + β (Ε)] Ζ2よりも大きいことが好ましい。
また、 前記 AV c cは負であることが好ましい。
第 4の表示装置において、 ある走查電極が選択されるときには、 前記 走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極が選 択されない保持期間中は、 前記走査電極の電位は概略第 2の電位レベル V g o f f となり、
前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を Δν c (一） で表した場合、 r = a 1 c V c p/2 … （式 7)
(ここで、 V c p = AV c ( + ) - Δ V c (一） … （式 8)) で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ、
j3 = a g d + Q! l c (AV c c/AVg o n) … （式 9 )
(ここで、 AVg o n = Vg o n— Vg o f f 、 Δ V c c = [Δ V c (+ ) +Δ V c (一）] / 2 … (式 1 0))
で表される ) 3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくすることが好ましい。
第 1および第 2の表示装置において、 前記表示媒質は液晶であること を特徴とする。
この場合、 前記画素電極と前記対向電極とが液晶層を挟んで平行平板 容量を形成する構造であることを特徴とする。
第 3および第 4の表示装置において、 前記表示媒質は液晶であること を特徴とする。
この場合、 前記共通電極は前記画素電極と同一基板に形成され、 前記 基板に平行な電界により前記液晶を動作させることを特徴とする。 第 1から第 4の表示装置において、 前記 C t o tを構成する容量の少 なくとも 1つが、 2つの導電層あるいは半導体層が絶縁層を挟み込むこ とによって形成される容量を含み、 前記 2つの導電層あるいは半導体層 のオーバーラップする面積を、 画面内で給電端から近い部分と遠い部分 において異ならせることにより、 a s tまたは a l e、 および a g dを 画面内で給電端から近い部分と遠い部分において異つた値にすることが 好ましい。
前記の目的を達成するため、 本発明に係る表示装置の第 1の駆動方法 は、 第 1または第 2の表示装置を駆動する方法であって、 前記画素電極に、 前記スィツチング素子を介して電位を書き込んだ後 に、 前記 C s tを介した電圧であり、 しかも画面内で給電端から近い部 分と遠い部分において異なった値を有する電圧を重畳することを特徴と する。
第 1の駆動方法において、 ある走査電極が選択されるときに、 前記走 査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接 続先の共通電極に、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) を印加し、 前記映像信号の極性が負の場合には第 2の電位レべ ル V c (—） を印加することが好ましい。
前記の目的を達成するため、 本発明に係る表示装置の第 2の駆動方法 は、 第 3または第 4の表示装置を駆動する方法であって、
前記画素電極に、 前記スィツチング素子を介して電位を書き込んだ後 に、 前記 C 1 cを介した電圧であり、 しかも画面内で給電端から近い部 分と遠い部分において異なった値を有する電圧を重畳することを特徴と する。
第 2の駆動方法において、 ある走査電極が選択されるときに、 前記走 査電極に属する複数の画素の画素電極と表示媒質を介して対向する共通 電極に、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) を 印加し、前記映像信号の極性が負の場合には第 2の電位レベル V c (—） を印加することが好ましい。
前記の目的を達成するため、 本発明に係る第 5の表示装置は、 画素電 極の電位によって表示媒質への印加電圧を制御し、 かつ前記表示媒質に 正負両極性の電圧を印加することにより表示を行う表示装置であって、 前記画素電極以外の電極から前記画素電極に容量結合電圧が重畳され、 前記表示媒質に正極性の電圧が印加される場合と負極性の電圧が印加さ れる場合とで、 前記容量結合電圧の表示領域内での分布を異ならせたこ とを特徴とする。
第 5の表示装置において、 前記画素電極以外の電極は、 共通電極であ ることを特徴とする。
前記の目的を達成するため、 本発明に係る第 6の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスイッチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 対向電極と、 前記 画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極 と前記共通電極との間に形成された蓄積容量を有する表示装置であって， 前記走査電極からの容量結合電圧と、 前記共通電極からの容量結合電 圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同 時に補正することを特徴とする。
前記の目的を達成するため、 本発明に係る第 7の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 前記画素電極と前 記共通電極との間に挿入された表示媒質と、 前記表示媒質を介して前記 画素電極と対向する前記共通電極および当段の前記走査電極以外の電極 と前記画素電極との間に形成された蓄積容量を有する表示装置であって， 前記走査電極からの容量結合電圧と、 前記共通電極からの容量結合電 圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同 時に補正することを特徴とする。
前記の目的を達成するため、 本発明に係る第 8の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 対向電極と、 前記 画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極 といずれかの前記共通電極との間に形成された蓄積容量を有する表示装 置であって、 ある 1つの前記走査電極に属する複数の画素の前記画素電極に接続さ れる前記蓄積容量の他方の接続先の前記共通電極は複数あることを特徴 とする。
前記の目的を達成するため、 本発明に係る第 9の表示装置は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスイッチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 前記画素電極と前 記共通電極との間に挿入された表示媒質を有する表示装置であって、 ある 1つの前記走査電極に属する複数の画素の前記画素電極と前記表 示媒質を介して対向する前記共通電極は複数あることを特徴とする。 前記の目的を達成するため、 本発明に係る第 1の表示素子は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 対向電極と、 前記 画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極 と前記共通電極との間に形成された蓄積容量を有する表示素子であって， 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d / C t o t , s t = C s t / C t o t … （式 1 ) で表される a g dおよびひ s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
前記の目的を達成するため、 本発明に係る第 2の表示素子は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 対向電極と、 前記 画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極 といずれかの前記共通電極との間に形成された蓄積容量を有し、 ある 1 つの前記走査電極に属する複数の画素の前記画素電極に接続される前記 蓄積容量の他方の接続先の前記共通電極は複数ある表示素子であって、 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量 φ総 和を C t o tで表した場合、
a g d = C g d / C t o t , a s t = C s t / C t o t … （式 1 ) で表される a g dおよび a s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
前記の目的を達成するため、 本発明に係る第 3 表示素子は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 前記画素電極と前 記共通電極との間に挿入された表示媒質と、 前記表示媒質を介して前記 画素電極と対向する前記共通電極および当段の前記走査電極以外の電極 と前記画素電極との間に形成された蓄積容量を有する表示素子であって、 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d / C t o t a 1 c = C 1 c / C t o t … （式 6 ) で表される Q! g dおよび a 1 cをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
前記の目的を達成するため、 本発明に係る第 4の表示素子は、 マトリ クス状に配置された複数の画素電極と、 これに接続されたスィツチング 素子と、 走査電極と、 映像信号電極と、 共通電極と、 前記画素電極と前 記共通電極との間に挿入された表示媒質と、 前記表示媒質を介して前記 画素電極と対向する前記共通電極および当段の前記走査電極以外の電極 と前記画素電極との間に形成された蓄積容量を有し、 ある 1つの前記走 查電極に属する複数の画素の前記画素電極と前記表示媒質を介して対向 する前記共通電極は複数ある表示素子であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
c¾ g d = C g d/C t o t、 a l c =C l c/C t o t … （式 6) で表される g dおよび α 1 cをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする。
前記の目的を達成するため、 本発明に係る第 1 0の表示装置は、 マト リクス状に配置された複数の画素電極と、 これに接続されたスィッチン グ素子と、 走査電極と、 映像信号電極と、 共通電極と、 対向電極と、 前 記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電 極と前記共通電極との間に形成された蓄積容量を有し、 前記走査電極は 表示領域の片側のみから給電され、 前記共通電極は少なくとも前記表示 領域で前記走査電極が給電されるのと反対側の辺で電位が固定された表 示装置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d/C t o t … （式 1 0 1)
で表される a g dの、 表示領域内で前記走査電極の給電端から最も遠い 部分での値を a g d (F) とした場合、 表示領域内で前記走査電極の給 電端から最も遠い部分と最も近い部分の間で、 ひ § (1の値が0! ^ (1 (F) よりも大きくなるような位置が存在することを特徴とする。
前記の目的を達成するため、 本発明に係る第 1 1の表示装置は、 マト リクス状に配置された複数の画素電極と、 これに接続されたスィッチン グ素子と、 走査電極と、 映像信号電極と、 共通電極と、 前記画素電極と 前記共通電極との間に挿入された表示媒質と、 前記表示媒質を介して前 記画素電極と対向する前記共通電極および当段の前記走査電極以外の電 極と前記画素電極との間に形成された蓄積容量を有し、 前記走査電極は 表示領域の片側のみから給電され、 前記共通電極は少なくとも前記表示 領域で前記走査電極が給電されるのと反対側の辺で電位が固定された表 示装置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d/C t o t … （式 1 0 1)
で表される g dの、 表示領域内で前記走査電極の給電端から最も遠い 部分での値をひ g d (F) とするとき、 表示領域内で前記走査電極の給 電端から最も遠い部分と最も近い部分の間で、 （¾ 01の値が § 01 (F) よりも大きくなるような位置が存在することを特徴とする。
第 1から第 4の表示装置において、 前記画素電極に正極性の映像信号 が充電された後の保持期間と、 前記画素電極に負極性の前記映像信号が 充電された後の保持期間において、 共通電極電位が異なることが好まし い。
また、 第 1から第 4の表示装置において、 前記走査信号駆動回路は、 複数の行に同時に書き込みを行うことが好ましい。 この場合、 前記表示媒質は〇C Bモードの液晶であることを特徴とす る。
また、 第 1から第 4の表示装置において、 前記走査信号駆動回路と前 記共通電極電位制御回路はいずれも前記スィツチング素子と同じ基板内 に作り込まれることが好ましい。
また、 第 1から第 4の表示装置において、 前記表示媒質は、 電流によ つて光学的状態を制御する媒質と補助スィツチング素子からなることが 好ましい。
この場合、 電流によって光学的状態を制御する前記媒質は、 有機エレ クトロルミネセンス媒質であることを特徴とする。
上記の構成によれば、 ァクティブマトリクス型の液晶表示装置におい て、 フリツ力あるいは輝度傾斜を大幅に低減することができる。 また、 ドット反転/カラム反転型の画素構成を採用することも可能となり、 水 平クロストークを抑制することができる。
このように、 大型高解像度の液晶表示装置の駆動電圧，消費電力を低 減し、 均一性を大幅に高めることができるので、 産業上の価値は極めて 大である。 図面の簡単な説明
図 1は、 本発明の第 1の実施形態に係る表示装置の画素レイアウトを 示す平面図である。
図 2は、 図 1の A— A ' 線に沿った断面図である。
図 3は、本発明の第 1の実施形態に係る表示装置の回路構成図である。 図 4は、 本発明の第 2の実施形態に係る表示装置の画素レイアウトを 示す平面図である。
図 5は、本発明の第 2の実施形態に係る表示装置の回路構成図である。 図 6 Aは、 本発明の第 2の実施形態に係る表示装置のドット反転駆動 による駆動方法を説明するための奇数フレームの波形図である。
図 6 Bは、 本発明の第 2の実施形態に係る表示装置のドット反転駆動 による駆動方法を説明するための偶数フレームの波形図である。
図 7 Aは、 本発明の第 2の実施形態に係る表示装置のカラム反転駆動 による駆動方法を説明するための奇数フレームの波形図である。
図 7 Bは、 本発明の第 2の実施形態に係る表示装置のカラム反転駆動 による駆動方法を説明するための偶数フレームの波形図である。
図 8は、 本発明の第 4の実施形態に係る表示装置の 1画素分回路図で ある。
図 9は、 本発明の第 4の実施形態に係る表示装置の画素レイアウトを 示す平面図である。
図 1 0は、 図 9の Α _ Α ' に沿った断面図である。
図 1 1は、 本発明の第 4の実施形態に係る表示装置の回路構成図であ る。
図 1 2は、 本発明の第 5の実施形態に係る表示装置の画素レイアウト を示す平面図である。
図 1 3は、 本発明の第 5の実施形態に係る表示装置の回路構成図であ る。
図 1 4は、 従来および本発明の第 1の実施形態に係る表示装置の 1画 素分回路図である。
図 1 5は、 従来および本発明の第 1の実施形態に係る表示装置の駆動 方法を説明するための波形図である。
図 1 6 Αは、 フィールド反転方式における画素の極性パターンと走查 信号波形を示す図である。
図 1 6 Bは、 ライン反転方式における画素の極性パタ一ンと走査信号 波形を示す図である。
図 1 6 Cは、 カラム反転方式における画素の極性パターンと走査信号 波形を示す図である。
図 1 6 Dは、 ドット反転方式における画素の極性パタ一ンと走査信号 波形を示す図である。
図 1 7は、 給電端から近い部分と遠い部分で再充電電圧が異なること を説明するための波形図である。
図 1 8は、 再充電電圧の大小関係を説明するための図である。
図 1 9 Aは、 3の画面内での分布の与え方の一例を示す図である。 図 1 9 Bは、 ）3の画面内での分布の与え方の一例を示す図である。 図 1 9 Cは、 βの画面内での分布の与え方の一例を示す図である。 図 1 9 Dは、 ）3の画面内での分布の与え方の一例を示す図である。 図 2 O Aは、 ァの画面内での分布の与え方の一例を示す図である。 図 2 0 Bは、 了の画面内での分布の与え方の一例を示す図である。 図 2 0 Cは、 ァの画面内での分布の与え方の一例を示す図である。 図 2 0 Dは、 ァの画面内での分布の与え方の一例を示す図である。 図 2 1は、 最適な )3およびァの分布を考察するためのモデル回路図で ある。
図 2 2は、 図 2 1のモデル回路の構成単位回路図である。
図 2 3は、 図 2 1のモデル回路における各節点での電圧の時間変化を 示す図である。
図 2 4は、 モデル計算により導かれた再充電電圧の画面内分布を示す 図である。
図 2 5 Aは、 βの画面内での分布の与え方の別の一例を示す図である。 図 2 5 Βは、） 3の画面内での分布の与え方の別の一例を示す図である。 図 2 6 Αは、 走査電極と共通電極の給電方法の一例と再充電電圧の関 係を示す図である。
図 26 Bは、 走査電極と共通電極の給電方法の一例と再充電電圧の関 係を示す図である。
図 2 6 Cは、 走査電極と共通電極の給電方法の一例と再充電電圧の関 係を示す図である。
図 2 6Dは、 走査電極と共通電極の給電方法の一例と再充電電圧の関 係を示す図である。
図 2 6 Eは、 走査電極と共通電極の給電方法の一例と再充電電圧の関 係を示す図である。
図 2 6 E' は、 走査電極と共通電極の給電方法の一例と再充電電圧の 関係を示す図である。
図 2 7は、 本発明の表示装置の別の一例における 1画素分回路図であ る。
図 2 8 Aは、 本発明の他の実施形態に係る表示装置の駆動方法を説明 するための奇数フレームの波形図である。
図 2 8 Bは、 本発明の他の実施形態に係る表示装置の駆動方法を説明 するための偶数フレームの波形図である。
図 2 9 Aは、 本発明の他の実施形態に係る表示装置の別の駆動方法を 説明するための奇数フレームの波形図である。
図 2 9 Bは、 本発明の他の実施形態に係る表示装置の別の駆動方法を 説明するための偶数フレームの波形図である。
図 3 0は、 pチャネル型の T F Tにおいて再充電電圧の大小関係を説 明する図である。
図 3 1は、 有機エレクトロルミネセンス素子を用いた表示装置に本発 明を適用する場合の画素構成図である。
図 32は、 A o! g d- Q! g d (E) - o; g d (0)、 および A a s t = s t ( E ) - a s t (〇） とした場合に、 輝度傾斜およびフリツ力を 共に削減できるような Δ ひ g dと Δ a; s tの範囲を示す図である。
図 3 3 Aは、 シミュレーションにより表示領域内での C s tと C g d の最適分布を求めた図である。
図 3 3 Bは、 シミュレ一ションにより表示領域内での C s tと C g d の最適分布を求めた図である。
図 3 3 Cは、 シミュレーションにより表示領域内での C s tと C g d の最適分布を求めた図である。
図 3 3 Dは、 シミュレーションにより表示領域内での C s tと C g d の最適分布を求めた図である。 発明を実施するための最良の形態
(従来例の問題点の分析）
本発明の実施形態の具体例を述べる前に、 背景技術で述べたように、 画面サイズが大きくなるに従ってフリツ力と輝度傾斜が顕著になるとい う第一の問題点の発生原因を詳細に解析した結果について述べる。
なお、 以下特に断りの無い限り、 走査信号 （走査電極に加える駆動信 号）および共通電極制御信号は画面の両側から給電する場合を想定する。 そして、画面内で、走査電極（および共通電極）の給電端から近い部分、 すなわち画面両端部分を文字通り 「給電端から近い部分」 と呼び、 画面 中央を 「給電端から遠い部分」 と呼ぶ。
第一に、 この問題点を考察するにあたつて考察しなければならない再 充電という現象について説明する。
いま、 例として図 1 5で走査電極が選択された後、 電位が V g o nか ら V g o f f へ移行するときに注目する。 給電端から近い部分において はこの電圧変化が迅速に生じるが、 給電端から遠い部分においては走査 電極自身のもつ CR時定数のために波形に歪みが生じ、 電位の推移がな だらかになる （但し、 c (土） から V c o f f へと変化するま でには走査電極電位の推移はほぼ完了するとする）。給電端から近い部分 と遠い部分において走査電極電位波形の様子を描くと図 1 7の V gのよ うになる。 画素電極電位 Vdは、 充電が完了した時点では映像信号電圧 V s i g ( + ) または V s i g (-) にほぼ等しい （図 1 7では V s i g ( + ) の場合を示している） が、 図 14の回路の C g dによる容量結 合のため、 V gの変化に伴って変動してしまう。 Vgが Vg o nから V g o f f へ変化するときの、 容量結合に伴う Vdの変化分 Δν aは、 給 電端からの距離にかかわらず、 以下の （式 1 5) で表される。
Δ V a = - (C g d/C t o t ) (Vg o n-V g o f f )
(ここで、 C t o t =C g d + C l c +C s t) … （式 1 5) この電圧変化分 AV aを突き抜け（フィードスルー）と呼ぶことにする。 この電圧値は映像信号の極性によらずほぼ同じ値である。
ところが、 走査電極電位が立ち下がるときに TFTはすぐに OF F状 態になるのではなく、 スイッチング閾値 （映像信号電極電位より閾値電 圧分だけ上の電位） を通過するときに初めて OF Fになる （但し、 TF Tは、 遅くとも映像信号電極電位が次の走査期間電圧に向かって移行し はじめるまでには OFFになるとしている）。 よって、走査電極電位立ち 下がり開始からスイッチング閾値通過までの有限の時間 （図 1 7中 To あるいは T eで示した期間） に、 突き抜けによって発生する映像信号電 極一画素電極間（T FTのソース ·ドレイン間）の電位差を埋め合わせよ うとして TFTに電流が流れてしまう。 このため、 画素電極電位の実際 の変化分の絶対値は I AV a Iより小さくなる。 T FTに電流が流れる ことによって生じる電圧差を AVbで表すと、 画素電極電位の変化分は △ V a + AVbとなる。 図 1 7に、 このときの画素電極電位 V dの変化 の様子も併せて示す。 走査信号駆動回路の給電端から遠くなるほど V g の波形がなだらかになり、 T F Tが〇 F Fになるまでの時間が長くなる ので、 AVbは一般に給電端から遠くなるに従って大きくなる。 なお、 このときに T F Tに流れる電流を再充電電流と呼び、 これによつて生じ る電圧差 Δ V bを再充電電圧と呼ぶことにする。
なお、 以上で述べたスイッチング閾値は、 偶数フレーム （正極性の映 像信号を充電する場合） と奇数フレーム （負極性の映像信号を充電する 場合） では異なった値になる。 走査電極電位が Vg o nから Vg o f f に移行するときの、 スイッチング閾値のレベルを正極性、 負極性それぞ れについて描くと図 1 8のようになる。 これを基に、 給電端から近い部 分と遠い部分それぞれについて、 T FTが OFFになるまでの時間、 す なわち再充電が発生する期間 （上述の Toあるいは T eに相当） を正負 各極性について示すと下の棒グラフのようになる。 棒グラフの長さが再 充電電流、 従って再充電電圧の大きさにほぼ対応するので、 給電端から 近い部分での正極性および負極性の場合の再充電電圧をそれぞれ AVb (0， +) および AVb (〇） とし、 遠い部分でのそれらを AVb (E, + ) および AVb (E) とすると、 以下の （式 1 6) の関係があること がわかる。
Δ V b (〇， +) <Δ Vb (E, +)
Δ V b (O) <AVb (E)
△ Vb (O, +) -Δ Vb (〇） >Δ Vb (E, +) ~Δ Vb (E)
… （式 1 6) なお、 参考までに述べておくと、 ここでは簡単のため偶数フレームと 奇数フレームにおいて走査電極電位の立ち下がり波形は同じであるとし たが、 必ずしも同じでないこともありうる。 特に、 TFTのチャネル容 量の非線形性 （TF Tが ONのときのゲート 'ソース間容量、 あるいは ゲート · ドレイン間容量が OF Fのときのそれらよりも大きくなる） を 考慮すれば、 映像信号が負極性のほうが見かけ上容量が大きくなり、 従 つて走査電極電位立ち下りの C R時定数が大きくなり、 立ち下がり方が 遅くなるということもありうる。 しかし、 そのような場合でも （式 1 6) の関係が成り立つことには変わりはない。
第二に、 フリッカおよび輝度傾斜と再充電電圧の関係について数式的 に説明する。 いま、 給電端から近い部分と遠い部分での、 画素電極保持 電位の値 Vd o (O, 十）、 V d o (〇）、 および Vd o (E, 十）、 V d o (E) は、 （式 1 2) に上述の再充電の効果を加えて、 （式 1 7) のよ うに表せる。
Vd o (O, +) = V s i g ( + ) - s t Δ V c ( + ) - g d AVg o n + AVb (〇， +)
Vd o (O) = V s i g (―) - a s t Δ V c (―) - a g d
AVg o n + AVb (〇）
Vd o (E, +) = V s i g ( + ) - s t Δ V c ( + ) - g d AVg o n + AVb (E, +)
Vd o (E) = V s i g (一） - a s t Δ V c (一） - g ά
AVg o n + AVb (E)
… （式 1 7) (式 1 7) において、 給電端から近い部分と遠い部分での画素電極電位 の DC平均レベル Vd c (〇）、 Vd c (E) および液晶印加電圧実効値 V e f f (〇）、 V e f f (E) を計算すると、 （式 1 8) のようになる。
Vd c (〇） = [Vd o (O, +) + Vd o (〇）] / 2
= [V s i g ( + ) + V s i g (一）] / 2 - s t AV c c - a g d Δ Vg o n+ [Δ V b (〇， +) + Δ V b (O)] / 2
Ve f f (O) = [Vd o (O, +) 一 Vd o (O)] / 2 = [V s i g ( + ) - V s i g (一）] / 2 - a s t V c p/ 2 + [Δ V b (0， +) —厶 Vb (O)] / 2
V d c (E) = [V d o (E， +) + V d o (E)] / 2
= [V s i g ( + ) + V s i g (— )] /2— a s t AVc c - a g d Δ V g o n + [Δ Vb (E， +) + Δ V b (E)] / 2
V e f f (E) = [V d o (E, +) — Vd o (E)] / 2
= [V s i g ( + ) - V s i g (—）] / 2 - a s t V c p/2
+ [Δ V b (E, +) -Δ Vb (E)] / 2
… （式 1 8) 但し、 Δ V c cおよび V c pは以下の （式 1 9) で与えられる。
Δ V c c = [Δ V c ( + ) + Δ V c (--)] / 2
= [V c ( + ) + V c ( -)] /2 - V c 0 f f
V c p = Δ V c ( + ) - Δ V c (一）
= V c ( + ) - V c (一）
… （式 1 9)
(式 1 8) の第 1式、 第 3式で与えられる DC平均レベル Vd c (O) および Vd c (E) は、 対向電極の電位をこの値に一致させれば液晶に 印加される電圧の時間平均値が 0になり、 フリッ力が見えなくなるとい う電圧値である。 しかし、 （式 1 8) と （式 1 6) により、 以下の （式 2 0) で表される関係が得られ、 D C平均レベルが画面内で異なる値を持 つことになり （給電端から遠い部分のほうが近い部分よりも大きい）、全 画面で同時にフリッカをなくすことは不可能である。
Vd c (E) -Vd c (O) = [Δ V b (Ε, +) +Δ Vb (Ε)] / 2 - [Δ V b (Ο, +) +Δ Vb (〇）] / 2>0
… （式 2 0) · 一方、 （式 1 7)の第 2式、第 4式で与えられる V e f f は液晶に印加 される電圧の実効値に相当し、 液晶はこの実効値に対応した輝度 （透過 率） を呈示する。 しかし、 （式 1 8) と （式 1 6) 〖こより、 以下の （式 2 1) で表される関係が得られ、 液晶印加電圧実効値も画面内で分布 （傾 斜） をもつ （給電端から遠い部分のほうが近い部分よりも小さい） こと になる。
V e f f (E) - V e f f (〇） = [Δ V b (E, +) - Δ V b (E)] / 2 - [Δ Vb (〇， +) - Δ V b (O)] / 2 < 0
… （式 2 1) 以上が、 再充電電圧の画面内分布によりフリッカゃ輝度傾斜が現れる 理由である。
さて、 画面サイズが大きくなると、 給電端から遠い部分の、 給電端か らの距離は必然的に大きくなる。 すると、 上述の再充電電圧 AVbの、 給電端から遠い部分と近い部分の差は大きくなり、 フリッカゃ輝度傾斜 も大きくなる。
また、 画面サイズが大きい場合には共通電極の電位変動による影響も 無視できなくなる。 すなわち、 走査電極電位が V g 0 nから V g o f f に変化したときに、 画素電極電位は突き抜けにより低下するが、 そのと き同時に、 図 14の C g dおよび C s tによって作られる走査電極—共 通電極間の容量結合により、 共通電極の電位も低下する。 この電位低下 は共通電極の給電端から近い部分では小さいが、 遠い部分では大きくな る。 共通電極電位が低下するとそれに引っ張られて画素電極電位はさら に低下する。 すると、 共通電極電位が全く変化しないと仮定した場合に 比べて大孝い再充電電流が画素電極に向けて流れる。 従って、 給電端か ら遠い部分での画素電極保持電位が給電端から近い部分に比べて格段に 大きくなり、 輝度傾斜ゃフリツ力等の問題がさらに顕著になる。
(本発明の原理説明 1 ：輝度傾斜 · フリツ力低減の原理） 以上の分析を行った上で、 輝度傾斜、 およびフリツ力をなくすための 手段を見いだした。 これが本発明の内容であり、 Q! s tおよび a g dの 値に画面内で傾斜をもたせるというものである。 以下、 その原理につい て説明する。
い.ま、 ひ s tおよび a g dが画面内で一定でない （すなわち、 C g d C s t、 および C 1 cのいずれか少なくともひとつが一定でない） とす る。 そして、 給電端から近い部分での s tおよび a g dをそれぞれひ s t (〇）、 ひ g d(O)とし、遠い部分でのそれらをそれぞれ a s t (Ε)、 a g d (E) とする。 ここで "〇" は給電端から近い部分、 "E" は給電 端から遠い部分を示している。
給電端から近い部分と遠い部分それぞれについて、 正および負に充電 される場合について、 （式 1 7) を適用すると （式 2 2) の 4個の式が得 られる。
V d o (〇， +) = V s i g ( + ) - a s t (O) Δ V c ( + )
— ひ g d (O) AVg o n + AVb (0， +)
V d o (O, ―) =V s i g (一） - s t (〇） Δ V c (一）
- a g d (〇） AVg o n + AVb (〇， 一）
V d o (E, +) =V s i g ( + ) - s t (E) Δ V c ( + )
- g ά (E) AVg o n + AVb (E, +) V d o (E, 一） = V s i g (-) - a s t (E) Δ V c (一）
- g ά (E) AVg o n + AVb (E， 一）
… （式 2 2) なお、 ここで、例えば V d o ( j , 土） （ j =〇または E) という表記は、 位置〗 （ j =0→給電端から近い部分、 j =E→給電端から遠い部分） での正充電時 （+ ) または負充電時 （一） に関する量であるという意味 である。 V s i g (土）、 Δ Vb ( j , 士） に関しても同様である。 従来技術の場合は、 Δ V bの値が給電端から近い部分と遠い部分で異 なっていたことにより、 Vd oも同じように異なり、 フリツ力および輝 度傾斜が発生していた。 本発明では、 各 2つずつの a s tおよび a g d の値を独立に変化させることにより、 AVbの値の違いを捕正しようと するものである。 まず、 （式 1 7) から （式 1 8) のように D C平均レべ ル Vd c (0)、 Vd c (E) および液晶印加電圧実効値 V e f f (0)、 V e f f (E) を計算したのと同様に、 （式 2 2) からこれらを計算する と、 以下の （式 2 3) のようになる。
Vd c (〇） = [V d o (0， +) + V d o (〇， 一）] / 2
= [V s i g ( + ) + V s i g (-)] /2 - a s t (〇） Δ V c c
- a g d (O) Δ V g o n + [Δ Vb (〇， +)
+ Δ Vb (O, 一）] / 2
V e f f (〇） = [V d o (0， +) — Vd o (〇， 一）] / 2
= [V s i g ( + ) - V s i g (-)] /2 - a s t (O)
V c p/2 + [厶 Vb (〇， +) - Δ V b (〇， 一）] Z 2
Vd c (E) = [Vd o (E， +) + V d o (E, -)] / 2
= CV s i g ( + ) + V s i g (-)] /2 - a s t (E) Δ V c c - g d (E) Δ Vg o n+ [Δ Vb (E, +)
+ Δ Vb (E， 一）] / 2
V e f f (E) = [Vd o (E, +) -Vd o (E， 一）] / 2
= [V s i g ( + ) — V s i g ( -)] /2 - a s t (E)
V c p/2 + [Δ V b (E, +) - Δ V b (E, 一）] / 2
… （式 2 3) ここから、 給電端から近い部分と遠い部分での液晶印加電圧実効値の差 AV e f f を計算すると、 （式 24) のようになる。
厶 V e f f =V e f f (E) 一 V e f f (0) =— C a s t (E) - a s t (O)] V c p/2 + [Δ V b (E， +) -Δ Vb (E, -） -Δ Vb (O, +) +厶 Vb (0， ―）] / 2 一 [r (E) - r (〇）] + [Δ V b (E, +) - Δ V b (E， 一） - Δ V b (〇， +) + Δ V b (〇， 一）] / 2
… （式 24) 但し、 ァ (O) およびァ (E) は、 以下の （式 2 5) で与えられる。
r (O) = a s t (〇） V c p/ 2
r (E) = a s t (E) V c p/2
… （式 2 5) また、 同じく DC平均レベルの差 AVd cを計算すると、 以下の （式 2 6) のようになる。
Δ V d c = VD C (E) - VD C (〇）
=- l s t (E) - s t (O)] Δ V c c - [ g d (E) - g d (〇）] Δ V g o n+ [Δ V b (E, +)
+Δ Vb (E, 一） -Δ Vb (O, +) -Δ Vb (0， -)] /2
=一 [jS (E) — β (〇）] Δ V g o n + [Δ Vb (E， +)
+ Δ Vb (E， -) ー厶 Vb (〇， +) - Δ V b (0， 一）] / 2
… （式 2 6) 但し、 β (Ο) および (E) は以下の （式 2 7) で与えられる。
β (O) = g d (〇） + a s t (O) (Δ V c c/Δ Vg o n) β (E) = g d (E) + « s t (E) (Δ V c c/Δ Vg o n)
… （式 2 7) 輝度傾斜を完全になくすためには （式 24) において AV e f f = 0で あればよく、 以下の （式 2 8) を満たすように γ (〇） と Τ (Ε) の関 係を選べばよい。
Τ (E) - r (O) = [Δ Vb (E， +) - Δ V b (E, 一） - Δ Vb (〇， +) + Δ V b (O, 一）] / 2
… （式 2 8)
(式 1 6) の第 3式によれば （式 2 8) の右辺は負であるので、 ァ (O) とァ (E) の関係は （式 2 9) であればよい。
7 (0) >r (E) … （式 2 9) 次に、 フリツ力を完全になくすためには、 （式 2 6) において、 AVd c = 0であればよく、 以下の （式 3 0) を満たすように j3 (〇） と β (Ε) の関係を選べばよい。
[ β (Ε) - β (〇）] Δ V g ο η
= [Δ Vb (Ε, +) +Δ Vb (Ε, ―) -Δ Vb (〇， +) -Δ Vb (〇， -)] /2
… （式 3 0)
(式 1 6) の第 1式、 第 2式によれば、 （式 2 8) の右辺は正であり、 か つ△ V g ο nも正であるので、 β (〇） と) 3 (Ε) の関係は、 以下の （式 3 1 ) であればよい。
β (Ο) < β (Ε) … （式 3 1) 以上のようにして、 うまくァおよび )3を選ぶことにより、 フリツ力、 お よび輝度傾斜をなくすことができる。
以上をまとめると、 図 1 4の構造のアレイ構成で輝度傾斜、 およびフ リッカをなくすための条件は次のように表せる。
[ 1] 輝度傾斜をなくすための必要条件：
ァの値が、 画面内で給電端から近い部分に比べて、 給電端から遠い部 分のほうが小さいこと
[2] フリツ力をなくすための必要条件：
iSの値が、 画面内で給電端から近い部分に比べて、 給電端から遠い部 分のほうが大きいこと
なお、 以上においては、 添字〇および Eを省略した形で表記している。 なお、 必要条件 [ 1] のみを満たして [2] を満たさないという構成 でももちろんよい。 ただ、 この構成の場合、 輝度傾斜はなくなるがフリ ッカはなくならない。この条件下で強引にフリツ力をなくす方法として、 映像信号駆動回路で発生する映像信号に予め補正をかけておくというこ とも考えられるが、これは余分な信号処理回路を付加することを意味し、 コストが高くなつてしまう。
逆に、 必要条件 [2] のみを満たして [ 1] を満たさないという構成 でももちろんよい。 ただ、 この構成の場合、 フリツ力はなくなるが輝度 傾斜はなくならない。この条件下で強引に輝度傾斜をなくす方法として、 同様に'映像信号駆動回路で発生する映像信号に予め補正をかけておくと いうことも考えられるが、 この場合もやはり、 余分な信号処理回路を付 加することを意味し、 コストが高くなつてしまう。
これに対して、 最も望ましいのは必要条件 [1] および [2] をとも に満たす場合である。 こうすると、 映像信号に予め補正をかけるための 余分な信号処理回路なしに、 フリツ力 ·輝度傾斜のない高画質映像が得 られ、 低コストと高画質を両立することが可能となる。
なお、 /3およびァ （あるいは a s tおよび a g d) を給電端から近い 部分と遠い部分で異なる値にする場合に、 これらは独立に変化させる必 要がある。 従って、 a s tおよび a; g dに寄与する容量値 （別の言い方 をすれば、 C t o tを構成する容量値） C s t、 C g d、 あるいは C 1 cのうち少なくとも 2つを給電端から近い部分と遠い部分で異なった値 にすることにより、 a s tおよび a g dを変化させることが望ましい。 実際、 例えば C g dと C 1 cは一定として、 C s tのみを給電端から 近い部分 （ここでの C s tの値を C s t (〇） とする） と遠い部分 （同 じく C s t (E) とする） で異なる値にして C s t (O) <C s t (E) とした場合、 （式 1 4) によればひ g d (Ο) > α g d (E)、 s t (〇） < s t (E) となる。 こうすると、 V c p< 0、 厶 V c cく 0 (この 条件が望ましいことを後に補足として説明する） であるとした場合に、 (式 2 5 ) からァ (O) >r (E) となり、 （式 2 7 ) により (〇） > β (Ε) となる。 すると、 （式 2 9 ) は満たされるが、 （式 3 1 ) は満た されない。 従って、 輝度傾斜削減効果は得られるがフリツ力削減効果は 得られない。
逆に、 C s t (O) >C s t (Ε) とした場合にはァ （〇） <ァ （E)、 β (Ο) く β (Ε) となり、 （式 3 1 ) は満たされるが、 （式 29) は満た されず、フリツ力削減効果は得られるが輝度傾斜削減効果は得られない。 また、 例えば C s tと C 1 cは一定として、 C g dのみを変化させる場 合についても同様のことが導かれる。 C s tと C g dを一定として、 C 1 cを変化させる分には問題ない。
以上のことを、もう少し詳しく説明する。いま、 A a g d = Q! g d (E) - a g d (0)、 および A o! s t = a s t (E) - s t (O) とおいた 場合に、 （式 2 9 ) および（式 3 1 ) をともに満たすような Δひ g dおよ び△ a s tの範囲を示すと、 図 3 2のハッチ部のようになる （V c p< 0、 Δ V c c < 0の場合を想定）。 これに対して、 C g dと C 1 cは一定 として、 C s tのみを給電端から遠い部分と近い部分で変える場合 （C s t (〇） ≠ C s t (E))、 A a g dおよび A cu s tは （式 4 6) のよ うに表すことができる。
Δ a g d =ひ g d (E) — a g d (O
= C g d/ (C g d + C l c + C s t (E)) — C g d
/ (C g d + C l c + C s t (O))
=- C g d [C s t (E) 一 C s t (〇）] / [(C g d + C l c +C s t (E)) (C g d + C l c
+ C s t (〇））]
厶 Q! S t ^ Q! S t (E) — a s t (〇）
=C s t (E) / (C g d + C 1 c + C s t (E)) — C s t (〇） / (C g d + C l c +C s t (O))
= (C g d + C 1 c) [C s t (E) -C s t (〇）]
/ [(C g d + C l c +C s t (E)) (C g d + C 1 c
+ C s t (O))]
… （式 46) よって、 厶 a g dと A o! S tには（式 47 )の関係があることがわかる。
A a d A K S t = - C g d/ (C g d + C l c )
… （式 47) また、 C s tと C 1 cは一定として、 C g dのみを給電端から遠い部分 と近い部分で変える場合 （C g d (O) ≠C g d (E))、 同様に考える と （式 48) の関係式が得られる。
Δ a g d/Δ a s t =— C s t / (C s t +C l c )
… （式 48) いま、 （式 47)、 （式 48)共に右辺は負の値であるから、 これらの関係 式を図 32に付加すると、 いずれも原点を通り傾きが負の直線で与えら れる （原点は除く）。 よって、 （式 47) あるいは （式 47) の直線はい ずれもハッチ部の領域と共通部分をもたない。 すなわち、 C s tのみを 変える場合や C g dのみを変える場合は、 フリッカ削減効果と輝度傾斜 削減効果が両立できないことを示している。
(本発明の原理 2 ： およびァの最適分布）
ところで、 以上では給電端から近い部分と遠い部分を代表点として扱 つてきたが、画面内各位置での、ァおよび /3の変化のパターンとしては、 様々なものが考えられる。 iSについてのいくつかの例を図 1 9に、 τに ついてのそれを図 20に示す。 各グラフは、 横軸に画面上での水平位置 をとり、 縦軸に 3あるいはァの値を示している。 なお、 横軸の〇、 E、 および Mはそれぞれ、 給電端から近い部分、 給電端から遠い部分、 およ び距離的にそれらの中間にあたる部分を示している。 最も考えやすいの は、 図 1 9 Aあるいは図 20 Aのように、 直線的に変化するパターンで ある。 また、 図 1 9 Bや図 20 Bのように、 非線形な変化のしかたも考 えられるし、 あるいは図 1 9 Cや図 2 0 Cのように、 段階的に変化する というのもあり得る。 あるいは、 図 1 9 Dや図 20 Dのように、 一定の 部分とある傾斜を有する部分が混在するというのも考え得る。いずれも、 給電端から近い部分と給電端から遠い部分での j3およびァの値が （式 3 1) や （式 29) を満たしているという点では共通である。 いずれにお いても本発明の効果は得られる。
中でも図 1 9 B、 図 1 9 Dや、 図 20 B、 図 20 Dのように、 i3は給 電端から近い部分と遠い部分の間で上に凸、 ァは下に凸な傾向を示す場 合が望ましい。 その理由を以下に示す。
いま、 走査電極は R C分布回路定数をもつ配線であるとみなすことが できる。 そこで、 給電端から近い部分と遠い部分の間全体の容量を C、 抵抗を Rとして、 図 2 1のような 5段の RC回路で走査電極を近似的に 表す。 これは、 走査電極の給電端から近い部分と遠い部分の間の部分を 5等分し、 それぞれを図 22のような単位 RC回路で表し、 縦続接続し たものであると考えればよい。 走査電極の給電端から近い部分と遠い部 分の間の長さを Lとすると、図中の各接点電位 Vg〇、 Vg 1、 Vg 2、 Vg 3、 Vg 4、 Vg 5、 および VgEはそれぞれ、 給電端からの距離 が 0 (給電端から近い部分）、 LZ 1 0、 3 L/10、 LZ2、 7 L/l 0、 9 L/l 0, および L (給電端から遠い部分） の位置での電位に相 当する。 給電端から近いほうの端部には、 走査信号駆動回路により電圧 が供給される。 この図 2 1で、 Vg 0が走査信号駆動回路の供給電圧で あり、 R gは走査信号駆動回路の内部インピーダンスである。
なお、 図 1 9や図 20は、 両側から給電する場合を想定した図になつ ているが、 これらは左右対称であるので左半分、 あるいは右半分だけに 注目して考えれば十分である。 図 2 1の回路モデルはまさに図 1 9や図 20の左半分だけに注目したものに相当する。
この回路で走査電極電位が立ち下がるとき、 すなわち Vg 0が ONレ ベル Vg o nからオフレベル Vg o f f へとステップ的に変化するとき の各接点電位の時間変化は回路方程式として解くことができる。 実際に 数値計算を行った結果を図 23に示す。 なお、 ここでは時刻 t = 0の瞬 間に走査電極電位 V g 0が Vg o n→V g o f f へと移行するとし、 一 例として R g=R/9、 Vg o n= 25 V、 Vg o f f = 0Vの場合に ついて計算を行っている。 横軸は CRで規格化している。
次に、 従来例のように、 C g d、 C s t、'および C 1 c等の容量は位 置によらず一定であるとして、 AVbが位置とともにどのように変化す るかを考察する。 各点において画素構造は図 14の回路によって表され るので、 Vg (n) として上記の VgO、 Vg l、 V g 2 , ···が印加さ れたときの画素電極電位 V dの時間変化を追跡すればよい。 この回路に おいて、 Vc (n)、 V f および V sは一定電位であると仮定すれば、 V dの時間変化は （式 32) により表される。
I d s +C t o t - dVd/d t -C g d - dVg (n) /d t = 0
… （式 32) なお、 ここで、 C t o t =C g d + C g s +C l cである。 また、 I d sは TFTのソース ' ドレイン間電流であり、 理想 MOS特性を仮定す れば （式 3 3) のように表される。 I d s = k [{ V g (n) - V s - V t } 2- { V g (n) 一 Vd - V t } 2]
(なお、 Vg (n) - V s≥V t , V g (n) -V d≥V t ) I d s = k { V g (n) - V s - V t } 2
(なお、 Vg (n) —V s≥V t、 Vg (n) - V d<V t )
I d s =- k { V g (n) - Vd - V t } 2
(なお、 Vg (n) — V s <V t、 Vg (n) - V d≥V t ) I d s = 0
(なお、 Vg (n) — V sく V t、 Vg (n) - V d<V t ) … （式 33) ここで、 kは TFTの充電能力を示す定数であり、 ¥ 1;は丁？丁の閾値 電圧である。 （式 3 2) の初期条件は、 t = 0において V d =V s、 V g (n) =Vg o nである。 また、 十分に時間が経過した後 （ t =∞) に おいては Vg (n) =Vg o f f となり、 TFTは OF F状態となって l d s = 0となり （（式 3 3) の第 4式の場合）、 従って Vdは一定値に なる （（式 3 2) より、 t =∞において d VdZd t = 0となることが導 かれる）。 この Vdの最終安定値 Vd oを数値計算により求め、再充電が ないとしたときの最終安定値 Vd oの値、 すなわち （式 32) において 常に I d s = 0としたときの V d oの値、 すなわち Vd o = V s— (C g dZC t o t) (Vg o n-Vg o f f )との差をとつたものが再充電 電圧 AVbに相当する。 実際に、 一例として V t = 2V、 V s = 6 V、 C g d/C t o t = 0. 0 5、 k= 6 X 1 0— 9AZV2として、 AVb の値を各位置で計算した結果を図 24に示す。 このグラフにおいては、 横軸は給電端から近い部分を "0"、 給電端から遠い部分を " 1 " として 規格化した値を示している。 また、 縦軸も、 給電端から遠い部分での△ Vbを "1 " と規格化して示している。 このグラフからわかるように、 再充電電圧の分布は上に凸な形状となる。
このような再充電電圧の分布があると、 これによつて生じる画素電極 の DC平均レベルや液晶印加電圧実効値の分布もやはり図 24のような 形状になる （ただし、 液晶印加電圧実効値のほうは （式 21) の右辺が 負であることからも推測できるように、 図 24を上下逆転したものにな る。 DC平均レベルは、 （式 20)の右辺が正であるので上下反転にはな らない）。 従って、 これらによって生じるフリツ力 （D C平均レベルの分 布により生じる）や輝度傾斜（液晶印加電圧実効値の分布により生じる） を補正するための /3ゃァの分布のさせ方も図 24に近い形、 すなわち jS については図 19 B、 ァについては図 20 Bのようにするのが望ましい (図 19 Dや図 20 Dでも勿論よい）。
以上のことを、 給電端から近い部分と遠い部分のちょうど距離的に中 間にあたる位置 （以下、 単に中間位置と呼ぶ） に注目して考えてみる。 給電端から近い部分での i3およびァの値を )3 (0) およびァ （0)、 給電 端から遠い部分での値を J3 (E)およびァ（E)、中間位置での値を j3 (M) およびァ (M) とすると、 図 19 Aや図 20 Aのように、 直線的な傾斜 をつけた場合の中間位置での j3およびァの値はそれぞれ、 ）3 (M) = [ 3 (〇） + β (Ε)] ノ 2、 およびァ （Μ) = [r (〇） + r (E)] / 2 で与えられる。 これと比較して、 フリツ力 ·輝度傾斜削減の効果が有効 に得られるような場合、 すなわち図 19 B、 図 20 Bや図 19 D、 図 2 0Dのような場合は、 以下の （式 34) の関係が満たされるときである ことがわかる。
β (Μ) > [ β (Ο) + β (Ε)] / 2
Ύ (Μ) く ί τ (Ο) + r (Ε)] / 2
… （式 34) なお、 （式 34)の第 1式はフリツ力に関する条件式、第 2式は輝度傾斜 に関する条件式である。
なお、 （式 2 9)や（式 3 1)を満たした上で（式 34)さえ満たせば、 上述のフリツ力 ·輝度傾斜削減の効果は十分得られる。 例えば /3の場合 で言えば、 図 2 5 A、 図 2 5 Bに示すように、 給電端からの距離に関し て必ずしも単調増加にならないこともありうるし、 さらに極端な場合に は、 図 2 5 Aに示すように、 β (Μ) が /3 (Ε) を越えることもあり得 る。 しかし、 これらの場合でもフリツ力 ·輝度傾斜削減の効果は得られ る。 ァについても同様である。
(原理に関する補足事項 1 ： Vc ρと Δ c cについて）
なお、 （式 1 9) の V c pについて補足する。 （式 1 8) や （式 2 3) の V e f f に関する式において、 第 3項の再充電に関する項は微小であ るとして無視すれば、 a s t V c pが負であるとすると、 液晶への印加 電圧の実効値は、 映像信号振幅 [V s i g ( + ) — V s i g (—）] / 2 よりも大きい値となる。 これは、 背景技術においても述べたように、 低 耐圧の映像信号駆動用 I C (例えば、 〜 5 V) を用いて、 その耐圧以上 の電圧 （例えば 1 0〜 1 5V) を液晶に印加することができるという利 点が得られることに相当する。 よって、 ひ s t V c pは負であることが 望ましい。 ひ s tは容量比であり常に正であるので、 V c pが負である ことが望ましい。
また、 （式 1 9) の△ V c cについて補足する。 （式 1 8)や （式 2 3) の Vd cに関する式において、 同じく第 3項の再充電に関する項は微小 であるとして無視すれば、 以下の （式 3 5) を満たすようにすることに より、 映像信号の DC平均レベル [V s i g ( + ) + V s i g (— )] / 2と画素電極の D C平均レベル Vd c (〇） または Vd c (E) を一致 させることができる。
Δ V c c = - ( g d/ s t ) Δ V g o n … （式 3 5) このようにすると、 映像信号電極と画素電極との間に直流電圧成分がか からなくなり、 液晶や絶縁膜中での不要なイオン発生を抑制することが でき、 経時的な安定性を改善することができる。 AVg o n、 Q! g d、 および CK S tは正なので、 △ V c cは負であることが望ましい。 なお、 必ずしも （式 35) を満たさなくても、 少なくとも△ V c cが負であれ ば、 映像信号の D C平均レベル [V s i g ( + ) + V s i g (—）] / 2 と画素電極の DC平均レベル Vd c (〇） または Vd c (E) の電圧差 を縮めることができ、 上記の効果がそれなりに得られる。
(原理に関する補足事項 2：走査電極と共通電極の給電方法について） 次に、走査電極と共通電極の給電の仕方について補足する。 （従来例の 問題点の分析） のところで、 共通電極の電位変動により再充電電流、 従 つて再充電電圧が増加するということを述べた。 そして、 この影響は、 共通電極の給電端から近い部分では小さいが、 遠い部分では大きくなる ということも述べた。 従って、 再充電電圧の面内での分布は走査電極の 給電の仕方のみならず、共通電極の給電の仕方にも若干依存する。いま、 走査電極と共通電極の給電の仕方の組み合わせとしては、 例えば以下の 5通りが考えられる。
(A) 走査電極、 共通電極ともに両側給電 （以上まではこの場合を想定 して説明を行った）
(B) 走査電極は両側給電、 共通電極は片側給電
(C) 走査電極は片側給電、 共通電極は両側給電
(D) 走査電極、 共通電極ともに片側給電 （同じ側から）
(E) 走査電極、 共通電極ともに片側給電 （異なる側から）
(なお、 この他にも、 例えば 1行おきに交互に両側から給電するケース や、 画面の上半分が左から給電で下半分が右から給電というようなケー スもありうるが、 このような場合でも、 ある行に注目すれば上の （A) 〜 （E) のどれかにあてはまる。）
以上の （A) 〜 （E) について、 再充電電圧 AVbの発生のしかたの画 面内分布 （水平方向分布） を予測して示したものを図 2 6 A〜図 2 6 E に示す。 これらの図で、 Gが走査電極を、 Cが共通電極を示している。 そして、四角印（口）をつけたところが給電端であることを示している。 そして、 破線で示した曲線が、 共通電極の電位変動を考慮しない場合の 再充電電圧、 太い実線で示した曲線が、 共通電極の電位変動を考慮した 場合のそれを示している。 共通電極電位変動を考慮しない場合には、 走 查電極が両側給電の場合（（A)、 （B))はアーチ状、片側給電の場合（（C),
(D)、 (E)) には半アーチ状となる。 共通電極電位変動を考慮すると、 それに従った量だけ AVbが上乗せされる。 このときの上乗せ分は、 共 通電極の給電端に近い部分では小さく、遠い部分では大きくなる。なお、
(E) の場合は、 走査電極のみによって発生する AVb分布と共通電極 電位変動効果によって上乗せされる部分の大小により、 図 26 Eに示す ように、 走査電極給電端のほうが共通電極給電端に比べて Δ V bが小さ い場合と、 図 26 E' で示すようにその逆の場合とがある。
本発明による輝度傾斜削減およびフリツ力削減の効果をもっとも有効 に得るには、 図 26 A〜図 26 Eの AVbの形状に従って （すなわち、 Δ Vbによって発生する輝度傾斜ゃフリッカをちようど補正するよう に）、 βや τ (より正確には、 I ァ | ) に分布を持たせるのがもっとも望 ましいが、 必ずしも厳密に全面で合わせる必要はない。
以下、 （Α) 〜 （Ε) の各場合について、 本発明の表現との関係を説明 する。 まず、 （Α) 〜 （Ε) において、 走査電極と共通電極のうち少なく ともいずれか一方の給電が行われる画面端部を 「給電端から近い部分」 と呼ぶことにする。 すなわち、 （D) を除くすべての場合について、 画面 両端が 「給電端から近い部分」 となる （図 2 6では記号 "〇" で表され る）。 (D) のみは片方の端部のみが 「給電端から近い部分」 である。 そ して、 （D)以外の場合は、画面の中央付近を「給電端から遠い部分」 （記 号 "E" で表される） と呼ぶことにする。 （D) の場合は、 給電されない ほうの端部が 「給電端から遠い部分」 である。 そして、 図中の "M" の 記号で表される位置が、 「給電端から近い部分」と「給電端から遠い部分」 の間の距離的に中間にあたる部分である。
なお、 （D) 以外の場合 「給電端から近い部分」 が 2箇所あるが、 ある 値 （a g d、 s tなど） が 「給電端から近い部分と遠い部分において 異なった値を有する」 という場合、 複数ある 「給電端から近い部分」 の うち少なくとも 1つにおける値と 「給電端から遠い部分」 における値が 異なっていることを意味する。 また、 ある値 (β、 ァなど） が 「給電端 から近い部分に比べて、 給電端から遠い部分の方が大きい （小さい）」 と いう場合、 「給電端から遠い部分」 における値が複数ある 「給電端から近 い部分」 のうち少なくとも 1つにおける値よりも大きい （小さい） とい うことを意味する。
以上のように解釈すると、 図 2 6 Α〜図 2 6 E ' により （式 1 6) の 関係式がいずれの場合も成り立つことがわかる。従って、 （本発明の原理 説明 1 ：輝度傾斜 · フリツ力低減の原理） で述べたことがすべて適用で きる。
なお、 （式 1 6 )の第 1式と第 2式については Vb (〇， +)、 V b (0， 一）、 および V b (E, 十）、 Vb (E, 一） をそのまま図 2 6 A〜図 2 6 E， 中の V bに置き換えれば容易に理解できる。 第 3式については、 図 1 8からわかるように、 負充電の場合のほうが正充電の場合に比べて 再充電電圧がかなり大きいことを考慮すれば、 V b (0， + )— V b (〇， 一） と V b (E, +) 一 V b (E, -) の大小関係は— V b (O, ―) と一 Vb (E, -) の大小関係と同じとみなして差し支えなく、 第 2式 が成り立つことから第 3式も成り立つと考えられる。
また、 図 26 A〜図 26 E' の AVbの曲線はいずれも上に凸な形状 であるので、 （本発明の原理 2 ： ;8およびァの最適分布）で述べたことも すべて適用できる。
(原理に関する補足事項 3 ：他の回路構成）
以上においては、 各画素は図 14の構造であることを前提にして説明 してきた。 しかし、 各画素の蓄積容量が共通電極以外の配線にも接続さ れていることがある。 例えば図 27のように、 当段以外の走查電極 （こ の図では前段の例） に接続されることもある。 この場合、 前段の走査電 極の電位を Vg (n— 1) とし、 それにつながる蓄積容量を C s t 2と すると、 （式 1 1)に相当する電荷保存則の式は（式 36)で与えられる。
C g d (V s i g (—） — Vg o n) +C s t (V s i g (一） - V c (一）） + C 1 c (V s i g (一） - V f ) + C s t 2 (V s i g (一） -Vg o f f )
=C g d (Vd o (-） - V g o f f ) + C s t (V d o (一） - V c o f f ) +C l c (Vd o (一） - V f ) + C s t 2 (Vd o (一） -Vg o f f )
C g d (V s i g ( + ) -Vg o n) + C s t (V s i g ( + ) - V c ( + )) + C 1 c (V s i g ( + ) - V f ) + C s t 2 (V s i ( + ) -Vg o f f )
=C g d (Vd o ( + ) - V g o f f ) + C s t (Vd o ( + ) - V c o i f ) + C 1 c (Vd o ( + ) - V f ) + C s t 2 (Vd o ( + ) -Vg o f f )
… （式 3 6 ) ここで、 走査電極 Vg (n) が選択されるときには、 すでに Vg (n— 1) の選択は終わっているので、 電位は Vg o f f である。 （式 3 6) を 変形すると、 （式 3 7) が得られる。
V d o (-) = V s i g (-) — s t Δ V c (一） - a g d
Δ V g o n
Vd o ( + ) =V s i g ( + ) s t Δ V c ( + ) — a g d
Δ V g o n
… （式 3 7) 但し、 AVg o n、 Δ V c (十）、 Δ V c (一） は （式 1 3 ) で表され、 a g d、 s tは以下の （式 3 8) で表される。
a g d=C g d/C t o t
s t = C s t /C t o t
C t o t =C g d + C l c +C s t + C s t 2
… （式 3 8) この結果を図 1 4の回路での式（式 1 2)〜（式 1 4) と比較した場合、 異なるのは C t o tの表式において C s t 2を付け加えたという点のみ である。 従って、 C t o tが違うという点のみに注意すれば、 これまで に述べてきた本発明の原理および補足事項は、 すべて適用される。
場合によっては、 C s t 2の値も給電端から近い部分と遠い部分で異 ならせることにより a s tや a g dの値を異ならせて本発明の効果を得 るということも考えうる。
なお、 C s t 2の接続先が後段の走査電極や 2つ前、 3つ前等の走査 電極、 2つ後、 3つ後等の走査電極であっても同様である。
なお、 図 1 4や図 2 7を含めてさらに一般化して、 C t 0 tを 「画素 電極に電気的に接続される全容量の総和」 と考えれば、 本発明の原理に 関する説明および補足事項はすべて適用されることになる。
以下、 以上の原理を用いて具体的に構成した表示装置について、 図面 を参照して説明する。
(第 1の実施形態）
図 1は、 本発明の第 1の実施形態による表示装置の画素レイアウトを 示す平面図である。 図 2は、 図 1の A— A ' 線に沿った断面図である。 図 1および図 2において、 1 1と 1 2はガラスなどからなる基板であ り、 1 1は薄膜トランジスタ 3 ( T F T、 あるいはスイッチング素子と もいう） やそれに接続された電極が形成されたアレイ基板、 1 2はそれ に対向する対向基板である。 2つの基板の間には表示媒質としての液晶 1 3が挟持され、 その両端はシール 1 7により封止されている。 1 4と 1 5は偏光表示を行うための偏光板、 1 9はカラー表示を行うための力 ラーフィルタである。 カラ一フィル夕 1 9は対向基板 1 2の側に形成さ れているが、 アレイ基板 1 1の側に形成してもかまわない。
アレイ基板 1 1の上には、 第 1の導電層により走査電極 1と共通電極 4が形成され、 その上を絶縁膜 1 8が覆っている。 絶縁膜 1 8の上にあ る第 2の導電層により画素電極 5が形成されている。図 2に示すように、 画素電極 5の一部は共通電極 4とオーバ一ラップしている。 共通電極 4 とのオーバーラップ部分が蓄積容量 7 (すなわち、 共通電極一画素電極 間容量 C s t ) を構成する。 また、 画素電極 5と走査電極 1のオーバー ラップする部分が走査電極一画素電極間容量 C g dを構成する。
図 2に示すように、対向基板 1 2には透明電極 2 0が形成されている。 この透明電極 2 0と画素電極 5が表示媒質としての液晶 1 3を介して対 向することにより、 液晶容量 C 1 cを形成している。 ここでは、 液晶は T N (ッイステッド 'ネマティック） 液晶であるとする。
薄膜トランジスタ 3は、 半導体部分 9と 3つの電極から構成されてお り、 ゲート電極は走査電極 1に、 ソース電極は映像信号電極 2に、 ドレ イン電極は画素電極 5に、 それぞれ接続されている。 図 3は、本発明の第 1の実施形態による表示装置の回路構成図である。 図 1や図 2に対応して、 1画素内に共通電極一画素電極間容量 C s t、 走査電極一画素電極間容量 C g d、および液晶容量 C 1 cなどがあるが、 1画素単独でみれば、 図 14と同様の回路構造である。 このような画素 がマトリクス状に配置されることにより表示装置が構成される。 また、 本表示装置において、 映像信号電極 2は映像信号駆動回路 2 2に、 走査 電極 1は走査信号駆動回路 2 1に、 そして共通電極 4は共通電極電位制 御回路 2 6に接続される。 なお、 2 3は駆動回路を除いた表示素子を示 す。
図 3においては、 給電端から近い部分と、 給電端から遠い部分が描か れているが、 それぞれの部分での画素レイァゥトが図 1に示されるもの になる。 本実施形態の表示装置の特徴として、 C s tと C g dがいずれ も給電端から近い部分と遠い部分とで異なった形状になっていて、 容量 値自体も異なったものになっている （容量の面積が異なっている）。 こう することにより、 （本発明の原理説明 1 :輝度傾斜 'フリツ力低減の原理） で述べたように、 輝度傾斜ゃフリッ力の低減が実現できる。
なお、 ①映像信号駆動回路は表示周期に応じて極性の異なる 2種類の 映像信号 （すなわち、 対向電極電位を基準として正と負の映像信号で、 図 1 5の V s i g ( + ) と V s i g (—） に相当） を映像信号電極に印 加できるものであること、
②走查信号駆動回路は、 少なくとも 2値の出力電位レベル （図 1 5の V g o nと Vg o f f ) を印加できるものであること、
③共通電極電位制御回路は少なくとも 2値の出力電位レベル （図 1 5の Vc ( + ) と Vc (—）） を印加できるものであること
、 という 3つの条件が揃うときに最も顕著に本発明の効果が得られる。 なお、 （図 1) では C g d (〇） く C g d (E), C s t (O) く C s t (E) となっている （オーバーラップ部の面積の大小からこの関係が あることがわかる） が、 一例として C g d (O) = 0. 0 2 0 p F C s t (O) = 0. 1 0 0 p F C l c (O) = 0. 1 0 0 p F C g d (E) = 0. 0 3 0 p F C s t (E) = 0. 1 3 0 p F C l c (E) = 0. 1 0 0 p Fであるとすると、 この条件に当てはまる （なお、 これ らの容量は面積、 膜厚、 および誘電率から計算してもよいし、 実測によ り求めてもよい）。
この場合、 （式 1 4) により a g d (0)、 s t (0)、 および a g d (E) s t (E) を計算すると、 a g d (O) = 0. 0 9 1 a s t (O) = 0. 4 5 5 a g d (E) = 0. 1 1 5 s t (E) = 0. 5 0 0となる。 いま、 駆動条件が Δ V g o n= 2 0 V Δ V c c =- 3 V V c p=— 1 0 Vであるとすると、 （式 2 5) と （式 2 7) によりァ (0)、 r (E)、 および j3 (0)、 β (Ε) が求まり、 それぞれァ （〇） = - 2. 27 5 V r (E) =- 2. 5 V、 および j3 (O) = 0. 02 3 /3 (E) = 0. 040を得る。 すなわち、 （式 2 9)、 および （式 3 1 ) が満たされていて、 輝度傾斜 · フリツ力低減の効果が得られること がわかる。
なお、 言うまでもないが、 （本発明の原理説明 1 ：輝度傾斜 ·フリッカ 低減の原理） のみならず、 （本発明の原理 2 ： およびァの最適分布）、 (原理に関する補足事項 1 ： V c ρと Δ c cについて）、 （原理に関する 補足事項 2 ：走査電極と共通電極の給電方法について）、 および（原理に 関する補足事項 3 ：他の回路構成） において述べたことはすべて適用さ れる。
ここで参考のため、 本実施形態において、 容量等のパラメ一夕に具体 的な数値を当てはめてシミュレーションを行った結果を図 3 3 Α〜図 3 3 Dに示しておく。 これは、 回路シミュレータで表示領域全体の等価回 路を構成し、 そのときの表示領域内各位置における D C平均レベル （V d c) および液晶印加電圧実効値 （Ve f f ) を計算したものである。 駆動電圧条件としては、 Vg o n= 1 0 V、 V g o f f =- 1 5 V, Δ V c ( + ) =- 7. 5V、 Δ V c (―) = 2. 5 V, V s i g ( + ) = 2. 5 V、 V s i g (—） =- 2. 5 V (従って、 Vc pく 0、 Δ V c c<0を満たしている） とし、 走査信号駆動回路および共通電極電位制 御回路はいずれも表示領域左側のみから給電されているものとしている c まず、 C s t、 C g d、 あるいは C 1 cに表示領域内での分布を全く 与えない場合について計算したものが各図中の 「容量傾斜無し」 と示し た曲線である。ここでは、表示領域全体にわたって C s t = 0. 7 p F、 C g d = 0. 07 p F、 C 1 c = 0. 7 5 p Fとしている。 図 33Aに C s tの、 図 33 Bに C g dの分布の様子を示しておく （横軸の 「規格 化水平位置」 は、 表示領域左端からの距離を表示領域幅で規格化した値 であり左端が "0"、 右端が " 1" に対応する）。 図 3 3 Cおよび図 3 3 Dはそれぞれ、 DC平均レベルと液晶印加電圧実効値の結果である。 D C平均レベルは、 給電端から近い部分 （規格化水平位置 =0) に比べて 給電端から遠い部分（規格化水平位置 = 1 )のほうが大きくなつていて、 液晶印加電圧実効値は逆に給電端から近い部分 （規格化水平位置 = 0) に比べて給電端から遠い部分 （規格化水平位置 = 1) のほうが小さくな つている。 これは、 それぞれ （式 2 0) および （式 2 1) で示した通り の結果になっている。 また、 その形状についても図 24と類似したもの になっている。
次に、 C s tおよび C g dに最適な表示領域内分布を与えて （C 1 c は一定としておく） DC平均レベルと液晶印加電圧実効値が面内で均一 になるようにした場合について、各図中に「容量傾斜あり」として示す。 ここで、 C s tおよび C g dは左端 （規格化水平位置 = 0) では 「容量 傾斜無し」の場合の値に一致するように選んである。図 3 3 Aのように、 C s tの値を 0. 7 p F (左端） 〜 0. 745 p F (右端） と傾斜させ、 図 33 Bのように、 〇3(1の値を0. 070 p F (左端） 〜0. 082 P F (右端） と傾斜させれば、 図 3 3 Cあるいは図 3 3 Dのように、 D C平均レベルおよび液晶印加電圧実効値はほぼ平坦となることがわかる (分布幅はいずれも 1 OmV以内である）。
なお、 このとき （式 25)、 （式 2 7) などを用いれば、 β (Ο) = 0 く β (Ε) = 0. 0048、 r (〇） =— 2. 303 V>r (E) = - 2. 363 Vとなることが計算され、 確かに （式 29) や （式 31) の 条件を満足している。 また、 給電端から近い部分と遠い部分の中間 （規 格化水平位置 = 0. 5) においての容量値は、 図 3 3 Aおよび図 3 3 B から、 それぞれ C s t = 0. 7 32 p F、 C g d = 0. 0 78 5 p Fと 読みとれ、 ここから （本発明の原理 2 ： ;8およびァの最適分布） で説明 した j3 (M) およびァ （M) を求めると、 j3 (M) = 0. 00 34、 γ (Μ) =— 2. 345 Vとなり、 （式 34 ) の条件も満足していることが わかる。
(第 2の実施形態）
本発明の第 2の実施形態では、 水平クロストーク削減と映像信号駆動 回路 I Cの低電圧化を両立する構成について、 図 4および図 5を参照し て説明する。
図 4は、 本発明の第 2の実施形態に係る表示装置の画素レイアウトを 示す平面図である。 図 4の構成は、 基本的には図 1の画素レイアウトに 準じたものであるが、 1列毎に上下反転したレイァゥトになっていると ころに特徴がある。 このレイアウトでは、 上下方向の対称性を崩さない ために、共通電極 4が 2つの走査電極 1のちようど中間にある。そして、 画素電極 5と共通電極 4の間に絶縁膜 18 (図示されず） が挟まれてい て、 蓄積容量 7 (C s t ) を形成している。
図 5は、本発明の第 2の実施形態に係る表示装置の回路構成図である。 これも基本的には図 3と同じであるが、 図 4のレイアウトに対応して 1 列ごとに上下反転している。 ここで注意すべきことは、 1つの走査電極 (例えば G 1) に属する画素 （走査電極 G 1により ONZOF Fが制御 される画素） の画素電極 （複数ある） に接続される蓄積容量の他方の接 続先の共通電極が 2つある （〇 0と〇 1) ことである。 また、 ある 1つ の走査電極 （例えば G 1) に属する画素が、 偶数列と奇数列とで異なる 段にあることも特徴的である （注、 このことは必ずしも本発明に必須の 構成というわけではない）。
このような構造を用いると、 ライン反転駆動だけでなく、 ドット反転 駆動やカラム反転駆動も採用できる （なお、 第 1の実施形態ではライン 反転またはフィールド反転しか採用できない）。 まず、 このことを、 ドッ ト反転を例に挙げて、 図 5、 図 6 Aおよび図 6 Bを用いて説明する。 図 6 Aおよび図 6 Bは、 本発明の第 2の実施形態に係る表示装置のド ット反転駆動による駆動方法を説明するための奇数フレームおよび偶数 フレームの波形図である。図 6 Aに示すように、奇数フレームにおいて、 映像信号電極 S 1 (および S 3、 S 5、 ···、 S n、 ···） と S 2 (および S 4、 S 6、 ···、 S n+ 1、 ···） に異なる極性の信号を印加する場合を 考える。 いま、 例えば走査電極 G 1が選択される水平走査期間 （ 1H 期 間） においては、 図 5の S 1には正極性の信号 V s i g ( + ) が、 S 2 には負極性の信号 V s i g (一） が印加される。 このとき、 S 1に属す る列 （正確には、 S 1を含め正極性の映像信号が印加される映像信号電 極に属する列） では G 1の上側の画素 （画素 Pと呼ぶ） が、 S 2に属す る列 （正確には、 S 2を含め負極性の映像信号が印加される映像信号電 極に属する列） では G 1の下側の画素 （画素 Qと呼ぶ） が ON状態にな る。
ここで、 画素 Pと画素 Qの蓄積容量の接続先の共通電極はそれぞれ C 0と C 1である （G 1を基準にして、 これらをそれぞれ第 1の共通電極 および第 2の共通電極と呼ぶ） が、 これらが別の電極であるために、 C 0 (第 1の共通電極） のほうは （画素 Pが正極性に充電されるのに対応 して） V c (十）、 C 1 (第 2の共通電極） のほうは （画素 Pが負極性に 充電されるのに対応して） V c (—）、 というように異なる電位に設定す ることができる。 画素 Pあるいは画素 Qそれぞれ単独で見れば、 映像信 号電極、 走査電極、 および共通電極の電位の関係は図 1 5の場合と全く 同じであり、 背景技術で図 1 4と図 1 5により説明したような画素電極. 電位の振幅増大効果が得られることを示している。 ここでは、 G 1が選 択される場合について述べたが、 G 0や G 2などが選択される場合につ いても同様に考えれば、 各共通電極の電位波形は、 結果として図 6 Aの ように設定すればよいことがわかる。 また、 図 6 Bに示す偶数フレーム についても、 映像信号電極と共通電極の信号の極性が逆になるだけで同 じことである。
なお、 カラム反転の場合も全く同様である。 図 6 Aおよび図 6 Bの場 合と同様に考えれば、 共通電極の電位波形を図 7 Aおよび図 7 Bのよう にすることにより、 背景技術で図 1 4と図 1 5により説明したような画 素電極電位の振幅増大効果が得られることが導かれる。
以上のように、 本実施形態においては、 水平クロストークに対して有 利な駆動方法であるドット反転またはカラム反転駆動を採用し、 しかも 画素電極保持電位の振幅増大効果を得ることができる。 よって、 水平ク ロストーク削減と映像信号駆動回路 I Cの低電圧化を両立できる。 すな わち、 先に述べた 2つの目的のうち、 第 2の目的を達成することができ る。 なお、 この効果 （水平クロストーク削減と映像信号駆動回路 I Cの低 電圧化の両立） は （本発明の原理説明 1 ：輝度傾斜 · フリツ力低減の原 理） で述べたような a s tや a g dの画面内分布付けとは無関係に得ら れるものであることを注記しておく。
(第 3の実施形態）
上記の第 2の実施形態によれば、 図 4および図 5の構成で、 ドット反 転駆動またはカラム反転駆動で、 特開平 5— 1 4 3 0 2 1号公報に記載 のように画素電極保持電位の振幅増大効果が得られる。 これをさらに進 めれば、 （本発明の原理説明 1 ：輝度傾斜 ·フリツ力低減の原理）、 （本発 明の原理 2 ： ^およびァの最適分布）、 （原理に関する補足事項 1 ： V c pと Δ c cについて）、 （原理に関する補足事項 2 ：走査電極と共通電極 の給電方法について）、および（原理に関する補足事項 3：他の回路構成） において述べたことをそのまま採用し、 フリッカ低減および輝度傾斜低 減等の所定の効果が得られるのは明らかである。
実際、 図 4のレイアウトは C s t (〇） く C s t ( E )、 および C g d (〇） < C g d ( E ) である場合を描いている。
なお、 若干補足すると、 映像信号駆動回路は、 当然ながらドット反転 またはカラム反転に対応したものであることが望ましい。 すなわち、 複 数の映像信号電極に極性の異なる 2種類の映像信号を同時に印加するこ とができ、 かつ、 各々の映像信号電極についてみたときに、 表示周期に 応じて （奇数フレームか偶数フレームかに応じて） 極性の異なる 2種類 の映像信号を印加することができるものであることが望ましい。
また、共通電極についてであるが、ある走査電極を基準としたときに、 その走査電極に属する画素電極に接続される蓄積容量の他方の接続先の 共通電極は、 2つあるとしたが （先の説明での第 1および第 2の共通電 極）、 これは必ずしも 2つである必要はく、 3つ以上あってもよい。 しか し、 映像信号の極性に応じて共通にして 2本にしておけば、 図 6 Aおよ び図 6 B、 あるいは図 7 Aおよび図 7 Bのタイミングで最も有効に駆動 することができ、 望ましい。
なお、 図 4において、 偶数列の画素と奇数列の画素では全く対称であ るとしているが、 マスク合わせずれの影響や走査方向に関する非対称性 を考慮して、 これらの画素の容量値 （C g d、 C s tなど） を偶数列と 奇数列とで異なる値にしてもかまわない。
なお、 2つの極性の信号を複数の走査電極に同時に印加する場合、 ド ット反転やカラム反転では 1列ごとに （すなわち、 偶数列と奇数列とに 分けて） 逆極性の信号を印加するのが一般的であるが、 必ずしもそうで なくてもよく、 例えば 2列おきとか、 あるいはランダムに各極性が配列 していてもかまわない。
なお、 図 4と図 5では、 2つの極性に対応する画素はそれぞれ上下反 転した配置になっているが、 本発明は必ずしもこれには限定されない。 すなわち、 図 1や図 3で示される構造にして、 蓄積容量の接続先の共通 電極のみを映像信号電極の極性に応じて変えるという方法もありうる。 但しこの場合、 構造が非対称になるという問題のほかに、 蓄積容量接続 のための配線がレイアウト上で他の走査電極などをまたぐことになり、 余分な容量が発生してクロストークの原因になるという問題もあり、 あ まり望ましくはない。
(第 4の実施形態）
本発明の第 4の実施形態として、 イン ·プレーン 'スイッチング （In Plane Switching； I P S ) モードの液晶を用いた表示装置について、 図 9および図 1 0を参照して説明する。
図 9は、 本発明の第 4の実施形態による表示装置の画素レイアウトを 示す平面図である。図 1 0は、図 1の A— A '線に沿った断面図である。 図 9および図 1 0において、 1 1と 1 2はガラスなどからなる基板で あり、 1 1は薄膜トランジスタやそれに接続された電極が形成されたァ レイ基板、 1 2はそれに対向する対向基板である。 2つの基板の間には 液晶 1 3が挟持され、 その両端はシール 1 7により封止されている。 1 4と 1 5は偏光表示を行うための偏光板、 1 9はカラー表示を行うため のカラーフィル夕一である。 カラ一フィルタ一は対向基板 1 2の側に形 成されているが、 アレイ基板 1 1の側に形成してもかまわない。
アレイ基板 1 1の上には、 第 1の導電層により走査電極 1と共通電極 4が形成され、 その上を絶縁膜 1 8が覆っている。 絶縁膜 1 8の上にあ る第 2の導電層により画素電極 5が形成されている。 図 1 0に示すよう に、 画素電極 5は前段の走査電極 1とオーバーラップしている。 前段の 走査電極 1とのオーバーラップ部分が蓄積容量 7 ( C s t )を構成する。 また、 画素電極. 5と当段の走査電極 1のオーバ一ラップする部分が走査 電極一画素電極間容量 C g dを構成する。
図 9に示すように、 共通電極 4には分枝部分 4 Aが形成されている。 これは画素電極 5と平行に対峙し、 液晶層に電界を印加するための対向 電極として働く。 画素電極 5と共通電極 4の間の容量が、 共通電極一画 素電極間容量 C 1 cを構成するが、 ここには液晶層を介した容量と、 両 電極が幾何学的にォ一バーラップすることにより形成される容量の両方 が含まれる。 液晶層を介した容量は公式等を用いて計算するのは困難で あるが、実測で求めてもよいし、シミュレーションにより求めてもよい。 薄膜トランジスタ 3は、 半導体部分 9と 3つの電極から構成されてお り、 ゲート電極は走査電極 1に、 ソース電極は映像信号電極 2に、 ドレ イン電極は画素電極 5に、 それぞれ接続されている。
図 1 1に、 I P Sモードの液晶を用いた本実施形態により表示装置の 回路構成を示す。 図 1 1において、 図 8に示す単位画素構造がアレイ状 に配列されていて、 走査電極 1は走査信号駆動回路 2 1から、 映像信号 電極 2は映像信号駆動回路 22から給電される。
いま、 図 1 1の回路構成において、 第 1の実施形態での回路構成 （図 3) の場合と同様に、 図 1 5のような波形で駆動する場合を考える。 図 3 (1画素分は図 14に示す） と図 1 1 (1画素分は図 8に示す） を比 較した場合、 共通電極 （Vc (n)) と画素電極 （Vd) との間にある容 量が、 前者は C s tであるのに対し、 後者は C 1 cであるという違いが ある。 よって、 図 3の場合の電荷保存則 （式 1 1) に相当する式は、 以 下の （式 3 9) で与えられる。
C g d (V s i g (一） - V g o n) + C 1 c (V s i g (―) 一 Vc (—）） + C s t (V s i g (一） —Vg o f f )
= C g d (Vd o (—） -Vg o f f ) + C 1 c (V d o (-)
- V c o f f ) + C s t (Vd o (―) —Vg o f f )
C g d (V s i g ( + ) - V g o n) + C 1 c (V s i g ( + ) 一 Vc ( + )) + C s t (V s i g ( + ) -Vg o f f )
=C g d (Vd o ( + ) —Vg o f f ) + C 1 c (Vd o ( + ) 一 Vc o f f ) + C s t (Vd o ( + ) —Vg o f f)
… （式 39) ここで、 走査電極 （Vg (n)) が選択されているときには、 すでに前段 の走査電極 （Vg (n- 1)) は選択期間が終わり、 電位が Vg o f f に なっていることを考慮している。 （式 39) を変形すると、 （式 40) が 得られる。
Vd o (-) = V s i g (-) - α 1 c Δ V c (一）
— a! g d AVg o n
Vd o ( + ) =V s i g ( + ) — a l e厶 Vc ( + )
— a g d AVg o n … （式 40) 伹し、 AVg o n、 Δ V c (十）、 Δ V c (一） は （式 1 3) と同じであ り、 a g d、 ひ 1 cは、 （式 41) で表される。
a g d=C g d/C t o t
a l c =C l c/C t o t
C t o t = C g d + C 1 c + C s t
… （式 4 1) 以上の結果を、 図 3の回路構成の場合 （（式 1 2) 〜 （式 14)) と比べ た場合、 異なるのは添え字 "s t " と " 1 c" が逆であるという点だけ である。 これは、背景技術、 （従来例の問題点の分析）、 （本発明の原理説 明 1 ：輝度傾斜 · フリツ力低減の原理）、 （本発明の原理 2 ： )3およびァ の最適分布）、 （原理に関する補足事項 1 ： V c pと Δ c cについて）、 (原理に関する補足事項 2 ：走査電極と共通電極の給電方法について）、 および （原理に関する補足事項 3 ：他の回路構成） で述べたことにおい て、 C s t (蓄積容量） →C l c、 C l c→C s t；、 a s t→ Q! l cと 置き換えれば、 そのまま本構成の場合 （図 1 1) にも適用できることを 示している。 すなわち、 図 3の回路の場合と同様、 フリツ力低減および 輝度傾斜低減等の所定の効果が得られることは明らかである。
なお、 図 3 (および図 14) における対向電極 （V f ) に相当するも のは、 C s tと C 1 cが入れ替わつたと考えれば、 図 1 1 (および図 8 ) においては前段の走査電極であることがわかる。 前段の走査電極は当段 の走査電極が選択されたときには、 すでに非選択状態の電位 Vg o f f となっているために、 図 3の対向電極と同じであると考えることが可能 になるのである。 逆にいえば、 当段の走査電極が選択されているときと 保持期間とで同じ電位をもっている電極であれば C s tの接続先として 用いることができる。 これは、 画素電極を基準としたときに、 表示媒質 (液晶：容量 C I c ) を介してその画素電極と対向する共通電極と、 当 段の走査電極を除くいずれかの電極であればよい。 中でも、 当段を除く 走査電極（後段でもよい）、 あるいは C 1 cを介して対向する共通電極以 外の共通電極が特に望ましい。
(第 5の実施形態）
図 1 2は、 本発明の第 5の実施形態による表示装置の画素レイアウト を示す平面図である。 これは第 4の実施形態のような I P Sモードの液 晶について、 水平クロストーク削減と映像信号駆動回路 I Cの低電圧化 を両立する構成である第 2の実施形態と同様に、 一列毎にレイアウトを 上下反転させたものである。
図 1 3は、 本発明の第 5の実施形態による表示装置の回路構成図であ る。 これは、 T N液晶を用いた場合、 すなわち第 2の実施形態の回路構 成を示す図 5に対応する。
これらを比較した場合、 やはり単に添え字 " s t " と " 1 c " が入れ 替わっただけであると見なすことができる。 従って、 第 2の実施形態で 述べたのと同様に、 ドット反転駆動またはカラム反転駆動と映像信号の 低電圧化を両立することができるという効果が得られる。
(第 6の実施形態）
上記の第 5の実施形態によれば、 I P S型の構成で、 ドット反転駆動 またはカラム反転駆動で、 特開平 5 _ 1 4 3 0 2 1号公報に記載のよう に、 画素電極保持電位の振幅増大効果が得られる。 これをさらに進めれ ば、 （本発明の原理説明 1 ：輝度傾斜'フリツ力低減の原理）、 （本発明の 原理 2 ： およびァの最適分布）、 （原理に関する補足事項 1 ： V c pと △ c cについて）、 （原理に関する補足事項 2 ：走査電極と共通電極の給 電方法について）、 および （原理に関する補足事項 3 ：他の回路構成） に おいて述べたことをそのまま採用し、 フリッカ低減および輝度傾斜低減 等の所定の効果が得られるのは明らかである （ここでも、 C s t (蓄積 容量） →C l c、 C l c→C s t、 a s t→α 1 cになると考えればよ い）。 また、第 3の実施形態で言及したなお書きも同様の読み替えを行え ばすベて成立する。
以下、 本発明の他の実施形態について説明する。
(共通電極電位の制御を行わない場合の構成例）
共通電極電位の制御を行わず、 常に一定電位を供給する場合を考えて みる。 この場合、 共通電極電位制御回路は不要である。 これは、 本発明 において、 V c ( + ) = V c (— ) = V c o f f である場合に相当する。 (式 1 9 ) によれば、 Δ V c c = 0、 および V c p = 0である。 この場 合、 （式 2 5) によりァ （〇） =r (E) = 0であるので、 （式 2 9) は 満たされず、 輝度傾斜の改善効果は得られない。 しかし、 （式 2 7) より β (〇） = g d (0)、 β (E) = a g d (E) であるので、 （式 3 1 )、 すなわち a g d (〇） く a g d (E) を満たすようにして、 フリツ力を 抑制することは可能である。
特に、 走査電極を片側から給電し、 共通電極の電位を両側で固定する (すなわち、 一定電圧を給電する） 場合を考えてみる。 この場合、 再充 電電圧の発生のしかたは図 2 6 (このようになる。 このように、 走査電極 の給電側からの距離が遠くなるに従って再充電電圧が増えるのではなく、 ある位置で極大値を持ちその後は減少するという傾向を示す。 すると、 a g d補正のしかたもこれに従ったものにするのが望ましい。すなわち、 例えば走査電極の給電端から最も遠い部分でのひ g dを g d (F) と した場合、 走査電極の給電端から最も遠い部分と近い部分の間で、 a g d (F) よりも大きなひ g dの値を有する位置が存在するようにするの が望ましい。 これは、 図 2 6 Eのように、 走査電極が片側給電で、 共通 電極がそれとは逆側のみで電位が固定されている場合についても同様で ある。
(他の駆動波形による駆動方法例）
先に図 6Aおよび図 6 B、 図 7Aおよび図 7 B、 あるいは図 1 5にお いて、 本発明の駆動方法における電圧波形の例を示したが、 これら以外 にも、 例えば図 28 A、 図 28 Bや図 2 9 A、 図 29 Bのような駆動波 形を用いることも可能である。
図 28 Aおよび図 28 Bは、 図 3または図 1 1の構成の回路を駆動す る場合の駆動波形である。 図 1 5においては、 保持期間における共通電 極電位は V c o f f というただ 1種類の値であつたが、 図 28 Aおよび 図 28 Bの駆動波形においては、 保持期間における共通電極電位が必ず しも 1種類ではなく、 Vc ( + ) および Vc (—） という 2種類の値に なっている点に特徴がある。
いま、 図 3の回路構成の場合を考えると、 例えば走査電極 G 1が選択 されて画素電極に負極性の信号が充電されるとき （図 28 Aの奇数フレ —ムの場合） には、 蓄積容量を介して接続される共通電極 C 1の電位は V c (一） であるが、 以後の保持期間においては V c ( + ) となってい る。 また、 走査電極 G 1が選択されて画素電極に正極性の信号が充電さ れるとき （図 28 Bの偶数フレームの場合） には、 逆に共通電極 C 1の 電位は V c ( + ) であるが、 以後の保持期間においては Vc (—） とな つている。他の走査電極、例えば G 0、 G 2などについても同様である。 この場合、 背景技術の （式 1 1) に関して述べたのと同様に電荷保存 則を考えると、 （式 42) のようになる。
Cg d (V s i g (一） — Vg o n) +C s t (V s i g (一） 一 V c (-）） +C 1 c (V s i g (一） - V f )
=C g d (V d o (―) - V g o f f ) + C s t (V d o (一） 一 V c ( + )) +C 1 c (Vd o (-) - V f ) C g d (V s i g ( + ) - V g o n) + C s t (V s i g ( + )
- V c ( + )) + C 1 c (V s i ( + ) - V f )
=C g d (Vd o ( + ) — Vg o f f ) + C s t (V d o ( + )
- V c (一）） + C 1 c (V d o ( + ) -V f )
… （式 42) これは、 （式 1 1 ) の 2式において、 右辺第 2項 （C s tが含まれている 項） の Vc o f f を Vc (—） あるいは Vc ( + ) に変えたものに他な らない。 すると、 （式 1 3) の代わりに、 以下の （式 43) のように置け ば、 （式 1 2) はそのままの形で成立する。
AVg o n=Vg o n— Vg o f f
Δ V c ( + ) =V c ( + ) — V c (—）
Δ V c (一） = V c (一） 一 V c ( + )
… （式 43) すなわち、 AVc ( + ) および AV c (—） を （式 43) のように読み 替えれば、 以降の議論 （（従来例の問題点の分析）、 （本発明の原理説明 1 ：輝度傾斜 · フリッカ低減の原理）、 （本発明の原理 2 ： jSおよびァの 最適分布）、 （原理に関する補足事項 1 ： Vc pと A c cについて）、 （原 理に関する補足事項 2 ：走査電極と共通電極の給電方法について）、 （原 理に関する補足事項 3 ：他の回路構成） などにおいて述べてきた原理的 なこと） はすべて適用できる。
なお、 （式 43) の表式は （式 1 3) とは異なるが、 AVc ( + ) ある いは AVc (—） は、 蓄積容量が接続される先の共通電極の、 画素が充 電される瞬間における電位 （この場合 Vc ( + ) または Vc (-)) の、 保持状態における電位 （この塲合 Vc o f f ) を基準としてみたときの 値であることには変わりない。
なお、 図 1 1を用いる場合についても、 C s t (蓄積容量）→C 1 c、 C l c→C s t、 a s t→ Q! 1 cと置き換えれば全く同様のことがいえ る。
図 29 Aおよび図 29 Bは、 図 5または図 1 3の構成の回路を駆動す る場合の駆動波形である。 これは図 6 Aおよび図 6 Bと比較されるもの であるが、 この場合もやはり、 保持期間における共通電極電位が必ずし も 1種類ではなく、 Vc ( + ) および V c (-) という 2種類の値にな つている点に特徴がある。
いま、 図 5の回路構成において、 例えば走査電極 G 1が選択されて、 映像信号電極 S 1に属する画素電極には正極性の、 映像信号電極 S 2に 属する画素電極には負極性の信号が充電されるとき （図 29 Aの奇数フ レームの場合） を考える。 このときには、 蓄積容量を介して接続される 共通電極 C 0および C 1の電位はそれぞれ V c ( + ) および V c (-) であるが、 保持期間においてはそれぞれ V c (—） および V c ( + ) と なる。 また、 走査電極 G 1が選択されて、 映像信号電極 S 1に属する画 素電極には負極性の、 映像信号電極 S 2に属する画素電極には正極性の 信号が充電されるとき （図 2 9 Bの偶数フレームの場合） は逆に、 共通 電極 C 0および C 1の電位はそれぞれ V c (—） および Vc ( + ) であ るが、 保持期間においてはそれぞれ V c ( + )および Vc (—） となる。 他の走査電極、 例えば G O、 G 2などについても同様である。
すなわち、 どの画素電極に関しても、 正極性の信号が充電されるとき には、 蓄積容量の接続先の共通電極電位は必ず Vc ( + ) で、 保持期間 には Vc (—） となる。 そして、 負極性の信号が充電されるときには、 蓄積容量の接続先の共通電極電位は必ず V c (—） で、 保持期間には V c ( + ) となる。 よって、 やはり （式 42) と同様の電荷保存則の式が 成り立ち、 AV c ( + ) および AVc (—） を （式 43) のように読み 替えるだけで、 （従来例の問題点の分析）、 （本発明の原理説明 1：輝度傾 斜 · フリッカ低減の原理）、 （本発明の原理 2 ： /3およびァの最適分布）、 (原理に関する補足事項 1 ： V c pと△ c cについて）、 （原理に関する 補足事項 2 ：走査電極と共通電極の給電方法について）、 （原理に関する 補足事項 3 ：他の回路構成） などにおいて述べてきたことはすべて適用 できる。
なお、 図 6 Aおよび図 6 B、 図 7 Aおよび図 7 B、 あるいは図 1 5の 駆動方法を用いる場合には、 共通電極電位制御回路の電位レベルは 3つ 必要であつたが、本実施形態の場合には、電位レベルは 2つだけで済む。 よって、 図 6 Aおよび図 6 B、 図 7 Aおよび図 7 B、 あるいは図 1 5の 駆動方法に比べて、 共通電極電位制御回路の構成を簡単にすることがで き、 コストを削減することができるという効果がある。
( Pチャネル型 T F Tで構成した場合）
今までは、 スイッチング素子として nチャネル型 （ゲート電位が閾値 電圧より大きいときに O N、 小さいときに O F Fとなる） の薄膜トラン ジス夕を想定して説明してきた。 しかし、 pチャネル型の T F T (ゲー ト電位が閾値電圧より大きいときに O F F、 小さいときに O Nとなる） の薄膜トランジスタの場合であっても全く同様に考えられ、 （従来例の 問題点の分析）、 （本発明の原理説明 1：輝度傾斜'フリッカ低減の原理）、 (本発明の原理 2 ： )3およびァの最適分布）、 （原理に関する補足事項 1 ： V c pと△ c cについて）、 （原理に関する補足事項 2 ：走査電極と 共通電極の給電方法について）、 （原理に関する補足事項 3 ：他の回路構 成） などにおいて述べてきたことはすべて適用できる。 なぜならば、 基 本となる （式 1 1 ) (あるいは、 （式 4 2 ) ) の電荷保存の関係式は nチヤ ネル型であろうと pチャネル型であろうと成立するからである。
ただ注意しなければならないのは、 pチャネル型薄膜トランジスタの 場合、 一般に、 V g o nと V g 0 f f の上下関係が入れ替わることであ る。 よって、 図 1 8に対応する再充電電圧の大小関係図を描くと図 30 のようになり、従って、 （式 1 6)に対応する再充電電圧の大小関係は（式 44) のようになる。
I△ Vb (0， +) I < I Δ Vb (E, +) I
i Δ Vb (O, -) I < I Δ Vb (E, -) I
I Δ V b (0， +) I - I Δ Vb (0， 一） I
< I Δ Vb (E， +) I - I AVb (E, ―) I
… （式 44) なお、 pチャネル型の薄膜トランジスタの場合、 突き抜け電圧が正にな り、 従って再充電電圧は負となるので、 絶対値記号をつけてある。 絶対 値記号をはずせば （式 45) のようになる。
△ Vb (〇， +) >Δ V b (E, +)
△ Vb (〇， ―） >Δ V b (E, 一）
△ Vb (0， +) - Δ V b (〇， ―）
>Δ V b (E， +) -Δ Vb (E， 一）
… （式 45)
(式 45) を （式 1 6) と比較すると、 第 3式の関係は同じであるが、 第 1式と第 2式においては不等号の向きが逆になる。 すると、 （式 2 1) はそのまま成り立つが、 （式 20) の場合は不等号の向きが逆となる。 この場合の輝度傾斜およびフリツ力をなくす条件について考える。 ま ず、 輝度傾斜をなくすための条件としては、 （式 2 8) と （式 45) の第 3式から、 （式 2 9) と全く同じ関係式が導かれる。 また、 フリッカをな くすための条件としては、 （式 30) の右辺は （式 45) の第 1式、 第 2 式により負となるが、 AVg o nも負であるため、 やはり （式 3 1) と 全く同じ関係式が得られる。 すなわち、 薄膜トランジスタが nチャネル 型か Pチヤネル型かに関わらず、 輝度傾斜およびフリツ力をなくすため の条件は全く同じ表式となり、 本発明の構成はすべて適用できることに なる。
(複数行の同時走査を行なう構成の場合）
液晶を駆動するときに、 1つの画素に 1フレーム （表示期間） 内で 2 回以上の充電を行うことがある。 例えば 1フレーム内で映像信号の書き 込みを行った後に、 黒表示をするための映像信号の書き込みを行い、 動 画に対するぼけを改善することがある （一般に、 映像信号を書き込んで から 1フレームの 5 0〜9 9 %の時間が経過した後に、 黒表示のための 映像信号を書き込むことが多い）。 あるいは、 特に〇 C B ( Optically Compensated Bend) モードの液晶 （ベンドネマティック L C Dとも言 う） を用いる場合などで、 逆転移防止のために、 同様に黒表示のための 映像信号を書き込むことがある。 あるいは、 画素の充電を行う 1 H〜 2 H ( 1 H は水平周期） 前に予備充電を行うために映像信号を書き込むこと もある。
これらの場合、 複数の行に同時に映像信号を書き込む （すなわち、 複 数の行の走査電極の電位を同時に V g o nにする） ケースが発生する。 例えば、 黒表示をおこなうときに複数の行に同時に黒信号を書き込んだ り、 あるいは予備充電を他の画素の本充電と同時に行ったりする場合が それである。
以上のような場合も、 同時に V g o nにするそれぞれの走査電極に対 して、蓄積容量を介して接続される先の共通電極（例えば図 3において、 。 1に対して( 1、 G 2に対して C 2 ) の電位を、 書き込まれる映像信 号の極性に応じて変動させてやれば、 それぞれの書き込み （充電） に対 して信号振幅の増大効果を得ることができ、 矛盾のない駆動を行うこと ができる。
(駆動回路のコストに関する補足） ところで、 本発明の場合、 走査信号駆動回路と共通電極電位制御回路 を備え付けなければならない （共通電極電位を一定に保っておく一般的 な駆動方法の場合、 共通電極電位制御回路は不要） ので、 コストが高く なるのではないかとの懸念があり得る。 しかし、 マスクレイアウト設計 の段階で、 これらの駆動回路と画素スイッチング素子を同じレイアウト 上に設計しておけば、 実際に製造する段階で別段余分の工程が増えるわ けではなく、 コストが上がることはない。 なお、 このようにして走査電 極駆動回路と共通電極電位制御回路をスィツチング素子と同じ基板内に 作り込むためには、 多結晶 S i、 単結晶 S i、 あるいは S O I (シリコ ン ·オン ·インシユレ一夕） 型の薄膜トランジスタ （あるいは M O S F E T ) を使うのが望ましい。 なぜならば、 これらの半導体基板を用いる 場合には、 pチャネル型と nチャネル型の薄膜トランジスタのいずれで あっても製造できるので、駆動回路設計の自由度が高くなるからである。
(電流駆動型素子の場合）
なお、 液晶が印加電圧によって光学的状態を制御するものである （電 圧駆動） のに対し、 自発光型のダイオード、 レーザ一、 エレクト口ルミ ネッセンス材料などは、 一般に電流によって光学的状態を制御している (電流駆動）。 しかし、 例えば図 3 1のように、 画素 T F Tで別の補助 T F T 2 5 (補助スイッチング素子とも呼ぶ） のゲート電位を制御し、 そ れにより有機エレクトロルミネセンス素子 2 4への流入電流を制御する という画素構成にすれば、ァクティブマトリクス型の駆動が可能である。 この場合も、 破線で囲んだ部分をひとまとめにすれば、 あたかも電圧 制御で光学的状態が制御される表示媒質であるかのように見なすことが できる。 従って、 本発明の構成を適用することができる。 なお、 この場 合、 補助 T F T 2 5のゲート · ソース間容量とゲート · ドレイン間容量 の和を C 1 cと見なせばよい。 なお、 この様な素子の場合、 補助 TFT 2 5のゲートに必ずしも正負 両極性の電圧印加をする（すなわち交流駆動する）必要はない。しかし、 仮に直流駆動であっても、 ゲート電位 （図 3 1の Vg (n) で示した部 分の電位） が立ち下がるときに、 再充電電圧の表示領域内分布により電 位 Vdに表示領域内分布が生じ、 輝度傾斜が発生する。 これは、 例えば (式 1 7) の 4つの式のうち、 例えば第 1式と第 3式 （あるいは第 2式 と第 4式でもよい） を比較したときに、 AVb (〇， +) と厶 Vb (E, + ) に差が発生することにより、 Vd o (O, +) と Vd o (E, +) の値が異なるからであると言うことができる。 そこで、 Vd o (O, +) と Vd o (E， +) の差が縮まるように、 a s tあるいは a g dに表示 領域内で分布を与えてやれば、 輝度傾斜を解消することができる。
以上で述べてきたように、 輝度傾斜改善効果はァ = s t Vc p/2 が表示領域内で一定値であれば得られない。 逆に言えば、 ァの値が表示 領域内で一定でないようにすることにより、 初めて輝度傾斜改善効果が 得られる。 このァというのは （式 1 2) ないし （式 14) の説明からも わかるように、 共通電極から画素電極に重畳される容量結合電圧の、 映 像信号の極性が正の場合と負の場合での差 （言い換えれば、 表示媒質に 正極性の電圧が印加されるときと、 負極性の電圧が印加されるときとの 差） である。 すなわち、 表示媒質に正極性の電圧が印加されるときと、 負極性の電圧が印加されるときとで、 容量結合電圧の表示領域内での分 布が異なることにより、 輝度傾斜改善効果が得られるともいえる。
なお、 画素電極に重畳される容量結合電圧は、 必ずしも共通電極から である必要はない。 しかし、 走査電極に同期させて電位を自由に調整す るためには、 共通電極を用いるのが望ましい。
なお、 本発明において画面内で値を変化させたりする方法は、 基本的 には、 意図的にそのようなレイアウトにすることにより （すなわち、 設 計マスク図面を意図的にそのようにすることにより） 実現するものであ る。 しかし、 設計マスク図面を従来例のように （すなわち、 画素 Pと画 素 Qのレイアウトに差を与えず、 かつ画面内で均一に〉 作成しても、 例 えば、 製造時のマスク合わせを意図的にずらすことによつても本発明の 効果は得られる。
なお、 容量値を変化させるときには、 2つの導電層 （または半導体層） が絶縁層を挟み込むことによって形成される容量において、 2つの導電 層のオーバーラップする面積を変化させることにより行うのが最も容易 である。 しかし、 2つの導電層 （または半導体層） が平面的にオーバ一 ラップしないが近接していることにより生じる容量を利用し.、 レイァゥ ト上での 2つの導電層の間のギャップを変えることによって容量を変え るという方法ももちろん可能である。 さらには、 絶縁層の厚みを変えた り、 場合によっては誘電率を変えることによって容量を変えるというこ とも全く不可能というわけではない。
なお、 以上では、 再充電電圧の面内分布を補正するという主旨で説明 してきたが、 製造プロセス上の誤差 （合わせ、 抜き、 残し等の寸法のず れゃ不均一性） によって生じるフリッカゃ輝度傾斜も本発明と同様の方 法で補正できるのは言うまでもない。
なお、 走査信号駆動回路から画面端部までの配線部の距離が各行毎に 異なっていることによる各行毎の再充電電圧の発生ムラ、 あるいは特に 図 2の構成の場合などで、 対向電極の上端や下端で電位固定しているた めに生じる中央部と上下とでの再充電電圧差などを補正するために、 各 行毎に a s tやひ g dを変えてもよい。
なお、 走査信号駆動回路は上から給電するとしたが、 別に下から給電 してもかまわないし、 上下両側から給電してもかまわない。 また、 1列 おきに交互に上下から給電してももちろんかまわない。 なお、 以上では走査信号は左 （または右） から、 映像信号は上 （また は下） から給電するとして説明したが、 別に走査信号を上 （または下） から、 映像信号を左 （または右） から給電するような表示装置であって も本発明は採用できる。
なお、 上記の実施形態では、 表示装置について述べたが、 これは、 走 査信号駆動回路および映像信号駆動回路を含んだ全体を指す。 これに対 して、 駆動回路を含まずに、 アレイ基板、 対向基板、 および液晶を最低 限含んだ構成からなる部分を特に「表示素子」と呼ぶ。本発明の効果は、 表示装置および表示素子のいずれに対しても得られる。
なお、 液晶としては、 上述の T N液晶や I P S液晶以外でもよい。 応 答速度が比較的速くかつ高コントラストが得られる V A (垂直配向） 液 晶を用いてもよいし、 M V A (マルチドメイン V A) 液晶であっても良 いし、 他の液晶であってもよい。 例えば、 T N (ッイステッド 'ネマチ ック） 液晶、 S T N (スーパ一 ·ッイステツド ·ネマチック） 液晶、 V A液晶 （垂直配向液晶、 またはホメオト口ピック液晶） やホモジニァス 配向液晶等を含む E C B (電界制御複屈折） 型液晶、 ベント液晶、 I P S (面内スイッチング） 液晶、 G H (ゲスト ·ホスト） 液晶、 高分子分 散型液晶、 強誘電性液晶、 反強誘電性液晶、 O C B液晶、 ディスコテツ ク液晶、およびその他のさまざまなモ一ドが使用しうる。液晶としては、 ノーマリホワイト型 （印加電圧の増加とともに透過率が小さくなる） で あってもノーマリブラック型 （印加電圧の増加とともに透過率が大きく なる） であってもよい。 また、 液晶以外でも印加電圧によって光学的特 性が変化する材料であれば用いることができる。 例えば B S O (ビスマ ス 'シリコン ·ォキサイド）等の電気光学結晶が挙げられる。 さらには、 エレクト口クロミック材料や、 自発光型のダイオード、 レーザー、 エレ ク トロルミネッセンス材料などであってもよい。 あるいは、 D M D (Deformable Mirror Device) などでもよい。 ただ、 液晶が最も安価で あり、 これを使用するのが望ましい。
なお、 上記の実施形態では、 直視型の液晶ディスプレイパネルを中心 に述べてきたが、 液晶プロジェクタなどに用いられる液晶素子 （多結晶 S i型、 単結晶 S i型、 あるいは S〇 I (シリコン ·オン 'インシユレ 一夕） 型なども含む） などにも当然応用することができる。
なお、 第 1〜第 3の実施形態では、 TN型構造 （より一般には、 画素 電極と対向電極が液晶層を挟んで平行平板容量を形成する構造） の表示 装置について、 第 4〜第 6の実施形態では、 I P S型構造 （より一般に は、 共通電極が画素電極と同一基板に形成されていて、 基板に平行な電 界により液晶を動作させる構造） の表示装置について説明した。
しかし、 第 1〜第 3の実施形態、 すなわち図 14の単位画素回路構成 を I P S型の構成で実施しても良い。 例えば、 基板上に共通電極 （電位 V c (n)) と対向電極 （電位 V f ) を別々に作成すればよい （対向電極 は行毎、 あるいは列毎に分離されてもよい）。
また、 逆に、 第 4〜第 6の実施形態、 すなわち図 8の単位画素回路構 成を TN型の構成で実施しても良い。 この場合、 対向側の基板に形成さ れた対向電極が共通電極の役目を果たす。 一般的に、 対向電極は表示領 域全面にわたって共通の 1枚の電極であるので、 全画面が走査される間 常に電位が Vc ( + ) または Vc (—） のいずれかをとるようにしなけ ればならないが、 本発明の効果が得られることには変わりない。 この場 合、 V c o f f はこれらの平均値、 すなわち [Vc ( + ) + V c (一）] Z 2であると考えればよい （但し、 この場合、 （式 1 9) によれば AV c c = 0となるので、 （原理に関する補足事項 1 ： V c pと A c cについ て） で述べた経時安定性改善の効果は期待できない）。
もちろん、 TN型の構成で対向電極を 1行毎に絶縁分離してやれば各 行の対向電極電位を個別に設定することが可能となり、 第 4〜第 6の実 施形態を全くそのまま実現できる。
なお、 本発明で取り上げた駆動方法の変形として、 例えば図 8や図 1 4の単位画素回路構成において、 共通電極あるいは対向電極をすベて同 じ電位に保ったまま変動させるという駆動方法がある （シンクロゲ一ト 駆動方法）。 例えば、 図 14において、 映像信号電極から与える映像信号 が正極性の場合には、 対向電極電位 V f および共通電極電位 V c (n) をすベてある第 1の電位として、 負極性の場合には別のある第 2の電位 とするというものである。 この場合、 図 14の C s tと C 1 cの接続先 (すなわち Vc (n) および V f ) は結局同じ電位であるので、 C s t と C 1 cは単なる並列容量と見なすことができ、 C s t + C 1 cは、 図 8の C 1 cに等価であると見なすことができる （図 8の C s tは 0とな ることもありうる）。
さらに、 上記第 1の電位を V c (十）、 第 2の電位を Vc (—） とみな し、 V c o f f はこれらの平均値、 すなわち [Vc ( + ) + V c (一）] ノ 2であると考えればよい （但し、 この場合 （式 1 9) によれば AV c c =0 となるので、 （原理に関する補足事項 1 ： V c pと Δ c cについ て） で述べた経時安定性改善の効果は期待できない）。

Claims

請求の範囲
1. マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 対 向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示 装置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
o; g d = C g d/C t o t , a s t = C s t /C t o t … （式 1 ) で表されるひ g dおよびひ s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示装置。
2. 前記表示装置は、 表示周期に応じて、 映像信号電極に極性の異 なる 2種類の映像信号を印加する映像信号駆動回路を備えることを特徴 とする請求項 1記載の表示装置。
3. 前記表示装置は、 複数の共通電極に電圧信号を印加する共通電 極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆動 回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電位 レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レべ ルを有することを特徴とする請求項 2記載の表示装置。
4. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) ''となり、 前 記映像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
r = a s t V c p/2 … （式 2) (ここで、 V c ρ = Δ V c ( + ) —△V c (-) … （式 3))
で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくしたことを特徴とする請求項 3記載の表示装置。
5. 前記ァの、 画面内で給電端から近い部分での値を T (〇）、 前記 画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中間に あたる部分での値を T (M) とした場合、 前記ァ （M) は [ァ (O) + r (E)] /2よりも小さいことを特徴とする請求項 4記載の表示装置。
6. 前記 V c pは負の値をとることを特徴とする請求項 4記載の表 示装置。
7. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg ο f f となり、 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前 記映像信号の極性が負の場合には第 2の電位レベル V c (-) となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
j3 = a g d + Q! S t (厶 Vc cZAV g o n) … （式 4)
(ここで、 厶 Vg o n = Vg o n— V g o f f 、 Δ V c c = [Δ V c (+ ) +AV c (一）] / 2 … （式 5))
で表される ι8を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徴とする請求項 3記載の表示装置。
8. 前記 /3の、 画面内で給電端から近い部分での値を) 3 (〇）、 前記 画面内で給電端から遠い部分での値を j3 (E)、距離的にそれらの中間に あたる部分での値を /3 (M) とするとき、 ^ (M) は [jS (〇） + /3 (E)] Z2よりも大きいことを特徴とする請求項 7記載の表示装置。
9. 前記 AV c cは負であることを特徴とする請求項 7記載の表示
1 0. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極の電位は、前記走査電極が選択されるときには、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前 記映像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AVc ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
r = a s t V c p/2 … （式 2) (ここで、 V c ρ = Δν c ( + ) ー厶 V c (-) … （式 3)) で表される rを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ
j3 = Q! g d + Q! S t (Δ V c c /Δ V g o n) … （式 4)
(ここで、 AVg o n = Vg o n— Vg o f f 、 Δ V c c = [Δ V c ( + ) + AV c (一）] /2 … (式 5))
で表される j3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徵とする請求項 3記載の表示装置。
1 1. マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 対 向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を 有し、 ある 1つの前記走査電極に属する複数の画素の前記画素電極に接 続される前記蓄積容量の他方の接続先の前記共通電極は複数ある表示装 置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した塲合、
Q! g d = C g d/C t o t, a s t = C s t /C t o t … （式 1 ) で表される a g dおよび a s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示装置。
1 2. 前記表示装置は、 複数の映像信号電極に極性の異なる 2種類の 映像信号を同時に印加し、 かつ、 各々の前記映像信号電極についてみた ときに、 表示周期に応じて極性の異なる 2種類の映像信号を印加する映 像信号駆動回路を備えることを特徴とする請求項 1 1記載の表示装置。
1 3. 前記表示装置は、 ある 1つの走査電極に属する複数の画素のう ち、 第 1の極性の映像信号を印加する映像信号電極に属する画素の画素 電極に接続される蓄積容量の他方の接続先の第 1の共通電極と、 前記第
1の共通電極とは異なり、 第 2の極性の前記映像信号を印加する前記映 像信号電極に属する前記画素の前記画素電極に接続される前記蓄積容量 の他方の接続先の第 2の共通電極とを備えたことを特徴とする請求項 1
2記載の表示装置。
1 4 . 前記表示装置は、 複数の共通電極に電圧信号を印加する共通電 極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆動 回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電位 レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レべ ルを有することを特徴とする請求項 1 3記載の表示装置。
1 5 . ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル V g o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル V g o f f となり、 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δ ν c ( + ) で表し、 前記共通電極の第 2の電位 レベル Vc (—） の、 以後の保持期間における電位に対する差を AVc (一） で表した場合、
r = CK S t Vc p/2 … （式 2) (ここで、 V c p =△ V c ( + ) —△Vc (-） … （式 3))
で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくしたことを特徴とする請求項 14記載の表示装置 c
1 6. 前記ァの、 画面内で給電端から近い部分での値を τ (〇）、 前記 画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中間に あたる部分での値をァ （M) とするとき、 ァ （M) は [ァ （0) +ァ （E)] / 2よりも小さいことを特徴とする請求項 1 5記載の表示装置。
1 7. 前記 V c pは負であることを特徴とする請求項 1 5記載の表示
1 8. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル Vc ( + ) の、 以後の保持期間にお ける電位に対する差を AVc ( + ) で表し、 前記共通電極の第 2の電位 レベル Vc (—） の、 以後の保持期間における電位に対する差を Δν c
(一） で表した場合、
β = g ά + s t (Δ V c c /Δ V g o n) … （式 4)
(ここで、 AV g o n = V g o n— V g o f f 、 Δ V c c = [Δ V c
(+ ) +Δ V c (一）] /2 … （式 5))
で表される ^を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徴とする請求項 14記載の表示装置 (
1 9. 前記 ;8の、 画面内で給電端から近い部分での値を （〇）、 前記 画面内で給電端から遠い部分での値を j3 (E)、距離的にそれらの中間に あたる部分での値を /3 (M) とするとき、 β (Μ) は [/3 (〇） + ]8 (Ε)] Ζ2よりも大きいことを特徴とする請求項 1 8記載の表示装置。
2 0. 前記 Δ Vc cは負であることを特徴とする請求項 1 8記載の表
2 1. ある走查電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の 他方の接続先の共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
r = a s t V c p/2 … （式 2) (ここで、 V c p = AV c ( + ) -AV c (―) … （式 3))
で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ、
)3 = Q! g d + Q! S t (AV c c/AVg o n) … （式 4)
(ここで、 AVg o n = Vg o n— V g o f f 、 Δ V c c = [Δ V c (+ ) + AV c (一）] / 2 … （式 5))
で表される /3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徴とする請求項 1 4記載の表示装置 c
2 2. マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 前 記画素電極と前記共通電極との間に挿入された表示媒質と、 前記表示媒 質を介して前記画素電極と対向する前記共通電極および当段の前記走査 電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表 示装置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、
前記画素電極に電気的に接続される全容量の総和を C t o tで表した場 合、
a g d = C g d/C t o t , a 1 c = C 1 c /C t o t … （式 6 ) で表される a g dおよび a 1 cをともに、 画面内で給電端から近い部 と遠い部分において異なった値にしたことを特徴とする表示装置。
23. 前記表示装置は、 表示周期に応じて、 映像信号電極に極性の異 なる 2種類の映像信号を印加する映像信号駆動回路を備えることを特徴 とする請求項 22記載の表示装置。
24. 前記表示装置は、 複数の共通電極に電圧信号を印加する共通電 極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆動 回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電位 レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レべ ルを有することを特徴とする請求項 23記載の表示装置。
2 5. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、 前記走査電極が選択されるときには、 映像信号 の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信 号の極性が負の場合には第 2の電位レベル V c (—） となり、
前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (-) の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
T = a 1 c V c p/2 … （式 7)
(ここで、 Vc p = AV c ( + ) - Δ V c (―) … （式 8)) で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくしたことを特徴とする請求項 24記載の表示装置 c
26. 前記ァの、 画面内で給電端から近い部分での値をァ （〇）、 前記 画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中間に あたる部分での値をァ （M) とするとき、 了 (M) は [ァ (O) + r (E)] Z2よりも小さいことを特徴とする請求項 2 5記載の表示装置。
2 7. 前記 V c pは負であることを特徴とする請求項 2 5記載の表示
2 8. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、 前記走査電極が選択されるときには、 映像信号 の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信 号の極性が負の場合には第 2の電位レベル V c (—） となり、
前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
β = a g ά + 1 c (AV c c/AVg o n) … （式 9 )
(ここで、 Δ V g o n = V g o n— V g o f f 、 Δ V c c = [Δ V c (+ ) + AV c (一）] / 2 … (式 1 0))
で表される ιδを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徴とする請求項 24記載の表示装置 c
2 9. 前記 j3の、 画面内で給電端から近い部分での値を) 3 (0)、 前記 画面内で給電端から遠い部分での値を 3 (E)、距離的にそれらの中間に あたる部分での値を 3 (M) とするとき、 β (Μ) は [/3 (Ο) + β (E)l 2よりも大きいことを特徴とする請求項 2 8記載の表示装置。
3 0. 前記 AV c cは負であることを特徴とする請求項 2 8記載の表
3 1. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極の電位は、 前記走査電極が選択されるときには、 映像信号 の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信 号の極性が負の場合には第 2の電位レベル V c (—） となり、
前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を Δν c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
r = a l c V c p/ … （式 7)
(ここで、 V c p =AV c ( + ) -Δ V c (―) … （式 8)) で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ、
β = g ά + 1 c (Δ Vc c/Δ Vg o n) … （式 9 )
(ここで、 AV g o n = Vg o n— V g o f f 、 Δ V c c = [Δ V c (+ ) + Δ V c (一）] / 2 … (式 1 0))
で表される /3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徴とする請求項 24記載の表示装置 <
3 2. マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 前 記画素電極と前記共通電極との間に揷入された表示媒質と、 前記表示媒 質を介して前記画素電極と対向する前記共通電極および当段の前記走査 電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、 あ る 1つの前記走査電極に属する複数の画素の前記画素電極と前記表示媒 質を介して対向する前記共通電極は複数ある表示装置であって、 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d/C t o t , a l c =C l c/C t o t … （式 6) で表される a g dおよび 1 cをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示装置。
33. 前記表示装置は、 複数の映像信号電極に極性の異なる 2種類の 映像信号を同時に印加し、 かつ、 各々の前記映像信号電極についてみた ときに、 表示周期に応じて極性の異なる 2種類の映像信号を印加する映 像信号駆動回路を備えることを特徴とする請求項 3 2記載の表示装置。
34. 前記表示装置は、 ある 1つの走査電極に属する複数の画素のう ち、 第 1の極性の映像信号を印加する映像信号電極に属する画素の画素 電極と表示媒質を介して対向する第 1の共通電極と、 前記第 1の共通電 極とは異なり、 第 2の極性の前記映像信号を印加する前記映像信号電極 に属する前記画素の前記画素電極と前記表示媒質を介して対向する第 2 の共通電極とを備えたことを特徴とする請求項 33記載の表示装置。
3 5. 前記表示装置は、 複数の共通電極に電圧信号を印加する共通電 極電位制御回路と、 複数の走査電極に電圧信号を印加する走査信号駆動 回路とを備え、 前記共通電極電位制御回路は少なくとも 2値の出力電位 レベルを有し、 前記走査信号駆動回路は少なくとも 2値の出力電位レべ ルを有することを特徴とする請求項 34記載の表示装置。
36. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル V g o f f となり、 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AVc ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (―) の、 以後の保持期間における電位に対する差を AVc (―) で表した場合、
7 = 1 c Vc p/2 … （式 7)
(ここで、 Vc p二厶 Vc ( + ) - Δ V c (一） … （式 8)) で表されるァを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さくしたことを特徴とする請求項 35記載の表示装置
37. 前記ァの、 画面内で給電端から近い部分での値をァ （〇）、 前記 画面内で給電端から遠い部分での値をァ （E)、距離的にそれらの中間に あたる部分での値をァ (M) とするとき、 ァ （M)は [r (〇） + r (E)]
/2よりも小さいことを特徴とする請求項 36記載の表示装置。
38. 前記 Vc pは負であることを特徴とする請求項 36記載の表示 装置。
39. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル Vc ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (一） で表した場合、
β = a g d + a \ c (Δ V c c/Δ Vg o n) … （式 9 )
(ここで、 AVg o n = Vg o n— Vg o f f 、 Δ V c c = [Δ V c (+ ) +AV c (一）] /2 … (式 1 0))
で表される /3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徴とする請求項 3 5記載の表示装置
40. 前記) 3の、 画面内で給電端から近い部分での値を （〇）、 前記 画面内で給電端から遠い部分での値を )S (E)、距離的にそれらの中間に あたる部分での値を β (Μ) とするとき、 3 (Μ) は [i3 (〇） + 3 (Ε)] Z2よりも大きいことを特徴とする請求項 3 9記載の表示装置。
4 1. 前記 AV c cは負であることを特徴とする請求項 3 9記載の表 示装置。
42. ある走査電極が選択されるときには、 前記走査電極の電位は第 1の電位レベル Vg o nとなり、 前記走査電極が選択されない保持期間 中は、 前記走査電極の電位は概略第 2の電位レベル Vg o f f となり、 前記走査電極に属する複数の画素の画素電極と表示媒質を介して対向 する共通電極のうち、
前記第 1の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 1の共通電極に対応する映像信号電極に印加される映像信号の極 性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映像信号の 極性が負の場合には第 2の電位レベル V c (—） となり、
前記第 2の共通電極の電位は、 前記走査電極が選択されるときには、 前記第 2の共通電極に対応する前記映像信号電極に印加される前記映像 信号の極性が正の場合には第 1の電位レベル V c ( + ) となり、 前記映 像信号の極性が負の場合には第 2の電位レベル V c (—） となり、 前記共通電極の第 1の電位レベル V c ( + ) の、 以後の保持期間にお ける電位に対する差を AV c ( + ) で表し、 前記共通電極の第 2の電位 レベル V c (—） の、 以後の保持期間における電位に対する差を AV c (―) で表した場合、
7 = « 1 c V c p/2 … (式 7)
(ここで、 Vc p =AV c ( + ) -Δ V c (一） … （式 8)) で表される rを、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで小さく、 かつ、
β = a g d + 1 c (Δ V c c/AV g o n) … （式 9)
(ここで、 AVg o n = Vg o n— Vg o f f 、 Δ V c c = [Δ V c ( + ) + Δ V c (一）] / 2 … （式 1 0))
で表される 3を、 画面内で給電端から近い部分に比べて、 給電端から遠 い部分のほうで大きくしたことを特徴とする請求項 3 5記載の表示装置 c
4 3 . 前記表示媒質は液晶であることを特徴とする請求項 1または 1 1記載の表示装置。
4 4 . 前記画素電極と前記対向電極とが液晶層を挟んで平行平板容量 を形成する構造であることを特徴とする請求項 4 3記載の表示装置。
4 5 . 前記表示媒質は液晶であることを特徴とする請求項 2 2または
3 2記載の表示装置。
4 6 . 前記共通電極は前記画素電極と同一基板に形成され、 前記基板 に平行な電界により前記液晶を動作させることを特徴とする請求項 4 5 記載の表示装置。
4 7 . 前記 C t 0 tを構成する容量の少なくとも 1つが、 2つの導電 層あるいは半導体層が絶縁層を挟み込むことによって形成される容量を 含み、前記 2つの導電層あるいは半導体層のオーバーラップする面積を、 画面内で給電端から近い部分と遠い部分において異ならせることにより， ひ 3 1;または0! 1 ( 、 および g dを画面内で給電端から近い部分と遠 い部分において異つた値にしたことを特徴とする請求項 1、 1 1、 2 2、 または 3 2記載の表示装置。
4 8 . 請求項 1または 1 1記載の表示装置を駆動する方法であって、 前記画素電極に、 前記スィツチング素子を介して電位を書き込んだ後 に、 前記 C s tを介した電圧であり、 しかも画面内で給電端から近い部 分と遠い部分において異なった値を有する電圧を重畳することを特徴と する表示装置の駆動方法。
4 9 . ある走査電極が選択されるときに、 前記走査電極に属する複数 の画素の画素電極に接続される蓄積容量の他方の接続先の共通電極に、 映像信号の極性が正の場合には第 1の電位レベル V c ( + ) を印加し、 前記映像信号の極性が負の場合には第 2の電位レベル V c (—） を印加 することを特徴とする請求項 4 8記載の表示装置の駆動方法。
5 0 . 請求項 2 2または 3 2記載の表示装置を駆動する方法であって、 前記画素電極に、 前記スィツチング素子を介して電位を書き込んだ後 に、 前記 C 1 cを介した電圧であり、 しかも画面内で給電端から近い部 分と遠い部分において異なった値を有する電圧を重畳することを特徴と する表示装置の駆動方法。
5 1 . ある走査電極が選択されるときに、 前記走査電極に属する複数 の画素の画素電極と表示媒質を介して対向する共通電極に、 映像信号の 極性が正の場合には第 1の電位レベル V c ( + ) を印加し、 前記映像信 号の極性が負の場合には第 2の電位レベル V c (—） を印加することを 特徴とする請求項 5 0記載の表示装置の駆動方法。
5 2 . 画素電極の電位によって表示媒質への印加電圧を制御し、 かつ 前記表示媒質に正負両極性の電圧を印加することにより表示を行う表示 装置であって、
前記画素電極以外の電極から前記画素電極に容量結合電圧が重畳され， 前記表示媒質に正極性の電圧が印加される場合と負極性の電圧が印加さ れる場合とで、 前記容量結合電圧の表示領域内での分布を異ならせたこ とを特徴とする表示装置。
5 3 . 前記画素電極以外の電極は、 共通電極であることを特徴とする 請求項 5 2記載の表示装置。
5 4 . マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 対 向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示 装置であって、
前記走査電極からの容量結合電圧と、 前記共通電極からの容量結合電 圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同 時に補正することを特徴とする表示装置。
5 5 . マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 前 記画素電極と前記共通電極との間に挿入された表示媒質と、 前記表示媒 質を介して前記画素電極と対向する前記共通電極および当段の前記走査 電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表 示装置であって、
前記走査電極からの容量結合電圧と、 前記共通電極からの容量結合電 圧とを画面内で分布を持たせることによりフリッカおよび輝度傾斜を同 時に補正することを特徴とする表示装置。
5 6 . マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 対 向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を 有する表示装置であって、
ある 1つの前記走査電極に属する複数の画素の前記画素電極に接続さ れる前記蓄積容量の他方の接続先の前記共通電極は複数あることを特徴 とする表示装置。
5 7 . マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 前 記画素電極と前記共通電極との間に挿入された表示媒質を有する表示装 置であって、
ある 1つの前記走査電極に属する複数の画素の前記画素電極と前記表 示媒質を介して対向する前記共通電極は複数あることを特徴とする表示
58. マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 対 向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極と前記共通電極との間に形成された蓄積容量を有する表示 素子であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d/C t o t , a s t = C s t /C t o t … （式].) で表されるひ g dおよび a s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示素子。
5 9. マトリクス状に配置された複数の画素電極と、 これに接続され たスィツチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 対 向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極といずれかの前記共通電極との間に形成された蓄積容量を 有し、 ある 1つの前記走査電極に属する複数の画素の前記画素電極に接 続される前記蓄積容量の他方の接続先の前記共通電極は複数ある表示素 子であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d/C t o t , a s t = C s t /C t o t … （式 1 ) で表される a g dおよび o; s tをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示素子。
6 0 . マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 前 記画素電極と前記共通電極との間に挿入された表示媒質と、 前記表示媒 質を介して前記画素電極と対向する前記共通電極および当段の前記走査 電極以外の電極と前記画素電極との間に形成された蓄積容量を有する表 示素子であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d / C t o t , a 1 c = C 1 c / C t o t … （式 6 ) で表されるひ g dおよびひ 1 cをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示素子。
6 1 . マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 前 記画素電極と前記共通電極との間に挿入された表示媒質と、 前記表示媒 質を介して前記画素電極と対向する前記共通電極および当段の前記走査 電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、 あ る 1つの前記走査電極に属する複数の画素の前記画素電極と前記表示媒 質を介して対向する前記共通電極は複数ある表示素子であって、 前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a; g d = C g d / C t o t , a 1 c = C 1 c / C t o t … （式 6 ) で表される g dおよび a 1 cをともに、 画面内で給電端から近い部分 と遠い部分において異なった値にしたことを特徴とする表示素子。
6 2. マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 対 向電極と、前記画素電極と前記対向電極との間に挿入された表示媒質と、 前記画素電極と前記共通電極との間に形成された蓄積容量を有し、 前記 走査電極は表示領域の片側のみから給電され、 前記共通電極は少なくと も前記表示領域で前記走査電極が給電されるのと反対側の辺で電位が固 定された表示装置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C g dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C s tで表し、 前記画素電極に電気的に接続される全容量の総 和を C t o tで表した場合、
a g d = C g d/C t o t … （式 1 0 1)
で表される α g dの、 表示領域内で前記走査電極の給電端から最も遠い 部分での値を a g d (F) とした場合、 表示領域内で前記走査電極の給 電端から最も遠い部分と最も近い部分の間で、 ひ の値が (F) よりも大きくなるような位置が存在することを特徴とする表示装置。
6 3. マトリクス状に配置された複数の画素電極と、 これに接続され たスイッチング素子と、 走査電極と、 映像信号電極と、 共通電極と、 前 記画素電極と前記共通電極との間に挿入された表示媒質と、 前記表示媒 質を介して前記画素電極と対向する前記共通電極および当段の前記走査 電極以外の電極と前記画素電極との間に形成された蓄積容量を有し、 前 記走査電極は表示領域の片側のみから給電され、 前記共通電極は少なく とも前記表示領域で前記走査電極が給電されるのと反対側の辺で電位が 固定された表示装置であって、
前記画素電極と前記走査電極との間の走査電極一画素電極間容量を C dで表し、 前記画素電極と前記共通電極との間の共通電極一画素電極 間容量を C 1 cで表し、 前記画素電極に電気的に接続される全容量の総 和を C t 0 tで表した場合、
a g d = C g d/C t o t … （式 1 0 1)
で表される a g dの、 表示領域内で前記走査電極の給電端から最も遠い 部分での値を Q! g d (F) とするとき、 表示領域内で前記走査電極の給 電端から最も遠い部分と最も近い部分の間で、 ひ 8 の値が0； § (1 (F) よりも大きくなるような位置が存在することを特徴とする表示装置。
64. 前記画素電極に正極性の映像信号が充電された後の保持期間と、 前記画素電極に負極性の前記映像信号が充電された後の保持期間におい て、共通電極電位が異なることを特徴とする請求項 4、 7、 1 0、 1 5、 1 8、 2 1、 2 5、 28、 3 1、 36、 39、 または 42記載の表示装
6 5. 前記走査信号駆動回路は、 複数の行に同時に書き込みを行うこ とを特徴とする請求項 3、 14、 24、 または 3 5記載の表示装置。
6 6. 前記表示媒質は OCBモードの液晶であることを特徴とする請 求項 6 5記載の表示装置。
67. 前記走査信号駆動回路と前記共通電極電位制御回路はいずれも 前記スィツチング素子と同じ基板内に作り込まれることを特徴とする請 求項 3、 14、 24、 または 3 5記載の表示装置。
6 8. 前記表示媒質は、 電流によって光学的状態を制御する媒質と補 助スイッチング素子からなることを特徴とする請求項 1、 1 1、 22、 または 32記載の表示装置。
6 9. 電流によって光学的状態を制御する前記媒質は、 有機エレクト ロルミネセンス媒質であることを特徴とする請求項 68記載の表示装置 t
PCT/JP2001/004918 2000-06-16 2001-06-11 Dispositif d'affichage a matrice active, procede de commande associe et element d'affichage WO2001096937A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP01936951A EP1300719B1 (en) 2000-06-16 2001-06-11 Active matrix display device and its driving method
US10/049,583 US6963335B2 (en) 2000-06-16 2001-06-11 Active matrix type display apparatus method for driving the same, and display element
US11/880,423 USRE41237E1 (en) 2000-06-16 2001-06-11 Active matrix type display apparatus, method for driving the same, and display element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-181101 2000-06-16
JP2000181101 2000-06-16

Publications (1)

Publication Number Publication Date
WO2001096937A1 true WO2001096937A1 (fr) 2001-12-20

Family

ID=18682081

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/004918 WO2001096937A1 (fr) 2000-06-16 2001-06-11 Dispositif d'affichage a matrice active, procede de commande associe et element d'affichage

Country Status (7)

Country Link
US (2) US6963335B2 (ja)
EP (1) EP1300719B1 (ja)
JP (2) JP3723747B2 (ja)
KR (1) KR100517530B1 (ja)
CN (1) CN1289945C (ja)
TW (1) TWI293132B (ja)
WO (1) WO2001096937A1 (ja)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
US6856447B2 (en) * 2000-08-30 2005-02-15 Reflectivity, Inc. Methods and apparatus for selectively updating memory cell arrays
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
JPWO2003075255A1 (ja) * 2002-03-04 2005-06-30 三洋電機株式会社 有機エレクトロルミネッセンス表示装置及びその応用
JP3924485B2 (ja) * 2002-03-25 2007-06-06 シャープ株式会社 液晶表示装置の駆動方法及びその液晶表示装置
KR100853209B1 (ko) * 2002-03-28 2008-08-20 삼성전자주식회사 액정 표시 장치 및 그의 구동 장치
JP2008003620A (ja) * 2002-04-26 2008-01-10 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2003344824A (ja) * 2002-05-29 2003-12-03 Hitachi Displays Ltd 液晶表示装置
KR100931876B1 (ko) * 2002-08-16 2009-12-15 치 메이 옵토일렉트로닉스 코포레이션 감소된 플리커를 갖는 액정 디스플레이 패널
JP2004101581A (ja) * 2002-09-04 2004-04-02 Koninkl Philips Electronics Nv 画像表示装置
US7602465B2 (en) * 2002-10-31 2009-10-13 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
KR100698048B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
KR100652215B1 (ko) 2003-06-27 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
US7206048B2 (en) 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
US7315294B2 (en) * 2003-08-25 2008-01-01 Texas Instruments Incorporated Deinterleaving transpose circuits in digital display systems
JP4154598B2 (ja) * 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
KR100710164B1 (ko) * 2003-12-30 2007-04-20 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치
KR100583126B1 (ko) * 2004-06-25 2006-05-23 삼성에스디아이 주식회사 발광 표시 장치
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP4931588B2 (ja) 2004-07-14 2012-05-16 シャープ株式会社 アクティブマトリクス基板およびその駆動回路
TWI387800B (zh) 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
CN101019165A (zh) * 2004-09-17 2007-08-15 皇家飞利浦电子股份有限公司 显示单元
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR101108343B1 (ko) * 2004-12-07 2012-01-25 엘지디스플레이 주식회사 액정표시장치
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
CN100374946C (zh) * 2005-01-04 2008-03-12 友达光电股份有限公司 亮度均匀的液晶面板、应用其的液晶显示器及其驱动方法
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP4969043B2 (ja) * 2005-02-10 2012-07-04 シャープ株式会社 アクティブマトリクス型の表示装置およびその走査側駆動回路
US8416163B2 (en) * 2005-04-06 2013-04-09 Lg Display Co., Ltd. Liquid crystal panel and liquid crystal display device having the same
KR101298402B1 (ko) * 2005-04-06 2013-08-20 엘지디스플레이 주식회사 액정패널 및 그를 포함하는 액정표시장치
CN101228590A (zh) * 2005-07-26 2008-07-23 皇家飞利浦电子股份有限公司 多输入电路
KR101152135B1 (ko) * 2005-09-12 2012-06-15 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
CN101313349B (zh) * 2005-11-29 2010-12-01 京瓷株式会社 图像显示装置
TWI419105B (zh) 2005-12-20 2013-12-11 Thomson Licensing 顯示面板之驅動方法
JP2007206465A (ja) * 2006-02-03 2007-08-16 Sony Corp アクティブマトリクス型表示装置
KR101197058B1 (ko) * 2006-02-20 2012-11-06 삼성디스플레이 주식회사 표시 장치의 구동 장치
EP3133590A1 (en) 2006-04-19 2017-02-22 Ignis Innovation Inc. Stable driving scheme for active matrix displays
KR102125605B1 (ko) * 2006-06-09 2020-06-22 애플 인크. 터치 스크린 액정 디스플레이
JP4241850B2 (ja) 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、液晶装置の駆動方法、および電子機器
JP4241858B2 (ja) * 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、および電子機器
KR101319971B1 (ko) * 2006-08-14 2013-10-21 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동방법
JP4415393B2 (ja) 2006-09-26 2010-02-17 エプソンイメージングデバイス株式会社 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法
EP2095356B1 (en) * 2006-11-03 2012-06-27 Creator Technology B.V. Sequential addressing of displays
JP5378225B2 (ja) * 2006-11-03 2013-12-25 クリエイター テクノロジー ベー．フェー． 電気泳動ディスプレイ装置およびその駆動方法
KR101351373B1 (ko) 2006-12-07 2014-01-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101352343B1 (ko) * 2006-12-11 2014-01-15 삼성디스플레이 주식회사 액정표시장치
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
JP5050530B2 (ja) * 2007-01-23 2012-10-17 セイコーエプソン株式会社 電気光学装置及びその駆動方法並びに電子機器
TWI350509B (en) * 2007-01-25 2011-10-11 Au Optronics Corp A driving method for liquid crystal display
CN101311779A (zh) * 2007-05-25 2008-11-26 群康科技(深圳)有限公司 液晶显示装置
KR101515085B1 (ko) * 2007-10-22 2015-05-04 삼성디스플레이 주식회사 액정 표시 장치
CN100533239C (zh) * 2007-10-23 2009-08-26 昆山龙腾光电有限公司 液晶显示面板
JP5124297B2 (ja) * 2008-01-30 2013-01-23 三菱電機株式会社 薄膜トランジスタアレイ基板、及び表示装置
JP4631917B2 (ja) * 2008-02-29 2011-02-16 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP5119446B2 (ja) * 2008-03-21 2013-01-16 株式会社ブイ・テクノロジー 光変調素子
US8253669B2 (en) * 2008-03-31 2012-08-28 Sharp Kabushiki Kaisha Liquid crystal display
GB2458958B (en) * 2008-04-04 2010-07-07 Sony Corp Driving circuit for a liquid crystal display
GB2458957B (en) * 2008-04-04 2010-11-24 Sony Corp Liquid crystal display module
GB2460090A (en) * 2008-05-16 2009-11-18 Sony Corp Ambient light detection device
GB2460409B (en) * 2008-05-27 2012-04-04 Sony Corp Driving circuit for a liquid crystal display
JP4688006B2 (ja) * 2008-07-18 2011-05-25 ソニー株式会社 表示装置
TWI410939B (zh) * 2008-12-26 2013-10-01 Au Optronics Corp 液晶顯示面板驅動方法
JP2010230842A (ja) * 2009-03-26 2010-10-14 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2010256466A (ja) * 2009-04-22 2010-11-11 Sony Corp 液晶表示装置およびその駆動方法
JP5362830B2 (ja) * 2009-06-17 2013-12-11 シャープ株式会社 表示駆動回路、表示装置及び表示駆動方法
US9070471B2 (en) * 2009-06-17 2015-06-30 Sharp Kabushiki Kaisha Shift register, display-driving circuit, displaying panel, and displaying device
US9218775B2 (en) 2009-10-16 2015-12-22 Sharp Kabushiki Kaisha Display driving circuit, display device, and display driving method
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
CN102222456B (zh) 2010-04-16 2013-05-29 北京京东方光电科技有限公司 公共电极驱动方法和电路以及液晶显示器
KR101753774B1 (ko) * 2010-10-22 2017-07-20 삼성디스플레이 주식회사 Ａｌｓ 드라이버 회로 및 이를 포함하는 액정표시장치
US9389188B2 (en) 2010-12-22 2016-07-12 Koninklijke Philips N.V. Method and apparatus for testing optical films
US8804056B2 (en) 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
CN102207656A (zh) * 2011-03-30 2011-10-05 友达光电股份有限公司 边缘电场切换型液晶显示面板的像素阵列及其驱动方法
CN105869575B (zh) 2011-05-17 2018-09-21 伊格尼斯创新公司 操作显示器的方法
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
KR101918185B1 (ko) * 2012-03-14 2018-11-14 삼성디스플레이 주식회사 어레이 검사 방법 및 어레이 검사 장치
US20130271444A1 (en) * 2012-04-11 2013-10-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid Crystal Display Device and Display Panel Thereof
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
KR102021579B1 (ko) * 2013-04-22 2019-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN103226274B (zh) * 2013-04-23 2015-09-30 京东方科技集团股份有限公司 阵列基板及其驱动方法和电致变色显示器
CN103293732B (zh) * 2013-05-31 2015-11-25 京东方科技集团股份有限公司 液晶面板驱动方法以及液晶面板
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CN104280951A (zh) * 2014-09-23 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CN104464680B (zh) * 2014-12-31 2018-01-23 深圳市华星光电技术有限公司 一种阵列基板和显示装置
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN112946965A (zh) * 2021-02-09 2021-06-11 深圳市华星光电半导体显示技术有限公司 像素结构及液晶显示装置
CN114789198B (zh) * 2021-10-14 2024-02-02 天津市新宇彩板有限公司 改善冷轧机主油缸震荡断带的方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05143021A (ja) * 1991-11-18 1993-06-11 Fujitsu Ltd アクテイブマトリクス型液晶表示装置の駆動方法
JPH05232509A (ja) * 1992-02-21 1993-09-10 Sanyo Electric Co Ltd 液晶表示装置
JPH0973101A (ja) * 1995-09-06 1997-03-18 Hitachi Ltd 液晶表示装置およびその製造方法
JPH1138445A (ja) * 1997-07-18 1999-02-12 Nec Corp 薄膜トランジスタアレイ基板の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211829A (ja) * 1985-03-28 1987-01-20 Toshiba Corp アクテイブマトリツクス形液晶表示装置
JPH01138445A (ja) 1987-11-25 1989-05-31 Sumitomo Chem Co Ltd 容器の内部点検装置
US5248963A (en) 1987-12-25 1993-09-28 Hosiden Electronics Co., Ltd. Method and circuit for erasing a liquid crystal display
JPH01170989A (ja) 1987-12-25 1989-07-06 Hosiden Electron Co Ltd 液晶表示消去方法
JP2737209B2 (ja) 1988-03-11 1998-04-08 松下電器産業株式会社 表示装置の駆動方法
DE68912173T2 (de) * 1988-03-11 1994-05-19 Matsushita Electric Ind Co Ltd Ansteuerverfahren für eine Anzeigevorrichtung.
NL8802155A (nl) * 1988-09-01 1990-04-02 Philips Nv Weergeefinrichting.
JP2568659B2 (ja) * 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
JP2875363B2 (ja) * 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
JPH05232512A (ja) * 1992-02-25 1993-09-10 Sanyo Electric Co Ltd 液晶表示装置
JPH06289817A (ja) * 1993-04-01 1994-10-18 Sharp Corp 表示装置の駆動方法及び駆動回路
EP1054381A3 (en) * 1994-06-24 2001-08-22 Hitachi, Ltd. Active matrix liquid crystal display system of the horizontal field type with voltage for minimum brightness greater than zero, and driving method therefor
JP3069280B2 (ja) * 1995-12-12 2000-07-24 松下電器産業株式会社 アクティブマトリックス型液晶表示素子及びその駆動方法
FR2743658B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
JP3062090B2 (ja) * 1996-07-19 2000-07-10 日本電気株式会社 液晶表示装置
KR100541253B1 (ko) 1997-02-17 2006-07-10 세이코 엡슨 가부시키가이샤 표시장치
KR100697903B1 (ko) * 1997-04-11 2007-03-20 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
US6177968B1 (en) * 1997-09-01 2001-01-23 Canon Kabushiki Kaisha Optical modulation device with pixels each having series connected electrode structure
JPH11231343A (ja) * 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置、及びその駆動方法
JPH11271789A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd 液晶表示装置
US6496170B1 (en) * 1998-04-30 2002-12-17 Canon Kabushiki Kaisha Liquid crystal apparatus
JP3519310B2 (ja) * 1998-06-12 2004-04-12 シャープ株式会社 液晶表示装置
JP2000081606A (ja) 1998-06-29 2000-03-21 Sanyo Electric Co Ltd 液晶表示素子の駆動方法
JP2000035593A (ja) 1998-07-21 2000-02-02 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示装置及びその駆動方法
JP3677160B2 (ja) * 1998-11-17 2005-07-27 株式会社日立製作所 液晶表示装置
JP2002072250A (ja) * 2000-04-24 2002-03-12 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
US7034816B2 (en) * 2000-08-11 2006-04-25 Seiko Epson Corporation System and method for driving a display device
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05143021A (ja) * 1991-11-18 1993-06-11 Fujitsu Ltd アクテイブマトリクス型液晶表示装置の駆動方法
JPH05232509A (ja) * 1992-02-21 1993-09-10 Sanyo Electric Co Ltd 液晶表示装置
JPH0973101A (ja) * 1995-09-06 1997-03-18 Hitachi Ltd 液晶表示装置およびその製造方法
JPH1138445A (ja) * 1997-07-18 1999-02-12 Nec Corp 薄膜トランジスタアレイ基板の製造方法
US6020214A (en) 1997-07-18 2000-02-01 Nec Corporation Method for manufacturing thin film transistor array substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1300719A4

Also Published As

Publication number Publication date
JP2005321770A (ja) 2005-11-17
JP4106060B2 (ja) 2008-06-25
EP1300719A1 (en) 2003-04-09
US6963335B2 (en) 2005-11-08
JP2002072989A (ja) 2002-03-12
KR100517530B1 (ko) 2005-09-28
CN1383497A (zh) 2002-12-04
KR20020060161A (ko) 2002-07-16
JP3723747B2 (ja) 2005-12-07
US20020154084A1 (en) 2002-10-24
TWI293132B (ja) 2008-02-01
CN1289945C (zh) 2006-12-13
EP1300719A4 (en) 2006-08-16
EP1300719B1 (en) 2012-10-24
USRE41237E1 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
WO2001096937A1 (fr) Dispositif d&#39;affichage a matrice active, procede de commande associe et element d&#39;affichage
KR100472718B1 (ko) 표시 장치 및 그 구동 방법
US7924276B2 (en) Display device, method of driving same and electronic device mounting same
US8362988B2 (en) Liquid crystal display device and driving method thereof
TWI384301B (zh) 液晶顯示裝置
US8179489B2 (en) Display device
US20040085503A1 (en) In-plane switching mode liquid crystal display device
US8144089B2 (en) Liquid crystal display device and driving method thereof
WO1999004384A1 (fr) Dispositif a cristaux liquides, procede d&#39;excitation de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif
WO2007102382A1 (ja) アクティブマトリクス基板、表示装置及びテレビジョン受像機
JP2005292793A (ja) 液晶表示装置の駆動方法
JP2002072250A (ja) 表示装置およびその駆動方法
US20060192745A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
US20080024405A1 (en) Liquid crystal display device and method of driving liquid crystal display device
US20040080679A1 (en) Liquid crystal display and fabricating method thereof
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
US20130147783A1 (en) Pixel circuit and display device
JP2010096793A (ja) 液晶表示装置
KR100464206B1 (ko) 2-도트인버젼방식 액정표시소자
JP2006308628A (ja) 電気光学装置、駆動方法および電子機器
JPH06138486A (ja) 液晶表示装置及びその駆動方法
JP2010102216A (ja) 電気光学装置及び電子機器
JP2007156013A (ja) 液晶表示パネル
KR101373365B1 (ko) 액정표시장치
US8928643B2 (en) Means and circuit to shorten the optical response time of liquid crystal displays

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11880423

Country of ref document: US

Ref document number: 10049583

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020027001969

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 018017266

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2001936951

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027001969

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001936951

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020027001969

Country of ref document: KR