WO2003086956A2 - Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur - Google Patents

Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur Download PDF

Info

Publication number
WO2003086956A2
WO2003086956A2 PCT/EP2003/002756 EP0302756W WO03086956A2 WO 2003086956 A2 WO2003086956 A2 WO 2003086956A2 EP 0302756 W EP0302756 W EP 0302756W WO 03086956 A2 WO03086956 A2 WO 03086956A2
Authority
WO
WIPO (PCT)
Prior art keywords
base
chip
contact elements
main surface
layer
Prior art date
Application number
PCT/EP2003/002756
Other languages
English (en)
French (fr)
Other versions
WO2003086956A3 (de
Inventor
Frank Daeche
Hans-Jörg TIMME
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2003086956A2 publication Critical patent/WO2003086956A2/de
Publication of WO2003086956A3 publication Critical patent/WO2003086956A3/de
Priority to US10/962,979 priority Critical patent/US7011986B2/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00333Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Manufacture Of Switches (AREA)

Abstract

Bei einem Gehäuseherstellungsverfahren wird eine Basis mit ersten Kontaktelementen mit einer photolithographisch strukturierbaren Schicht versehen, die zum Freilegen der Kontaktelemente strukturiert wird. Ein Chip mit einer mikromechanischen Struktur, die zwischen zweiten Kontaktelementen an dem Chip liegt, wird mit einer photolithographisch strukturierbaren Schicht versehen, welche strukturiert wird, um eine Ausnehmung im Bereich der mikromechanischen Struktur und im Bereich der zweiten Kontaktelemente zu schaffen. Nach dem Zusammenfügen der Basis und des Chips wird die Basis durch Ätzen entfernt.

Description

Beschreibung
Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur.
Chips mit mikromechanischen Strukturen bzw. sogenannte mikromechanische Schaltungen haben einen zunehmend größeren Marktanteil bei Hochfrequenz-Schaltern und Hochfrequenz-Filtern. Einer der Hauptmärkte für derartige Chips mit mikromechanischen Strukturen ist der Mobilfunkmarkt. Ein Chip mit einer mikromechanischen Struktur, der auch als mikromechanische
Schaltung bezeichnet wird, ist eine Halbleitervorrichtung, an deren Oberfläche eine mikromechanische Struktur ausgebildet ist. Für derartige Schaltungen werden eigene Gehäusungstech- niken benötigt, wobei das Gehäuse einen Hohlraum um die mik- romechanische Struktur herum festlegen muß.
Eine im Stand der Technik übliche Vorgehensweise für die Ge- häusung eines Chips mit einer mikromechanischen Struktur besteht darin, aus Keramik bestehende Gehäusungselemente mit einem Hohlraum einzusetzen. Diese Keramikgehäusestrukturen sind für die sich heute ergebenden Technikanforderungeh sowohl zu teuer als auch zu groß. Typische Dimensionen derartiger Keramikgehäuse für einen Chip mit einer mikromechanischen Struktur liegen bei etwa 3 mm x 3 mm x 1,3 mm. Diese Abmes- sungen können mit den üblichen Keramikgehäusetechnologien nicht weiter reduziert werden.
Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung daher die Aufgabe zugrunde, ein Verfahren zum Her- stellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur zu schaffen, das nicht länger den kostenmäßigen und größenmäßigen Beschränkungen bekannter Gehäu- sungstechniken unterworfen ist.
Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 oder 2 gelöst.
Gemäß einem ersten Aspekt des erfindungsgemäßen Verfahrens wird auf eine Basis mit ersten Kontaktelementen auf einer ersten Hauptfläche eine erste photolithographisch strukturierbare Schicht innerhalb eines Teilbereichs der Hauptfläche der Basis aufgebracht und photolithographisch strukturiert, um die ersten Kontaktelemente freizulegen. Eine zweite photo- lithographisch strukturierbare Schicht wird auf die Hauptfläche eines Chips mit einer mikromechanischen Struktur aufgebracht, die an der Hauptfläche zwischen zweiten Kontaktelementen angeordnet ist. Durch geeignete photolithographische Strukturierung wird eine von einer Wand umgebene Ausnehmung in der zweiten Schicht gebildet, wobei die zweiten Kontaktelemente freigelegt werden. Sodann werden die Basis und der Chip derart zusammengefügt, daß die Hauptfläche des Chips und die Hauptfläche der Basis einander zugewandt sind und daß jeweils erste und zweite Kontaktelemente miteinander verbunden werden. Abschließend wird die Basis entfernt, um die ersten Kontaktelemente an der freigelegten Hauptfläche der ersten photolithographischen Schicht freizulegen.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur geschaffen, das zunächst von einer Basis mit ersten Kontaktelementen und einem Plattenelement auf einer Hauptfläche der Basis ausgeht. Ein Chip it einer mikromechanischen Struktur, die an einer Hauptfläche des Chips zwischen zweiten Kontaktelementen angeordnet ist, wird mit einer photolithographischen strukturierbaren Schicht auf zumindest einem Teilbereich der Hauptfläche des Chips versehen. Sodann erfolgt ein photolithographisches Strukturieren dieser Schicht zur Erzeugung einer von einer Wand umgebenen Ausnehmung in der Schicht im Bereich der mikromechanischen Struktur und zum Freilegen der zweiten Kontaktelemente. Anschließen werden die Basis und der Chip der- art zusammengefügt, daß die Hauptfläche des Chips und die
Hauptfläche der Basis einander zugewandt sind, das Plattenelement gegen die Wand anliegt und die Ausnehmung überdeckt und jeweils erste und zweite Kontaktelemente miteinander verbunden werden. Abschließend wird die Basis zum Freilegen der ersten Kontaktelemente entfernt. Bei dieser Variante des erfindungsgemäßen Verfahrens kann das vorzugsweise durch eine großflächige Metallinsel auf der Basis gebildete Plattenelement den späteren "Deckel" der Ausnehmung in der photolithographisch strukturierten Schicht bilden, so daß bei dieser Variante des erfindungsgemäßen Verfahrens die photolithographisch strukturierbare Schicht auf der Basis entfallen kann, wenngleich es ebenfalls denkbar ist, "das Plattenelement mit einer photolithographisch strukturierbaren Schicht zu überdecken, indem nach dem Bereitstellen der Basis mit den ersten Kontaktelementen und dem Plattenelement auf diese eine photolithographisch strukturierbare Schicht aufgebracht wird; ' welche sodann strukturiert wird, um die Kontaktelemente der Basis freizulegen.
Bevorzugte Ausführungsbeispiele des erfindungsgemäßen Verfahrens werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen: Fign. la bis 1c eine Basis eines Gehäuses bei drei Verfahrensschritten zum Herstellen des Gehäuses;
Fign. 2a bis 2d einen Chip bei vier Verfahrensschritten zur Herstellung des Gehäuses;
Fign. 3a bis 3c die zu einem Gehäuse mit dem Chip zusammengefügte Basis bei drei weiteren Ver- fahrensschritten zum Herstellen des Gehäuses;
Fign. 4a bis 4c Darstellungen der Basis bzw. des Gehäuses bei abgewandelten Ausführungsformen des Verfahrens.
Wie in Fig. la gezeigt ist, wird zunächst eine aus Kupfer bestehende Basis 1 bereitgestellt, auf der Metallinseln 2, 3 ausgebildet sind. Bevorzugt sind die Metallinseln als nickel- plattierte Inseln auf der Kupfer-Basis 1 ausgeführt, welche mit einer Goldplattierung überzogen sind. Die Art der Anordnung dieser Inseln 2, 3 und die Größe dieser Inseln 2, 3 sind so gewählt, daß sie noch zu diskutierenden Kontakthügeln (bumps) an der Unterseite eines Chips entsprechen. Wie in Fig. lb gezeigt ist, wird in einem ersten Verfahrensschritt eine erste photoempfindliche Epoxidschicht 4 auf diejenige Hauptfläche der Basis 1 aufgebracht, an der die Metallinseln 2, 3 angeordnet sind.
Wie in Fig. lc gezeigt ist, wird im nächsten Verfahrensschritt ein photolithographisches Strukturieren der ersten photoempfindlichen Epoxidschicht 4 vorgenommen, um die Metallinseln 2, 3 zumindest an ihrer Oberseite freizulegen. Bei dieser Photolithographie müssen zumindest diejenigen Bereiche der photoempfindlichen ersten Epoxidschicht 4 belichtet werden, so daß sie nach der Entwicklung stehenbleiben, welche dem "aktiven" Bereich um die mikromechanische Struktur des Chips herum nach Zusammenbau des Gehäuses gegenüberliegen.
Die nunmehr unter Bezugnahme auf die Figuren 2a bis 2d zu erläuternden Verfahrensschritte werden an dem Chip 5 ausgeführt. Unter dem Begriff "Chip" im Sinne der vorliegenden An- meidung sei jede Halbleitervorrichtung verstanden, an der eine mikromechanische Struktur ausgebildet ist.
Wie in Fig. 2a gezeigt ist, hat der Chip 5 an seiner Unterseite eine mikromechanische Struktur 6, die elektrisch an e- benfalls an der Unterseite des Chips 5 angeordnete Kontakthügel 7, 8 angeschlossen ist. Soweit der bereitgestellte Chip mit der mikromechanischen Struktur diese Kontakthügel 7, 8 noch nicht aufweist, bedarf es der Durchführung eines Metallisierungsverfahrensschrittes zur Erzeugung der unterseitigen' Kontakthügel 7, 8 ("Underbump-Metallisierung") .
Bei dem in Fig. 2b gezeigten Verfahrensschritt wird eine Beschichtung auf die Oberfläche des Chips 5d(bzw. Halbleiterwa- fers 5) durch Schleuderbeschichtung mit einer photoempfindli- chen Epoxidschicht vorgenommen. Diese Schleuderbeschichtung kann zum Aufbau einer gewünschten Schichtdicke, die die 'Stärke des später zu realisierenden Hohlraumes festlegt, mehrfach wiederholt werden, bis sich eine zweite photoempfindliche E- poxidschicht 9 von der gewünschten Stärke aufgebaut hat.
Wie in Fig. 2c verdeutlicht ist, erfolgt nunmehr ein photolithographisches Strukturieren der zweiten Epoxidschicht 9 zur Erzeugung einer von einer Wand 10 umgebenen Ausnehmung 11 so- wie zum Freilegen der Kontakthügel 7, 8. Die Wand 10 schließt den "aktiven Bereich" um die mikromechanische Stuktur 6 herum ein. Bei einem in Fig. 2d verdeutlichten Verfahrensschritt werden Lotmittelkugeln 12, 13 auf die Kontakthügel (bumps) 7, 8 aufgebracht.
Wie in Fig. 3a gezeigt ist, werden sodann die Basis 1 und der Chip 5 in der Weise zusammengefügt, daß deren erwähnte Hauptflächen einander zugewandt sind und daß jeweils die aneinan- der gegenüberliegenden Metallinseln 2, 3 und Kontakthügel 7, 8 über die Lotmittelkugeln 12, 13 durch Löten oder einen Thermokompressionsprozeß miteinander verbunden werden.
Bei der hier diskutierten ersten Ausführungsform des erfin- dungsgemäßen Verfahrens bildet die Wand 10 zusammen mit der zweiten Epoxidschicht 9 die Ausnehmung 11 in Form eines geschlossenen Hohlraums, der die mikromechanische Struktur 6 umgibt. Bei dem in Fig. 3b gezeigten folgenden Verfahrensschritt wird die soweit erzeugte Struktur mit einer Deck- schicht 14 abgeschlossen. Dieser Verfahrensschritt findet vorzugsweise bei einem erhöhten Temperaturniveau statt, bei dem ein die Deckschicht 14 bildendes- -Kunststoffmaterial verflüssigt ist. Bei dem abschließenden Absenken des Temperaturniveaus kommt es zu einer Kontraktion der Kontaktstrukturen, wodurch die Wand 10 fest an die gegenüberliegende zweite Epoxidschicht 9 angepresst wird.
Bei dem in Fig. 3c gezeigten abschließenden Verfahrensschritt wird die Basis 1 durch einen Kupfer-Ätzprozeß entfernt, wo- durch die Metallinseln 2, 3 an der freigelegten Hauptfläche der ersten Schicht 4 für eine spätere Kontaktierung zugänglich werden. Wie in den Figuren 3a bis 3c verdeutlicht ist, ist es bevorzugt, daß die Metallinseln 2, 3 eine Außenkontur mit Vorsprüngen und Rücksprüngen haben, durch die eine verbesserte Verankerung der ersten Epoxidschicht 4 gegenüber den Metall- inseln 2, 3 erreicht wird, um ein Abrutschen der ersten Epoxidschicht 4 von den Metallinseln 2, 3 bei der Temperaturabsenkung nach dem Abschluß des in Fig. 3b gezeigten Verfahrensschrittes zu verhindern.
Nach Durchführung des unter Bezugnahme auf Fig. 3c beschriebenen Kupferätzschrittes wird vorzugsweise ein Goldplattieren der freigelegten Kontaktbereiche der Metallinseln 2, 3 an der nun freiliegenden Hauptfläche der ersten Epoxidschicht 4 vorgenommen.
Bei dem vorstehend unter Bezugnahme auf die Figuren 1 bis 3 beschriebenen Verfahren bildet die erste Epoxidschicht 4 den "Deckel" der Ausnehmung 11.
Bei dem nunmehr unter Bezugnahme auf die Figuren 4a und 4b zu beschreibenden Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird die Ausnehmung 11 nicht "durch die erste Epoxidschicht 4 abgedeckt, sondern durch ein vorzugsweise aus Metall bestehendes Plattenelement. Diejenigen Teile des erfin- dungsgemäßen Verfahrens, die gegenüber dem vorgehend beschriebenen Verfahren unverändert bleiben, sind mit dem' gleichen Bezugszeichen bezeichnet, so daß eine erneute Beschreibung dieser Teile entfallen kann.
Wie in Fig. 4a gezeigt ist, beginnt diese Variante des erfindungsgemäßen Verfahrens mit dem Bereitstellen einer Basis 1, die neben der als Kontakt dienenden Metallinsel 3 ein durch eine großflächige Metallinsel gebildetes Plattenelement 15 umfaßt, dessen Abmessungen und Lage so gewählt sind, daß das Plattenelement 15 die die mikromechanische Struktur 6 umfassenden aktiven Bereiche des Chips 5 und somit die Ausnehmung 11 innerhalb der Wand 10 überdeckt. Gleichzeitig kann das Plattenelement 15 zur elektrischen Kontaktierung verwendet werden, wie im einzelnen unter Bezugnahme auf Fig. 4b noch weiter verdeutlicht wird.
In Fig. 4b ist der zusammengebaute Zustand des nach den Ver- fahrensschritten gemäß den Figuren 2a bis 2d vorprozessierten Chips 5 mit der Basis 1 gezeigt. Wie hier verdeutlicht wird, werden die vorverarbeiteten Komponenten, nämlich der Chip 5 und die Basis 1 derart zusammengefügt, daß die Hauptfläche des Chips 5, an der die mikromechanische Struktur 6 und die Kontakthügel 7, 8 angeordnet sind, der Hauptfläche der Basis 1 gegenüberliegen, welche die Metallinsel 3 und das Plattenelement 15 umfaßt, so daß die Metallinsel 3 mit dem Kontakthügel 8 über die Lotmittelverbindung 12 und der Kontakthügel 7 mit dem Plattenelement 15 verbunden werden.
Es ist bei dieser Ausgestaltung des erfindungsgemäßen Verfahrens möglich, jedoch nicht zwingend, -vor dem Zusammenfügen der Basis und des Chips auf die in Fig. 4a gezeigte Basis eine photolithographisch strukturierbare Epoxidschicht aufzu- schleudern und diese dann so zu strukturieren, daß das Plattenelement 15 und die Metallinsel 3 freigelegt werden. Nach dem Zusammenfügen der genannten Teile gemäß Fig. 4b wird wiederum die Gesamtstruktur mit Kunststoff vergossen, die Kupferbasis 1 weggeätzt und eine Goldplattierung der dann frei- liegenden Kontaktflächen der Metallinsel 3 und des Plattenelements 15 vorgenommen. Eine Variante der vorstehend unter Bezugnahme auf die Figuren 4a und 4b beschriebenen Ausführungsform des erfindungsgemäßen Verfahrens, die zu der in Fig. 4c gezeigten Struktur des Gehäuses führt, wird durch einen zusätzlichen Verfahrensschritt nach Bereitstellen der Basis 1 mit Plattenelement 15 und Metallinsel 3 dadurch erreicht, daß auf die Basis eine photolithographisch strukturierbare Epoxidschicht 16 aufgeschleudert wird, die das Plattenelement 15 überdeckt, woraufhin diese Epoxidschicht derart strukturiert wird, daß lediglich die Me- tallinsel 3 und ein Kontaktierungsbereich 17 des Plattenelements 15 freigelegt werden, während das Plattenelement 15 im Bereich der Ausnehmung 11 und der Wand 10 von der Epoxidschicht 16 bedeckt bleibt.
Bei den oben beschriebenen Verfahren wird von einer aus Kupfer bestehenden Basis ausgegangen. Da die Basis lediglich eine Opferstruktur darstellt, kann anstelle von Kupfer jedes andere leicht entfernbare Material, vorzugsweise ätztechnisch entfernbare Material verwendet werden.
Für die Metallinselnund Kontakthöcker können anstelle der Verwendung von Nickel als Grundmaterial mit Goldplattierung als Überzug beliebige andere Kontaktmaterialien eingesetzt werden.
Bei den beschriebenen bevorzugten Ausführungsbeispielen' bestehen photolithographisch strukturierbare Schichten aus einem photoempfindlichen Epoxidmaterial, das selbst durch Be- lihten bzw. Nicht-Belichten von Teilen des Epoxidmaterials entfernt wird oder stehenbleibt. Gleichfalls ist es jedoch möglich, die photolithographisch strukturierbaren Schichten durch beliebige ätzbare Materialien zu bilden, die mit Photomasken abgedeckt sind. In Abweichung zu den oben beschriebenen bevorzugten Ausführungsbeispielen kann eine Umhüllung der gefertigten Gehäusestruktur mittels Vakuum-Siebdruck oder Umspritzen vorgenommen werden.
Bezugs zeichenliste
1 Basis
2, 3 Metallinseln
4 Erste photoempfindliche Epoxidschicht
Chip
5 Mikromechanische Struktur
7,8 Kontakthügel
9 Zweite photoempfindliche Epoxidschicht
10 Wand
11 Ausnehmung
12, 13 Lotmittelkugeln
14 Deckschicht
15 Plattenelement
16 Epoxidschicht
17 Kontaktierungsbereich

Claims

Patentansprüche
1. Verfahren zum Herstellen eines Gehäuses für einen Chip (5) mit einer mikromechanischen Struktur (6) , mit folgenden Schritten:
Bereitstellen einer Basis (1) mit ersten Kontaktelementen (2, 3) auf einer Hauptfläche der Basis;
- Aufgeben einer ersten photolithographisch strukturierbaren Schicht (4) auf zumindest einen Teilbereich der Hauptfläche der Basis (1) ;
Photolithographisches Strukturieren der ersten Schicht (4) zum Freilegen der ersten Kontaktelemente (2, 3) ;
Bereitstellen eines Chips (5) mit einer mikromechanischen Struktur (6), die an einer Hauptfläche des Chips (5) zwischen zweiten Kontaktelementen (7, 8) angeordnet ist;
Aufbringen einer zweiten photolithographisch strukturierbaren Schicht (9) auf zumindest einen Teilbereich der Hauptfläche des Chips (5) ;
- Photolithographisches Strukturieren der zweiten phptoli- thographisch strukturierbaren Schicht (9) zur Erzeugung 'einer von einer Wand (10) umgebenen Ausnehmung (11) in der zweiten photolithographisch strukturierbaren Schicht (9) im Bereich der mikromechanischen Struktur (6) und zum Freilegen der zweiten Kontaktelemente (7, 8);
Zusammenfügen der Basis (1) und des Chips (5) in der Weise, daß die Hauptfläche des Chips (5) und die Hauptfläche der Basis (1) einander zugewandt sind und jeweils erste und zweite Kontaktelemente (2, 3, 7, 8) miteinander verbunden werden; und
- Entfernen der Basis (1) zum Freilegen der ersten Kontaktelemente (2, 3) an der freigelegten Hauptfläche der ersten photolithographisch strukurierbaren Schicht (4) .
2. Verfahren zum Herstellen eines Gehäuses für einen Chip (5) mit einer mikromechanischen Struktur (6), mit folgenden Schritten:
Bereitstellen einer Basis (1) mit ersten Kontaktelementen (2, 3) und einem Plattenelement (15) auf einer Hauptflä- ehe der Basis;
Bereitstellen eines Chips (5) mit einer mikromechanischen Struktur (6), die an einer Hauptfläche des Chips (5) zwischen zweiten Kontaktelementen (7, 8) angeordnet ist;
Aufbringen einer photolithographisch strukturierbaren Schicht (9) auf zumindest einen Teilbereich der Hauptfläche des Chips (5) ;
- Photolithographisches Strukturieren der photolithographisch strukturierbaren Schicht (9) zur "Erzeugung einer' on einer Wand (10) umgebenen Ausnehmung (11) in der photolithographisch strukturierbaren Schicht (9) im Bereich der mikromechanischen Struktur (6) und zum Freilegen der zweiten Kon- taktelemente (7, 8);
Zusammenfügen der Basis (1) und des Chips (5) in der Weise , daß die Hauptfläche des Chips (5) und die Hauptfläche der Basis (1) einander zugewandt sind, das Plattenelement (15) gegen die Wand (10) anliegt und die Ausnehmung (11) ü- berdeckt und jeweils erste und zweite Kontaktelemente (2, 3, 7, 8) miteinander verbunden werden; und
Entfernen der Basis (1) zum Freilegen der ersten Kontaktelemente (3) .
3. Verfahren nach Anspruch 1 oder 2, bei dem die ersten Kontaktelemente Metallinseln (2, 3) sind.
4. Verfahren nach Anspruch 3, bei dem die Metallinseln aus gold-plattierten Nickelinseln (2, 3) bestehen.
5. Verfahren nach einem der Ansprüche 1 bis 4, mit dem Verfahrensschritt des Aufbringens von Lotmittelkugeln (12, 13) auf die ersten Kontaktelemente (2, 3) vor dem Schritt des Zu- sammenfügens .
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Basis (1) aus einem Metall besteht.
7. Verfahren nach Anspruch 6, bei dem die Basis (1) aus Kupfer besteht.
8. Verfahren nach Anspruch 6 oder 7, bei dem der Schritt des Entfernens der Basis (1) ein Wegätzen der Basis umfaßt.
9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die photolithographische strukturierbaren Schichten (4, 9) aus einem photoempfindlichen Epoxidharz bestehen.
10. Verfahren nach einem der Ansprüche 1 bis 8, bei dem der- Schritt des photolithographischen Strukturierens der auf den Chip (5) aufgebrachten photolithographisch strukturierbaren Schicht (9) derart durchgeführt wird, daß zusätzlich zur Wand (10) Teilbereiche der Schicht, die die zweiten Kontaktelemente (7, 8) umgeben, verbleiben.
11. Verfahren nach Anspruch 10, nach dem die Teilbereiche der Schicht, die die zweiten Kontaktelemente (7, 8) umgeben, eine verglichen mit der Schichtdicke der Wand (10) reduzierte Dicke haben.
PCT/EP2003/002756 2002-04-12 2003-03-17 Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur WO2003086956A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/962,979 US7011986B2 (en) 2002-04-12 2004-10-12 Method for manufacturing a housing for a chip with a micromechanical structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10216267A DE10216267B4 (de) 2002-04-12 2002-04-12 Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE10216267.0 2002-04-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/962,979 Continuation US7011986B2 (en) 2002-04-12 2004-10-12 Method for manufacturing a housing for a chip with a micromechanical structure

Publications (2)

Publication Number Publication Date
WO2003086956A2 true WO2003086956A2 (de) 2003-10-23
WO2003086956A3 WO2003086956A3 (de) 2004-08-19

Family

ID=28684983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/002756 WO2003086956A2 (de) 2002-04-12 2003-03-17 Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur

Country Status (3)

Country Link
US (1) US7011986B2 (de)
DE (1) DE10216267B4 (de)
WO (1) WO2003086956A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060895B2 (en) * 2004-05-04 2006-06-13 Idc, Llc Modifying the electro-mechanical behavior of devices
US7406761B2 (en) * 2005-03-21 2008-08-05 Honeywell International Inc. Method of manufacturing vibrating micromechanical structures
DE102006058010B9 (de) 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US8410690B2 (en) * 2009-02-13 2013-04-02 Qualcomm Mems Technologies, Inc. Display device with desiccant

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718885A2 (de) * 1994-12-19 1996-06-26 Martin Marietta Corporation Struktur zum Schutz von Luftbrücken auf Halbleiterchips
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
EP0805552A2 (de) * 1996-04-29 1997-11-05 Motorola, Inc. Packung für akustisches Wellenfilter und Herstellungsverfahren
EP1096259A1 (de) * 1999-11-01 2001-05-02 Samsung Electronics Co., Ltd. Hochvakuumverpacktes Mikrogyroskop und Verfahren zu seiner Herstellung
US20010011857A1 (en) * 1998-10-05 2001-08-09 Koji Morishima Surface acoustic wave device and method for fabricating the same
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953199B2 (ja) 1992-06-23 1999-09-27 三菱電機株式会社 フリップチップ実装用バンプの形成方法
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Tdk株式会社 チップ素子及びチップ素子の製造方法
US6338284B1 (en) * 1999-02-12 2002-01-15 Integrated Sensing Systems (Issys) Inc. Electrical feedthrough structures for micromachined devices and methods of fabricating the same
JP3386771B2 (ja) * 2000-02-04 2003-03-17 不二精機株式会社 握り鮨製造用トレイ、及び同トレイを用いた握り鮨製造方法
JP4510982B2 (ja) * 2000-02-29 2010-07-28 京セラ株式会社 弾性表面波装置
US6808954B2 (en) * 2001-09-07 2004-10-26 Intel Corporation Vacuum-cavity MEMS resonator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718885A2 (de) * 1994-12-19 1996-06-26 Martin Marietta Corporation Struktur zum Schutz von Luftbrücken auf Halbleiterchips
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
EP0805552A2 (de) * 1996-04-29 1997-11-05 Motorola, Inc. Packung für akustisches Wellenfilter und Herstellungsverfahren
US20010011857A1 (en) * 1998-10-05 2001-08-09 Koji Morishima Surface acoustic wave device and method for fabricating the same
EP1096259A1 (de) * 1999-11-01 2001-05-02 Samsung Electronics Co., Ltd. Hochvakuumverpacktes Mikrogyroskop und Verfahren zu seiner Herstellung
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TILMANS H A C ET AL: "THE INDENT REFLOW SEALING (IRS) TECHNIQUE-A METHOD FOR THE FABRICATION OF SEALED CAVITIES FOR MEMS DEVICES" JOURNAL OF MICROELECTROMECHANICAL SYSTEMS, IEEE INC. NEW YORK, US, Bd. 9, Nr. 2, 1. Juni 2000 (2000-06-01), Seiten 206-217, XP001011624 ISSN: 1057-7157 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
US7348263B2 (en) 2005-03-01 2008-03-25 Seiko Epson Corporation Manufacturing method for electronic component, electronic component, and electronic equipment
US7867830B2 (en) 2005-03-01 2011-01-11 Seiko Epson Corporation Manufacturing method for electronic component with sealing film
US8664730B2 (en) 2005-03-01 2014-03-04 Seiko Epson Corporation Manufacturing method for electronic component, electronic component, and electronic equipment

Also Published As

Publication number Publication date
WO2003086956A3 (de) 2004-08-19
US20050106785A1 (en) 2005-05-19
US7011986B2 (en) 2006-03-14
DE10216267B4 (de) 2005-04-14
DE10216267A1 (de) 2003-10-30

Similar Documents

Publication Publication Date Title
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE10349692B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben
DE112006002957B4 (de) Verfahren zum Herstellen eines Oberflächenwellenbauelements und Oberflächenwellenbauelement
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE4008624A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE4403916C2 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE10037216A1 (de) Anschlußstruktur sowie Verfahren zur Herstellung von Anschlußelementen und Verfahren zur Erzeugung einer Anschlußstruktur
DE102004012845A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE3817600A1 (de) Halbleitervorrichtung
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
WO2003057618A2 (de) Verfahren zum erzeugen einer schutzabdeckung für ein bauelement
DE10059176C2 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE60311923T2 (de) Oberflächenwellen-bauelement, oberflächenwellen-vorrichtung und deren herstellungsverfahren
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
WO2003086956A2 (de) Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102004001889B4 (de) Verfahren zur Herstellung eines FBAR und einer FBAR-basierten Duplexervorrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10962979

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP