WO2003086956A3 - Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur - Google Patents

Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur Download PDF

Info

Publication number
WO2003086956A3
WO2003086956A3 PCT/EP2003/002756 EP0302756W WO03086956A3 WO 2003086956 A3 WO2003086956 A3 WO 2003086956A3 EP 0302756 W EP0302756 W EP 0302756W WO 03086956 A3 WO03086956 A3 WO 03086956A3
Authority
WO
WIPO (PCT)
Prior art keywords
chip
micromechanical structure
housing
producing
contacts
Prior art date
Application number
PCT/EP2003/002756
Other languages
English (en)
French (fr)
Other versions
WO2003086956A2 (de
Inventor
Frank Daeche
Hans-Joerg Timme
Original Assignee
Infineon Technologies Ag
Frank Daeche
Hans-Joerg Timme
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Frank Daeche, Hans-Joerg Timme filed Critical Infineon Technologies Ag
Publication of WO2003086956A2 publication Critical patent/WO2003086956A2/de
Publication of WO2003086956A3 publication Critical patent/WO2003086956A3/de
Priority to US10/962,979 priority Critical patent/US7011986B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Bei einem Gehäuseherstellungsverfahren wird eine Basis mit ersten Kontaktelementen mit einer photolithographisch strukturierbaren Schicht versehen, die zum Freilegen der Kontaktelemente strukturiert wird. Ein Chip mit einer mikromechanischen Struktur, die zwischen zweiten Kontaktelementen an dem Chip liegt, wird mit einer photolithographisch strukturierbaren Schicht versehen, welche strukturiert wird, um eine Ausnehmung im Bereich der mikromechanischen Struktur und im Bereich der zweiten Kontaktelemente zu schaffen. Nach dem Zusammenfügen der Basis und des Chips wird die Basis durch Ätzen entfernt.
PCT/EP2003/002756 2002-04-12 2003-03-17 Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur WO2003086956A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/962,979 US7011986B2 (en) 2002-04-12 2004-10-12 Method for manufacturing a housing for a chip with a micromechanical structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10216267.0 2002-04-12
DE10216267A DE10216267B4 (de) 2002-04-12 2002-04-12 Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/962,979 Continuation US7011986B2 (en) 2002-04-12 2004-10-12 Method for manufacturing a housing for a chip with a micromechanical structure

Publications (2)

Publication Number Publication Date
WO2003086956A2 WO2003086956A2 (de) 2003-10-23
WO2003086956A3 true WO2003086956A3 (de) 2004-08-19

Family

ID=28684983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/002756 WO2003086956A2 (de) 2002-04-12 2003-03-17 Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur

Country Status (3)

Country Link
US (1) US7011986B2 (de)
DE (1) DE10216267B4 (de)
WO (1) WO2003086956A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060895B2 (en) * 2004-05-04 2006-06-13 Idc, Llc Modifying the electro-mechanical behavior of devices
JP2006245098A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
US7406761B2 (en) * 2005-03-21 2008-08-05 Honeywell International Inc. Method of manufacturing vibrating micromechanical structures
DE102006058010B9 (de) 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US8410690B2 (en) * 2009-02-13 2013-04-02 Qualcomm Mems Technologies, Inc. Display device with desiccant

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718885A2 (de) * 1994-12-19 1996-06-26 Martin Marietta Corporation Struktur zum Schutz von Luftbrücken auf Halbleiterchips
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
EP0805552A2 (de) * 1996-04-29 1997-11-05 Motorola, Inc. Packung für akustisches Wellenfilter und Herstellungsverfahren
EP1096259A1 (de) * 1999-11-01 2001-05-02 Samsung Electronics Co., Ltd. Hochvakuumverpacktes Mikrogyroskop und Verfahren zu seiner Herstellung
US20010011857A1 (en) * 1998-10-05 2001-08-09 Koji Morishima Surface acoustic wave device and method for fabricating the same
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953199B2 (ja) 1992-06-23 1999-09-27 三菱電機株式会社 フリップチップ実装用バンプの形成方法
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6338284B1 (en) * 1999-02-12 2002-01-15 Integrated Sensing Systems (Issys) Inc. Electrical feedthrough structures for micromachined devices and methods of fabricating the same
JP3386771B2 (ja) * 2000-02-04 2003-03-17 不二精機株式会社 握り鮨製造用トレイ、及び同トレイを用いた握り鮨製造方法
JP4510982B2 (ja) * 2000-02-29 2010-07-28 京セラ株式会社 弾性表面波装置
US6808954B2 (en) * 2001-09-07 2004-10-26 Intel Corporation Vacuum-cavity MEMS resonator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718885A2 (de) * 1994-12-19 1996-06-26 Martin Marietta Corporation Struktur zum Schutz von Luftbrücken auf Halbleiterchips
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
EP0805552A2 (de) * 1996-04-29 1997-11-05 Motorola, Inc. Packung für akustisches Wellenfilter und Herstellungsverfahren
US20010011857A1 (en) * 1998-10-05 2001-08-09 Koji Morishima Surface acoustic wave device and method for fabricating the same
EP1096259A1 (de) * 1999-11-01 2001-05-02 Samsung Electronics Co., Ltd. Hochvakuumverpacktes Mikrogyroskop und Verfahren zu seiner Herstellung
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TILMANS H A C ET AL: "THE INDENT REFLOW SEALING (IRS) TECHNIQUE-A METHOD FOR THE FABRICATION OF SEALED CAVITIES FOR MEMS DEVICES", JOURNAL OF MICROELECTROMECHANICAL SYSTEMS, IEEE INC. NEW YORK, US, vol. 9, no. 2, 1 June 2000 (2000-06-01), pages 206 - 217, XP001011624, ISSN: 1057-7157 *

Also Published As

Publication number Publication date
DE10216267A1 (de) 2003-10-30
DE10216267B4 (de) 2005-04-14
US7011986B2 (en) 2006-03-14
US20050106785A1 (en) 2005-05-19
WO2003086956A2 (de) 2003-10-23

Similar Documents

Publication Publication Date Title
USD539838S1 (en) Type font
WO2002084721A3 (fr) Substrat ou structure demontable et procede de realisation
WO2004022983A3 (en) Implementation of microfluidic components in a microfluidic system
WO2005097506A3 (en) Features in substrates and methods of forming
WO2004055916A3 (en) Phase change memory and manufacturing method therefor
TWI264756B (en) Semiconductor device
MXPA02011663A (es) Sustrato con superficie ultrafobica, de dispersion de luz reducida y metodo para la produccion del mismo.
PL374180A1 (en) Nitride semiconductor laser element, and production method therefor
AU2002243735A1 (en) High performance silicon contact for flip chip
WO2004006292A3 (en) Photovoltaic cell
WO2007050287A3 (en) Semiconductor structure and method of assembly
WO2003030256A3 (en) Arrangements to increase structural rigidity of semiconductor package
WO2002037687A3 (en) Method of performing huffman decoding
WO2002030809A3 (en) Micromachined component and method of manufacture
WO2003086956A3 (de) Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur
WO2004099063A3 (de) Strahlungssensor, wafer, sensormodul und verfahren zur herstellung eines strahlungssensors
WO2002051742A3 (de) Mikromechanisches bauelement und entsprechendes herstellungsverfahren
WO2003010814A1 (fr) Procede de fabrication d'un composant a semiconducteur
TW200531837A (en) Slotted substrates and methods of forming
WO2003041863A3 (en) Method of filling a well in a substrate
AU2003238463A1 (en) Method for producing a component having submerged connecting areas
WO2004074998A3 (en) Method for delegated administration
WO2003030221A3 (de) Verfahren zur herstellung eines halbleiterbauelements auf der basis eines nitrid-verbindungshalbleiters
WO2004028956A3 (de) Verfahren und mikromechanisches bauelement
WO2002084748A3 (de) Verfahren zum erzeugen von optisch transparenten bereichen in einem siliziumsubstrat

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10962979

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP