Búsqueda Imágenes Maps Play YouTube Noticias Gmail Drive Más »
Iniciar sesión
Usuarios de lectores de pantalla: deben hacer clic en este enlace para utilizar el modo de accesibilidad. Este modo tiene las mismas funciones esenciales pero funciona mejor con el lector.

Patentes

  1. Búsqueda avanzada de patentes
Número de publicaciónWO2005010994 A1
Tipo de publicaciónSolicitud
Número de solicitudPCT/US2003/040320
Fecha de publicación3 Feb 2005
Fecha de presentación15 Dic 2003
Fecha de prioridad27 Jun 2003
También publicado comoCN1577850A, CN100541797C, DE60335301D1, EP1639649A1, EP1639649B1, EP2270868A1, EP2270868B1, US7456476, US7820513, US8273626, US20060172497, US20090061572, US20110020987
Número de publicaciónPCT/2003/40320, PCT/US/2003/040320, PCT/US/2003/40320, PCT/US/3/040320, PCT/US/3/40320, PCT/US2003/040320, PCT/US2003/40320, PCT/US2003040320, PCT/US200340320, PCT/US3/040320, PCT/US3/40320, PCT/US3040320, PCT/US340320, WO 2005/010994 A1, WO 2005010994 A1, WO 2005010994A1, WO-A1-2005010994, WO2005/010994A1, WO2005010994 A1, WO2005010994A1
InventoresScott Hareland, Robert Chau, Brian Doyle, Rafael Rios, Jr. Tom Linton, Suman Datta
SolicitanteIntel Corporation
Exportar citaBiBTeX, EndNote, RefMan
Enlaces externos:  Patentscope, Espacenet
Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
WO 2005010994 A1
Descripción  disponible en inglés
Reclamaciones  disponible en inglés
Citas de patentes
Patente citada Fecha de presentación Fecha de publicación Solicitante Título
US5578513 *20 Abr 199526 Nov 1996Mitsubishi Denki Kabushiki KaishaMethod of making a semiconductor device having a gate all around type of thin film transistor
US6483156 *16 Mar 200019 Nov 2002International Business Machines CorporationDouble planar gated SOI MOSFET structure
Citada por
Patente citante Fecha de presentación Fecha de publicación Solicitante Título
WO2007077194A1 *28 Dic 200612 Jul 2007Commissariat A L'energie AtomiqueRealisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
WO2009130629A1 *3 Abr 200929 Oct 2009Nxp B.V.A fin fet and a method of manufacturing a fin fet
US828882326 Sep 200816 Oct 2012Commissariat A L'energie AtomiqueDouble-gate transistor structure equipped with a multi-branch channel
US849223225 Jul 201123 Jul 2013Commissariat A L'energie AtomiqueProduction of a transistor gate on a multibranch channel structure and means for isolating this gate from the source and drain regions
Clasificaciones
Clasificación internacionalH01L21/336, H01L29/786, H01L29/423
Clasificación cooperativaH01L29/66772, H01L29/42384, H01L29/66795, H01L29/42392, H01L29/66545, H01L29/785
Clasificación europeaH01L29/66M6T6F15C, H01L29/66M6T6F8, H01L29/66M6T6F16F, H01L29/423D2B8G, H01L29/423D2B8, H01L29/78S
Eventos legales
FechaCódigoEventoDescripción
3 Feb 2005AKDesignated states
Kind code of ref document: A1
Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW
3 Feb 2005ALDesignated countries for regional patents
Kind code of ref document: A1
Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG
30 Mar 2005121Ep: the epo has been informed by wipo that ep was designated in this application
21 Sep 2005WWEWipo information: entry into national phase
Ref document number: 2003817699
Country of ref document: EP
29 Mar 2006WWPWipo information: published in national office
Ref document number: 2003817699
Country of ref document: EP
30 May 2007NENPNon-entry into the national phase in:
Ref country code: JP