WO2005013318B1 - Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique - Google Patents

Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique

Info

Publication number
WO2005013318B1
WO2005013318B1 PCT/FR2004/002038 FR2004002038W WO2005013318B1 WO 2005013318 B1 WO2005013318 B1 WO 2005013318B1 FR 2004002038 W FR2004002038 W FR 2004002038W WO 2005013318 B1 WO2005013318 B1 WO 2005013318B1
Authority
WO
WIPO (PCT)
Prior art keywords
finishing step
rta
oxidation
donor substrate
stabox
Prior art date
Application number
PCT/FR2004/002038
Other languages
English (en)
Other versions
WO2005013318A3 (fr
WO2005013318A2 (fr
Inventor
Christophe Maleville
Eric Neyret
Mohamed Nadia Ben
Original Assignee
Soitec Silicon On Insulator
Christophe Maleville
Eric Neyret
Mohamed Nadia Ben
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0309304A external-priority patent/FR2858462B1/fr
Application filed by Soitec Silicon On Insulator, Christophe Maleville, Eric Neyret, Mohamed Nadia Ben filed Critical Soitec Silicon On Insulator
Priority to JP2006521623A priority Critical patent/JP2007500435A/ja
Priority to EP04786008A priority patent/EP1652230A2/fr
Publication of WO2005013318A2 publication Critical patent/WO2005013318A2/fr
Publication of WO2005013318A3 publication Critical patent/WO2005013318A3/fr
Publication of WO2005013318B1 publication Critical patent/WO2005013318B1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

L’invention concerne un procédé de réalisation d’une structure comprenant une couche mince de matériau semi-conducteur sur un substrat, comportant les étapes consistant à : réaliser une implantation d’espèces, sous une face d’un substrat donneur à partir duquel la couche mince doit être réalisée, de manière à créer une zone de fragilisation dans l’épaisseur du substrat donneur ; mettre en contact intime la face du substrat donneur ayant subi l’implantation avec un substrat support ; détacher le substrat donneur au niveau de la zone de fragilisation, pour transférer une partie du substrat donneur sur le substrat support et former la couche mince sur celui-ci ; caractérisé en ce que : l’étape d’implantation met en oeuvre une co-implantation d’au moins deux espèces atomiques différentes de manière à minimiser les rugosités basses fréquences au niveau de la structure obtenue après détachement ; et le procédé comporte en outre une étape de finition comprenant au moins une opération de recuit thermique rapide de manière à minimiser les rugosités hautes fréquences au niveau de la structure obtenue après détachement.

Claims

23REVENDICATIONS MODIFIEES[Reçues par le Bureau international le 03 mars 2005 ( 03.03.2005 ): revendications 1-22 remplacées par les revendications 1-19 modifiées ]REVENDICATIONS
1. Procédé de réalisation d'une structure comprenant une couche mince de matériau semi-conducteur sur un substrat, comportant les étapes consistant à : réaliser une implantation d'espèces, sous une face d'un substrat donneur à partir duquel la couche mince doit être réalisée, de manière à créer une zone de fragilisation dans l'épaisseur du substrat donneur ; mettre en contact intime la face du substrat donneur ayant subi l'implantation avec un substrat support ; détacher le substrat donneur au niveau de la zone de fragilisation, pour transférer une partie du substrat donneur sur le substrat support et former la couche mince sur celui-ci ; caractérisé en ce que : • l'étape d'implantation met en œuvre une co-i plantation d'au moins deux espèces atomiques différentes de manière à minimiser les rugosités basses fréquences au niveau de la structure obtenue après détachement ; • et le procédé comporte en outre une étape de finition comprenant au moins une opération de recuit thermique rapide réalisé sous une atmosphère d'argon pur, d'hydrogène pur ou sous un mélange d'hydrogène et d'argon, de manière à minimiser les rugosités hautes fréquences au niveau de la structure obtenue après détachement
2. Procédé selon la revendication précédente, caractérisé en ce que les espèces Hydrogène et Hélium sont co-implantées au cours de ladite étape d'implantation.
3. Procédé selon la revendication précédente, caractérisé en ce que lesdites espèces Hydrogène et Hélium sont implantées séquentiellement.
4. Procédé selon la revendication précédente, caractérisé en ce que l'Hélium est implanté préalablement à l'Hydrogène.
5. Procédé selon l'une des revendications 2 à 4, caractérisé en ce que la dose d'Hélium implantée est sensiblement comprise entre 0,7.1016.crrf2 et 1 ,2.1016.cm"2 et en ce que la dose d'Hydrogène implantée est sensiblement comprise entre 0,7.1016. cm"2 et 2.1016.cm"2.
6. Procédé selon l'une des revendications précédentes, caractérisé en ce que le recuit thermique rapide (RTA) est réalisé à une température comprise entre 900°C et 1300°C pendant 1 à 60 secondes.
7. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite étape de finition comprend en outre au moins une opération d'oxydation stabilisée StabOx de la structure obtenue après détachement.
8. Procédé selon la revendication précédente, caractérisé en ce que ladite opération de StabOx met successivement en œuvre une opération d'oxydation, une opération de recuit et une opération de désoxydation.
9. Procédé selon la revendication précédente, caractérisé en ce que ladite opération de recuit est réalisé pendant deux heures à une température d'environ 1100°C. 25
10. Procédé selon l'une des revendications 7 à 9, caractérisé en ce que, au cours de l'étape de finition, l'opération de recuit RTA est réalisée préalablement à l'opération de StabOx.
11. Procédé selon la revendication précédente, caractérisé en ce que ladite étape de finition comporte une pluralité de séquences RTA / StabOx.
12. Procédé selon l'une des revendications 7 à 9, caractérisé en ce que au cours de l'étape de finition, l'opération de StabOx est réalisée préalablement à l'opération de recuit RTA.
13. Procédé selon la revendication précédente, caractérisé en ce que ladite étape de finition comporte une pluralité de séquences StabOx / RTA.
14. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que ladite étape de finition comprend en outre au moins une opération d'oxydation simple, ladite opération d'oxydation simple comprenant une opération d'oxydation de la structure obtenue après détachement suivie d'une opération de désoxydation.
15. Procédé selon la revendication précédente, caractérisé en ce que, au cours de l'étape de finition, l'opération de RTA est réalisée préalablement à ladite oxydation simple.
16. Procédé selon la revendication précédente, caractérisé en ce que ladite étape de finition comporte une pluralité de séquences RTA / oxydation simple. 26
17. Procédé selon la revendication 14, caractérisé en ce que, au cours de l'étape de finition, ladite oxydation simple est réalisée préalablement à l'opération de recuit RTA.
18. Procédé selon la revendication précédente, caractérisé en ce que ladite étape de finition comporte une pluralité de séquences oxydation simple / RTA.
19. Structure réalisée grâce au procédé selon l'une des revendications précédentes, caractérisée par le fait que la couche mince présente une faible rugosité à basses fréquences, notamment une rugosité, mesurée en balayant une surface de 40x40 //m2, sensiblement comprise entre 4 et 5 Angstrôms RMS.
PCT/FR2004/002038 2003-07-29 2004-07-29 Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique WO2005013318A2 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006521623A JP2007500435A (ja) 2003-07-29 2004-07-29 共注入と熱アニールによって特性の改善された薄層を得るための方法
EP04786008A EP1652230A2 (fr) 2003-07-29 2004-07-29 Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0309304A FR2858462B1 (fr) 2003-07-29 2003-07-29 Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR03/09304 2003-07-29
US10/691,403 2003-10-21
US10/691,403 US7081399B2 (en) 2003-07-29 2003-10-21 Method for producing a high quality useful layer on a substrate utilizing helium and hydrogen implantations

Publications (3)

Publication Number Publication Date
WO2005013318A2 WO2005013318A2 (fr) 2005-02-10
WO2005013318A3 WO2005013318A3 (fr) 2005-03-24
WO2005013318B1 true WO2005013318B1 (fr) 2005-05-19

Family

ID=34117569

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2004/002038 WO2005013318A2 (fr) 2003-07-29 2004-07-29 Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique

Country Status (5)

Country Link
US (2) US20060223283A1 (fr)
EP (1) EP1652230A2 (fr)
JP (1) JP2007500435A (fr)
KR (1) KR20060030911A (fr)
WO (1) WO2005013318A2 (fr)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
DE602004022882D1 (de) 2004-12-28 2009-10-08 Soitec Silicon On Insulator Ner geringen dichte von löchern
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2914495B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
EP2161741B1 (fr) * 2008-09-03 2014-06-11 Soitec Procédé de fabrication d'un semi-conducteur sur un substrat isolant doté d'une densité réduite de défauts SECCO
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2949606B1 (fr) 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5703920B2 (ja) * 2011-04-13 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP6056516B2 (ja) 2013-02-01 2017-01-11 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP6086031B2 (ja) 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
WO2000013211A2 (fr) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Structure silicium sur isolant obtenue a partir d'un silicium monocristallin a faible taux de defauts
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince

Also Published As

Publication number Publication date
WO2005013318A3 (fr) 2005-03-24
US20060223283A1 (en) 2006-10-05
EP1652230A2 (fr) 2006-05-03
JP2007500435A (ja) 2007-01-11
US20150221545A1 (en) 2015-08-06
WO2005013318A2 (fr) 2005-02-10
KR20060030911A (ko) 2006-04-11

Similar Documents

Publication Publication Date Title
WO2005013318B1 (fr) Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
US9293473B2 (en) Method for manufacturing a semiconductor on insulator structure having low electrical losses
EP0851465B1 (fr) Procédé de séparation d'au moins deux éléments d'une structure en contact entre eux par implantation ionique
CN1950937B (zh) 用于改善剥离薄层的质量的方法
EP1902463B1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
EP2705529B1 (fr) Procede de formation d'une fracture dans un materiau
WO1999052145A1 (fr) Procede de traitement thermique de substrats semi-conducteurs
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP1412972A2 (fr) Procede de diminution de rugosite de surface
FR2892230A1 (fr) Traitement d'une couche de germamium
FR2907966A1 (fr) Procede de fabrication d'un substrat.
WO2003009366A1 (fr) Procede d'amelioration de l'etat de surface d'une plaquette semiconductrice
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
FR2878073A1 (fr) Substrat semiconducteur presentant une structure stratifiee et procede de sa preparation.
FR2933534A1 (fr) Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat
EP1936667B1 (fr) Traitement double plasma pour l'obtention d'une structure disposant d'un oxyde enterré ultra-fin
EP1900014A2 (fr) Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
WO2000077846A1 (fr) Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
FR2851848A1 (fr) Relaxation a haute temperature d'une couche mince apres transfert
WO2005001915A2 (fr) Procede de realisation d'une structure empilee par transfert de couche mince
EP1861873A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
WO2023143818A1 (fr) Procede de transfert d'une couche mince sur un substrat support
WO2023084168A1 (fr) Procede de preparation d'un substrat support muni d'une couche de piegeage de charges
EP1839332A2 (fr) Formation et traitement d'une structure en sige

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480021578.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
B Later publication of amended claims

Effective date: 20050303

WWE Wipo information: entry into national phase

Ref document number: 2004786008

Country of ref document: EP

Ref document number: 1020067001760

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006521623

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 1020067001760

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004786008

Country of ref document: EP