WO2005015250A1 - 試験装置、補正値管理方法、及びプログラム - Google Patents

試験装置、補正値管理方法、及びプログラム Download PDF

Info

Publication number
WO2005015250A1
WO2005015250A1 PCT/JP2004/010964 JP2004010964W WO2005015250A1 WO 2005015250 A1 WO2005015250 A1 WO 2005015250A1 JP 2004010964 W JP2004010964 W JP 2004010964W WO 2005015250 A1 WO2005015250 A1 WO 2005015250A1
Authority
WO
WIPO (PCT)
Prior art keywords
correction value
identification information
test
unit
correction
Prior art date
Application number
PCT/JP2004/010964
Other languages
English (en)
French (fr)
Inventor
Shigeki Takizawa
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to EP04748125A priority Critical patent/EP1655614B1/en
Priority to JP2005512922A priority patent/JP4707557B2/ja
Priority to DE602004017327T priority patent/DE602004017327D1/de
Publication of WO2005015250A1 publication Critical patent/WO2005015250A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Definitions

  • Test apparatus correction value management method, and program
  • a timing generator that generates timing for supplying a test signal to the device under test, a driver that exchanges test signals with the device under test, Calibration of comparators and the like is performed to improve measurement accuracy in testing devices under test. Since the existence of prior art documents is not recognized at this time, the description of the prior art documents is omitted.
  • a test apparatus for testing a device under test, wherein a correction for correcting a timing of supplying a test signal to the device under test or a voltage level of the test signal for the device under test.
  • a test module having a correction value holding unit for holding a correction value used for correction by the correction unit, and an identification information storage unit for storing test module identification information as test module identification information;
  • the correction value database storing the correction values to be held by the correction value holding unit of the test module identified by the test module identification information is associated with the test module identification information stored by the identification information storage unit.
  • Control means for extracting the correction values stored in the correction value database and storing the correction values in the correction value holding unit. That.
  • the test module further includes a timing generation unit that generates a timing at which a test signal is supplied to the device under test, and the correction value holding unit includes a timing setting unit that holds timing data indicating a predetermined timing.
  • a timing calibration memory for storing timing calibration data for calibrating timing data for causing a test signal to be supplied to the timing generation unit at a predetermined timing, and a correction unit for controlling the timing data as a correction value.
  • a timing correction unit for correcting the timing at which the timing generation unit generates based on the timing calibration data.
  • the identification information storage unit further stores the test apparatus identification information that is the identification information of the test apparatus, and the correction value database stores the correction value in association with the test module identification information and the test apparatus identification information.
  • the control unit may extract the correction value stored in the correction value database in association with the test module identification information and the test device identification information stored in the identification information storage unit, and cause the correction value storage unit to store the correction value.
  • the apparatus further includes a plurality of slots for detachably holding a test board provided with a correction unit, a correction value holding unit, and an identification information storage unit, and the identification information storage unit holds the test board. Slot identification information, which is slot identification information, is further stored.
  • the correction value database stores correction values in association with the test module identification information and the slot identification information.
  • the correction value stored in the correction value database may be extracted in association with the slot identification information and the test apparatus identification information stored by the storage unit, and may be stored in the correction value storage unit.
  • the identification information storage unit further stores an error flag indicating whether an error has occurred in the generation of the correction value to be held by the correction value storage unit, and the control unit performs the test stored in the identification information storage unit.
  • the control unit performs the test stored in the identification information storage unit.
  • a correction value generation step for generating a correction value to be held by the correction value holding unit, and a correction module generated in the correction value generation step for identifying a test module of a test module having the correction value holding unit.
  • FIG. 4 is a diagram showing an example of a data configuration of a database 120.
  • FIG. 5 is a diagram showing an example of a process for generating calibration data 410.
  • FIG. 7 is a diagram showing an example of a hardware configuration of a system control device 110.
  • the system controller 110 displays an error message on the display device to notify the user that the calibration has not been completed normally (S560). Then, the system controller 110 stores in the identification information storage unit 230 a calibration flag 306 indicating that the calibration has not been performed normally and an error has occurred in the generation of the calibration data 410 (S570).
  • the identification information storage unit 230 stores the calibration flag 306 and clearly records whether or not the appropriate calibration data 410 exists, so that the inappropriate calibration data 410 is erroneously used. The ability to prevent things.
  • the system control device 110 generates new calibration data 410 by performing the process of generating the calibration data 410 shown in FIG. 5, and stores it in the database 120 (S670). Then, the calibration data 410 is extracted again by performing the extraction processing of the calibration data 410 shown in FIG. 6 again.
  • the timing calibration data and the level calibration data included in the brake data 410 may be held in the timing calibration memory 218 and the level calibration memory 224, respectively.

Abstract

　本発明の試験装置は、ＤＵＴに試験信号の供給タイミング又はＤＵＴに対する試験信号の電圧レベルを補正する補正部、補正部による補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモジュールと、テストモジュール識別情報に対応づけて、補正値保持部が保持すべき補正値を格納する補正値データベースと、識別情報格納部が格納するテストモジュール識別情報に対応づけて補正値データベースが格納する補正値を抽出して、補正値保持部に保持させる制御手段とを備える。

Description

明 細 書
試験装置、補正値管理方法、及びプログラム
技術分野
[0001] 本発明は、試験装置、補正値管理方法、及びプログラムに関する。特に本発明は、 被試験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試験 信号の電圧レベルをテストモジュール毎に補正することにより、被試験デバイスを精 度よく試験する試験装置に関する。
^景技術
[0002] 従来の試験装置では、被試験デバイスの試験に先立って、被試験デバイスに試験 信号を供給するタイミングを発生するタイミング発生器、被試験デバイスに対して試 験信号のやり取りを行うドライバやコンパレータ等のキャリブレーションを行レ、、被試 験デバイスの試験における測定精度の向上を図っている。現時点で先行技術文献 の存在を認識していないので、先行技術文献に関する記載を省略する。
発明の開示
発明が解決しょうとする課題
[0003] 従来の試験装置において、テストモジュールは、タイミング発生器、ドライバ、コンパ レータ等のキャリブレーションデータを揮発性メモリに保持して試験を行っている。そ のため、試験装置の電源が切られると、テストモジュールからキャリブレーションデー タが失われる。したがって、試験装置のユーザは、再度試験を行う際に適切なキヤリ ブレーシヨンデータを人為的に選択して抽出し、テストモジュールに供給して保持さ せる。このような方法では、キャリブレーションデータの選択において人為的なミスが 発生する可能性があり、被試験デバイスの試験を精度よく行えない場合がある。
[0004] そこで本発明は、上記の課題を解決することができる試験装置、補正値管理方法、 及びプログラムを提供することを目的とする。この目的は請求の範囲における独立項 に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な 具体例を規定する。
課題を解決するための手段 [0005] 本発明の第 1の形態によると、被試験デバイスを試験する試験装置であって、被試 験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試験信号 の電圧レベルを補正する補正部、補正部による補正に用いられる補正値を保持する 補正値保持部、及びテストモジュールの識別情報であるテストモジュール識別情報を 格納する識別情報格納部を有するテストモジュールと、テストモジュール識別情報に 対応づけて、当該テストモジュール識別情報で識別されるテストモジュールが有する 補正値保持部が保持すべき補正値を格納する補正値データベースと、識別情報格 納部が格納するテストモジュール識別情報に対応づけて補正値データベースが格 納する補正値を抽出して、補正値保持部に保持させる制御手段とを備える。
[0006] テストモジュールは、被試験デバイスに試験信号を供給するタイミングを発生するタ イミング発生部をさらに有し、補正値保持部は、予め定められたタイミングを示すタイ ミングデータを保持するタイミング設定メモリ、及びタイミング発生部に予め定められ たタイミングで試験信号を供給させるベぐタイミングデータを校正するタイミングキヤ リブレーシヨンデータを保持するタイミング校正メモリを含み、補正部は、補正値として のタイミングデータ及びタイミングキャリブレーションデータに基づいて、タイミング発 生部が発生するタイミングを補正するタイミング補正部を含んでもよい。
[0007] テストモジュールは、被試験デバイスに試験信号を受け渡すドライバ、又は試験デ バイスからの出力信号を受け取るコンパレータをさらに有し、補正値保持部は、予め 定められた設定電圧を示すレベルデータを保持するレベル設定メモリ、及びドライバ 又はコンパレータを予め定められた設定電圧で動作させるベぐレベルデータを校正 するレベルキャリブレーションデータを保持するレベル校正メモリを含み、補正部は、 補正値としてのレベルデータ及びレベルキャリブレーションデータに基づいて、ドライ バ又はコンパレータの設定電圧を補正するレベル補正部を含んでもよい。
[0008] 識別情報格納部は、試験装置の識別情報である試験装置識別情報をさらに格納し 、補正値データベースは、テストモジュール識別情報及び試験装置識別情報に対応 づけて、補正値を格納し、制御手段は、識別情報格納部が格納するテストモジユー ル識別情報及び試験装置識別情報に対応づけて補正値データベースが格納する 補正値を抽出して、補正値保持部に保持させてもよい。 [0009] 補正部、補正値保持部、及び識別情報格納部が設けられたテストボードを着脱可 能に保持する複数のスロットをさらに備え、識別情報格納部は、テストボードが保持さ れているスロットの識別情報であるスロット識別情報をさらに格納し、補正値データべ ースは、テストモジュール識別情報及びスロット識別情報に対応づけて、補正値を格 納し、制御手段は、識別情報格納部が格納するスロット識別情報及び試験装置識別 情報に対応づけて補正値データベースが格納する補正値を抽出して、補正値保持 部に保持させてもよい。
[0010] 識別情報格納部は、補正値保持部が保持すべき補正値の生成においてエラーが 発生したか否力 ^示すエラーフラグをさらに格納し、制御手段は、識別情報格納部 が格納するテストモジュール識別情報に基づいて補正値データベースから補正値を 抽出する際に、識別情報格納部が補正値の生成においてエラーが発生したことを示 すエラーフラグを格納してレ、る場合、新たな補正値を生成してもよレ、。
[0011] 識別情報格納部は、補正値保持部が保持すべき補正値が生成された生成日時を さらに格納し、制御手段は、識別情報格納部が格納するテストモジュール識別情報 に基づいて補正値データベースから補正値を抽出する際に、生成日時から所定期 間経過している場合、新たな補正値を生成してもよい。制御手段は、識別情報格納 部が格納するテストモジュール識別情報に対応する補正値を補正値データベースが 格納していない場合、新たな補正値を生成してもよい。補正値保持部は、揮発性メモ リであり、識別情報格納部は、不揮発揮発性メモリであってもよい。
[0012] また、本発明の第 2の形態によると、被試験デバイスを試験する試験装置において 、被試験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試 験信号の電圧レベルを補正するための補正値を管理する補正値管理方法であって 、タイミング又は電圧レベルを補正する補正部、補正部による補正に用いられる補正 値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジユー ル識別情報を格納する識別情報格納部を有するテストモジュールから、識別情報格 納部が格納しているテストモジュール識別情報を抽出する識別情報抽出段階と、テ ストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識別される テストモジュールが有する補正値保持部が保持すべき補正値を格納する補正値デ ータベースから、識別情報取得段階において取得したテストモジュール識別情報に 対応づけて格納されている補正値を抽出する補正値抽出段階と、補正値抽出段階 におレ、て抽出した補正値を補正値保持部が保持する補正値保持段階と、補正値保 持部が保持してレ、る補正値を用いて補正部が試験信号を補正する試験信号補正段 階とを備える。
[0013] 補正値保持部が保持すべき補正値を生成する補正値生成段階と、補正値生成段 階にぉレ、て生成した補正値を、補正値保持部を有するテストモジュールのテストモジ ユール識別情報に対応づけて補正値データベースに格納する補正値格納段階と、 テストモジュール識別情報で識別されるテストモジュールが有する識別情報格納部 にテストモジュール識別情報を格納する識別情報格納段階とをさらに備えてもよい。
[0014] また、本発明の第 3の形態によると、被試験デバイスを試験する試験装置において 、被試験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試 験信号の電圧レベルの補正を制御する制御手段用のプログラムであって、制御手段 を、タイミング又は電圧レベルを補正する補正部、補正部による補正に用いられる補 正値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジュ ール識別情報を格納する識別情報格納部を有するテストモジュールから、識別情報 格納部が格納しているテストモジュール識別情報を抽出する識別情報抽出手段、テ ストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識別される テストモジュールが有する補正値保持部が保持すべき補正値を格納する補正値デ ータベースから、識別情報取得手段によって取得したテストモジュール識別情報に 対応づけて格納されている補正値を抽出する補正値抽出手段、補正値抽出手段に よって抽出した補正値を補正値保持部に保持させる補正値保持手段、補正値保持 部が保持している補正値を用いて補正部に試験信号を補正させる試験信号補正手 段として機能させる。
[0015] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又発明となりうる。
発明の効果
[0016] 本発明によれば、被試験デバイスに試験信号を供給するタイミングや、被試験デバ イスに対する試験信号の電圧レベルを適切に補正することにより、高い測定精度を 維持して被試験デバイスを正確に試験する試験装置を提供できる。
図面の簡単な説明
[0017] [図 1]試験装置 100の全体構成の一例を示す図である。
[図 2]テストモジュール 146の機能構成の一例を示す図である。
[図 3]識別情報格納部 230のデータ構成の一例を示す図である。
[図 4]データベース 120のデータ構成の一例を示す図である。
[図 5]キャリブレーションデータ 410の生成処理の一例を示す図である。
[図 6]キャリブレーションデータ 410の抽出処理の一例を示す図である。
[図 7]システム制御装置 110のハードウェア構成の一例を示す図である。
符号の説明
[0018] 100 試験装置
110 システム制御装置
120 データベース
130 通信ネットワーク
140 サイトユニット
142 サイト制御装置
144 バス
146 テストモジュール
150 DUT
200 テストボード
202 パターン発生部
204 周期発生部
206 タイミング発生部
208 波形整形部
210 ドライバ
212 コン /、°レータ
214 論理比較部 216 タイミング設定メモリ
218 タイミング校正メモリ
220 タイミングネ甫正咅
222 レベル設定メモリ
224 レベル校正メモリ
226 レベル補正部
228 電圧増幅部
230 識別情報格納部
232 スロット
300 システム ID
302 ボード ID
304 スロット ID
306 キャリブレーションフラグ
308 キャリブレーション日時
400 キャリブレーションファイル
402 システム ID
404 ボード ID
406 スロット ID
408 キャリブレーション日時
410 キャリブレーションデータ
発明を実施するための最良の形態
[0019] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範囲に係る発明を限定するものではなぐ又実施形態の中で説明されてレ、る特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らない。
[0020] 図 1は、本発明の一実施形態に係る試験装置 100の全体構成の一例を示す。試験 装置 100は、オープンアーキテクチャにより実現され、 DUT (Device Under Test ：被試験デバイス） 150に試験信号を供給するテストモジュール 146として、オープン アーキテクチャに基づくモジュールが用いられる。テストモジュール 146は、試験信号 を生成して DUT150に供給し、 DUT150が試験信号に基づいて動作した結果出力 する出力信号を期待値と比較し、 DUT150の良否を判断する。本実施形態に係る 試験装置 100では、テストモジュール 146が格納する各種情報に基づいて、テストモ ジュール 146が試験信号の生成又は比較において用いるキャリブレーションデータ をデータベース 120から自動的に選択して抽出することにより、適切なキヤリブレーシ ヨンデータを用いて DUT150の試験を精度よく行うことを目的とする。
[0021] 試験装置 100は、システム制御装置 110、データベース 120、通信ネットワーク 13 0、及び複数のサイトユニット 140を備える。システム制御装置 110は、通信ネットヮー ク 130を介してデータベース 120及び複数のサイトユニット 140と通信する。なお、デ ータベース 120は、本発明の補正値データベースの一例であり、システム制御装置 1 10に直接接続された、又はシステム制御装置 110に内蔵されたハードディスクであ つてもよレ、。また、サイトユニット 140は、サイト制御装置 142、複数のバス 144、及び 複数のテストモジュール 146を有する。複数のバス 144は、複数のテストモジュール 1 46のそれぞれに対応して設けられており、サイト制御装置 142は、複数のバス 144の それぞれを介して複数のテストモジュール 146のそれぞれと通信する。
[0022] システム制御装置 110は、データベース 120が格納する試験プログラム及び試験 データ、並びにキャリブレーションプログラム及びキャリブレーションデータに基づい て、複数のサイトユニット 140による試験シーケンス並びにキャリブレーションシーケン スを制御する。サイト制御装置 142は、システム制御装置 110の制御に基づいて、複 数のテストモジュール 146の試験シーケンス並びにキャリブレーションシーケンスを制 御する。
[0023] システム制 ί卸装置 110は、 DUT150の試験に先立ち、キャリブレーションプロダラ ムを実行することにより、テストモジュール 146のキャリブレーションを実行させる。そし て、データベース 120は、キャリブレーションにより得られたキャリブレーションデータ を各種情報とともに格納する。その後、システム制御装置 110は、試験プログラムを 実行することにより、各種情報に基づいてデータベース 120が格納するキヤリブレー シヨンデータを選択して抽出し、サイト制御装置 142を介してテストモジュール 146に 供給して保持させる。 [0024] サイト制御装置 142は、システム制御装置 110を介してデータベース 120から試験 データを取得し、 DUT150の試験に用いるテストモジュール 146に格納する。そして 、サイト制御装置 142は、試験プログラム及び試験データに基づく試験の開始をテス トモジュール 146に指示する。そして、サイト制御装置 142は、試験が終了したことを 示す割込み等を例えばテストモジュール 146から受信し、試験結果に基づいて次の 試験を各モジュールに行わせる。複数のサイト制御装置 142は、複数の DUT150の それぞれの試験結果に応じて複数のテストモジュール 146を制御し、複数の DUT1 50に対して異なる試験シーケンスを並行して実行してもよい。
[0025] 複数のテストモジュール 146は、 DUT150が有する複数の端子の一部ずつにそれ ぞれ接続され、試験プログラム及び試験データに基づいて DUT150の試験を行う。 DUT150の試験にぉレ、て、テストモジュール 146は、試験プログラムにより定められ た試験シーケンスに基づいて試験データから試験信号を生成し、テストモジュール 1 46のそれぞれに接続された DUT150の端子に試験信号を供給する。そして、 DUT 150が試験信号に基づいて動作した結果出力する出力信号を取得して期待値と比 較し、比較結果を格納する。このとき、テストモジュール 146は、システム制御装置 11 0から供給されたキャリブレーションデータを用いることにより、試験信号の生成又は 比較における測定精度を向上させる。
[0026] 本実施形態に係る試験装置 100によれば、テストモジュール 146のキヤリブレーショ ンデータを各種情報を用いて管理することにより、当該テストモジュール 146による試 験が実行される場合に、当該テストモジュール 146に適切なキャリブレーションデータ を自動的に供給して、当該キャリブレーションデータを用いて試験を行うことができる 。そのため、キャリブレーションデータの選択における人為的なミスの発生を防止する ことができるので、試験における測定精度を向上でき、正確に DUT150の試験を行 うことができる。
[0027] なお、本実施形態において、システム制御装置 110及びサイト制御装置 142が、本 発明の制御手段として機能する例を用いて説明するが、他の例においては、複数の テストモジュール 146のそれぞれがモジュール制御装置を有してもよレ、。そして、シス テム制御装置 110、サイト制御装置 142、及びモジュール制御装置が分担又は協同 して、本発明の制御手段として機能してもよいし、システム制御装置 110、サイト制御 装置 142、及びモジュール制御装置のうちの一部力 本発明の制御手段として機能 してもよい。
[0028] 図 2は、本実施形態に係るテストモジュール 146の機能構成の一例を示す。テスト モジュール 146は、テストボード 200、パターン発生部 202、周期発生部 204、タイミ ング発生部 206、波形整形部 208、ドライバ 210、コンパレータ 212、論理比較部 21 4、タイミング設定メモリ 216、タイミング校正メモリ 218、タイミングネ甫正咅 220、レべノレ 設定メモリ 222、レベル校正メモリ 224、レベル補正部 226、電圧増幅部 228、識別 情報格納部 230、及びスロット 232を有する。
[0029] スロット 232は、テストボード 200を着脱可能に保持し、テストボード 200とノ ス 144 との通信を中継する。テストボード 200には、パターン発生部 202、周期発生部 204 、タイミング発生部 206、波形整形部 208、ドライバ 210、コンパレータ 212、論理比 較部 214、タイミング設定メモリ 216、タイミング校正メモリ 218、タイミング補正部 220 、レベル設定メモリ 222、レベル校正メモリ 224、レベル補正部 226、電圧増幅部 22 8、及び識別情報格納部 230が設けられる。
[0030] なお、タイミング補正部 220及びレベル補正部 226は、本発明の補正部の一例で あり、 DUT150に供給する試験信号の特性又は DUT150から出力される出力信号 を測定する測定部の特性を補正する。また、他の例において、テストモジュール 146 がアナログモジュールである場合には、本発明の補正部は、 DUT150から出力され る出力信号をフィルタリングするフィルタの透過周波数帯域を補正するフィルタ周波 数補正部であってもよい。
[0031] また、タイミング設定メモリ 216、タイミング校正メモリ 218、レべノレ設定メモリ 222、及 びレベル校正メモリ 224は、揮発性メモリであり、本発明の補正値保持部の一例であ る。また、識別情報格納部 230は、不揮発性メモリである。また、コンパレータ 212は 、本発明の測定部の一例である。
[0032] まず、 DUT150の試験に先立ち、タイミング設定メモリ 216は、タイミング補正部 22 0による補正に用いられる、予め定められたタイミングを示すタイミングデータを保持 する。タイミングデータは、タイミング発生部 206の特性のばらつきを是正するために 用いられ、システム制御装置 110がデバイスプログラムを実行することにより、タイミン グ発生部 206に対応した値が設定される。また、タイミング校正メモリ 218は、タイミン グ発生部 206に予め定められたタイミングで試験信号を供給させるベぐタイミング設 定メモリ 216が保持するタイミングデータを校正するタイミングキャリブレーションデー タを保持する。タイミングキャリブレーションデータは、タイミング発生部 206のタイミン グキャリブレーションが実行されることにより得られ、システム制御装置 110によってデ ータベース 120から抽出されてタイミング校正メモリ 218に設定される。なお、タイミン グデータ及びタイミングキャリブレーションデータは、本発明の補正値の一例である。
[0033] また、 DUT150の試験に先立ち、レべノレ設定メモリ 222は、レベル補正部 226によ る補正に用いられる、予め定められた設定電圧を示すレベルデータを保持する。レ ベルデータは、ドライバ 210及びコンパレータ 212の特性のばらつきを是正するため に用いられ、システム制御装置 110がデバイスプログラムを実行することにより、ドライ バ 210及びコンパレータ 212に対応した値が設定される。また、レベル校正メモリ 22 4は、ドライバ 210及びコンパレータ 212を予め定められた設定電圧で動作させるベ く、レベル設定メモリ 222が保持するレベルデータを校正するレベルキヤリブレーショ ンデータを保持する。レベルキャリブレーションデータは、ドライバ 210及びコンパレ ータ 212のレベルキャリブレーションが実行されることにより得られ、システム制御装 置 110によってデータベース 120から抽出されてレベル校正メモリ 224に設定される 。なお、レベルデータ及びレベルキャリブレーションデータは、本発明の補正値の一 例である。
[0034] 識別情報格納部 230は、試験装置 100の識別情報であるシステム ID、テストボード
200の識別情報であるボード ID、テストボード 200を保持するスロット 232の識別情 報であるスロット ID等を格納しており、システム制御装置 110が当該システム ID、当 該ボード ID、及びスロット IDに基づいてデータベース 120から選択して抽出したタイ ミングキャリブレーションデータ及びレベルキャリブレーションデータがタイミング校正 メモリ 218及びレベル校正メモリ 224にそれぞれ設定される。他の実施形態として、 識別情報格納部 230は、タイミングキャリブレーションデータ及びレベルキヤリブレー シヨンデータを格納しており、 DUT150の試験に先立ち、タイミング校正メモリ 218及 びレベル校正メモリ 224にそれぞれ設定してもよい。
[0035] DUT150の試験が開始されると、パターン発生部 202は、システム制御装置 110 から取得した試験データに基づいて、 DUT150に供給する試験信号を発生し、波形 整形部 208及び論理比較部 214に供給する。また、周期発生部 204は、基準周期を 発生し、タイミング発生部 206に供給する。タイミング発生部 206は、周期発生部 204 が発生した基準周期に基づいて、 DUT150に試験信号を供給するタイミング、及び DUT150からの出力信号を比較するタイミングを発生し、波形整形部 208及び論理 比較部 214に供給する。このとき、タイミング補正部 220は、タイミング設定メモリ 216 が保持するタイミングデータ、及びタイミング校正メモリ 218が保持するタイミングキヤ リブレーシヨンデータに基づいて、タイミング発生部 206が発生するタイミング、即ち D UT150に試験信号を供給するタイミング及び試験信号を比較するタイミングを補正 する。
[0036] 波形整形部 208は、パターン発生部 202が発生した試験信号を DUT150への印 加波形に整形し、タイミング発生部 206が発生したタイミングで出力する。ドライバ 21 0は、波形整形部 208によって印加波形に整形された試験信号を、電圧増幅部 228 力 供給された所定の設定電圧に増幅して DUT150に受け渡す。また、コンパレー タ 212は、ドライバ 210から受け渡された試験信号に対応する DUT150からの出力 信号を受け取り、電圧増幅部 228から供給された所定の閾値電圧と比較して比較結 果を論理比較部 214に出力する。このとき、レベル補正部 226は、レベル設定メモリ 2 22が保持するレベルデータ、及びレベル校正メモリ 224が保持するレベルキヤリブレ ーシヨンデータに基づいて、電圧増幅部 228がドライバ 210及びコンパレータ 212に 供給する閾値電圧の電圧レベルを補正する。
[0037] 論理比較部 214は、パターン発生部 202から供給された試験信号とコンパレータ 2 12から供給された比較結果とを、タイミング発生部 206から供給されたタイミングで比 較する。そして、論理比較部 214は、試験信号と出力信号との比較結果を順次フェイ ノレメモリに格納する。そして、システム制御装置 110は、試験シーケンスの終了後、フ エイルメモリに格納された比較結果を解析し、 DUT150の良否判定を行う。
[0038] 本実施形態に係る試験装置 100によれば、システム制御装置 110が、テストモジュ ール 146の識別情報格納部 230が格納する各種情報に基づいて、タイミング補正部 220及びレベル補正部 226が用いるキャリブレーションデータをデータベース 120か ら自動的に抽出して供給し、タイミング校正メモリ 218及びレベル校正メモリ 224に保 持させるので、キャリブレーションデータを誤って設定することを防ぐことができる。そ のため、適切なキャリブレーションデータを用いて DUT150の試験を精度よく行うこと ができる。
[0039] 図 3は、本実施形態に係る識別情報格納部 230のデータ構成の一例を示す。識別 情報格納部 230は、システム ID300、ボード ID302、スロット ID304、キヤリブレーシ ヨンフラグ 306、及びキャリブレーション日時 308を格納する。システム ID300は、試 験装置 100の識別情報である試験装置識別情報の一例であり、図 1に示した試験装 置 100毎にユニークに割り当てられた識別情報である。ボード ID302は、テストモジ ユール 146の識別情報であるテストモジュール識別情報の一例であり、試験装置 10 0内においてテストボード 200毎にユニークに割り当てられた識別情報である。スロッ ト ID304は、テストボード 200が保持されているスロット 232の識別情報であるスロット 識別情報の一例であり、システム制御装置 110によって、バス 144の識別情報を用 いてテストボード 200が保持されているスロット 232が判別され、試験装置 100内にお いてスロット 232毎にユニークに害割当てられる。
[0040] また、キャリブレーションフラグ 306は、本発明のエラーフラグの一例であり、タイミン グ発生部 206のタイミングキャリブレーション、又はドライバ 210若しくはコンパレータ 212のレベルキャリブレーションにおいて、タイミング校正メモリ 218が保持すべきタイ ミングキャリブレーションデータ、又はレベル校正メモリ 224が保持すべきレベルキヤリ ブレーシヨンデータの生成においてエラーが発生したか否かを示す。キヤリブレーシ ヨン日時 308は、本発明の生成日時の一例であり、タイミング校正メモリ 218が保持す べきタイミングキャリブレーションデータ、及びレベル校正メモリ 224が保持すべきレ ベルキヤリブレーシヨンデータが生成された日時を示す。
[0041] 本実施形態に係る試験装置 100によれば、不揮発性メモリである識別情報格納部
230が上記のような各種情報を格納することにより、試験装置 100の電源が切られた 場合であっても各種情報を保持しておくことができる。そのため、試験装置 100の電 源を再度投入した場合に、識別情報格納部 230が格納している各種情報に基づい て、キャリブレーションデータをデータベース 120から自動的に抽出することができ、 適切なキャリブレーションデータを用いて DUT150の試験を精度よく行うことができる
[0042] 図 4は、本実施形態に係るデータベース 120のデータ構成の一例を示す。データ ベース 120は、システム ID402、ボード ID404、スロット ID406、キャリブレーション曰 時 408、及びキャリブレーションデータ 410が互いに対応づけられた、複数のキヤリブ レーシヨンファイル 400を格納する。データベース 120は、複数の試験装置 100がそ れぞれ有する複数のテストモジュール 146についてのキャリブレーションファイル 400 を格納する。
[0043] システム ID402、ボード ID404、スロット ID406、及びキャリブレーション日時 408 のそれぞれは、図 3に示したシステム ID300、ボード ID302、スロット ID304、キヤリ ブレーシヨンフラグ 306、及びキャリブレーション日時 308と同様の内容を示す情報で ある。キャリブレーションデータ 410は、システム ID300、ボード ID302、及びスロット I D304で識別されるテストモジュール 146が有するタイミング校正メモリ 218が保持す べきタイミングキャリブレーションデータ、及びレベル校正メモリ 224が保持すべきレ ベルキヤリブレーシヨンデータを含む。
[0044] 本実施形態に係る試験装置 100によれば、上述のような各種情報に基づいて、 自 動的にキャリブレーションデータ 410を選択して抽出するので、テストボード 200が所 望の試験装置 100と異なる試験装置 100に誤って挿入された場合や、所望のスロッ ト 232と異なるスロット 232に誤って挿入された場合であっても、タイミング校正メモリ 2 18及びレベル校正メモリ 224が保持すべきキャリブレーションデータ 410と異なるキ ヤリブレーシヨンデータ 410を保持させることを防ぐことができる。
[0045] 図 5は、本実施形態に係るキャリブレーションデータ 410の生成処理の一例を示す 。図 5に示すキャリブレーションデータ 410の生成処理は、本発明の補正値管理方法 の一部である。まず、システム制御装置 110は、キャリブレーションプログラムを実行 することにより、ドライバ 210及びコンパレータ 212の設定電圧を校正するためのレべ ルキャリブレーションを実行し、レベルキャリブレーションデータを生成する（S500)。 そして、レベルキャリブレーションにおいてエラーが発生することなぐレベルキヤリブ レーシヨンデータの生成に成功した場合（S510： YES)、システム制御装置 110は、 タイミング発生部 206が発生するタイミングを校正するためのタイミングキヤリブレーシ ヨンを実行し、タイミングキャリブレーションデータを生成する（S520)。
[0046] そして、タイミングキャリブレーションにおいてエラーが発生することなぐタイミング キャリブレーションデータの生成に成功した場合（S530 : YES)、システム制御装置 1 10は、レベルキャリブレーション及びタイミングキャリブレーションにおいて取得した各 種情報に基づいてキャリブレーションファイル 400を作成してデータベース 120に格 納する（S540)。具体的には、システム制御装置 110は、キャリブレーションを実行し たテストモジュール 146のボード ID404、当該テストモジュール 146を含む試験装置 100のシステム ID402、当該テストモジュール 146のテストボード 200を保持するスロ ット 232のスロット ID406、及びキャリブレーションを実行した日時を示すキヤリブレー シヨン日時 308を示すキャリブレーションデータ 410を互いに対応づけたキヤリブレー シヨンファイル 400を生成してデータベース 120に格納する。
[0047] また、システム制御装置 110は、 S 540においてデータベース 120に格納したキヤリ ブレーシヨンファイル 400の、システム ID402、ボード ID404、スロット ID406、及び キャリブレーション日時 408と同一の内容を示すシステム ID300、ボード ID302、スロ ット ID304、及びキャリブレーション日時 308、並びにキャリブレーションが正常に終 了したことを示すキャリブレーションフラグ 306を、当該ボード ID302で識別されるテ ストモジュール 146が有する識別情報格納部 230に格納する（S550)。
[0048] 一方、レベルキャリブレーションにおいてエラーが発生し、レベルキャリブレーション データの生成に失敗した場合（S510 : N〇）、また、タイミングキャリブレーションにお いてエラーが発生し、タイミングキャリブレーションデータの生成に失敗した場合（S5 30 : N〇）、システム制御装置 110は、表示装置にエラーメッセージを表示することに より、キャリブレーションが正常に終了しなかったことをユーザに通知する（S560)。そ して、システム制御装置 110は、キャリブレーションが正常に行われず、キヤリブレー シヨンデータ 410の生成においてエラーが発生したことを示すキャリブレーションフラ グ 306を識別情報格納部 230に格納する（S570)。 [0049] 以上のように、各種情報をデータベース 120と識別情報格納部 230とに格納してお くことにより、図 6に示すキャリブレーションデータ 410の抽出処理において、テストモ ジュール 146に適切なキャリブレーションデータ 410をデータベース 120力 選択し て抽出すること力 Sできる。また、識別情報格納部 230がキャリブレーションフラグ 306 を格納し、適切なキャリブレーションデータ 410が存在するか否かを明確に記録して おくことにより、不適切なキャリブレーションデータ 410が誤って用いられることを防ぐ こと力 Sできる。
[0050] 図 6は、本実施形態に係るキャリブレーションデータ 410の抽出処理の一例を示す 。図 6に示すキャリブレーションデータ 410の抽出処理は、本発明の補正値管理方法 の一部である。まず、システム制御装置 110は、識別情報格納部 230から各種情報 を抽出する（S600)。具体的には、システム制御装置 110は、システム ID300、ボー ド ID302、スロット ID304、キャリブレーションフラグ 306、及びキャリブレーション日時 308を抽出する。そして、システム制御装置 110は、識別情報格納部 230から抽出し たキャリブレーションフラグ 306に基づいて、キャリブレーションデータ 410の生成に おいてエラーが発生したか否かを判断する（S610)。そして、キャリブレーションが正 常に終了したことをキャリブレーションフラグ 306が示す場合（S610： NO)、システム 制御装置 110は、識別情報格納部 230から抽出したキャリブレーション日時 308に 基づいて、キャリブレーションデータ 410が未だ有効か否かを判断する（S620)。
[0051] システム制御装置 110は、キャリブレーション日時 308を現在日時と比較して、キヤ リブレーシヨン日時 308から予め定められた所定の期間が未だ経過していない場合（ S620 : NO)、キャリブレーションデータ 410が有効であると判断し、識別情報格納部 230力、ら抽出した各種情報に基づいて、キャリブレーションファイル 400を選択し、キ ヤリブレーシヨンデータ 410をデータベース 120力も抽出する（S630)。具体的には、 システム制御装置 110は、識別情報格納部 230から抽出したシステム ID300、ボー ド ID302、スロット ID304、及びキャリブレーション日時 308と同一の内容を示すシス テム ID402、ボード ID404、スロット ID406、及びキャリブレーション日時 408を含む キャリブレーションファイル 400を選択する。そして、システム ID402、ボード ID404、 スロット ID406、及びキャリブレーション日時 408に対応づけてデータベース 120が 格納するキャリブレーションデータ 410を抽出する。
[0052] S630におレ、て、識別情報格納部 230力 ら抽出したシステム ID300、ボード ID302 、スロット ID304、及びキャリブレーション日時 308と同一の内容を示すシステム ID4 02、ボード ID404、スロット ID406、及びキャリブレーション日時 408を含むキヤリブ レーシヨンファイル 400がデータベース 120に存在し、所望のキャリブレーションデー タ 410の抽出に成功した場合（S640 : YES)、システム制御装置 110は、抽出したキ ヤリブレーシヨンデータ 410が含むタイミングキャリブレーションデータ及びレベルキヤ リブレーシヨンデータをそれぞれタイミング校正メモリ 218及びレベル校正メモリ 224 に保持させる（S650)。
[0053] そして、テストモジュール 146において、タイミング補正部 220は、タイミング校正メ モリ 218に保持されたタイミングキャリブレーションデータに基づいてタイミング発生部 206が発生するタイミングを校正する。また、レベル補正部 226は、レベル校正メモリ 224に保持されたレベルキャリブレーションデータに基づいて電圧増幅部 228がドラ ィバ 210及びコンパレータ 212に供給する電圧を校正する。そして、 DUT150の試 験が実行される。
[0054] 一方、キャリブレーションデータ 410の生成においてエラーが発生したことをキヤリ ブレーシヨンフラグ 306が示す場合（S610： YES)、キャリブレーション日時 308力ら 予め定められた所定の期間が経過している場合（S620 : YES)、識別情報格納部 2 30力ら抽出したシステム ID300、ボード ID302、スロット ID304、及びキヤリブレーシ ヨン日時 308と同一の内容を示すシステム ID402、ボード ID404、スロット ID406、 及びキャリブレーション日時 408を含むキャリブレーションファイル 400をデータべ一 ス 120が格納しておらず、所望のキャリブレーションデータ 410の抽出に失敗した場 合（S640 : NO)、システム制御装置 110は、表示装置にエラーメッセージを表示する ことにより、キャリブレーションデータ 410が取得できなかったことをユーザに通知する (S660)。そして、システム制御装置 110は、図 5に示したキャリブレーションデータ 4 10の生成処理を行うことにより、新たなキャリブレーションデータ 410を生成してデー タベース 120に格納する（S670)。そして、図 6に示したキャリブレーションデータ 41 0の抽出処理を再度行うことにより、キャリブレーションデータ 410を抽出して、キヤリ ブレーシヨンデータ 410が含むタイミングキャリブレーションデータ及びレベルキヤリブ レーシヨンデータをそれぞれタイミング校正メモリ 218及びレベル校正メモリ 224に保 持させてもよい。
[0055] 以上のように、キャリブレーションデータ 410をシステム ID402、ボード ID404、スロ ット ID406、キャリブレーション日時 408等の各種情報を用いて管理することにより、 テストモジュール 146に適切なキャリブレーションデータ 410を自動的に供給して試 験を行うことができる。また、キャリブレーション日時 308から所定の期間が経過して レ、る場合には、キャリブレーションデータ 410を使用せず、新たなキャリブレーション データ 410を生成することによって、テストモジュール 146等の劣化による測定精度 の低下を抑制し、常に高い測定精度を維持して DUT150の試験を正確に行うことが できる。
[0056] 図 7は、本実施形態に係るシステム制御装置 110のハードウェア構成の一例を示す 。システム制御装置 110は、ホストコントローラ 1082により相互に接続される CPU10 00、 RAM1020、グラフィックコントローラ 1075、及び表示装置 1080を有する CPU 周辺部と、入出力コントローラ 1084によりホストコントローラ 1082に接続される通信ィ ンターフェイス 1030、ハードディスクドライブ 1040、及び CD— ROMドライブ 1060を 有する入出力部と、入出力コントローラ 1084に接続される ROM1010、フレキシブ ノレディスクドライブ 1050、及び入出力チップ 1070を有するレガシー入出力部とを備 える。
[0057] ホストコントローラ 1082は、高い転送レートで RAM1020をアクセスする CPU100 0及びグラフィックコントローラ 1075を RAM1020と接続する。 CPU1000は、 ROM 1010及び RAM1020に格納されたプログラムに基づいて動作し、各部の制御を行 う。グラフィックコントローラ 1075は、 CPU1000等が RAM1020内に設けたフレーム バッファ上に生成する画像データを取得し、表示装置 1080上に表示させる。これに 代えて、グラフィックコントローラ 1075は、 CPU1000等が生成する画像データを格 納するフレームバッファを、内部に含んでもよい。
[0058] 入出力コントローラ 1084は、比較的高速な入出力装置である通信インターフェイス
1030、ハードディスクドライブ 1040、及び CD—ROMドライブ 1060をホストコント口 ーラ 1082と接続する。通信インターフェイス 1030は、通信ネットワーク 130を介して 他の装置と通信する。ハードディスクドライブ 1040は、システム制御装置 110が使用 するプログラム及びデータを格納する。 CD-ROMドライブ 1060は、 CD-ROM109 5からプログラム又はデータを読み取り、 RAM1020を介して入出力チップ 1070に 提供する。
[0059] また、入出力コントローラ 1084には、フレキシブルディスクドライブ 1050や入出力 チップ 1070等の比較的低速な入出力装置と、 ROM1010とが接続される。 ROM1 010は、システム制御装置 110の起動時に CPU1000が実行するブートプログラム や、システム制御装置 110のハードウェアに依存するプログラム等を格納する。フレ ータを読み取り、 RAM1020を介して入出力チップ 1070に提供する。入出力チップ 1070は、フレキシブルディスク 1090や、例えばパラレルポート、シリアルポート、キー ボードポート、マウスポート等を介して各種の入出力装置を接続する。
[0060] システム制御装置 110に提供されるプログラムは、フレキシブルディスク 1090、 CD 一 R〇M1095、又は ICカード等の記録媒体に格納されて利用者によって提供される 。プログラムは、記録媒体から読み出され、入出力チップ 1070を介してシステム制御 装置 110にインストールされ、システム制御装置 110におレ、て実行される。
[0061] システム制御装置 110にインストールされて実行されるプログラムは、システム制御 装置 110を、識別情報格納部 230が格納しているシステム ID300、ボード ID302、ス ロット ID304、キャリブレーションフラグ 306、及びキャリブレーション日時 308を抽出 する識別情報抽出手段と、識別情報抽出手段によって取得したシステム ID300、ボ ード ID302、スロット ID304、キャリブレーションフラグ 306、及びキャリブレーション日 時 308と同一の内容のシステム ID402、ボード ID404、スロット ID406、及びキヤリブ レーシヨン日時 408に対応づけて格納されているキャリブレーションデータ 410をデ ータベース 120から抽出する補正値抽出手段と、補正値抽出手段によって抽出され たキャリブレーションデータ 410が含むタイミングキャリブレーション及びレベルキヤリ ブレーシヨンデータをタイミング校正メモリ 218及びレベル校正メモリ 224にそれぞれ 保持させる補正値保持手段と、タイミング校正メモリ 218及びレベル校正メモリ 224が それぞれ保持しているタイミングキャリブレーション及びレベルキャリブレーションデー タを用いてタイミング補正部 220及びレベル補正部 226に試験信号を補正させる試 験信号補正手段として機能させる。
[0062] 以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。
記憶媒体としては、フレキシブノレディスク 1090、 CD—ROM1095の他に、 DVDや P D等の光学記録媒体、 MD等の光磁気記録媒体、テープ媒体、 ICカード等の半導 体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続 されたサーバシステムに設けたハードディスク又は RAM等の記憶装置を記録媒体と して使用し、通信ネットワーク 130を介してプログラムをシステム制御装置 110に提供 してもよい。
[0063] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されなレ、。上記実施形態に、多様な変更又は改良をカロ えること力 Sできる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
[0064] 上記説明力も明らかなように、本発明によれば、被試験デバイスに試験信号を供給 するタイミングや、被試験デバイスに対する試験信号の電圧レベルを適切に補正す ることにより、高い測定精度を維持して被試験デバイスを正確に試験する試験装置を 提供できる。

Claims

請求の範囲
[1] 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する試験信号の特性又は前記被試験デバイスから出 力される出力信号を測定する測定部の特性を補正する補正部、前記補正部による 補正に用レ、られる補正値を保持する補正値保持部、及びテストモジュールの識別情 報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモジュ 一ノレと、
前記テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識 別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値 を格納する補正値データベースと、
前記識別情報格納部が格納する前記テストモジュール識別情報に対応づけて前 記補正値データベースが格納する前記補正値を抽出して、前記補正値保持部に保 持させる制御手段と
を備える試験装置。
[2] 前記補正部は、前記被試験デバイスに試験信号を供給するタイミング又は前記被 試験デバイスに対する前記試験信号の電圧レベルを補正する請求項 1に記載の試
[3] 前記テストモジュールは、前記被試験デバイスに前記試験信号を供給するタイミン グを発生するタイミング発生部をさらに有し、
前記補正値保持部は、予め定められたタイミングを示すタイミングデータを保持す るタイミング設定メモリ、及び前記タイミング発生部に前記予め定められたタイミングで 前記試験信号を供給させるベぐ前記タイミングデータを校正するタイミングキヤリブ レーシヨンデータを保持するタイミング校正メモリを含み、
前記補正部は、前記補正値としての前記タイミングデータ及び前記タイミングキヤリ ブレーシヨンデータに基づいて、前記タイミング発生部が発生するタイミングを補正す るタイミング補正部を含む請求項 2に記載の試験装置。
[4] 前記テストモジュールは、前記被試験デバイスに前記試験信号を受け渡すドライバ 、又は前記試験デバイスからの出力信号を受け取るコンパレータをさらに有し、 前記補正値保持部は、予め定められた設定電圧を示すレベルデータを保持するレ ベル設定メモリ、及び前記ドライバ又は前記コンパレータを前記予め定められた設定 電圧で動作させるベぐ前記レベルデータを校正するレベルキャリブレーションデー タを保持するレベル校正メモリを含み、
前記補正部は、前記補正値としての前記レベルデータ及び前記レベルキヤリブレ ーシヨンデータに基づいて、前記ドライバ又は前記コンパレータの設定電圧を補正す るレベル補正部を含む請求項 2に記載の試験装置。
[5] 前記識別情報格納部は、前記試験装置の識別情報である試験装置識別情報をさ らに格納し、
前記補正値データベースは、前記テストモジュール識別情報及び前記試験装置識 別情報に対応づけて、前記補正値を格納し、
前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情 報及び前記試験装置識別情報に対応づけて前記補正値データベースが格納する 前記補正値を抽出して、前記補正値保持部に保持させる請求項 2に記載の試験装 置。
[6] 前記補正部、前記補正値保持部、及び識別情報格納部が設けられたテストボード を着脱可能に保持する複数のスロットをさらに備え、
前記識別情報格納部は、前記テストボードが保持されている前記スロットの識別情 報であるスロット識別情報をさらに格納し、
前記補正値データベースは、前記テストモジュール識別情報及び前記スロット識別 情報に対応づけて、前記補正値を格納し、
前記制御手段は、前記識別情報格納部が格納する前記スロット識別情報及び前 記試験装置識別情報に対応づけて前記補正値データベースが格納する前記補正 値を抽出して、前記補正値保持部に保持させる請求項 2に記載の試験装置。
[7] 前記識別情報格納部は、前記補正値保持部が保持すべき前記補正値の生成にお いてエラーが発生したか否力、を示すエラーフラグをさらに格納し、
前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情 報に基づいて前記補正値データベースから前記補正値を抽出する際に、前記識別 情報格納部が前記補正値の生成においてエラーが発生したことを示す前記エラーフ ラグを格納してレ、る場合、新たな前記補正値を生成する請求項 2に記載の試験装置
[8] 前記識別情報格納部は、前記補正値保持部が保持すべき前記補正値が生成され た生成日時をさらに格納し、
前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情 報に基づいて前記補正値データベースから前記補正値を抽出する際に、前記生成 日時から所定期間経過している場合、新たな前記補正値を生成する請求項 2に記載
[9] 前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情 報に対応する前記補正値を前記補正値データベースが格納していない場合、新た な前記補正値を生成する請求項 2に記載の試験装置。
[10] 前記補正値保持部は、揮発性メモリであり、
前記識別情報格納部は、不揮発揮発性メモリである請求項 2に記載の試験装置。
[11] 被試験デバイスを試験する試験装置にぉレ、て、前記被試験デバイスに供給する試 験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部 の特性を補正するための補正値を管理する補正値管理方法であって、
前記試験信号の特性又は前記測定部の特性を補正する補正部、前記補正部によ る補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別 情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモ ジュールから、前記識別情報格納部が格納してレ、る前記テストモジュール識別情報 を抽出する識別情報抽出段階と、
前記テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識 別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値 を格納する補正値データベースから、前記識別情報取得段階にぉレ、て取得した前 記テストモジュール識別情報に対応づけて格納されている前記補正値を抽出する補 正値抽出段階と、
前記補正値抽出段階において抽出した前記補正値を前記補正値保持部が保持す る補正値保持段階と、
前記補正値保持部が保持してレ、る前記補正値を用いて前記補正部が前記試験信 号を補正する試験信号補正段階と
を備える補正値管理方法。
[12] 前記補正値保持部が保持すべき前記補正値を生成する補正値生成段階と、 前記補正値生成段階にぉレ、て生成した前記補正値を、前記補正値保持部を有す る前記テストモジュールの前記テストモジュール識別情報に対応づけて前記補正値 データベースに格納する補正値格納段階と、 前記テストモジュール識別情報で識別される前記テストモジュールが有する前記識 別情報格納部に前記テストモジュール識別情報を格納する識別情報格納段階と をさらに備える請求項 11に記載の補正値管理方法。
[13] 被試験デバイスを試験する試験装置にぉレ、て、前記被試験デバイスに供給する試 験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部 の特性の補正を制御する制御手段用のプログラムであって、前記制御手段を、 前記試験信号の特性又は前記測定部の特性を補正する補正部、前記補正部によ る補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別 情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモ ジュールから、前記識別情報格納部が格納してレ、る前記テストモジュール識別情報 を抽出する識別情報抽出手段、
前記テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識 別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値 を格納する補正値データベースから、前記識別情報取得手段によって取得した前記 テストモジュール識別情報に対応づけて格納されている前記補正値を抽出する補正 値抽出手段、
前記補正値抽出手段によって抽出された前記補正値を前記補正値保持部に保持 させる補正値保持手段、
前記補正値保持部が保持してレ、る前記補正値を用いて前記補正部に前記試験信 号を補正させる試験信号補正手段 として機能させるプログラム。
PCT/JP2004/010964 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム WO2005015250A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04748125A EP1655614B1 (en) 2003-08-06 2004-07-30 Test apparatus, correction value managing method, and corresponding computer program
JP2005512922A JP4707557B2 (ja) 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム
DE602004017327T DE602004017327D1 (de) 2003-08-06 2004-07-30 Testvorrichtung, korrekturwert-verwaltungsverfahren und entsprechendes computerprogramm

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-287376 2003-08-06
JP2003287376 2003-08-06

Publications (1)

Publication Number Publication Date
WO2005015250A1 true WO2005015250A1 (ja) 2005-02-17

Family

ID=34114018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/010964 WO2005015250A1 (ja) 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム

Country Status (9)

Country Link
US (1) US7350123B2 (ja)
EP (1) EP1655614B1 (ja)
JP (1) JP4707557B2 (ja)
KR (1) KR20060057600A (ja)
CN (1) CN1829919A (ja)
DE (1) DE602004017327D1 (ja)
MY (1) MY135870A (ja)
TW (1) TWI353516B (ja)
WO (1) WO2005015250A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006300894A (ja) * 2005-04-25 2006-11-02 Advantest Corp 試験装置、及びプログラム
JP2006317256A (ja) * 2005-05-12 2006-11-24 Advantest Corp 試験装置、診断プログラムおよび診断方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
DE10324080B4 (de) * 2003-05-27 2006-03-23 Infineon Technologies Ag Verfahren zum Testen von zu testenden Schaltungseinheiten in einer Testvorrichtung
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
US8242796B2 (en) * 2008-02-21 2012-08-14 Advantest (Singapore) Pte Ltd Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units
JP4772920B2 (ja) * 2008-05-30 2011-09-14 株式会社アドバンテスト 試験装置および送信装置
KR101137537B1 (ko) 2008-05-30 2012-04-23 가부시키가이샤 어드밴티스트 시험 장치 및 정보 처리 시스템
KR100912716B1 (ko) * 2009-02-24 2009-08-19 한영흠 비파괴 도막 두께 측정기의 캘리브레이션 이식 방법
JP5359570B2 (ja) * 2009-06-03 2013-12-04 富士通株式会社 メモリ試験制御装置およびメモリ試験制御方法
KR20120061140A (ko) * 2010-10-25 2012-06-13 삼성전자주식회사 피시험 소자의 테스트 장치 및 이를 이용한 피시험 소자의 테스트 방법
JP5841458B2 (ja) * 2012-03-01 2016-01-13 株式会社アドバンテスト 試験装置および試験モジュール
DE102012108458A1 (de) * 2012-09-11 2014-03-13 Endress + Hauser Process Solutions Ag Verfahren zum sicheren Betreiben einer Anlage der Prozess- und/oder Automatisierungstechnik
US20220299567A1 (en) * 2021-03-17 2022-09-22 Changxin Memory Technologies, Inc. Method and device for testing integrated circuit
CN113064048A (zh) * 2021-03-17 2021-07-02 长鑫存储技术有限公司 集成电路测试方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148279A (ja) * 1992-10-30 1994-05-27 Yokogawa Hewlett Packard Ltd 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法
JPH10105385A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd オブジェクトファイル情報表示装置
JP2000137057A (ja) * 1998-10-30 2000-05-16 Ando Electric Co Ltd Ｉｃ試験装置
JP2001124817A (ja) * 1999-10-28 2001-05-11 Ando Electric Co Ltd バーンインボード、テストバーンイン装置およびテストバーンイン装置におけるスキュー補正方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262716A (en) * 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
US5793815A (en) * 1996-12-13 1998-08-11 International Business Machines Corporation Calibrated multi-voltage level signal transmission system
JPH10170603A (ja) * 1996-12-13 1998-06-26 Ando Electric Co Ltd Ｉｃテスタのキャリブレーション方法
IL137899A (en) * 1999-07-05 2005-11-20 Vasu Tech Ltd Digital electronic control unit
KR100341599B1 (ko) * 2000-02-12 2002-06-22 장성환 모듈디바이스용 테스팅장치 및 방법
US6573990B1 (en) * 2000-02-21 2003-06-03 Tektronix, Inc. Optical system providing concurrent detection of a calibration signal and a test signal in an optical spectrum analyzer
JP2002199217A (ja) * 2000-12-25 2002-07-12 Canon Inc 画像読み取り装置及び画像読み取り方法
JP4366018B2 (ja) * 2001-01-17 2009-11-18 キヤノン株式会社 キャリブレーション方法およびプリント装置
WO2002075343A1 (en) * 2001-03-19 2002-09-26 Teradyne, Inc. Ate calibration method and corresponding test equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148279A (ja) * 1992-10-30 1994-05-27 Yokogawa Hewlett Packard Ltd 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法
JPH10105385A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd オブジェクトファイル情報表示装置
JP2000137057A (ja) * 1998-10-30 2000-05-16 Ando Electric Co Ltd Ｉｃ試験装置
JP2001124817A (ja) * 1999-10-28 2001-05-11 Ando Electric Co Ltd バーンインボード、テストバーンイン装置およびテストバーンイン装置におけるスキュー補正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1655614A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006300894A (ja) * 2005-04-25 2006-11-02 Advantest Corp 試験装置、及びプログラム
JP4721762B2 (ja) * 2005-04-25 2011-07-13 株式会社アドバンテスト 試験装置
TWI395967B (zh) * 2005-04-25 2013-05-11 Advantest Corp 測試裝置、電腦程式產品以及記錄媒體
JP2006317256A (ja) * 2005-05-12 2006-11-24 Advantest Corp 試験装置、診断プログラムおよび診断方法
JP4571534B2 (ja) * 2005-05-12 2010-10-27 株式会社アドバンテスト 試験装置、診断プログラムおよび診断方法

Also Published As

Publication number Publication date
TW200516383A (en) 2005-05-16
TWI353516B (en) 2011-12-01
KR20060057600A (ko) 2006-05-26
EP1655614A1 (en) 2006-05-10
DE602004017327D1 (de) 2008-12-04
US7350123B2 (en) 2008-03-25
US20050034043A1 (en) 2005-02-10
MY135870A (en) 2008-07-31
JPWO2005015250A1 (ja) 2007-09-27
EP1655614B1 (en) 2008-10-22
JP4707557B2 (ja) 2011-06-22
CN1829919A (zh) 2006-09-06
EP1655614A4 (en) 2006-08-16

Similar Documents

Publication Publication Date Title
WO2005015250A1 (ja) 試験装置、補正値管理方法、及びプログラム
TW200929239A (en) Test emulation circuitry
US8407522B2 (en) Test apparatus and recording medium
US7999578B2 (en) Waveform generation device, waveform generation method, and computer readable medium
US8224599B2 (en) System and method for automatic voltage range measurement
US8102180B2 (en) CPU voltage testing system and method thereof
CN113709650A (zh) 麦克风测试方法、设备及存储介质
JP3127111U (ja) 複数のチップを同時にテストできるテストシステムおよびシングルチップテスター
CN111685895B (zh) 一种手术机器人的手术器械类型自动识别系统
JP4520942B2 (ja) 試験装置及び設定方法
JP2011053065A (ja) 試験装置、試験方法、プログラムおよびインターフェイス回路
CN113140217B (zh) 语音指令测试方法、测试装置及可读存储介质
CN114490206A (zh) 一种接口性能测试方法及系统
TWI644111B (zh) 用以控制測試器之半導體檢驗方法及裝置
JP4721919B2 (ja) 補正方法および補正装置
JP5855667B2 (ja) 較正検出システム及び方法
CN114689960A (zh) 测试装置及其操作方法
JP2008514899A (ja) プログラム、記録媒体、試験装置、及び試験方法
CN116990660A (zh) eMMC老化测试方法、装置、电子设备及计算机可读存储介质
JPH11183569A (ja) Ｉｃ試験装置
KR20140133281A (ko) 디지털 장비의 성능 검증 시스템 및 그를 이용한 성능 검증 방법
CN117031245A (zh) 一种芯片输出特定信号的方法和装置
JP2001124817A (ja) バーンインボード、テストバーンイン装置およびテストバーンイン装置におけるスキュー補正方法
CN117331769A (zh) 一种测试系统、测试方法、测试设备及存储介质
CN117149493A (zh) 电源故障检测方法、装置、设备及存储介质

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480021797.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004748125

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005512922

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067002513

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004748125

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067002513

Country of ref document: KR