WO2005024839A1 - Storage location having an ionic conduction storage mechanism and method for the production thereof - Google Patents

Storage location having an ionic conduction storage mechanism and method for the production thereof Download PDF

Info

Publication number
WO2005024839A1
WO2005024839A1 PCT/DE2004/002016 DE2004002016W WO2005024839A1 WO 2005024839 A1 WO2005024839 A1 WO 2005024839A1 DE 2004002016 W DE2004002016 W DE 2004002016W WO 2005024839 A1 WO2005024839 A1 WO 2005024839A1
Authority
WO
WIPO (PCT)
Prior art keywords
area
memory cell
region
material area
material region
Prior art date
Application number
PCT/DE2004/002016
Other languages
German (de)
French (fr)
Inventor
Cay-Uwe Pinnow
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2005024839A1 publication Critical patent/WO2005024839A1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Definitions

  • the invention relates to a memory cell with or on the basis of an ion conduction or ion conductivity storage mechanism according to the preamble of independent patent claim 1, a method for its production and a storage device using the memory cell according to the invention.
  • ion conductivity or ion conduction storage mechanisms have also been developed in the further development of modern storage technologies.
  • Different information or memory states of the memory cell can be defined or defined, derived, written and / or read out via different values of a given electrical conductivity of an ionically conductive memory element. This means that the different conductivities are used in the company to present information content. By modulating the conductivity in a material area, different information can thus be displayed and retrieved after it has been displayed.
  • the object is achieved according to the invention in a memory cell based on an ion line storage mechanism of the type mentioned at the outset with the characterizing features of the independent patent claim 1. Furthermore, the object is also achieved by a production method for a memory cell based on an ion line storage mechanism having the characterizing features of the claim 8 solved. Advantageous developments of the memory cell according to the invention and of the production method according to the invention are the subject of the dependent subclaims. The object is further achieved by a storage device with the characterizing features of independent claim 7.
  • the memory cell as an ion-conductive storage element, an arrangement of a first material area made of or with tungsten and a second material area in mechanical and electrical contact with the first material area is provided, that the second material area is made of or with a tungsten oxide and that the second material region or an interface or contact surface region between the first and the second material region or in each case a part thereof as Solid electrolyte aterial area or as part thereof is formed and / or provided.
  • Process temperatures are thermally and / or chemically stable. According to the invention, this stability is now exploited in connection with the fact that the combination of tungsten with tungsten oxide leads to a solid electrolyte material region, as is essential for ion-conduction or ion-conductivity storage mechanisms.
  • This effect therefore means that a memory cell with an ion conduction or ion conductivity storage mechanism can be constructed and structured without requiring special precautionary measures, e.g. B. additional barrier layers or the like. This increases the stability of the memory cell and simplifies its construction and the corresponding manufacturing process.
  • the first material area is formed with a first or upper surface and that the second material area is formed as a separated material area on the first or upper surface of the first material area.
  • the core idea of this embodiment is therefore to use a surface of a first intended material area in order to deposit the second material area on this surface. All separation techniques can be used.
  • the first material area is also formed with a first or upper surface and that the second material area is designed as a chemically, physically and / or chemically / physically converted area or conversion area.
  • no additional deposition process and no additional material layer are required here, but the second material layer or the second material area is developed from the already existing first material area, namely by chemical conversion, by physical conversion and / or by chemical / physical conversion.
  • Embodiment of the memory cell according to the invention it is provided that the first material area or a part thereof is provided and / or designed as a first, lower or bottom electrode device of the memory cell or as a part thereof.
  • a second, upper or top electrode device of the memory cell is provided and / or configured such that it is in direct mechanical and electrical contact with the second material area and / or that no direct electrical or mechanical contact with the first Material area and / or the first lower and / or botto electrode device of the memory cell is present.
  • This means that the second material area is ultimately enclosed between the first material area and / or the bottom electrode and the top electrode and brought into contact between the two.
  • the electrical and / or mechanical contact of the top electrode with the second material area takes place only indirectly, namely via an additional material layer additionally provided between them, which is then preferably designed to be electrically conductive in order to increase the ion conductivity of the ion-conductive storage element between the To be able to determine the top electrode device and the bottom electrode device.
  • the second, upper or top electrode device of the memory cell is made from or with silver and / or from or with copper.
  • the second material area is made of or with a tungsten oxide is provided and that the second material region or an interface or contact surface region between the first and the second material region or in each case a part thereof is designed and / or provided as a solid electrolyte material region or as part thereof.
  • the first material area is formed with a first or upper surface and that the second material area is formed as a deposited material area on the first or upper surface of the first material area.
  • the first material area is formed with a first or upper surface and that the second material area is formed as a chemically, physically and / or chemically / physically converted area or conversion area, in particular by converting the area the first or upper surface of the first material area and / or as an oxidized material area.
  • the first material area or a part thereof is provided and / or designed as a first, lower or bottom electrode device of the memory cell or as a part thereof.
  • Memory cell is provided and / or designed such that it is in direct mechanical and electrical contact with the second material area and / or that no electrical or mechanical contact with the first material area and / or with the first, lower or
  • Bottom electrode device of the memory cell is present.
  • the second, upper or top electrode device of the memory cell is made of or with silver and / or out of or with copper.
  • CMOS process concepts are conceivable for forming the memory cell according to the invention on the basis of an ion conductivity memory mechanism.
  • first material area, the first, lower or bottom electrode device, the second material area and / or the second upper or top electrode device of the memory cell is formed in an electrically insulating material area or in a sequence of electrically insulating material areas.
  • first a first electrically insulating material area is formed, that a recess is then formed at a defined point in the first electrically insulating material area and that the recess is then filled with the first material area for the storage element, in particular by means of a damascene.
  • a second electrically insulating material area is formed on the common surface of the first material area of the storage element and the first electrically insulating material area, that then, in particular self-adjusting or self-aligned, above the surface of the first material area of the storage element Recess is formed in the second electrically insulating material area such that at most the surface of the first material area - but preferably only part of it - is exposed.
  • the second material layer of the storage element is formed on the - in particular the entire - exposed part of the surface of the first material area of the storage element, in particular in a self-aligned or self-adjusting form and / or in particular in the recess which is only partially filling vertically.
  • the second, upper or top electrode device is then advantageously formed on the second material area of the storage element, in particular by means of a damascene technique.
  • Diffusion barriers can be materials or combinations of materials that are used as standard diffusion barriers in the CMOS process, such as Ti / TiN or Ta / TaN. In general, however, these materials are not suitable, at the same time as
  • the chalcogenides do not offer sufficient temperature stability to survive a complete CMOS process, since excessive temperatures are required during the metallization and during the back-end-of-line processing, for which a hydrogen-containing 430 ° C. is usually provided that would lead to crystallization of the chalcogenide.
  • known solid-state electrolyte ion conductor memory cells become inoperable as a result of crystallization, since the chalcogenide loses the ion conductor properties and the cell can no longer be switched.
  • the chalcogenides in the currently known form have the disadvantage that they require very high voltages »IV for very fast switching operations.
  • tungsten oxide for the solid electrolyte material.
  • Tungsten oxide is an insulator and, with a suitable layer deposition process, can also have ion conductor properties.
  • the tungsten oxide can be deposited directly on a tungsten electrode. This integration method can then take place in a so-called self-aligned process, so that subsequently no etching back or planarization of the tungsten oxide has to take place.
  • the ion-conductive electrolyte material only forms directly at the interface to the tungsten through self-aligned deposition or formation of the tungsten oxide.
  • This step makes it possible to dispense with the extremely difficult integration of chalcogenide materials, since tungsten and tungsten oxide are tough materials in CMOS. len.
  • the misalignment of the electrolyte lithography level can be reduced to lower levels, so that the cell size is reduced.
  • the essence of the invention is to use tungsten oxide in the ion-conducting electrolyte material for the non-volatile memory cell.
  • the tungsten oxide is z. B. deposited or formed directly on W electrodes, and a standard CMOS process can be assumed as a basis.
  • CMOS integration approach tungsten bottom electrode structures exist which have been produced, for example, by means of a standard damascene process (that is to say by depositing the tungsten into etched holes and then polishing the process).
  • the contacts thus produced and etched free are exposed to an oxidizing environment in a next process step.
  • This process step can be, for example, a wet chemical process, for example an oxidizing liquid such as H 2 0 2 .
  • this process can also be carried out by a dry chemical process, such as an oxygen plasma, through which the tungsten plugs are easily exposed to oxidation on the surface, or simply by thermal tempering of the sample in an oxygen-containing gas (furnace anneal, rapid thermal -Anneal).
  • a dry chemical process such as an oxygen plasma
  • oxygen plasma through which the tungsten plugs are easily exposed to oxidation on the surface
  • thermal tempering of the sample in an oxygen-containing gas oxygen-containing gas
  • Other options would be an electrode deposition or other energetically supported processes (light / microwaves etc.) to oxidize the tungsten bottom electrode.
  • the oxidized tungsten is in direct electrical contact with the tungsten bottom electrode and, in this arrangement, fulfills the property of an ion-conducting solid electrolyte.
  • the anode material is deposited. This can be silver, for example
  • CMP polishing process
  • This process can either take place by means of already known photo diffusion and / or can take place by a thermally activated diffusion of the silver or copper into the tungsten oxide. Further processing can be done using standard CMOS back-end-of-line (BEOL) processes.
  • BEOL back-end-of-line
  • FIG. 1 is a schematic and sectional view of a preferred embodiment of the memory cell according to the invention based on an ionic conductivity storage mechanism.
  • 2A-2G are schematic cross-sectional views showing various intermediate states which are achieved in a preferred embodiment of the production method according to the invention for a memory cell based on an ionic conductivity storage mechanism.
  • FIG. 1 is a schematic and sectional side view of an embodiment of the memory cell 1 according to the invention based on an ion conduction or ion conductivity storage mechanism.
  • a first material region 10 made of tungsten W is shown, which serves as the first, lower or bottom electrode 14 of the storage cell 1.
  • a second material region 20 made of tungsten oxide WOx is formed on the upper surface 10a of the first material region 10, that is to say the bottom electrode 14.
  • This is followed by a material area for the second, upper or top electrode 18 made of silver and / or copper such that the upper or top electrode 18 is in direct electrical and mechanical contact with the second material area 20 made of tungsten oxide, but not with the first, lower one or bottom electrode 14 or not with the first material area 10 made of tungsten W.
  • a lower connection 74 and an upper connection 78 for external determination of the storage state defined in the storage element 100 which is formed by the first material area 10 and by the second material area 20 or state of information.
  • FIGS. 2A to 2G explains the cascade for a manufacturing process according to the present invention, specifically on the basis of intermediate states which are shown in the form of schematic and sectional side views of corresponding material areas.
  • FIG. 2A shows how recesses 42 made in a first insulation region or insulating material region 40 with a planar surface 40a at predefined locations S are filled with the first material region 10 for the storage element 100 such that there is a flush combination of the surfaces 10a and 40a of the first material Reichs 10 of the memory element 100 and the first insulating material region 40 results.
  • the entire substructure consists, for example, of a fully processed FEOL and MOL structure, whereby, for example, Cl contacts made of tungsten are provided.
  • a second insulating material region 50 or a second insulation region 50 is then deposited on the common surfaces 40a and 10a of the first insulating material region 40 and of the first material region 10 of the storage element 100, again with a planar one Surface 50a.
  • This is implemented, for example, via an IMD-1 deposition, using, for example, SiO 2 , Si 3 N 4 , low-k IMD or the like.
  • recesses 50 are then made in the second insulation region 50 at the same predefined locations S above the first material region 10 for the memory element 100 in such a way that a
  • Part 10a 'of the surface 10a of the first material area 10 is exposed for the storage element 100, this partially exposed surface area is designated 10a' and is - in the example shown, but not necessarily - smaller than the original surface area 10a of the first material area 10 of the storage element 100 This is achieved, for example, by structuring the IMD using photoresist and RIE.
  • the second material region 20 is then formed from tungsten oxide WOx, the entire reduced free surface 10a ′ of the first material region 10 for the storage element 100 being covered, but the recess 52 not being completely filled vertically. This is achieved, for example, using a self-aligned Wox separation process using oxidative dry or wet chemical treatment.
  • the filling then takes place in the transition to the state in FIG. 2E, a material layer 18 ′ being formed for the bottom electrode 18.
  • the entire surface 50a of the second insulation region 50 is covered by the material layer, for example made of silver Ag or copper CU 18 ', such that the entire recess 52 of the second insulation region 50 is also filled.
  • the superfluous material of the material area 18 'for the bottom electrode 18 is then removed back to the surface 50a of the second insulation area 50 in a polishing step, so that this surface 50a is exposed again and the thus emerging second or upper
  • Bottom electrodes 18 with their surface 18a are flush with the surface 50a of the second insulation region 50.
  • This process can be carried out as a single or dual damascene process, which can mean the use as plug / electrode material or additionally the use for the wiring with Ag / Cu tracks.
  • an additional and protective insulation layer 90 is applied, by means of which the surfaces 50a and 80a of the second insulation region 50 or of the bottom electrode 18 are completely covered.
  • BEOL processing then takes place, for example metallization by deposition of further IMDs, etching of contact holes, filling of the contact holes and polishing, depending on the number of metal levels required, with subsequent final passivation and bond pad opening.
  • upper or top electrode 18 Second, upper or top electrode 18 'material area, material layer

Abstract

The invention relates to a storage location (1) having an ionic conduction storage mechanism and to a method for the production thereof. The central idea of the inventive storage location (1) and of the inventive production method consists of a corresponding ion-conductive storage element (100) being formed by bringing a first material area (10) made of tungsten (W) and a second material area (20) made of tungsten oxide (WOx) into mechanical and electrical contact with one another.

Description

Beschreibungdescription
Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren HerstellungStorage cell with ion-line storage mechanism and method for its production
Die Erfindung betrifft eine Speicherzelle mit oder auf der Grundlage eines Ionenleitungs- oder Ionenleitfähigkeitsspeichermechanismus gemäß dem Oberbegriff des unabhängigen Patentanspruchs 1, ein Verfahren zu deren Herstellung sowie eine Speichereinrichtung unter Verwendung der erfindungsgemäßen Speicherzelle.The invention relates to a memory cell with or on the basis of an ion conduction or ion conductivity storage mechanism according to the preamble of independent patent claim 1, a method for its production and a storage device using the memory cell according to the invention.
Bei der Weiterentwicklung moderner Speichertechnologien sind neben der Entwicklung von Speichermechanismen auf Basis elektronischer oder magnetischer Effekte auch so genannte Io- nenleitfähigkeits- oder Ionenleitungsspeichermechanismen entwickelt worden. Dabei werden unterschiedliche Informationsoder Speicherzustände der Speicherzelle über unterschiedliche Werte einer gegebenen elektrischen Leitfähigkeit eines ionenleit ähigen Speicherelements definierbar oder definiert, ableitbar, einschreibbar und/oder auslesbar. Das bedeutet, dass im Betrieb die unterschiedlichen Leitfähigkeiten verwendet werden, um Informationsinhalte darzustellen. Durch Modulation der Leitfähigkeit in einem Materialbereich können somit unterschiedliche Informationen dargestellt und nach ihrer Darstellung auch wieder abgerufen werden.In addition to the development of storage mechanisms based on electronic or magnetic effects, so-called ion conductivity or ion conduction storage mechanisms have also been developed in the further development of modern storage technologies. Different information or memory states of the memory cell can be defined or defined, derived, written and / or read out via different values of a given electrical conductivity of an ionically conductive memory element. This means that the different conductivities are used in the company to present information content. By modulating the conductivity in a material area, different information can thus be displayed and retrieved after it has been displayed.
Bei bekannten Speicherzellen, die auf einem Ionenleitfähig- keitsspeichermechanis us beruhen, werden häufig Materialien oder Materialkombinationen beim Aufbau der jeweiligen ionen- leitfähigen Speicherzelle oder des ionenleitfähigen Speicherelements verwendet, die zwar hinsichtlich ihrer Leitfähigkeit gut modulierbar oder schaltbar modulierbar sind, die jedoch bei der Herstellung und auch beim Betrieb insofern mit Schwierigkeiten behaftet sind, als ihre Eigenschaften nur in einem vergleichsweise moderaten Temperaturregime stabil sind. Das bedeutet, dass nach dem Ausbilden der ionenleitfähigen Speicherzelle sich bestimmte und bei üblichen CMOS-Prozessen übliche Verfahrensschritte, z. B.In the case of known memory cells which are based on an ion conductivity storage mechanism, materials or material combinations are often used in the construction of the respective ion-conductive memory cell or the ion-conductive memory element, which can be easily modulated or switched with regard to their conductivity, but which are produced and are also difficult to operate in that their properties are stable only in a comparatively moderate temperature regime. That means that after forming the ion conductive Memory cell certain and common process steps in conventional CMOS processes, z. B.
Hochtemperaturausheilungsschritte, auf die Eigenschaften der ionenleitfähigen Speicherelemente nachteilig auswirken können.High-temperature healing steps that can adversely affect the properties of the ion-conductive storage elements.
Es ist Aufgabe der vorliegenden Erfindung, eine Speicherzelle auf der Grundlage eines Ionenleitungsspeichermechanismus sowie ein Verfahren zu deren Herstellung bereitzustellen, bei welchen sich eine besonders gute thermische Stabilität des für den Ionenleitungsspeichermechanismus erantwortlichen Materialbereichs ergibt.It is an object of the present invention to provide a memory cell based on an ion-line storage mechanism and a method for its production, in which the material region responsible for the ion-line storage mechanism results in particularly good thermal stability.
Gelöst wird die Aufgabe bei einer Speicherzelle auf der Grundlage eines Ionenleitungsspeichermechanismus der eingangs erwähnten Art erfindungsgemäß mit den kennzeichnenden Merkmalen des unabhängigen Patentanspruchs 1. Ferner wird die Aufgabe auch durch ein Herstellungsverfahren für eine Speicherzelle auf der Grundlage eines Ionenleitungsspeicher- mechanismus mit den kennzeichnenden Merkmalen des Anspruchs 8 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Speicherzelle sowie des erfindungsgemäßen Herstellungsverfahrens sind jeweils Gegenstand der abhängigen Unteransprüche. Gelöst wird die Aufgabe ferner durch eine Speichereinrichtung mit den kennzeichnenden Merkmalen des unabhängigen Anspruchs 7.The object is achieved according to the invention in a memory cell based on an ion line storage mechanism of the type mentioned at the outset with the characterizing features of the independent patent claim 1. Furthermore, the object is also achieved by a production method for a memory cell based on an ion line storage mechanism having the characterizing features of the claim 8 solved. Advantageous developments of the memory cell according to the invention and of the production method according to the invention are the subject of the dependent subclaims. The object is further achieved by a storage device with the characterizing features of independent claim 7.
Erfindungsgemäß ist es vorgesehen, dass bei der Speicherzelle als ionenleitfähiges Speicherelement eine Anordnung aus einem ersten Materialbereich aus oder mit Wolfram und einem zweiten Materialbereich in mechanischem und elektrischem Kontakt mit dem ersten Materialbereich vorgesehen ist, dass der zweite Materialbereich aus oder mit einem Wolframoxid vorgesehen ist und dass der zweite Materialbereich oder ein Grenzflächen- oder Kontaktflächenbereich zwischen dem ersten und dem zweiten Materialbereich oder jeweils ein Teil davon als Festkörperelektrolyt aterialbereich oder als Teil davon ausgebildet und/oder vorgesehen ist.According to the invention, it is provided that in the case of the memory cell as an ion-conductive storage element, an arrangement of a first material area made of or with tungsten and a second material area in mechanical and electrical contact with the first material area is provided, that the second material area is made of or with a tungsten oxide and that the second material region or an interface or contact surface region between the first and the second material region or in each case a part thereof as Solid electrolyte aterial area or as part thereof is formed and / or provided.
Es ist somit eine grundlegende Idee der vorliegenden Erfindung, anstelle der bisher üblichen Materialanordnungen nunmehr eine Anordnung vorzusehen, die aus einer Kombination von oder mit Wolfram und von oder mit Wolframoxid besteht. Es ist bekannt, nämlich aus üblichen CMOS-Prozesstechniken, dass sowohl Wolfram als auch Wolframoxid hinsichtlich ihrer Eigenschaften bei den üblichen Prozessparametern undIt is therefore a basic idea of the present invention to provide an arrangement which consists of a combination of or with tungsten and of or with tungsten oxide instead of the material arrangements which have hitherto been customary. It is known, namely from conventional CMOS process techniques, that both tungsten and tungsten oxide have properties in the usual process parameters and
Prozesstemperaturen thermisch und/oder chemisch stabil sind. Erfindungsgemäß wird nun diese Stabilität im Zusammenhang mit der Tatsache ausgenutzt, dass die Kombination von Wolfram mit Wolframoxid zu einem Festkörperelektrolytmaterialbereich führt, wie er für lonenleitungs- oder lonenleitfähigkeits- speichermechanismen wesentlich ist. Dieser Effekt führt also dazu, dass eine Speicherzelle mit lonenleitungs- oder lonenleitfähigkeitsspeichermechanismus aufgebaut und strukturiert werden kann, ohne dass es besonderer Vorsichts- maßnahmen, z. B. zusätzlicher Barriereschichten oder dergleichen, bedarf. Dies erhöht die Stabilität der Speicherzelle und vereinfacht ihren Aufbau sowie das entsprechende Herstellungsverfahren.Process temperatures are thermally and / or chemically stable. According to the invention, this stability is now exploited in connection with the fact that the combination of tungsten with tungsten oxide leads to a solid electrolyte material region, as is essential for ion-conduction or ion-conductivity storage mechanisms. This effect therefore means that a memory cell with an ion conduction or ion conductivity storage mechanism can be constructed and structured without requiring special precautionary measures, e.g. B. additional barrier layers or the like. This increases the stability of the memory cell and simplifies its construction and the corresponding manufacturing process.
Bei einer vorteilhaften Ausgestaltungsform der erfindungsgemäßen Speicherzelle ist es vorgesehen, dass der erste Materialbereich mit einer ersten oder oberen Oberfläche ausgebildet ist und dass der zweite Materialbereich als abgeschiedener Materialbereich auf der ersten oder oberen Oberfläche des ersten Materialbereichs ausgebildet ist.In an advantageous embodiment of the memory cell according to the invention, it is provided that the first material area is formed with a first or upper surface and that the second material area is formed as a separated material area on the first or upper surface of the first material area.
Kerngedanke dieser Ausführungsform ist also, bei einem ersten vorgesehenen Materialbereich eine Oberfläche davon auszunutzen, um auf dieser Oberfläche den zweiten Materialbereich abzuscheiden. Dabei können sämtliche Abscheidetechniken zum Einsatz kommen. Alternativ ist es denkbar, dass gemäß einer anderen vorteilhaften Ausführungsform der erfindungsgemäßen Speicherzelle der erste Materialbereich ebenfalls mit einer ersten oder oberen Oberfläche ausgebildet ist und dass der zweite Materialbereich als chemisch, physikalisch und/oder chemisch/physikalisch umgewandelter Bereich oder Umwandlungsbereich ausgebildet ist. Im Gegensatz zu der oben beschriebenen Ausführungsform sind hier kein zusätzlicher Abscheidungsvorgang und keine zusätzliche Materialschicht nötig, sondern die zweite Materialschicht oder der zweite Materialbereich werden aus dem bereits vorhandenen ersten Materialbereich heraus entwickelt, nämlich durch chemische Umwandlung, durch physikalische Umwandlung und/oder durch chemisch/physikalische Umwandlung .The core idea of this embodiment is therefore to use a surface of a first intended material area in order to deposit the second material area on this surface. All separation techniques can be used. Alternatively, it is conceivable that, according to another advantageous embodiment of the memory cell according to the invention, the first material area is also formed with a first or upper surface and that the second material area is designed as a chemically, physically and / or chemically / physically converted area or conversion area. In contrast to the embodiment described above, no additional deposition process and no additional material layer are required here, but the second material layer or the second material area is developed from the already existing first material area, namely by chemical conversion, by physical conversion and / or by chemical / physical conversion.
Dies kann insbesondere im Rahmen des Umwandeins der Oberfläche des ersten Materialbereichs geschehen und/oder weiter vorzugsweise durch Ausbildung oder Vorsehen eines oxidierten Materialbereichs. Es bietet sich also insbesondere an, eine freigelegte Oberfläche des ersten Materialbereichs einem Oxidationsprozess zu unterziehen, wobei wiederum sämtliche bekannte Oxidationsvorgänge zunächst grundsätzlich zur Anwendung kommen können.This can take place in particular in the course of converting the surface of the first material area and / or further preferably by forming or providing an oxidized material area. It is therefore particularly expedient to subject an exposed surface of the first material region to an oxidation process, it again being possible in principle to use all known oxidation processes initially.
Bei einer weiteren alternativen oder zusätzlichenAnother alternative or additional
Ausführungsform der erfindungsgemäßen Speicherzelle ist es vorgesehen, dass der erste Materialbereich oder ein Teil davon als erste, untere oder Bottomelektrodeneinrichtung der Speicherzelle oder als Teil davon vorgesehen und/oder ausgebildet ist.Embodiment of the memory cell according to the invention it is provided that the first material area or a part thereof is provided and / or designed as a first, lower or bottom electrode device of the memory cell or as a part thereof.
Weiter alternativ oder zusätzlich ist es vorgesehen, dass eine zweite, obere oder Topelektrodeneinrichtung der Speicherzelle derart vorgesehen und/oder ausgebildet ist, dass diese in direktem mechanischen und elektrischen Kontakt steht mit dem zweiten Materialbereich und/oder dass kein direkter elektrischer oder mechanischer Kontakt zum ersten Materialbereich und/oder zur ersten unteren und/oder Botto elektrodeneinrichtung der Speicherzelle vorliegt. Das bedeutet, dass der zweite Materialbereich letztlich zwischen dem ersten Materialbereich und/oder der Bottomelektrode und der Topelektrode eingeschlossen und zwischen beiden in Kontakt gebracht wird. Grundsätzlich ist es aber auch denkbar, dass der elektrische und/oder mechanische Kontakt der Topelektrode mit dem zweiten Materialbereich nur indirekt erfolgt, nämlich über eine zusätzlich dazwischen vorgesehene weitere Materialschicht, diese ist dann vorzugsweise elektrisch leitfähig ausgebildet, um die Ionenleitfähigkeit des ionenleitfähigen Speicherelements zwischen der Topelektrodeneinrichtung und der Bottomelektrodeneinrichtung ermitteln zu können.Further alternatively or additionally, it is provided that a second, upper or top electrode device of the memory cell is provided and / or configured such that it is in direct mechanical and electrical contact with the second material area and / or that no direct electrical or mechanical contact with the first Material area and / or the first lower and / or botto electrode device of the memory cell is present. This means that the second material area is ultimately enclosed between the first material area and / or the bottom electrode and the top electrode and brought into contact between the two. In principle, however, it is also conceivable that the electrical and / or mechanical contact of the top electrode with the second material area takes place only indirectly, namely via an additional material layer additionally provided between them, which is then preferably designed to be electrically conductive in order to increase the ion conductivity of the ion-conductive storage element between the To be able to determine the top electrode device and the bottom electrode device.
In diesem Fall ist es vorgesehen, dass die zweite, obere oder Topelektrodeneinrichtung der Speicherzelle aus oder mit Silber und/oder aus oder mit Kupfer ausgebildet ist.In this case, it is provided that the second, upper or top electrode device of the memory cell is made from or with silver and / or from or with copper.
Ein weiterer Aspekt der vorliegenden Erfindung, ist die Schaffung einer Speichereinrichtung mit einer Mehrzahl Speicherzellen, wobei diese Speicherzellen erfindungsgemäß die erfindungsgemäßen Speicherzellen auf der Grundlage eines Ionenleitungsspeichermechanisrnus sind. Ein weiterer Aspekt der vorliegenden Erfindung ist die Bereitstellung eines Herstellungsverfahrens für die erfindungsgemäße Speicherzelle auf der Grundlage eines IonenleitfähigkeitsSpeichermechanismus .Another aspect of the present invention is the creation of a memory device with a plurality of memory cells, these memory cells according to the invention being the memory cells according to the invention based on an ion-line storage mechanism. Another aspect of the present invention is to provide a production method for the memory cell according to the invention based on an ionic conductivity storage mechanism.
Bei dem erfindungsgemäßen Herstellungsverfahren für eine Speicherzelle mit lonenleitungs- oder lonenleitfähigkeitsspeichermechanismus ist es vorgesehen, dass als ionenleitfähiges Speicherelement eine Anordnung aus einem ersten Materialbereich aus oder mit Wolfram und einem zweiten Materialbereich in mechanischem und elektrischemIn the production method according to the invention for a memory cell with an ionic line or ionic conductivity storage mechanism, it is provided that an arrangement of a first material area made of or with tungsten and a second material area in mechanical and electrical terms is used as the ionic conductive memory element
Kontakt mit dem ersten Materialbereich vorgesehen wird, dass der zweite Materialbereich aus oder mit einem Wolframoxid vorgesehen wird und dass der zweite Materialbereich oder ein Grenzflächen- oder Kontaktflächenbereich zwischen dem ersten und dem zweiten Materialbereich oder jeweils ein Teil davon als Festkörperelektrolytmaterialbereich oder als Teil davon ausgebildet und/oder vorgesehen wird.Contact with the first material area is provided that the second material area is made of or with a tungsten oxide is provided and that the second material region or an interface or contact surface region between the first and the second material region or in each case a part thereof is designed and / or provided as a solid electrolyte material region or as part thereof.
Bei einer vorteilhaften Ausführungsform des erfindungsgemäßen Herstellungsverfahrens ist es vorgesehen, dass der erste Materialbereich mit einer ersten oder oberen Oberfläche ausgebildet wird und dass der zweite Materialbereich als abgeschiedener Materialbereich auf der ersten oder oberen Oberfläche des ersten Materialbereichs ausgebildet wird.In an advantageous embodiment of the manufacturing method according to the invention, it is provided that the first material area is formed with a first or upper surface and that the second material area is formed as a deposited material area on the first or upper surface of the first material area.
Bei einer alternativen Ausführungsform des erfindungsgemäßen Herstellungsverfahrens ist es vorgesehen, dass der erste Materialbereich mit einer ersten oder oberen Oberfläche ausgebildet wird und dass der zweite Materialbereich als chemisch, physikalisch und/oder chemisch/physikalisch umgewandelter Bereich oder Umwandlungsbereich ausgebildet wird, insbesondere durch Umwandeln des Bereichs der ersten oder oberen Oberfläche des ersten Materialbereichs und/oder als oxidierter Materialbereich.In an alternative embodiment of the manufacturing method according to the invention, it is provided that the first material area is formed with a first or upper surface and that the second material area is formed as a chemically, physically and / or chemically / physically converted area or conversion area, in particular by converting the area the first or upper surface of the first material area and / or as an oxidized material area.
Ferner ist es alternativ oder zusätzlich vorgesehen, dass der der erste Materialbereich oder ein Teil davon als erste, untere oder Bottomelektrodeneinrichtung der Speicherzelle oder als Teil davon vorgesehen und/oder ausgebildet wird.Furthermore, it is alternatively or additionally provided that the first material area or a part thereof is provided and / or designed as a first, lower or bottom electrode device of the memory cell or as a part thereof.
Ferner alternativ oder zusätzlich ist es vorgesehen, dass eine zweite, obere oder Topelektrodeneinrichtung derFurthermore, alternatively or additionally, it is provided that a second, upper or top electrode device of the
Speicherzelle derart vorgesehen und/oder ausgebildet wird, dass diese in direktem mechanischen und elektrischen Kontakt steht mit dem zweiten Materialbereich und/oder dass kein elektrischer oder mechanischer Kontakt zum ersten Materialbereich und/oder zur ersten, unteren oderMemory cell is provided and / or designed such that it is in direct mechanical and electrical contact with the second material area and / or that no electrical or mechanical contact with the first material area and / or with the first, lower or
Bottomelektrodeneinrichtung der Speicherzelle vorliegt. In diesem Fall ist es vorgesehen, dass die zweite, obere oder Topelektrodeneinrichtung der Speicherzelle aus oder mit Silber und/oder aus oder mit Kupfer ausgebildet wird.Bottom electrode device of the memory cell is present. In this case it is provided that the second, upper or top electrode device of the memory cell is made of or with silver and / or out of or with copper.
Zur Ausbildung der erfindungsgemäßen Speicherzelle auf der Grundlage eines lonenleitfähigkeitsspeicher echanismus sind viele verschiedene Variationen grundlegender CMOS- Prozesskonzepte denkbar.Many different variations of basic CMOS process concepts are conceivable for forming the memory cell according to the invention on the basis of an ion conductivity memory mechanism.
Besonders vorteilhaft ist es, wenn der erste Materialbereich, die erste, untere oder Bottomelektrodeneinrichtung, der zweite Materialbereich und/oder die zweite obere oder Topelektrodeneinrichtung der Speicherzelle in einem elektrisch isolierenden Materialbereich oder in einer Abfolge elektrisch isolierender Materialbereiche ausgebildet wird.It is particularly advantageous if the first material area, the first, lower or bottom electrode device, the second material area and / or the second upper or top electrode device of the memory cell is formed in an electrically insulating material area or in a sequence of electrically insulating material areas.
Dabei ist es denkbar, dass zunächst ein erster elektrisch isolierender Materialbereich ausgebildet wird, dass dann an einer definierten Stelle eine Ausnehmung im ersten elektrisch isolierenden Materialbereich ausgebildet wird und dass dann die Ausnehmung mit dem ersten Materialbereich für das Speicherelement gefüllt wird, insbesondere mittels einer Damascene-Technik und/oder insbesondere derart, dass der erste elektrisch isolierende Materialbereich und der erste Materialbereich für das Speicherelement an ihren Oberflächen bündig abschließen, insbesondere planar.It is conceivable that first a first electrically insulating material area is formed, that a recess is then formed at a defined point in the first electrically insulating material area and that the recess is then filled with the first material area for the storage element, in particular by means of a damascene. Technology and / or in particular in such a way that the first electrically insulating material area and the first material area for the memory element are flush on their surfaces, in particular planar.
In diesem Fall ist es dann von Vorteil, wenn ein zweiter elektrisch isolierender Materialbereich auf der gemeinsamen Oberfläche des ersten Materialbereichs des Speicherelements und des ersten elektrisch isolierenden Materialbereichs ausgebildet wird, dass dann, insbesondere selbstjustierend oder selbstjustiert, oberhalb der Oberfläche des ersten Materialbereichs des Speicherelements eine Ausnehmung im zweiten elektrisch isolierenden Materialbereich derart ausgebildet wird, dass dadurch höchstens die Oberfläche des ersten Materialbereichs - vorzugsweise aber nur ein Teil davon - freigelegt wird.In this case, it is advantageous if a second electrically insulating material area is formed on the common surface of the first material area of the storage element and the first electrically insulating material area, that then, in particular self-adjusting or self-aligned, above the surface of the first material area of the storage element Recess is formed in the second electrically insulating material area such that at most the surface of the first material area - but preferably only part of it - is exposed.
Dabei ist es dann ferner vorteilhaft, wenn auf dem - insbesondere gesamten - freigelegten Teil der Oberfläche des ersten Materialbereichs des Speicherelements die zweite Materialschicht des Speicherelements ausgebildet wird, insbesondere in selbstjustierter oder selbstjustierender Form und/oder insbesondere in die Ausnehmung vertikal nur teilweise füllender Form.It is then also advantageous if the second material layer of the storage element is formed on the - in particular the entire - exposed part of the surface of the first material area of the storage element, in particular in a self-aligned or self-adjusting form and / or in particular in the recess which is only partially filling vertically.
Ferner ist es vorgesehen, dass dann in vorteilhafter Weise auf dem zweiten Materialbereich des 'Speicherelements die zweite, obere oder Topelektrodeneinrichtung ausgebildet wird, insbesondere mittels einer Damascene-Technik.It is further provided that the second, upper or top electrode device is then advantageously formed on the second material area of the storage element, in particular by means of a damascene technique.
Diese und weitere Vorteile und Aspekte der vorliegenden Erfindung werden auch anhand der nachstehenden Bemerkungen weiter verdeutlicht:These and other advantages and aspects of the present invention are further illustrated by the following comments:
Die Integration eines nichtflüchtigen Speichers, basierend auf dem resistiven Schalten eines ionenleitenden Elements (Festkörperelektrolytzelle) , ist extrem schwierig in einen Standard-CMOS-Prozess zu realisieren. Das ist darin begrün- det, dass die bisher für den Festkörperelektrolyten vorgeschlagenen Materialien, welche im wesentlichen Chalcoge- nide sind, wie z.B. Ge-Se oder Ge-S darstellen, keine ausreichend hohe thermische Stabilität aufweisen und die Auswirkung dieser Materialien auf die elektrischen Eigenschaften von CMOS Transistoren nicht bekannt ist. Dies ist relevant, da die Diffusionskonstanten von den neuen Materialien in Si und Si02, die in den bisher vorgeschlagenen Materialkombinationen vorkommen, nicht genau untersucht worden sind.The integration of a non-volatile memory, based on the resistive switching of an ion-conducting element (solid electrolyte cell), is extremely difficult to implement in a standard CMOS process. This is due to the fact that the materials previously proposed for the solid-state electrolyte, which are essentially chalcogenides, such as Ge-Se or Ge-S, do not have a sufficiently high thermal stability and the effect of these materials on the electrical properties of CMOS transistors is not known. This is relevant since the diffusion constants of the new materials in Si and Si0 2 , which occur in the material combinations previously proposed, have not been examined in detail.
Eine bekannte Lösung des geschilderten Problems besteht darin, das Festkörperelektrolytmaterial geeignet mittels Diffusionsbarrieren einzukapseln. Als Diffusionsbarrieren kommen Materialien bzw. Materialkombinationen in Frage, die als Standarddiffusionsbarrieren im CMOS-Prozess zum Einsatz kommen, wie z.B. Ti/TiN oder Ta/TaN. Im Allgemeinen sind diese Materialien aber nicht geeignet, gleichzeitig alsA known solution to the problem described is to use the solid electrolyte material in a suitable manner Encapsulate diffusion barriers. Diffusion barriers can be materials or combinations of materials that are used as standard diffusion barriers in the CMOS process, such as Ti / TiN or Ta / TaN. In general, however, these materials are not suitable, at the same time as
Elektrode zu dienen. Weiterhin bieten die Chalcogenide keine ausreichende Temperaturstabilität, um einen vollständigen CMOS-Prozess zu überstehen, da während der Metallisierung und während der Back-End-Of-Line Prozessierung, für die gewöhnlich ein wasserstoffhaltiger 430°C anneal vorgesehen ist, zu hohe Temperaturen benötigt werden, die zu einer Kristallisation des Chalcogenids führen würden. Durch eine Kristallisation werden bekannte Fest'körperelektrolyt- Ionenleiter-Speicherzellen allerdings funktionsuntüchtig, da das Chalcogenid die lonenleitereigenschaften verliert und die Zelle nicht mehr schaltbar ist. Zudem besitzen die Chalcogenide in der derzeit bekannten Form den Nachteil, dass sie für sehr schnelle Schaltvorgänge sehr hohe Spannungen »IV benötigen.Serve electrode. Furthermore, the chalcogenides do not offer sufficient temperature stability to survive a complete CMOS process, since excessive temperatures are required during the metallization and during the back-end-of-line processing, for which a hydrogen-containing 430 ° C. is usually provided that would lead to crystallization of the chalcogenide. However, known solid-state electrolyte ion conductor memory cells become inoperable as a result of crystallization, since the chalcogenide loses the ion conductor properties and the cell can no longer be switched. In addition, the chalcogenides in the currently known form have the disadvantage that they require very high voltages »IV for very fast switching operations.
Im Rahmen dieser Erfindung wird vorgeschlagen, Wolframoxid für das Festkörperelektrolytmaterial zu benutzen. Wolframoxid ist ein Isolator und kann bei geeignetem Schichtabscheidungsprozess ebenfalls lonenleitereigenschaften aufweisen. In einer bevorzugten Ausführung dieser Erfindung kann das Wolframoxid direkt auf eine Wolframelektrode abgeschieden werden. Diese Integrationsmethode kann dann in einem so genannten selbstjustiertem Prozess ablaufen, so dass anschließend keine Rückätzung oder Planarisierung des Wolframoxids stattzufinden braucht. Durch eine selbstjustierte Abscheidung oder Bildung des Wolframoxids entsteht das ionenleitfähige Elektrolytmaterial nur direkt an der Grenzfläche zum Wolfram.In the context of this invention, it is proposed to use tungsten oxide for the solid electrolyte material. Tungsten oxide is an insulator and, with a suitable layer deposition process, can also have ion conductor properties. In a preferred embodiment of this invention, the tungsten oxide can be deposited directly on a tungsten electrode. This integration method can then take place in a so-called self-aligned process, so that subsequently no etching back or planarization of the tungsten oxide has to take place. The ion-conductive electrolyte material only forms directly at the interface to the tungsten through self-aligned deposition or formation of the tungsten oxide.
Durch diesen Schritt ist es möglich, auf die extrem schwierige Integration von Chalcogenidmaterialien zu verzichten, da Wolfram und Wolframoxid zu Standardmaterialien im CMOS zäh- len. Gleichzeitig kann in der geschilderten bevorzugten Ausführung die Fehljustierung der Elektrolyt-Lithographie-Ebene auf untere Ebenen reduziert werden, so dass die Zellgröße reduziert wird.This step makes it possible to dispense with the extremely difficult integration of chalcogenide materials, since tungsten and tungsten oxide are tough materials in CMOS. len. At the same time, in the preferred embodiment described, the misalignment of the electrolyte lithography level can be reduced to lower levels, so that the cell size is reduced.
Kern der Erfindung ist, beim ionenleitenden Elektrolytmaterial für die nichtflüchtige Speicherzelle Wolframoxid zu verwenden. Dabei wird das Wolframoxid z. B. direkt auf W-Elektroden abgeschieden bzw. gebildet, und es kann ein Standard-CMOS-Prozess als Basis vorausgesetzt werden. In diesem CMOS-Integrationsansatz existieren Wolfram- Bottomelektroden-Strukturen, die beispielsweise mittels eines Standard-Damascene-Prozesses (also durch Abscheidung des Wolframs in geätzte Löcher und anschließenden Polierprozess) hergestellt worden sind. Diese so hergestellten und freigeätzten Kontakte werden in einem nächsten Prozess- Schritt einer oxidierenden Umgebung ausgesetzt. Dieser Prozessschritt kann beispielsweise ein nasschemischer Prozess sein, also beispielsweise eine oxidierende Flüssigkeit wie H202. Alternativ kann dieser Prozess auch durch einen trockenchemischen Prozess realisiert werden, wie etwa durch ein Sauerstoff-Plasma, durch das die Wolframplugs oberflächlich leicht einer Oxidation ausgesetzt werden, oder einfach durch thermisches Anlassen der Probe in einem sauerstoffhaltigem Gas (Ofen-Anneal, Rapid-Thermal-Anneal) . Weitere Möglichkeiten wären eine Elektrodeposition oder anderweitig energetisch unterstütze Prozesse (Licht/Mikrowellen etc.), um die Wolframbottomelektrode zu oxidieren.The essence of the invention is to use tungsten oxide in the ion-conducting electrolyte material for the non-volatile memory cell. The tungsten oxide is z. B. deposited or formed directly on W electrodes, and a standard CMOS process can be assumed as a basis. In this CMOS integration approach, tungsten bottom electrode structures exist which have been produced, for example, by means of a standard damascene process (that is to say by depositing the tungsten into etched holes and then polishing the process). The contacts thus produced and etched free are exposed to an oxidizing environment in a next process step. This process step can be, for example, a wet chemical process, for example an oxidizing liquid such as H 2 0 2 . Alternatively, this process can also be carried out by a dry chemical process, such as an oxygen plasma, through which the tungsten plugs are easily exposed to oxidation on the surface, or simply by thermal tempering of the sample in an oxygen-containing gas (furnace anneal, rapid thermal -Anneal). Other options would be an electrode deposition or other energetically supported processes (light / microwaves etc.) to oxidize the tungsten bottom electrode.
Das oxidierte Wolfram steht in direktem elektrischem Kontakt zur Wolframbottomelektrode und erfüllt in dieser Anordnung die Eigenschaft eines ionenleitenden Festkörperelektrolyten. Im Anschluss an den Wolframoxidabscheideprozess wird das Ano- denmaterial abgeschieden. Dies kann beispielsweise SilberThe oxidized tungsten is in direct electrical contact with the tungsten bottom electrode and, in this arrangement, fulfills the property of an ion-conducting solid electrolyte. After the tungsten oxide deposition process, the anode material is deposited. This can be silver, for example
(Ag) oder Kupfer (Cu) sein. Anschließend wird das Anodenmaterial in einem Polierprozess (CMP) strukturiert und aktiviert, d.h. in das Wolframoxid eingetrieben. Dieser Prozess kann entweder mittels bereits bekannter Photodiffusion ablaufen und/oder durch eine thermisch aktivierte Diffusion des Silbers oder Kupfers in das Wolframoxid geschehen. Die wei- tere Prozessierung kann mittels Standard-CMOS-Back-End-Of- Line (BEOL) Prozessen geschehen.(Ag) or copper (Cu). The anode material is then structured and activated in a polishing process (CMP), ie driven into the tungsten oxide. This process can either take place by means of already known photo diffusion and / or can take place by a thermally activated diffusion of the silver or copper into the tungsten oxide. Further processing can be done using standard CMOS back-end-of-line (BEOL) processes.
Nachfolgend wird die Erfindung anhand bevorzugter Ausführungsformen auf der Grundlage der beigefügten Zeichnung näher erläutert.The invention is explained in more detail below on the basis of preferred embodiments on the basis of the attached drawing.
Nachfolgend bezeichnen identische Bezugszeichen strukturelle und funktional gleiche oder gleich wirkende Elemente und Komponenten. Nicht bei jedem Auftreten wird eine detaillierte Beschreibung angegeben.In the following, identical reference symbols designate elements and components that are structurally and functionally identical or have the same effect. A detailed description is not provided for every occurrence.
Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen näher erläutert.The invention is explained in more detail below with the aid of a schematic drawing based on preferred embodiments.
Fig. 1 ist eine schematische und geschnittene Ansicht einer bevorzugten Ausführungsform der erfindungsgemäßen Speicherzelle auf der Grundlage eines lonenleitfähigkeitsspeicher- mechanismus.1 is a schematic and sectional view of a preferred embodiment of the memory cell according to the invention based on an ionic conductivity storage mechanism.
Fig. 2A - 2G sind schematische Querschittsansichten, die verschiedene Zwischenzustände zeigen, die bei einer bevorzugten Ausführungsform des erfin- dungsgemäßen Herstellungsverfahrens für eine Speicherzelle auf Grundlage eines Ionenleit- fähigkeitsspeichermechanismus erreicht werden.2A-2G are schematic cross-sectional views showing various intermediate states which are achieved in a preferred embodiment of the production method according to the invention for a memory cell based on an ionic conductivity storage mechanism.
Im Folgenden werden hinsichtlich ihrer Struktur und/oder Funktion ähnliche oder äquivalente Elemente mit demselben Bezugszeichen bezeichnet. Eine detaillierte Beschreibung erfolgt nicht in jedem Fall ihres Auftretens.The following are similar or equivalent elements with the same in terms of their structure and / or function Reference numerals. A detailed description is not given in every case of their occurrence.
Fig. 1 ist eine schematische und geschnittene Seitenansicht einer Ausführungsform der erfindungsgemäßen Speicherzelle 1 auf der Grundlage eines lonenleitungs- oder Ionenleitfähig- keitsspeichermechanismus .1 is a schematic and sectional side view of an embodiment of the memory cell 1 according to the invention based on an ion conduction or ion conductivity storage mechanism.
Dargestellt sind ein erster Materialbereich 10 aus Wolfram W, welcher als erste, untere oder Bottomelektrode 14 der Spei- cherzelle 1 dient. Auf der oberen Oberfläche 10a des ersten Materialbereichs 10, also der Bottomelektrode 14, ist ein zweiter Materialbereich 20 aus Wolframoxid WOx ausgebildet. Daran schließt sich ein Materialbereich für die zweite, obere oder Topelektrode 18 aus Silber und/oder Kupfer derart an, dass die obere oder Topelektrode 18 in direktem elektrischen und mechanischen Kontakt steht mit dem zweiten Materialbereich 20 aus Wolframoxid, nicht jedoch mit der ersten, unteren oder Bottomelektrode 14 bzw. nicht mit dem ersten Materialbereich 10 aus Wolfram W. Dargestellt sind auch ein unterer Anschluss 74 und ein oberer Anschluss 78 zur externen Ermittelung des im Speicherelement 100, welches gebildet wird vom ersten Materialbereich 10 und vom zweiten Materialbereich 20, definierten Speicherzustand oder Informationszustand.A first material region 10 made of tungsten W is shown, which serves as the first, lower or bottom electrode 14 of the storage cell 1. A second material region 20 made of tungsten oxide WOx is formed on the upper surface 10a of the first material region 10, that is to say the bottom electrode 14. This is followed by a material area for the second, upper or top electrode 18 made of silver and / or copper such that the upper or top electrode 18 is in direct electrical and mechanical contact with the second material area 20 made of tungsten oxide, but not with the first, lower one or bottom electrode 14 or not with the first material area 10 made of tungsten W. Also shown are a lower connection 74 and an upper connection 78 for external determination of the storage state defined in the storage element 100, which is formed by the first material area 10 and by the second material area 20 or state of information.
Die Abfolge der Fig. 2A bis 2G erläutert die Kaskade für einen Herstellungsvorgang gemäß der vorliegenden Erfindung, und zwar anhand von Zwischenzuständen, die in Form schemati- scher und geschnittener Seitenansichten entsprechender Mate- rialbereiche dargestellt sind.The sequence of FIGS. 2A to 2G explains the cascade for a manufacturing process according to the present invention, specifically on the basis of intermediate states which are shown in the form of schematic and sectional side views of corresponding material areas.
In Fig. 2A ist gezeigt, wie in einem ersten Isolationsbereich oder isolierenden Materialbereich 40 mit einer planaren Oberfläche 40a an vordefinierten Stellen S eingebrachte Ausneh- mungen 42 mit dem ersten Materialbereich 10 für das Speicherelement 100 derart gefüllt sind, dass sich eine bündige Kombination der Oberflächen 10a und 40a des ersten Materialbe- reichs 10 des Speicherelements 100 und des ersten isolierenden Materialbereichs 40 ergibt. Der gesamte Unterbau besteht zum Beispiel aus einer fertig prozessierten FEOL- und MOL- Struktur, wobei zum Beispiel Cl-Kontakte aus Wolfram vorgesehen sind.FIG. 2A shows how recesses 42 made in a first insulation region or insulating material region 40 with a planar surface 40a at predefined locations S are filled with the first material region 10 for the storage element 100 such that there is a flush combination of the surfaces 10a and 40a of the first material Reichs 10 of the memory element 100 and the first insulating material region 40 results. The entire substructure consists, for example, of a fully processed FEOL and MOL structure, whereby, for example, Cl contacts made of tungsten are provided.
Im Übergang zu dem in Fig. 2B gezeigten Zustand wird dann ein zweiter isolierender Materialbereich 50 oder ein zweiter Isolationsbereich 50 auf den gemeinsamen Oberflächen 40a und 10a des ersten isolierenden Materialbereichs 40 und des ersten Materialbereichs 10 des Speicherelements 100 abgeschieden, und zwar ebenfalls wieder mit planarer Oberfläche 50a. Dies wird zum Beispiel über eine IMD-1- Abscheidung realisiert, wobei beispielsweise Si02, Si3N4, low- k-IMD oder dergleichen verwendet werden.In the transition to the state shown in FIG. 2B, a second insulating material region 50 or a second insulation region 50 is then deposited on the common surfaces 40a and 10a of the first insulating material region 40 and of the first material region 10 of the storage element 100, again with a planar one Surface 50a. This is implemented, for example, via an IMD-1 deposition, using, for example, SiO 2 , Si 3 N 4 , low-k IMD or the like.
Im Übergang zum Zustand der Fig. 2C werden dann an den nämlichen vordefinierten Stellen S oberhalb des ersten Materialbereichs 10 für das Speicherelement 100 Ausnehmungen 50 im zweiten Isolationsbereich 50 derart eingebracht, dass einIn the transition to the state of FIG. 2C, recesses 50 are then made in the second insulation region 50 at the same predefined locations S above the first material region 10 for the memory element 100 in such a way that a
Teil 10a' der Oberfläche 10a des ersten Materialbereichs 10 für das Speicherelement 100 freigelegt wird, dieser teilweise freigelegte Oberflächenbereich wird mit 10a' bezeichnet und ist - im gezeigten Beispiel, aber nicht notwendigerweise - kleiner als der ursprüngliche Oberflächenbereich 10a des ersten Materialbereichs 10 des Speicherelements 100. Dies wird zum Beispiel über eine Strukturierung des IMD mittels Photolack und RIE realisiert.Part 10a 'of the surface 10a of the first material area 10 is exposed for the storage element 100, this partially exposed surface area is designated 10a' and is - in the example shown, but not necessarily - smaller than the original surface area 10a of the first material area 10 of the storage element 100 This is achieved, for example, by structuring the IMD using photoresist and RIE.
Im Übergang zum Zustand der Fig. 2D folgt dann die Ausbildung des zweiten Materialbereichs 20 aus Wolframoxid WOx, wobei die gesamte reduzierte freie Oberfläche 10a' des ersten Materialbereichs 10 für das Speicherelement 100 bedeckt wird und wobei aber die Ausnehmung 52 vertikal nicht vollständig gefüllt wird. Dies wird zum Beispiel über einen selbstjustierten Wox-Abscheideprozess über oxidative trocken- oder nasschemische Behandlung realisiert. Die Füllung geschieht dann im Übergang zum Zustand der Fig. 2E, wobei eine Materialschicht 18' für die Bottomelektrode 18 ausgebildet wird. Dabei wird zunächst durch die Materialschicht - z.B. aus Silber Ag oder Kupfer CU - 18' die gesamte Oberfläche 50a des zweiten Isolationsbereichs 50 derart abgedeckt, dass auch die gesamte Ausnehmung 52 des zweiten Isolationsbereichs 50 gefüllt ist.In the transition to the state of FIG. 2D, the second material region 20 is then formed from tungsten oxide WOx, the entire reduced free surface 10a ′ of the first material region 10 for the storage element 100 being covered, but the recess 52 not being completely filled vertically. This is achieved, for example, using a self-aligned Wox separation process using oxidative dry or wet chemical treatment. The filling then takes place in the transition to the state in FIG. 2E, a material layer 18 ′ being formed for the bottom electrode 18. First, the entire surface 50a of the second insulation region 50 is covered by the material layer, for example made of silver Ag or copper CU 18 ', such that the entire recess 52 of the second insulation region 50 is also filled.
Im Übergang zu dem in Fig. 2F gezeigten Zustand erfolgt dann im Rahmen eines Polierschritts das Abtragen des überflüssigen Materials des Materialbereichs 18' für die Bottomelektrode 18 zurück bis auf die Oberfläche 50a des zweiten Isolationsbereichs 50, so dass diese Oberfläche 50a erneut freigelegt wird und die somit entstehenden zweiten oder oberenIn the transition to the state shown in FIG. 2F, the superfluous material of the material area 18 'for the bottom electrode 18 is then removed back to the surface 50a of the second insulation area 50 in a polishing step, so that this surface 50a is exposed again and the thus emerging second or upper
Bottomelektroden 18 mit ihrer Oberfläche 18a mit der Oberfläche 50a des zweiten Isolationsbereichs 50 bündig abschließen. Dieser Vorgang kann als Single oder dual Damasceneprozess ausgeführt werden, das kann die Verwendung als Plug- /Elektrodenmaterial oder zusätzlich die Verwendung für die Verdrahtung mikttels Ag/Cu-Bahnen bedeuten.Bottom electrodes 18 with their surface 18a are flush with the surface 50a of the second insulation region 50. This process can be carried out as a single or dual damascene process, which can mean the use as plug / electrode material or additionally the use for the wiring with Ag / Cu tracks.
Es folgen dann weitere Prozessierungsschritte, wobei z. B. im Übergang zu dem in Fig. 2G gezeigten Zustand eine zusätzliche und schützende Isolationsschicht 90 aufgebracht wird, durch welche die Oberflächen 50a und 80a des zweiten Isolationsbereichs 50 bzw. der Bottomelektrode 18 vollständig bedeckt werden.Further processing steps then follow, z. B. in transition to the state shown in FIG. 2G, an additional and protective insulation layer 90 is applied, by means of which the surfaces 50a and 80a of the second insulation region 50 or of the bottom electrode 18 are completely covered.
Ferner erfolgt dann die weitere BEOL-Prozessierung, z.B. eine Metallisierung durch Abscheidung von weiteren IMDs, Ätzen von Kontaktlöchern, Füllen der Kontaktlöcher und Polieren, je nach Anzahl der benötigten Metallebenen, mit anschließender final passivation und Bondpadöffnung. BezugszeichenlisteFurthermore, further BEOL processing then takes place, for example metallization by deposition of further IMDs, etching of contact holes, filling of the contact holes and polishing, depending on the number of metal levels required, with subsequent final passivation and bond pad opening. LIST OF REFERENCE NUMBERS
1 Erfindungsgemäße Speicherzelle1 Memory cell according to the invention
10 Erster Materialbereich 10a Oberfläche, Oberflächenbereich10 First material area 10a surface, surface area
10a' Reduzierter Oberflächenbereich, reduzierte Oberfläche10a 'Reduced surface area, reduced surface
14 Erste, untere oder Bottomelektrode14 First, lower or bottom electrode
18 Zweite, obere oder Topelektrode 18' Materialbereich, Materialschicht18 Second, upper or top electrode 18 'material area, material layer
18a Oberflächenbereich18a surface area
20 Zweiter Materialbereich20 Second material area
20a Oberflächenbereich20a surface area
40 Erster isolierender Materialbereich, erster Isolationsbereich40 First isolating material area, first isolating area
40a Oberflächenbereich40a surface area
42 Ausnehmung42 recess
50 Zweiter isolierender Materialbereich, zweiter Isolationsbereich 50a Oberflächenbereich50 Second insulating material area, second insulation area 50a surface area
52 Ausnehmung52 recess
74, 78 Anschluss, Kontakt74, 78 connection, contact
90 Isolationsbereich90 isolation area
100 Speicherelement100 storage element
BEOL Back-End-of-LineBEOL back-end-of-line
Cl elektrischer Kontakt hinunter auf Metall-1- verdrahtungCl electrical contact down on metal 1 wiring
FEOL Front-End-of-Line IMD Inter Metal DielectricFEOL Front-End-of-Line IMD Inter Metal Dielectric
MOL Mid-of-Line MOL mid-of-line

Claims

Patentansprüche claims
1. Speicherzelle, mit einem lonenleitungs- oder IonenleitfähigkeitsSpeichermechanismus, bei welcher unterschiedliche Informations- oder Speicherzustände über unterschiedliche Werte einer elektrischen Leitfähigkeit eines ionenleitfähigen Speicherelements (100) definierbar oder definiert, ableitbar, einschreibbar und/oder auslesbar sind, d a d u r c h g e k e n n z e i c h n e t ,1. memory cell, with an ion conduction or ion conductivity storage mechanism, in which different information or storage states can be defined or defined, derived, written and / or read out via different values of an electrical conductivity of an ion conductive storage element (d a d u r c h g e k e n n z e i c h n e t,
- dass als ionenleitfähiges Speicherelement (100) eine 'Anordnung aus einem ersten Materialbereich (10) aus oder mit Wolfram (W) und einem zweiten Materialbereich (20) in mechanischem und elektrischem Kontakt mit dem ersten Materialbereich (10) vorgesehen ist,- that there is provided in mechanical and electrical contact with the first material region (10) as an ion-conductive storage element (100) is a 'arrangement of a first material region (10), or tungsten (W) and a second material portion (20),
- dass der zweite Materialbereich (20) aus oder mit einem Wolframoxid (WOx) vorgesehen ist und- That the second material region (20) made of or with a tungsten oxide (WOx) is provided and
- dass der zweite Materialbereich (20) oder ein Grenzflächen- oder Kontaktflächenbereich (K) zwischen dem ersten und dem zweiten Materialbereich (10, 20) oder jeweils ein Teil davon als Festkörperelektrolytmaterialbereich oder als Teil davon ausgebildet und/oder vorgesehen ist.- That the second material region (20) or an interface or contact surface region (K) between the first and the second material region (10, 20) or in each case a part thereof is designed and / or provided as a solid electrolyte material region or as part thereof.
2. Speicherzelle nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t ,2. Memory cell according to claim 1, d a d u r c h g e k e n n z e i c h n e t,
- dass der erste Materialbereich (10) mit einer ersten oder oberen Oberfläche (10a) ausgebildet ist, und- That the first material region (10) is formed with a first or upper surface (10a), and
- dass der zweite Materialbereich (20) als abgeschiedener Materialbereich auf der ersten oder oberen Oberfläche (10a) des ersten Materialbereichs (10) ausgebildet ist.- That the second material area (20) is formed as a deposited material area on the first or upper surface (10a) of the first material area (10).
3. Speicherzelle nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , - dass der erste Materialbereich (10) mit einer ersten oder oberen Oberfläche (10a) ausgebildet ist und - dass der zweite Materialbereich (20) als chemisch, physikalisch und/oder chemisch/physikalisch umgewandelter Bereich oder Umwandlungsbereich ausgebildet ist, insbesondere als umgewandelter Bereich oder Umwandlungsbereich des Be- reichs der ersten oder oberen Oberfläche (10a) des ersten Materialbereichs (10) und/oder als oxidierter Materialbereich .3. Memory cell according to claim 1, characterized in that - the first material region (10) is formed with a first or upper surface (10a) and - That the second material area (20) is designed as a chemically, physically and / or chemically / physically converted area or conversion area, in particular as a converted area or conversion area of the area of the first or upper surface (10a) of the first material area (10) and / or as an oxidized material area.
4. Speicherzelle nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass der erste Materialbereich (10) oder ein Teil davon als erste, untere oder Bottomelektrodeneinrichtung (14) der Speicherzelle (1) oder als Teil davon vorgesehen und/oder ausgebildet ist.4. Memory cell according to one of the preceding claims, that the first material area (10) or a part thereof is provided and / or designed as a first, lower or bottom electrode device (14) of the memory cell (1) or as a part thereof.
5. Speicherzelle nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t ,5. Memory cell according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t,
- dass eine zweite, obere oder Topelektrodeneinrichtung (18) der Speicherzelle (1) derart vorgesehen und/oder ausge- bildet ist,- That a second, upper or top electrode device (18) of the memory cell (1) is provided and / or designed in such a way that
- dass diese in direktem mechanischen und elektrischen Kontakt steht mit dem zweiten Materialbereich (20) und/oder dass kein direkter elektrischer oder mechanischer Kontakt zum ersten Materialbereich (10) und/oder zur ersten, unteren oder Bottomelektrodeneinrichtung (14) der Speicherzelle (1) vorliegt.- That this is in direct mechanical and electrical contact with the second material area (20) and / or that no direct electrical or mechanical contact with the first material area (10) and / or with the first, lower or bottom electrode device (14) of the memory cell (1) is present.
6. Speicherzelle nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , dass die zweite, obere oder Topelektrodeneinrichtung (18) der Speicherzelle (1) aus oder mit Silber (Ag) und/oder aus oder mit Kupfer (Cu) ausgebildet ist.6. The memory cell as claimed in claim 5, so that the second, upper or top electrode device (18) of the memory cell (1) is made of or with silver (Ag) and / or out of or with copper (Cu).
7. Speichereinrichtung mit einer Mehrzahl Speicherzellen (1), nach einem der Ansprüche 1 bis 6. 7. Memory device with a plurality of memory cells (1) according to one of claims 1 to 6.
8. Verfahren zum Herstellen einer Speicherzelle mit einem lonenleitungs- oder lonenleitfähgikeitsmechanismus, bei welcher unterschiedliche Informations- oder Speicherzustände über unterschiedliche Werte einer elektrischen Leitfähigkeit eines ionenleitfähigen Speicherelements (100) definierbar oder definiert, ableitbar, einschreibbar und/oder auslesbar sind, d a d u r c h g e k e n n z e i c h n e t ,8.Method for producing a memory cell with an ion conduction or ion conductivity mechanism, in which different information or storage states can be defined or defined, derived, written and / or read out via different values of an electrical conductivity of an ion-conductive storage element (100), that is, can be read, written and / or read out, that is,
- dass als ionenleitfähiges Speicherelement (100) eine An- Ordnung aus einem ersten Materialbereich (10) aus oder mit Wolfram (W) und einem zweiten Materialbereich (20) in mechanischem und elektrischem Kontakt mit dem ersten' Materialbereich (10) vorgesehen wird,- that there is provided in mechanical and electrical contact with the first 'region of material (10) as an ion-conductive storage element (100) a check-order of a first material region (10), or tungsten (W) and a second material portion (20),
- dass der zweite Materialbereich (20) aus oder mit einem Wolframoxid (WOx) vorgesehen wird und- That the second material region (20) made of or with a tungsten oxide (WOx) is provided and
- dass der zweite Materialbereich (20) oder ein Grenzflächenoder Kontaktflächenbereich (K) zwischen dem ersten und dem zweiten Materialbereich (10, 20) oder jeweils ein Teil davon als Festkörperelektrolytmaterialbereich oder als Teil davon ausgebildet und/oder vorgesehen wird.- That the second material region (20) or an interface or contact surface region (K) between the first and the second material region (10, 20) or in each case a part thereof is formed and / or provided as a solid electrolyte material region or as part thereof.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t ,9. The method according to claim 8, d a d u r c h g e k e n n z e i c h n e t,
- dass der erste Materialbereich (10) mit einer ersten oder oberen Oberfläche (10a) ausgebildet wird und- That the first material region (10) is formed with a first or upper surface (10a) and
- dass der zweite Materialbereich (20) als abgeschiedener Materialbereich der ersten oder oberen Oberfläche (10a) des ersten Materialbereichs (10) ausgebildet wird.- That the second material area (20) is formed as a separated material area of the first or upper surface (10a) of the first material area (10).
10. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t ,10. The method according to claim 8, d a d u r c h g e k e n n z e i c h n e t,
- dass der erste Materialbereich (10) mit einer ersten oder oberen Oberfläche (10a) ausgebildet wird und- That the first material region (10) is formed with a first or upper surface (10a) and
- dass der zweite Materialbereich (20) als chemisch, phy- sikalisch und/oder chemisch/physikalisch umgewandelter Bereich oder Umwandlungsbereich ausgebildet wird, insbesondere als umgewandelter Bereich oder Umwandlungsbereich des Bereichs der ersten oder oberen Oberfläche (10a) des ersten Materialbereichs (10) und/oder als oxidierter Materialbereich.- That the second material area (20) is designed as a chemically, physically and / or chemically / physically converted area or conversion area, in particular as a converted area or Conversion area of the area of the first or upper surface (10a) of the first material area (10) and / or as an oxidized material area.
11. Verfahren nach einem Ansprüche 8 bis 10, d a d u r c h g e k e n n z e i c h n e t , dass der erste Materialbereich (10) oder ein Teil davon als erste, untere oder Bottomelektrodeneinrichtung (14) der Speicherzelle (1) oder als Teil davon vorgesehen und/oder ausge- bildet wird.11. The method according to any one of claims 8 to 10, so that the first material area (10) or a part thereof is provided and / or formed as the first, lower or bottom electrode device (14) of the memory cell (1) or as a part thereof.
12. Verfahren nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t ,12. The method according to any one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t,
- dass eine zweite, obere oder Topelektrodeneinrichtung (18) der Speicherzelle (1) derart vorgesehen und/oder ausgebildet wird,- That a second, upper or top electrode device (18) of the memory cell (1) is provided and / or designed in such a way that
- dass diese in direktem mechanischen und elektrischen Kontakt steht mit dem zweiten Materialbereich (20) und/oder dass kein direkter elektrischer oder mechanischer Kontakt zum ersten Materialbereich (10) und/oder zur ersten unteren oder Bottomelektrodeneinrichtung (14) der Speicherzelle vorliegt .- That this is in direct mechanical and electrical contact with the second material area (20) and / or that there is no direct electrical or mechanical contact with the first material area (10) and / or with the first lower or bottom electrode device (14) of the memory cell.
13. Verfahren nach Anspruch 12, d a d u r c h g e k e n n z e i c h n e t , dass die zweite, obere oder Topelektrodeneinrichtung (18) der Speicherzelle (1) aus oder mit Silber (Ag) und/oder aus oder mit Kupfer (Cu) ausgebildet wird.13. The method as claimed in claim 12, so that the second, upper or top electrode device (18) of the memory cell (1) is formed from or with silver (Ag) and / or from or with copper (Cu).
14. Verfahren nach einem der Ansprüche 8 bis 13, d a d u r c h g e k e n n z e i c h n e t , dass der erste Materialbereich (10) und/oder die erste, untere oder Bottomelektrodeneinrichtung (14), der zweite Materialbereich (20) und/oder die zweite obere oder Topelektrodeneinrichtung (18) der Speicherzelle (1) in einem elektrisch isolierenden Materialbereich (40, 50) oder in einer Abfolge elektrisch isolierender Materialbereiche (40, 50) ausgebildet wird. 14. The method according to any one of claims 8 to 13, characterized in that the first material region (10) and / or the first, lower or bottom electrode device (14), the second material region (20) and / or the second upper or top electrode device (18) the memory cell (1) is formed in an electrically insulating material region (40, 50) or in a sequence of electrically insulating material regions (40, 50).
15. Verfahren nach Anspruch 14, d a d u r c h g e k e n n z e i c h n e t ,15. The method according to claim 14, d a d u r c h g e k e n n z e i c h n e t,
- dass ein erster elektrisch isolierender Materialbereich (40) ausgebildet wird,- that a first electrically insulating material region (40) is formed,
- dass an einer definierten Stelle (S) eine Ausnehmung (42) eingebracht wird und- That a recess (42) is made at a defined point (S) and
- dass die Ausnehmung (42) dann mit dem ersten Materialbereich (10) gefüllt wird, insbesondere mittels einer Damas- cene-Technik und/oder insbesondere derart, dass der erste elektrisch isolierende Materialbereich (40) und der erste Materialbereich (10) mit ihren Oberflächen (10a, 40a) bündig abschließend ausgebildet werden, insbesondere planar .- That the recess (42) is then filled with the first material area (10), in particular by means of a damascene technique and / or in particular such that the first electrically insulating material area (40) and the first material area (10) with their Surfaces (10a, 40a) are formed to be flush, in particular planar.
16. Verfahren nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t ,16. The method according to claim 15, d a d u r c h g e k e n n z e i c h n e t,
- dass dann ein zweiter elektrisch isolierender Materialbereich (50) auf den Oberflächen (10a, 40a) des ersten Materialbereichs (10) und des ersten elektrisch isolierenden Materialbereichs (40) ausgebildet wird,that a second electrically insulating material region (50) is then formed on the surfaces (10a, 40a) of the first material region (10) and the first electrically insulating material region (40),
- dass dann, insbesondere selbstjustierend oder selbstjustiert, oberhalb der Oberfläche (10a) des ersten Materialbereichs (10) eine Ausnehmung (52) im zweiten elektrisch isolierenden Materialbereich (50) derart ausgebildet wird,- then, in particular self-adjusting or self-adjusting, a recess (52) is formed in the second electrically insulating material area (50) above the surface (10a) of the first material area (10),
- dass dadurch höchstens die Oberfläche (10a) des ersten Materialbereichs (10) - vorzugsweise aber nur zu einem Teil (10a') davon - freigelegt wird.- That thereby at most the surface (10a) of the first material area (10) - but preferably only a part (10a ') thereof - is exposed.
17. Verfahren nach Anspruch 16, d a d u r c h g e k e n n z e i c h n e t , dass dann auf dem - insbesondere gesamten - freigelegten Teil (10a') der Oberfläche (10a) des ersten Materialbereichs (10) der zweite Materialbereich (20) ausgebildet wird, insbesondere in selbstjustierter oder selbstjustierender Form und/oder insbesondere in die Ausnehmung (52) des zweiten elektrisch isolierenden Materialbereichs (50) vertikal nur teilweise füllender Form.17. The method according to claim 16, characterized in that then on the - in particular the entire - exposed part (10a ') of the surface (10a) of the first material region (10) of the second material region (20) is formed, in particular in a self-adjusted or self-adjusting form and / or in particular in the recess (52) of the second electrically insulating material area (50) vertically only partially filling shape.
18. Verfahren nach Anspruch 17, d a d u r c h g e k e n n z e i c h n e t , dass dann auf dem zweiten Materialbereich (20) die zweite, obere oder Topelektrodeneinrichtung (18) ausgebildet wird, insbesondere mittels einer Damascene-Technik. 18. The method as claimed in claim 17, so that the second, upper or top electrode device (18) is then formed on the second material region (20), in particular by means of a damascene technique.
PCT/DE2004/002016 2003-09-11 2004-09-10 Storage location having an ionic conduction storage mechanism and method for the production thereof WO2005024839A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10342026A DE10342026A1 (en) 2003-09-11 2003-09-11 Memory cell with ion conduction storage mechanism and method for its production
DE10342026.6 2003-09-11

Publications (1)

Publication Number Publication Date
WO2005024839A1 true WO2005024839A1 (en) 2005-03-17

Family

ID=34258569

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/002016 WO2005024839A1 (en) 2003-09-11 2004-09-10 Storage location having an ionic conduction storage mechanism and method for the production thereof

Country Status (2)

Country Link
DE (1) DE10342026A1 (en)
WO (1) WO2005024839A1 (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2421116A (en) * 2004-11-10 2006-06-14 Samsung Electronics Co Ltd Cross-point nonvolatile memory devices using binary metal oxide layer as data storage material layer, and methods of fabricating the same
EP1753045A1 (en) * 2005-08-08 2007-02-14 Infineon Technologies AG Method for fabricating an integrated device comprising a structure with a solid electrolyte
WO2009005699A1 (en) * 2007-06-29 2009-01-08 Sandisk 3D, Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7524722B2 (en) 2006-10-12 2009-04-28 Macronix International Co., Ltd. Resistance type memory device and fabricating method and operating method thereof
EP2099070A1 (en) * 2006-12-19 2009-09-09 Fujitsu Limited Process for producing resistance change device
EP2099071A1 (en) * 2006-12-19 2009-09-09 Fujitsu Limited Resistance change device and process for producing the same
US7700398B2 (en) 2005-08-05 2010-04-20 Infineon Technologies Ag Method for fabricating an integrated device comprising a structure with a solid electrolyte
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
CN101226771B (en) * 2007-01-19 2011-05-11 旺宏电子股份有限公司 Multilevel-cell memory structures employing multi-memory layers and manufacturing method
US7960224B2 (en) 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
CN101779306B (en) * 2007-08-09 2012-06-20 索尼株式会社 Memory device
US8227782B2 (en) 2006-12-19 2012-07-24 Fujitsu Limited Resistance change element and method of manufacturing the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8461564B2 (en) 2007-06-11 2013-06-11 Macronix International Co., Ltd. Memory devices having an embedded resistance memory with metal-oxygen compound
US8722469B2 (en) 2006-10-04 2014-05-13 Macronix International Co., Ltd. Memory cell and process for manufacturing the same
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945257A (en) * 1987-07-28 1990-07-31 Maxdem Incorporated Electrically settable resistance device
US20020190289A1 (en) * 2001-05-11 2002-12-19 Harshfield Steven T. PCRAM memory cell and method of making same
US20030067798A1 (en) * 1999-03-29 2003-04-10 Yong Chen Configurable nanoscale crossbar electronic circuits made by electrochemical reaction
US20030155602A1 (en) * 2001-08-13 2003-08-21 Coatue Corporation Memory device
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60130586T2 (en) * 2001-08-13 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale CELL
WO2003058638A1 (en) * 2002-01-03 2003-07-17 Axon Technologies Corporation Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945257A (en) * 1987-07-28 1990-07-31 Maxdem Incorporated Electrically settable resistance device
US20030067798A1 (en) * 1999-03-29 2003-04-10 Yong Chen Configurable nanoscale crossbar electronic circuits made by electrochemical reaction
US20020190289A1 (en) * 2001-05-11 2002-12-19 Harshfield Steven T. PCRAM memory cell and method of making same
US20030155602A1 (en) * 2001-08-13 2003-08-21 Coatue Corporation Memory device
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2421116B (en) * 2004-11-10 2007-03-21 Samsung Electronics Co Ltd Cross-point nonvolatile memory devices using binary metal oxide layer as data storage material layer and methods of fabricating the same
GB2421116A (en) * 2004-11-10 2006-06-14 Samsung Electronics Co Ltd Cross-point nonvolatile memory devices using binary metal oxide layer as data storage material layer, and methods of fabricating the same
US7535035B2 (en) 2004-11-10 2009-05-19 Samsung Electronics Co., Ltd. Cross-point nonvolatile memory devices using binary metal oxide layer as data storage material layer and methods of fabricating the same
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US8687410B2 (en) 2005-05-09 2014-04-01 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7700398B2 (en) 2005-08-05 2010-04-20 Infineon Technologies Ag Method for fabricating an integrated device comprising a structure with a solid electrolyte
EP1753045A1 (en) * 2005-08-08 2007-02-14 Infineon Technologies AG Method for fabricating an integrated device comprising a structure with a solid electrolyte
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US8592792B2 (en) 2006-03-31 2013-11-26 Sandisk 3D Llc Heterojunction device comprising a semiconductor oxide and a resistivity-switching oxide or nitride
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US8227787B2 (en) 2006-03-31 2012-07-24 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US8722469B2 (en) 2006-10-04 2014-05-13 Macronix International Co., Ltd. Memory cell and process for manufacturing the same
US7524722B2 (en) 2006-10-12 2009-04-28 Macronix International Co., Ltd. Resistance type memory device and fabricating method and operating method thereof
KR101187374B1 (en) 2006-12-19 2012-10-02 후지쯔 가부시끼가이샤 Resistance change device and process for producing the same
EP2099071A4 (en) * 2006-12-19 2011-01-19 Fujitsu Ltd Resistance change device and process for producing the same
EP2099070A4 (en) * 2006-12-19 2011-01-19 Fujitsu Ltd Process for producing resistance change device
EP2099070A1 (en) * 2006-12-19 2009-09-09 Fujitsu Limited Process for producing resistance change device
US8106377B2 (en) 2006-12-19 2012-01-31 Fujitsu Limited Resistance change element and method of manufacturing the same
US8533938B2 (en) 2006-12-19 2013-09-17 Fujitsu Limited Method of manufacturing resistance change element
KR101188198B1 (en) 2006-12-19 2012-10-09 후지쯔 가부시끼가이샤 Resistance change element and method for manufacturing the same
US8227782B2 (en) 2006-12-19 2012-07-24 Fujitsu Limited Resistance change element and method of manufacturing the same
EP2099071A1 (en) * 2006-12-19 2009-09-09 Fujitsu Limited Resistance change device and process for producing the same
CN101226771B (en) * 2007-01-19 2011-05-11 旺宏电子股份有限公司 Multilevel-cell memory structures employing multi-memory layers and manufacturing method
US7960224B2 (en) 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
US8461564B2 (en) 2007-06-11 2013-06-11 Macronix International Co., Ltd. Memory devices having an embedded resistance memory with metal-oxygen compound
US8697487B2 (en) 2007-06-11 2014-04-15 Macronix International Co., Ltd. Memory device manufacturing method with memory element having a metal-oxygen compound
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8373150B2 (en) 2007-06-29 2013-02-12 Sandisk 3D, Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8173486B2 (en) 2007-06-29 2012-05-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
WO2009005699A1 (en) * 2007-06-29 2009-01-08 Sandisk 3D, Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8809114B2 (en) 2007-06-29 2014-08-19 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8816315B2 (en) 2007-06-29 2014-08-26 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8913417B2 (en) 2007-06-29 2014-12-16 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
CN101779306B (en) * 2007-08-09 2012-06-20 索尼株式会社 Memory device
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current

Also Published As

Publication number Publication date
DE10342026A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
WO2005024839A1 (en) Storage location having an ionic conduction storage mechanism and method for the production thereof
DE102007004639B4 (en) A method of manufacturing a solid electrolyte storage device and solid electrolyte storage device
DE10297115B4 (en) Multi-layered phase change memory, in particular memory cell and method for the production
DE10339070B4 (en) Production method for a lateral phase change memory
DE102005005938B4 (en) Resistive memory element with shortened erase time, method of manufacture and memory cell arrangement
DE102008063429B4 (en) Setting the configuration of a multi-gate transistor by controlling individual lands
DE112011103278B4 (en) Electronic fuse and programmed electronic fuse
DE102005001253A1 (en) Memory cell arrangement for solid electrolyte memory cells has lower electrode and upper electrode and activated solid electrolyte material area between them as memory material area and whole of material area is coherently designed
DE19727232A1 (en) Analog semiconductor component and method for its production
DE102005018344B4 (en) Manufacturing method for reconfigurable compound
DE10128482A1 (en) Production of a semiconductor memory comprises forming edge regions in an insulating region using a spacer element after forming the recess to expose the surface region of an access electrode arrangement
DE19829300A1 (en) Capacitor for ferroelectric memory device
DE102007035611A1 (en) Method of manufacturing an integrated circuit, integrated circuit and memory module
WO2005096378A1 (en) Electronic switching circuit arrangement
DE102009055439A1 (en) Semiconductor device with semiconductor-based e-fuses with better programming efficiency through increased metal agglomeration and / or cavitation
DE102004031135A1 (en) Resistive semiconductor element based on a solid-state ion conductor
DE102008031309B4 (en) Semiconductor device and method of making the same
DE102004011431B4 (en) Method for producing a non-volatile semiconductor memory
DE112006000307T5 (en) Semiconductor device and method and device for its production
DE102006020179B4 (en) Semiconductor resistance memory device and manufacturing method
DE69836947T2 (en) Connection between MOS transistor and capacitance
DE69728205T2 (en) Manufacturing method of interconnections in an integrated circuit
DE10314595B4 (en) Method for producing transistors of different conduction type and different packing density in a semiconductor substrate
DE102007046956A1 (en) Integrated circuits; Method for manufacturing an integrated circuit and memory module
DE19747589A1 (en) Nonvolatile memory device

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase