WO2005055325A1 - トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置 - Google Patents

トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置 Download PDF

Info

Publication number
WO2005055325A1
WO2005055325A1 PCT/JP2004/018051 JP2004018051W WO2005055325A1 WO 2005055325 A1 WO2005055325 A1 WO 2005055325A1 JP 2004018051 W JP2004018051 W JP 2004018051W WO 2005055325 A1 WO2005055325 A1 WO 2005055325A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
gate insulating
film
insulating film
electrode
Prior art date
Application number
PCT/JP2004/018051
Other languages
English (en)
French (fr)
Inventor
Toshihide Tsubata
Toshinori Sugihara
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US10/595,640 priority Critical patent/US7557416B2/en
Publication of WO2005055325A1 publication Critical patent/WO2005055325A1/ja
Priority to US12/474,353 priority patent/US7893509B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors

Definitions

  • the present invention relates to an improvement in a transistor, and more particularly to a measure for improving reliability in a case where the transistor is continuously driven at a relatively high temperature for a long time.
  • Amorphous silicon nitride films formed by CVD Chemical Vapor Deposition
  • CVD Chemical Vapor Deposition
  • the NF Use a cleaning gas such as CF or SF to clean the inside of the deposition chamber of a CVD system.
  • Patent Document 1 describes that the concentration of fluorine contained in the semiconductor film is suppressed to 1.0 ⁇ 10 19 atoms ms cm 3 or less. Further, as a means for suppressing the fluorine concentration, it is described that a residual plasma is removed by generating hydrogen plasma after cleaning the inside of a film formation chamber. By suppressing the concentration of fluorine contained in the semiconductor film, an increase in the shift amount of the threshold voltage when the substrate is operated for 10 minutes at a substrate temperature of 25.0 ⁇ 3.0 ° C. It is said that it is possible to improve the reliability of the transistor by suppressing it.
  • Patent Document 1 JP-A-2002-329869 (page 2, FIG. 1)
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2003-124469 (Page 2, FIG. 1)
  • the present invention has been made in view of the above points, and a main object of the present invention is to provide a transistor which suppresses deterioration in characteristics due to fluorine contained in a thin film constituting the transistor.
  • the purpose is to provide excellent reliability even when driven at high temperatures for a long time.
  • the present invention focuses on a gate insulating film of a transistor, and adjusts the concentration of fluorine contained in the gate insulating film to 1 ⁇ 10 2 ° a tom S / C m 3 or less, More preferably, IX
  • the gate insulating film is formed using a CVD apparatus
  • an electrode in a film forming chamber of the CVD apparatus is used.
  • the pole surface is a non-porous layer.
  • carrier traps due to fluorine at the gate insulating film interface in contact with the semiconductor film are reduced, and the on-current characteristics of the transistor are improved.
  • the fluorine ions in the gate insulating film are reduced, and the threshold characteristics of the transistor are reduced. Not only is improved, but also excellent reliability is obtained even when driven for a long time under relatively high temperature.
  • fluorine is formed on a porous layer (for example, formed by anodizing protection film treatment) on an electrode surface in the film formation chamber. Since the root cause of the residue can be eliminated, the occurrence of transistor defects due to insufficient fluorine removal due to variations in processing conditions is compared to the case where the residual fluorine is removed using hydrogen plasma. That is, the decrease in yield can be suppressed.
  • the transistor is a field-effect transistor.
  • the gate insulating film is an amorphous silicon nitride film. Further, it is preferable that the gate insulating film is formed by a CVD method. Further, the above transistor is suitable for use as a switching element for a pixel electrode portion in a liquid crystal display device.
  • the content fluorine concentration in the gate insulating film of the transistor, 1 X 10 20 ato ms / cm 3 or less, more preferably by the following 1 X 10 19 atoms / cm 3 good Not only can the initial characteristics be obtained, but also the reliability can be improved even when the device is driven continuously at a relatively high temperature for a long time, such as a liquid crystal display device.
  • FIG. 1 is a cross-sectional view schematically showing an overall configuration of a field-effect thin film transistor according to an embodiment of the present invention.
  • FIG. 2 is a schematic diagram showing an overall configuration of a CVD apparatus used for forming a gate insulating film.
  • FIG. 3 is a cross-sectional view schematically showing a configuration of an anode surface in a film forming chamber of a CVD apparatus.
  • FIG. 4 is a diagram schematically showing a configuration of an anode surface in a film forming chamber of a conventional CVD apparatus.
  • FIG. 5 is a characteristic diagram showing a relationship between a concentration of fluorine contained in a gate insulating film and a threshold voltage of a transistor.
  • FIG. 6 is a characteristic diagram showing a relationship between a concentration of fluorine contained in a gate insulating film and an on-current characteristic of a transistor.
  • FIG. 1 schematically shows a cross section of a field-effect thin film transistor according to the present embodiment.
  • This transistor is used, for example, as a switching element for a pixel electrode portion in a liquid crystal display device.
  • the above-described transistor includes a strong insulating substrate (1) such as glass, for example, and a gate electrode (2) made of Ta, Al, Mo, or the like is formed on the substrate (1).
  • a gate electrode (2) made of Ta, Al, Mo, or the like is formed on the substrate (1).
  • a gate insulating film (3) made of, for example, an amorphous silicon nitride film is formed to a thickness of, for example, 4000 A over substantially the entire surface of the substrate (1).
  • an amorphous silicon semiconductor film (4) as a semiconductor film is formed to a thickness of, for example, 2000A, centering on a portion corresponding to the gate electrode (2).
  • an n + amorphous silicon semiconductor film (5) as a semiconductor film different from the amorphous silicon semiconductor film (4) is formed by doping with phosphorus.
  • a gate electrode (2) is formed on the substrate (1) by patterning.
  • the film forming chamber was cleaned with NF gas,
  • a gate insulating film (3) is formed. Thereafter, a first semiconductor film for obtaining an amorphous silicon semiconductor film (4) and a second semiconductor film for obtaining an n + amorphous silicon semiconductor film (5) are formed. Thereafter, the laminated film including the first and second semiconductor films is patterned into an island shape, and first, an amorphous silicon semiconductor film (4) is formed.
  • a source electrode (6) and a drain electrode (7) are formed on a predetermined portion of the gate insulating film (3) and on the laminated film. Then, the second semiconductor film is separated and etched using the patterns of the source electrode (6) and the drain electrode (7) to form an n + amorphous silicon semiconductor film (5). Thus, a field-effect thin film transistor is completed.
  • an aluminum anode (52) having a number of gas supply holes (51) is arranged in the film forming chamber (50). Unlike the conventional case, the surface of the anode (52) is not subjected to the anodic oxidation protective film treatment, and is schematically shown in FIG. Layer (70) is exposed in a solid state.
  • the surface of the aluminum layer (70) is formed on the surface of the aluminum layer (70) by anodizing the anodized protective film (61). Is formed, and since the anodized protective film (61) is porous, fluorine is absorbed in the pores, and immediately after the fluorine is absorbed, a large amount is formed in the film forming chamber (51) after cleaning. Causes fluorine to remain.
  • the surface of the anode (52) is By making it powerful, that is, by not forming the conventional anodized protective film (61) on the surface of the aluminum layer (70), the above-mentioned root cause is eliminated.
  • a new non-porous layer is formed on the surface of the aluminum layer (70).
  • a high-frequency power source [RF power source] is used.
  • output 1000 W of] the flow rate of the gas is 3LZmin [However, 1. 013 X 10 5 Pa, 0 ° C ] was subjected to a Wataru connexion hydrogen plasma treatment for 60 seconds with the proviso that, a gate insulating film (3) was 3 ⁇ 10 2 ° atomsZcm 3 .
  • a value of 7 ⁇ 10 18 -1 ⁇ 10 19 atoms / cm 3 was constantly obtained under the same conditions.
  • the semiconductor film is an amorphous silicon semiconductor film (4) and n
  • the present invention can also be applied to a transistor in which the semiconductor film is a single layer.
  • the gate insulating film (3) is an amorphous silicon nitride film.
  • the present invention relates to the case where the gate insulating film (3) is made of, for example, amorphous silicon
  • the present invention can also be applied to transistors other than the amorphous silicon nitride film, such as an amorphous silicon film and an amorphous silicon oxide film.
  • the concentration of fluorine contained in the gate insulating film (3) is reduced.
  • the surface of the positive electrode (52) of (50) is made of a non-porous layer.
  • means for reducing the concentration of force-containing fluorine other means are not particularly limited, and other means may be appropriately employed. Can be.
  • the plasma CVD method is used to form the gate insulating film (3) of the transistor. It can be applied when using sputtering such as putter and reactive sputtering, and even in the case of CVD, the gate insulating film can be formed by a method other than plasma CVD, such as thermal CVD or optical CVD. It can be applied to a transistor on which a film is formed. Further, in the above embodiment, the case of a transistor used for a switching element for a pixel electrode portion in a liquid crystal display device has been described. However, the present invention is not limited to a transistor used for other purposes. Can also be applied.
  • the characteristic diagram of FIG. 5 shows the initial characteristics between the concentration of fluorine contained in the gate insulating film and the threshold voltage of the transistor.
  • the characteristic diagram of FIG. 6 shows the concentration of fluorine contained in the gate insulating film and the transistor. The initial characteristics between the on-current characteristics and the on-current characteristics of the transistors are shown.
  • the initial transistor characteristics are good when the concentration of fluorine contained is 1 X 10 2 atoms / cm 3 or less, more preferably 1 X 1 O 19 atoms / cm 3 or less.
  • the present invention is applicable to general transistors, and is particularly suitable for transistors that are driven for a long time at a relatively high temperature, such as those used as switching elements for pixel electrodes in liquid crystal display devices. It is.

Abstract

　成膜された膜中の含有フッ素に起因する特性低下を抑えるようにしたトランジスタにおいて、ゲート絶縁膜（３）中の含有フッ素濃度を、１×１０20ａｔｏｍｓ／ｃｍ3 以下に抑えるようにする。これにより、比較的高い温度の下で長時間に亘って駆動される場合でも、優れた信頼性が得られるようになる。

Description

明 細 書
トランジスタおよびそのゲート絶縁膜の成膜に用いる CVD装置
技術分野
[0001] 本発明は、トランジスタの改良に関し、特に比較的高い温度の下で長時間に亘つて 連続駆動される場合の信頼性を改善する対策に関する。
背景技術
[0002] 一般に、ソース電極およびドレイン電極と、ゲート電極と、これらソース ·ドレイン電極 およびゲート電極間に配置された半導体膜およびゲート絶縁膜とを少なくとも備えて なる電界効果型トランジスタにおいて、前記ゲート絶縁膜として、 CVD法 (Chemical Vapor Deposition )などにより成膜されたアモルファスシリコン窒化膜を備えるようにし たものは、優れたオン電流特性,オフ電流特性を有することから、近年では、液晶表 示装置などのスイッチング素子としても使用されている。
[0003] ところで、 CVD装置を用いてゲート絶縁膜などの薄膜を成膜する場合には、 CVD 装置のメンテナンス性向上〖こよる稼働率向上を実現すべく、或る成膜サイクル毎に N F , CF , SFなどのクリーニングガスを用いて CVD装置の成膜室内部をタリーニン
3 4 6
グすることが行われる。その際に、クリーニングガスの一成分であるフッ素が成膜室内 に残留し、成膜される膜中に取り込まれると、トランジスタ特性を著しく低下させるとい う難点がある。
[0004] これに対し、特許文献 1には、前記半導体膜の含有フッ素濃度を、 1. 0 X 1019ato msZcm3以下に抑えることが記載されている。また、フッ素濃度を抑える手段として は、成膜室内のクリーニング後に、水素プラズマを発生させることで、残留フッ素を除 去するようにすることが記載されている。そして、半導体膜の含有フッ素濃度を抑える ようにすることで、基板温度が 25. 0± 3. 0°Cの条件下で 10分間に亘つて動作させ たときの閾値電圧のシフト量の増大を抑えてトランジスタの信頼性を改善することがで きるとされている。
[0005] 尚、トランジスタを構成する半導体膜やゲート絶縁膜などの薄膜以外の薄膜中のフ ッ素濃度を低減するようにしたものとして、例えば、特許文献 2に記載されているよう に、トランジスタと絶縁基板との間に絶縁基板保護膜としてのシリコン酸ィ匕膜が配置さ れる場合に、プラズマ CVD法により成膜した a— Si膜に加熱したガスを吹き付けてシリ コン酸ィ匕膜に酸化させるようにすることで、前記シリコン酸ィ匕膜中のフッ素濃度を 1 X 1019atoms/cm3以下、好ましくは l X 1018atoms/cm3以下に抑えるようにしたも のもある。
特許文献 1 :特開 2002-329869号公報 (第 2頁，図 1)
特許文献 2：特開 2003— 124469号公報 (第 2頁，図 1)
発明の開示
発明が解決しょうとする課題
[0006] し力しながら、上記特許文献 1のものでは、 25°C程度という比較的低い温度の下で 、し力も 10分間という短期駆動時の評価であることから、液晶表示装置の画素電極 部に対するスイッチング素子としてのトランジスタのように、比較的高い温度 (例えば、 80°C程度）の下で長時間（数時間から数十時間のオーダー）に亘つて連続的に駆動 される場合においても優れた信頼性を示すことができるカゝ否かは不明である。
[0007] また、水素プラズマ処理により成膜室内の残留フッ素を除去するという方法では、そ の処理条件によっては、十分な効果が得られない場合があり、したがって、成膜室内 の良好な特性を安定して維持することが難しい。
[0008] 本発明は、斯カる諸点に鑑みてなされたものであり、その主な目的は、トランジスタ を構成する薄膜中の含有フッ素に起因する特性低下を抑えるようにしたトランジスタ において、比較的高い温度の下で長時間に亘つて駆動される場合でも、優れた信頼 '性が得られるようにすることにある。
課題を解決するための手段
[0009] 上記の目的を達成すベぐ本発明は、トランジスタのゲート絶縁膜に着目し、このゲ ート絶縁膜の含有フッ素濃度を、 1 X 102°atomS/Cm3以下、さらに望ましくは、 I X
1019atoms/cm3以下に抑えるようにするものである。
[0010] また、ゲート絶縁膜が CVD装置を用いて成膜される場合に、上記のように含有フッ 素濃度の低減を実現する具体的な手段としては、 CVD装置の成膜室において、電 極表面を非多孔質層とするものである。 [0011] これにより、半導体膜と接するゲート絶縁膜界面でのフッ素によるキャリアトラップが 減少してトランジスタのオン電流特性が改善するとともに、ゲート絶縁膜中のフッ素ィ オンが減少してトランジスタの閾値特性が改善されるのみならず、比較的高 、温度の 下で長時間に亘つて駆動される場合であっても、優れた信頼性が得られるようになる
[0012] また、 CVD装置を用いてゲート絶縁膜を成膜する場合には、その成膜室内の電極 表面の多孔質層 (例えば、陽極酸ィ匕保護膜処理により形成される）にフッ素が残留す るという根本原因を除くことができるので、水素プラズマにより残留フッ素の除去処理 を行うようにする場合に比べると、処理条件のばらつきによりフッ素除去が不足するこ とに起因するトランジスタ不良の発生という歩留まりの低下が抑えられる。
[0013] 尚、上記の構成において、前記トランジスタとしては、電界効果型のものであること が望ましい。また、前記ゲート絶縁膜としては、アモルファスシリコン窒化膜であること が望ましい。また、前記ゲート絶縁膜は、 CVD法により成膜されたものであることが望 ましい。さらに、前記のトランジスタは、液晶表示装置における画素電極部に対するス イッチング素子としての使用に好適である。
発明の効果
[0014] 本発明によれば、トランジスタのゲート絶縁膜中の含有フッ素濃度を、 1 X 1020ato ms/cm3以下、さらに望ましくは 1 X 1019atoms/cm3以下にすることで、優れた初 期特性を得ることができるのみならず、液晶表示装置などのように比較的高い温度下 で長時間に亘つて連続的に駆動される場合でも、信頼性を改善することができる。 図面の簡単な説明
[0015] [図 1]図 1は、本発明の実施形態に係る電界効果型薄膜トランジスタの全体構成を模 式的に示す断面図である。
[図 2]図 2は、ゲート絶縁膜の成膜に用いた CVD装置の全体構成を示す模式図であ る。
[図 3]図 3は、 CVD装置の成膜室内の陽極表面の構成を模式的に示す断面図であ る。
[図 4]図 4は、従来の CVD装置の成膜室内の陽極表面の構成を模式的に示す図 3 相当図である。
[図 5]図 5は、ゲート絶縁膜中の含有フッ素濃度とトランジスタの閾値電圧との間の関 係を示す特性図である。
[図 6]図 6は、ゲート絶縁膜中の含有フッ素濃度とトランジスタのオン電流特性との間 の関係を示す特性図である。
符号の説明
[0016] (2) ゲート電極
(3) ゲート絶縁膜
(4) アモルファスシリコン半導体膜 (半導体膜）
(5) n+アモルファスシリコン半導体膜 (半導体膜）
(6) ソース電極
(7) ドレイン電極
(50) 成膜室
(51) ガス供給孔
(52) 陽極（電極）
(70) アルミニウム層（非多孔質層）
発明を実施するための最良の形態
[0017] 以下に、本発明の実施形態を、図面に基づいて説明する。尚、本発明は以下の実 施形態に限定されるものではなぐ必要に応じて適宜設計することができる。
[0018] 図 1は、本実施形態に係る電界効果型薄膜トランジスタの断面を模式的に示してお り、このトランジスタは、例えば、液晶表示装置において、画素電極部に対するスイツ チング素子として使用される。
[0019] 上記のトランジスタは、例えばガラスなど力 なる絶縁基板（1)を備えており、この基 板（1)上には、 Ta, Al, Moなどからなるゲート電極（2)が形成されている。このゲー ト電極（2)上には、例えばアモルファスシリコン窒化膜からなるゲート絶縁膜 (3)が基 板（1)の略全面に亘つて例えば 4000Aの膜厚に形成されている。ゲート絶縁膜 (3) 上には、ゲート電極（2)に対応する部分を中心にして、半導体膜としてのァモルファ スシリコン半導体膜 (4)が例えば 2000Aの膜厚に形成されており、このアモルファス シリコン半導体膜 (4)上には、各々、リンをドープしてなつていて前記アモルファスシリ コン半導体膜 (4)とは別の半導体膜としての n+アモルファスシリコン半導体膜 (5)が ゲート電極（2)を間に挟む 2箇所の領域に対をなすようにそれぞれ例えば 500 Aの 膜厚に形成されている。そして、各 n+アモルファスシリコン半導体膜 (5)およびそれ に連なるゲート絶縁膜 (3)の部分の上には、それぞれ、 Ti, Mo, A1などからなるソー ス電極（6)およびドレイン電極（7)が形成されて!、る。
[0020] 次に、上記のように構成されたトランジスタの製造工程について説明すると、先ず、 基板（1)上に、ゲート電極 (2)を成膜'パター-ング形成する。次いで、平行平板方 式のプラズマ CVD装置を用い、その成膜室を、 NFガスによりクリーニングした後、
3
ゲート絶縁膜 (3)を成膜する。その後、アモルファスシリコン半導体膜 (4)を得るため の第 1の半導体膜と、 n+アモルファスシリコン半導体膜 (5)を得るための第 2の半導 体膜とをそれぞれ成膜する。その後、それら第 1および第 2の半導体膜からなる積層 膜を島状にパターユングして、先ず、アモルファスシリコン半導体膜 (4)を形成する。
[0021] さらに、ゲート絶縁膜 (3)の所定部分および前記積層膜の上に、ソース電極 (6)お よびドレイン電極（7)を成膜'パターユングする。そして、ソース電極 (6)およびドレイ ン電極 (7)のパターンを用いて前記第 2の半導体膜を分離エッチングし、 n+ァモル ファスシリコン半導体膜 (5)を形成する。以上により、電界効果型薄膜トランジスタが 完成する。
[0022] ここで、上記プラズマ CVD装置の成膜室について、図 2を参照しながら説明する。
この成膜室（50)内には、多数のガス供給孔（51)を有するアルミニウム製の陽極（52 )が配置されている。この陽極（52)の表面は、図 3に拡大して模式的に示すように、 従来の場合とは異なり、陽極酸ィ匕保護膜処理が施されていなくて、非多孔質層として のアルミニウム層 (70)が無垢の状態で露呈してなっている。
[0023] つまり、従来の場合には、図 4に模式的に示すように、アルミニウム層（70)の表面 に、陽極酸ィ匕保護膜処理によりアルマイトからなる陽極酸ィ匕保護膜 (61)が形成され ており、この陽極酸ィ匕保護膜 (61)が多孔質であるために、その細孔内にフッ素が吸 着されやすぐこれが、クリーニング後の成膜室（51)内に多くのフッ素を残留させる 原因となる。これに対し、本実施形態では、陽極（52)の表面をアルミニウム層（70) 力 なるものとすることで、つまり、アルミニウム層（70)の表面に従来のような陽極酸 化保護膜 (61)を形成しないことで、上記の根本原因を無くするようにしている。尚、 非多孔質ィ匕の手段としては、アルミニウム層（70)の表面に、新たな非多孔質層を形 成するようにしてちょい。
[0024] 因みに、陽極 (52)の表面が陽極酸ィ匕保護膜 (61)力もなる従来の CVD装置を用 い、成膜室（50)内のクリーニングを行った後、高周波電源〔RF電源〕の出力が 1000 W,ガスの流量が 3LZmin〔但し、 1. 013 X 105 Pa, 0°C〕という条件で 60秒間に亘 つて水素プラズマ処理を実施したところ、ゲート絶縁膜 (3)中の含有フッ素濃度は、 3 X 102°atomsZcm3であった。これに対し、本実施形態では、同じ条件の下で、 7 X 1018— 1 X 1019atoms/cm3の値が定常的に得られた。
[0025] 尚、上記の実施形態では、半導体膜が、アモルファスシリコン半導体膜 (4)および n
+アモルファスシリコン半導体膜（ 5)の 2層である場合にっ ヽて説明して 、るが、本 発明は、前記半導体膜が 1層であるトランジスタにも適用することができる。
[0026] また、上記の実施形態では、ゲート絶縁膜 (3)がアモルファスシリコン窒化膜である 場合について説明しているが、本発明は、ゲート絶縁膜 (3)が、例えば、ァモルファ スシリコン酸ィ匕膜，アモルファス酸ィ匕アルミニウム膜など、アモルファスシリコン窒化膜 以外のものであるトランジスタにも適用することができる。
[0027] また、上記の実施形態では、 CVD装置を用いてトランジスタのゲート絶縁膜 (3)を 成膜する際のゲート絶縁膜 (3)中の含有フッ素濃度を低減すベぐ成膜室 (50)の陽 極（52)の表面を非多孔質層からなるものとするようにしている力 含有フッ素濃度を 低減する手段としては、特に限定されるものではなぐその他の手段を適宜採用する ことができる。
[0028] また、上記の実施形態では、トランジスタのゲート絶縁膜 (3)を成膜するのに、ブラ ズマ CVD法を用いる場合について説明している力 本発明は、例えば、 RFスパッタ , ECR^パッタ，反応性スパッタなどのスパッタリング法を用いる場合に適用すること もできるし、また、 CVD法の場合でも、熱 CVD法や光 CVD法など、プラズマ CVD法 以外の方法によりゲート絶縁膜 (3)が成膜されるトランジスタにも適用することができ る。 [0029] さらに、上記の実施形態では、液晶表示装置における画素電極部に対するスイツ チング素子の用途に使用されるトランジスタの場合について説明しているが、本発明 は、その他の用途に使用されるトランジスタにも適用することができる。
[0030] 一実験例
ここで、先ず、トランジスタのゲート絶縁膜中の含有フッ素濃度〔単位: atoms/cm3 〕と、閾値 (Vth〔単位： V] )およびオン電流 (Ion〔単位： nA] )との各初期特性を調べる ために行った実験について説明する。尚、含有フッ素濃度については、シリコンゥェ ハー上のゲート絶縁膜と同じ条件でアモルファスシリコン窒化膜を成膜し、このァモ ルファスシリコン窒化膜の含有フッ素濃度を 2次イオン質量分析法 (SIMS)により測 定して定量するようにした。また、トランジスタとしては、チャネル幅 Wとチャネル長 と の比 WZL力 WZL=4であるものを用いた。
[0031] 図 5の特性図は、ゲート絶縁膜中の含有フッ素濃度とトランジスタの閾値電圧との間 の初期特性を、また、図 6の特性図は、ゲート絶縁膜中の含有フッ素濃度とトランジス タのオン電流特性との間の初期特性をそれぞれ示す。
[0032] 図示のとおり、含有フッ素濃度が 1 X 102°atoms/cm3以下、さらに望ましくは 1 X 1 O19atoms/cm3以下であれば、トランジスタ初期特性が良好であることが判る。
[0033] 次に、ゲート絶縁膜中の含有フッ素濃度と、トランジスタの高温度下での長期駆動 に対する信頼性との関係を調べるために行った実験について説明する。
[0034] 従来の場合 (特許文献 2参照）には、 25. 0± 3. 0°Cの環境において、ソース接地， ドレイン接地，ゲート直流電圧が 30V,駆動時間が 10分間の条件の下に信頼性の 評価を実施しているが、例えば、電界効果型薄膜トランジスタを液晶表示装置に応 用する場合には、さらに高温かつ長時間での動作保証が要求されることから、ここで は、 80. 0± 3. 0°Cの環境において、ソース'ドレイン電極が接地されている一方、ゲ ート直流電圧が 15V,駆動時間が 500時間である条件の下で信頼性の評価を行つ た。また、信頼性の判断指標としては、トランジスタの初期の閾値電圧から、信頼性評 価試験後の閾値電圧を減算した値であるシフト量 Δ Vth〔単位： V]を評価するように した。
[0035] その結果、含有フッ素濃度が 2. 7 X 102°atoms/cm3のものでは、シフト量 Δ Vth 力 AVth= 5. OVであり、 1. O X 102。atoms/cm3のものでは、 AVth= 3. OVであ つた。これにより、ゲート絶縁膜中の含有フッ素濃度が低い程、高温かつ長時間の下 での信頼性が向上すると 、うことも確認できた。
産業上の利用可能性
本発明は、一般のトランジスタに利用可能であり、特に、液晶表示装置における画 素電極部に対するスイッチング素子として使用されるような比較的高い温度下で長時 間に亘つて駆動されるトランジスタに好適である。

Claims

請求の範囲
[1] 相対向するように配置されたソース電極およびドレイン電極と、前記ソース電極と前 記ドレイン電極との間に配置された少なくとも 1層の半導体膜と、前記半導体膜に近 接するように配置されたゲート電極と、前記ソース電極，前記ドレイン電極および前記 半導体膜と前記ゲート電極との間に配置されたゲート絶縁膜とを備えたトランジスタ であって、 前記ゲート絶縁膜中に含まれる含有フッ素濃度が、 1 X 1020atoms/c m3以下であることを特徴とするトランジスタ。
[2] 請求項 1に記載のトランジスタにおいて、
前記含有フッ素濃度は、 1 X 1019atoms/cm3以下であることを特徴とするトランジ スタ。
[3] 請求項 1に記載のトランジスタにおいて、
電界効果型であることを特徴とするトランジスタ。
[4] 請求項 1に記載のトランジスタにおいて、
前記ゲート絶縁膜は、アモルファスシリコン窒化膜であることを特徴とするトランジス タ。
[5] 請求項 1に記載のトランジスタにおいて、
前記ゲート絶縁膜は、 CVD法により成膜されて ヽることを特徴とするトランジスタ。
[6] 請求項 1に記載のトランジスタにおける前記ゲート絶縁膜の成膜に用いる CVD装 置であって、
複数のガス供給孔を有し、成膜室内に配置された電極を備え、
前記電極の表面が、非多孔質層からなることを特徴とする CVD装置。
[7] 請求項 6に記載の CVD装置を用いて成膜されたゲート絶縁膜を備えていることを 特徴とするトランジスタ。
[8] 請求項 1, 2, 3, 4, 5, 7のうちの何れ力 1項に記載のトランジスタを、画素電極部に 対するスイッチング素子として備えていることを特徴とする液晶表示装置。
PCT/JP2004/018051 2003-12-03 2004-12-03 トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置 WO2005055325A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/595,640 US7557416B2 (en) 2003-12-03 2004-12-03 Transistor and CVD apparatus used to deposit gate insulating film thereof
US12/474,353 US7893509B2 (en) 2003-12-03 2009-05-29 Transistor and CVD apparatus used to deposit gate insulating film thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003404895A JP2005167019A (ja) 2003-12-03 2003-12-03 トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
JP2003-404895 2003-12-03

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/595,640 A-371-Of-International US7557416B2 (en) 2003-12-03 2004-12-03 Transistor and CVD apparatus used to deposit gate insulating film thereof
US12/474,353 Division US7893509B2 (en) 2003-12-03 2009-05-29 Transistor and CVD apparatus used to deposit gate insulating film thereof

Publications (1)

Publication Number Publication Date
WO2005055325A1 true WO2005055325A1 (ja) 2005-06-16

Family

ID=34650150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018051 WO2005055325A1 (ja) 2003-12-03 2004-12-03 トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置

Country Status (4)

Country Link
US (2) US7557416B2 (ja)
JP (1) JP2005167019A (ja)
TW (1) TWI266422B (ja)
WO (1) WO2005055325A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156415A (ja) * 1984-07-24 1986-03-22 Fujitsu Ltd プラズマ処理装置
JPH0499282A (ja) * 1990-08-10 1992-03-31 Nippon Light Metal Co Ltd 高周波プラズマ発生用電極
JPH06302591A (ja) * 1993-02-19 1994-10-28 Semiconductor Energy Lab Co Ltd 絶縁被膜および半導体装置の作製方法
JPH09289210A (ja) * 1996-04-19 1997-11-04 Nec Corp 窒化シリコン膜の形成方法及び薄膜トランジスタ素子
JPH1050998A (ja) * 1996-07-30 1998-02-20 Nec Kagoshima Ltd 薄膜トランジスタの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838652A (en) * 1985-05-15 1989-06-13 Canon Kabushiki Kaisha Image forming apparatus
JP3189990B2 (ja) * 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JPH07283147A (ja) * 1994-04-15 1995-10-27 Toshiba Corp 薄膜形成方法
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
JPH08144060A (ja) * 1994-11-25 1996-06-04 Ulvac Japan Ltd プラズマｃｖｄ装置
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH09106899A (ja) * 1995-10-11 1997-04-22 Anelva Corp プラズマｃｖｄ装置及び方法並びにドライエッチング装置及び方法
JPH11330474A (ja) * 1998-05-13 1999-11-30 Toshiba Corp 液晶表示装置およびその製造方法
US6182603B1 (en) 1998-07-13 2001-02-06 Applied Komatsu Technology, Inc. Surface-treated shower head for use in a substrate processing chamber
JP3365742B2 (ja) * 1998-10-29 2003-01-14 シャープ株式会社 プラズマｃｖｄ装置
JP3818561B2 (ja) 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
SG89396A1 (en) * 2000-05-12 2002-06-18 Applied Materials Inc Gas reactions to eliminate contaminates in a cvd chamber
WO2002058125A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Dispositif et procede de traitement au plasma
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP2002329869A (ja) 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003124469A (ja) 2001-10-09 2003-04-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US20050223986A1 (en) * 2004-04-12 2005-10-13 Choi Soo Y Gas diffusion shower head design for large area plasma enhanced chemical vapor deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156415A (ja) * 1984-07-24 1986-03-22 Fujitsu Ltd プラズマ処理装置
JPH0499282A (ja) * 1990-08-10 1992-03-31 Nippon Light Metal Co Ltd 高周波プラズマ発生用電極
JPH06302591A (ja) * 1993-02-19 1994-10-28 Semiconductor Energy Lab Co Ltd 絶縁被膜および半導体装置の作製方法
JPH09289210A (ja) * 1996-04-19 1997-11-04 Nec Corp 窒化シリコン膜の形成方法及び薄膜トランジスタ素子
JPH1050998A (ja) * 1996-07-30 1998-02-20 Nec Kagoshima Ltd 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20070063227A1 (en) 2007-03-22
TW200522370A (en) 2005-07-01
TWI266422B (en) 2006-11-11
US7557416B2 (en) 2009-07-07
US7893509B2 (en) 2011-02-22
JP2005167019A (ja) 2005-06-23
US20090236642A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
JP2762968B2 (ja) 電界効果型薄膜トランジスタの製造方法
JP3318384B2 (ja) 薄膜トランジスタ及びその作製方法
US7893509B2 (en) Transistor and CVD apparatus used to deposit gate insulating film thereof
JP3609131B2 (ja) イオンドーピング装置のクリーニング方法
JP2007287945A (ja) 薄膜トランジスタ
US7981811B2 (en) Semiconductor device and method for manufacturing same
JP5211645B2 (ja) 薄膜トランジスタ基板及びその製造方法
WO2012005030A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
JPH1140813A (ja) 半導体素子およびその製造方法並びにドライエッチング後の処理方法
KR100509660B1 (ko) 피막제조방법
JP3216712B2 (ja) 薄膜トランジスタの製造方法
JP2925007B2 (ja) 薄膜トランジスタの製造方法
JP2005051228A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3140304B2 (ja) 半導体装置およびその作製方法
JPH09116159A (ja) 薄膜トランジスタおよびその製造方法
JP5505815B2 (ja) 半導体装置
JP3318551B2 (ja) 薄膜トランジスタ
JP2009158883A (ja) 薄膜トランジスタ基板及びその製造方法
JP4278857B2 (ja) 薄膜トランジスタ及びその製造方法
KR100323736B1 (ko) 박막트랜지스터및그제조방법
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR970006256B1 (ko) 박막트랜지스터 제조방법
KR20020054845A (ko) 박막 트랜지스터의 형성방법
JP2007165731A (ja) 絶縁膜の製造方法、薄膜トランジスタの製造方法及び液晶表示デバイスの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2007063227

Country of ref document: US

Ref document number: 10595640

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10595640

Country of ref document: US