WO2005112268A1 - Vorrichtung zur analog/digital wandlung einer messspannung - Google Patents

Vorrichtung zur analog/digital wandlung einer messspannung Download PDF

Info

Publication number
WO2005112268A1
WO2005112268A1 PCT/EP2005/052060 EP2005052060W WO2005112268A1 WO 2005112268 A1 WO2005112268 A1 WO 2005112268A1 EP 2005052060 W EP2005052060 W EP 2005052060W WO 2005112268 A1 WO2005112268 A1 WO 2005112268A1
Authority
WO
WIPO (PCT)
Prior art keywords
counter
voltage
analog
period
operational amplifier
Prior art date
Application number
PCT/EP2005/052060
Other languages
English (en)
French (fr)
Inventor
Thomas Härle
Stefan Konrad
Original Assignee
Endress+Hauser Wetzer Gmbh+Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endress+Hauser Wetzer Gmbh+Co. Kg filed Critical Endress+Hauser Wetzer Gmbh+Co. Kg
Priority to AT05740257T priority Critical patent/ATE446611T1/de
Priority to DE502005008378T priority patent/DE502005008378D1/de
Priority to CN200580022757XA priority patent/CN1981444B/zh
Priority to EP05740257A priority patent/EP1743428B1/de
Priority to US11/579,588 priority patent/US7649489B2/en
Publication of WO2005112268A1 publication Critical patent/WO2005112268A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum

Definitions

  • the invention relates to a device for analog / digital conversion of a measurement voltage.
  • a method for A / D conversion ie for converting an analog input voltage into a digital number proportional to the amplitude, is the counting method.
  • Embodiments of the counting method are the one-ramp method and the two-ramp method, with only the input voltage is integrated in the first-mentioned method and the input voltage and the reference voltage are integrated in the second-mentioned method by means of an integrating element.
  • the period for the A / D conversion of a measurement signal is determined by the sum of the discharge time tl and the charging time t2 of a capacitor which is arranged in the feedback circuit of the integrator.
  • the switchover between the charging phase and the discharging phase takes place at the point in time when the output voltage of the integrating element reaches a predetermined threshold voltage. This is implemented by means of a downstream comparator, at one input of which the output voltage of the integrator and at the other output of which the threshold voltage is present.
  • the time between two rising or two falling edges of the pulse width modulated output signal is recorded by means of a counter.
  • the resolution when determining the period depends on the frequency of the counter cycle: the higher the counter cycle, the better the temporal resolution. If, for example, the counter is operated with the counter clock f, the smallest measurable time change ⁇ t applies:
  • a / D converters that are correspondingly fast and at the same time have a high bit resolution.
  • the disadvantage of these A / D converters is that they are relatively expensive, which increases the manufacturing costs for the measuring devices considerably.
  • the temperature is a process variable that usually changes relatively slowly over time, since normally there are no abrupt jumps in temperature.
  • high measurement accuracy is usually required, especially for temperature measurements.
  • the monitoring and / or regulation of the temperature in a chemical process should be mentioned in this context. Since the temperature changes relatively slowly, there is a relatively large amount of time available for the measured value acquisition.
  • the object of the invention is to provide an inexpensive device for A / D conversion of measurement signals which can be flexibly adapted to the respective measurement task.
  • the object is achieved by a device with the following structure:
  • the analog / digital converter has an integrating element with an operational amplifier, a resistor and a capacitance in the feedback circuit.
  • a reference voltage is present at the inverting input of the operational amplifier and the measurement voltage or the input voltage is present at the non-inverting input of the operational amplifier.
  • the capacitor is charged during a charging phase of a predetermined period of time and the capacitor is discharged during a discharging phase.
  • the analog / digital converter comprises a comparator connected downstream of the operational amplifier, a memory element connected downstream of the comparator, a time generator generating the charging time and a counter, the counter detecting the edges (or the period) of the pulse-width-modulated output signal provided by the A / D converter at the output.
  • the memory element is an R-S flip-flop.
  • a synchronization element is provided which synchronizes the edges of the pulse-width-modulated output signal with the clock of the counter at least within a predetermined measurement period.
  • the switchover between the charging phase and the discharging phase always takes place exactly when the set or predetermined threshold voltage is reached, that is to say at the time when the capacitor is charging during the charging phase of the integrator stored charge is discharged again.
  • the edges of the pulse-width-modulated output signal are synchronized with the counter clock via a synchronization element.
  • the integrator is therefore forced to continue integrating until the next counter clock occurs, even though the threshold voltage has been reached. This results in a residual charge in the capacitor of the integrator. This process is repeated for each subsequent conversion: the residual charges are added up until, after a certain number of conversions, a sudden change in the counter value occurs.
  • a clock generator which specifies a system clock, and the synchronization element synchronizes the counter, the analog / digital converter and the time generator with the system clock.
  • An advantageous development of the device according to the invention provides an analog switch which switches the reference voltage which is present at the inverting input of the operational amplifier between two different voltage values.
  • This development has the advantage that the reference voltage, which is present at the inverting input of the operational amplifier, can be freely selected or set as desired. If a freely selectable reference voltage is not required, the analog switch can be omitted.
  • the output voltage of the synchronization element can be used as a reference voltage on the inverting input of the operational amplifier.
  • the synchronization element - as an advantageous development of the invention proposes - is a D flip-flop, in this alternative solution the operating voltage of the D flip-flop corresponds to the reference voltage applied to the inverting input of the operational amplifier.
  • an advantageous embodiment of the device according to the invention proposes that the counter have a Capture Compare input.
  • the counter is switched on during a predetermined measurement period and detects the edges of the pulse-width-modulated output signal. In principle, correct operation is of course only possible if there is at least one period of the pulse-width-modulated output signal within the selected measurement period.
  • An interrupt is generated on each detected edge of the pulse width modulated output signal.
  • a preferred embodiment of the device according to the invention provides a microprocessor which determines the input voltage from the counter values generated by the interrupts, in particular by averaging a plurality of counter values.
  • the microprocessor is assigned a memory unit.
  • the number of interrupts generated by the flanks of the pulse-width-modulated output signal during a predetermined measurement period is stored in the memory unit.
  • the microprocessor calculates the input voltage after the specified measurement time using the following formula:
  • variable ZI corresponds to the first counter value, where Z represents the subsequent counter values which are overwritten and stored in the memory unit, where I reflects the number of interrupts counted during the measurement period, tl the charging time and UH the reference voltage applied to the Integrator is present.
  • the configuration of the device according to the invention that the microprocessor detects undervoltage and overvoltage and generates a corresponding error signal is considered to be particularly advantageous.
  • An undervoltage can be determined, for example, simply by not detecting at least two edges of the pulse-width-modulated output voltage or not at least two interrupts within the measurement period.
  • An overvoltage can be recognized by the fact that the processing time of the interrupts is longer than the period to be measured. In order to avoid measurement errors, the number of interrupts that occur must be limited. Alternatively, it is provided that the microprocessor adjusts the measurement duration so that the occurrence of undervoltage and / or overvoltage is avoided.
  • the analog / digital converter 1 according to the invention is composed of the following components:
  • the integrator 2 consisting of the operational amplifier OPl, the resistor R and the capacitance C in the feedback circuit; - the comparator 3; - The memory element 4, here the R-S flip-flop 4; - The synchronization element 5, here the D flip-flop 5; - The time generator 6;
  • the synchronization element 5 synchronizes the analog / digital converter 1, the counter 8 and the time generator 6 with the system clock Ts. It is also possible, as already mentioned, that instead of the system clock Ts is synchronized to the counter clock f.
  • An analog switch 7 is optionally provided. This can be dispensed with if a freely selectable reference voltage Uref is not required. If it is not necessary for the reference voltage Uref to be freely selectable, e.g. directly the output voltage Q2 of the synchronization element 5 or, in the case of operation without synchronization, the output voltage Q1 of the memory element 4 can be used as the reference voltage Uref. In this case, the operating voltage of the D flip-flop 5 or the R-S flip-flop 4 corresponds to the reference voltage Uref, which is present at the inverting input of the operational amplifier OP1.
  • the A / D converter 1 has three inputs and one output: the input voltage Ue is present at the first input; - The reference voltage UH is present at the second input; - at the third input the system clock Ts.
  • the pulse-width-modulated output signal Uout is provided, which represents the digital implementation of the analog measurement signal Ue.
  • the operational amplifier OP1 operating as an integrating element 2 is charged during a time period t1 specified by the time generator 6 - in the charging phase.
  • the time period t2 of the discharge phase is then measured.
  • the time period t2 corresponds to the time it takes for a certain output voltage Ua to be measured at the output of the integrating element 2 due to the discharging capacitor C. This usually corresponds to the threshold voltage Uth;
  • the switchover takes place through synchronization with the counter, but at a voltage which is above the predetermined threshold voltage.
  • the time profile of the voltage Ua, UK, Q1, Q2 applied to the individual components or the time profile of the voltage Uref, TC supplied by the individual components is shown separately in FIG. 2.
  • the voltage UH is present at the inverting input of the operational amplifier OP1 via the corresponding circuit of the analog switch 7. If the reference voltage UH is greater than the input voltage Ue, the voltage Ua at the output of the operational amplifier OP1 drops linearly, starting from the threshold voltage Uth.
  • the output of the comparator 3, the output Q1 of the R-S flip-flop 4, the output Q2 of the D-flip-flop 5, which corresponds to the pulse-modulated output signal Uout, and the output of the time generator 6 are at the binary level Hi during this time.
  • the output voltage Ua present at the output of the integrating element 2 can be described as follows:
  • the output voltage Ua increases linearly.
  • the voltage Ua reaches again the threshold voltage Uth, and the comparator 3 switches.
  • the output voltage UK of the comparator 3 is set to the binary level Lo; the RS flip-flop 4 is also set ( ⁇ SET).
  • Ql is at the binary level Hi, and a clock later the output voltage of the D flip-flop Q2 is at the binary level Hi.
  • Q2 is used to switch over the reference voltage Uref and to release the time generator 6.
  • the charging phase (1) starts again.
  • the time between two rising edges or two falling edges of the pulse-width-modulated output signal Uout is recorded with the counter 8.
  • the time resolution of the period T depends very much on the frequency f of the counter clock of the counter 8. If the counter 8 is operated with the system clock Ts, the following mathematical relationship applies to the smallest measurable time change [the coded mathematical formula is] t:
  • the switchover between the discharge phase (2) and the charging phase (1) always takes place exactly when the threshold voltage Uth is reached, that is to say at a point in time when the during the charging phase ( 1) charge stored in the integrator 2 is discharged again.
  • the A / D converter 1 and the counter 8 are synchronized with the system clock Ts or with the counter clock f of the counter 8.
  • FIG. 3 shows the voltage Ue as a function of the counter values of the counter 8 as an example for a cycle.
  • the counter values have a resolution of 10 ⁇ sec.
  • counter 8 generates the counter value 130 ⁇ sec four times and the counter value 140 ⁇ sec seven times.
  • the mean value is formed in the microprocessor 10 over the eleven measured values, so that the exact value 136.3636 ⁇ sec is obtained, although the actual resolution of the counter is only 10 ⁇ sec.
  • the solution according to the invention can achieve an arbitrarily large resolution if the measurement window or the measurement duration is increased accordingly.
  • the increased measurement accuracy is at the expense of the measurement speed, but this only plays a minor role depending on the type of application or the type of measurement.
  • the resolution is limited by the occurrence of noise and non-linearities.
  • the counter values for the interrupts I generated by the edges of the pulse-width modulated signal Uout are stored in the memory unit 11 as follows. stores. The first counter value is stored in a variable ZI; overwriting the following in the variable Z. The number of interrupts is recorded in a variable I. After the measurement period X has elapsed, the voltage Ue can now be calculated as follows:
  • a small input voltage Ue which generates a period T slightly less than X, is therefore not averaged and measured with the resolution of the counter 8.
  • a large input voltage Ue which generates a very short period T, is measured and averaged very often, the resolution being increased by the method described above.
  • the resolution A of the A / D converter 1 can therefore be described by the following formula:
  • A [the encoded mathematical formula is] [the encoded mathematical formula is] Ts (7)
  • An undervoltage is detected if no two edges of the pulse-width-modulated output signal or no two interrupts occur during the measurement period X. This is an indicator that the measurement voltage or the input voltage Ue is too low.
  • An overvoltage can be recognized by the fact that the processing time T1 of the interrupts becomes longer than the period T, and a measurement error occurs. It is therefore necessary to limit the maximum number of interrupts to X / TI.
  • the following errors are not included in the measurement: - If the time generator 6 is synchronized with the counter clock f, the drifting of the precharging time t1 (for example due to temperature changes or operating time) does not influence the measurement result; - If all clocks of the circuit components 6, 8, 1 are derived from the same clock Ts, then drifts of the clock Ts (for example due to temperature changes or operating time) are irrelevant; - Likewise, fluctuations in the threshold voltage Uth and in the RC element do not have a negative effect on the measurement result as long as the fluctuations do not occur within a measurement cycle; - Furthermore, switching times of the digital circuit, which have an influence on the duration t2 of the discharge phase, have no influence on the measurement result.

Abstract

Die Erfindung bezieht sich auf eine Vorrichtung zur Analog/Digital Wandlung einer Messspannung (Ue) mit einem Analog/Digital-Wandler (1), der ein Integrierglied (2) mit einem Operationsverstärker (OP1), einem Widerstand (R) und einer Kapazität ( C) im Rückkopp­lungskreis aufweist, wobei am invertierendem Eingang des Operationsverstärkers (OPI) eine Referenz-spannung (Uref) anliegt und wobei am nicht-invertierendem Eingang des Operations­verstärkers (OPI) die Messspannung (Ue) anliegt, wobei der Kondensator ( C ) während einer Aufladephase der Zeitdauer (t1) aufgeladen und während einer Entladephase der Zeitdauer (t2) entladen wird, wobei der Analog/Digital-Wandler (1) weiterhin einen dem Operationsverstärker (OPI) nachgeschalteten Komparator (3), ein dem Komparator (3) nachgeschaltetes Spei­cherelement (4), einen die Aufladezeit (tl) erzeugenden Zeitgenerator (6) und einen Zähler (8) umfasst, wobei der Zähler (8) die Flanken bzw. die Periodendauer (T = tl + t2) des von dem A/ D-Wandler (1) am Ausgang bereitgestellten pulsweitenmodulierten Ausgangssignals (Uout) detektiert, und wobei ein Synchronisationselement (5) vorgesehen ist, das zumindest innerhalb einer vorgegebenen Messdauer (X) die Flanken des pulsweiten-modulierten Ausgangssignals mit dem Takt des Zählers (8) synchronisiert.

Description

Beschreibung Vorrichtung zur Analog/Digital Wandlung einer Messspannung
[001] Die Erfindung bezieht sich auf eine Vorrichtung zur Analog/Digital Wandlung einer Messspannung.
[002] Ein Verfahren zur A/D Wandlung, also zur Umsetzung einer analogen Eingangsspannung in eine zur Amplitude proportionalen digitalen Zahl, stellt das Zählverfahren dar. Ausgestaltungen des Zählverfahrens sind das Ein-Rampen- Verfahren und das Zwei-Rampen- Verfahren, wobei bei dem zuerst genannten Verfahren nur die Eingangsspannung und bei dem an zweiter Stelle genannten Verfahren die Eingangsspannung und die Referenz-Spannung mittels eines Integriergliedes integriert werden.
[003] Die Periodendauer für die A/D-Wandlung eines Messsignals wird durch die Summe der Entladezeit tl und der Aufladezeit t2 eines Kondensators festgelegt, der im Rückkoppelkreis des Integriergliedes angeordnet ist. Die Umschaltung zwischen der Aufladephase und der Entladephase erfolgt jeweils zu dem Zeitpunkt, wenn die Ausgangsspannung des Integriergliedes eine vorgegebene Schwellspannung erreicht. Realisiert wird dies über einen nachgeschalteten Komparator, an dessen einem Eingang die Ausgangs-spannung des Integriergliedes und an dessen anderem Ausgang die Schwellspannung anliegt.
[004] Um die Periodendauer des pulsweitenmodulierten Ausgangssignals zu messen, wird die Zeit zwischen zwei steigenden oder zwei fallenden Flanken des pulsweitenmodulierten Ausgangssignals mittels eines Zählers erfasst. Die Auflösung bei der Bestimmung der Periodendauer ist hierbei abhängig von der Frequenz des Zäh- lertaktes: Je höher der Zählertakt, um so besser ist die zeitliche Auflösung. Wird beispielsweise der Zähler mit dem Zählertakt f betrieben, so gilt für die kleinste messbare Zeitänderung Δt:
[005] Δt = l / f
[006] Bekannte A/D- Wandler sind natürlich um so teurer, je höher ihre Auflösung ist. Darüber hinaus ist die Auflösung bekannter A/D-Wandler üblicherweise fest vorgegebenen, so dass üblicherweise ein auf den jeweiligen Anwendungsfall optimal abgestimmter A/D-Wandler zum Einsatz gebracht wird.
[007] In der Prozessmesstechnik geht die Tendenz in Richtung von Multiparameter- Messgeräten, also Messgeräte, die in der Lage sind, mehrere unterschiedliche physikalische oder chemische Prozeßgrößen zu messen. Bei den Prozess-größen handelt es sich z.B. um die Temperatur, den Druck, den Füllstand, den Durchfluss, den pH- Wert, die Ionenkonzentration, die Leitfähigkeit, usw. eines Messmediums. Die 'Güte' einer Messung wird prinzipiell durch die Messgenauigkeit und/oder die zeitliche Auflösung der Messung also die Messrate bestimmt. Üblicherweise sind diese beiden Anforderungen zueinander gegenläufig: Für eine hochgenaue Messung braucht es eine entsprechend lange Zeit; ist hingegen die Zeit für eine Messung beschränkt, so geht die erhöhte Messrate auf Kosten der Messgenauigkeit. Den Ausweg stellen A/D-Wandler, die entsprechend schnell sind und die gleichzeitig eine hohe Bit- Auflösung haben. Der Nachteil dieser A/D-Wandler ist, dass sie relativ teuer sind, was die Fertigungskosten für die Messgeräte erheblich in die Höhe treibt.
[008] Gerade im Hinblick auf Multiparameter-Messgeräte kommt noch ein weiterer Aspekt hinzu: In der Prozessmesstechnik werden an die Messwertbereit-stellung, sprich an die A/D-Wandlung der Messsignale, die die einzelnen Prozessgrößen repräsentieren, hinsichtlich Messgenauigkeit und hinsichtlich zeitlicher Auflösung unterschiedliche Anforderungen gestellt: Als Beispiel sei die Temperatur genannt, eine Prozessgröße, die sich über die Zeit üblicher-weise relativ langsam ändert, da im Normalfall keine abrupten Temperatur-Sprünge auftreten. Allerdings ist gerade bei Temperaturmessungen üblicher-weise eine hohe Messgenauigkeit gefordert. Erwähnt sei in diesem Zusammenhang die Überwachung und/oder Regelung der Temperatur in einem chemischen Prozess. Da sich die Temperatur relativ langsam ändert, steht für die Messwerterfassung relativ viel Zeit zur Verfügung.
[009] Ganz anders sieht es z. B. bei einer Druckmessung aus: hier ist es notwendig, auch plötzlich auftretende Drucksprünge detektieren zu können. Dies ist nur möglich, wenn die Meßdauer entsprechend kurz ist; bei vielen Druck-messungen ist jedoch die Messgenauigkeit von untergeordneter Bedeutung. Sinnvoll ist in diesem Zusammenhang also das Auffinden eines Kompro-misses bzw. einer flexiblen Lösung, die es erlaubt, die Messwerterfassung hinsichtlich Messgenauigkeit und hinsichtlich Messdauer an die jeweils gestellten Anforderungen anzupassen.
[010] Der Erfindung liegt die Aufgabe zugrunde, eine kostengünstige Vorrichtung zur A/ D-Wandlung von Messsignalen bereitzustellen, die flexibel auf die jeweilige Messaufgabe abstimmbar ist.
[011] Die Aufgabe wird durch eine Vorrichtung mit folgendem Aufbau gelöst: Der Analog/Digital-Wandler weist ein Integrierglied mit einem Operationsver-stärker, einem Widerstand und einer Kapazität im Rückkopplungskreis auf. Am invertierendem Eingang des Operationsverstärkers liegt eine Referenz-Spannung und am nicht- invertierendem Eingang des Operationsverstärkers liegt die Messspannung bzw. die Eingangsspannung an. Während einer Aufladephase einer vorgegebenen Zeitdauer wird der Kondensator aufgeladen und während einer Entladephase wird der Kondensator entladen.
[012] Weiterhin umfasst der Analog/Digital-Wandler einen dem Operations-verstärker nachgeschalteten Komparator, ein dem Komparator nachgeschaltetes Speicherelement, einen die Aufladezeit erzeugenden Zeitgenerator und einen Zähler, wobei der Zähler die Flanken (bzw. die Periodendauer) des von dem A/D-Wandler am Ausgang bereitgestellten pulsweitenmodulierten Ausgangssignals detektiert. Bei dem Speicherelement handelt es sich gemäß einer bevorzugten Ausgestaltung um einen R- S-FlipFlop. Desweiteren ist ein Synchronisationselement vorgesehen, das zumindest innerhalb einer vorgegebenen Messdauer die Flanken des pulsweitenmodulierten Ausgangssignals mit dem Takt des Zählers synchronisiert.
[013] Wie bereits zuvor erwähnt, erfolgt ohne Synchronisation des pulsweitenmodulierten Ausgangssignals mit dem Takt des Zählers die Umschaltung zwischen der Aufladephase und der Entladephase immer exakt beim Erreichen der eingestellten oder vorgegebenen Schwellspannung, also zu dem Zeitpunkt, an dem die während der Aufladephase im Kondensator des Integriergliedes gespeicherte Ladung wieder entladen ist. Erfindungsgemäß werden die Flanken des pulsweitenmodulierten Ausgangssignals mit dem Zählertakt über ein Synchronisationselement synchronisiert. Hierdurch findet die Umschaltung zwischen der Entladephase und der Aufladephase nicht bei Erreichen der Schwellspannung, sondern erst beim nächsten Takt des Zählers statt, also bei einem Spannungswert, der oberhalb der Schwell-spannung liegt. Das Integrierglied wird also dazu gezwungen, trotz Erreichens der Schwellspannung bis zum Auftreten des nächsten Zählertaktes weiterzu-integrieren. Dadurch ergibt sich eine Restladung im Kondensator des Integriergliedes. Dieser Vorgang wiederholt sich bei jeder nachfolgenden Wandlung: Die Restladungen werden aufaddiert, bis schließlich nach einer gewissen Anzahl von Wandlungen eine sprunghafte Änderung des Zählerwertes auftritt.
[014] Gemäß einer bevorzugten Ausgestaltung der erfindungsgemäßen Vorrichtung ist ein Taktgeber vorgesehen, der einen Systemtakt vorgibt, und wobei das Synchronisationselement den Zähler, den Analog/-Digital-Wandler und den Zeitgenerator mit dem Systemtakt synchronisiert. Der Vorteil dieser Ausgestaltung, dass alle Takte von demselben Systemtakt abgeleitet werden ist darin zu sehen, dass Taktdriften, die z.B. aufgrund von Temperaturänderungen oder über eine lange Betriebsdauer auftreten können, keinen Einfluss auf die Güte der Wandlung haben.
[015] Eine vorteilhafte Weiterbildung der erfindungsgemäßen Vorrichtung sieht einen Analogschalter vor, der die Referenzspannung, die an dem invertieren-den Eingang des Operationsverstärkers anliegt, zwischen zwei unterschied-lichen Spannungswerten schaltet. Diese Weiterbildung hat den Vorteil, dass die Referenzspannung, die am invertierenden Eingang des Operationsver-stärkers anliegt, frei wählbar bzw. beliebig einstellbar ist. Ist eine freie wählbare Referenzspannung nicht erforderlich, so kann auf den Analog-schalter verzichtet werden. Beispielsweise kann die Ausgangsspannung des Synchronisationselements als Referenzspannung auf den invertierenden Eingang des Operationsverstärkers gegeben werden. Handelt es sich bei dem Synchronisationselement - wie eine vorteilhafte Weiterbildung der Erfindung vorschlägt - um einen D-FlipFlop, so entspricht bei dieser alternativen Lösung die Betriebsspannung des D- FlipFlops der am invertierenden Eingang des Operationsverstärkers anüegenden Referenzspannung.
[016] Darüber hinaus schlägt eine vorteilhafte Ausgestaltung der erfmdungs-gemäßen Vorrichtung vor, dass der Zähler einen Captur-Compare-Eingang aufweist. Der Zähler ist jeweils während einer vorgegebenen Messdauer eingeschaltet und detektiert die Flanken des pulsweitenmodulierten Ausgangssignals. Prinzipiell ist eine korrekte Arbeitsweise natürlich nur dann möglich, wenn innerhalb der gewählten Messdauer zumindest eine Periode des pulsweitenmoduliertes Ausgangssignal liegt. Bei jeder de- tektierten Flanke des pulsweitenmodulierten Ausgangssignals wird ein Interrupt erzeugt. Weiterhin sieht eine bevorzugte Ausgestaltung der erfindungsgemäßen Vorrichtung einen Mikroprozessor vor, der die Eingangsspannung aus den durch die Interrupts erzeugten Zählerwerten, insbesondere über eine Mittelwertbildung von mehreren Zählerwerten bestimmt.
[017] Es wird im Zusammenhang mit der erfindungsgemäßen Lösung als besonders vorteilhaft angesehen, dass dem Mikroprozessor eine Speichereinheit zuge-ordnet ist. In der Speichereinheit ist die Anzahl der während einer vorge-gebenen Messdauer durch die Flanken des pulsweitenmodulierten Ausgangs-signals erzeugten Interrupts gespeichert. Der Mikroprozessor errechnet die Eingangsspannung nach Ablauf der vorgegebenen Messdauer nach der folgenden Formel:
[018] Ue = [die codierte matematische Formel ist] [die codierte matematische Formel ist] (I- 1)
[019] wobei die Variable ZI dem ersten Zählerwert entspricht, wobei Z die nachfolgenden Zählerwerte repräsentiert, die überschreibend in der Speichereinheit gespeichert werden, wobei I die Anzahl der während der Messdauer gezählten Interrupts widerspiegelt, tl die Aufladezeit und UH die Referenzspannung, die an dem Integrierglied anliegt.
[020] Als besonders vorteilhaft wird die Ausgestaltung der erfindungsgemäßen Vorrichtung erachtet, dass der Mikroprozessor Unter- und Überspannungen erkennt und ein entsprechendes Fehlersignal generiert. Eine Unterspannung lässt sich beispielsweise einfach dadurch feststellen, dass innerhalb der Messdauer nicht mindestens zwei Flanken der pulsweitenmodulierten Ausgangsspannung bzw. nicht mindestens zwei Interrupts detektiert werden. Eine Überspannung macht sich dadurch erkennbar, dass die Abarbeitungszeit der Interrupts länger ist als die zu messende Periodendauer. Um Messfehler zu vermeiden, muss hier die Anzahl der auftretenden Interrupts nach oben hin begrenzt werden. [021] Alternativ ist vorgesehen, dass der Mikroprozessor die Messdauer so anpasst, dass das Auftreten von Unter- und/oder Überspannungen vermieden wird.
[022] Die Erfindung wird anhand der nachfolgenden Zeichnungen näher erläutert. Es zeigt:
[023] Fig. 1 : ein Blockschaltbild des erfindungsgemäßen A/D-Wandlers,
[024] Fig. 2: eine graphische Darstellung der in Fig. 1 gekennzeichneten Spannungen an unterschiedlichen Komponenten des erfindungsgemäßen A/D-Wandlers,
[025] Fig. 3: eine graphische Darstellung, in der die Ausgangsspannung Ua des Operationsverstärkers über den Zählerwerten des Zählers im Laufe eines Messzyklus' aufgetragen ist, und
[026] Fig. 4: eine graphische Darstellung, in der die Fehler der Zeitmessung über der Anzahl der gemittelten Messwerte aufgetragen ist.
[027] Fig. 1 zeigt ein Blockschaltbild des erfindungsgemäßen A/D-Wandlers 1. Der erfindungsgemäße Analog/Digital-Wandler 1 setzt sich aus folgenden Komponenten zusammen:
[028] - dem Integrierglied 2, bestehend aus dem Operationsverstärker OPl, dem Widerstand R und der Kapazität C im Rückkopplungskreis; - dem Komparator 3; - dem Speicherelement 4, hier dem R-S FlipFlop 4; - dem Synchronisationselement 5, hier dem D-FlipFlop 5; - dem Zeitgenerator 6;
[029] Gemäß einer bevorzugten in der Zeichnung dargestellten Variante der Erfindung synchronisiert das Synchronisationselement 5 den Analog/ Digital-Wandler 1, den Zähler 8 und den Zeitgenerator 6 mit dem Systemtakt Ts. Möglich ist es auch - wie bereits erwähnt - dass anstelle des Systemtakts Ts auf den Zählertakt f synchronisiert wird.
[030] Optional ist ein Analogschalter 7 vorgesehen. Auf diesen kann verzichtet werden, wenn eine frei wählbarer Referenzspannung Uref nicht erforderlich ist. Ist es nicht notwendig, dass die Referenzspannung Uref frei wählbar ist, so kann z.B. direkt die Ausgangsspannung Q2 des Synchronisationselements 5 oder bei Betrieb ohne Synchronisation die Ausgangsspannung Ql des Speicherelementes 4 als Referenzspannung Uref verwendet werden. In diesem Fällen entspricht also die Betriebsspannung des D-FlipFlops 5 oder des R-S- FlipFlops 4 gleichzeitig der Referenzspannung Uref, die am invertierenden Eingang des Operationsverstärkers OPl anliegt.
[031] Der A/D-Wandler 1 weist drei Eingänge und einen Ausgang auf: - am ersten Eingang liegt die Eingangsspannung Ue an; - am zweiten Eingang liegt die Referenzspannung UH an; - am dritten Eingang der Systemtakt Ts.
[032] Am Ausgang des A/D-Wandlers 1 wird das pulsweitenmodulierte Ausgangs-signal Uout bereitgestellt, das die digitale Umsetzung des analogen Mess-signals Ue repräsentiert.
[033] Der als Integrierglied 2 arbeitende Operationsverstärker OPl wird während einer von dem Zeitgenerator 6 vorgegebenen Zeitdauer tl - in der Auflade-phase - aufgeladen. Anschließend wird die Zeitdauer t2 der Entladephase gemessen. Die Zeitdauer t2 entspricht der Zeit, die es braucht, bis am Aus-gang des Integrierglieds 2 aufgrund des sich entladenden Kondensators C eine gewisse Ausgangsspannung Ua gemessen wird. Üblicherweise entspricht diese der Schwellspannung Uth; erfindungsgemäß erfolgt die Umschaltung durch die Synchronisation mit dem Zähler aber bei einer Spannung, die oberhalb der vorgegebenen Schwellspannung liegt. Der zeitliche Verlauf der an den einzelnen Komponenten anliegenden Spannung Ua, UK, Ql, Q2 bzw. der zeitliche Verlauf der von den einzelnen Komponenten gelieferten Spannung Uref, TC ist in Fig. 2 gesondert dargestellt.
[034] Zum Zeitpunkt t = 0 beginnt die sog. Auf ladephase. Diese ist in der Fig. 2 mit (1) gekennzeichnet. Im Zeitpunkt t = 0 steht über die entsprechende Schaltung des Analogschalters 7 die Spannung UH an dem invertierenden Eingang des Operationsverstärkers OPl an. Wenn die Referenzspannung UH größer ist als die Eingangsspannung Ue, fällt die Spannung Ua am Ausgang des Operationsverstärkers OPl, ausgehend von der Schwell-spannung Uth, linear ab. Der Ausgang des Komparators 3, der Ausgang Ql des R-S-FlipFlops 4, der Ausgang Q2 des D-FlipFlops 5, der dem puls-modulierten Ausgangssignal Uout entspricht, und der Ausgang des Zeitgenerators 6 befinden sich während dieser Zeit auf dem binären Pegel Hi. Zum Zeitpunkt tl lässt sich die am Ausgang des Integriergliedes 2 anstehende Ausgangsspannung Ua folgendermaßen beschreiben:
[035] Ua(tl) = Uth + [die codierte matematische Formel ist] (Ue - UH) [die codierte matematische Formel ist] tl [die codierte matematische Formel ist] (1)
[036] Nach Ablauf der zwischen den Zeitpunkten t = 0 und tl liegenden Zeitdauer erzeugt der Zeitgenerator 6 am Ausgang TC einen kurzen Clock-Impuls auf den binären Pegel Lo. Hierdurch wird ein Reset-Signal am R-S-FlipFlop 4 erzeugt; als Folge hiervon werden das Ausgangssignal Ql und einen Takt später das Ausgangssignal Q2 auf den binären Pegel Lo gesetzt. Weiterhin schaltet der Analogschalter 7 die Referenzspannung Uref auf 0V, und es beginnt die Entladephase, die in der Fig. 2 mit (2) gekennzeichnet ist.
[037] Wenn die Referenzspannung 0V kleiner ist als die Eingangsspannung Ue, steigt die Ausgangsspannung Ua linear an. Zum Zeitpunkt t2 erreicht die Spannung Ua wieder die Schwellspannung Uth, und der Komparator 3 schaltet. Hierdurch wird die Ausgangsspannung UK des Komparators 3 auf den binären Pegel Lo gesetzt; weiterhin wird der R-S-FlipFlop 4 gesetzt (Ξ SET). Ql liegt auf dem binären Pegel Hi, und einen Takt später liegt die Ausgangsspannung des D-FlipFlops Q2 auf dem binären Pegel Hi. Q2 dient zur Umschaltung der Referenzspannung Uref und zur Freigabe des Zeitgenerators 6. Die Aufladephase (1) beginnt erneut. Zum Zeitpunkt T = tl + 12 lässt sich die Ausgangsspannung Ua durch die folgende Formel mathematisch beschreiben:
[038] Ua(T) = Uth = Ua(tl) + [die codierte matematische Formel ist] Ue [die codierte matematische Formel ist] t2 [die codierte matematische Formel ist] (2)
[039] Durch Einsetzen von Ua(tl) aus Formel (1) in die Formel (2) ergibt sich im eingeschwungenen Zustand des A/D-Wandlers 1 die folgende Beziehung zwischen der Eingangsspannung Ue und der Periodendauer T:
[040] Ue = [die codierte matematische Formel ist] (3)
[041] Sind die Referenzspannung UH und die vorgegebene Verzögerungszeit tl - Delay tl - bekannt und konstant, so ergibt sich die folgende mathematische Beziehung:
[042] Ue = [die codierte matematische Formel ist] = [die codierte matematische Formel ist] ~ [die codierte matematische Formel ist] (4)
[043] Die Eingangsspannung Ue ist unter diesen Bedingungen also indirekt bzw. umgekehrt proportional zur Periodendauer T, wobei T = tl + 12 ist.
[044] Um die Periodendauer T zu messen, wird die Zeit zwischen zwei steigenden Flanken oder zwei abfallenden Hanken des pulsweitenmodulierten Ausgangssignals Uout mit dem Zähler 8 erfasst. Die Zeitauflösung der Periodendauer T hängt dabei ganz wesentlich von der Frequenz f des Zählertaktes des Zählers 8 ab. Wird der Zähler 8 mit dem Systemtakt Ts betrieben, so gilt für die kleinste messbare Zeitänderung [die codierte matematische Formel ist] t die folgende mathematische Beziehung:
[045] [die codierte matematische Formel ist] t = [die codierte matematische Formel ist] (5)
[046] Diese übliche Auflösungsgrenze wird bei dem erfmdungsgemäßen A/D-Wandler 1 aufgehoben.
[047] Ohne Synchronisation auf den Systemtakt Ts oder auf den Zählertakt des Zählers 8 erfolgt die Umschaltung zwischen der Entladephase (2) und der Aufladephase (1) immer exakt beim Erreichen der Schwellspannung Uth, also zu einem Zeitpunkt, wenn die während der Aufladephase (1) im Integrierglied 2 gespeicherte Ladung wieder entladen ist. Erfindungsgemäß wird der A/D-Wandler 1 und der Zähler 8 mit dem Systemtakt Ts oder mit dem Zählertakt f des Zählers 8 synchronisiert.
[048] Durch die Synchronisation des A/D-Wandlers 1, des Zählers 8 und des Zeitgenerators 6 mit dem Systemtakt Ts bzw. mit dem Zählertakt f findet die zuvor genannte Umschaltung erst beim nächsten Takt des Systemtakts Ts bzw. des Zäh- lertaktes f statt. Die Umschaltung zwischen den beiden Phasen findet also nicht bei Uth, sondern oberhalb von Uth statt. Dadurch ergibt sich eine Restladung im Integrierglied 2, die sich mit jeder Wandlung aufaddiert und schließlich zu einen Sprung des Zählerwertes führt. Es entsteht ein Zyklus von Messwerten mit der Auflösung des Zählers 8. Eine Mittel wertbildung über n Messwerte dieses Zyklus' erhöht die Auflösung um mindestens den Faktor n. Je höher die Anzahl der gemittelten Messwerte, um so besser ist auch die Auflösung A. Eine Verdopplung der gemittelten Messwerte führt mindestens zu einer Verdopplung der Auflösung und damit zu einer Verdopplung der Messgenauigkeit.
[049] In Fig. 3 ist beispielhaft für einen Zyklus die Spannung Ue in Abhängigkeit von den Zählerwerten des Zählers 8 dargestellt. Hier ist dargstellt, wie sich die Ausgangsspannung Ua des Integriergliedes 2 während eines Zyklus', in dem eine Vielzahl von Auflade- und Entladephasen durchlaufen werden, über die Zeit ändert. Bei einer Taktfrequenz von 10 kHz haben die Zählerwerte eine Auflösung von 10 μsec. Während des Zyklus' erzeugt der Zähler 8 viermal den Zählerwert 130 μsec und siebenmal den Zahlerwert 140 μsec. Im Mikroprozessor 10 wird der Mittelwert über die elf Messwerte gebildet, so dass man den exakten Wert 136,3636 μsec erhält, obwohl die eigentliche Auflösung des Zählers nur 10 μsec beträgt.
[050] Beispielhaft ist in Fig. 4 der Auflösungsgewinn dargestellt, der bei der erfindungsgemäßen Vorrichtung durch die Mittelwertbildung erreicht wird. Insbesondere ist hier der Fehler in der Zeitmessung gegen die Anzahl n der in einem Zyklus durch- .. geführten Messungen aufgetragen. Bezogen auf das in Fig. 3 gezeigte Beispiel wird der Fehler bei einer Mittelwertbildung über n = 11 Messungen zu Null. Garantiert werden kann allerdings nur die Hüllkurve 1/n.
[051] Theoretisch lässt sich mit der erfindungsgemäßen Lösung eine beliebig große Auflösung erreichen, wenn das Messfenster bzw. die Meßdauer entsprechend erhöht wird. Die erhöhte Messgenauigkeit geht zwar auf Kosten der Messgeschwindigkeit, jedoch spielt dies je nach Art der Anwendung bzw. je nach Art der Messung nur eine untergeordnete Rolle. Praktisch werden der Auflösung übrigens Grenzen durch das Auftreten von Rauschen und von Nichtlinearitäten gesetzt.
[052] Durch den in Formel (3) dargestellten nichtlinearen Zusammenhang zwischen der Eingangsspannung Ue und der Periodendauer T ist die Auflösung der gemessenen Spannung nicht linear. Große Eingangsspannungen Ue ergeben kleine Periodendauern T und werden niedriger aufgelöst. Erfindungsgemäß wird bevorzugt der nachfolgend genannte Algorithmus zur Auswertung verwendet:
[053] Ein Zähler mit Captur-Compare-Eingang wird für eine Messdauer X (z.B. X = 4ms) eingeschaltet. Die Zählerstände bei den durch die Flanken des pulsweitenmodulierten Signals Uout erzeugten Interrupts I werden wie folgt in der Speichereinheit 11 ge- speichert. Der erste Zählerwert wird in eine Variable ZI gespeichert; die folgenden überschreibend in die Variable Z. Die Anzahl der Interrupts wird in einer Variablen I festgehalten. Nach Ablauf der Messdauer X kann nun die Spannung Ue wie folgt errechnet werden:
[054] Ue = [die codierte matematische Formel ist] [die codierte matematische Formel ist] (I - l) (6)
[055] Eine kleine Eingangsspannung Ue, die eine Periodendauer T etwas kleiner als X erzeugt, wird also nicht gemittelt und mit der Auflösung des Zählers 8 gemessen. Eine große Eingangsspannung Ue, die eine sehr kleine Periodendauer T erzeugt, wird sehr oft gemessen und gemittelt, wobei die Auflösung durch die zuvor beschriebene Methode erhöht wird. Die kleinste Auflösung hat deshalb ein Signal mit einer Periodendauer T = X/2. Die Auflösung A des A/D-Wandlers 1 lässt sich folglich durch die nachfolgende Formel beschreiben:
[056] A = [die codierte matematische Formel ist] [die codierte matematische Formel ist] Ts (7)
[057] Beträgt die Messdauer beispielsweise X = 4ms und der Systemtakt Ts = 8MHz, so beträgt die Auflösung A des erfindungsgemäßen A/D-Wandlers 1 A= 16.000 bzw. 14 Bit.
[058] In der Software des Mikroprozessors 10 werden die folgenden Fehler abgefangen:
[059] Eine Unterspannung wird erkannt, wenn keine zwei Flanken des pulsweiten-mo- dulierten Ausgangssignals bzw. keine zwei Interrupts während der Messdauer X auftreten. Dies ist ein Indikator dafür, dass die Messspannung bzw. die Eingangsspannung Ue zu klein ist.
[060] Eine Überspannung ist dadurch erkennbar, dass die Abarbeitungszeit Tl der Interrupts länger als die Periodendauer T wird, und es kommt zum Meßfehler. Deshalb ist es erforderlich, die maximale Anzahl der Interrupts auf X/TI zu begrenzen.
[061] Nachfolgend sind noch einmal die Vorteile der erfindungsgemäßen Vorrichtung genannt:
[062] Folgende Fehler gehen prinzipiell nicht in die Messung ein: - Wird der Zeitgenerator 6 mit dem Zählertakt f synchronisiert, so beeinflusst das Driften der Vorladezeit tl (z.B. aufgrund von Temperaturänderungen oder über Betriebsdauer) das Messergebnis nicht; - Werden alle Takte der Schaltungskomponenten 6, 8, 1 von dem gleichen Takt Ts abgeleitet, so spielen Driften des Taktes Ts (z.B. aufgrund von Temperaturänderungen oder über Betriebsdauer) keine Rolle; - Ebenso wirken sich Schwankungen in der Schwellspannung Uth und bei dem RC-Glied nicht negativ auf das Messergebnis aus, solange die Schwankungen nicht innerhalb eines Messzyklus' auftreten; - Weiterhin haben Schaltzeiten der Digitalschaltung, die Einfluss auf die Zeitdauer t2 der Entladephase haben, keinen Einfluss auf das Messergebnis.
[063] Weiterhin lassen sich durch den Zwei-Punkte-Abgleich die folgenden Fehler eliminieren: - Alle analogen Offsetgrößen am Operationsverstärker OPl (da hier nur eine Drift einen Messfehler erzeugen kann.) - Der Wert der On- Widerstände des Analogschalters 7 - Die Schaltzeiten, die auf die Zeitdauer tl der Aufladephase wirken. - Der Absolutfehler der Referenzspannung UH (auch hier kann nur eine Drift einen Messfehler erzeugen).
[064] Bezugszeichenliste A/D-Wandler Integrierglied Komparator S-R-FlipFlop / Speicherelement D-FlipFlop / Synchronisationselement Zeitgenerator Analogschalter Zähler Taktgeber Mikroprozessor Speichereinheit [065] OPl Operationsverstärker
[066] R Widerstand
[067] C Kondensator
[068] Uout pulsweitenmoduliertes Ausgangssignal
[069] Ue Messspannung
[070] Ua Ausgangssignal des Operationsverstärkers
[071 ] Uref Referenzspannung
[072] Uth Schwellspannung
[073] Ql Spannung am Speicherelement
[074] Q2 Spannung am Synchronisationselement

Claims

Ansprüche
[001] 1. Vorrichtung zur Analog/Digital Wandlung einer Messspannung (Ue) mit einem Analog/Digital-Wandler (1), der ein Integrierglied (2) mit einem Operationsverstärker (OPl), einem Widerstand ( R) und einer Kapazität ( C) im Rückkopplungskreis aufweist, wobei am invertierendem Eingang des Operat ions- verstärkers (OPl) eine Referenzspannung (Uref) anliegt und wobei am nicht- invertierendem Eingang des Operationsverstärkers (OPl) die Mess-spannung (Ue) anliegt, wobei der Kondensator ( C ) während einer Auflade-phase der Zeitdauer (tl) aufgeladen und während einer Entladephase der Zeitdauer (t2) entladen wird, wobei der Analog/Digital-Wandler (1) weiterhin einen dem Operationsverstärker (OPl) nachgeschalteten Komparator (3), ein dem Komparator (3) nachgeschaltetes Speicherelement (4), einen die Aufladezeit (tl) erzeugenden Zeitgenerator (6) und einen Zähler (8) umfasst, wobei der Zähler (8) die Flanken bzw. die Periodendauer (T = tl + 12) des von dem A/D-Wandler (1) am Ausgang bereitgestellten pulsweitenmodulierten Ausgangssignals (Uout) detektiert, und wobei ein Synchronisationselement (5) vorgesehen ist, das zumindest innerhalb einer vorgegebenen Messdauer (X) die Flanken des pulsweitenmodulierten Ausgangssignals mit dem Takt des Zählers (8) synchronisiert.
[002] 2. Vorrichtung nach Ansprach 1, wobei ein Taktgeber (9) vorgesehen ist, der den Systemtakt (Ts) vorgibt, und wobei das Synchronisationselement (5) den Zähler (8), den Analog/-Digital- Wandler (1) und den Zeitgenerator (6) mit dem Systemtakt (Ts) synchronisiert.
[003] 3. Vorrichtung nach Ansprach 1 oder 2, wobei ein Analogschalter (7) vorgesehen ist, der die Referenzspannung (Uref), die an den invertierenden Eingang des Operationsverstärkers (OPl) anliegt, zwischen zwei unterschiedlichen Spannungswerten (UH, Masse) schaltet.
[004] 4. Vorrichtung nach Ansprach 1 oder 2, wobei als Referenzspannung (Uref) die am Ausgang des Synchronisations-elements (5) zur Verfügung stehende Spannung (Q2) auf den invertierenden Eingang des Operationsverstärkers (OPl) geführt wird.
[005] 5. Vorrichtung nach Anspruch 1, wobei als Referenzspannung (Uref) die am Ausgang des Speicherelements (4) zur Verfügung stehende Spannung (Ql) auf den invertierenden Eingang des Operationsverstärkers (OPl) geführt wird.
[006] 6. Vorrichtung nach Ansprach 1, wobei es sich bei dem Speicherelement (4) um einen R-S-FlipFlop handelt.
[007] 7. Vorrichtung nach Anspruch 1, 2 oder 4, wobei es sich bei dem Synchronisationselement (4) um einen D-FlipFlop handelt. [008] 8. Vorrichtung nach Anspruch 1, wobei der Zähler (8) einen Captur- Compare-Eingang aufweist und wobei der Zähler jeweils während einer vorgegebenen Messdauer (X) eingeschaltet ist und die Flanken des pulsweitenmodulierten Ausgangssignals (Uout) detektiert und wobei ein Mikroprozessor (9) vorgesehen ist, der die Eingangsspannung (Ue) aus den Zählerwerten, insbesondere über eine Mittelwertbildung von mehreren Zählerwerten bestimmt.
[009] 9. Vorrichtung nach Anspruch 1 oder 8, wobei dem Mikroprozessor (9) eine Speichereinheit (10) zugeordnet ist, wobei in der Speichereinheit (10) die Anzahl der durch die Flanken des puls-weitenmodulierten Ausgangssignals (Uout) erzeugten Interrupts (I) gespeichert ist und wobei der Mikroprozessor (9) die Eingangsspannung (Ue) nach Ablauf der Messdauer (X) nach der folgenden Formel errechnet: Ue = [die codierte matematische Formel ist] [die codierte matematische Formel ist] (I - 1) wobei die Variable ZI dem ersten Wert des Zählers (8) entspricht, wobei Z die nachfolgenden Zählerwerte repräsentiert, die überschreibend in der Speichereinheit (10) gespeichert werden, und wobei die Größe I die Anzahl der während der Messdauer (X) gezählten Interrupts widerspiegelt, und wobei a eine Konstante darstellt.
[010] 10. Vorrichtung nach Ansprach 8 oder 9, wobei der Mikroprozessor (9) Unter- und Überspannungen erkennt und ein Fehlersignal generiert.
[011] 11. Vorrichtung nach Ansprach 10, wobei der Mikroprozessor (9) die Messdauer (X) so anpasst, dass das Auftreten von Unter- und/oder Überspannungen vermieden wird.
PCT/EP2005/052060 2004-05-07 2005-05-04 Vorrichtung zur analog/digital wandlung einer messspannung WO2005112268A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
AT05740257T ATE446611T1 (de) 2004-05-07 2005-05-04 Vorrichtung zur analog/digital wandlung einer messspannung
DE502005008378T DE502005008378D1 (de) 2004-05-07 2005-05-04 Vorrichtung zur analog/digital wandlung einer messspannung
CN200580022757XA CN1981444B (zh) 2004-05-07 2005-05-04 用于测量电压的模/数转换的装置
EP05740257A EP1743428B1 (de) 2004-05-07 2005-05-04 Vorrichtung zur analog/digital wandlung einer messspannung
US11/579,588 US7649489B2 (en) 2004-05-07 2005-05-04 Apparatus for analog/digital conversion of a measurement voltage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004023145A DE102004023145A1 (de) 2004-05-07 2004-05-07 Vorrichtung zur Analog/Digital Wandlung einer Messspannung
DE102004023145.1 2004-05-07

Publications (1)

Publication Number Publication Date
WO2005112268A1 true WO2005112268A1 (de) 2005-11-24

Family

ID=34966673

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/052060 WO2005112268A1 (de) 2004-05-07 2005-05-04 Vorrichtung zur analog/digital wandlung einer messspannung

Country Status (8)

Country Link
US (1) US7649489B2 (de)
EP (1) EP1743428B1 (de)
CN (1) CN1981444B (de)
AT (1) ATE446611T1 (de)
DE (2) DE102004023145A1 (de)
ES (1) ES2333734T3 (de)
RU (1) RU2324286C1 (de)
WO (1) WO2005112268A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009077025A1 (de) * 2007-12-19 2009-06-25 Sartorius Ag Digitale wägevorrichtung

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005061090B3 (de) * 2005-12-21 2007-08-30 Atmel Germany Gmbh Messeinrichtung zur kapazitiven Druckmessung
DE102010029693A1 (de) * 2010-06-04 2011-12-08 Robert Bosch Gmbh Schaltungsanordnung zum Erkennen eines Fehlers eines Wandlers
CN101949995B (zh) * 2010-09-02 2012-09-12 浙江大学 一种电缆故障点距离测量装置
US8836525B2 (en) * 2011-06-06 2014-09-16 Lear Corporation Isolated resistive current sensor
CN102355241B (zh) * 2011-08-04 2014-03-19 内蒙古自治区电子研究所 一种脉宽调制电路的同步电路
CN102957430B (zh) * 2011-08-26 2016-06-01 比亚迪股份有限公司 一种模数转换电路
DE102012223285A1 (de) * 2012-01-13 2013-07-18 Continental Teves Ag & Co. Ohg Schaltungsanordnung und Verfahren zur Überwachung einer PWM-Ansteuerelektronik eines Kraftfahrzeugsteuergeräts
DE102012201596A1 (de) * 2012-02-03 2013-08-08 Robert Bosch Gmbh Empfangsanordnung für ein Steuergerät in einem Fahrzeug und Verfahren zum Erzeugen eines Synchronisationspulses
CN102832940B (zh) * 2012-09-17 2015-05-06 江苏国石半导体有限公司 一种用于电流输入adc的前端电路
JP5786976B2 (ja) 2013-06-11 2015-09-30 オンキヨー株式会社 信号変調回路
CN103499733B (zh) * 2013-09-30 2016-03-30 中国科学院微电子研究所 一种高精度电压检测电路及方法
CN103760491B (zh) * 2014-01-06 2017-04-05 华南理工大学 数字式蓄电池电量监测方法与装置
US9312876B1 (en) * 2014-09-24 2016-04-12 Intel Corporation Asynchronous low-power analog-to-digital converter circuit with configurable thresholds
CN105811987B (zh) * 2016-03-09 2022-12-09 广州龙之杰科技有限公司 单积分型模数转换器及其转换方法
DE102016225044A1 (de) * 2016-12-14 2018-06-14 Micro-Epsilon Messtechnik Gmbh & Co. Kg Linearisierungsschaltung und Verfahren zum Linearisieren eines Messsignals
DE102017131226A1 (de) * 2017-12-22 2019-06-27 Dewertokin Gmbh Elektromotorischer Möbelantrieb, Möbel und Verfahren zum Erfassen einer Position eines elektromotorischen Möbelantriebs
CN113933350B (zh) * 2021-09-30 2023-12-22 深圳市中金岭南有色金属股份有限公司凡口铅锌矿 矿浆pH值检测方法、装置及计算机可读存储介质

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1390063A (en) * 1971-03-03 1975-04-09 Zschimmer G Method and apparatus for measuring a voltage with the aid of an analogue-digital converter
US4584566A (en) * 1984-12-21 1986-04-22 Honeywell Inc. Analog to digital converter
JPH02246622A (ja) * 1989-03-20 1990-10-02 Sony Corp 多重積分型ａ／ｄ変換装置
US4999632A (en) * 1989-12-15 1991-03-12 Boehringer Mannheim Corporation Analog to digital conversion with noise reduction
DE4037268A1 (de) * 1989-12-05 1991-06-06 Willi Dipl Ing Sontopski Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip
US5097264A (en) * 1990-06-18 1992-03-17 Honeywell Inc. Analog-to-digital converter
US5157400A (en) * 1990-01-25 1992-10-20 Samsung Electronics Co., Ltd. Automatic reference voltage controller of integral analog/digital converter
US5184128A (en) * 1991-08-06 1993-02-02 Harris Corporation Integrating A/D converter with means for reducing rollover error
WO1993017502A1 (en) * 1992-02-25 1993-09-02 Laurel Electronics Inc. Analog-to-digital converter with conversion rate inverse to the integration period
DE4403732C1 (de) * 1994-02-07 1995-10-12 Siemens Ag Schaltungsanordnung zur Erzeugung pulsweiten modulierter Ausgangssignale oder zur Messung vom Impulsflankenabständen von Eingangssignalen
US5519361A (en) * 1995-04-12 1996-05-21 Samsung Aerospace Industries, Ltd. Pulse width controller adopting feedback PWM integration system employing carrier-synchronous signal
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
US20030016154A1 (en) * 2001-07-19 2003-01-23 Rohm Co., Ltd. Integration type A/D conversion method, integration type A/D converter, and battery charger utilizing such converter
US20030053587A1 (en) * 2001-08-21 2003-03-20 Nikolaus Demharter CT-data pick-up

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1390063U (de)
US4598270A (en) * 1984-10-04 1986-07-01 Rockwell International Corporation Precision integrating analog-to-digital converter system
US5245343A (en) * 1990-08-03 1993-09-14 Honeywell Inc. Enhanced accuracy delta-sigma A/D converter
DE10040373B4 (de) * 1999-08-20 2004-02-19 Sartorius Ag Analog/Digital-Umsetzer
DE10128942B4 (de) * 2001-06-18 2007-01-11 Mettler-Toledo Gmbh Integrierender A/D-Wandler
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
US6664908B2 (en) * 2001-09-21 2003-12-16 Honeywell International Inc. Synchronized pulse width modulator

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1390063A (en) * 1971-03-03 1975-04-09 Zschimmer G Method and apparatus for measuring a voltage with the aid of an analogue-digital converter
US4584566A (en) * 1984-12-21 1986-04-22 Honeywell Inc. Analog to digital converter
JPH02246622A (ja) * 1989-03-20 1990-10-02 Sony Corp 多重積分型ａ／ｄ変換装置
DE4037268A1 (de) * 1989-12-05 1991-06-06 Willi Dipl Ing Sontopski Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip
US4999632A (en) * 1989-12-15 1991-03-12 Boehringer Mannheim Corporation Analog to digital conversion with noise reduction
US5157400A (en) * 1990-01-25 1992-10-20 Samsung Electronics Co., Ltd. Automatic reference voltage controller of integral analog/digital converter
US5097264A (en) * 1990-06-18 1992-03-17 Honeywell Inc. Analog-to-digital converter
US5184128A (en) * 1991-08-06 1993-02-02 Harris Corporation Integrating A/D converter with means for reducing rollover error
WO1993017502A1 (en) * 1992-02-25 1993-09-02 Laurel Electronics Inc. Analog-to-digital converter with conversion rate inverse to the integration period
DE4403732C1 (de) * 1994-02-07 1995-10-12 Siemens Ag Schaltungsanordnung zur Erzeugung pulsweiten modulierter Ausgangssignale oder zur Messung vom Impulsflankenabständen von Eingangssignalen
US5519361A (en) * 1995-04-12 1996-05-21 Samsung Aerospace Industries, Ltd. Pulse width controller adopting feedback PWM integration system employing carrier-synchronous signal
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
US20030016154A1 (en) * 2001-07-19 2003-01-23 Rohm Co., Ltd. Integration type A/D conversion method, integration type A/D converter, and battery charger utilizing such converter
US20030053587A1 (en) * 2001-08-21 2003-03-20 Nikolaus Demharter CT-data pick-up

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 014, no. 568 (E - 1014) 18 December 1990 (1990-12-18) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009077025A1 (de) * 2007-12-19 2009-06-25 Sartorius Ag Digitale wägevorrichtung

Also Published As

Publication number Publication date
CN1981444B (zh) 2011-11-16
US7649489B2 (en) 2010-01-19
ES2333734T3 (es) 2010-02-26
EP1743428B1 (de) 2009-10-21
US20080258956A1 (en) 2008-10-23
DE502005008378D1 (de) 2009-12-03
ATE446611T1 (de) 2009-11-15
DE102004023145A1 (de) 2005-11-24
EP1743428A1 (de) 2007-01-17
RU2324286C1 (ru) 2008-05-10
CN1981444A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
WO2005112268A1 (de) Vorrichtung zur analog/digital wandlung einer messspannung
DE102007046560A1 (de) Feldgerät mit einem Analogausgang
DE102006041827B4 (de) Verfahren zur Bestimmung eines Zeitintervalls
WO2002019523A1 (de) Filteranordnung und verfahren zur filterung eines analogsignals
DE2626899C3 (de) Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers
DE2205793A1 (de) Schaltungsanordnung zum abgleich der nullinie
DE3129184C2 (de)
EP0237583B1 (de) Verfahren und Schaltungsanordnung zum Umsetzen einer Messspannung in einen digitalen Wert
DE2456156C2 (de) Analog-Digital-Wandler
DE2547725A1 (de) Analog-digital-wandler
EP1769289B1 (de) Verfahren und vorrichtung zur hochgenauen digitalen messung eines analogsignals
DE3106869C2 (de) Schaltungsanordnung zur Auslösung der Rückstellung eines Mikro-Prozessors
DE19948892C2 (de) Impulsdetektor und Verfahren zur Detektion von sinusförmigen Impulsen
DE10040373B4 (de) Analog/Digital-Umsetzer
WO2014095474A1 (de) Feldgerät mit einem analogausgang
DE2454601C3 (de) Einrichtung zur Ermittlung des Mittelwertes einer elektrischen Größe
EP1692604A1 (de) Aufwecksignal-detektorschaltung
DE2952311C2 (de) Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen Wert
WO1990004219A1 (de) Schaltungsanordnung zur digitalen erfassung einer analogen information, insbesondere des zeitabstandes zweiter aufeinanderfolgender zustände eines signals
DE2063581C3 (de) Alarmschaltung für Datenübertragungssysteme
AT401985B (de) Analog-digital-umsetzer
DE2728150A1 (de) Integrierender analog/digitalwandler
DE2404255A1 (de) Elektrische regeleinrichtung
DE1946245C3 (de) Schaltungsanordnung zur Verhinderung des Leerlaufs bei Elektrizitätszählern mit elektronischen IntegriermeBwerken
DE3823177A1 (de) Ultraschall-durchflussmessung unter auswertung von phasenverschiebungen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005740257

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1300/MUMNP/2006

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2006143192

Country of ref document: RU

WWE Wipo information: entry into national phase

Ref document number: 200580022757.X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2005740257

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11579588

Country of ref document: US