WO2005117076A1 - 化合物半導体エピタキシャル基板及びその製造方法 - Google Patents

化合物半導体エピタキシャル基板及びその製造方法 Download PDF

Info

Publication number
WO2005117076A1
WO2005117076A1 PCT/JP2005/010090 JP2005010090W WO2005117076A1 WO 2005117076 A1 WO2005117076 A1 WO 2005117076A1 JP 2005010090 W JP2005010090 W JP 2005010090W WO 2005117076 A1 WO2005117076 A1 WO 2005117076A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound
lattice
lattice constant
substrate
Prior art date
Application number
PCT/JP2005/010090
Other languages
English (en)
French (fr)
Inventor
Kenji Kohiro
Tomoyuki Takada
Kazumasa Ueda
Masahiko Hata
Original Assignee
Sumitomo Chemical Company, Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Company, Limited filed Critical Sumitomo Chemical Company, Limited
Priority to US11/597,613 priority Critical patent/US8169004B2/en
Priority to KR1020067027234A priority patent/KR101151933B1/ko
Publication of WO2005117076A1 publication Critical patent/WO2005117076A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

化合物半導体エピタキシャル基板及びその製造方法を提供する。　化合物半導体エピタキシャル基板は、単結晶基板、格子不整合化合物半導体層及び応力補償層を含み、かつ、格子不整合化合物半導体層及び応力補償層は、単結晶基板に対して同一面側にあり、格子不整合化合物半導体層は、格子緩和が生じていず、応力補償層は、格子緩和が生じていず；　単結晶基板の格子定数Ｌｓ、格子不整合化合物半導体層の格子定数Ｌｍ、及び、応力補償層の格子定数Ｌｃは、式(1a)又は(2a) Ｌｍ＜Ｌｓ＜Ｌｃ　(1a) Ｌｍ＞Ｌｓ＞Ｌｃ　(2a)を満足する。　化合物半導体エピタキシャル基板の製造方法は、(1)及び(2)の工程を含む。(1)　単結晶基板の上に、格子緩和が生じない化合物半導体層Ｉをエピタキシャル成長させ、(2)　得られた化合物半導体層Ｉの上に、格子緩和が生じない化合物半導体層IIをエピタキシャル成長させ；　単結晶基板の格子定数Ｌｓ、化合物半導体層Ｉの格子定数ＬＩ、及び、化合物半導体層IIの格子定数ＬIIは、式(1b)又は(2b)を満足する。ＬＩ＜Ｌｓ＜ＬII　(1b) ＬＩ＞Ｌｓ＞ＬII　(2b)

Description

明 細 書 ィ匕合物半導体ェピタキシャル基 びその製 法 謹分野
本発明は、 化合物半 (本ェピタキシャル基滅びその $¾i ^法に関する。 また、 本発 明は、 ィ匕合物半 f本ェピタキシャル基板を含む半 f本軒、 その反り防 it ^法に関する。 背景漏
携帯電話のスィッチ等に用いられている高電 動度電界効果型トランジスタ （HE MT) 、 pHEMT (p s e u d omo r p h i c HEMT) 、 歪軒井戸レーザ一 軒、 ヘテロバイポーラトランジスタ （HBT) 等の軒の 用に用いられる化合物 半 本ェピタキシャル基板は、 単結晶基板上に単結晶基板と異なる格子定数を有する化 合物半 #ί本をェピタキシャル成長させて i¾iされる。
«より、 単結晶基板上に、 単結晶基板と大きく異なる格子定数を る化合物半導 体を成長させる場合、 層が成長しないか、 たとえ成長したとしても格子嶽口が きて多 量の転位が発生するため、 得られる化合物半 ί本ェピタキシャル基板は、 -B iz いられていない。
一方、 単結晶基板上に単結晶基板と少し異なる格子定数を^ τる物質を成長させる場 合、 その厚さが十分薄ければ、 格子が歪むことにより転位の発生が抑えられ 物質を単 結晶基板上にェピタキシャル成長させること力 きる。 しかしながら、 このようにして 得られる化合物半 ί本ェピタキシャル基板では、 化合物半 f本の結晶格子に生じる格子 歪に起因する応力により、 反りが発生する。 発明の開示 本発明者らは、 反りが少ない化合物半 ^(本ェピタキシャル基板について検討した結果、 本発明を^ Tるに至った。
すなわち本発明は、 単結晶基板、 格子^^化合物半 本層及び応力補償層を含み、 かつ、 格子不齢化合物半^ (本層及び応力補償層は、 単結晶基板に対して同一面 側にあり、
格子 ¾ ^化合物半 ί本層は、 格 口が生じていず、
応力補償層は、 格 口が生じていず；
単結晶基板の格子定数 L s、 格子不 匕合物半 層の格子定数 Lm、 及び、 応力補償層の格子定数 L cは、 式 aa)又は (2a)
Lm<L s <L c (la)
Lm>L s >L c (2a)
を満足する化合物半 (本ェピタキシャル基板を樹共する。 本発明は、 鎌 3の化合物半 {本ェピタキシャル基板を含む半 本軒を提供する。 また、 本発明は、 （1)及び (2)の工程を含む化合物半^本ェピタキシャル基板の $S ^ 法を提供する。
(1) 単結晶 の上に、 格 藤口が生じない化合物半 本層 Iをェピタキシャル 成長させ、
(2) 得られた化合物半 本層 Iの上に、 格 避口が生じない化合物半 ί本層 II をェピタキシャル成長させ；
単結晶基板の格子定数 L s、 ィ匕合物半難層 Iの格子定数 Lい 及び、 化合物半 層 IIの格子定数 L„は、 式 (lb)又は (2b)を満足する。
L ^L s ^,, (lb)
L I>L s >LII (2b) さらに、 本発明は、 単結晶基板の上に、 格 唐口が生じていない化合物半 (本層 Iと ィ匕合物半 ί本層 Iの上に、 格子奮口が生じていない化合物半 ί本層 IIを設ける工程を 含み；
単結晶基板の格子定数 L s、 化合物半導体層 Iの格子定数 L 及び、 ィ匕合物半 本層 IIの格子定数 は、 嫌己式 (lb)又は ( )を満足する、 化合物半 ί本ェピタキシャル基 板の反り防止方法を する。
本発明の化合物半導体ェピタキシャル基板は、 反りが小さく、 ΗΕΜΤや ΗΒΤ等の 素子の に難に用いることができる。
本発明の 法によれば、 嫌己の化合物半 # (本ェピタキシャル基板を難すること ができる。 また、 本発明の SSi^法は、 例えば、 特開 2003— 113000号公報記 載の方法、 （サファイア基板の麵側に窒化アルミニウムを付着させた後、 サファイア 基板を M〇 V P E装置に入れ、 サフアイァ基板の表面側に G a N層を成長させる方 法。 ) のように、 単結晶基板の に層を設ける必要がなぐ 簡便である。 図面の簡単な説明
図 1は、 縣の HEMT用化合物半 {本ェピタキシャル基板の艦を示す。
図 2は、 mi目成長半 {本 $¾g装置を示す。
図 3は、 特性瞻に用いた の HEMT用化合物半 #{本ェピ夕キシャル基板の職 を示す。
図 4は、 反りが発生した、 縣の化合物半 (本ェピタキシャル基板を示す。
図 5は、 ィ匕合物半 本ェピタキシャル基板における曲率半径と A 1 GaAsx_xPx バッファ層に含まれる Pの量 Xとの関係を示す。
図 6は、 A 1 Ga Asバッファ層に Pを含まない の HEMTの反りの I 面結果を 示す。 図 7は、 AlGaASi—χΡχバッファ層を有し、 特性評価に用いた本発明の HEM T用化合物半導体ェピタキシャル基板の構造を示す。 発明を実施するための最良の形態
本発明の化合物半 ί本ェピタキシャル基板は、 単結晶基板上にェピタキシャル成長さ せることにより形成され 単結晶基板と格子定数が異なり、 格 齋ロが生じていない格 子^^化合物半 ί本層を有してなる化合物半 ェピ夕キシャル基板であって、 格子 不^化合物半 #ί本層とは単結晶基板に対する格子定数の大小関係が逆の別化合物半導 体からなり、 格 口を生じていない応力補償層を単結晶基板の格子 ¾^化合吻半導 体層と同一面側に有する。 応力補償層は、 単結晶基 にェピ夕キシャル成長させることにより形成され 単結 晶基板と格子定数が¾¾る。 また、 応力補償層は、 格 奮口が生じていない格子^ r 化合物半難層と、 単結晶基板に対する格子 の大小関係が逆の別化合物半 (本から なる。 さらに、 応力補償層は、 格 口を生じていないものであり、 格子 化合物 半 f本層に生じる格子歪に起因する応力と^^向の応力を単結晶基板に加える。
具体的には、 図 1の I nGaAsチャネル層 6 の層 （G a Asバッファ層 2、 A IGaAsバッファ層 3、 n—A 1 GaAS電子供給層 4、 8、 スぺ一サ層 5、 7、 ノ ンド一プ Al GaAs層 9、 ノンドープ G a A s層 10、 n— G a A sコンタクト層 1 1) は、 GaAs単結晶繊 1とネ各子齢する。 InGaAsは GaAsよりネ各子定数 が大きいので、 InGa As層 6が格子不齡化合物半 #ί本層である。 InGaAs層 6 «S板および他の層から] ¾縮応力を受け、 GaAs単結晶基板 1および他の層には引 ¾SS力を加える。 その結果、 ェピタキシャル基板に反りが発生する。 図 4は、 反りを示 した 図である。 InGaAs層 6が基板および他の層に及ぼす引^力により、 化 合物半 本ェピ夕キシャル基板は、 上に凸となるように反る。 このような反りを ί氐減す るため、 本発明においては、 単結晶基板より格子定数が小さぐ 他の層と単結晶基板に 対して Ιϊϋ応力を及ぼす応力補償層を単結晶基板の格子 ¾ ^化合物半 (本層と同一面 側に設ける。 応力補償層の格子定数と層厚を調^ rることにより、 反りが小さくなるよ うに制御される。 単結晶基板が GaAsである場合、 応力補償層に適した化合物半 本 は、 単結晶基板 (GaAs) の格子定数との差が小さぐ 力つ層厚を制御し易いものと して、 例えば、 InGaP、 GaAsP、 ΙηΑ1 Ρ、 S .iGe、 AlAsP、 Al G aAs P力 S挙げられる。 単結晶基板は、 例えば、 GaAs, GaP、 InP、 S i、 Ge、 S i C、 GaN、 A IN, サファイアである。 格子不齢化合物半 本層は、 単結晶基板と格子定数が異なり、 格 口が生じてい ない。 これは、 例えば、 InGaAs、 I nGaAs P> InGaP、 InAs、 Ga AsSb、 InGaNである。 これらは戦虫、 または 2つ以上で用いられる。
応力補償層は、 前述の条件を満たすものであればよぐ 単結晶基概 各子不齢化 合物半 本層に応じて ¾51択すればよく、 例えば、 InGaP、 GaAsP、 I nA 1 P、 S iGe、 AlAsP、 A 1 GaAs P> InGaAs、 I nA 1 P、 Al Ga Nなどから選択すればよい。 本発明の化合物半 ί本ェピタキシャル基板では、 単結晶基板の格子定数と、 格子不整 合化合物半 (本層の格子定数と、 応力補償層の格子定数の大小関係が、 格子 ¾^化合 物半 本層の格子定数が単結晶基板のそれより大きく、 応力補償層の格子定数が単結晶 基板のそれより小さくなつていることが好ましい。 これらの組^:として、 単結晶基板 —格子^^化合物半 本層—応力補償層の順に、 例えば、 GaAs-InGaAs- A 1 GaAs P、 GaAs— GaAs S b_GaAs P、 I nP- I nGaAs - I n GaP、 GaN— I nGaN— A 1 GaN、 S i C— I nGaN— A 1 GaNが好まし く、 GaAs— I nGaAs— A 1 GaAs P、 GaAs— GaAs Sb— GaAs P、 I nP- I nGaAs— I nGaPがさらに好ましい。
嫌己の化合物半 本ェピタキシャル基板は、 例えば、 単結晶基板の上に、 格？^口が 生じない化合物半 本層 Iをェピタキシャル成長させ、 （ 得られた化合物半 本廇 I の上に、 格子簾口が生じない化合物半導体層 IIをェピタキシャル成長させる方法 （こ こで、 単結晶基板の格子定数 Ls、 ィ匕合物半 ί本層 Iの格子定数 Lい 及び、 化合物半 (本層 IIの格子定数 L„は、 嫌己式 (lb)又は (2b)を満足する。 ) により、 難すればよ い。 編己方法により得られる化合物半 本ェピタキシャル基板では、 化合物半^ f本層 Iが 格子^^化合物半 ί本層、 化合物半 (本層 IIが応力補償層となるか、 または化合物 半 本層 Iが応力補償層、 ィ匕合物半 ¾ (本層 II力各子 匕合物半 (本層となる。
後者の: ^、 化合物半 本層 IIは、 例えば、 I nGaAs, InGaAsP, In GaP、 InAs、 GaAsSb、 I nG aNである。 化合物半 ¾ (本層 Iは、 例えば、 InGaP、 GaAsP、 I nA 1 P、 S iGe、 AlAsP、 AlGaAsP、 In GaAs、 InAlP、 A 1 GaN.などである。 また、 単結晶基板、 化合物半^ ί本層 II、 ィ匕合物半 層 Iの組^:は、 単結晶基板一化合物半 (本層 II—化合物半 {本層 I の順に、 例えば、 GaAs - I nGaAs— A 1 GaAs P、 GaAs - GaAsSb 一 GaAsP、 I nP— I nGaAs— I nGaP、 GaN— I nGaN— A 1 GaN、 S i C- I nGaN— A 1 GaNであり、 好ましくは GaAs— I nGaAs—A 1 G aAsP、 GaAs -GaAs Sb-GaAs P, I nP— I nGaAs— I nGaP である。
以下の説明では、 化合物半 (本層 II、 化合物半 (本層 Iを、 各々、 格子不齡化合 物半 (本層、 応力補償層と称する。 次に、 化合物半 (本ェピタキシャル基板の 法を、 図面を用いて説明する。 ここ では、 単結晶基板が G a A s力、らなり、 格子^^化合物半 本層が I n G a A sから なる HEMT用の化合物半 本ェピタキシャル基板の^ 法について説明する。
本賺明と の化合物半 #ί本ェピタキシャル基板との比較のため、 魏のものの層 職を図 1に示す。 図 1において、 GaAs¾^S¾l^ Ga Asバッファ層 2、 A 1 G a A sバッファ層 3、 n型不純物をドープした n - A 1 GaAs層からなるバック 側電子供給層 4、 A 1 G a A s層からなるバック側スぺーサ層 5である。 2^C¾電子ガ スが形成されるチャネル層 6がこの 形成されている。 チャネル層 6は、 I n G a Asからなり、 厚さが 4 OAから 18 OAである。 チャネル層 6の厚さは I n«に応 じて変えられる。 I n G a A sチャネル層 6の格子定数は G a A s単結晶基板 1の格子 定数より大きく、 I nGaAsチャネル層 6 各子^^化合物半 本層となる。 他の 層は、 GaAs単結晶基板 1とほぼ格子齡している。 この図では、 InGaAsチヤ ネル層 6の上に、 A 1 G a A s層からなるフロント側スぺーサ層 7、 n型不純物をドー プした n— A 1 GaAs層からなるフロント側電子供給層 8、 ノンド一プ A 1 GaAs 層 9、 ノンドープ GaAs層 10、 η— GaAsコンタクト層 11が、 この 形成 されている。
GaAsバッファ層 2から n— GaAsコンタクト層 11までの化合物半 ί本層の成 一 長は、 赚の装置を用いて行えばよい。 MOCVDによる 目成長半 {本^ 置の例 を図 2に示す。 目成長半 ί本 ^^置は、 原 Η共給ライン 1と、 共給ライン 1を 通じて原糾共給装置 （図^:ず） 力 料ガスが供給される反応炉 2を # "る。 反応炉 2内には G a A s基板 3を加熱するための 1½プタ 4が設けられている。 i½プ夕 は 多角柱体であり、 その表面には単結晶基板である G a A s基板 3が複数枚取り付けられ ている。 ΗΤプタ 4は回転装置 5によって回転される。 1½プタ 4の内部には、 プ 夕 4を加熱するための赤外線ランプ 6が備えられている。 赤外線ランプ 6に加熱用電源 7から通電することにより、 GaAs基板 3〖漸望の成長 に加熱される。 加熱によ り、 糾共給ライン 1を通じて反応炉 2に供給される原料ガスが G a A s基板 2上で熱 翠し、 Ga As基板 3上に所望の化合物半 f本層カ 目成長により形成される。 反応 炉 2に供給された原料ガスのうち未反応の原料ガスは、 排気ポート 8より反応炉外に排 出され 排ガス処理装置へ送られる。
GaAs単結晶基板 1は、 高纖の半纖性 G a As単結晶基板である。 GaAs単 結晶基板として、 通常、 LEG (L i qu i d Enc apsu l a t ed Czoc hr a 1 s k i) 法により ¾Bされたものが用いられる。 また、 GaAs単結晶基板と して、 VB (Ve r t i c a 1 B r i dgeman) 法、 VGF (Ve r t i c a 1 Gr ad i en t Freez ing) 法などにより $¾iされたものを用いてもよい。
G a As単結晶基板 1は、 その表面が洗浄、 エッチング、 洗浄、 草通された後、 目 成長半 本 ¾BS置の反応炉内の 1½プタ 4に I ^される。 反応; t戸内を高 素で置 換した後、 GaAs単結晶基板 1の加熱を開始する。 G a A s単結晶基板 1の が、 所望の成長 に到達し、 安定したところで、 反応炉内に砒素原料ガスを導入する。 G a A s層を成長させる場合、 砒素原料ガスの導入に続いてガリゥム原料ガスを導入する。 徹の A 1 GaAsバッファ層を成長させる:^、 砒素原料ガスの導入に続いてガリ ゥム原料ガスおよびアルミニウム原料ガスを導入する。 例えば、 図 7に示す層職 (H EMT用の: t給、 最上層に、 さらに n— GaAsコンタクト層が形成され これが棚 される。 しかし、 コンタクト層を形^ Tると、 Ha l 1測定が困難となるので、 ここで は、 Ha l 1測定が^!能なコンタクト層を形成していないものを示す。 ) を有する、 本 発明の化合物半 本ェピタキシャル基板では、 A 1 GaAsバッファ層に代えて、 A1 GaAs 層を応力補償層として成長させる。 Al GaAs 層の成長では、 砒 素原料ガスとリン]^料ガスの導入に続いて、 ガリウム原料ガスおよびアルミニウム原料 ガスを導入する。
また、 InGaAs層を成長させる齢、 纏 料ガスの導入に続いて、 ガリウム原 料ガスおよびィンジゥム原料ガスを導入する。 .
所望の糸賊、 層厚、 キャリア髓の化合物半 (本層からなる層構造を^ る化合物半 ¾ (本ェピタキシャル基板を作製するため、 各原料の供糸績と供給時間を制御する。 所望 の積層職の成纖了後、 各原料の供給を停止して結晶成長を停止し、 炉を?^]す る。 ^後、 化合物半薪本ェピタキシャル基板を反応炉内から取り出す。 これらの操作 により、 化合物半 # (本層の成長は完了する。 纏原料ガスとして、 通常、 ≡ 素化赫 (AsH3) が用いられるが、 炭素数が 1 から 4のアルキル基でアルシンの水素を置換したアルキルアルシンを用いてもよい。 リン原料ガスとして、 通常、 ホスフィン （PH3) が用いられる。
ガリウム、 アルミニウム、 インジウムの原料として、 通常、 各々の金属原子に炭素数 が 1から 3のアルキル基もしく ίお素が結合した、 トリアルキル化物もしく «≡7jC素化 物が用いられる。
電子供給層の n型不純物ドーパントとして、 通常、 シリコン （S i) 、 ゲルマニウム (Ge) 、 スズ（Sn) 、 硫黄 (S) 、 セレン （Se) などの水素化物、 または炭素数 が 1力 3のアルキル基を有するアルキル化物が用いられる。 図 7に示す層構造、 I n組成が 0. 20、 厚さが 150 Aである I n G a A sチヤネ ル層、 及び厚さが 150 OA (又は 300 OA) である A 1 GaAs P層を有する化合 物半 #本ェピタキシャル基板について、 A 1 GaAs P層のリン （P) 量 （A 1 GaA Sh(Pxの X) と基板の反りの関係を計算により求めた。 その結果を図 5に示す。 縦輸堪板の曲率判圣を、 横軸は A 1 G a A s Pのリン （P) 量を示す。 A 1 G a A sバッファ層のリン （P) 量がゼロである場合、 基板の曲率半径は約 200mとなる。 Al GaAsPのリン （P) 量が増えると、 基板は、 曲率半径が大きくなり、 反りが減 少する。
図 5に示したように、 リン （P) 量は少ない方から特定値に近づくと、 基板の曲率半 径は急激に大きくなり、 無駄になる。 この点では、 基板の反りがないことを意味する。 リン （P) 量は、 さらに増えると、 基板の曲率の船が十から一に変わる。 これは、 反 りの向きが変わること （凹から凸、 又は凸から凹） を意味する。
前述のとおり、 図 7に示す層構造を有し、 かつ I n糸城が 0. 20、 厚さが 15 OA である I n G a A sチャネル層を る化合物半 #ί本ェピタキシャル基板では、 A 1 G aAsバッファ層のリン （P) 量により、 基板の反りが制御される。 その結果、 反りが 実質的 しなレ堪板が得られる。 本発明の半導体素子は、 前記の化合物半導体ェピタキシャル基板を含む。 半導体素子 は、 通常、 漏己の化合物半 »ί本ェピタキシャル基板と、 電極を含むものである。 このよ うな半 (本軒は、 例えば、 HEMTや HBTとして棚される。 雄例
以下、 本発明を «例により詳細に説明するが、 本発明はこれらの^！例に され るものではない。 参照例 1
図 3に示 冓造の化合物半 ェピタキシャル基板を MO C VD法により結晶成長し た。 単結晶基板として、 3インチ径の半系櫞性 G a As基板を用いた。 チャネル層は、 In糸滅が 0. 20、 厚さが 15 OAである。 GaAs基板の格子定数は 5. 653A である。 I n0.20Ga0.80Asの格子定数は 5. 734 Aであり G a A sより大きレ^ I n o. 20 G a 0.80 A sの格子定数は、 GaAsと InAsの格子定数からベガ一ド則 を して計算した。 成 了後、 化合物半 本ェピタキシャル基板を反応炉から取り 出し、 電気的特性 （2^¾電子ガス ?US、 Ha 1 1移動度） を Van de r Pau w法により調べた。
室温における 2次元電子ガス濃度は 1. 72 X 1012/ c m2であり、 Ha l 1移動度 は 6230 cm2/V sであった。
また、 市販の反り測 置を用いて、 化合物半 ί本ェピタキシャル基板の反りを測定 した。 その鳥瞰図及ぴ渐面図を図 6に示す。 ィ匕合物半 本ェピタキシャル基板は、 格子 ¾ ^化合物半 本層 （InGaAs層） の引騒により、 凸に反っていた。
化合物半 f本ェピタキシャル基板の反りを数値化した。 SORI、 すなわちゥェ八表 面上における、 焦平面上部の最も高い驗を持つ場所 （高さ） と、 焦平 部の最も低 レ殺差を持つ場所 （高さ） の高醒、 は 5. 62 mであった。 難例 1
図 7に示 髓において、 A 1 GaAs層 3を A 1 GaAs 0.9775 P 0.0225層 3' (Al GaAs^ XPXの Xが 0. 0225のものであり、 応力補償層として作用す る。 ） に代えた 、 参照例 1と同様な操作を行って、 化合物半 本ェピタキシャル基 板を $¾tした。 Al GaAs。.9775 P。.。225の格子定数は 5. 650人でぁり0&八 s (5. 653A) より小さい。 AlGaAs 0.9775 P 0.0225の格子定数は、 A1G a A sと A 1 G a Pの格子定数からベガ一ド則を細して計算した。 A 1 G a A sの格 子定数は G a A sと A 1 A s力 計算した。 また、 Al GaPの格子定数は、 A 1 Pと G a P力 ^ら言十算した。
得られた化合物半 (本ェピタキシャル基板は、 電気的特性力渗照例 1のものと同等で あり、 A 1 GaAs層 3を A 1 GaAs 0. 9775 P 0.0225層 3' に代えたことによる電 気的特性の低下はなかった。 また、 ィ匕合物半導体ェピタキシャル基板は、 30尺1が3. 86 mであり、 参照例 1のものに比較して小さかった。 難例 2
図 7に示 H造において、 八10&八3層3を八10&八30.965 P0.。35層 3" (A1 の Xが 0. 035のものであり、 応力補償層として作用す る。 ) に代えた 、 参照例 1と同様な操作を行って、 ィ匕合物半 »ί本ェピタキシャル基 板を難した。 Al GaAs 0.965 Ρ0.。35の格子定数は 5. 647人でぁり0&八3 より小さい。 得られた化合物半 (本ェピタキシャル基板は、 電気的特性力渗照例 1のも のと同等であり、 301 1が1. 85 mであった。

Claims

請 求 の 範 囲
1. 単結晶基板、 格子^^化合物半 ί本層及び応力補償層を含み、 かつ、 格子不齡 ィ匕合物半 (本層及び応力補償層は、 単結晶基板に対して同一面側にあり、
格子^^化合物半 ί本層は、 格 唐口が生じていず、
応力補償層は、 格 口が生じていず；
単結晶基板の格子定数 Ls、 格子不^ Γ化合物半 #ί本層の格子定数 Lm、 及び、 応力補償層の格子定数 Lcは、 式 (la)又は (2a)
Lm<L s <^L c (la)
Lm>L s>Lc (2a)
を満足する化合物半 f本ェピタキシャル基板。
2. 単結晶基板は、 GaAs、 GaP、 InP、 S i、 Ge、 S i C、 GaN、 A 1 N及びサフアイァからなる群から選ばれる請求項 1記載の化合物半 本ェピタキシャル 基板。
3. 格子^ ^化合物半 #ί本層は、 InGaAs、 InGaAsP、 InGaP、 I nAs、 GaAsSb及び InGa Nからなる群から選ばれる少なくとも 1つである請 求項 1記載の化合物半 本ェピタキシャル基板。
4. 応力補償層は、 InGaP、 GaAsP、 ΙηΑ1 Ρ、 S iGe、 AlAsP、 Al GaAsP, InGaAs、 I n A 1 P及び A 1 G aN力らなる！^、ら選ば、れる少 なくとも 1つである請求項 1記載の化合物半 ί本ェピタキシャル基板。
5. 請求項 1〜4のレずれかに記載の化合物半 ί本ェピタキシャル基板を含む化合物 半 軒。
6. (1)及び ( の工程を含む化合物半劐本ェピ夕キシャル基板の! ^法。
(1) 単結晶基板の上に、 格子藤口が生じない化合物半導体層 Iをェピタキシャル 成長させ、 (2) 得られた化合物半劐本層 Iの上に、 格 藤口が生じない化合物半 本層 II をェピタキシャル成長させ；
単結晶基板の格子定数 L s、 化合物半難層 Iの格子定数 Lい 及び、 化合物半 本層 IIの格子定数 L„は、 式 (lb)又は ( )を満足する。
L^Ls^,, (lb)
Lx>Ls>Ln (2b)
7. 単結晶基板は、 GaAs、 GaP、 InP、 S i、 Ge、 S i C、 GaN、 Al N及びサフアイァからなる群から選ばれる請求項 6に記載の 法。
8. 化合物半 層 Iは、 I nGaP, GaAsP、 I nA 1 P、 S iGe、 Al A sP、 AlGaAsP、 InGaAs、 I n A 1 P及び A 1 G aNからなる群から選ば れる少なくとも 1つである請求項 6記載の製 法。
9. 化合物半 層 Πは、 InGaAs、 InGaAsP、 InGaP、 InAs、 G a A s S b及び I n G a Nからなる ら選ばれる少なくとも 1つである請求項 6記 載の
10. 単結晶基板の上に、 格 口が生じていない化合物半 (本層 Iと化合物半 (本 層 Iの上に、 格 妻口が生じていない化合物半 (本層 IIを設ける工程を含み； 単結晶基板の格子定数 Ls、 化合物半 層 Iの格子定数 Lい 及び、 化合物半 層 IIの格子定数 LHは、 式 (lb)又は (2b)
L^Ls^,, (lb)
LX>L s>L„ (2b)
を満足する、 化合物半 ί本ェピタキシャル基板の反り防 法。
PCT/JP2005/010090 2004-05-31 2005-05-26 化合物半導体エピタキシャル基板及びその製造方法 WO2005117076A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/597,613 US8169004B2 (en) 2004-05-31 2005-05-26 Compound semiconductor epitaxial substrate and process for producing the same
KR1020067027234A KR101151933B1 (ko) 2004-05-31 2005-05-26 화합물 반도체 에피택셜 기판 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004160847A JP4867137B2 (ja) 2004-05-31 2004-05-31 化合物半導体エピタキシャル基板
JP2004-160847 2004-05-31

Publications (1)

Publication Number Publication Date
WO2005117076A1 true WO2005117076A1 (ja) 2005-12-08

Family

ID=35451135

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/010090 WO2005117076A1 (ja) 2004-05-31 2005-05-26 化合物半導体エピタキシャル基板及びその製造方法

Country Status (5)

Country Link
US (1) US8169004B2 (ja)
JP (1) JP4867137B2 (ja)
KR (1) KR101151933B1 (ja)
TW (1) TW200603268A (ja)
WO (1) WO2005117076A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007025062A2 (en) * 2005-08-25 2007-03-01 Wakonda Technologies, Inc. Photovoltaic template
WO2009059128A2 (en) * 2007-11-02 2009-05-07 Wakonda Technologies, Inc. Crystalline-thin-film photovoltaic structures and methods for forming the same
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
WO2010088366A1 (en) 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
CN102379033A (zh) * 2009-03-31 2012-03-14 旭化成微电子株式会社 半导体器件
CN102369594A (zh) * 2009-04-06 2012-03-07 住友化学株式会社 半导体基板、半导体基板的制造方法、半导体基板的判定方法以及电子器件
CN102369597B (zh) * 2009-04-07 2014-04-09 住友化学株式会社 半导体基板、半导体基板的制造方法、和电子器件
JP5627871B2 (ja) * 2009-10-30 2014-11-19 フューチャー ライト リミテッド ライアビリティ カンパニー 半導体素子およびその製造方法
CN102569364B (zh) * 2010-12-08 2014-05-14 中国科学院微电子研究所 一种高迁移率衬底结构及其制备方法
US8900969B2 (en) * 2012-01-27 2014-12-02 Skyworks Solutions, Inc. Methods of stress balancing in gallium arsenide wafer processing
US9093506B2 (en) 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
CN103594419B (zh) * 2012-08-16 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
JP2014053418A (ja) * 2012-09-06 2014-03-20 Fujitsu Ltd 半導体装置
KR101626393B1 (ko) * 2013-12-31 2016-06-01 (재)한국나노기술원 스트레인 보상층을 포함한 기판 재활용 구조, 구조 생성 방법 및 소자 제작 방법
SG11201606451QA (en) 2014-03-28 2016-09-29 Intel Corp Selective epitaxially grown iii-v materials based devices
US9530719B2 (en) 2014-06-13 2016-12-27 Skyworks Solutions, Inc. Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers
JP6287951B2 (ja) * 2015-05-14 2018-03-07 三菱電機株式会社 化合物半導体装置
JP2018170458A (ja) * 2017-03-30 2018-11-01 株式会社東芝 高出力素子
CN109994582B (zh) * 2018-01-02 2020-08-25 山东华光光电子股份有限公司 一种降低GaAs基外延片翘曲度的DBR结构
GB2612372A (en) * 2021-11-02 2023-05-03 Iqe Plc A layered structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321093A (ja) * 1989-06-19 1991-01-29 Fujitsu Ltd 半導体発光装置
JPH0563291A (ja) * 1991-08-30 1993-03-12 Toshiba Corp 半導体レーザ装置
JP2003086520A (ja) * 2001-09-11 2003-03-20 Shin Etsu Handotai Co Ltd 半導体多層構造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752713B2 (ja) 1986-02-24 1995-06-05 沖電気工業株式会社 化合物半導体の成長方法
JP2677653B2 (ja) * 1989-02-03 1997-11-17 富士通株式会社 半導体装置
JP2970103B2 (ja) * 1991-08-28 1999-11-02 住友電気工業株式会社 半導体超格子構造
JPH05144727A (ja) 1991-11-19 1993-06-11 Nippon Steel Corp ヘテロエピタキシヤルウエーハの製造方法
US5391896A (en) * 1992-09-02 1995-02-21 Midwest Research Institute Monolithic multi-color light emission/detection device
JPH06244217A (ja) * 1993-02-19 1994-09-02 Matsushita Electric Ind Co Ltd ヘテロ接合半導体装置
JP3254823B2 (ja) * 1993-06-28 2002-02-12 住友化学工業株式会社 半導体エピタキシャル基板およびその製造方法
JPH09148682A (ja) * 1995-11-20 1997-06-06 Furukawa Electric Co Ltd:The 半導体光素子
JP3428797B2 (ja) * 1996-02-08 2003-07-22 古河電気工業株式会社 半導体レーザ素子
JP2001053339A (ja) * 1999-08-11 2001-02-23 Toshiba Corp 半導体発光素子およびその製造方法
US6556602B2 (en) * 2000-12-05 2003-04-29 The Boeing Company Electron beam pumped semiconductor laser screen and associated fabrication method
JP2003113000A (ja) 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
JP2004055788A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置
JP2004200433A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321093A (ja) * 1989-06-19 1991-01-29 Fujitsu Ltd 半導体発光装置
JPH0563291A (ja) * 1991-08-30 1993-03-12 Toshiba Corp 半導体レーザ装置
JP2003086520A (ja) * 2001-09-11 2003-03-20 Shin Etsu Handotai Co Ltd 半導体多層構造

Also Published As

Publication number Publication date
KR101151933B1 (ko) 2012-06-01
JP4867137B2 (ja) 2012-02-01
JP2005340717A (ja) 2005-12-08
KR20070032721A (ko) 2007-03-22
US8169004B2 (en) 2012-05-01
TW200603268A (en) 2006-01-16
US20070215905A1 (en) 2007-09-20
TWI381426B (ja) 2013-01-01

Similar Documents

Publication Publication Date Title
WO2005117076A1 (ja) 化合物半導体エピタキシャル基板及びその製造方法
US8362503B2 (en) Thick nitride semiconductor structures with interlayer structures
US7271404B2 (en) Group III-V nitride-based semiconductor substrate and method of making same
KR20090026144A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP2008516449A (ja) シリコンゲルマニウム層の低温選択エピタキシャル成長
Richter et al. GaN boules grown by high rate HVPE
EP3486939B1 (en) Method for forming a semiconductor structure for a gallium nitride channel device
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
EP2541589B1 (en) Layered semiconductor substrate and method for manufacturing it
JP2004207473A (ja) 高電子移動度エピタキシャル基板
EP4135008A2 (en) A hemt
WO2004059744A1 (ja) 化合物半導体エピタキシャル基板及びその製造方法
JP4940562B2 (ja) 化合物半導体エピタキシャル基板およびその製造方法
KR20050100672A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
US7304332B2 (en) Compound semiconductor epitaxial substrate and method for manufacturing same
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
WO2020184091A1 (ja) 窒化物半導体基板及びその製造方法
JPH06267867A (ja) 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法
JP2003234357A (ja) 電界効果トランジスタ
CN116288688A (zh) GaN高阻层制备方法及GaN的HEMT器件制备方法
JPH076957A (ja) 半導体エピタキシャル基板
JP2006080503A (ja) 半導体エピタキシャル基板
JP2004241676A (ja) 化合物半導体の製造方法及び半導体材料並びに半導体素子

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11597613

Country of ref document: US

Ref document number: 2007215905

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067027234

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067027234

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11597613

Country of ref document: US