WO2006021483A2 - Semiconductor circuit arrangement and method for the production thereof - Google Patents

Semiconductor circuit arrangement and method for the production thereof Download PDF

Info

Publication number
WO2006021483A2
WO2006021483A2 PCT/EP2005/053779 EP2005053779W WO2006021483A2 WO 2006021483 A2 WO2006021483 A2 WO 2006021483A2 EP 2005053779 W EP2005053779 W EP 2005053779W WO 2006021483 A2 WO2006021483 A2 WO 2006021483A2
Authority
WO
WIPO (PCT)
Prior art keywords
region
circuit
protective material
area
semiconductor
Prior art date
Application number
PCT/EP2005/053779
Other languages
German (de)
French (fr)
Other versions
WO2006021483A3 (en
Inventor
Marcus Halik
Christine Dehm
Hagen Klauk
Ute Zschieschang
Günter Schmid
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2006021483A2 publication Critical patent/WO2006021483A2/en
Publication of WO2006021483A3 publication Critical patent/WO2006021483A3/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Definitions

  • the present invention relates to a Halbleiterscens ⁇ arrangement and a method for their preparation.
  • the invention also relates to a method for integrating organic field-effect transistors with other electrical components.
  • circuit areas with different basic technologies.
  • circuit areas based on common semiconductor materials, such. B. Sili ⁇ zium or germanium, with circuit areas on the basis of novel material combinations to combine with each other, z. B. with circuit areas on the basis of so-called organic semiconductor devices.
  • the object of the invention is to provide a semiconductor circuit arrangement and a method for the production thereof in which the mutually harmful influences during production and / or during operation are limited. Different circuit areas of the semiconductor circuit arrangement can be reduced or prevented.
  • the object is achieved in a semiconductor circuit arrangement according to the invention with the characterizing features of independent claim 1. Furthermore, the object ge solved in a method for producing a Halbleiter ⁇ circuit arrangement according to the invention with the characterizing features of independent claim 11. Advantageous further developments of the Halbleiterscensan ⁇ order and the inventive method for producing a semiconductor circuit arrangement are each the subject of the dependent claims.
  • a first circuit area and a second circuit area are formed, that the first circuit area is formed with or from one or more organic semiconductor components such that a protective material area is formed such that the first area is covered by the protective material area Circuit area and the second circuit area are formed spatially and materially separated from each other and that the protective material area of or with a parylene or a poly (para-xylene) is formed.
  • At least one of the circuit regions is formed with or from one or more organic semiconductor components and that a protective material region provided for physical and physical separation of the circuit regions is formed from or with a parylene.
  • the organic semiconductor components are, in particular, diodes and / or field-effect transistors based on organic semiconductor materials. It is preferable that the first circuit area and / or the second circuit area are formed on a common substrate or on the basis of a common substrate having a surface area.
  • the first Wegungs ⁇ area is formed substantially directly on the surface region of the substrate.
  • the second circuit area is formed essentially directly on the surface area of the substrate.
  • the protective material region is formed as an embedding region for the first circuit region and that the first circuit region is formed embedded by the protective material region.
  • the protective material area is designed as embedding area for the second circuit area and that the second circuit area is formed embedded by the protective material area.
  • the first circuit region and the second circuit region may also be stacked one above the other.
  • an encapsulation material region may also be formed as an alternative or additional measure for embedding or encapsulating the semiconductor circuit arrangement.
  • a through-contact or a plurality of plated-through holes can be used. forms, in particular in the protective material für ⁇ urgent manner.
  • the protective material region may be formed as a layer having a thickness of about 100 nm or above, preferably with a thickness of about 200 nm or above and / or up to a thickness of about 2 ⁇ m or below.
  • a method for producing a semiconductor circuit arrangement, in which a first circuit region and a second circuit region are formed, in which the first circuit region is formed with or consists of one or more organic semiconductor components in which a protective material
  • the protective material region is formed from or with a parylene or a poly (para-xylene).
  • first circuit region and / or the second circuit region are formed on a common substrate or on the basis of a common substrate with a surface region.
  • the first circuit region is formed essentially directly on the surface region of the substrate.
  • the second circuit area is formed essentially directly on the surface area of the substrate.
  • the protective material region is formed as an embedding region for the first circuit region and that the first circuit region is formed embedded by the protective material region.
  • the protective material region is formed as an embedding region for the second circuit region and that the second circuit region is embedded by the protective material region.
  • first circuit area and the second circuit area can also be formed stacked one above the other.
  • an encapsulation material region to be formed for embedding or encapsulating the semiconductor circuit arrangement.
  • a through-contact or a plurality of plated-through holes can be formed, in particular in the protective material area of a penetrating manner.
  • the protective material region may be formed as a layer having a thickness of about 100 nm or more, preferably about 200 nm or more in thickness and / or up to about 2 ⁇ m or less in thickness.
  • a protective material region to be formed or deposited from a propylene in the course of an evaporation pyrolysis polymerization process. It is also an embodiment of the method of advantage, in which the substrate is kept at room temperature, in particular during the formation of Schutzmaterialbe- range and / or during the formation of the encapsulant area.
  • the invention relates to a method for integrating organic field-effect transistors with other electrical components.
  • Suitable products based on organic field effect transistors (OFET) and circuits are both “pure” circuit products such as e.g. "radio frequency identification tags” RF-ID transponders as well as “combi-products” in which organic circuits or transistors in combination with other functional elements (diodes, light-emitting diodes, photo diodes, memory cells, etc.) result in a functional unit.
  • the organic transistors usually take over the control and evaluation function of the other components, wherein integration of the various components with the OFETs into a device is necessary.
  • the problem with the integration is often the sensitivity of both the OFETs and the other functional elements to processing steps (use of organic solvents, aqueous etching solutions, etc.) of the respective other technology or the general sensitivity of a the functional elements with respect to environmental influences (moisture, atmospheric oxygen, etc.).
  • the sensitivity of organic semiconductor layers eg, pentacene, polythiophene, oligothiophene, Cu-phthalocyanine, etc.
  • various electrode materials Al, Ca, Mg, etc. are sensitive to contamination.
  • the aim of the invention is the description of a method for integrating different functional elements with OFETs to combi-components, wherein the step according to the invention consists in the introduction of a suitable structurable intermediate layer (insulating layer) which separates the individual functional elements from one another, without influencing their function, but making contact with each other possible.
  • This intermediate layer consists of parylene, which is distinguished by outstanding barrier properties with respect to water, atmospheric moisture, organic solvents and gases and is bringsschie ⁇ by a Plasmapyrolyseclar.
  • parylene or parylene as a protective layer in conjunction with conventional semiconductor devices (circuit boards, ICs, etc.) is known, but not in connection with a direct integration into components or for fertilizing in or with OFET components.
  • a method or a process for protecting an organic semiconductor layer and for integrating it into combination devices while preserving the original transistor properties is not known to the best of our knowledge. Due to the aforementioned problem of the sensitivity of many organic functional materials and inorganic electrode materials to solvents, etc., the application of a suitable protective layer is difficult.
  • the solvent-free deposition of a polymer layer is achieved by pyrolysis and polymerization in the gas phase of di-para-xylene to poly (para-xylene) (Fig. 1 - [3]).
  • Poly (para- xylene or else parylene is an excellent barrier material to water, organic solvents and various gases.)
  • the deposition on the substrate surface takes place at room temperature
  • the realizable layer thicknesses on the substrate range from about 100 nm to several micrometers the desired barrier properties are given from a layer thickness of about 200 nm
  • FIGS. 2a to 2d four integration schemes are suitable for realizing such combination components, see FIGS. 2a to 2d, whereby it must be ensured in all cases that the individual functions 30, A and 40, B are isolated from one another (avoidance of interfering interactions). but still have to be in electrical contact (ie they must be connected by vias).
  • the respective individual functions 30, A and 40, B are stacked on top of one another, wherein in the case of FIGS. 2 a and 2 b they pass through an insulating layer 50 and in the case of FIG. 2 c the substrate 20 are isolated from each other and are each interconnected by appropriate Vi ⁇ as 70 miteinender.
  • a protective layer 50 according to the invention is necessary for integration.
  • This structure (stack) represents the technologically most sensible option since processing can be carried out "position by position" and no masking of partial areas of the substrate and z. From 30, A is necessary during the process of 40, B. This would be necessary in variant according to FIG. 2c.
  • the variants represent According to FIGS. 2 a and 2 b, the respective area-optimized arrangements are shown in comparison to the variant of FIG. 2 c.
  • the variant according to FIG. 2 d does not necessarily require the use of such a protective layer 50 as in the variant according to FIG. 2 c, since the spatial separation of the individual functions 30, A and 40, B by the arrangement above and below the substrate 20 he follows.
  • a disadvantage of the variant according to FIG. 2d is the difficult realization of the contacting 70 (definition and filling of contact holes) due to the relative thickness of most substrates (> 10 mm).
  • FIG. 3 shows a detailed and schematic representation of a result of the method according to the invention.
  • a core idea of the invention is the provision of a method for integrating organic and inorganic components with organic field-effect transistors.
  • the inventive parylene layer (parylene N, parylene C, parylene D) is deposited in a corresponding evaporation pyrolysis polymerization plant.
  • Advantageous layer thicknesses of the parylene protective layer are> 200 nm and ⁇ 2 mm.
  • the substrate is tempered to room temperature during the deposition of the parylene.
  • Vias are produced in the parylene protective layer by definition of the via structures by means of photolithography, subsequent plasma etching of the parylene layer (the photoresist acts as an etching mask) and filling of the vias with conductive materials (metals - evaporation, sputtering, conductive polymers - PDOTrPSS, PANI). ).
  • the filling of the vias can take place before or after removal of the photoresist etching mask.
  • a parylene sealing layer can optionally be made in the layer thicknesses> 200 nm to ⁇ 10 mm according to the process described above.
  • Fig. 1 is a schematic representation of the so-called Parylenreaes, so one
  • FIGS. 2 a to 2 d are cross-sectional views in section of various embodiments of semiconductor circuit arrangements according to the invention or from the prior art.
  • FIG. 3 shows a particularly preferred embodiment of a semiconductor circuit arrangement according to the invention.
  • Fig. 1 shows in schematic form a parylene process based on evaporation, pyrolysis and subsequent deposition.
  • FIGS. 2 a to 2 d are sectional side views which schematically illustrate semiconductor circuit arrangements 10 according to the invention (FIGS. 2 a and 2b) or semiconductor circuit arrangements 10 'from the prior art (FIGS. 2c and 2d) ,
  • FIGS. 2 a to 2 d are based on a substrate 20 having a surface area 20 a or an upper side 20 a and a lower side 20 b.
  • Fer ⁇ ner a first circuit area 30, A with or from one or more organic semiconductor devices and a second circuit area 40, B are provided.
  • the second circuit area 40, B may involve the same technology as used in the first circuit area 30, A.
  • the technology on which the second circuit region 40, B is based can also be another technology, for example, B. a conventional silicon or Ger ⁇ maniumtechnologie.
  • B is provided in each case a through-hole 70 or a via 70 of a via material 70 '.
  • a plurality of such via holes 70 may be formed.
  • the first circuit area 30, A and the second circuit area 40, B are formed on the surface 20 a of the common substrate 20.
  • the first circuit area 30, A and the second circuit area 40, B are laterally spaced from each other on the surface area 20a of the substrate 20, between them only the contact 70 from themaschinetechnischsma- material 70 'is provided.
  • the process conditions for one of the circuit areas 30, A or 40, B also each have direct access to the spatial area for the other circuit area 40, B or 30, A, so that in the arrangement of FIG. 2c the mutual influence and in particular the harmful effects, which can occur alternately, are not prevented here.
  • the first circuit area 30, A is provided on the lower side 20b of the common substrate 20, whereas the second circuit area 40, B is on the upper side 20a of the common one Substrate 20 is formed.
  • the plated-through hole 70 made of the contact material 70 ' measures the thickness of the substrate 20 in order to electrically contact the first circuit area 30, A with the second circuit area 40, B through the substrate 20.
  • the embodiment of the conventional semiconductor circuit arrangement 10 'according to FIG. 2d offers a certain degree of protection, because the first circuit area 30, A is also physically separated from the second circuit area 40, B. However, in many cases this is material separation the circuit areas 30, A and 40, B associated half spaces not sufficient.
  • the first circuit region 30, A is formed on the substrate 20 on its surface 20 a with or on one or more organic semiconductor components.
  • the first circuit region 30, A is embedded in a protective material region 50 provided by a protective material 50 'with a surface region 50a.
  • the second circuit region 40, B is formed directly on the surface region 50a of the protective material region 50, so that there is a spatial and physical separation of the first circuit region 30, A from the second circuit region 40, B, the material separation being in the form of the protective material region 50 is formed from or with a parylene.
  • the first circuit area 30, A and the second circuit area 40, B are electrically connected to one another via a plated-through hole 70 made of a contacting material 70 ', although there is no direct material contact between the first circuit area 30, A and the second Circuit area 40, B is coming.
  • FIG. 2b differs from the embodiment for the semiconductor circuit arrangement 10 according to the invention in FIG. 2a exclusively in that in FIG. 2b the second circuit region 40, B is embedded in the protective material region 50 or with a parylene, whereas the first circuit region 30, A is formed and arranged on the surface region 50a of the protective material region 50 with or consisting of one or more organic semiconductor components.
  • FIG. 3 shows in a sectional side view in schematic form another embodiment of a semiconductor circuit arrangement 10 according to the invention
  • the first circuit region 30, A is formed here by a single organic field effect transistor OF.
  • This organic field-effect transistor OF lies directly on the surface region 20a of the substrate and is embedded in the protective material region 50 made of or with a parylene.
  • the organic field-effect transistor OF is formed by a gate electrode G, a gate insulation region GOX and source and drain regions S and D.
  • An organic semiconductor material O is provided as the material for the channel region.
  • the second circuit arrangement 40, B is indicated on the surface region 50a of the protective material region 50, which is indicated here by a top electrode TE, a bottom electrode BE and an active layer A provided therebetween.
  • An electrical contact between the orga African field effect transistor OF and the second Druckungsbe ⁇ rich 40, B is realized through the via 70 of the via material 70 '.

Abstract

The invention relates to a semiconductor circuit arrangement (10) and to a method for the production thereof, in which a protective material region (50) made of poly(para-xylene) is formed for the material separation of a first circuit region (30) and a second circuit region (40).

Description

Beschreibungdescription
Halbleiterschaltungsanordnung und Verfahren zu deren Herstel¬ lungSemiconductor circuit arrangement and method for the production thereof
Die vorliegende Erfindung betrifft eine Halbleiterschaltungs¬ anordnung sowie ein Verfahren zu deren Herstellung.The present invention relates to a Halbleiterschaltungs¬ arrangement and a method for their preparation.
Die Erfindung betrifft insbesondere auch eine Methode zur In- tegration organischer Feldeffekttransistoren mit anderen e- lektrischen Bauelementen.In particular, the invention also relates to a method for integrating organic field-effect transistors with other electrical components.
Bei der Weiterentwicklung moderner Halbleiterschaltungstech¬ nologien wird vermehrt auf eine Kombination von Schaltungsbe- reichen mit unterschiedlichen Basistechnologien zurückgegrif¬ fen. Oft ist es z. B. wünschenswert, Schaltungsbereiche auf der Grundlage gängiger Halbleitermaterialien, wie z. B. Sili¬ zium oder Germanium, mit Schaltungsbereichen auf der Grundla¬ ge neuartiger Materialkombinationen miteinander zu kombinie- ren, z. B. mit Schaltungsbereichen auf der Grundlage so ge¬ nannter organischer Halbleiterbauelemente.In the further development of modern semiconductor circuit technologies, use is increasingly being made of a combination of circuit areas with different basic technologies. Often it is z. B. desirable, circuit areas based on common semiconductor materials, such. B. Sili¬ zium or germanium, with circuit areas on the basis of novel material combinations to combine with each other, z. B. with circuit areas on the basis of so-called organic semiconductor devices.
Bei derartigen Halbleiterschaltungsanordnungen, bei welchen unterschiedliche Schaltungstechnologien miteinander kombi- niert werden, und insbesondere bei deren Herstellung können Probleme auftreten, wenn z. B. die unterschiedlichen Schal¬ tungsbereiche auf der Grundlage sehr unterschiedlicher Mate¬ rialkombinationen entsprechend auch unterschiedlichen Pro¬ zessbedingungen ausgesetzt werden müssen, die in Bezug auf benachbarte Schaltungsbereiche mit anderen Materialien schäd¬ lich sind.In such semiconductor circuit arrangements in which different circuit technologies are combined with each other, and in particular during their manufacture, problems may arise when z. B. the different Schal¬ management areas on the basis of very different mate¬ rialkombinationen corresponding to different process conditions must be exposed, which are harmful in relation to adjacent circuit areas with other materials Lich.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiter¬ schaltungsanordnung sowie ein Verfahren zu deren Herstellung zu schaffen, bei welchen bei der Herstellung und/oder beim Betrieb die wechselseitigen schädlichen Einflüsse unter- schiedlicher Schaltungsbereiche der Halbleiterschaltungsan¬ ordnung reduziert oder verhindert werden können.The object of the invention is to provide a semiconductor circuit arrangement and a method for the production thereof in which the mutually harmful influences during production and / or during operation are limited. different circuit areas of the semiconductor circuit arrangement can be reduced or prevented.
Gelöst wird die Aufgabe bei einer Halbleiterschaltungsanord- nung erfindungsgemäß mit den kennzeichnenden Merkmalen des unabhängigen Patentanspruchs 1. Ferner wird die Aufgabe ge¬ löst bei einem Verfahren zum Herstellen einer Halbleiter¬ schaltungsanordnung erfindungsgemäß mit den kennzeichnenden Merkmalen des unabhängigen Patentanspruchs 11. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halbleiterschaltungsan¬ ordnung und des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterschaltungsanordnung sind jeweils Gegenstand der abhängigen Unteransprüche.The object is achieved in a semiconductor circuit arrangement according to the invention with the characterizing features of independent claim 1. Furthermore, the object ge solved in a method for producing a Halbleiter¬ circuit arrangement according to the invention with the characterizing features of independent claim 11. Advantageous further developments of the Halbleiterschaltungsan ¬ order and the inventive method for producing a semiconductor circuit arrangement are each the subject of the dependent claims.
Bei der erfindungsgemäßen Halbleiterschaltungsanordnung ist es vorgesehen, dass ein erster Schaltungsbereich und ein zweiter Schaltungsbereich ausgebildet sind, dass der erste Schaltungsbereich mit oder aus einem oder mehreren organi¬ schen Halbleiterbauelementen ausgebildet ist, dass ein Schutzmaterialbereich ausgebildet ist, dass durch den Schutz¬ materialbereich der erste Schaltungsbereich und der zweite Schaltungsbereich räumlich und materiell voneinander getrennt ausgebildet sind und dass der Schutzmaterialbereich aus oder mit einem Parylen oder einem PoIy(para-xylen) ausgebildet ist.In the case of the semiconductor circuit arrangement according to the invention, it is provided that a first circuit area and a second circuit area are formed, that the first circuit area is formed with or from one or more organic semiconductor components such that a protective material area is formed such that the first area is covered by the protective material area Circuit area and the second circuit area are formed spatially and materially separated from each other and that the protective material area of or with a parylene or a poly (para-xylene) is formed.
Es ist somit eine Kernidee der vorliegenden Erfindung, dass zumindest einer der Schaltungsbereiche mit oder aus einem o- der mehreren organischen Halbleiterbauelementen ausgebildet ist und dass ein zur räumlichen und materiellen Trennung der Schaltungsbereiche vorgesehener Schutzmaterialbereich aus o- der mit einem Parylen ausgebildet ist.It is thus a core idea of the present invention that at least one of the circuit regions is formed with or from one or more organic semiconductor components and that a protective material region provided for physical and physical separation of the circuit regions is formed from or with a parylene.
Die organischen Halbleiterbauelemente sind insbesondere Dio- den und/oder Feldeffekttransistoren auf der Grundlage organi¬ scher Halbleitermaterialien. Es ist bevorzugt, dass der erste Schaltungsbereich und/oder der zweite Schaltungsbereich auf einem gemeinsamen Substrat oder auf der Grundlage eines gemeinsamen Substrats mit einem Oberflächenbereich ausgebildet sind.The organic semiconductor components are, in particular, diodes and / or field-effect transistors based on organic semiconductor materials. It is preferable that the first circuit area and / or the second circuit area are formed on a common substrate or on the basis of a common substrate having a surface area.
Dabei wird insbesondere bevorzugt, dass der erste Schaltungs¬ bereich im Wesentlichen direkt auf dem Oberflächenbereich des Substrats ausgebildet ist.It is particularly preferred that the first Schaltungs¬ area is formed substantially directly on the surface region of the substrate.
Alternativ oder zusätzlich kann es vorgesehen sein, dass der zweite Schaltungsbereich im Wesentlichen direkt auf dem Ober¬ flächenbereich des Substrats ausgebildet ist.Alternatively or additionally, it can be provided that the second circuit area is formed essentially directly on the surface area of the substrate.
Bei einer anderen Ausführungsform ist es vorgesehen, dass der Schutzmaterialbereich als Einbettungsbereich für den ersten Schaltungsbereich ausgebildet ist und dass durch den Schutz¬ materialbereich der erste Schaltungsbereich eingebettet aus¬ gebildet ist.In another embodiment, it is provided that the protective material region is formed as an embedding region for the first circuit region and that the first circuit region is formed embedded by the protective material region.
Bei einer anderen alternativen oder zusätzlichen Ausführungs¬ form ist es vorgesehen, dass der Schutzmaterialbereich als Einbettungsbereich für den zweiten Schaltungsbereich ausge¬ bildet ist und dass durch den Schutzmaterialbereich der zwei¬ te Schaltungsbereich eingebettet ausgebildet ist.In another alternative or additional embodiment, it is provided that the protective material area is designed as embedding area for the second circuit area and that the second circuit area is formed embedded by the protective material area.
Der erste Schaltungsbereich und der zweite Schaltungsbereich können auch stapelartig übereinander liegend ausgebildet sein.The first circuit region and the second circuit region may also be stacked one above the other.
In vorteilhafter Weise kann auch als alternative oder zusätz¬ liche Maßnahme ein Verkapselungsmaterialbereich ausgebildet sein zur Einbettung oder Verkapselung der Halbleiterschal¬ tungsanordnung.In an advantageous manner, an encapsulation material region may also be formed as an alternative or additional measure for embedding or encapsulating the semiconductor circuit arrangement.
Zur elektrischen Verbindung des ersten Schaltungsbereichs und des zweiten Schaltungsbereichs miteinander können eine Durch- kontaktierung oder eine Mehrzahl Durchkontaktierungen ausge- bildet sein, insbesondere in den Schutzmaterialbereich durch¬ dringender Art und Weise.For the electrical connection of the first circuit area and the second circuit area with each other, a through-contact or a plurality of plated-through holes can be used. forms, in particular in the protective material durch¬ urgent manner.
Der Schutzmaterialbereich kann als Schicht mit einer Stärke von etwa 100 nm oder darüber ausgebildet sein, vorzugsweise mit einer Stärke von etwa 200 nm oder darüber und/oder bis zu einer Stärke von etwa 2 μm oder darunter.The protective material region may be formed as a layer having a thickness of about 100 nm or above, preferably with a thickness of about 200 nm or above and / or up to a thickness of about 2 μm or below.
Erfindungsgemäß wird auch ein Verfahren zum Herstellen einer Halbleiterschaltungsanordnung bereit gestellt, bei welchem ein erster Schaltungsbereich und ein zweiter Schaltungsbe¬ reich ausgebildet werden, bei welchem der erste Schaltungsbe¬ reich mit oder aus einem oder mehreren organischen Halblei¬ terbauelementen ausgebildet wird, bei welchem ein Schutzmate- rialbereich ausgebildet wird, bei welchem durch den Schutzma¬ terialbereich der erste Schaltungsbereich und der zweite Schaltungsbereich räumlich und materiell voneinander getrennt ausgebildet werden und bei welchem der Schutzmaterialbereich aus oder mit einem Parylen oder einem PoIy(para-xylen) ausge- bildet wird.According to the invention, a method is also provided for producing a semiconductor circuit arrangement, in which a first circuit region and a second circuit region are formed, in which the first circuit region is formed with or consists of one or more organic semiconductor components in which a protective material In the case of which the first circuit region and the second circuit region are spatially and materially separated from one another by the protective material region, and in which the protective material region is formed from or with a parylene or a poly (para-xylene).
Denkbar ist auch eine Vorgehen, bei welchem zusätzlich oder alternativ der erste Schaltungsbereich und/oder der zweite Schaltungsbereich auf einem gemeinsamen Substrat oder auf der Grundlage eines gemeinsamen Substrats mit einem Oberflächen¬ bereich ausgebildet werden.Also conceivable is a procedure in which additionally or alternatively the first circuit region and / or the second circuit region are formed on a common substrate or on the basis of a common substrate with a surface region.
Dabei ist es auch denkbar, dass der erste Schaltungsbereich im Wesentlichen direkt auf dem Oberflächenbereich des Sub- strats ausgebildet wird.It is also conceivable that the first circuit region is formed essentially directly on the surface region of the substrate.
Alternativ oder zusätzlich kann es vorgesehen sein, dass der zweite Schaltungsbereich im Wesentlichen direkt auf dem Ober¬ flächenbereich des Substrats ausgebildet wird.Alternatively or additionally, it can be provided that the second circuit area is formed essentially directly on the surface area of the substrate.
Bei einer anderen alternativen oder zusätzlichen Ausführungs¬ form des erfindungsgemäßen Verfahrens ist es vorgesehen, dass der Schutzmaterialbereich als Einbettungsbereich für den ers¬ ten Schaltungsbereich ausgebildet wird und dass durch den Schutzmaterialbereich der erste Schaltungsbereich eingebettet ausgebildet wird.In another alternative or additional embodiment of the method according to the invention, it is provided that the protective material region is formed as an embedding region for the first circuit region and that the first circuit region is formed embedded by the protective material region.
Bei einer anderen alternativen oder zusätzlichen Ausführungs¬ form des erfindungsgemäßen Verfahrens ist es vorgesehen, dass der Schutzmaterialbereich als Einbettungsbereich für den zweiten Schaltungsbereich ausgebildet wird und dass durch den Schutzmaterialbereich der zweite Schaltungsbereich eingebet¬ tet ausgebildet wird.In another alternative or additional embodiment of the method according to the invention, it is provided that the protective material region is formed as an embedding region for the second circuit region and that the second circuit region is embedded by the protective material region.
Alternativ oder zusätzlich können der erste Schaltungsbereich und der zweite Schaltungsbereich auch stapelartig übereinan- der liegend ausgebildet werden.Alternatively or additionally, the first circuit area and the second circuit area can also be formed stacked one above the other.
Es ist auch denkbar, dass ein Verkapselungsmaterialbereich ausgebildet wird zur Einbettung oder Verkapselung der Halb¬ leiterschaltungsanordnung.It is also conceivable for an encapsulation material region to be formed for embedding or encapsulating the semiconductor circuit arrangement.
Zur elektrischen Verbindung des ersten Schaltungsbereichs und des zweiten Schaltungsbereichs miteinander können eine Durch- kontaktierung oder eine Mehrzahl Durchkontaktierungen ausge¬ bildet werden, insbesondere in den Schutzmaterialbereich durchdringender Art und Weise.For electrical connection of the first circuit area and the second circuit area with each other, a through-contact or a plurality of plated-through holes can be formed, in particular in the protective material area of a penetrating manner.
Der Schutzmaterialbereich kann als Schicht mit einer Stärke von etwa 100 nm oder darüber ausgebildet werden, vorzugsweise mit einer Stärke von etwa 200 nm oder darüber und/oder bis zu einer Stärke von etwa 2 μm oder darunter.The protective material region may be formed as a layer having a thickness of about 100 nm or more, preferably about 200 nm or more in thickness and / or up to about 2 μm or less in thickness.
Es ist denkbar, dass ein Schutzmaterialbereich aus einem Pa- rylen im Rahmen eines Verdampfungs-Pyrolyse-Polymerisations¬ verfahrens ausgebildet oder abgeschieden wird. Es ist auch eine Ausführungsform des Verfahrens von Vorteil, bei welcher das Substrat auf Raumtemperatur gehalten wird, insbesondere während des Ausbildens des Schutzmaterialbe- reichs und/oder während des Ausbildens des Verkapselungs- materialbereichs .It is conceivable for a protective material region to be formed or deposited from a propylene in the course of an evaporation pyrolysis polymerization process. It is also an embodiment of the method of advantage, in which the substrate is kept at room temperature, in particular during the formation of Schutzmaterialbe- range and / or during the formation of the encapsulant area.
Es ist auch eine andere Ausführungsform des Verfahrens vorge- sehen, bei welcher zur Ausbildung der Durchkontaktierungen mittels Fotolithografie mittels einer Ätzmaske, insbesondere aus Fotolack, Ausnehmungen für die auszubildenden Durchkon¬ taktierungen im Schutzmaterialbereich ausgebildet werden und bei welcher dann die gebildeten Ausnehmungen im Schutzmate- rialbereich mit einem leitfähigen Durchkontaktierungsmaterial gefüllt werden, insbesondere unter Verwendung von Metallen und/oder leitfähigen Polymeren.There is also provided another embodiment of the method, in which for the formation of the plated-through holes by means of photolithography by means of an etching mask, in particular from photoresist, recesses for the trainees Durchkon¬ taktierungen be formed in the protective material area and in which then the recesses formed in the protective material rialbereich be filled with a conductive via material, in particular using metals and / or conductive polymers.
Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend weiter erläutert:These and other aspects of the present invention are further explained below:
Die Erfindung betrifft insbesondere eine Methode zur Integra¬ tion organischer Feldeffekttransistoren mit anderen elektri¬ schen Bauelementen.In particular, the invention relates to a method for integrating organic field-effect transistors with other electrical components.
Als potentielle Produkte basierend auf organischen Feldef¬ fekt-Transistoren (OFET) und Schaltungen eignen sich sowohl "reine" Schaltungsprodukte wie z.B. "radio frequency idenfi- cation tags" RF-ID Transponder als auch "Kombiprodukte" bei denen organische Schaltungen oder Transistoren in Kombination mit anderen Funktionselementen (Dioden, Leuchtdioden, Photo¬ dioden, Speicherzellen etc.) eine Funktionseinheit ergeben. Dabei übernehmen die organischen Transistoren meist die Steu¬ er- und Auswertefunktion der anderen Bauelemente, wobei eine Integration der verschiedenen Bauelemente mit den OFETs zu einem Device notwendig ist.Suitable products based on organic field effect transistors (OFET) and circuits are both "pure" circuit products such as e.g. "radio frequency identification tags" RF-ID transponders as well as "combi-products" in which organic circuits or transistors in combination with other functional elements (diodes, light-emitting diodes, photo diodes, memory cells, etc.) result in a functional unit. In this case, the organic transistors usually take over the control and evaluation function of the other components, wherein integration of the various components with the OFETs into a device is necessary.
Problematisch bei der Integration ist oft die Empfindlichkeit sowohl der OFETs als auch der anderen Funktionselemente ge- genüber Prozessierungsschritten (Verwendung von organischen Lösungsmitteln, wässrigen Ätzlösungen, etc.) der jeweils an¬ deren Technologie, bzw. die generelle Empfindlichkeit eines der Funktionselemente gegenüber Umwelteinflüssen (Feuchtig¬ keit, Luftsauerstoff, etc.) . Hierbei sind besonders die Emp¬ findlichkeit organischer Halbleiterschichten (z.B. Pentacen, Polythiophen, Oligothiophen, Cu-Phthalocyanin etc.) gegenüber o. g. Einwirkungen zu nennen. Ebenso sind verschiedene Elekt¬ rodenmaterialien (Al, Ca, Mg etc.) empfindlich gegenüber Kon¬ taminationen.The problem with the integration is often the sensitivity of both the OFETs and the other functional elements to processing steps (use of organic solvents, aqueous etching solutions, etc.) of the respective other technology or the general sensitivity of a the functional elements with respect to environmental influences (moisture, atmospheric oxygen, etc.). In particular, the sensitivity of organic semiconductor layers (eg, pentacene, polythiophene, oligothiophene, Cu-phthalocyanine, etc.) to the abovementioned effects should be mentioned here. Likewise, various electrode materials (Al, Ca, Mg, etc.) are sensitive to contamination.
Bei der Herstellung von Kombibauelementen muss daher gewähr- leistet sein, dass die Integration zum einen mit einem tech¬ nologisch vertretbaren Aufwand erfolgt und die Funktionsei¬ genschaften der Einzelfunktionen uneingeschränkt erhalten bleiben bzw. sich durch den Gesamtprozess ggf. verbessern lassen.In the production of combination components, it must therefore be ensured that the integration takes place on the one hand with a technologically justifiable expense and that the functional properties of the individual functions remain unrestricted or can possibly be improved by the overall process.
Ziel der Erfindung ist die Beschreibung einer Methode zur In¬ tegration verschiedener Funktionselemente mit OFETs zu Kombi¬ bauelementen, wobei der erfindungsgemäße Schritt in der Ein¬ führung einer geeigneten strukturierbaren Zwischenschicht (I- solationsschicht) besteht, welche die einzelnen Funktionsele¬ mente voneinander trennt, ohne diese in ihrer Funktion zu be¬ einflussen, jedoch eine Kontaktierung untereinander ermög¬ licht. Diese Zwischenschicht besteht aus Parylen, welches sich durch hervorragende Barriereeigenschaften gegenüber Was- ser, Luftfeuchtigkeit, organischen Lösungsmitteln und Gasen auszeichnet und durch ein Plasmapyrolyseverfahren abgeschie¬ den wird.The aim of the invention is the description of a method for integrating different functional elements with OFETs to combi-components, wherein the step according to the invention consists in the introduction of a suitable structurable intermediate layer (insulating layer) which separates the individual functional elements from one another, without influencing their function, but making contact with each other possible. This intermediate layer consists of parylene, which is distinguished by outstanding barrier properties with respect to water, atmospheric moisture, organic solvents and gases and is abgeschie¬ by a Plasmapyrolyseverfahren.
Die Möglichkeiten, organische Halbleiterschichten mit einer Schutzschicht zu versehen, durch die die Halbleiterschichten vor Umwelteinflüssen, insbesondere vor Feuchtigkeit, ge¬ schützt werden, sind limitiert. Grund hierfür ist die Emp¬ findlichkeit der Halbleiterschichten gegenüber organischen Lösungsmitteln, aus denen entsprechende polymeren Schutz- schichten abgeschieden werden könnten, sowie die Empfindlich¬ keit der Halbleiterschichten gegenüber thermischer Beanspru¬ chung, wie sie bei der Abscheidung hochwertiger anorganischer Schutzschichten aus der Gasphase (z. B. Siliziumoxid, Silizi¬ umnitrid, Aluminiumoxid) notwendigerweise auftritt.The possibilities of providing organic semiconductor layers with a protective layer by means of which the semiconductor layers are protected against environmental influences, in particular against moisture, are limited. The reason for this is the sensitivity of the semiconductor layers to organic solvents from which corresponding polymeric protective layers could be deposited, as well as the sensitivity of the semiconductor layers to thermal stress, as in the deposition of high-grade inorganic solvents Protective layers from the gas phase (eg, silicon oxide, silicon nitride, aluminum oxide) necessarily occur.
Lediglich eine Variante zum Aufbringen einer polymeren Schutzschicht auf einen organischen Halbleiter ist bisher be¬ schrieben. Dieses System wurde ursprünglich entwickelt und wird verwendet, um organische Halbleiterschichten zu struktu¬ rieren, d. h. Einzeltransistoren in integrierten Schaltungen voneinander zu isolieren, um Leckströme zwischen den Transis- toren zu vermeiden [1] . Diese photostrukturierbare Polymer¬ formulierung beruht auf dem System Polyvinylalkohol / Ammoni- umdichromat (PVA / ADC) und wird aus neutraler wässriger Lö¬ sung appliziert. Die meisten organischen Halbleiter tolerie¬ ren dieses wässrige System dank ihres starken hydrophoben Charakters, d. h. die organischen Transistoren bleiben nach der Behandlung funktionstüchtig, im Gegensatz zur Behandlung mit organischen Lösungsmitteln [2] . Man beobachtet jedoch so¬ fort nach der Behandlung mit diesem System die gleichen Ef¬ fekte (Verschiebung der Schwellspannung, Verschlechterung des Unterschwellenanstiegs ("subthreshold swing"), Verringerung des Ein-/Ausschaltverhältnisses und Vergrößerung der Hystere¬ se der Transistoren) wie sie unter Einwirkung von Feuchtig¬ keit eines vergleichbaren, unbehandelten Substrates im Laufe der Zeit auftreten.Only one variant for applying a polymeric protective layer to an organic semiconductor has hitherto been described. This system was originally developed and is used to struc- ture organic semiconductor layers, i. E. H. Isolate single transistors in integrated circuits to prevent leakage currents between the transistors [1]. This photostructurable polymer formulation is based on the system polyvinyl alcohol / ammonium dichromate (PVA / ADC) and is applied from neutral aqueous solution. Most organic semiconductors tolerie¬ this aqueous system thanks to their strong hydrophobic character, d. H. the organic transistors remain functional after treatment, in contrast to treatment with organic solvents [2]. However, after treatment with this system, the same effects (shifting of the threshold voltage, deterioration of the subthreshold swing, reduction of the turn-on / turn-off ratio and increase in the hysteresis of the transistors) are observed immediately Exposure of moisture of a comparable, untreated substrate over time occur.
Die Verwendung von Parylen oder Parylenen als Schutzschicht in Verbindung mit klassischen Halbleiterbauelementen (circuit boards, ICs, etc.) ist bekannt, jedoch nicht in Zusammenhang mit einer direkten Integration in Bauelemente bzw. für Anwen- düngen in oder mit OFET-Bauelementen.The use of parylene or parylene as a protective layer in conjunction with conventional semiconductor devices (circuit boards, ICs, etc.) is known, but not in connection with a direct integration into components or for fertilizing in or with OFET components.
Eine Methode oder ein Verfahren zum Schutz einer organischen Halbleiterschichten und zur Integration zu Kombibauelementen, unter Erhalt der ursprünglichen Transistoreigenschaften, ist nach unserem Kenntnisstand bisher nicht bekannt. Aufgrund der genannten Problematik der Empfindlichkeit vieler organischer funktioneller Materialien und anorganischer E- lektrodenmaterialien gegenüber Lösungsmitteln etc. ist das Aufbringen einer geeigneten Schutzschicht schwierig. Die lö- sungsmittelfreie Abscheidung einer Polymerschicht gelingt mittels Pyrolyse und Polymerisation in der Gasphase von Di- para-xylen zu PoIy(para-xylen) (Fig. 1 - [3]) . PoIy(para- xylene oder auch Parylen ist ein exzellentes Barrierematerial gegenüber Wasser, organischen Lösungsmitteln und diversen Ga- se. Die Deposition auf der Substratoberfläche erfolgt bei Zimmertemperatur. Die realisierbaren Schichtdicken auf dem Substrat reichen von etwa 100 nm bis mehrere Mikrometer, wo¬ bei die gewünschten Barriereeigenschaften ab einer Schichtdi¬ cke von etwa 200 nm gegeben sindA method or a process for protecting an organic semiconductor layer and for integrating it into combination devices while preserving the original transistor properties is not known to the best of our knowledge. Due to the aforementioned problem of the sensitivity of many organic functional materials and inorganic electrode materials to solvents, etc., the application of a suitable protective layer is difficult. The solvent-free deposition of a polymer layer is achieved by pyrolysis and polymerization in the gas phase of di-para-xylene to poly (para-xylene) (Fig. 1 - [3]). Poly (para- xylene or else parylene is an excellent barrier material to water, organic solvents and various gases.) The deposition on the substrate surface takes place at room temperature The realizable layer thicknesses on the substrate range from about 100 nm to several micrometers the desired barrier properties are given from a layer thickness of about 200 nm
Prinzipiell eignen sich vier Integrationsschemata zur Reali¬ sierung solcher Kombibauelemente, siehe Fig. 2a bis 2d, wobei in allen Fällen sichergestellt werden muss, dass die Einzel¬ funktionen 30, A und 40, B zwar voreinander isoliert (Vermei- düng von störenden Wechselwirkungen) aber dennoch in elektri¬ schem Kontakt stehen müssen (d. h. sie durch Vias miteinander verbunden sein müssen) .In principle, four integration schemes are suitable for realizing such combination components, see FIGS. 2a to 2d, whereby it must be ensured in all cases that the individual functions 30, A and 40, B are isolated from one another (avoidance of interfering interactions). but still have to be in electrical contact (ie they must be connected by vias).
Bei Varianten gemäß Fig. 2a, 2b und 2d sind die jeweiligen Einzelfunktionen 30, A und 40, B übereinander gestapelt, wo¬ bei sie im Falle der Fig. 2a und 2b durch eine Isolations¬ schicht 50 und im Falle der Fig. 2c durch das Substrat 20 voneinander isoliert sind und jeweils durch entsprechende Vi¬ as 70 miteinender verschaltet werden. Bei den Varianten gemäß Fig. 2a und 2b ist eine erfindungsgemäße Schutzschicht 50 zur Integration notwendig. Dieser Aufbau (Stack) stellt die tech¬ nologisch sinnvollste Möglichkeit dar, da eine Prozessierung "Lage für Lage" erfolgen kann und keine Maskierung von Teil¬ bereichen des Substrates und z. B. von 30, A während der Pro- zessierung von 40, B notwendig ist. Dies wäre bei Variante gemäß Fig. 2c notwendig. Des Weiteren stellen die Varianten gemäß den Fig. 2a und 2b die jeweils flächenoptimierten An¬ ordnungen im Vergleich zu Variante der Fig. 2c dar.In the case of variants according to FIGS. 2 a, 2 b and 2 d, the respective individual functions 30, A and 40, B are stacked on top of one another, wherein in the case of FIGS. 2 a and 2 b they pass through an insulating layer 50 and in the case of FIG. 2 c the substrate 20 are isolated from each other and are each interconnected by appropriate Vi¬ as 70 miteinender. In the variants according to FIGS. 2 a and 2 b, a protective layer 50 according to the invention is necessary for integration. This structure (stack) represents the technologically most sensible option since processing can be carried out "position by position" and no masking of partial areas of the substrate and z. From 30, A is necessary during the process of 40, B. This would be necessary in variant according to FIG. 2c. Furthermore, the variants represent According to FIGS. 2 a and 2 b, the respective area-optimized arrangements are shown in comparison to the variant of FIG. 2 c.
Variante gemäß Fig. 2d verlangt zwar nicht zwingend den Ein- satz einer solchen Schutzschicht 50 wie bei der Variante ge¬ mäß Fig. 2c, da die räumliche Trennung der Einzelfunktionen 30, A und 40, B durch die Anordnung oberhalb und unterhalb des Substrats 20 erfolgt. Nachteilig bei Variante gemäß Fig. 2d ist die schwierige Realisierung der Kontaktierung 70 (De- finition und Füllen von Kontaktlöchern) aufgrund der relati¬ ven Dicke der meisten Substrate (> 10 mm) .Although the variant according to FIG. 2 d does not necessarily require the use of such a protective layer 50 as in the variant according to FIG. 2 c, since the spatial separation of the individual functions 30, A and 40, B by the arrangement above and below the substrate 20 he follows. A disadvantage of the variant according to FIG. 2d is the difficult realization of the contacting 70 (definition and filling of contact holes) due to the relative thickness of most substrates (> 10 mm).
Eine finale Schutzschicht 60 zum Schutz vor Umwelteinflüssen (Verkapselung) ist jedoch in allen Ausführungsvarianten der Fig. 2a - 2d hilfreichHowever, a final protective layer 60 for protection against environmental influences (encapsulation) is helpful in all variants of FIGS. 2a-2d
In Fig. 3 ist eine detaillierte und schematische Darstellung eines Ergebnisses der erfindungsgemäßen Methode gezeigt. Nach der Herstellung der OFETs als 30, A, OF auf einem beliebigen Substrat 20 z. B. gemäß [4] wird die erfindungsgemäße Schutz¬ schicht 50 aus Parylen auf der Substratoberfläche 20a abge¬ schieden. Dabei erfolgt eine "Versiegelung" der Oberfläche 20a gegenüber negativ wirkenden Kontaminationen. Neben der Schutzwirkung der Parylenschicht ist diese gleichzeitig Sub- strat für die darauf zu prozessierenden Funktionselemente 40, B. Bevor diese hergestellt werden, kann eine Kontaktierung 70 auf eine Metalllage der OFET-Strukturen erfolgen, indem eine Durchkontaktierung fotolithographisch definiert wird, durch einen Ätzprozess geöffnet wird und mit einem Metall oder leitfähigem Polymer gefüllt wird. Optional kann eine ab¬ schließende Versiegelung des Kombibauelementes mit dem glei¬ chen Parylenprozess erfolgen, um ggf. auch das obenliegende Funktionselement vor Kontaminationen zu schützen.FIG. 3 shows a detailed and schematic representation of a result of the method according to the invention. After preparing the OFETs as 30, A, OF on any substrate 20, e.g. According to [4], the protective layer 50 according to the invention is deposited from parylene on the substrate surface 20a. In this case, there is a "seal" of the surface 20a against negative-acting contaminants. In addition to the protective effect of the parylene layer, it is at the same time a substrate for the functional elements 40, B to be processed thereon. Before these are produced, contact can be made on a metal layer of the OFET structures by photolithographically defining a via, which is opened by an etching process is filled with a metal or conductive polymer. Optionally, a final sealing of the combined structural element can be carried out with the same parylene process, in order to possibly also protect the overhead functional element from contamination.
Eine Kernidee der Erfindung ist die Schaffung einer Methode zur Integration von organischen und anorganischen Bauelemen¬ ten mit organischen Feldeffekttransistoren. Dabei werden die Einzelkomponenten unter Nutzung von Parylen als Zwischen¬ schicht angeordnet, wobei Parylen als Schutzschicht für das untere Bauelement und isolierendes Substrat für das obere Bauelement fungiert.A core idea of the invention is the provision of a method for integrating organic and inorganic components with organic field-effect transistors. Here are the Single components using parylene as Zwischen¬ layer arranged, with parylene acts as a protective layer for the lower component and insulating substrate for the upper component.
Die Herstellung des unteren Bauelementes (OFET) auf einem be¬ liebigen Substrat erfolgt z. B. gemäß der Literatur [4,5] .The production of the lower component (OFET) on a be¬ arbitrary substrate is z. B. according to the literature [4,5].
Anschließend wird die erfindungsgemäße Parylenschicht (Pary- len N, Parylen C, Parylen D) in einer entsprechenden Ver¬ dampfungs-Pyrolyse-Polymerisationsanlage abgeschieden. Vor¬ teilhafte Schichtdicken der Parylenschutzschicht sind dabei > 200 nm und < 2 mm. Das Substrat wird während der Abschei¬ dung des Parylens auf Raumtemperatur temperiert.Subsequently, the inventive parylene layer (parylene N, parylene C, parylene D) is deposited in a corresponding evaporation pyrolysis polymerization plant. Advantageous layer thicknesses of the parylene protective layer are> 200 nm and <2 mm. The substrate is tempered to room temperature during the deposition of the parylene.
Die Herstellung von Vias in der Parylenschutzschicht erfolgt durch Definition der Viastrukturen mittels Photolithographie, anschließenden Plasmaätzen der Parylenschicht (wobei der Pho¬ tolack als Ätzmaske fungiert) und Auffüllen der Vias mit leitfähigen Materialien (Metalle - Verdampfen, Sputtern; leitfähige Polymere - PDOTrPSS, PANI-) . Dabei kann das Auf¬ füllen der Vias vor oder nach dem Entfernen der Photolackätz- maske erfolgen.Vias are produced in the parylene protective layer by definition of the via structures by means of photolithography, subsequent plasma etching of the parylene layer (the photoresist acts as an etching mask) and filling of the vias with conductive materials (metals - evaporation, sputtering, conductive polymers - PDOTrPSS, PANI). ). The filling of the vias can take place before or after removal of the photoresist etching mask.
Abschließend wird das nächste Funktionselement (Diode etc.) auf der Parylenoberflache prozessiert. Eine Parylenversiege- lungsschicht kann optional nach dem oben beschriebenen Pro- zess in Schichtdicken > 200 nm bis < 10 mm erfolgen.Finally, the next functional element (diode, etc.) is processed on the parylene surface. A parylene sealing layer can optionally be made in the layer thicknesses> 200 nm to <10 mm according to the process described above.
Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Figuren erläutert, welche exemplarisch Ausführungsformen der Erfindung zeigen:These and further aspects of the present invention are explained below with reference to the attached figures, which show by way of example embodiments of the invention:
Fig. 1 ist eine schematische Darstellung des so genannten Parylenprozesses, also einesFig. 1 is a schematic representation of the so-called Parylenprozesses, so one
Herstellungsverfahrens für Parylen. Fig. 2a bis 2d sind geschnittene Querschnittsansichten verschiedener Ausführungsformen von Halb¬ leiterschaltungsanordnungen gemäß der Er¬ findung bzw. aus dem Stand der Technik.Production process for parylene. FIGS. 2 a to 2 d are cross-sectional views in section of various embodiments of semiconductor circuit arrangements according to the invention or from the prior art.
Fig. 3 zeigt eine besonders bevorzugte Ausfüh¬ rungsform einer erfindungsgemäßen Halb¬ leiterschaltungsanordnung.FIG. 3 shows a particularly preferred embodiment of a semiconductor circuit arrangement according to the invention.
Nachfolgend werden strukturell und/oder funktionell ähnliche oder äquivalente Strukturen oder Verfahrensschritte mit den¬ selben Bezugszeichen bezeichnet. Nicht in jedem Fall ihres Auftretens wird eine Detailbeschreibung der strukturellen E- lemente oder Verfahrensschritte wiederholt.Hereinafter structurally and / or functionally similar or equivalent structures or method steps are denoted by the same reference numerals. It is not always the case that a detailed description of the structural elements or procedural steps is repeated.
Fig. 1 zeigt in schematischer Form einen Parylenprozess auf der Grundlage einer Verdampfung, einer Pyrolyse sowie einer nachfolgenden Abscheidung.Fig. 1 shows in schematic form a parylene process based on evaporation, pyrolysis and subsequent deposition.
Die Fig. 2a bis 2d sind geschnittene Seitenansichten, welche in schematischer Form erfindungsgemäße Halbleiterschaltungs¬ anordnungen 10 (Fig. 2a und Fig. 2b) bzw. Halbleiterschal¬ tungsanordnungen 10' aus dem Stand der Technik (Fig. 2c und Fig. 2d) erläutern.FIGS. 2 a to 2 d are sectional side views which schematically illustrate semiconductor circuit arrangements 10 according to the invention (FIGS. 2 a and 2b) or semiconductor circuit arrangements 10 'from the prior art (FIGS. 2c and 2d) ,
Sämtlichen Ausführungsformen aus den Fig. 2a bis 2d liegt je¬ weils ein Substrat 20 mit einem Oberflächenbereich 20a oder einer Oberseite 20a sowie einer Unterseite 20b zugrunde. Fer¬ ner sind ein erster Schaltungsbereich 30, A mit oder aus ei- nem oder mehreren organischen Halbleiterbauelementen sowie ein zweiter Schaltungsbereich 40, B vorgesehen. Der zweite Schaltungsbereich 40, B kann dieselbe Technologie betreffen, wie sie beim ersten Schaltungsbereich 30, A verwendet wird. Es kann sich bei der dem zweiten Schaltungsbereich 40, B zugrunde liegenden Technologie auch um eine andere Technolo¬ gie handeln, z. B. um eine konventionelle Silizium- oder Ger¬ maniumtechnologie. Für eine elektrische Kontaktierung des ersten Schaltungsbereichs 30, A mit dem zweiten Schaltungsbe¬ reich 40, B ist jeweils eine Durchkontaktierung 70 oder ein Via 70 aus einem Durchkontaktierungsmaterial 70' vorgesehen. Gegebenenfalls können auch mehrere derartige Durchkontaktie- rungen 70 ausgebildet sein.Each of the embodiments from FIGS. 2 a to 2 d is based on a substrate 20 having a surface area 20 a or an upper side 20 a and a lower side 20 b. Fer¬ ner a first circuit area 30, A with or from one or more organic semiconductor devices and a second circuit area 40, B are provided. The second circuit area 40, B may involve the same technology as used in the first circuit area 30, A. The technology on which the second circuit region 40, B is based can also be another technology, for example, B. a conventional silicon or Ger¬ maniumtechnologie. For an electrical contact of the First circuit region 30, A with the second Schaltungsbe¬ rich 40, B is provided in each case a through-hole 70 or a via 70 of a via material 70 '. Optionally, a plurality of such via holes 70 may be formed.
Bei der herkömmlichen Schaltungsanordnung 10' aus dem Stand der Technik gemäß der Fig. 2c sind der erste Schaltungsbe¬ reich 30, A und der zweite Schaltungsbereich 40, B auf der Oberfläche 20a des gemeinsamen Substrats 20 ausgebildet. Der erste Schaltungsbereich 30, A und der zweite Schaltungsbe¬ reich 40, B sind voneinander auf dem Oberflächenbereich 20a des Substrats 20 lateral beabstandet, wobei zwischen ihnen ausschließlich die Kontaktierung 70 aus dem Kontaktierungsma- terial 70' vorgesehen ist. Bei dieser herkömmlichen Anordnung haben die Prozessbedingungen für einen der Schaltungsbereiche 30, A oder 40, B jeweils auch direkt Zugriff auf den räumli¬ chen Bereich für den anderen Schaltungsbereich 40, B bzw. 30, A, so dass bei der Anordnung der Fig. 2c die gegenseitige Einflussnahme und insbesondere die schädlichen Wirkungen, die wechselseitig auftreten können, hier nicht verhindert werden.In the conventional circuit arrangement 10 'according to the prior art according to FIG. 2 c, the first circuit area 30, A and the second circuit area 40, B are formed on the surface 20 a of the common substrate 20. The first circuit area 30, A and the second circuit area 40, B are laterally spaced from each other on the surface area 20a of the substrate 20, between them only the contact 70 from the Kontaktierungsma- material 70 'is provided. In this conventional arrangement, the process conditions for one of the circuit areas 30, A or 40, B also each have direct access to the spatial area for the other circuit area 40, B or 30, A, so that in the arrangement of FIG. 2c the mutual influence and in particular the harmful effects, which can occur alternately, are not prevented here.
Bei der Ausführungsform für eine herkömmliche Halbleiter¬ schaltungsanordnung 10' gemäß der Fig. 2d ist der erste Schaltungsbereich 30, A auf der Unterseite 20b des gemeinsa¬ men Substrats 20 vorgesehen, wogegen der zweite Schaltungsbe¬ reich 40, B auf der Oberseite 20a des gemeinsamen Substrats 20 ausgebildet ist. Die Durchkontaktierung 70 aus dem Kontak- tierungsmaterial 70' durchmisst die Stärke des Substrats 20, um den ersten Schaltungsbereich 30, A mit dem zweiten Schal¬ tungsbereich 40, B durch das Substrat 20 hindurch elektrisch zu kontaktieren. Zwar bietet die Ausführungsform der herkömm¬ lichen Halbleiterschaltungsanordnung 10' gemäß der Fig. 2d einen gewissen Schutz, weil der erste Schaltungsbereich 30, A auch materiell vom zweiten Schaltungsbereich 40, B getrennt ist. Jedoch ist in vielen Fällen diese materielle Trennung der den Schaltungsbereichen 30, A und 40, B zugeordneten Halbräume nicht ausreichend.In the embodiment for a conventional semiconductor circuit arrangement 10 'according to FIG. 2d, the first circuit area 30, A is provided on the lower side 20b of the common substrate 20, whereas the second circuit area 40, B is on the upper side 20a of the common one Substrate 20 is formed. The plated-through hole 70 made of the contact material 70 'measures the thickness of the substrate 20 in order to electrically contact the first circuit area 30, A with the second circuit area 40, B through the substrate 20. Although the embodiment of the conventional semiconductor circuit arrangement 10 'according to FIG. 2d offers a certain degree of protection, because the first circuit area 30, A is also physically separated from the second circuit area 40, B. However, in many cases this is material separation the circuit areas 30, A and 40, B associated half spaces not sufficient.
Abhilfe schaffen dadurch erfindungsgemäß die Ausführungsfor- men, die in den Fig. 2a und 2b dargestellt sind. Bei der Aus¬ führungsform der Fig. 2a ist auf dem Substrat 20 auf dessen Oberfläche 20a der erste Schaltungsbereich 30, A mit oder auf einem oder mehreren organischen Halbleiterbauelementen ausge¬ bildet. Der erste Schaltungsbereich 30, A ist in einem vorge- sehenen Schutzmaterialbereich 50 aus einem Schutzmaterial 50' mit einem Oberflächenbereich 50a eingebettet. Der zweite Schaltungsbereich 40, B ist direkt auf dem Oberflächenbereich 50a des Schutzmaterialbereichs 50 ausgebildet, so dass eine räumliche und materielle Trennung des ersten Schaltungsbe- reichs 30, A vom zweiten Schaltungsbereich 40, B vorliegt, wobei die materielle Trennung in Form des Schutzmaterialbe¬ reichs 50 aus oder mit einem Parylen ausgebildet ist. Der erste Schaltungsbereich 30, A und der zweite Schaltungsbe¬ reich 40, B sind über eine Durchkontaktierung 70 aus einem Kontaktierungsmaterial 70' miteinander elektrisch kontak¬ tiert, wobei es jedoch nicht zu einer direkten materiellen Kontaktierung zwischen dem ersten Schaltungsbereich 30, A und dem zweiten Schaltungsbereich 40, B kommt.A remedy according to the invention, the Ausführungsfor- men, which are shown in Figs. 2a and 2b. In the embodiment of FIG. 2 a, the first circuit region 30, A is formed on the substrate 20 on its surface 20 a with or on one or more organic semiconductor components. The first circuit region 30, A is embedded in a protective material region 50 provided by a protective material 50 'with a surface region 50a. The second circuit region 40, B is formed directly on the surface region 50a of the protective material region 50, so that there is a spatial and physical separation of the first circuit region 30, A from the second circuit region 40, B, the material separation being in the form of the protective material region 50 is formed from or with a parylene. The first circuit area 30, A and the second circuit area 40, B are electrically connected to one another via a plated-through hole 70 made of a contacting material 70 ', although there is no direct material contact between the first circuit area 30, A and the second Circuit area 40, B is coming.
Die Ausführungsform der Fig. 2b unterscheidet sich von der Ausführungsform für die erfindungsgemäße Halbleiterschal¬ tungsanordnung 10 der Fig. 2a ausschließlich dadurch, dass bei der Fig. 2b der zweite Schaltungsbereich 40, B im Schutz¬ materialbereich 50 aus oder mit einem Parylen eingebettet ist, wogegen der erste Schaltungsbereich 30, A mit oder aus einem oder mehreren organischen Halbleiterbauelementen auf dem Oberflächenbereich 50a des Schutzmaterialbereichs 50 aus¬ gebildet und angeordnet ist.The embodiment of FIG. 2b differs from the embodiment for the semiconductor circuit arrangement 10 according to the invention in FIG. 2a exclusively in that in FIG. 2b the second circuit region 40, B is embedded in the protective material region 50 or with a parylene, whereas the first circuit region 30, A is formed and arranged on the surface region 50a of the protective material region 50 with or consisting of one or more organic semiconductor components.
Die Fig. 3 zeigt in geschnittener Seitenansicht in schemati- scher Form eine andere Ausführungsform für eine erfindungsge¬ mäße Halbleiterschaltungsanordnung 10. Auch hier liegt ein Substrat 20 mit einem Oberflächenbereich 20a zugrunde. Der erste Schaltungsbereich 30, A wird hier von einem einzelnen organischen Feldeffekttransistor OF gebildet. Dieser organi¬ sche Feldeffekttransistor OF liegt direkt auf dem Oberflä- chenbereich 20a des Substrats auf und ist in den vorgesehen Schutzmaterialbereich 50 aus oder mit einem Parylen eingebet¬ tet. Der organische Feldeffekttransistor OF wird gebildet von einer Gateelektrode G, einem Gateisolationsbereich GOX sowie Source- und Drainbereichen S bzw. D. Als Material für den Ka- nalbereich ist ein organisches Halbleitermaterial 0 vorgese¬ hen. Auf dem Oberflächenbereich 50a des Schutzmaterialbe¬ reichs 50 ist die zweite Schaltungsanordnung 40, B vorgese¬ hen, die hier durch eine Topelektrode TE, eine Bottomelektro¬ de BE und eine dazwischen vorgesehene aktive Schicht A ange- deutet ist. Eine elektrische Kontaktierung zwischen dem orga¬ nischen Feldeffekttransistor OF und dem zweiten Schaltungsbe¬ reich 40, B wird durch die Durchkontaktierung 70 aus dem Durchkontaktierungsmaterial 70' realisiert. FIG. 3 shows in a sectional side view in schematic form another embodiment of a semiconductor circuit arrangement 10 according to the invention Substrate 20 with a surface area 20a basis. The first circuit region 30, A is formed here by a single organic field effect transistor OF. This organic field-effect transistor OF lies directly on the surface region 20a of the substrate and is embedded in the protective material region 50 made of or with a parylene. The organic field-effect transistor OF is formed by a gate electrode G, a gate insulation region GOX and source and drain regions S and D. An organic semiconductor material O is provided as the material for the channel region. The second circuit arrangement 40, B is indicated on the surface region 50a of the protective material region 50, which is indicated here by a top electrode TE, a bottom electrode BE and an active layer A provided therebetween. An electrical contact between the orga African field effect transistor OF and the second Schaltungsbe¬ rich 40, B is realized through the via 70 of the via material 70 '.
Zitierte LiteraturQuoted literature
[1] C. D. Sheraw, L. Zhou, J. R. Huang, D. J. Gundlach, T. N. Jackson, M. G. Kane, I. G. Hill, M. S. Hammond, J. Campi, B. K. Greening, J. Francl, and J. West, "Organic thin- film transistor-driven polymer-dispersed liquid crystal displays on flexible polymeric Substrates," Appl. Phys . Lett., vol. 80, p. 1088 (2002) .[1] CD Sheraw, L. Zhou, JR Huang, DJ Gundlach, TN Jackson, MG Kane, IG Hill, MS Hammond, J. Campi, BK Greening, J. Francl, and J. West, "Organic thin film transistor -driven polymer-dispersed liquid crystal displays on flexible polymeric substrates, "Appl. Phys. Lett., Vol. 80, p. 1088 (2002).
[2] D. J. Gundlach, T. N. Jackson, D. G. Schlom, and S. F. Nelson "Solvent-induced phase transition in thermally evaporated pentacene films," Appl. Phys. Lett., p. 3302 (1999) .[2] D.G. Gundlach, T.N. Jackson, D.G. Schlom, and S.F. Nelson "Solvent-induced phase transition in thermally evaporated pentacene films," Appl. Phys. Lett., P. 3302 (1999).
[3] http: //www.paratronix.com/apps/process_us .asp.[3] http: //www.paratronix.com/apps/process_us .asp.
[4] H. Klauk, M. Halik, U. Zschieschang, F. Eder, G. Schmid, and C. Dehm, "Pentacene organic transistors and ring os- cillators on glass and on flexible polymeric Substrates," Appl. Phys. Lett., vol. 82, p. 4175 (2003) .[4] H. Klauk, M. Halik, U. Zschieschang, F. Eder, G. Schmid, and C. Dehm, "Pentacene organic transistors and ring oscillators on glass and on flexible polymeric substrates," Appl. Phys. Lett., Vol. 82, p. 4175 (2003).
[5] M. Halik, H.Klauk, U. Zschieschang, G.Schmid, W.Radlik, W.Weber "Polymer gate dielectrics and conducting polymer contacts for high-performance organic thin film transis- tors" - Adv. Mater. 14 (2002) 1717 - 1722. [5] M. Halik, H. Klauk, U. Zschieschang, G. Schmidt, W. Radik, W. Weber "Polymer gate dielectrics and conducting polymer contacts for high-performance organic thin film transisors" - Adv. Mater. 14 (2002) 1717-1722.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
10 erfindungsgemäße Halbleiterschaltungsanordnung10 inventive semiconductor circuit arrangement
10' herkömmliche Halbleiterschaltungsanordnung10 'conventional semiconductor circuit arrangement
20 Substrat20 substrate
20a Oberflächenbereich, Oberseite20a surface area, top
20b Unterseite20b bottom
30 erster Schaltungsbereich30 first circuit area
30a Oberflächenbereich30a surface area
40 zweiter Schaltungsbereich40 second circuit area
40a Oberflächenbereich40a surface area
50 Schutzmaterialbereich (insbesondere mit oder aus einem Parylen)50 protective material area (in particular with or out of a parylene)
50a Oberflächenbereich50a surface area
60 Einkapselungsbereich, Versiegelungsbereich60 encapsulation area, sealing area
70 Durchkontaktierung, Via70 via, Via
70' Kontaktierungsmaterial70 'contacting material
A aktive SchichtA active layer
A erster SchaltungsbereichA first circuit area
B zweiter SchaltungsbereichB second circuit area
BE BottomelektrodeBE bottom electrode
D DrainbereichD drainage area
G GatelektrodeG gate electrode
GOX GateisolationsbereichGOX gate insulation area
O organisches HalbleitermaterialO organic semiconductor material
OF organischer FeldeffekttransistorOF organic field effect transistor
S SourcebereichS source area
TE Topelektrode TE top electrode

Claims

Patentansprüche claims
1. Halbleiterschaltungsanordnung,1. semiconductor circuit arrangement,
- bei welcher ein erster Schaltungsbereich (30) und ein zwei- ter Schaltungsbereich (40) ausgebildet sind,in which a first circuit region (30) and a second circuit region (40) are formed,
- bei welcher der erste Schaltungsbereich (30) mit oder aus einem oder mehreren organischen Halbleiterbauelementen aus¬ gebildet ist,in which the first circuit region (30) is formed with or consists of one or more organic semiconductor components,
- bei welcher ein Schutzmaterialbereich (50) ausgebildet ist, - bei welcher durch den Schutzmaterialbereich (50) der erste- In which a protective material region (50) is formed, - in which by the protective material region (50) of the first
Schaltungsbereich (30) und der zweite Schaltungsbereich (40) räumlich und materiell voneinander getrennt ausgebil¬ det sind undCircuit area (30) and the second circuit area (40) spatially and material separated ausgebil¬ det are and
- bei welcher der Schutzmaterialbereich (50) aus oder mit Pa- rylen oder PoIy(para-xylen) ausgebildet ist.- In which the protective material region (50) is formed of or with Pa- rylene or PoIy (para-xylene).
2. Halbleiterschaltungsanordnung nach Anspruch 1, bei welcher der erste Schaltungsbereich (30) und/oder der zweite Schaltungsbereich (40) auf einem gemeinsamen Substrat (20) oder auf der Grundlage eines gemeinsamen Substrats (20) mit einem Oberflächenbereich (20a) ausgebildet sind.A semiconductor circuit device according to claim 1, wherein said first circuit region (30) and / or said second circuit region (40) are formed on a common substrate (20) or on the basis of a common substrate (20) having a surface region (20a).
3. Halbleiterschaltungsanordnung nach einem der vorangehen¬ den Ansprüche, bei welcher der erste Schaltungsbereich (30) im Wesentlichen direkt auf dem Oberflächenbereich (20a) des Substrats (20) ausgebildet ist.3. The semiconductor circuit arrangement according to one of the preceding claims, wherein the first circuit region (30) is formed substantially directly on the surface region (20a) of the substrate (20).
4. Halbleiterschaltungsanordnung nach einem der vorangehen- den Ansprüche, bei welcher der zweite Schaltungsbereich (40) im Wesentlichen direkt auf dem Oberflächenbereich (20a) des Substrats (20) ausgebildet ist.4. The semiconductor circuit arrangement of claim 1, wherein the second circuit region is formed substantially directly on the surface region of the substrate.
5. Halbleiterschaltungsanordnung nach einem der vorangehen¬ den Ansprüche, - bei welcher der Schutzmaterialbereich (50) als Einbettungs¬ bereich für den ersten Schaltungsbereich (30) ausgebildet ist und5. The semiconductor circuit arrangement according to one of the vorangehen¬ the claims, - In which the protective material region (50) is formed as Einbettungs¬ area for the first circuit area (30) and
- bei welcher durch den Schutzmaterialbereich (50) der erste Schaltungsbereich (30) eingebettet ausgebildet ist.- In which by the protective material region (50) of the first circuit portion (30) is formed embedded.
6. Halbleiterschaltungsanordnung nach einem der vorangehen¬ den Ansprüche,6. Semiconductor circuit arrangement according to one of vorangehen¬ the claims,
- bei welcher der Schutzmaterialbereich (50) als Einbettungs- bereich für den zweiten Schaltungsbereich (40) ausgebildet ist und- In which the protective material region (50) is formed as embedding region for the second circuit region (40) and
- bei welcher durch den Schutzmaterialbereich (50) der zweite Schaltungsbereich (40) eingebettet ausgebildet ist.- In which by the protective material region (50) of the second circuit region (40) is formed embedded.
7. Halbleiterschaltungsanordnung nach einem der vorangehen¬ den Ansprüche, bei welcher der erste Schaltungsbereich (30) und der zweite Schaltungsbereich (40) stapelartig übereinander liegend aus¬ gebildet sind.7. The semiconductor circuit arrangement according to one of the vorangehen¬ the claims, wherein the first circuit portion (30) and the second circuit portion (40) are stacked superimposed aus¬ formed.
8. Halbleiterschaltungsanordnung nach einem der vorangehen¬ den Ansprüche, bei welcher ein Verkapselungsmaterialbereich (60) ausgebildet ist zur Einbettung oder Verkapselung der Halbleiterschal- tungsanordnung.8. The semiconductor circuit arrangement according to one of the preceding claims, wherein an encapsulation material region (60) is formed for embedding or encapsulating the semiconductor circuit arrangement.
9. Halbleiterschaltungsanordnung nach einem der vorangehen¬ den Ansprüche, bei welcher zur elektrischen Verbindung des ersten Schal- tungsbereichs (30) und des zweiten Schaltungsbereichs (40) miteinander eine Durchkontaktierung (70) oder eine Mehrzahl Durchkontaktierungen (70) ausgebildet ist oder sind, insbe¬ sondere in den Schutzmaterialbereich (50) durchdringender Art und Weise.9. The semiconductor circuit arrangement according to claim 1, wherein a via (70) or a plurality of plated-through holes (70) is or are formed with one another for the electrical connection of the first circuit region (30) and the second circuit region (40) ¬ special in the protective material area (50) penetrating manner.
10. Halbleiterschaltungsanordnung nach einem der vorangehen¬ den Ansprüche, bei welcher der Schutzmaterialbereich (50) als Schicht mit einer Stärke von etwa 100 nm oder darüber ausgebildet ist, vorzugsweise mit einer Stärke von etwa 200 nm oder darüber und/oder bis zu einer Stärke von etwa 2 μm oder darunter.10. The semiconductor circuit arrangement according to one of the vorangehen¬ the claims, wherein the protective material region (50) is formed as a layer having a thickness of about 100 nm or above, preferably with a thickness of about 200 nm or above and / or up to a thickness of about 2 μm or below.
11. Verfahren zum Herstellen einer Halbleiterschaltungsan¬ ordnung,11. Method for producing a semiconductor circuit arrangement,
- bei welchem ein erster Schaltungsbereich (30) und ein zwei¬ ter Schaltungsbereich (40) ausgebildet werden, - bei welchem der erste Schaltungsbereich (30) mit oder aus einem oder mehreren organischen Halbleiterbauelementen aus¬ gebildet wird,in which a first circuit region and a second circuit region are formed, in which the first circuit region is formed with or consists of one or more organic semiconductor components,
- bei welchem ein Schutzmaterialbereich (50) ausgebildet wird, - bei welchem durch den Schutzmaterialbereich (50) der erste Schaltungsbereich (30) und der zweite Schaltungsbereich (40) räumlich und materiell voneinander getrennt ausgebil¬ det werden undin which a protective material region (50) is formed, in which the first circuit region (30) and the second circuit region (40) are spatially and materially separated from each other by the protective material region (50), and
- bei welchem der Schutzmaterialbereich (50) aus oder mit Pa- rylen oder PoIy(para-xylen) ausgebildet wird.in which the protective material region (50) is formed from or with parylene or poly (para-xylene).
12. Verfahren nach Anspruch 11, bei welchem der erste Schaltungsbereich (30) und/oder der zweite Schaltungsbereich (40) auf einem gemeinsamen Substrat (20) oder auf der Grundlage eines gemeinsamen Substrats (20) mit einem Oberflächenbereich (20a) ausgebildet werden.The method of claim 11, wherein the first circuit area (30) and / or the second circuit area (40) are formed on a common substrate (20) or based on a common substrate (20) having a surface area (20a).
13. Verfahren nach einem der vorangehenden Ansprüche 11 oder 12, bei welchem der erste Schaltungsbereich (30) im Wesentlichen direkt auf dem Oberflächenbereich (20a) des Substrats (20) ausgebildet wird.13. The method according to any one of the preceding claims 11 or 12, wherein the first circuit portion (30) is formed substantially directly on the surface region (20a) of the substrate (20).
14. Verfahren nach einem der vorangehenden Ansprüche 11 bis 13, bei welchem der zweite Schaltungsbereich (40) im Wesentlichen direkt auf dem Oberflächenbereich (20a) des Substrats (20) ausgebildet wird.14. The method according to any one of the preceding claims 11 to 13, wherein the second circuit region (40) is formed substantially directly on the surface region (20a) of the substrate (20).
15. Verfahren nach einem der vorangehenden Ansprüche 11 bis 14,15. The method according to any one of the preceding claims 11 to 14,
- bei welcher der Schutzmaterialbereich (50) als Einbettungs¬ bereich für den ersten Schaltungsbereich (30) ausgebildet wird und - bei welcher durch den Schutzmaterialbereich (50) der erste Schaltungsbereich (30) eingebettet ausgebildet wird.in which the protective material region (50) is formed as an embedding region for the first circuit region (30), and - in which the first circuit region (30) is formed embedded by the protective material region (50).
16. Verfahren nach einem der vorangehenden Ansprüche 11 bis 15, - bei welcher der Schutzmaterialbereich (50) als Einbettungs¬ bereich für den zweiten Schaltungsbereich (40) ausgebildet wird und16. The method according to any one of the preceding claims 11 to 15, - in which the protective material region (50) is formed as Einbettungs¬ area for the second circuit area (40) and
- bei welcher durch den Schutzmaterialbereich (50) der zweite Schaltungsbereich (40) eingebettet ausgebildet wird.- In which by the protective material region (50) of the second circuit region (40) is formed embedded.
17. Verfahren nach einem der vorangehenden Ansprüche 11 bis 16, bei welchem der erste Schaltungsbereich (30) und der zweite Schaltungsbereich (40) stapelartig übereinander liegend aus- gebildet werden.17. The method according to any one of the preceding claims 11 to 16, wherein the first circuit portion (30) and the second circuit portion (40) are formed stacked one above the other.
18. Verfahren nach einem der vorangehenden Ansprüche 11 bis 17, bei welchem ein Verkapselungsmaterialbereich (60) ausgebildet wird zur Einbettung oder Verkapselung der Halbleiterschal¬ tungsanordnung.18. The method according to any one of the preceding claims 11 to 17, wherein an encapsulation material region (60) is formed for embedding or encapsulation of the Halbleiterschal¬ processing arrangement.
19. Verfahren nach einem der vorangehenden Ansprüche 11 bis 18, bei welchem zur elektrischen Verbindung des ersten Schal¬ tungsbereichs (30) und des zweiten Schaltungsbereichs (40) miteinander eine Durchkontaktierung oder eine Mehrzahl Durch- kontaktierungen (70) ausgebildet wird oder werden, insbeson¬ dere in den Schutzmaterialbereich (50) durchdringende Art und Weise.19. The method according to any one of the preceding claims 11 to 18, wherein for the electrical connection of the first circuit area (30) and the second circuit area (40) to each other a via or a plurality of through Contacts (70) is formed or, in particular in the protective material area (50) penetrating manner.
20. Verfahren nach einem der vorangehenden Ansprüche 11 bis 19, bei welchem der Schutzmaterialbereich (50) als Schicht mit einer Stärke von etwa 100 nm oder darüber ausgebildet wird, vorzugsweise mit einer Stärke von etwa 200 nm oder darüber und/oder bis zu einer Stärke von etwa 2 μm oder darunter.A method according to any of the preceding claims 11 to 19, wherein the protective material region (50) is formed as a layer having a thickness of about 100 nm or above, preferably with a thickness of about 200 nm or above and / or up to a thickness of about 2 μm or less.
21. Verfahren nach einem der vorangehenden Ansprüche 11 bis 20, bei welchem ein Schutzmaterialbereich (50) aus Parylen im Rahmen eines Verdampfungs-Pyrolyse-Polymerisationsverfahrens ausgebildet oder abgeschieden wird.A method according to any one of the preceding claims 11 to 20, wherein a protective material region (50) of parylene is formed or deposited in an evaporative pyrolysis polymerization process.
22. Verfahren nach einem der vorangehenden Ansprüche 11 bis 21, bei welchem das Substrat (20) auf Raumtemperatur gehalten wird, insbesondere während des Ausbildens des Schutzmaterial¬ bereichs (50) und/oder während des Ausbildens des Verkapse- lungsmaterialbereichs (60) .22. The method according to any one of the preceding claims 11 to 21, wherein the substrate (20) is kept at room temperature, in particular during the formation of the Schutzmaterial¬ area (50) and / or during the formation of the encapsulation material region (60).
23. Verfahren nach einem der vorangehenden Ansprüche 11 bis 22,23. The method according to any one of the preceding claims 11 to 22,
- bei welchem zur Ausbildung der Durchkontaktierungen (70) mittels Fotolithografie mittels einer Ätzmaske, insbesonde¬ re aus Fotolack, Ausnehmungen (52) für die auszubildenden Durchkontaktierungen (70) im Schutzmaterialbereich (50) ausgebildet werden und- In which the formation of the plated-through holes (70) by means of photolithography by means of an etching mask, insbesonde¬ re from photoresist, recesses (52) for the tracer vias (70) are formed in the protective material region (50) and
- bei welchem dann die gebildeten Ausnehmungen (52) im Schutzmaterialbereich (50) mit einem leitfähigen Durchkon- taktierungsmaterial (70 ') gefüllt werden, insbesondere un- ter Verwendung von Metallen und/oder leitfähigen Polymeren. in which the recesses (52) formed in the protective material area (50) are then filled with a conductive through-contacting material (70 '), in particular using metals and / or conductive polymers.
PCT/EP2005/053779 2004-08-20 2005-08-03 Semiconductor circuit arrangement and method for the production thereof WO2006021483A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004040505A DE102004040505A1 (en) 2004-08-20 2004-08-20 Semiconductor circuit arrangement and method for its production
DE102004040505.0 2004-08-20

Publications (2)

Publication Number Publication Date
WO2006021483A2 true WO2006021483A2 (en) 2006-03-02
WO2006021483A3 WO2006021483A3 (en) 2006-10-05

Family

ID=35745465

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/053779 WO2006021483A2 (en) 2004-08-20 2005-08-03 Semiconductor circuit arrangement and method for the production thereof

Country Status (2)

Country Link
DE (1) DE102004040505A1 (en)
WO (1) WO2006021483A2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942374A (en) * 1993-03-25 1999-08-24 Texas Instruments Incorporated Integrated circuits formed in radiation sensitive material and method of forming same
WO2001047045A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processing
WO2001080319A2 (en) * 2000-04-14 2001-10-25 Emagin Corporation Improved method of fabrication of color changing medium layers in organic light emitting devices resulting in improved light extraction
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
WO2003019651A2 (en) * 2001-08-24 2003-03-06 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
US20040029310A1 (en) * 2000-08-18 2004-02-12 Adoft Bernds Organic field-effect transistor (ofet), a production method therefor, an integrated circut constructed from the same and their uses

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942374A (en) * 1993-03-25 1999-08-24 Texas Instruments Incorporated Integrated circuits formed in radiation sensitive material and method of forming same
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
WO2001047045A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processing
WO2001080319A2 (en) * 2000-04-14 2001-10-25 Emagin Corporation Improved method of fabrication of color changing medium layers in organic light emitting devices resulting in improved light extraction
US20040029310A1 (en) * 2000-08-18 2004-02-12 Adoft Bernds Organic field-effect transistor (ofet), a production method therefor, an integrated circut constructed from the same and their uses
WO2003019651A2 (en) * 2001-08-24 2003-03-06 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HALIK MARCUS ET AL: "Fully patterned all-organic thin film transistors" APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, Bd. 81, Nr. 2, 8. Juli 2002 (2002-07-08), Seiten 289-291, XP012032454 ISSN: 0003-6951 in der Anmeldung erw{hnt *

Also Published As

Publication number Publication date
WO2006021483A3 (en) 2006-10-05
DE102004040505A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
DE602004006620T2 (en) A FET ARRANGEMENT AND A METHOD FOR MAKING A FET ARRANGEMENT
EP1556910B1 (en) Method for producing a field effect transistor
DE102018122734A1 (en) ORGANIC LIGHT-EMITTING DISPLAY PANEL, METHOD FOR PRODUCING ORGANIC LIGHT-EMITTING DISPLAY PANEL AND ORGANIC LIGHT-EMITTING DISPLAY APPARATUS
DE69829643T2 (en) Polymeric organic electroluminescent pixel device and method of manufacture
DE69937407T2 (en) CAPTURE OF A DEVICE
DE69831243T2 (en) A manufacturing method of an active matrix light-emitting display device
DE19727232C2 (en) Analog integrated semiconductor component and method for its production
DE602004005824T2 (en) ELECTRONIC DEVICE
DE10318187A1 (en) Encapsulation for organic light emitting diode components
EP1563553B1 (en) Organic electronic circuitcomprising a structured, semi-conductive functional layer and a method for producing said component
DE10006257A1 (en) Field effect transistor has a channel layer containing a semiconducting inorganic-organic hybrid material between source and drain regions, a gate region and an electrically insulating layer
DE102008054073A1 (en) Semiconductor device with electronic fuses with increased programming efficiency
DE4421633C2 (en) Semiconductor device, with island-shaped semiconductor layers in the form of a matrix, use thereof and method for producing the same
DE112015003390T5 (en) Protecting transistor elements from damaging species
EP1253642A2 (en) A semiconductor device and a method of manufacturing the same
DE102004022178B4 (en) Method for producing a conductor track on a substrate and component with a conductor track produced in this way
DE102008026216B4 (en) Electronic switch
DE102004005247A1 (en) Imprint-lithographic process for manufacturing e.g. MOSFET, involves structuring polymerized gate dielectric layer by imprint stamp that is used to form hole on layer, and etching base of hole till preset thickness of layer is reached
WO2006021483A2 (en) Semiconductor circuit arrangement and method for the production thereof
DE102004010094B3 (en) Semiconductor device having at least one organic semiconductor layer and method for its production
DE4120592C2 (en) Semiconductor device and method for its production
DE112006001268T5 (en) Upwardly emitting electroluminescent devices with cathode bus bars
EP1704606B1 (en) Method for the production of an organic transistor comprising a self-adjusting gate electrode
WO2014124854A1 (en) Method for producing an optoelectronic semiconductor component
WO2017071948A1 (en) Optoelectronic component and method for producing an optoelectronic component

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

122 Ep: pct application non-entry in european phase