WO2006061000A2 - Gatter aus organischen feldeffekttransistoren - Google Patents

Gatter aus organischen feldeffekttransistoren Download PDF

Info

Publication number
WO2006061000A2
WO2006061000A2 PCT/DE2005/002195 DE2005002195W WO2006061000A2 WO 2006061000 A2 WO2006061000 A2 WO 2006061000A2 DE 2005002195 W DE2005002195 W DE 2005002195W WO 2006061000 A2 WO2006061000 A2 WO 2006061000A2
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
field effect
effect transistors
component according
layers
Prior art date
Application number
PCT/DE2005/002195
Other languages
English (en)
French (fr)
Other versions
WO2006061000A3 (de
Inventor
Robert Blache
Walter Fix
Jürgen FICKER
Original Assignee
Polyic Gmbh & Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polyic Gmbh & Co. Kg filed Critical Polyic Gmbh & Co. Kg
Priority to AU2005313714A priority Critical patent/AU2005313714A1/en
Priority to EP05850139A priority patent/EP1825516A2/de
Priority to JP2007544729A priority patent/JP2008523595A/ja
Priority to CA002595114A priority patent/CA2595114A1/en
Priority to US11/721,244 priority patent/US20080197343A1/en
Priority to MX2007006725A priority patent/MX2007006725A/es
Publication of WO2006061000A2 publication Critical patent/WO2006061000A2/de
Publication of WO2006061000A3 publication Critical patent/WO2006061000A3/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Definitions

  • the invention relates to an electronic component, in particular RFID transponder, with at least one logic gate formed from organic field effect transistors.
  • the simplest logic gate is the inverter, from which all complex logic gates, such as ANDs, NANDs, NORs and the like can be formed by combination with other inverters and / or other electronic components.
  • Organic logic gates with only one type of semiconductor - typically p-type semiconductors - as an active layer are susceptible to parameter variations of the individual components. This may mean that these circuits will operate unreliably or not at all, as individual components, such as transistors, can not sufficiently meet the circuit design specifications due to variations in the manufacturing process.
  • a dissipative current flows at least during half of the operating time. a current that is not due to the function of the circuit. As a result, the power consumption is much higher than actually necessary.
  • RFID transponders Radio Frequency Identification
  • RFID transponders are increasingly being used to provide goods or security documents with electronically readable information. For example, they can be used as an electronic barcode for consumer goods, as a luggage tag for identifying luggage or as a cover of a passport Built-in security element that stores authentication information.
  • the object of the present invention is to provide an improved electronic component using field-effect transistors.
  • an electronic component is formed with at least one logic gate, wherein the logic gate is formed of a plurality of layers applied to a common substrate, the at least two electrode layers, at least one applied from a liquid, in particular organic, semiconductor layer and an insulator layer and which are formed so that the logic gate comprises at least two differently constructed field effect transistors.
  • liquid includes, for example, suspensions, emulsions, other dispersions or solutions.
  • Such liquids can For example, be applied by printing process, with parameters such as viscosity, concentration, boiling temperature and surface tension determine the pressure behavior of the liquid.
  • Field-effect transistors are understood in the following to mean field-effect transistors whose semiconductor layers have been essentially applied from the abovementioned liquids.
  • organic field effect transistors on a common carrier with at least one liquid layer deposited from the semiconductor layer logic gates can be formed with properties that are not otherwise achievable.
  • the organic field effect transistor hereinafter referred to as OFET, it is a field effect transistor having at least three electrodes and an insulating layer.
  • the OFET is arranged on a carrier substrate, which may be formed as a solid substrate or as a foil, for example as a polymer foil can.
  • An organic semiconductor layer forms a conductive channel whose end portions are formed by a source electrode and a drain electrode.
  • the organic semiconductor layer is deposited from a liquid.
  • the organic semiconductors may be polymers dissolved in the liquid.
  • the liquid containing the polymers may also be a suspension, emulsion or other dispersion.
  • polymer expressly includes polymeric material and / or oligomeric material and / or "small molecule” material and / or “nano-particle” material. Layers of nanoparticles can be applied, for example, by means of a polymer suspension. Thus, the polymer may also be a hybrid material, for example to form an n-type polymeric semiconductor. These are all types of materials with the exception of the classical semiconductors (crystalline silicon or germanium) and the typical metallic conductors. A restriction in the dogmatic sense to organic material in the sense of carbon chemistry is therefore not provided. Rather, for example, silicones are included. Furthermore, the term should not be limited in terms of molecular size but, as stated above, include "small molecule” or "nano particle”. Nanoparticles consist of organometallic organic compounds containing, for example, zinc oxide as a non-organic constituent. It can be provided that the semiconductor layers are formed with different organic material.
  • the conductive channel is covered with an insulating layer on which a gate electrode is arranged.
  • a gate-source voltage U G s between the gate electrode and the source electrode By applying a gate-source voltage U G s between the gate electrode and the source electrode, the conductivity of the channel can be changed.
  • the semiconductor layer may be formed as a p-type conductor or as an n-type conductor.
  • the power line in a p-type conductor is almost exclusively due to defect electrons, the power line in an n-type conductor almost exclusively by electrons.
  • the predominantly existing charge carriers are referred to as majority carriers.
  • p-type doping is typical for organic semiconductors, it is still possible to n-type the material train.
  • p-type semiconductor pentacene, polyalkylthiophene, etc. may be provided as n-type semiconductor z.
  • the majority carriers are densified by the formation of an electric field in the insulating layer when a gate-source voltage UQ S of suitable polarity is applied, ie a negative voltage for p-type or a positive voltage for n-type.
  • a gate-source voltage UQ S of suitable polarity ie a negative voltage for p-type or a positive voltage for n-type.
  • the logic gate according to the invention avoids the disadvantage of combinations of similar field effect transistors, in particular OFETs, to form a dissipative current, ie to show a current flow if they are not activated, by combining two field effect transistors of different design, in particular OFETs.
  • the at least two different field effect transistors have semiconductor layers which differ in their thickness.
  • the formation of the different thickness can be advantageously provided by soluble semiconductors in a printing process. This can be provided in organic semiconductors, the
  • Polymer concentration of the semiconductor to vary. In this way, after evaporation of the solvent, a layer thickness of the organic semiconductor which is dependent on the polymer concentration is formed.
  • Field effect transistors are designed with different conductivity.
  • the conductivity of the particular organic semiconductor layer can be lowered or increased, for example by a hydrazine treatment and / or by targeted oxidation.
  • the trained with such a semiconductor material Field effect transistor be set so that its off-currents are only about one order of magnitude below the on-currents.
  • the off-current is the current that flows in the field-effect transistor between the source electrode and the drain electrode when no electrical potential is applied to the gate electrode.
  • the on-current is the current flowing in the field-effect transistor between the source electrode and the drain electrode when an electric potential is applied to the gate electrode, for example, a negative potential when it is a p-type field effect transistor.
  • the field effect transistors differ in the formation of the insulator layer. They may have insulator layers of different thickness and / or different material.
  • the insulator layers of the at least two differently designed field-effect transistors may, however, also differ in their permeability and thus influence the formable charge carrier density in the semiconductor layers or be formed as a dielectric for the capacitive coupling of electrodes, for example for coupling the gate electrode to the source or drain. Electrode of the same field effect transistor.
  • the two different field effect transistors may be formed, for example, with different channel widths and / or channel lengths.
  • strip-shaped structures can be provided.
  • arbitrarily contoured structures can also be provided, for example for the formation of the electrodes of the field-effect transistors, such as Gate electrode.
  • the geometric dimensions are dimensions in the micron range, for example, channel widths of 30 microns to 50 microns with the tendency for even smaller dimensions, in order to obtain high switching speeds and low capacitance between the electrodes. It is known from conventional silicon technology that device capacitances cause high power losses and therefore have a decisive influence on the minimization of the power requirement of the circuit.
  • field effect transistors with different switching capacity can be formed, for example, to form different switching behavior.
  • circuit designs can be transferred to layouts in a particularly simple manner and, for example, vias can be minimized in number.
  • the arrangement of the field-effect transistors can also be provided for functional reasons, for example, to form two field effect transistors with common gate electrode, wherein an arrangement of the two field effect transistors can be particularly advantageous over each other.
  • the field effect transistors may be arranged with the same or different orientation. It is envisaged that the at least two differently configured field-effect transistors can be arranged with bottom-gate or top-gate orientation.
  • the resistance characteristic can be changed for example by changing the thickness of the semiconductor layer, wherein by forming particularly thin layers - preferably in layers in the range of 5 nm can be set to 30 nm additional effects that are not observed in thicker layers in the order of 200 nm.
  • the at least two different field-effect transistors can be connected to each other in a parallel and / or series connection. It can be provided, for example, that two differently designed field-effect transistors, in particular two OFETs, form the load OFET and the switching OFET in series connection. However, it can also be provided, for example, that load OFET and / or switching OFET are formed by parallel or series connection of two or more different OFETs.
  • a logic gate embodied as an inverter can be formed, for example, from four-preferably different-field-effect transistors.
  • Such logic gates can be connected to a ring oscillator, which can be used in particular as RFID transponder as logic circuit or vibration generator.
  • the solution according to the invention is not limited to the galvanic coupling of the field effect transistors. Rather, it may be provided to capacitively couple the field-effect transistors to one another, for example by increasing a gate electrode and a further electrode such that they form a capacitor with sufficient capacitance together with the insulation layer. Because of the possible very small layer thickness of the insulation layer and optionally further layers arranged between the capacitively coupled electrodes, comparatively high capacitance values can be formed despite small electrode areas.
  • the logic gate according to the invention is designed so that it can be produced essentially by printing (for example by gravure printing, screen printing, pad printing) and / or doctoring. The entire structure is thus aimed at forming layers which, in their interaction, form the logic gate and which can be structured by the two methods mentioned. For this purpose, proven equipment is available, as provided, for example, for the production of optical security elements.
  • the gates according to the invention can therefore be produced on the same systems.
  • the different design of the field effect transistors can be achieved particularly well if the layers of the at least two different field effect transistors, in particular the OFETs, are designed as printable semiconducting polymers and / or printable insulating polymers and / or conductive printing inks and / or metallic layers.
  • the thickness of the soluble polymeric layer is particularly easy to adjust by their solvent content.
  • the thickness of the soluble organic layer is adjustable by its application amount, for example, when the application of the layer is provided by pad printing or by doctoring. In this way, preferably thicker
  • the layered structure of a layer may be provided. If, for example, the at least two different field-effect transistors have a semiconductor layer of the same material of different thickness, in a first pass the thin layer of one field-effect transistor can be applied and in one or more further passes this base layer for the other field-effect transistor can be amplified. For this purpose, it may be provided to apply the layers with different solvent content, i. the base layer with a high solvent content and the further layer or the further layers with a low solvent content.
  • the electronic component produced in the manner described above is formed by a multilayer flexible film body.
  • the flexibility of the electronic component can be especially resistant, especially when applied to a flexible substrate.
  • the inventively designed as a multilayer flexible film body organic electronic components are completely insensitive to shock loads and, in contrast to applied to rigid substrates components used in applications where printed circuit boards are provided, which conform to the contour of the electronic device. These are becoming increasingly popular for devices with irregularly shaped contours, such as cell phones and electronic cameras.
  • FIG. 1 and 2 are schematic sectional views of a first
  • FIGS. 3a and 3b are basic circuit diagrams of the first embodiments in FIGS. 1 and 2;
  • Fig. 4 is a schematic sectional view of a second
  • Fig. 5 is a schematic sectional view of a third
  • Fig. 6 is a schematic sectional view of a fourth
  • Fig. 7 is a basic circuit diagram of the embodiments in Figs. 5 and 6; 8 is a schematic current-voltage diagram of a logic
  • 9a shows a first schematic output characteristic diagram of a logic gate with differently formed organic
  • 9b shows a second schematic output characteristic diagram of a logic gate with differently designed organic field effect transistors.
  • FIG. 1 and 2 each show a schematic sectional view of a logic gate 3, formed from two differently formed organic field effect transistors 1, 2, hereinafter referred to as OFET, which are arranged on a substrate 10. It can also be about
  • the substrate may be, for example, a platelet-shaped substrate or a film.
  • the film is preferably a plastic film with a thickness of 6 ⁇ m to 200 ⁇ m, preferably with a thickness of 19 ⁇ m to 100 ⁇ m, preferably formed as a polyester film.
  • the first OFET 1 is formed of a first semiconductor layer 13 with a source electrode 11 and a drain electrode 12. On the semiconductor layer 13, an insulator layer 14 is arranged with a gate electrode 15 arranged on this layer.
  • liquid includes, for example, suspensions, emulsions, other dispersions or solutions.
  • organic materials intended for the layers are soluble
  • polymer also includes oligomers and "small molecules" as well as nano-particles.
  • the organic semiconductor may be, for example, pentacene, Several parameters of the liquid may be varied: - the viscosity of the liquid, it determines the pressure behavior;
  • the polymer concentration of the ready-to-print mixture determines the layer thickness
  • the boiling temperature of the liquid determines which printing process can be used; the surface tension of the ready-to-print mixture determines the wettability of the support substrate or other layers.
  • curable lacquer to the substrate 10 and to structure it before curing in such a way that depressions are formed in which, for example, semiconductor layers are introduced by doctoring.
  • Such method steps may be provided, for example, to combine optical security elements, which are produced using curable lacquer layers, with the logic gates according to the invention.
  • the electrodes 11, 12 and 15 are preferably made of a conductive metallization, preferably of gold or silver. However, it can also be provided to form the electrodes 11, 12 and 15 from an inorganic electrically conductive material, for example from indium tin oxide, or from a conductive polymer, for example polyaniline or polypyrene.
  • the electrodes 11, 12 and 15 can in this case for example by a printing process (gravure printing, screen printing, pad printing) or by a coating process already partially and patterned patterned on the substrate 10 and on the organic insulator layer 14 or another im Manufacturing method provided layer can be applied.
  • a printing process gravure printing, screen printing, pad printing
  • a coating process already partially and patterned patterned on the substrate 10 and on the organic insulator layer 14 or another im Manufacturing method provided layer can be applied.
  • the electrodes 11, 12 and 15 are structures in the micron range.
  • the gate electrode 15 may have a width of 50 ⁇ m to 1000 ⁇ m and a length of 50 ⁇ m to 1000 ⁇ m.
  • the thickness of such an electrode may be 0.2 ⁇ m or less.
  • the second OFET 2 is formed of a first organic semiconductor layer 23 having a source electrode 21 and a drain electrode 22. On the organic semiconductor layer 23 is disposed an organic insulator layer 24 having a gate electrode 25 disposed on this layer.
  • the drain electrode 12 of the first OFET 1 is connected to the source electrode 21 of the second OFET 2 and to the gate electrode 25 of the second OFET 2 by way of the electrically conductive connection layers 20.
  • the gate electrode 25 is connected to the drain electrode 22 instead of the source electrode 21.
  • the gate electrode 15 of the first OFET 1 and the gate electrode 25 of the second OFET 2 and the drain electrode 12 of the first OFET 1 and the drain electrode 22 of the second OFET 2 are connected to electrically conductive connection layers 20 ,
  • both OFETs 1, 2 lie side by side with the same orientation, ie, for example, the gate electrodes 15, 25 are arranged in one plane.
  • the top-gate orientation is selected for both OFETs, ie, the two gate electrodes 15, 25 are formed as the uppermost layer.
  • the bottom-gate orientation is selected, in which the two gate electrodes 15, 25 are arranged directly on the substrate 10.
  • the organic semiconductor layers 13, 23 determining the electrical properties of the two OFETs 1, 2 and / or the organic insulator layers 14, 24 may be formed with different layer thicknesses, both in the illustrated embodiment OFET 1, 2 are formed with the same total layer thickness. It can preferably be provided that the organic semiconductor layers 13, 23 are applied in strips. To form different electrical behavior of both OFETs 1, 2, it may be provided that the thickness and / or the channel length, i. the distance between the source electrode 11, 21 and the drain electrode 12, 22, and / or the material of the organic semiconductor layers 13, 23 of both OFET 1, 2 differently form.
  • the material of the organic semiconductor layers 13, 23 may for example be doped the same or different degrees.
  • the semiconductor layers 13, 23 may be formed as p-type conductors or as n-type conductors.
  • the power line in a p-type conductor is almost exclusively due to defect electrons, while the current in an n-type conductor is almost exclusively due to electrons.
  • the predominantly existing charge carriers are referred to as majority carriers.
  • p-type doping is typical for organic semiconductors, it is still possible to form the material with n-type doping.
  • the p-type semiconductor may be formed from pentacene, polythiophene
  • the n-type semiconductor may be formed, for example, from poly-phenylene-vinylene derivatives or fullerene derivatives,
  • a logic gate 3 with semiconductor layers 13, 23 of complementary conductivity is formed.
  • Such a gate is shown for example in Fig. 2 and is characterized in that each one of the two field effect transistors allows no current flow between the source and drain, as long as the input voltage of the logic gate does not change, ie the gate occupies one of its two switching states. A dissipative cross-flow through the gate flows only during the switching process.
  • logic circuits with the logic gates according to the invention have a clear lower power consumption than logic circuits formed from identical OFETs. This is particularly advantageous if only low-power sources are available, as is the case for example with RFID transponders, which receive their energy from a rectified antenna signal, which is stored in a capacitor.
  • FIGS. 3 a and 3 b show the two basic circuits that can be represented with the first exemplary embodiment in FIGS. 1 and 2. For better illustration, the positions in Figs. 1 and 2 have been retained.
  • Fig. 3a shows a logic gate 3 formed of two different OFETs 1 and 2 with semiconductor layers of the same conductivity type.
  • the two OFETs 1, 2 are connected in series, the drain electrode 12 of the first OFET 1 being connected to the source electrode 21 of the second OFET 2.
  • the gate electrode 15 of the OFET 1 forms the input of the logic gate, the gate electrode 25 of the OFET 2 is connected to the source electrode 21 of the OFET 2.
  • the logic gate may be an inverter with load OFET 2 and switching OFET 1.
  • 3b shows a logic gate 3, formed from two different OFET 1 and 2 of different doping type. As described above, such a logic gate is designed with lower power consumption than a prior art OFET logic gate.
  • the two OFET 1, 2 are connected in series, wherein the drain electrode 12 of the first OFET 1 is connected to the drain electrode 22 of the second OFET 2.
  • the gate electrodes 15 and 25 of the two OFET are connected to each other and represent the input of the logic gate.
  • the two OFETs 1, 2 are arranged next to one another with different orientation on the substrate 10.
  • the first OFET 1 is arranged so that the source electrode 11 and the drain electrode 12 are arranged directly on the substrate 10 and successively the semiconductor layer 13, the insulator layer 14, the second, from the first different semiconductor layer 23 and the gate Electrode 15.
  • Such orientation of the OFET is referred to as top-gate orientation.
  • the second OFET 2 is now arranged so that the gate electrode 25 is disposed on the substrate 10 and the source electrode 21 and the drain electrode 22 are disposed on the top of the OFET 2.
  • Such orientation is referred to as bottom-gate orientation.
  • the gate electrode 25 of the OFET 2 is connected to the source contact 21 of OFET 2 and the drain contact 12 of OFET 1 by means of the electrically conductive connection layer 20, which is formed in this embodiment in sections as the substrate 10 extending vertically through hole.
  • the electrodes arranged in each case are formed from the same material, for example from a conductive printing ink or from a sputtered, galvanized or vapor-deposited metal layer. But it can also be provided that they are each formed of different materials, preferably, if it is associated with an advantageous functional effect.
  • the semiconductor layers 13 and 23 and the insulator layer 14 are formed as two OFET 1, 2 common layers.
  • OFET 1 only the semiconductor layer 13 establishes the connection between source 11 and drain 12.
  • the necessary for the function of OFET 1 conductive channel is formed in this semiconductor layer 13 at the interface to the insulator layer 14.
  • OFET 2 on the other hand, only the semiconductor layer 23 establishes the connection between source 21 and drain 22.
  • the OFETs 1, 2 are designed with different geometries, here in particular with different channel lengths. However, it can also be provided that both OFETs 1, 2 are formed with different semiconductor layers and / or insulator layers.
  • the basic circuits which can be formed with the second exemplary embodiment illustrated in FIG. 4 correspond to the basic circuits shown in FIGS. 2a and 2b. It can be provided that the two OFET 1, 2 are connected to each other by further, not shown in FIGS. 2a, 2b connecting lines, that they are connected to one another or to other components in parallel or series connection.
  • FIG. 2a The basic circuit diagram of the embodiment shown in FIG. 4, in which the two OFETs 1, 2 are formed with common semiconductor layers, which may be formed as p-type conductors or as n-type conductors, is shown in FIG. 2a.
  • FIG. 2b shows the basic circuit diagram of an embodiment modified with respect to FIG. 4, in which the two semiconductor layers of the OFETs 1, 2 are formed differently and with a complementary conductivity type.
  • the drawn connection 20 connects exclusively the two gate contacts 15 and 25, while additionally one of the connection 20 similar connection between drain contact 22 of OFET 2 and drain 12 of OFET is placed.
  • FIG. 5 shows a third exemplary embodiment, in which the two OFETs 1, 2 are arranged one above the other on the substrate 10 and are formed with a common gate electrode 15.
  • the source electrode 11 and the drain electrode 12 of the first OFET 1 are therefore arranged directly resting on the substrate 10, the source electrode 21 and the drain electrode 22 are formed as the uppermost layer of the stacked OFET 1, 2.
  • the logic gate formed from the two OFETs 1, 2 is therefore composed of a total of 7 layers.
  • layers with the same function can be constructed the same or different, it being provided that at least one of the layers of a layer pair is formed differently.
  • the semiconductor layers 13, 23 are formed with different conductivity type (p-type, n-type) and / or different geometry.
  • the two drain electrodes 12, 22 are connected to the formed as a through-hole electrical conductor 20.
  • 6 shows a fourth exemplary embodiment, in which the two OFETs 1, 2 are arranged one above the other on the substrate 10 and are formed with a common gate electrode 15, but both OFETs 1, 2 are arranged with the same orientation on the substrate ,
  • the common gate electrode 15 is formed as the uppermost layer of the logic gate, which is formed like the logic gate shown in Fig. 5 with 7 layers.
  • the source electrode 11 and the drain electrode 12 of the first OFET 1 are arranged in the illustrated example as a first layer directly on the substrate 10 and covered by the semiconductor layer 13.
  • the insulator layer 14 is arranged.
  • the second OFET 2 is now arranged on the OFET 1 with the same orientation and the same layer sequence, i. the source electrode 21 and the drain electrode 22 are applied to the insulator layer 14 and covered with the semiconductor layer 23, on which the insulator layer 24 of the OFET 2 is applied.
  • On the common gate electrode 15 is arranged as a final layer.
  • the two drain electrodes 12, 22 are connected to the electrically conductive connection layer 20, which is formed as a via.
  • the arrangement described above is formed so that the common gate electrode 15 is formed as the lowest, directly on the substrate 10 resting layer.
  • a particularly advantageous topology interconnected logic gates or other components may be formed and in this way, for example, vias for connecting the logic gates or Avoid components or minimized in number.
  • FIG. 7 now shows the basic circuit possible with the exemplary embodiments illustrated in FIGS. 5 and 6.
  • the two OFETs 1, 2 each form a logic gate with a common gate electrode 15 and drain electrodes 12, 22 connected to one another in a conductive manner.
  • the two source electrodes 11 and 21 form further terminals of the logic gate for supply voltage and ground.
  • the logic gate shown in FIG. 7 may be formed differently with respect to the conductivity type of the semiconductor layers. These may be semiconductor layers of the same conductivity type or semiconductor layers of complementary conductivity type.
  • FIG. 8 now shows an example of a current-voltage diagram of an inverter-designed logic gate with OFET.
  • a logic gate with an OFET can form an inverter in which the source electrode is connected to the circuit ground, the gate electrode forms the input of the inverter and the drain electrode forms the output of the inverter and via a load resistor the supply voltage is connected.
  • a current flow forms between the source electrode and the drain electrode, whereby the channel resistance of the OFET is reduced to such an extent that the drain electrode has approximately zero potential.
  • the channel resistance of the OFET increases so much that the drain electrode has approximately the potential of the supply voltage.
  • the input voltage is transformed into an inverted output voltage, i. the input signal of the inverter is inverted.
  • the load resistance of the inverter is also formed as OFET.
  • this OFET is referred to as a load OFET and the switching OFET as a switching OFET.
  • the current-voltage diagram in FIG. 8 shows the dependence between the through-current I 0 through switching OFET or load resistor and the output voltage U out .
  • 8Oe denotes the on-characteristic and 80a the off-characteristic of the switching OFET and 8Ow the resistance characteristic of the load resistor.
  • the intersection points 82e and 82a of the resistance characteristic 8Ow with a characteristic 8Oe and the off-characteristic curve 80a denote the switching points of the inverter consisting of a voltage swing 82h of the output voltage U spaced apart from each other. With each switching operation of the inverter flows a charge-reversal current whose amount is symbolized by the hatched areas 84e and 84a.
  • Fast and at the same time well and safely switchable logic gates are characterized by the properties of the large voltage swing 82h shown schematically in FIG. 8 and the approximately equal charge transfer currents 84e and 84a.
  • a first curve of the output voltage U from the inverter in response to the input voltage U e j n is shown qualitatively.
  • the inverter of FIG. 8 is assigned to the curve 82k.
  • the location of the off-level 82e is directly dependent on the location of the curves 8Oe and 8Ow in FIG.
  • the inventive design of the logic gates with at least two different OFETs 1, 2, as shown for example in Fig. 2b, the illustrated in Fig. 9a advantageous characteristic curve 86k can be formed by, for example, the two OFET with semiconductor layers 13, 23 with different Thicknesses are formed.
  • the advantage lies in the resulting larger voltage swing 86h compared to 82h.
  • FIG. 9b shows a second profile of the output voltage U aU s of the inverter as a function of the input voltage U e j n in a qualitative representation.
  • Such an inverter is designed with a particularly low power loss.
  • the cost-effective mass production of the logic gates according to the invention is made possible.
  • the printing methods have reached such a level that finest structures in the individual layers can be formed, which can be formed with other methods only with great effort.

Abstract

Es wird ein Elektronikbauteil, insbesondere RFID-Transponder, mit mindestens einem Logik-Gatter (3) beschrieben, bei dem das Logik-Gatter (3) aus mehreren auf einem gemeinsamen Substrat (10) aufgebrachten Schichten gebildet ist, die zumindest zwei Elektrodenschichten, zumindest eine aus einer Flüssigkeit aufgebrachte, insbesondere organische, Halbleiterschicht (13, 23) und eine Isolatorschicht (14, 24) umfassen und die so ausgebildet sind, daß das Logik-Gatter mindestens zwei unterschiedlich aufgebaute Feldeffekttransistoren (1 , 2) umfaßt. Die Feldeffekttransistoren (1 , 2) sind aus mehreren funktionalen Schichten ausgebildet, die auf ein Trägersubstrat (10) durch Drucken oder Rakeln aufbringbar sind.

Description

Gatter aus organischen Feldeffekttransistoren
Die Erfindung betrifft ein Elektronikbauteil, insbesondere RFID-Transponder, mit mindestens einem aus organischen Feldeffekttransistoren gebildeten Logik-Gatter.
Das einfachste Logik-Gatter ist der Inverter, aus dem durch Kombination mit weiteren Invertem und/oder weiteren elektronischen Bauelementen alle komplexen Logik-Gatter, wie beispielsweise ANDs, NANDs, NORs und dergleichen gebildet sein können. Organische Logik-Gatter mit nur einer Art Halbleiter - typischerweise handelt es sich um p-Halbleiter - als aktive Schicht sind anfällig gegen Parameterschwankungen der einzelnen Bauteile. Das kann bedeuten, daß diese Schaltungen unzuverlässig oder überhaupt nicht arbeiten, sobald einzelne Bauteile, wie Transistoren, die vom Schaltungsdesign ermittelten Spezifikationen aufgrund von Abweichungen im Herstellungsprozeß nicht ausreichend erfüllen können. Zudem fließt in diesen nur auf einer Halbleiterart basierenden Schaltungen je nach verwendetem Schaltungskonzept zumindest während der Hälfte der Betriebszeit ein dissipativer Strom, d.h. ein Strom, der nicht aus der Funktion der Schaltung begründet ist. Dadurch ist der Leistungsverbrauch deutlich höher als eigentlich notwendig.
Solche Logik-Gatter sind beispielsweise für RFID-Transponder (RFlD = Radio Frequency Identification) ungeeignet, denn die RFID-Transponder beziehen ihre Versorgungsspannung aus einem mit einer kleinen Antenne empfangenen und sodann gleichgerichteten Hochfrequenzsignal. RFID-Transponder finden zunehmend Anwendung, um Waren oder Sicherheitsdokumente mit elektronisch auslesbaren Informationen zu versehen. Sie finden so beispielsweise Anwendung als elektronischer Strichcode für Konsumgüter, als Kofferanhänger zur Identifikation von Gepäck oder als in den Einband eines Reisepasses eingearbeitetes Sicherheitselement, das Authentifizierungsinformationen speichert.
In dem Dokument KLAUK, H. et al.: Pentacene Thin Film Transistors and Inverter Circuits. In: IEDM Tech. Dig., Dez. 1997, S. 539-542 ist ein Inverter mit gleichartigen organischen Feldeffekttransistoren beschrieben, der aus einem Lade-Feldeffekttransistor und einem Schalt-Feldeffekttransistor, die in Reihe geschaltet sind, ausgebildet ist. Die Herstellung der Feldeffekttransistoren ist durch thermische Abscheidung des organischen Halbleitermaterials vorgesehen.
Es sind auch Kombinationen von verschiedenen Halbleitern für Logik-Gatter bekannt, doch wurden bisher nur organische mit anorganischen Halbleitern, beispielsweise beschrieben in dem Dokument BONSE, M. et al.: Integrated a- Si:H/Pentacene Inorganic/Organic Complementary Circuits. In: IEEE IEDM 98, 1998, S. 249-252, oder organische mit metall-organischen Halbleitern verknüpft, wie das Dokument CRONE, B. K. et al, : Design and fabrication of organic complementary circuits. In: J. Appl. Phys.. Vol. 89 Mai 2001 , S. 5125-5132 berichtet. Als Herstellungsmethode für die Feldeffekt-Transistoren ist in beiden Dokumenten ebenfalls thermische Abscheidung des organischen Halbleiters vorgesehen.
Aufgabe der vorliegenden Erfindung ist es, ein verbessertes Elektronikbauteil unter Verwendung von Feldeffekttransistoren anzugeben.
Erfindungsgemäß wird diese Aufgabe gelöst, indem ein Elektronikbauteil mit mindestens einem Logik-Gatter ausgebildet ist, wobei das Logik-Gatter aus mehreren auf einem gemeinsamen Substrat aufgebrachten Schichten gebildet ist, die zumindest zwei Elektrodenschichten, zumindest eine aus einer Flüssigkeit aufgebrachte, insbesondere organische, Halbleiterschicht und eine Isolatorschicht umfassen und die so ausgebildet sind, daß das Logik-Gatter mindestens zwei unterschiedlich aufgebaute Feldeffekttransistoren umfaßt.
Der Begriff Flüssigkeit umfaßt dabei beispielsweise Suspensionen, Emulsionen, sonstige Dispersionen oder auch Lösungen. Solche Flüssigkeiten können beispielsweise durch Druckverfahren aufgebracht werden, wobei Parameter wie Viskosität, Konzentration, Siedetemperatur und Oberflächenspannung das Druckverhalten der Flüssigkeit bestimmen. Unter Feldeffekttransistoren werden im folgenden Feldeffekttransistoren verstanden, deren Halbleiterschichten im wesentlichen aus den genannten Flüssigkeiten aufgebracht worden sind.
Durch die Ausbildung von zwei sich in ihrem Aufbau unterscheidenden, insbesondere organischen Feldeffekttransistoren auf einem gemeinsamen Träger mit zumindest einer aus Flüssigkeit aufgebrachten Halbleiterschicht lassen sich Logik-Gatter mit Eigenschaften ausbilden, die ansonsten nicht erzielbar sind.
Auf diese Weise lassen sich schnellere Logik-Gatter realisieren als durch die bisherige Ausbildung mit nur einer Halbleiter. So ist es bis heute gängige Praxis, Schaltungen basierend auf nur einer Sorte von Halbleitern auf einem Träger aufzubauen, d.h. auf Silizium basierende IC weisen nur auf Silizium basierende Transistoren auf. Durch die Erfindung wird ermöglicht, das Schaltungsdesign zu vereinfachen, die Schaltgeschwindigkeit zu erhöhen, die Leistungsaufnahme zu verringern und/oder die Zuverlässigkeit zu erhöhen. Gleichzeitig ist damit gewährleistet, daß sich diese Sorte von Logik-Gatter mit schnellen und kontinuierlichen Herstellungsverfahren produzieren lassen, beispielsweise in einem Rolle-zu-Rolle-Druckverfahren. Weiter zeichnen sich die erfindungsgemäßen Logik-Gatter durch größere Unempfindlichkeit gegenüber Hersteilungstoleranzen aus. Weiterer Vorteil der erfindungsgemäßen Logik-Gatter ist ihr geringerer Leistungsverbrauch gegenüber herkömmlichen insbesondere organischen Logik-Gattern.
Die Entwicklung des Schaltungslayouts muß also nicht mehr unter Einrechnung von Reserven erfolgen, wie beispielsweise durch Überdimensionierung der einzelnen Bauteile oder durch Einfügen redundanter Bauelemente.
Bei dem organischen Feldeffekttransistor, im weiteren als OFET bezeichnet, handelt es sich um einen Feldeffekttransistor mit mindestens drei Elektroden und einer Isolierschicht. Der OFET ist auf einem Trägersubstrat angeordnet, das als festes Substrat oder als Folie, beispielsweise als Polymer-Folie ausgebildet sein kann. Eine Schicht aus einem organischen Halbleiter bildet einen leitfähigen Kanal, dessen Endabschnitte durch eine Source-Elektrode und eine Drain- Elektrode gebildet sind. Die Schicht aus einem organischen Halbleiter wird aus einer Flüssigkeit aufgebracht. Die organischen Halbleiter können Polymere sein, die in der Flüssigkeit gelöst sind. Die die Polymere enthaltende Flüssigkeit kann auch eine Suspension, Emulsion oder sonstige Dispersion sein.
Der Begriff des Polymers schließt hier ausdrücklich polymeres Material und/oder oligomeres Material und/oder Material aus „small moleculs" und/oder Material aus „Nano-Partikel" ein. Schichten aus Nano-Partikel können beispielsweise mittels einer Polymersuspension aufbracht werden. Es kann sich also bei dem Polymer auch um einen hybriden Werkstoff handeln, beispielsweise um einen n-leitenden polymeren Halbleiter auszubilden. Es handelt sich um alle Arten von Stoffen mit Ausnahme der klassischen Halbleiter (kristallines Silizium oder Germanium) und der typischen metallischen Leiter. Eine Beschränkung im dogmatischen Sinne auf organisches Material im Sinne der Kohlenstoff-Chemie ist demnach nicht vorgesehen. Vielmehr sind auch beispielsweise Silicone eingeschlossen. Weiterhin soll der Begriff nicht im Hinblick auf die Molekülgröße beschränkt sein, sondern wie weiter oben ausgeführt, „small moleculs" oder „Nano Partikel" einschließen. Nanopartikel bestehen aus metallorganischen halbleiterorganischen Verbindungen, die beispielsweise Zinkoxid als nicht organischen Bestandteil enthalten. Es kann vorgesehen sein, daß die Halbleiterschichten mit unterschiedlichem organischen Material ausgebildet sind.
Der leitfähige Kanal ist mit einer Isolationsschicht abgedeckt, auf der eine Gate- Elektrode angeordnet ist. Durch Anlegen einer Gate-Source-Spannung UGs zwischen Gate-Elektrode und Source-Elektrode kann die Leitfähigkeit des Kanals verändert werden. Die Halbleiterschicht kann als p-Leiter oder als n-Leiter ausgebildet sein. Die Stromleitung in einem p-Leiter erfolgt fast ausschließlich durch Defektelektronen, die Stromleitung in einem n-Leiter fast ausschließlich durch Elektronen. Die jeweils vorherrschend vorhandenen Ladungsträger werden als Majoritätsträger bezeichnet. Wenngleich die p-Dotierung für organische Halbleiter typisch ist, ist es doch möglich, das Material mit n-Dotierung auszubilden. Als p-leitende Halbleiter können Pentacen, Polyalkylthiophen etc. vorgesehen sein, als n-leitende Halbleiter z. B. lösliche Fulleren-Derivate.
Die Majoritätsträger werden durch die Ausbildung eines elektrischen Feldes in der Isolationsschicht verdichtet, wenn eine Gate-Source-Spannung UQS geeigneter Polarität angelegt wird, d.h. bei p-Leitem eine negative Spannung bzw. bei n- Leitern eine positive Spannung. Infolgedessen sinkt der elektrische Widerstand zwischen der Drain-Elektrode und der Source-Elektrode. Es kann sich nun bei Anlegen einer Drain-Source-Spannung UDS ein größerer Stromfluß zwischen der Source- und der Drain-Elektrode ausbilden, als bei einer offenen Gate-Elektrode. Es handelt sich bei einem Feldeffekttransistor also um einen gesteuerten Widerstand. Das erfindungsgemäße Logik-Gatter vermeidet nun durch Kombination zweier unterschiedlich ausgebildeter Feldeffekttransistoren, insbesondere OFETs, den Nachteil von Kombinationen gleichartiger Feldeffekttransistoren, insbesondere OFETs, einen dissipativen Strom auszubilden, d.h. einen Stromfluß zu zeigen, wenn sie nicht angesteuert sind.
Vorteilhafte Ausbildungen der Erfindung werden in den Unteransprüchen bezeichnet.
Es ist vorgesehen, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren sich in ihrer Dicke unterscheidende Halbleiterschichten aufweisen. Die Ausbildung der unterschiedlichen Dicke kann durch löslich ausgebildete Halbleiter vorteilhafterweise in einem Druckprozeß vorgesehen sein. Dazu kann bei organischen Halbleitern vorgesehen sein, die
Polymerkonzentration des Halbleiters zu variieren. Auf diese Weise bildet sich nach dem Abdampfen des Lösungsmittels eine von der Polymerkonzentration abhängige Schichtdicke des organischen Halbleiters aus.
Es kann auch vorgesehen sein, daß die Halbleiterschichten der
Feldeffekttransistoren mit unterschiedlicher Leitfähigkeit ausgebildet sind. Die Leitfähigkeit der insbesondere organischen Halbleiterschicht kann beispielsweise durch eine Hydrazin-Behandlung und/oder durch gezielte Oxidation erniedrigt oder erhöht werden. Damit kann der mit einem solchen Halbleitermaterial ausgebildete Feldeffekttransistor so eingestellt sein, daß seine Off-Ströme nur um etwa eine Größenordnung unter den On-Strömen liegen. Der Off-Strom ist der Strom, der im Feldeffekttransistor zwischen Source-Elektrode und Drain-Elektrode fließt, wenn kein elektrisches Potential an der Gate-Elektrode anliegt. Der On-Strom ist der Strom, der im Feldeffekttransistor zwischen Source-Elektrode und Drain-Elektrode fließt, wenn ein elektrisches Potential an der Gate-Elektrode anliegt, beispielsweise ein negatives Potential, wenn es sich um einen Feldeffekttransistor mit p-Leitung handelt.
Weiter ist es vorteilhaft unterschiedliche Sorten von Halbleitern zu verwenden oder eine unterschiedliche Kombination von Halbleitern zur Ausbildung einer elektronischen Funktionsschicht nebeneinander anzuordnen, und so Eigenschaften wie Ladungsbeweglichkeit, Schaltgeschwindigkeit und Leistungsoder Schaltverhalten gezielt zu beeinflussen.
Es kann auch vorgesehen sein, daß die Feldeffekttransistoren sich in der Ausbildung der Isolatorschicht unterscheiden. Sie können Isolatorschichten unterschiedlicher Dicke und/oder unterschiedlichen Materials aufweisen. Die Isolatorschichten der mindestens zwei unterschiedlich ausgebildeten Feldeffekttransistoren können sich aber auch in ihrer Permeabilität unterscheiden und so die ausbildbare Ladungsträgerdichte in den Halbleiterschichten beeinflussen oder als Dielektrikum zur kapazitiven Kopplung von Elektroden ausgebildet sein, beispielsweise zur Kopplung der Gate-Elektrode mit der Source- oder Drain-Elektrode des gleichen Feldeffekttransistors.
Besonders kostengünstig ist die unterschiedliche flächige Strukturierung der Schichten möglich. Das ist bei einem Druckverfahren besonders einfach möglich, so daß hierbei das Verhalten der Feldeffekttransistoren nach der Trial-and-Error- Methode optimiert werden kann, ohne die funktionellen Abhängigkeiten im einzelnen zu kennen. Die beiden unterschiedlichen Feldeffekttransistoren können beispielsweise mit unterschiedlichen Kanalbreiten und/oder Kanallängen ausgebildet sein. Vorzugsweise können streifenförmige Strukturen vorgesehen sein. Es können aber auch beliebig konturierte Strukturen vorgesehen sein, beispielsweise zur Ausbildung der Elektroden der Feldeffekttransistoren, wie der Gate-Elektrode. Bei den geometrischen Abmessungen handelt es sich um Abmessungen im μm-Bereich, beispielsweise um Kanalbreiten von 30 μm bis 50 μm mit der Tendenz zu noch kleineren Abmessungen, um hohe Schaltgeschwindigkeiten und geringe Kapazitäten zwischen den Elektroden zu erhalten. Aus der herkömmlichen Silizium-Technologie ist bekannt, daß Bauelemente-Kapazitäten hohe Verlustleistungen hervorrufen und deshalb entscheidenden Einfluß auf die Minimierung des Leistungsbedarfs der Schaltung haben.
Auf diese Weise können auch Feldeffekttransistoren mit unterschiedlicher Schaltkapazität ausgebildet werden, beispielsweise zur Ausbildung unterschiedlichen Schaltverhaltens.
Es kann vorgesehen sein, die mindestens zwei unterschiedlichen Feldeffekttransistoren nebeneinander oder übereinander anzuordnen. Auf diese Weise können Schaltungsentwürfe besonders einfach in Layouts übertragen werden und beispielsweise Durchkontaktierungen, sog. Vias, in ihrer Anzahl minimiert werden. Die Anordnung der Feldeffekttransistoren kann aber auch aus funktionellen Gründen vorgesehen sein, beispielsweise um zwei Feldeffekttransistoren mit gemeinsamer Gate-Elektrode auszubilden, wobei eine Anordnung der beiden Feldeffekttransistoren übereinander besonders vorteilhaft sein kann.
Die Feldeffekttransistoren können mit gleicher oder mit unterschiedlicher Orientierung angeordnet sein. Es ist vorgesehen, daß die mindestens zwei unterschiedlich ausgebildeten Feldeffekttransistoren mit Bottom-Gate- oder Top- Gate-Orientierung angeordnet sein können.
Es kann vorgesehen sein, die mindestens zwei unterschiedlichen Feldeffekttransistoren so zu variieren, daß sie mit einer unterschiedlichen Widerstandskennlinie und/oder einem unterschiedlichen Schaltverhalten ausgebildet sind. Die Widerstandskennlinie kann beispielsweise durch Änderung der Dicke der Halbleiterschicht verändert werden, wobei durch Ausbildung besonders dünner Schichten - vorzugsweise bei Schichten im Bereich von 5 nm bis 30 nm -zusätzliche Effekte einstellbar sind, die bei dickeren Schichten in der Größenordnung von 200 nm nicht zu beobachten sind.
Die mindestens zwei unterschiedlichen Feldeffekttransistoren können in einer Parallel- und/oder Reihenschaltung miteinander verbunden sein. Es kann beispielsweise vorgesehen sein, daß zwei unterschiedlich ausgebildete Feldeffekttransistoren, insbesondere zwei OFETs, in Reihenschaltung den Last- OFET und den Schalt-OFET bilden. Es kann aber beispielsweise auch vorgesehen sein, daß Last-OFET und/oder Schalt-OFET durch Parallel- oder Reihenschaltung zweier oder mehrerer unterschiedlicher OFET ausgebildet sind. Auf diese Weise kann ein als Inverter ausgebildetes Logik-Gatter beispielsweise aus vier - vorzugsweise unterschiedlichen - Feldeffekttransistoren ausgebildet sein. Solche Logik-Gatter können zu einem Ringoszillator verbunden sein, der insbesondere in RFID-Transpondern als Logikschaltung bzw. Schwingungserzeuger einsetzbar ist.
Die erfindungsgemäße Lösung ist nicht auf die galvanische Kopplung der Feldeffekttransistoren beschränkt. Vielmehr kann vorgesehen sein, die Feldeffekttransistoren kapazitiv miteinander zu koppeln, beispielsweise indem eine Gate-Elektrode und eine weitere Elektrode so vergrößert werden, daß sie zusammen mit der Isolationsschicht einen Kondensator mit ausreichender Kapazität bilden. Wegen der möglichen sehr geringen Schichtdicke der Isolationsschicht und ggf. weiterer zwischen den kapazitiv gekoppelten Elektroden angeordneten Schichten sind trotz kleiner Elektrodenflächen vergleichsweise hohe Kapazitätswerte ausbildbar.
Es kann auch vorgesehen sein, die unterschiedlichen Feldeffekttransistoren mit Halbleiterschichten unterschiedlichen Leitungstyps auszubilden, also mit p- leitender und n-leitender Halbleiterschicht. Wenngleich noch p-leitende Halbleiterschichten zur Ausbildung von OFETs bevorzugt sind, so ist doch das Aufbringen einer n-leitenden Schicht nicht schwieriger als das Aufbringen einer p- leitenden Schicht. Auf diese Weise können zwischen den beiden aneinander grenzenden Schichten auch p-n-Übergänge ausgebildet sein. Das erfindungsgemäße Logik-Gatter ist so ausgebildet, daß es im wesentlichen durch Drucken (z.B. durch Tiefdruck, Siebdruck, Tampondruck) und/oder Rakeln herstellbar ist. Der gesamte Aufbau ist also darauf gerichtet, Schichten auszubilden, die in ihrem Zusammenwirken das Logik-Gatter bilden und die durch die beiden genannten Verfahren strukturierbar sind. Dazu stehen erprobte Ausrüstungen bereit, wie sie beispielsweise zur Produktion von optischen Sicherheitselementen vorgesehen sind. Die erfindungsgemäßen Gatter sind also auf den gleichen Anlagen herstellbar.
Die unterschiedliche Ausbildung der Feldeffekttransistoren ist besonders gut zu erreichen, wenn die Schichten der mindestens zwei unterschiedlichen Feldeffekttransistoren, insbesondere der OFETs als druckbare halbleitende Polymere und/oder druckbare isolierende Polymere und/oder leitfähige Druckfarben und/oder metallische Schichten ausgebildet sind.
Die Dicke der löslichen polymeren Schicht ist besonders einfach durch ihren Lösungsmittelanteil einstellbar. Es kann aber auch vorgesehen sein, daß die Dicke der löslichen organischen Schicht durch ihre Auftragsmenge einstellbar ist, beispielsweise wenn das Aufbringen der Schicht durch Tampondruck oder durch Rakeln vorgesehen ist. Auf diese Weise lassen sich vorzugsweise dickere
Schichten ausbilden. Alternativ dazu kann der schichtweise Aufbau einer Schicht vorgesehen sein. Wenn beispielsweise die mindestens zwei unterschiedlichen Feldeffekttransistoren eine Halbleiterschicht gleichen Materials mit unterschiedlicher Dicke aufweisen, kann in einem ersten Durchlauf die dünne Schicht des einen Feldeffekttransistors aufgebracht werden und in einem oder mehreren weiteren Durchläufen diese Grundschicht für den anderen Feldeffekttransistor verstärkt werden. Dazu kann vorgesehen sein, die Schichten mit unterschiedlichem Lösungsmittelanteil aufzubringen, d.h. die Grundschicht mit einem hohen Lösungsmittelanteil und die weitere Schicht bzw. die weiteren Schichten mit einem geringen Lösungsmittelanteil.
Vorzugsweise kann vorgesehen sein, daß das auf die vorstehend beschriebene Weise erzeugte Elektronikbauteil von einem mehrschichtigen flexiblen Folienkörper gebildet ist. Die Flexibilität des Elektronikbauteils kann es besonders widerstandsfähig machen, insbesondere, wenn es auf einen flexiblen Untergrund aufgebracht ist. Im übrigen sind die erfindungsgemäß als mehrschichtige flexible Folienkörper ausgebildeten organischen Elektronikbauteile völlig unempfindlich gegen Stoßbelastungen und sind im Gegensatz zu auf starren Substraten aufgebrachten Bauteilen einsetzbar in Applikationen, bei denen Leiterplatten vorgesehen sind, die sich der Kontur des elektronischen Gerätes anschmiegen. Diese sind mit wachsender Tendenz für Geräte mit unregelmäßig ausgebildeten Konturen, wie Handys und elektronische Kameras, vorgesehen.
Es kann vorgesehen sein, Sicherheitselemente, Warenetiketten oder Tickets mit einem oder mehreren erfindungsgemäßen Logik-Gattern auszubilden.
Die Erfindung wird nun anhand der Zeichnungen näher erläutert. Es zeigen
Fig. 1 und 2 schematische Schnittdarstellungen eines ersten
Ausführungsbeispiels;
Fig. 3a und 3b Grundschaltbilder der ersten Ausführungsbeispiele in Fig. 1 und 2;
Fig. 4 eine schematische Schnittdarstellung eines zweiten
Ausführungsbeispiels;
Fig. 5 eine schematische Schnittdarstellung eines dritten
Ausführungsbeispiels;
Fig. 6 eine schematische Schnittdarstellung eines vierten
Ausführungsbeispiels;
Fig. 7 ein Grundschaltbild der Ausführungsbeispiele in Fig. 5 und 6; Fig. 8 ein schematisches Strom-Spannungs-Diagramm eines Logik-
Gatters;
Fig. 9a ein erstes schematisches Ausgangskennlien-Diagramm eines Logik-Gatters mit unterschiedlich ausgebildeten organischen
Feldeffekttransistoren;
Fig. 9b ein zweites schematisches Ausgangskennlien-Diagramm eines Logik-Gatters mit unterschiedlich ausgebildeten organischen Feldeffekttransistoren.
Fig. 1 und 2 zeigen jeweils in einer schematischen Schnittdarstellung ein Logik- Gatter 3, gebildet aus zwei unterschiedlich ausgebildeten organischen Feldeffekttransistoren 1 , 2, im folgenden als OFET bezeichnet, die auf einem Substrat 10 angeordnet sind. Es kann sich dabei aber auch um
Feldeffekttransistoren handeln, die nicht oder nicht vollständig aus organischem Halbleitermaterial ausgebildet sind. Bei dem Substrat kann es sich beispielsweise um ein plättchenförmiges Substrat oder um eine Folie handeln. Bei der Folie handelt es sich vorzugsweise um eine Kunststoff-Folie mit einer Stärke von 6 μm bis 200 μm, vorzugsweise mit einer Stärke von 19 μm bis 100 μm, vorzugsweise als Polyester-Folie ausgebildet.
Der erste OFET 1 ist gebildet aus einer ersten Halbleiterschicht 13 mit einer Source-Elektrode 11 und einer Drain-Elektrode 12. Auf der Halbleiterschicht 13 ist eine Isolatorschicht 14 angeordnet mit einer auf dieser Schicht angeordneten Gate-Elektrode 15.
Diese Schichten können beispielsweise durch ein Druckverfahren bereits partiell oder musterförmig strukturiert aufgebracht werden. Dazu ist vorgesehen, insbesondere die Halbleiterschicht aus einer Flüssigkeit heraus aufzubringen. Der Begriff Flüssigkeit umfaßt dabei beispielsweise Suspensionen, Emulsionen, sonstige Dispersionen oder auch Lösungen. Für die Herstellung von Lösungen sind die für die Schichten vorgesehenen organischen Materialien als lösbare Polymere ausgebildet, wobei der Begriff des Polymers hierbei, wie weiter oben bereits beschrieben, auch Oligomere und „small moleculs" sowie Nano-Partikel einschließt. Bei dem organischen Halbleiter kann es sich beispielsweise um Pentacen handeln. Es können mehrere Parameter der Flüssigkeit variiert werden: - die Viskosität der Flüssigkeit, sie bestimmt das Druckverhalten;
- die Polymerkonzentration der druckfertigen Mischung, sie bestimmt die Schichtdicke;
- die Siedetemperatur der Flüssigkeit, sie bestimmt, welches Druckverfahren einsetzbar ist; - die Oberflächenspannung der druckfertigen Mischung, sie bestimmt die Benetzungsfähigkeit des Trägersubstrats oder anderer Schichten.
Es kann auch vorgesehen sein, wie weiter vorstehend ausführlich beschrieben, die Schichten durch mehrmalig aufeinanderfolgendes Drucken mit variabler Schichtdicke auszubilden.
Es kann auch vorgesehen sein, auf das Substrat 10 einen härtbaren Lack aufzubringen und diesen vor dem Härten so zu strukturieren, daß Vertiefungen ausgebildet sind, in die beispielsweise Halbleiterschichten durch Rakeln eingebracht werden. Solche Verfahrensschritte können vorgesehen sein, um beispielsweise optische Sicherheitselemente, die unter Verwendung aushärtbarer Lackschichten hergestellt werden, mit den erfindungsgemäßen Logik-Gattern zu kombinieren.
Die Elektroden 11 , 12 und 15 bestehen vorzugsweise aus einer leitfähigen Metallisierung, vorzugsweise aus Gold oder Silber. Es kann jedoch auch vorgesehen sein, die Elektroden 11 , 12 und 15 aus einem anorganischen elektrisch leitfähigen Material auszubilden, beispielsweise aus Indium-Zinn-Oxid, oder aus einem leitfähigen Polymer, beispielsweise Polyanilin oder Polypyrol.
Die Elektroden 11 , 12 und 15 können hierbei beispielsweise durch ein Druckverfahren (Tiefdruck, Siebdruck, Tampondruck) oder durch ein Beschichtungsverfahren bereits partiell und musterförmig strukturiert auf das Substrat 10 bzw. auf die organische Isolatorschicht 14 oder eine andere im Herstellungsverfahren vorgesehene Schicht aufgebracht werden. Es ist jedoch auch möglich, die Elektrodenschicht auf das Substrat 10 oder eine andere im Herstellungsverfahren vorgesehene Schicht vollflächig oder teilflächig aufzubringen und sodann durch ein Belichtungs- und Ätzverfahren oder durch Ablation, beispielsweise mittels eines gepulsten Lasers, partiell wieder zu entfernen und so zu strukturieren.
Bei den Elektroden 11 , 12 und 15 handelt es sich um Strukturen im μm-Bereich. Die Gate-Elektrode 15 beispielsweise kann eine Breite von 50 μm bis 1000 μm und eine Länge von 50 μm bis 1000 μm haben. Die Dicke einer solchen Elektrode kann 0,2 μm und weniger sein.
Der zweite OFET 2 ist gebildet aus einer ersten organischen Halbleiterschicht 23 mit einer Source-Elektrode 21 und einer Drain-Elektrode 22. Auf der organischen Halbleiterschicht 23 ist eine organische Isolatorschicht 24 angeordnet mit einer auf dieser Schicht angeordneten Gate-Elektrode 25.
In Fig. 1 ist die Drain-Elektrode 12 des ersten OFET 1 mit der Source-Elektrode 21 des zweiten OFET 2 und mit der Gate-Elektrode 25 des zweiten OFET 2 mittels der elektrisch leitenden Verbindungsschichten 20 verbunden.
Weiter ist es auch möglich, dass die Gate-Elektrode 25 anstatt mit der Source- Elektrode 21 mit der Drain-Elektrode 22 verbunden ist.
In Fig. 2 sind die Gate-Elektrode 15 des ersten OFET 1 und die Gate-Elektrode 25 des zweiten OFET 2 sowie die Drain-Elektrode 12 des ersten OFET 1 und die Drain-Elektrode 22 des zweiten OFET 2 mit elektrisch leitenden Verbindungsschichten 20 verbunden.
In diesen Ausführungsbeispielen gemäß Fig. 1 und 2 liegen beide OFET 1 , 2 mit gleicher Orientierung nebeneinander, d.h. beispielsweise die Gate-Elektroden 15, 25 sind in einer Ebene angeordnet. Im dargestellten Fall ist für beide OFET die Top-Gate-Orientierung gewählt, die beiden Gate-Elektroden 15, 25 sind also als oberste Schicht ausgebildet. Es kann aber auch vorgesehen sein, daß für beide OFET die Bottom-Gate-Orientierung gewählt ist, bei der die beiden Gate- Elektroden 15, 25 unmittelbar auf dem Substrat 10 angeordnet sind.
Wie in Fig. 1 und Fig. 2 zu erkennen, können die die elektrischen Eigenschaften der beiden OFET 1, 2 bestimmenden organischen Halbleiterschichten 13, 23 und/oder die organischen Isolatorschichten 14, 24 mit unterschiedlicher Schichtdicke ausgebildet sein, wobei in dem dargestellten Ausführungsbeispiel beide OFET 1 , 2 mit gleicher Gesamtschichtdicke ausgebildet sind. Es kann vorzugsweise vorgesehen sein, daß die organischen Halbleiterschichten 13, 23 in Streifen aufgebracht sind. Zur Ausbildung unterschiedlichen elektrischen Verhaltens beider OFET 1 , 2 kann vorgesehen sein, die Dicke und/oder die Kanallänge, d.h. den Abstand zwischen der Source-Elektrode 11 , 21 und der Drain-Elektrode 12, 22, und/oder das Material der organischen Halbleiterschichten 13, 23 beider OFET 1 , 2 unterschiedlich auszubilden. Das Material der organischen Halbleiterschichten 13, 23 kann beispielsweise gleich oder unterschiedlich stark dotiert sein. Die Halbleiterschichten 13, 23 können als p- Leiter oder als n-Leiter ausgebildet sein. Die Stromleitung in einem p-Leiter erfolgt fast ausschließlich durch Defektelektronen, die Stromleitung in einem n-Leiter erfolgt fast ausschließlich durch Elektronen. Die jeweils vorherrschend vorhandenen Ladungsträger werden als Majoritätsträger bezeichnet. Wenngleich die p-Dotierung für organische Halbleiter typisch ist, ist es doch möglich, das Material mit n-Dotierung auszubilden. So kann beispielsweise der p-leitende Halbleiter aus Pentacen, Polythiophen ausgebildet sein, der n-leitende Halbleiter beispielsweise aus Poly-Phenylen-Vinylen-Derivaten oder Fulleren-Derivaten,
Wenn beide organischen Halbleiterschichten 13, 23 unterschiedliche Majoritätsladungsträger besitzen, ist ein Logik-Gatter 3 mit Halbleiterschichten 13, 23 komplementärer Leitfähigkeit ausgebildet. Ein solches Gatter ist beispielsweise in Fig. 2 dargestellt und zeichnet sich dadurch aus, dass jeweils einer der beiden Feldeffekttransistoren keinen Stromfluss zwischen Source und Drain zulässt, solange sich die Eingangsspannung des Logik-Gatters nicht verändert, d.h. das Gatter einen seiner beiden Schaltzustände einnimmt. Ein dissipativer Querstrom durch das Gatter fließt nur während des Schaltvorgangs. Infolgedessen weisen Logikschaltungen mit den erfindungsgemäßen Logik-Gattern eine deutlich geringere Stromaufnahme auf als Logikschaltungen, die aus identischen OFETs gebildet sind. Das ist besonders vorteilhaft, wenn nur gering belastbare Stromquellen zur Verfügung stehen, wie das beispielsweise bei RFID- Transpondern der Fall ist, die ihre Energie aus einem gleichgerichteten Antennensignal erhalten, das in einem Kondensator gespeichert wird.
Die Fig. 3a und 3b zeigen die beiden Grundschaltungen, die mit dem ersten Ausführungsbeispiel in Fig. 1 und 2 darstellbar sind. Zur besseren Veranschaulichung sind die Positionen in Fig. 1 und 2 beibehalten worden.
Fig. 3a zeigt ein Logik-Gatter 3, gebildet aus zwei unterschiedlichen OFET 1 und 2 mit Halbleiterschichten vom gleichen Leitungstyp. Die beiden OFET 1 , 2 sind in Reihe geschaltet, wobei die Drain-Elektrode 12 des ersten OFET 1 mit der Source-Elektrode 21 des zweiten OFET 2 verbunden ist. Die Gate-Elektrode 15 des OFET 1 bildet den Eingang des Logik-Gatters, die Gate-Elektrode 25 des OFET 2 ist mit der Source-Elektrode 21 des OFET 2 verbunden. Bei dem Logik- Gatter kann es sich um einen Inverter mit Last-OFET 2 und Schalt-OFET 1 handeln.
Fig. 3b zeigt ein Logik-Gatter 3, gebildet aus zwei unterschiedlichen OFET 1 und 2 von unterschiedlichem Dotierungstyp. Ein solches Logik-Gatter ist, wie weiter oben beschrieben, mit geringerem Leistungsverbrauch ausgebildet als ein OFET- Logik-Gatter nach dem Stand der Technik. Die beiden OFET 1, 2 sind in Reihe geschaltet, wobei die Drain-Elektrode 12 des ersten OFET 1 mit der Drain- Elektrode 22 des zweiten OFET 2 verbunden ist. Die Gate-Elektroden 15 und 25 der beiden OFET sind miteinander verbunden und stellen den Eingang des Logik- Gatters dar.
Fig. 4 zeigt nun ein zweites Ausführungsbeispiel, bei dem die beiden OFET 1 , 2 nebeneinander mit unterschiedlicher Orientierung auf dem Substrat 10 angeordnet sind. Dabei ist der erste OFET 1 so angeordnet, daß die Source-Elektrode 11 und die Drain-Elektrode 12 unmittelbar auf dem Substrat 10 angeordnet sind und auf diesen nacheinander folgend die Halbleiterschicht 13, die Isolatorschicht 14, die zweite, sich von der ersten unterscheidende Halbleiterschicht 23 und die Gate- Elektrode 15. Eine solche Orientierung des OFET ist als Top-Gate-Orientierung bezeichnet. Der zweite OFET 2 ist nun so angeordnet, daß die Gate-Elektrode 25 auf dem Substrat 10 angeordnet ist und die Source-Elektrode 21 und die Drain- Elektrode 22 auf dem OFET 2 oben aufliegend angeordnet sind. Eine solche Orientierung ist als Bottom-Gate-Orientierung bezeichnet. Die Gate-Elektrode 25 des OFET 2 ist mit dem Source-Kontakt 21 von OFET 2 und dem Drain-Kontakt 12 von OFET 1 mittels der elektrisch leitenden Verbindungsschicht 20 verbunden, die in diesem Ausführungsbeispiel abschnittsweise als zum Substrat 10 senkrecht verlaufende Durchkontaktierung ausgebildet ist.
Bei dem dargestellten Ausführungsbeispiel kann vorzugsweise vorgesehen sein, daß die jeweils in einer Ebene angeordneten Elektroden aus gleichem Material ausgebildet sind, beispielsweise aus einer leitfähigen Druckfarbe oder aus einer aufgesputterten, galvanisierten oder aufgedampften Metallschicht. Es kann aber auch vorgesehen sein, daß sie aus jeweils unterschiedlichen Materialien ausgebildet sind, vorzugsweise, wenn damit ein vorteilhafter funktioneller Effekt verbunden ist.
In dem in Fig. 4 dargestellten Ausführungsbeispiel sind die Halbleiterschichten 13 und 23 und die Isolatorschicht 14 als beiden OFET 1 , 2 gemeinsame Schichten ausgebildet. Dabei stellt für OFET 1 ausschließlich die Halbleiterschicht 13 die Verbindung zwischen Source 11 und Drain 12 her. Der für die Funktion des OFET 1 notwendige leitfähige Kanal bildet sich in dieser Halbleiterschicht 13 an der Grenzfläche zur Isolatorschicht 14 aus. Für OFET 2 stellt dagegen ausschließlich die Halbleiterschicht 23 die Verbindung zwischen Source 21 und Drain 22 her. Wie in Fig. 4 gut zu erkennen ist, sind die OFET 1 , 2 mit unterschiedlicher Geometrie ausgebildet, hier insbesondere mit unterschiedlicher Kanallänge. Es kann aber auch vorgesehen sein, daß beide OFET 1 , 2 mit unterschiedlichen Halbleiterschichten und/oder Isolatorschichten ausgebildet sind.
Die mit dem in Fig. 4 dargestellten zweiten Ausführungsbeispiel ausbildbaren Grundschaltungen entsprechen den in Fig. 2a und 2b dargestellten Grundschaltungen. Es kann vorgesehen sein, daß die beiden OFET 1 , 2 durch weitere, in den Fig. 2a, 2b nicht dargestellte Verbindungsleitungen so miteinander verbunden sind, daß sie untereinander oder mit anderen Bauelementen in Parallel- oder Reihenschaltung verbunden sind.
Das Grundschaltbild des in Fig. 4 dargestellten Ausführungsbeispiels, bei dem die beiden OFET 1 , 2 mit gemeinsamen Halbleiterschichten ausgebildet sind, die als p-Leiter oder als n-Leiter ausgebildet sein können, zeigt Fig. 2a.
Fig. 2b zeigt das Grundschaltbild eines gegenüber Fig. 4 abgewandelten Ausführungsbeispiels, bei dem die beiden Halbleiterschichten der OFET 1 , 2 unterschiedlich und mit komplementärem Leitungstyp ausgebildet sind. Dieser Fall ergibt sich aus der Zeichnung in Fig. 4, indem die eingezeichnete Verbindung 20 ausschließlich die beiden Gate-Kontakte 15 und 25 verbindet, während zusätzlich eine der Verbindung 20 gleichartige Verbindung zwischen Drain-Kontakt 22 von OFET 2 und Drain 12 von OFET 1 gelegt wird.
Fig. 5 zeigt ein drittes Ausführungsbeispiel, bei dem die beiden OFET 1 , 2 übereinanderliegend auf dem Substrat 10 angeordnet sind und mit einer gemeinsamen Gate-Elektrode 15 ausgebildet sind. Die Source-Elektrode 11 und die Drain-Elektrode 12 des ersten OFET 1 sind also unmittelbar auf dem Substrat 10 aufliegend angeordnet, die Source-Elektrode 21 und die Drain-Elektrode 22 sind als oberste Schicht der aufeinanderliegenden OFET 1 , 2 ausgebildet. Das aus den beiden OFET 1 , 2 gebildete Logik-Gatter ist also aus insgesamt 7 Schichten aufgebaut. Dabei können Schichten mit gleicher Funktion gleich oder unterschiedlich aufgebaut sein, wobei vorgesehen ist, daß mindestens eine der Schichten eines Schichtenpaares unterschiedlich ausgebildet ist. Beispielsweise kann vorgesehen sein, daß die Halbleiterschichten 13, 23 mit unterschiedlichem Leitungstyp (p-Leitung, n-Leitung) und/oder unterschiedlicher Geometrie ausgebildet sind.
Die beiden Drain-Elektroden 12, 22 sind mit der als Durchkontaktierung ausgebildeten elektrischen Leiterbahn 20 verbunden. Fig. 6 zeigt nun ein viertes Ausführungsbeispiel, bei dem die beiden OFET 1 , 2 übereinanderliegend auf dem Substrat 10 angeordnet sind und mit einer gemeinsamen Gate-Elektrode 15 ausgebildet sind, wobei jedoch beide OFET 1 , 2 mit gleicher Orientierung auf dem Substrat angeordnet sind. Die gemeinsame Gate-Elektrode 15 ist dabei als oberste Schicht des Logik-Gatters ausgebildet, das wie das in Fig. 5 dargestellte Logik-Gatter mit 7 Schichten ausgebildet ist.
Die Source-Elektrode 11 und die Drain-Elektrode 12 des ersten OFET 1 sind in dem dargestellten Beispiel als erste Schicht unmittelbar auf dem Substrat 10 angeordnet und von der Halbleiterschicht 13 überdeckt. Auf der Halbleiterschicht 13 ist die Isolatorschicht 14 angeordnet. Der zweite OFET 2 ist nun mit der gleichen Orientierung und der gleichen Schichtenfolge auf dem OFET 1 angeordnet, d.h. die Source-Elektrode 21 und die Drain-Elektrode 22 sind auf der Isolatorschicht 14 aufgebracht und mit der Halbleiterschicht 23 überdeckt, auf der die Isolatorschicht 24 des OFET 2 aufgebracht wird. Darauf ist die gemeinsame Gate-Elektrode 15 als abschließende Schicht angeordnet.
Die beiden Drain-Elektroden 12, 22 sind mit der elektrisch leitenden Verbindungsschicht 20 verbunden, die als Durchkontaktierung ausgebildet ist.
Es kann aber auch vorgesehen sein, daß die vorstehend beschriebene Anordnung so ausgebildet ist, daß die gemeinsame Gate-Elektrode 15 als unterste, unmittelbar auf dem Substrat 10 aufliegende Schicht ausgebildet ist.
Wegen der vorstehend beschriebenen Möglichkeit, die Anordnung der das Logik- Gatter bildenden Schichten um 180° zu drehen, kann eine besonders vorteilhafte Topologie miteinander verschalteter Logik-Gatter oder anderer Bauelemente ausgebildet sein und auf diese Weise beispielsweise Durchkontaktierungen zur Verbindung der Logik-Gatter bzw. Bauelemente vermieden bzw. in ihrer Anzahl minimiert sein.
Die Fig. 7 zeigt nun die mit den in Fig. 5 und 6 dargestellten Ausführungsbeispielen mögliche Grundschaltung. Die beiden OFET 1 , 2 bilden jeweils ein Logik-Gatter mit gemeinsamer Gate- Elektrode 15 und miteinander leitend verbundenen Drain-Elektroden 12, 22. Die beiden Source-Elektroden 11 und 21 bilden weitere Anschlüsse des Logik- Gatters für Versorgungsspannung und Masse. Das in der Fig. 7 dargestellte Logik- Gatter kann bezüglich des Leitungstyps der Halbleiterschichten unterschiedlich ausgebildet sein. Es kann sich dabei um Halbleiterschichten gleichen Leitungstyps handeln oder um Halbleiterschichten, die mit komplementärem Leitungstyp ausgebildet sind.
Fig. 8 zeigt nun ein Beispiel eines Strom-Spannungs-Diagramms eines als Inverter ausgebildeten Logik-Gatters mit OFET. Ein Logik-Gatter mit einem OFET kann einen Inverter bilden, bei dem die Source-Elektrode mit der Schaltungs-Masse verbunden ist, die Gate-Elektrode den Eingang des Inverters bildet und die Drain- Elektrode den Ausgang des Inverters bildet und über einen Lastwiderstand mit der Versorgungsspannung verbunden ist. Sobald nun die Gate-Elektrode mit einer Eingangsspannung verbunden ist, bildet sich ein Stromfluß zwischen Source- Elektrode und Drain-Elektrode aus, wodurch der Kanalwiderstand des OFET soweit verringert wird, daß die Drain-Elektrode annähernd Nullpotential aufweist. Sobald nun die Eingangsspannung an der Gate-Elektrode Null ist, steigt der Kanalwiderstand des OFET so stark an, daß die Drain-Elektrode annähernd das Potential der Versorgungsspannung aufweist. Auf diese Weise wird also die Eingangsspannung in eine invertierte Ausgangsspannung transformiert, d.h. das Eingangssignal des Inverters wird invertiert. In der Praxis ist der Lastwiderstand des Inverters ebenfalls als OFET ausgebildet. Zur besseren Unterscheidung wird dieser OFET als Last-OFET bezeichnet und der schaltende OFET als Schalt- OFET.
Das Strom-Spannungs-Diagramm in Fig. 8 zeigt die Abhängigkeit zwischen dem Durchgangsstrom I0 durch Schalt-OFET bzw. Last-Widerstand und der Ausgangsspannung Uaus. Dabei bezeichnet 8Oe die Ein-Kennlinie und 80a die Aus-Kennlinie des Schalt-OFETs sowie 8Ow die Widerstandskennlinie des Last- Widerstands. Die Schnittpunkte 82e und 82a der Widerstandskennlinie 8Ow mit der Ein-Kennlinie 8Oe bzw. der Aus-Kennlinie 80a bezeichnen die Schaltpunkte des Inverters, die um einen Spannungshub 82h der Ausgangsspannung Uaus voneinander beabstandet sind. Bei jedem Umschaltvorgang des Inverters fließt ein Umladestrom, dessen Betrag durch die schraffierten Flächen 84e bzw. 84a symbolisiert ist. Schnelle und gleichzeitig gut und sicher schaltbare Logik-Gatter zeichnen sich durch die in Fig. 8 schematisch dargestellten Eigenschaften des großen Spannungshubs 82h und der annähernd betragsmäßig gleichen Umladeströme 84e und 84a aus.
In Fig. 9a ist ein erster Verlauf der Ausgangsspannung Uaus des Inverters in Abhängigkeit der Eingangsspannung Uejn qualitativ dargestellt. Dem Inverter aus Fig. 8 ist dabei die Kurve 82k zuzuordnen. Die Lage des Aus-Niveaus 82e ist direkt von der Lage der Kurven 8Oe und 8Ow in Fig. 8 abhängig. Durch die erfindungsgemäße Ausbildung der Logik-Gatter mit mindestens zwei unterschiedlichen OFETs 1 , 2, wie beispielsweise in Fig. 2b dargestellt, kann die in Fig. 9a dargestellte vorteilhafte Kennlinie 86k ausgebildet werden, indem beispielsweise die beiden OFET mit Halbleiterschichten 13, 23 mit unterschiedlichen Dicken ausgebildet sind. Der Vorteil liegt in dem daraus resultierenden größeren Spannungshub 86h im Vergleich zu 82h.
Die Fig. 9b zeigt einen zweiten Verlauf der Ausgangsspannung UaUs des Inverters in Abhängigkeit der Eingangsspannung Uejn in qualitativer Darstellung. Nunmehr ist der Spannungshub 86h nochmals vergrößert, weil die Kennlinie 86h die Ausgangsspannung UaUs = 0 einschließt. Ein solcher Inverter ist mit besonders kleiner Verlustleistung ausgebildet.
Durch die Ausbildung der erfindungsgemäßen Logik-Gatter mit unterschiedlichen Feldeffekttransistoren, die durch schichtweises Drucken und/oder Rakeln herstellbar sind, ist die kostengünstige Massenproduktion der erfindungsgemäßen Logik-Gatter ermöglicht. Die Druckverfahren haben einen solchen Stand erreicht, daß feinste Strukturen in den einzelnen Schichten ausbildbar sind, die mit anderen Verfahren nur mit hohem Aufwand ausbildbar sind.

Claims

Ansprüche
1. Elektronikbauteil, insbesondere RFID-Transponder, mit mindestens einem Logik-Gatter, dadurch gekennzeichnet, daß das Logik-Gatter aus mehreren auf einem gemeinsamen Substrat (10) aufgebrachten Schichten gebildet ist, die zumindest zwei Elektrodenschichten, zumindest eine aus einer Flüssigkeit aufgebrachte, insbesondere organische, Halbleiterschicht (13, 23) und eine Isolatorschicht
(14, 24) umfassen und die so ausgebildet sind, daß das Logik-Gatter mindestens zwei unterschiedlich aufgebaute Feldeffekttransistoren (1 , 2) umfaßt.
2. Elektronikbauteil nach Anspruch 1 , dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) sich in ihrer Dicke unterscheidende aus einer Flüssigkeit aufgebrachte
Halbleiterschichten (13, 23) aufweisen.
3. Elektronikbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) sich in ihrem Halbleitermaterial unterscheidende aus einer Flüssigkeit aufgebrachte Halbleiterschichten (13, 23) aufweisen.
4. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) sich in ihrer Leitfähigkeit unterscheidende aus einer Flüssigkeit aufgebrachte Halbleiterschichten (13, 23) aufweisen.
5. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1, 2) sich in ihrer Dicke unterscheidende Isolatorschichten (14, 24) aufweisen.
6. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1, 2) sich in ihrem Isolatormaterial unterscheidende Isolatorschichten (14, 24) aufweisen.
7. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) sich in ihrer Permeabilität unterscheidende Isolatorschichten (14, 24) aufweisen.
8. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) mit unterschiedlich flächig strukturierten Schichten ausgebildet sind.
9. Elektronikbauteil nach Anspruch 8, dadurch gekennzeichnet, daß die Schichten streifenförmig ausgebildet sind mit unterschiedlicher Länge und/oder unterschiedlicher Breite.
10. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1, 2) nebeneinander angeordnet sind.
11. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) übereinander angeordnet sind.
12. Elektronikbauteil nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1, 2) mit gleicher Orientierung angeordnet sind.
13. Elektronikbauteil nach Anspruch 12, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) mit der Orientierung Bottom-Gate oder Top-Gate angeordnet sind.
14. Elektronikbauteil nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 10 oder 11 , dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) mit unterschiedlicher Orientierung angeordnet sind.
15. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) einen unterschiedlichen Verlauf des Innenwiderstandes und/oder ein unterschiedliches Schaltverhalten aufweisen.
16. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei Feldeffekttransistoren (1 , 2) in einer Parallelschaltung und/oder Reihenschaltung miteinander verbunden sind.
17. Elektronikbauteil nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 16, dadurch gekennzeichnet, daß die Verbindung zwischen den mindestens zwei Feldeffekttransistoren (1 , 2) durch galvanische und/oder kapazitive Kopplung zwischen Elektroden (11 ,
12, 15, 21, 22, 25) der Feldeffekttransistoren (1,2) ausgebildet ist.
18. Elektronikbauteil nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 16, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1, 2) mit einer gemeinsamen Gate-Elektrode (15) ausgebildet sind.
19. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) mit Halbleitermaterial komplementären Leitungstyps ausgebildet sind, wobei der erste Feldeffekttransistor (1) mit einer p-leitenden Halbleiterschicht (13) und der zweite Feldeffekttransistor (2) mit einer n-leitenden Halbleiterschicht (23) ausgebildet ist oder umgekehrt.
20. Elektronikbauteil nach Anspruch 19, dadurch gekennzeichnet, daß die unmittelbar aneinandergrenzenden Halbleiterschichten (13, 23) der mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) eine Zone mit p/n-Übergang bilden oder umgekehrt.
21. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mindestens zwei unterschiedlichen Feldeffekttransistoren (1 , 2) auf einem Substrat (10) räumlich so angeordnet sind, daß das Elektronikbauteil im wesentlichen durch schichtweises Drucken und/oder Rakeln herstellbar ist.
22. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schichten der mindestens zwei unterschiedlichen Feldeffekttransistoren (1, 2) als druckbare halbleitende Polymere und/oder druckbare isolierende Polymere und/oder leitfähige Druckfarben und/oder metallische Schichten ausgebildet sind.
23. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die das Elektronikbauteil bildenden Schichten lösliche organische
Schichten, einschließlich Schichten aus polymeren Material und/oder oligomerem Material und/oder Material aus „small moleculs" und/oder Material aus Nano-Partikeln, aufweisen.
24. Elektronikbauteil nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 23, dadurch gekennzeichnet, daß die Dicke der löslichen organischen Schicht durch ihren
Lösungsmittelanteil einstellbar ist.
25. Elektronikbauteil nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 23, dadurch gekennzeichnet, daß die Dicke der löslichen organischen Schicht durch ihre Auftragsmenge einstellbar ist.
26. Elektronikbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Elektronikbauteil von einem mehrschichtigen flexiblen Folienkörper gebildet ist.
27. Elektronikbauteil nach Anspruch 1 , dadurch gekennzeichnet, daß das Elektronikbauteil als flexible, sich der Gerätekontur anpassende elektronische Schaltung ausgebildet ist.
PCT/DE2005/002195 2004-12-10 2005-12-06 Gatter aus organischen feldeffekttransistoren WO2006061000A2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
AU2005313714A AU2005313714A1 (en) 2004-12-10 2005-12-06 Organic field effect transistor gate
EP05850139A EP1825516A2 (de) 2004-12-10 2005-12-06 Gatter aus organischen feldeffekttransistoren
JP2007544729A JP2008523595A (ja) 2004-12-10 2005-12-06 有機電界効果トランジスタ・ゲート
CA002595114A CA2595114A1 (en) 2004-12-10 2005-12-06 Organic field effect transistor gate
US11/721,244 US20080197343A1 (en) 2004-12-10 2005-12-06 Organic Field Effect Transistor Gate
MX2007006725A MX2007006725A (es) 2004-12-10 2005-12-06 Puerta de transistor de efecto de campo organico.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004059467.8 2004-12-10
DE102004059467A DE102004059467A1 (de) 2004-12-10 2004-12-10 Gatter aus organischen Feldeffekttransistoren

Publications (2)

Publication Number Publication Date
WO2006061000A2 true WO2006061000A2 (de) 2006-06-15
WO2006061000A3 WO2006061000A3 (de) 2006-08-24

Family

ID=36578264

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/002195 WO2006061000A2 (de) 2004-12-10 2005-12-06 Gatter aus organischen feldeffekttransistoren

Country Status (11)

Country Link
US (1) US20080197343A1 (de)
EP (1) EP1825516A2 (de)
JP (1) JP2008523595A (de)
KR (1) KR20070085953A (de)
CN (1) CN101076893A (de)
AU (1) AU2005313714A1 (de)
CA (1) CA2595114A1 (de)
DE (1) DE102004059467A1 (de)
MX (1) MX2007006725A (de)
TW (1) TWI333701B (de)
WO (1) WO2006061000A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010566A (ja) * 2006-06-28 2008-01-17 Ricoh Co Ltd 半導体デバイス
JP2008091896A (ja) * 2006-09-29 2008-04-17 Korea Electronics Telecommun インバータ
JP2009004559A (ja) * 2007-06-21 2009-01-08 Seiko Epson Corp 半導体装置およびその製造方法
WO2009011581A1 (en) * 2007-07-17 2009-01-22 Polymer Vision Limited An electronic device and a method of manufacturing an electronic device
WO2009085622A1 (en) * 2007-12-19 2009-07-09 General Instrument Corporation Method and apparatus for scheduling a recording of an upcoming sdv program deliverable over a content delivery system
WO2009085623A2 (en) * 2007-12-26 2009-07-09 Weyerhaeuser Company Printed organic dynamic logic circuits using a floating gate transistor as a load device
EP3724935A4 (de) * 2017-12-12 2021-09-08 Boe Technology Group Co., Ltd. Organisches lumineszierendes substrat, herstellungsverfahren dafür, anzeigevorrichtung und anzeigeansteuerungsverfahren

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2005129075A (ru) 2003-05-16 2006-06-10 Джапан-Вейв Инк. (Jp) Система предотвращения несанкционированного использования цифрового содержания
DE102006037433B4 (de) 2006-08-09 2010-08-19 Ovd Kinegram Ag Verfahren zur Herstellung eines Mehrschichtkörpers sowie Mehrschichtkörper
US20090004368A1 (en) * 2007-06-29 2009-01-01 Weyerhaeuser Co. Systems and methods for curing a deposited layer on a substrate
US7888169B2 (en) * 2007-12-26 2011-02-15 Organicid, Inc. Organic semiconductor device and method of manufacturing the same
US8463116B2 (en) 2008-07-01 2013-06-11 Tap Development Limited Liability Company Systems for curing deposited material using feedback control
JP2010034343A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 半導体装置の製造方法および半導体装置
DE102009012302A1 (de) * 2009-03-11 2010-09-23 Polyic Gmbh & Co. Kg Elektronisches Bauelement
JP5548976B2 (ja) * 2009-06-25 2014-07-16 セイコーエプソン株式会社 半導体装置
JP5558222B2 (ja) * 2010-06-18 2014-07-23 シャープ株式会社 薄膜トランジスタ基板の製造方法
CN107104188A (zh) * 2017-04-20 2017-08-29 上海幂方电子科技有限公司 有机互补型非门器件的制备方法
CN113130661A (zh) * 2021-04-19 2021-07-16 湖南大学 一种无屏蔽三栅晶体管器件和基于其的电阻型全摆幅反相器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152560A (ja) * 1991-03-22 1993-06-18 Mitsubishi Electric Corp インバータ
US6528816B1 (en) * 1998-06-19 2003-03-04 Thomas Jackson Integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
WO2003081671A2 (de) * 2002-03-21 2003-10-02 Siemens Aktiengesellschaft Logische bauteile aus organischen feldeffekttransistoren
US20040029310A1 (en) * 2000-08-18 2004-02-12 Adoft Bernds Organic field-effect transistor (ofet), a production method therefor, an integrated circut constructed from the same and their uses
WO2004068267A2 (en) * 2003-01-28 2004-08-12 Koninklijke Philips Electronics N.V. Electronic device
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
WO2005027216A2 (en) * 2003-09-12 2005-03-24 Plastic Logic Limited Electronic devices

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512052A (en) * 1968-01-11 1970-05-12 Gen Motors Corp Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric
US3769096A (en) * 1971-03-12 1973-10-30 Bell Telephone Labor Inc Pyroelectric devices
JPS543594B2 (de) * 1973-10-12 1979-02-24
JPS54101176A (en) * 1978-01-26 1979-08-09 Shinetsu Polymer Co Contact member for push switch
US4442019A (en) * 1978-05-26 1984-04-10 Marks Alvin M Electroordered dipole suspension
US4246298A (en) * 1979-03-14 1981-01-20 American Can Company Rapid curing of epoxy resin coating compositions by combination of photoinitiation and controlled heat application
US4340057A (en) * 1980-12-24 1982-07-20 S. C. Johnson & Son, Inc. Radiation induced graft polymerization
US4554229A (en) * 1984-04-06 1985-11-19 At&T Technologies, Inc. Multilayer hybrid integrated circuit
DE3768112D1 (de) * 1986-03-03 1991-04-04 Toshiba Kawasaki Kk Strahlungsdetektor.
GB2215307B (en) * 1988-03-04 1991-10-09 Unisys Corp Electronic component transportation container
US5364735A (en) * 1988-07-01 1994-11-15 Sony Corporation Multiple layer optical record medium with protective layers and method for producing same
US4937119A (en) * 1988-12-15 1990-06-26 Hoechst Celanese Corp. Textured organic optical data storage media and methods of preparation
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
US6331356B1 (en) * 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
US5206525A (en) * 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5408109A (en) * 1991-02-27 1995-04-18 The Regents Of The University Of California Visible light emitting diodes fabricated from soluble semiconducting polymers
US5189787A (en) * 1991-07-30 1993-03-02 Hewlett-Packard Company Attachment of a flexible circuit to an ink-jet pen
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
EP0610183B1 (de) * 1991-10-30 1995-05-10 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Belichtungsvorrichtung
JP2709223B2 (ja) * 1992-01-30 1998-02-04 三菱電機株式会社 非接触形携帯記憶装置
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
FR2701117B1 (fr) * 1993-02-04 1995-03-10 Asulab Sa Système de mesures électrochimiques à capteur multizones, et son application au dosage du glucose.
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
JPH0722669A (ja) * 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
FR2710413B1 (fr) * 1993-09-21 1995-11-03 Asulab Sa Dispositif de mesure pour capteurs amovibles.
EP0708987B1 (de) * 1994-05-16 2003-08-13 Koninklijke Philips Electronics N.V. Halbleiteranordnung aus halbleitendem, organischem material
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
US5630986A (en) * 1995-01-13 1997-05-20 Bayer Corporation Dispensing instrument for fluid monitoring sensors
JP3068430B2 (ja) * 1995-04-25 2000-07-24 富山日本電気株式会社 固体電解コンデンサ及びその製造方法
US5652645A (en) * 1995-07-24 1997-07-29 Anvik Corporation High-throughput, high-resolution, projection patterning system for large, flexible, roll-fed, electronic-module substrates
US5624199A (en) * 1995-09-29 1997-04-29 Cheng; Chin-Chang Setting device for a joint
GB2310493B (en) * 1996-02-26 2000-08-02 Unilever Plc Determination of the characteristics of fluid
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
DE19629656A1 (de) * 1996-07-23 1998-01-29 Boehringer Mannheim Gmbh Diagnostischer Testträger mit mehrschichtigem Testfeld und Verfahren zur Bestimmung von Analyt mit dessen Hilfe
US6344662B1 (en) * 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
KR100248392B1 (ko) * 1997-05-15 2000-09-01 정선종 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법
JP4509228B2 (ja) * 1997-08-22 2010-07-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機材料から成る電界効果トランジスタ及びその製造方法
BR9811636A (pt) * 1997-09-11 2000-08-08 Precision Dynamics Corp Etiqueta de identificação de rádio freqâência em substrato flexìvel
US6251513B1 (en) * 1997-11-08 2001-06-26 Littlefuse, Inc. Polymer composites for overvoltage protection
JP2001510670A (ja) * 1997-12-05 2001-07-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 識別トランスポンダ
US6083104A (en) * 1998-01-16 2000-07-04 Silverlit Toys (U.S.A.), Inc. Programmable toy with an independent game cartridge
EP1051745B1 (de) * 1998-01-28 2007-11-07 Thin Film Electronics ASA Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
US6045977A (en) * 1998-02-19 2000-04-04 Lucent Technologies Inc. Process for patterning conductive polyaniline films
DE69918308T2 (de) * 1998-04-10 2004-10-21 E Ink Corp Elektronische anzeige basierend auf organischen feldeffekt-transistoren
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US5967048A (en) * 1998-06-12 1999-10-19 Howard A. Fromson Method and apparatus for the multiple imaging of a continuous web
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
DE60027483T2 (de) * 1999-01-15 2007-05-03 3M Innovative Properties Co., Saint Paul Materialstrukturierungsverfahren
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
GB2347013A (en) * 1999-02-16 2000-08-23 Sharp Kk Charge-transport structures
JP3990539B2 (ja) * 1999-02-22 2007-10-17 新日本製鐵株式会社 メッキ密着性およびプレス成形性に優れた高強度溶融亜鉛メッキ鋼板および高強度合金化溶融亜鉛メッキ鋼板およびその製造方法
US6180956B1 (en) * 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6383664B2 (en) * 1999-05-11 2002-05-07 The Dow Chemical Company Electroluminescent or photocell device having protective packaging
US6366017B1 (en) * 1999-07-14 2002-04-02 Agilent Technologies, Inc/ Organic light emitting diodes with distributed bragg reflector
US6593690B1 (en) * 1999-09-03 2003-07-15 3M Innovative Properties Company Large area organic electronic devices having conducting polymer buffer layers and methods of making same
EP1085320A1 (de) * 1999-09-13 2001-03-21 Interuniversitair Micro-Elektronica Centrum Vzw Vorrichtung auf Basis von organischem Material zur Erfassung eines Probenanalyts
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
JP2004538618A (ja) * 1999-10-11 2004-12-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積回路
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
US6284562B1 (en) * 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
US6621098B1 (en) * 1999-11-29 2003-09-16 The Penn State Research Foundation Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
KR100940110B1 (ko) * 1999-12-21 2010-02-02 플라스틱 로직 리미티드 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
JP2002162652A (ja) * 2000-01-31 2002-06-07 Fujitsu Ltd シート状表示装置、樹脂球状体、及びマイクロカプセル
US6706159B2 (en) * 2000-03-02 2004-03-16 Diabetes Diagnostics Combined lancet and electrochemical analyte-testing apparatus
TW497120B (en) * 2000-03-06 2002-08-01 Toshiba Corp Transistor, semiconductor device and manufacturing method of semiconductor device
JP3614747B2 (ja) * 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
DE10033112C2 (de) * 2000-07-07 2002-11-14 Siemens Ag Verfahren zur Herstellung und Strukturierung organischer Feldeffekt-Transistoren (OFET), hiernach gefertigter OFET und seine Verwendung
US7875975B2 (en) * 2000-08-18 2011-01-25 Polyic Gmbh & Co. Kg Organic integrated circuit completely encapsulated by multi-layered barrier and included in RFID tag
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
DE10045192A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
KR20020036916A (ko) * 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP2003089259A (ja) * 2001-09-18 2003-03-25 Hitachi Ltd パターン形成方法およびパターン形成装置
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
US6679036B2 (en) * 2001-10-15 2004-01-20 Shunchi Crankshaft Co., Ltd. Drive gear shaft structure of a self-moving type mower
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP4296788B2 (ja) * 2003-01-28 2009-07-15 パナソニック電工株式会社 有機電界効果トランジスタおよびその製造方法、集積回路装置
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
EP2650906A3 (de) * 2004-06-04 2015-02-18 The Board of Trustees of the University of Illinois Verfahren und Einrichtungen zum Herstellen und Zusammenbauen von druckbaren Halbleiterelementen
US7045814B2 (en) * 2004-06-24 2006-05-16 Lucent Technologies Inc. OFET structures with both n- and p-type channels

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152560A (ja) * 1991-03-22 1993-06-18 Mitsubishi Electric Corp インバータ
US6528816B1 (en) * 1998-06-19 2003-03-04 Thomas Jackson Integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
US20040029310A1 (en) * 2000-08-18 2004-02-12 Adoft Bernds Organic field-effect transistor (ofet), a production method therefor, an integrated circut constructed from the same and their uses
WO2003081671A2 (de) * 2002-03-21 2003-10-02 Siemens Aktiengesellschaft Logische bauteile aus organischen feldeffekttransistoren
WO2004068267A2 (en) * 2003-01-28 2004-08-12 Koninklijke Philips Electronics N.V. Electronic device
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
WO2005027216A2 (en) * 2003-09-12 2005-03-24 Plastic Logic Limited Electronic devices

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHEON AN LEE ET AL: "Full-swing pentacene organic thin-film transistor inverter with enhancement-mode driver and depletion-mode load" DEVICE RESEARCH CONFERENCE, 2004. 62ND DRC. CONFERENCE DIGEST [LATE NEWS PAPERS VOLUME INCLUDED] NOTRE DAME, IN, USA JUNE 21-23, 2004, PISCATAWAY, NJ, USA,IEEE, 21. Juni 2004 (2004-06-21), Seiten 181-182, XP010748200 ISBN: 0-7803-8284-6 *
FICKER J ET AL: "DYNAMIC AND LIFETIME MEASUREMENTS OF POLYMER OFETS AND INTEGRATED PLASTIC CIRCUITS" PROCEEDINGS OF THE SPIE, SPIE, BELLINGHAM, VA, US, Bd. 4466, 2001, Seiten 95-102, XP001197302 ISSN: 0277-786X *
PATENT ABSTRACTS OF JAPAN Bd. 017, Nr. 542 (E-1441), 29. September 1993 (1993-09-29) -& JP 05 152560 A (MITSUBISHI ELECTRIC CORP; others: 01), 18. Juni 1993 (1993-06-18) *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010566A (ja) * 2006-06-28 2008-01-17 Ricoh Co Ltd 半導体デバイス
JP2008091896A (ja) * 2006-09-29 2008-04-17 Korea Electronics Telecommun インバータ
JP2009004559A (ja) * 2007-06-21 2009-01-08 Seiko Epson Corp 半導体装置およびその製造方法
WO2009011581A1 (en) * 2007-07-17 2009-01-22 Polymer Vision Limited An electronic device and a method of manufacturing an electronic device
CN101803026B (zh) * 2007-07-17 2011-11-30 创造者科技有限公司 电子器件以及制造电子器件的方法
US8536579B2 (en) 2007-07-17 2013-09-17 Creator Technology B.V. Electronic device having spatially inverted thin film transistors
WO2009085622A1 (en) * 2007-12-19 2009-07-09 General Instrument Corporation Method and apparatus for scheduling a recording of an upcoming sdv program deliverable over a content delivery system
WO2009085623A2 (en) * 2007-12-26 2009-07-09 Weyerhaeuser Company Printed organic dynamic logic circuits using a floating gate transistor as a load device
WO2009085623A3 (en) * 2007-12-26 2009-08-27 Weyerhaeuser Company Printed organic dynamic logic circuits using a floating gate transistor as a load device
US7704786B2 (en) 2007-12-26 2010-04-27 Organicid Inc. Printed organic logic circuits using a floating gate transistor as a load device
EP3724935A4 (de) * 2017-12-12 2021-09-08 Boe Technology Group Co., Ltd. Organisches lumineszierendes substrat, herstellungsverfahren dafür, anzeigevorrichtung und anzeigeansteuerungsverfahren
US11211592B2 (en) 2017-12-12 2021-12-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Organic luminescent substrate, preparation method thereof, display apparatus, and display driving method

Also Published As

Publication number Publication date
US20080197343A1 (en) 2008-08-21
KR20070085953A (ko) 2007-08-27
DE102004059467A1 (de) 2006-07-20
MX2007006725A (es) 2007-07-25
EP1825516A2 (de) 2007-08-29
TWI333701B (en) 2010-11-21
TW200640050A (en) 2006-11-16
JP2008523595A (ja) 2008-07-03
WO2006061000A3 (de) 2006-08-24
AU2005313714A1 (en) 2006-06-15
CN101076893A (zh) 2007-11-21
CA2595114A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
EP1825516A2 (de) Gatter aus organischen feldeffekttransistoren
DE69937485T2 (de) Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode
EP1310004A2 (de) Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
EP2087519B1 (de) Feldeffekttransistor sowie elektrische schaltung
DE102004036734A1 (de) Kostengünstige organische Solarzelle und Verfahren zur Herstellung
EP1656683B1 (de) Organischer kondensator mit spannungsgesteuerter kapazität
DE10212926A1 (de) Halbleiterspeicherzelle und Halbleiterspeichereinrichtung
WO2007031303A1 (de) Elektronische schaltung und verfahren zur herstellung einer solchen
DE102011004195A1 (de) Dünnfilm-Transistoraufbau, Verfahren zu dessen Herstellung, und elektronische Einrichtung
DE102005017655B4 (de) Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE10209400A1 (de) Transponderschaltung mit einer Gleichrichterschaltung sowie Verfahren zur Herstellung einer Transponderschaltung mit einer Gleichrichterschaltung
DE3722941C2 (de)
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
EP1911089B1 (de) Elektronisches bauelement
EP1532570B1 (de) Organisches bauelement zum überspannungsschutz und dazugehörige schaltung
EP1999757B1 (de) Verfahren zum programmieren einer elektronischen schaltung sowie elektronische schaltung
EP1922774B1 (de) Organisches bauelement und ein solches umfassende elektrische schaltung
DE112004002925T5 (de) Logikkreis
DE10057502A1 (de) Organischer Feld-Effekt-Transistor

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2005313714

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: MX/a/2007/006725

Country of ref document: MX

WWE Wipo information: entry into national phase

Ref document number: 2595114

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 1020077013005

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580042446.X

Country of ref document: CN

Ref document number: 2007544729

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2005313714

Country of ref document: AU

Date of ref document: 20051206

Kind code of ref document: A

WWP Wipo information: published in national office

Ref document number: 2005313714

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 2005850139

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11721244

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2005850139

Country of ref document: EP