WO2006072598A1 - Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung - Google Patents

Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung Download PDF

Info

Publication number
WO2006072598A1
WO2006072598A1 PCT/EP2006/000142 EP2006000142W WO2006072598A1 WO 2006072598 A1 WO2006072598 A1 WO 2006072598A1 EP 2006000142 W EP2006000142 W EP 2006000142W WO 2006072598 A1 WO2006072598 A1 WO 2006072598A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
semiconductor wafer
cooling
test
fluid
Prior art date
Application number
PCT/EP2006/000142
Other languages
English (en)
French (fr)
Other versions
WO2006072598A8 (de
Inventor
Erich Reitinger
Original Assignee
Erich Reitinger
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36274039&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2006072598(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Erich Reitinger filed Critical Erich Reitinger
Priority to KR1020077017504A priority Critical patent/KR101185536B1/ko
Priority to ES06700504T priority patent/ES2821736T3/es
Priority to CN2006800019567A priority patent/CN101137911B/zh
Priority to EP06700504.1A priority patent/EP1844342B1/de
Priority to JP2007549867A priority patent/JP4825812B2/ja
Publication of WO2006072598A1 publication Critical patent/WO2006072598A1/de
Publication of WO2006072598A8 publication Critical patent/WO2006072598A8/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Definitions

  • the present invention relates to a method and apparatus for testing semiconductor wafers by means of a heatable chuck (hereinafter referred to as jig).
  • test measurements are typically performed on semiconductor wafers in a temperature range between -60 0 C and +400 0 C.
  • a semiconductor wafer is placed on a sample table or. placed a jig, which is cooled and / or heated according to the target temperature.
  • Fig. 2 shows a schematic cross-sectional view of a device for testing semiconductor wafers known from US Pat. No. 5,010,296 by means of a temperature-controllable clamping device.
  • reference symbol ⁇ ⁇ denotes a temperature-controllable clamping device.
  • the jig 6 ⁇ is connected to a drive device 7 ⁇ , which can cause a movement in the height direction and the plane.
  • a probe card 12 which has probes ⁇ , for example in the form of thin needles, which are used to contact integrated circuits on a semiconductor wafer 30 ⁇ and to carry out electrical measurements thereon.
  • Reference numeral 13 ⁇ denotes a tester device by means of which the probes 1 ⁇ can be controlled in accordance with predetermined test programs. Also controllable by the tester _ o _
  • Direction 13 ⁇ is the controller 7 to bring certain integrated circuits of the semiconductor wafer 30 x in conjunction with the probes 1 ⁇ .
  • a gas supply device 8 ' which is connected to a gas supply device 10 ⁇ , is provided on one side of the clamping device ⁇ ⁇ .
  • a suction line 9 ⁇ On the opposite side of the jig 6 ⁇ is a suction line 9 ⁇ provided, which in turn is connected to a suction device 11 ⁇ .
  • the gas supply device 8 ⁇ and the suction line device 9 ⁇ have a relatively flat cross-sectional shape, so that gas can be flushed uniformly over the entire surface of the semiconductor wafer 30 ⁇ .
  • the gas purge in this known semiconductor wafer testing device is used for removal of contamination particles, which are deposited by external influences or under the infiuence of the probes 1 ⁇ on the surface de, s semiconductor wafer.
  • EP 0 438 957 B1 discloses a semiconductor semiconductor wafer inspection apparatus, wherein a plurality of temperature sensors are mounted on a jig, - A -
  • EP 0 511 928 B1 discloses a clamping device with a multiplicity of labyrinth channels, through which a fluid is passed for temperature control of the clamping device.
  • the labyrinthine construction achieves a high cooling capacity and a homogeneous temperature distribution.
  • US 5 977 785 discloses a method and apparatus for testing semiconductor wafers by means of a temperature-controllable chuck having a fluid-based heater / cooler, wherein the temperature of a chip to be tested is detected during testing and a drift correction based on the detection result Control of the heating / cooling device is made.
  • US Pat. No. 5,977,785 discloses resistive and inductive electric heaters as alternative heaters.
  • US Pat. No. 5,084,671 discloses a further method and a further apparatus for testing semiconductor wafers by means of a temperature-controllable clamping device with a fluid-based cooling device and an electrical heating device.
  • the idea underlying the present invention is that a tempering of the clamping device by means of a heating device with a predetermined heating power and a cooling device with a predetermined cooling power to a predetermined measuring temperature, wherein the heating power is substantially greater than a predetermined test performance.
  • the heating power is reduced by the amount of test power during testing at a substantially constant cooling power.
  • Fig. 1 shows a schematic illustration of an embodiment of the device according to the invention for testing semiconductor wafers by means of a temperature-controllable clamping device
  • FIG. 2 shows a schematic cross-sectional view of a device for testing semiconductor wafers known from US Pat. No. 5,010,296 by means of a probe card.
  • Fig. 1 shows a schematic representation of an embodiment of the device according to the invention for testing semiconductor wafers by means of a temperature-controllable clamping device.
  • reference numeral 1 designates a temperature-controllable clamping device which can be heated, can be moved in the vertical direction and within the plane.
  • the clamping device 1 has an upper portion Ia, which is provided with vacuum grooves 50.
  • an electric heater HE which is provided by supplying electrical power PW for heating the jig 1.
  • a plate-shaped probe device 7 which has a stepped region 7 ⁇ a, from which probe needles 91, 92 are placed on a chip region CH on the front side O of the semiconductor wafer 5.
  • test device TV By means of a test device TV, electrical test sequences are transmitted to the chip area CH via the probes 91, 92, a power PT being introduced into the chip area CH. feeding, which leads to the local heating of the semiconductor chip 5 and must be cooled away in order to perform a desired mass isothermal test measurement.
  • a first temperature detection device TS1 is located on the probe device 7 ⁇ and has an infrared thermometer IR, which includes an IR light guide 120 and an ⁇ uswerteschari 121.
  • the evaluation circuit 121 detects by means of an IR photoconductor, not shown, and a downstream amplifier directly the temperature in the chip area CH.
  • a second temperature detection device TS2 is located in the upper region 1a of the clamping device 1, a third temperature detection device TS3 in the central region 1b of the clamping device 1, a fourth temperature detection device TS4 in the lower region Ic of the clamping device 1, a fifth temperature detection device at the inlet IIa for the fluid F, and a sixth temperature detection device TS ⁇ at the output IIb for the fluid F.
  • the temperature detection devices TS2 to TS4 can be determined in particular whether the jig 1 is in thermal equilibrium.
  • the semiconductor wafer 5 is tested by impressing the test power PT from the test device TV in the chip area CH of the front side O of the semiconductor wafer 5 by means of the probes 91, 92 of the attached probe card 7 ⁇ .
  • the test power PT to be subtracted from the heating power PW is predetermined, taking into account the signals of the second and third temperature detection means TS5, TS ⁇ , which determine the input temperature Tin or. detect the output temperature Tout of the fluid F supplied to the clamping device 1 by the cooling device IIa, IIb, IIc for cooling during testing, because its temperature increase also reflects the test power PT.
  • test power PT to be subtracted from the heating power PW can be predefined taking into account the signal of the first temperature detection device TS1, which detects the temperature of the chip area CH directly without contact during testing.
  • the invention is not limited to gaseous dried air, but in principle applicable to any fluids.

Abstract

Die vorliegende Erfindung schafft ein Verfahren zum Testen von Halbleiterwafern (5) mittels einer temperierbaren Aufspanneinrichtung (1) mit den Schritten: Temperieren der Aufspanneinrichtung (1) mittels einer elektrischen Heizeinrichtung (HE) mit einer vorgegebenen Heizleistung (PW) und einer Kühleinrichtung (11a, 11b, 11c), durch die zur Kühlung ein Fluid (F) geleitet wird, mit einer vorgegebenen Kühlleistung (PK) auf eine vorbestimmte Messtemperatur, wobei die Heizleistung (PW) wesentlich grösser als eine vorgegebene Testleistung (PT) ist; Auflegen der Rückseite (R) eines Halbleiterwafers (5) auf eine Auflageseite (AF) der temperierbaren Aufspanneinrichtung (1); Aufsetzen einer Sondenkarte (7', 7'a) auf die Vorderseite (O) des Halbleiterwafers (5); Testen des Halbleiterwafers (5) durch Einprägen der Testleistung (PT) von einer Testvorrichtung (TV) in einen Chipbereich (CH) der Vorderseite (O) des Halbleiterwafers (5) mittels Sonden (91, 92) der aufgesetzten Sondenkarte (7', 7'a); Erfassen einer die Testleistung (PT) widerspiegelnden Temperaturerhöhung des Fluids (F) beim Testen; und Reduzieren der Heizleistung (PW) während des Testens bei im wesentlichen konstanter Kühlleistung (PK) unter Berücksichtigung der beim Testen erfassten Temperaturerhöhung des Fluids (F). Die Erfindung schafft auch eine entsprechende Vorrichtung.

Description

_ / _
Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung
Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Chuckeinrichtung (nachstehend als Aufspanneinrichtung bezeichnet ) .
Bekannterweise werden Testmessungen an Halbleiterwafern typischerweise in einem Temperaturbereich zwischen -600C und +4000C durchgeführt . Zur Temperierung wird ein Halbleiter- wafer auf einen Probertisch bzw . eine Aufspanneinrichtung gelegt, der entsprechend der Soll-Temperatur gekühlt und/oder beheizt wird.
Dabei ist einerseits darauf zu achten, dass die Temperatur des Halbleiterwafers nicht unter den Taupunkt des umgebenden gasförmigen Mediums gerät, da sonst eine Kondensation von Feuchtigkeit auf der Halbleiterwaferoberfläche bzw . eine Vereisung auftritt , welche die Testmessungen behindert bzw . unmöglich macht .
Andererseits tritt bei Testmessungen mit hoher Chipleistung das Problem auf, dass der Halbleiterwafer sich lokal auf der Vorderseite im Bereich des Stromflusses über die Temperatur der mit der Aufspanneinrichtung in Kontakt befindlichen Rückseite erwärmt, weil aufgrund des endlichen Wärmeübergangswiderstandes zwischen Halbleiterwafer und Aufspanneinrichtung die Wärmeabfuhr verzögert ist . Typischer- weise erhält man bei elektrischen Leistungen von über 100 W eine lokale Temperaturdifferenz von ca . 90 K zwischen Vorderseite des Halbleiterwafers und Auflageseite der Aufspanneinrichtung . Diese Temperaturdifferenz stört die Testmessung, welche j a gerade die isothermen elektrischen Eigenschaften der im Halbleiterwafer integrierten Schaltungen angeben soll . Gleichzeitig können bei höheren Leistungen die Chips über eine maximal erlaubte Temperatur erwärmt werden, was die Gefahr eines elektrischen Ausfalls mit sich bringt .
Fig . 2 zeigt eine schematische Querschnittsansicht einer aus der US 5 010 296 bekannten Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung .
In Figur 2 bezeichnet Bezugszeichen β λ eine temperierbare Aufspanneinrichtung . Die Aufspanneinrichtung 6 λ ist mit einer Antriebseinrichtung 7 Λ verbunden, welche eine Bewegung in Höhenrichtung und der Ebene veranlassen kann . Oberhalb der Aufspanneinrichtung 6 λ vorgesehen ist eine Sondenkarte 12 \ welche Sonden l λ , beispielsweise in Form dünner Nadeln, aufweist, die dazu verwendet werden, integrierte Schaltungen auf einem Halbleiterwafer 30 λ zu kontaktieren und elektrische Messungen daran durchzuführen .
Bezugszeichen 13 λ bezeichnet eine Testereinrichtung, mittels der die Sonden 1 Λ gemäß vorgegebener Testprogramme ansteuerbar sind. Ebenfalls ansteuerbar durch die Testerein- _ o _
richtung 13 Λ ist die Steuereinrichtung 7 \ um bestimmte integrierte Schaltungen des Halbleiterwafers 30 x in Verbindung mit den Sonden 1 Λ zu bringen .
Eine Gaszuführungseinrichtung 8 \ welche mit einer Gasversorgungseinrichtung 10 Λ verbunden ist, ist auf der einen Seite der Aufspanneinrichtung β λ vorgesehen .
Auf der gegenüberliegenden Seite der Aufspanneinrichtung 6 λ ist eine Saugleitungseinrichtung 9 Λ vorgesehen, die wiederum mit einer Saugeinrichtung 11 Λ verbunden ist . Die Gaszuführungseinrichtung 8 Λ und die Saugleitungseinrichtung 9 Λ haben eine relativ flache Querschnittsgestalt , so dass Gas gleichmäßig über die gesamte Oberfläche des Halbleiterwa- fers 30 λ gespült werden kann. Die Gasspülung bei dieser bekannten Halbleiterwafertestvorrichtung dient zum Abtransport von Kontaminationspartikeln, die durch äußere Einflüsse oder unter dem EinfIuss der Sonden 1 Λ auf der Oberfläche de,s Halbleiterwafers abgelagert werden .
Aus Elektronik, Produktion und Prüftechnik, Juli/August 1982 , Seiten 485 bis 487 , Positionieren und Kontaktieren von Wafern, ist der Aufbau von Sondenkarten zum Testen von Halbleiterwafern bekannt .
Die EP 0 438 957 Bl offenbart eine Prüfvorrichtung für Halbleiter-Halbleiterwafer, wobei an einer Aufspanneinrichtung eine Vielzahl von Temperatursensoren angebracht ist , - A -
die eine entsprechende Temperaturverteilung auf der Aufspannoberfläche erfassen .
Die EP 0 511 928 Bl offenbart eine Aufspanneinrichtung mit einer Vielzahl von Labyrinthkanälen, durch die ein Fluid zur Temperierung der Aufspanneinrichtung geleitet wird . Durch den labyrinthförmigen Aufbau werden eine hohe Kühlleistung und eine homogene Temperaturverteilung erzielt .
Die US 5 977 785 offenbart ein Verfahren und eine Vorrichtung zum Testen von Halbleiterwafern mittels einer tempe- ,-rierbaren Aufspanneinrichtung mit einer fluidbasierten Heiz-/Kühleinrichtung, wobei die Temperatur eines zu testenden Chips beim Testen erfasst wird und basierend auf dem Erfassungsergebnis eine Driftkorrektur der Steuerung der Heiz-/ Kühleinrichtung vorgenommen wird . Als Alternative Heizeinrichtungen nennt die US 5 977 785 resistive und induktive elektrische Heizeinrichtungen .
Die US 5 084 671 offenbart ein weiteres Verfahren und eine weitere Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung mit einer fluidba- sierten Kühleinrichtung und einer elektrischen Heizeinrichtung .
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung anzugeben, welche eine Konditionierung des Halbleiterwafers ermöglichen .
Das erfindungsgemässe Verfahren mit den Merkmalen des Anspruchs 1 bzw . die entsprechende Vorrichtung nach Anspruch 7 weisen gegenüber dem bekannten Lösungsansatz den Vorteil auf , dass selbst bei hoher elektrischer Leistung nur eine sehr geringe Temperaturdifferenz zwischen Vorderseite des Halbleiterwafers und der Auflageseite des Chucks auftritt .
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, dass ein Temperieren der Aufspanneinrichtung mittels einer Heizeinrichtung mit einer vorgegebenen Heizleistung und einer Kühleinrichtung mit einer vorgegebenen Kühlleistung auf eine vorbestimmte Messtemperatur erfolgt , wobei die Heizleistung wesentlich größer als eine vorgegebene Testleistung ist . Beim Testen des Halbleiterwafers durch Einprägen der Testleistung von einer Testvorrichtung erfolgt ein Reduzieren der Heizleistung um den Betrag der Testleistung während des Testens bei im wesentlichen konstanter Kühlleistung .
Die hat den Vorteil eines sehr schnellen Ansprechens der temperierbaren Aufspanneinrichtung als Reaktion auf die Zuführung der Testleistung.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des betreffenden Gegenstandes der Erfindung . Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert .
Es zeigen :
Fig . 1 eine schematische Darstellung einer Ausführungsform der erfindungsgemässen Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung; und
Fig . 2 eine schematische Querschnittsansicht einer aus der US 5 010 296 bekannten Vorrichtung zum Testen von Halbleiterwafern mittels einer Sondenkarte .
In den Figuren bezeichnen gleiche Bezugszeichen gleiche o- der funktionsgleiche Bestandteile .
Fig . 1 zeigt eine schematische Darstellungen einer Ausführungsform der erfindungsgemässen Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung .
In Figur 1 bezeichnet Bezugszeichen 1 eine temperierbare, in Höhenrichtung und innerhalb der Ebene verfahrbare temperierbare Aufspanneinrichtung . Die Aufspanneinrichtung 1 weist einen oberen Bereich Ia auf, welcher mit Vakuumrillen 50 versehen ist . Auf dem oberen Bereich Ia der Aufspanneinrichtung 1 befindet sich ein Halbleiterwafer 5, der mit seiner Rückseite R die Auflageseite AF der Aufspanneinrichtung 1 kontaktiert .
In einem mittleren Bereich Ib der Aufspanneinrichtung 1 befindet sich eine elektrische Heizeinrichtung HE, welche durch Zuführung von elektrischer Leistung PW zum Aufheizen der Aufspanneinrichtung 1 vorgesehen ist .
Im unteren Bereich Ic der Aufspanneinrichtung 1 schließlich befindet sich ein labyrinthförmiges Kühlkanalsystem 11c, dem an einem Eingang IIa vorgekühltes Fluid F mit einer Eingangstemperatur Tin zugeführt wird und dem an einem Ausgang IIb dieses Fluid F mit erhöhter Temperatur Tout wieder entnommen wird . Mittels eines nicht dargestellten Temperierungssystems wird das Fluid F außerhalb der Aufspanneinrichtung 1 auf eine vorgegebene Solltemperatur gebracht .
Oberhalb des Halbleiterwafers 5 befindet sich eine platten- förmige Sondeneinrichtung 7 \ welche einen abgestuften Bereich 7 λa aufweist , von dem ausgehend Sondennadeln 91, 92 auf einen Chipbereich CH auf der Vorderseite O des Halbleiterwafers 5 aufgesetzt sind.
Mittels einer Testvorrichtung TV werden elektrische Testsequenzen über die Sonden 91 , 92 auf den Chipbereich CH übertragen, wobei eine Leistung PT in den Chipbereich CH einge- speist wird, die zur lokalen Erwärmung des Halbleiterchips 5 führt und weggekühlt werden muss , um eine gewünschtermas- sen isotherme Testmessung durchzuführen .
Bei dieser erfindungsgemäßen Ausführungsform sind verschiedene Temperaturerfassungseinrichtungen TSl bis TSβ vorgesehen . Eine erste Temperaturerfassungseinrichtung TSl befindet sich an der Sondeneinrichtung 7 Λ und weist ein Infrarotthermometer IR auf, welches einen IR-Lichtleiter 120 und eine Äuswerteschaltung 121 umfasst .
Die Auswerteschaltung 121 erfasst mittels eines nicht dargestellten IR-Fotoleiters und einem nachgeschalteten Verstärker unmittelbar die Temperatur im Chipbereich CH .
Eine zweite Temperaturerfassungseinrichtung TS2 befindet sich im oberen Bereich Ia der Aufspanneinrichtung 1, eine dritte Temperaturerfassungseinrichtung TS3 im mittleren Bereich Ib der Aufspanneinrichtung 1 , eine vierte Temperaturerfassungseinrichtung TS4 im unteren Bereich Ic der Aufspanneinrichtung 1 , eine fünfte Temperaturerfassungseinrichtung am Einlass IIa für das Fluid F, sowie eine sechste Temperaturerfassungseinrichtung TSβ am Ausgang IIb für das Fluid F. Mit den Temperaturerfassungseinrichtungen TS2 bis TS4 kann insbesondere ermittelt werden, ob sich die Aufspanneinrichtung 1 in thermischem Gleichgewicht befindet . Vor der Testmessung erfolgt bei aufgelegtem Halbleiterwafer 5 und aufgesetzten Sonden 91, 92 ein Temperieren der Aufspanneinrichtung 1 mittels der Heizeinrichtung HE mit einer vorgegebenen Heizleistung PW und der Kühleinrichtung IIa, IIb, llc mit einer vorgegebenen Kühlleistung PK auf eine vorbestimmte Messtemperatur, z . B . -200C, wobei die Heizleistung PW wesentlich grösser als eine vorgegebene Testleitung PT ist, z . B . PW = 1 kW, PT = 200 W .
Dann erfolgt ein Testen des Halbleiterwafers 5 durch Einprägen der Testleistung PT von der Testvorrirchtung TV in den Chipbereich CH der Vorderseite O des Halbleiterwafers 5 mittels der Sonden 91 , 92 der aufgesetzten Sondenkarte 7 Λ .
Ausführungsgemäss wird die von der Heizleistung PW abzuziehende Testleistung PT unter Berücksichtigung der Signale der zweiten und dritten Temperaturerfassungseinrichtung TS5 , TSβ vorgegeben, die die Eingangstemperatur Tin bzw . die Ausgangstemperatur Tout des der Aufspanneinrichtung 1 von der Kühleinrichtung IIa, IIb, llc zur Kühlung gelieferten Fluids F während des Testens erfassen, denn dessen Temperaturerhöhung spiegelt ebenfalls die Testleistung PT wider .
Zusätzlich kann die von der Heizleistung PW abzuziehende Testleistung PT unter Berücksichtigung des Signals der ersten Temperaturerfassungseinrichtung TSl vorgegeben werden, die die Temperatur des Chipbereichs CH während des Testens direkt kontaktlos erfasst . Die Erfindung ist nicht auf gasförmige getrocknete Luft beschränkt , sondern prinzipiell auf beliebige Fluide anwendbar .

Claims

PATENTANSPRÜCHE
1. Verfahren zum Testen von Halbleiterwafern ( 5) mittels einer temperierbaren Aufspanneinrichtung ( 1) mit den Schritten :
Temperieren der Aufspanneinrichtung ( 1 ) mittels einer elektrischen Heizeinrichtung (HE) mit einer vorgegebenen Heizleistung ( PW) und einer Kühleinrichtung ( IIa, IIb, llc) , durch die zur Kühlung ein Fluid ( F) geleitet wird, mit einer vorgegebenen Kühlleistung ( PK) auf eine vorbestimmte Messtemperatur, wobei die Hei zleistung ( PW) wesentlich größer als eine vorgegebene Testleistung ( PT) ist ;
Auflegen der Rückseite (R) eines Halbleiterwafers ( 5 ) auf eine Auflageseite (AF) der temperierbaren Aufspanneinrichtung ( 1 ) ;
Aufsetzen einer Sondenkarte ( 7 \ 7 Λa ) auf die Vorderseite (O) des Halbleiterwafers ( 5 ) ;
Testen des Halbleiterwafers ( 5 ) durch Einprägen der Testleistung ( PT) von einer Testvorrichtung (TV) in einen Chipbereich (CH) der Vorderseite (O) des Halbleiterwafers ( 5 ) mittels Sonden ( 91 , 92 ) der aufgesetzten Sondenkarte ( 7 λ , 7 λa) ;
Erfassen einer die Testleistung ( PT) widerspiegelnden Temperaturerhöhung des Fluids ( F) beim Testen; und
Reduzieren der Heizleistung ( PW) während des Testens bei im wesentlichen konstanter Kühlleistung ( PK) unter Berücksichtigung der beim Testen erfassten Temperaturerhöhung des Fluids ( F) .
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Temperaturerhöhung des Fluids unter Berücksichtigung der Signale einer zweiten und dritten Temperaturerfassungseinrichtung (TS5 , TS6) erfasst wird, die die Eingangstemperatur (Tin) und die Ausgangstemperatur (Tout) des der Aufspanneinrichtung ( 1 ) von der Kühleinrichtung (IIa, IIb, l lc ) zur Kühlung gelieferten Fluids (F) während des Testens erfassen .
3. Verfahren nach Anspruch 1 oder 2 , dadurch gekennzeichnet , dass die Heizleistung ( PW) unter Berücksichtigung einer mittels des Signals einer ersten Temperaturerfassungseinrichtung
(TSl ) erfassten Temperaturerhöhung des Chipbereichs (CH) reduziert wird, wobei die erste Temperaturerfassungseinrichtung
(TSl ) die Temperatur des Chipbereichs (CH) während des Testens kontaktlos erfasst .
4. Verfahren nach Anspruch 3 , dadurch gekennzeichnet, dass die erste Temperaturerfassungseinrichtung (TSl) ein Infrarotthermometer ( 120 , 121 ) umfasst .
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Aufspanneinrichtung ( 1 ) einen oberen Bereich ( Ia) , einen mittleren Bereich ( Ib) und einen unteren Bereich ( Ic) aufweist, wobei der obere Bereich ( Ia) die Auflagefläche (AF) in Kontakt mit der Rückseite (R) des Halbleiter- wafers ( 5 ) , der mittlere Bereich ( Ib) die Heizeinrichtung (HE) und der untere Bereich ( Ic) die Kühleinrichtung ( IIa, IIb, llc) aufweist .
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Testleistung ( PT) in der Größenordnung von einem bis einigen Hundert Watt und die Heizleistung ( PW) in der Größenordnung von einem bis einigen Kilowatt liegt .
7. Vorrichtung zum Testen von Halbleiterwafern ( 5 ) mittels einer temperierbaren Aufspanneinrichtung ( 1 ) mit :
einer Temperierungseinrichtung zum Temperieren der Aufspanneinrichtung ( 1 ) mittels einer elektrischen Heizeinrichtung (HE) mit einer vorgegebenen Heizleistung ( PW) und einer Kühleinrichtung ( IIa, IIb, Hc) , durch die zur Kühlung ein Fluid ( F) leitbar ist , mit einer vorgegebenen Kühlleistung ( PK) auf eine vorbestimmte Messtemperatur, wobei die Heizleistung ( PW) wesentlich größer als eine vorgegebene Testleistung ( PT) ist ;
einer Testvorrichtung (TV) zum Testen des Halbleiterwafers ( 5) durch Einprägen der Testleistung ( PT) in einen Chipbereich (CH) der Vorderseite (O) des Halbleiterwafers ( 5 ) mittels Sonden ( 91 , 92 ) einer Sondenkarte ( 7 \ 7 λa) ; und
einer Temperaturerfassungseinrichtung (T5 , Tβ) zum Erfassen einer die Testleistung ( PT) widerspiegelnden Temperaturerhöhung des Fluids ( F) beim Testen;
wobei die Temperierungseinrichtung derart gestaltet ist, dass ein Reduzieren der Heizleistung ( PW) während des Testens bei im wesentlichen konstanter Kühlleistung ( PK) unter Berücksichtigung der beim Testen erfassten Temperaturerhöhung des Fluids ( F) stattfindet .
8. Vorrichtung nach Anspruch 7 , dadurch gekennzeichnet, dass die Temperaturerhöhung des Fluids durch die Temperaturerfassungseinrichtung (TS5 , TS6) unter Berücksichtigung der Signale einer zweiten und dritten Temperaturerfassungseinrichtung (TS5 , TS6 ) er
fassbar ist , die die Eingangstemperatur (Tin) und die Ausgangstemperatur (Tout ) des der Aufspanneinrichtung ( 1) zur Kühlung gelieferten Fluids ( F) während des Testens erfassen .
9. Vorrichtung nach Anspruch 7 oder 8 , dadurch gekennzeichnet, dass die Heizleistung ( PW) unter Berücksichtigung einer mittels des Signals einer ersten Temperaturerfassungseinrichtung (TSl ) erfassten Temperaturerhöhung des Chipbereichs (CH) reduzierbar ist , wobei die erste Temperaturerfassungseinrichtung (TSl ) die Temperatur des Chipbereichs (CH) während des Testens kontaktlos erfasst .
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die erste Temperaturerfassungseinrichtung (TSl ) ein Infrarotthermometer ( 120, 121) umfasst .
11. Vorrichtung nach einem der vorhergehenden Ansprüche 7 bis
10 , dadurch gekennzeichnet, dass die Aufspanneinrichtung ( 1 ) einen oberen Bereich ( Ia) , einen mittleren Bereich ( Ib) und einen unteren Bereich ( Ic) aufweist , wobei der obere Bereich ( Ia ) die Auflagefläche (AF) in Kontakt mit der Rückseite (R) des Halbleiterwafers ( 5 ) , der mittlere Bereich ( Ib) die Heizeinrichtung (HE) und der untere Bereich (Ic) die Kühleinrichtung ( IIa, IIb, llc) aufweist .
12. Vorrichtung nach einem der vorhergehenden Ansprüche 7 bis
11 , dadurch gekennzeichnet, dass die Testleistung (PT) in der Größenordnung von einem bis einigen Hundert Watt und die Heizleistung ( PW) in der Größenordnung von einem bis einigen Kilowatt liegt . 1/2
FIG 1
a b
c
Figure imgf000017_0001
2/2
Figure imgf000018_0001
PCT/EP2006/000142 2005-01-10 2006-01-10 Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung WO2006072598A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020077017504A KR101185536B1 (ko) 2005-01-10 2006-01-10 온도가 조절될 수 있는 척 장치를 이용한 반도체 웨이퍼테스트 장치 및 방법
ES06700504T ES2821736T3 (es) 2005-01-10 2006-01-10 Procedimiento y dispositivo para la realización del test de obleas de semiconductor por medio de un dispositivo de fijación atemperable
CN2006800019567A CN101137911B (zh) 2005-01-10 2006-01-10 使用温度可调的卡盘设备来测试半导体晶片的方法和装置
EP06700504.1A EP1844342B1 (de) 2005-01-10 2006-01-10 Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung
JP2007549867A JP4825812B2 (ja) 2005-01-10 2006-01-10 温度を調整可能なチャック装置を用いた半導体ウエハ検査方法および装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005001163A DE102005001163B3 (de) 2005-01-10 2005-01-10 Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung
DE102005001163.2 2005-01-10

Publications (2)

Publication Number Publication Date
WO2006072598A1 true WO2006072598A1 (de) 2006-07-13
WO2006072598A8 WO2006072598A8 (de) 2007-09-07

Family

ID=36274039

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/000142 WO2006072598A1 (de) 2005-01-10 2006-01-10 Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung

Country Status (10)

Country Link
US (1) US7271604B2 (de)
EP (1) EP1844342B1 (de)
JP (1) JP4825812B2 (de)
KR (1) KR101185536B1 (de)
CN (1) CN101137911B (de)
DE (1) DE102005001163B3 (de)
ES (1) ES2821736T3 (de)
RU (1) RU2407023C2 (de)
TW (1) TWI371590B (de)
WO (1) WO2006072598A1 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002263A (en) * 1997-06-06 1999-12-14 Cascade Microtech, Inc. Probe station having inner and outer shielding
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6951846B2 (en) * 2002-03-07 2005-10-04 The United States Of America As Represented By The Secretary Of The Army Artemisinins with improved stability and bioavailability for therapeutic drug development and application
DE10216786C5 (de) * 2002-04-15 2009-10-15 Ers Electronic Gmbh Verfahren und Vorrichtung zur Konditionierung von Halbleiterwafern und/oder Hybriden
US6861856B2 (en) * 2002-12-13 2005-03-01 Cascade Microtech, Inc. Guarded tub enclosure
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US20070294047A1 (en) * 2005-06-11 2007-12-20 Leonard Hayden Calibration system
JP2007088203A (ja) * 2005-09-22 2007-04-05 Tokyo Electron Ltd ウエハ検査装置およびウエハ検査方法、ならびにコンピュータプログラム
JP4525571B2 (ja) * 2005-11-24 2010-08-18 住友電気工業株式会社 ウェハ保持体およびそれを搭載したヒータユニット、ウェハプローバ
DE102006038457B4 (de) * 2006-08-16 2014-05-22 Cascade Microtech, Inc. Verfahren und Vorrichtung zum Temperieren elektronischer Bauelemente
KR101492408B1 (ko) 2007-10-10 2015-02-12 캐스캐이드 마이크로텍 드레스덴 게엠베하 소정의 열 조건 하에서의 시험 기판의 시험 방법과 열적으로 조절가능한 탐침기
DE102008041250A1 (de) * 2008-08-13 2010-02-25 Ers Electronic Gmbh Verfahren und Vorrichtung zum thermischen Bearbeiten von Kunststoffscheiben, insbesondere Moldwafern
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
KR101015600B1 (ko) * 2008-12-19 2011-02-17 세크론 주식회사 프로브 스테이션용 스테이지 유닛 및 이를 포함하는 웨이퍼검사 장치
JP5640894B2 (ja) * 2011-05-26 2014-12-17 東京エレクトロン株式会社 温度測定装置、温度測定方法、記憶媒体及び熱処理装置
US8814424B1 (en) * 2011-09-30 2014-08-26 Emc Corporation Power measurement transducer
US8814425B1 (en) * 2011-09-30 2014-08-26 Emc Corporation Power measurement transducer
US8602641B2 (en) 2011-10-26 2013-12-10 Temptronic Corporation Environmental test system and method with in-situ temperature sensing of device under test (DUT)
KR101942027B1 (ko) 2012-03-28 2019-04-11 삼성전자 주식회사 디바이스의 온도 예측 방법
CN103645350B (zh) * 2013-12-09 2017-01-11 致茂电子(苏州)有限公司 具有扇形转盘传输设备的检测机台
WO2016085135A1 (ko) * 2014-11-28 2016-06-02 (주)테크윙 전자부품 테스트용 핸들러
KR102433967B1 (ko) * 2014-11-28 2022-08-22 (주)테크윙 전자부품 테스트용 핸들러
JP7078838B2 (ja) * 2017-12-01 2022-06-01 東京エレクトロン株式会社 プローバ
TWI684014B (zh) * 2018-01-18 2020-02-01 謝德風 模組化多點測試裝置
KR20190116037A (ko) * 2018-04-03 2019-10-14 에스케이하이닉스 주식회사 웨이퍼 척킹 장치 및 이를 포함하는 웨이퍼 테스트 장비
DE102019005093A1 (de) * 2019-07-22 2021-01-28 Att Advanced Temperature Test Systems Gmbh Verfahren zur temperatursteuerung bzw. -regelung eines chucks für einen wafer, eine temperiereinrichtung zum temperieren eines chucks sowie ein wafertestsystem zum testen eines wafers
CN113075429A (zh) * 2020-01-03 2021-07-06 迪科特测试科技(苏州)有限公司 探测卡、探测系统及探测方法
US11493551B2 (en) 2020-06-22 2022-11-08 Advantest Test Solutions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
CN112345119B (zh) * 2020-09-25 2023-07-21 华东光电集成器件研究所 一种半导体晶圆温度标定系统
US11549981B2 (en) 2020-10-01 2023-01-10 Advantest Test Solutions, Inc. Thermal solution for massively parallel testing
US11821913B2 (en) 2020-11-02 2023-11-21 Advantest Test Solutions, Inc. Shielded socket and carrier for high-volume test of semiconductor devices
US11808812B2 (en) 2020-11-02 2023-11-07 Advantest Test Solutions, Inc. Passive carrier-based device delivery for slot-based high-volume semiconductor test system
US20220155364A1 (en) 2020-11-19 2022-05-19 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US11609266B2 (en) 2020-12-04 2023-03-21 Advantest Test Solutions, Inc. Active thermal interposer device
US11573262B2 (en) 2020-12-31 2023-02-07 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US11754619B2 (en) * 2021-01-11 2023-09-12 Star Technologies, Inc. Probing apparatus with temperature-adjusting mechanism
US11587640B2 (en) 2021-03-08 2023-02-21 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
RU2756337C1 (ru) * 2021-03-19 2021-09-29 Общество с ограниченной ответственностью «Остек-Электро» Устройство температурно-вакуумного воздействия
KR20220146304A (ko) 2021-04-23 2022-11-01 삼성전자주식회사 전원변환부를 갖는 프로브 카드 및 이를 포함하는 테스트 시스템
TWI827329B (zh) * 2021-10-29 2023-12-21 致茂電子股份有限公司 探針冷卻系統、冷卻方法及具備該系統之電子元件測試設備
US11656273B1 (en) 2021-11-05 2023-05-23 Advantest Test Solutions, Inc. High current device testing apparatus and systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5775416A (en) * 1995-11-17 1998-07-07 Cvc Products, Inc. Temperature controlled chuck for vacuum processing
US5977785A (en) * 1996-05-28 1999-11-02 Burward-Hoy; Trevor Method and apparatus for rapidly varying the operating temperature of a semiconductor device in a testing environment
US20020017916A1 (en) * 1999-01-26 2002-02-14 Simon Costello Termperature-controlled semiconductor wafer chuck system
US20020062954A1 (en) * 1997-12-31 2002-05-30 Getchel Paul A. Temperature control system for a workpiece chuck

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791364A (en) 1985-08-20 1988-12-13 Thermonics Incorporated Thermal fixture for testing integrated circuits
DE3536098A1 (de) 1985-10-09 1987-04-09 Siemens Ag Einrichtung zum ueberwachen der temperatur eines elektrischen bauelements
US4845426A (en) 1987-05-20 1989-07-04 Signatone Corporation Temperature conditioner for tests of unpackaged semiconductors
US5084671A (en) * 1987-09-02 1992-01-28 Tokyo Electron Limited Electric probing-test machine having a cooling system
JPH03184355A (ja) * 1989-12-13 1991-08-12 Mitsubishi Electric Corp ウエハプローバ
US5001423A (en) * 1990-01-24 1991-03-19 International Business Machines Corporation Dry interface thermal chuck temperature control system for semiconductor wafer testing
US5124639A (en) 1990-11-20 1992-06-23 Motorola, Inc. Probe card apparatus having a heating element and process for using the same
US5088006A (en) * 1991-04-25 1992-02-11 International Business Machines Corporation Liquid film interface cooling system for semiconductor wafer processing
US5166607A (en) * 1991-05-31 1992-11-24 Vlsi Technology, Inc. Method and apparatus to heat the surface of a semiconductor die in a device during burn-in while withdrawing heat from device leads
US6476627B1 (en) 1996-10-21 2002-11-05 Delta Design, Inc. Method and apparatus for temperature control of a device during testing
DE69839520D1 (de) * 1997-04-04 2008-07-03 Delta Design Inc Temperaturregelvorrichtung fuer ein elektronisches bauelement
US6366105B1 (en) 1997-04-21 2002-04-02 Taiwan Semiconductor Manufacturing Company Electrical test apparatus with gas purge
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
JP2970628B2 (ja) 1997-11-07 1999-11-02 日本電気株式会社 高低温プローバおよびウエハ測定方法
US6091060A (en) * 1997-12-31 2000-07-18 Temptronic Corporation Power and control system for a workpiece chuck
US6866094B2 (en) * 1997-12-31 2005-03-15 Temptronic Corporation Temperature-controlled chuck with recovery of circulating temperature control fluid
DE19983379B4 (de) 1998-07-14 2011-08-18 Delta Design, Inc., Calif. Temperaturregelung elektronischer Bauelemente unter Verwendung von Leistungsfolgerückkopplung
JP2000180502A (ja) 1998-12-10 2000-06-30 Advantest Corp 電子部品試験装置
DE60010890T2 (de) 1999-07-15 2005-05-19 Delta Design, Inc., Poway Gerät und verfahren zur temperaturkontrolle von integrierten schaltungen während der prüfung
US6552561B2 (en) 2000-07-10 2003-04-22 Temptronic Corporation Apparatus and method for controlling temperature in a device under test using integrated temperature sensitive diode
JP2002043381A (ja) 2000-07-19 2002-02-08 Tokyo Electron Ltd ウエハ温度制御装置
US6798223B2 (en) 2000-07-28 2004-09-28 Hei, Inc. Test methods, systems, and probes for high-frequency wireless-communications devices
US6636062B2 (en) 2001-04-10 2003-10-21 Delta Design, Inc. Temperature control device for an electronic component
WO2003027686A2 (en) 2001-09-27 2003-04-03 Advanced Micro Devices, Inc. Method and apparatus for temperature control of a device during testing
JP2005340719A (ja) * 2004-05-31 2005-12-08 Tokyo Seimitsu Co Ltd ステージ機構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5775416A (en) * 1995-11-17 1998-07-07 Cvc Products, Inc. Temperature controlled chuck for vacuum processing
US5977785A (en) * 1996-05-28 1999-11-02 Burward-Hoy; Trevor Method and apparatus for rapidly varying the operating temperature of a semiconductor device in a testing environment
US20020062954A1 (en) * 1997-12-31 2002-05-30 Getchel Paul A. Temperature control system for a workpiece chuck
US20020017916A1 (en) * 1999-01-26 2002-02-14 Simon Costello Termperature-controlled semiconductor wafer chuck system

Also Published As

Publication number Publication date
WO2006072598A8 (de) 2007-09-07
KR101185536B1 (ko) 2012-09-24
US7271604B2 (en) 2007-09-18
JP2008527701A (ja) 2008-07-24
DE102005001163B3 (de) 2006-05-18
CN101137911B (zh) 2011-06-08
US20060158207A1 (en) 2006-07-20
RU2007125378A (ru) 2009-02-20
EP1844342A1 (de) 2007-10-17
ES2821736T3 (es) 2021-04-27
EP1844342B1 (de) 2020-07-01
TWI371590B (en) 2012-09-01
CN101137911A (zh) 2008-03-05
TW200628818A (en) 2006-08-16
JP4825812B2 (ja) 2011-11-30
RU2407023C2 (ru) 2010-12-20
KR20070110840A (ko) 2007-11-20

Similar Documents

Publication Publication Date Title
EP1844342B1 (de) Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung
DE102004057215B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer Sondenkarte unter Verwendung eines temperierten Fluidstrahls
DE112005000186B4 (de) Selbstbeheizte Thermistorsteuerschaltung
DE19882929B4 (de) Temperaturkontrollsystem für eine Werkstückhalterung
DE19882931T5 (de) Leistungs- und Steuersystem für ein Einspannvorrichtung für ein Werkstück
WO2009050038A1 (de) Verfahren zur prüfung eines testsubstrats unter definierten thermischen bedingungen und thermisch konditionierbarer prober
EP2356411B1 (de) Wägezelle und verfahren zum temperieren einer wägezelle
DE102007039365A1 (de) Verfahren und Vorrichtung zur Ermittlung von Wärmewiderständen
DE60010890T2 (de) Gerät und verfahren zur temperaturkontrolle von integrierten schaltungen während der prüfung
DE102007016553A1 (de) Vorrichtung und Verfahren zur elektrischen Kontaktierung von Halbleiter-Bauelementen auf einem Wafer
DE19983379B4 (de) Temperaturregelung elektronischer Bauelemente unter Verwendung von Leistungsfolgerückkopplung
DE102004025538A1 (de) Temperierverfahren und -vorrichtung für die Temperaturbehandlung kleiner Flüssigkeitsmengen
CN114296493A (zh) 一种芯片温度调节方法
WO2013156277A1 (de) Beheizbares gasanalysengerät
DE102011086974B4 (de) Temperaturmesssonde und Verfahren zur Messung einer Oberflächentemperatur
DE102010053766B4 (de) Vorrichtung zum thermischen Testen von Platinen
DE102015222357A1 (de) Verfahren und Vorrichtung zum Messen und Charakterisieren eines thermoelektrischen Moduls
EP3030914A1 (de) Thermische abschirmvorrichtung für eine probecard und entsprechende probecardanordnung
WO2015036480A1 (de) Verfahren zum bestimmen einer thermischen wirkleistung und induktorheizvorrichtung
CN104078400A (zh) 承载装置以及离子注入设备
DE102004005353B4 (de) Verfahren zur Bestimmung der Parameter von Gasen
DE102010025211A1 (de) Kontrollsystem mit wenigstens einer Temperaturmesseinrichtung
AT516382A4 (de) Konditionieren eines Probenbehälters mittels Konditionierfluid zum Fördern von Wärmekopplung und zum Unterdrücken von Beschlagen
WO2021013819A1 (de) Verfahren zur temperatursteuerung bzw. -regelung eines chucks für einen wafer, temperiereinrichtung und wafertestsystem
WO2003028425A1 (de) Vorrichtung zum aufnehmen und/oder absetzen sowie verfahren zum erfassen von beweglichen bauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006700504

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007549867

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200680001956.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077017504

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007125378

Country of ref document: RU

WWP Wipo information: published in national office

Ref document number: 2006700504

Country of ref document: EP