WO2006103918A1 - フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置 - Google Patents

フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置 Download PDF

Info

Publication number
WO2006103918A1
WO2006103918A1 PCT/JP2006/305004 JP2006305004W WO2006103918A1 WO 2006103918 A1 WO2006103918 A1 WO 2006103918A1 JP 2006305004 W JP2006305004 W JP 2006305004W WO 2006103918 A1 WO2006103918 A1 WO 2006103918A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
semiconductor chip
porous sheet
resin
flip
Prior art date
Application number
PCT/JP2006/305004
Other languages
English (en)
French (fr)
Inventor
Seiichi Nakatani
Takashi Kitae
Yoshihisa Yamashita
Takashi Ichiryu
Seiji Karashima
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2007510367A priority Critical patent/JP4397947B2/ja
Priority to US11/909,856 priority patent/US7732920B2/en
Publication of WO2006103918A1 publication Critical patent/WO2006103918A1/ja
Priority to US12/764,455 priority patent/US8071425B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a flip chip mounting method for mounting a semiconductor chip on a circuit board, and in particular, can be applied to a semiconductor chip with a narrow pitch and has high productivity and excellent connection reliability.
  • the present invention relates to a flip chip mounting body, a flip chip mounting method, and a flip chip mounting apparatus.
  • semiconductor integrated circuit hereinafter referred to as “semiconductor” chips used in electronic devices
  • the number of electrode terminals of semiconductor chips and the narrowing of the pitch have rapidly increased. It is.
  • flip chip mounting is widely used to reduce wiring delay.
  • solder bumps are formed on electrode terminals of a semiconductor chip, and the solder bumps and connection terminals formed on a circuit board are generally joined together. .
  • the electrode terminals are changed from the peripheral arrangement to the area arrangement in order to cope with the increase of the electrode terminals.
  • the Metsuke method is suitable for narrow pitches, but there are problems with productivity such as complicated processes.
  • the screen printing method uses a power mask that is excellent in productivity, and is suitable for narrow pitches.
  • solder paste method made of a mixture of solder powder and flux is applied onto a circuit board with electrode terminals formed on the surface, and the circuit board is heated to melt the solder powder and achieve high wettability. Solder bumps are selectively formed on the electrode terminals (see, for example, Patent Document 1).
  • a paste-like composition (chemical reaction deposition type solder) consisting mainly of an organic acid lead salt and metallic tin is applied onto a circuit board on which electrode terminals are formed, and the circuit board is heated.
  • a substitution reaction of Pb and Sn is caused to selectively deposit an alloy of Pb / Sn on the electrode terminal of the substrate (see, for example, Patent Document 2).
  • Patent Document 1 JP 2000-94179 A
  • Patent Document 2 Japanese Patent Laid-Open No. 1-157796
  • Patent Document 3 Japanese Unexamined Patent Publication No. 2000-332055
  • the present invention has been made to solve the above-described problems, and is capable of mounting a next-generation semiconductor chip having a number of electrode terminals exceeding 5000 on a circuit board, with high productivity and reliability.
  • Excellent flip chip mounting body, flip chip mounting method and flip chip mounting apparatus Provide a position.
  • a flip chip mounting body includes a circuit board having a plurality of connection terminals, a semiconductor chip having a plurality of electrode terminals arranged to face the connection terminals, and the electrode terminals of the semiconductor chip.
  • a box-shaped porous sheet which is provided on the opposite side of the formation surface of the semiconductor chip, bent to the formation surface side of the electrode terminal at the outer periphery of the semiconductor chip, and abutted against the circuit board.
  • the connection terminal and the electrode terminal of the semiconductor chip are electrically connected by a solder layer, and the circuit board and the semiconductor chip are fixed by a resin.
  • a semiconductor chip having a plurality of electrode terminals is arranged facing a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrodes of the semiconductor chip are arranged.
  • a flip chip mounting method for electrically connecting a terminal, wherein the semiconductor chip is bonded to a porous sheet and then the periphery is deformed; solder powder, a convection additive, and a solder mainly composed of a resin A step of applying a resin composition to the circuit board or the semiconductor chip; a step of aligning and arranging the porous sheet on the circuit board; and a temperature at which the solder powder melts the solder resin composition.
  • the molten I powder was fluidized with the resin composition, characterized in that it comprises a step of connecting the solder powder self-assembly and the connection terminal by growing and said electrode terminal electrically
  • a semiconductor chip having a plurality of electrode terminals is arranged facing a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the semiconductors are arranged.
  • the method includes a step of electrically connecting the connection terminal and the electrode terminal by self-assembling and growing solder powder.
  • a semiconductor chip having a plurality of electrode terminals is arranged opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the semiconductor are arranged.
  • a flip-chip mounting method for electrically connecting an electrode terminal of a chip comprising a step of adhering the semiconductor chip to a porous sheet, and a solder resin composition mainly composed of solder powder, a convection additive and a resin. The step of applying to the substrate or the semiconductor chip, the step of aligning and placing the porous sheet on the circuit substrate, the step of deforming the porous sheet, and the solder powder to the resin composition.
  • Heating to a melting temperature and generating a gas by boiling or decomposition of the convective additive; and before the gas is convected and scattered through the porous sheet A step of electrically connecting the connection terminal and the electrode terminal by allowing the molten solder powder to flow in the resin composition and self-assembling and growing the solder powder.
  • a semiconductor chip having a plurality of electrode terminals is disposed opposite to a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the semiconductor are arranged.
  • the connecting terminal and the electrode terminal are obtained by allowing the molten solder powder to flow in the resin composition and self-assembling and growing the molten solder powder. And a step of electrically connecting the two.
  • the flip chip mounting apparatus of the present invention is a flip chip mounting apparatus for mounting a semiconductor chip on a circuit board by flip chip mounting, a fixing means for fixing the semiconductor chip to a porous sheet, and a periphery of the porous sheet.
  • Deformation means for deforming along the outer periphery of the semiconductor chip, application means for applying a solder resin composition mainly composed of solder powder, a convection additive and a resin to the circuit board or the semiconductor chip, and the circuit It includes an alignment means for aligning the semiconductor chip by holding the porous sheet on a substrate, and heating means for melting the solder powder of the resin composition.
  • FIGS. 1A to 1C are cross-sectional views showing basic process mechanisms of a flip chip mounting method according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a flip chip mounting body in Embodiment 1 of the present invention.
  • 3A to 3E are cross-sectional views showing a flip chip mounting body and a flip chip mounting method according to Embodiment 1 of the present invention.
  • FIGS. 4A to 4D are schematic process cross-sectional views for explaining a flip chip mounting body and a flip chip mounting method according to Embodiment 2 of the present invention.
  • FIGS. 5A to 5D are schematic process cross-sectional views illustrating a flip chip mounting body and a flip chip mounting method in Embodiment 3 of the present invention.
  • 6A to 6D are schematic process cross-sectional views illustrating a flip chip mounting body and a flip chip mounting method in Embodiment 4 of the present invention.
  • connection terminal of the circuit board and the electrode terminal of the semiconductor chip are electrically connected by the solder layer.
  • This solder layer is formed by assembling solder particles into a solder joint.
  • This solder layer heats a solder resin paste containing solder particles, a resin and a convection additive to cause the convection additive to boil to generate convection in the resin, collect the solder particles, and connect terminals and electrodes. It is formed by connecting the terminals. In other words, the convection additive in the paste is boiled by heating, and this boiling is accompanied by the boiling. Solder particles gather.
  • solder particles self-assemble into the highly wettable connection terminals and electrode terminals, and can be formed in the solder layer.
  • a box-shaped porous sheet that is bent to the electrode terminal formation surface side at the outer periphery of the semiconductor chip and is in contact with the circuit board is provided. This porous sheet allows the gasified convective additive to escape to the outside when the solder particles are gathered between the connection terminals of the circuit board and the electrode terminals of the semiconductor chip to form a solder layer. Used to maintain the gap and position between the connection terminal and the electrode of the semiconductor chip.
  • the porous sheet may be a box shape that covers the semiconductor chip and has a ridge with a peripheral edge protruding around the periphery of the opening.
  • the porous sheet may have a hole communicating with the front and back.
  • the porous sheet may be a gas-permeable material made of thermoplastic resin, thermosetting resin, non-woven fabric, or foam metal.
  • the pores of the porous sheet may be closed with resin.
  • the portion in contact with the circuit board around the porous sheet may be bonded or sealed with resin.
  • a process force that deforms the porous sheet may be a process that involves heating.
  • the porous chip is processed into a box shape so as to cover the semiconductor chip, and the peripheral edge side of the opening of the box-shaped porous sheet is in contact with the circuit board, so that the semiconductor The chip and the circuit board may be arranged with a predetermined gap.
  • the porous sheet may be processed into a box shape that covers the semiconductor chip and has a ridge with a peripheral edge protruding around the periphery of the opening.
  • the gap between the electrode terminal of the semiconductor chip and the connection terminal of the circuit board can be maintained at an optimum distance. Therefore, the wire terminal is disconnected with high resistance by uniform bonding between the electrode terminal and the connection terminal. It is possible to improve the yield that is unlikely to occur.
  • the porous sheet may have a hole communicating with the front and back.
  • the porous sheet may be a gas-permeable material made of thermoplastic resin, thermosetting resin, non-woven fabric, or foam metal.
  • the resin contained in the resin composition penetrates into the porous sheet by heating the circuit board, closes the pores of the porous sheet, and cures after the heating of the circuit board is completed. It may be reduced or prevented.
  • the portion in contact with the circuit board around the porous sheet may be bonded or sealed with the resin contained in the resin composition.
  • an electrode may be provided so as to surround the connection terminal of the circuit board.
  • the electrodes provided so as to surround the connection terminals of the circuit board are formed so as to be positioned inside the porous sheet processed into a box shape, and pseudo bumps are formed by the heating process of the circuit board. May be.
  • the electrodes on which the pseudo bumps are formed by the heating process may prevent the passage of the solder powder in the resin composition applied between the semiconductor chips of the circuit board and allow the resin to pass therethrough.
  • the scattering of the solder powder in the resin composition applied between the circuit board and the semiconductor chip or the outflow to the outside can be prevented by the electrodes on which the pseudo bumps are formed.
  • the reliability and yield can be improved by preventing contact or short-circuiting between the adjacent semiconductor chips due to scattered solder powder.
  • the flip chip mounting apparatus of the present invention flips a semiconductor chip onto a circuit board.
  • Flip chip mounting apparatus for mounting a semiconductor chip fixing means for fixing the semiconductor chip to the porous sheet, deformation means for deforming the periphery of the porous sheet along the outer periphery of the semiconductor chip, solder powder, convection additive and resin
  • the main component means 80 mass% or more, preferably 90 mass% or more.
  • the melting point of the solder particles is preferably in the range of 100 ° C or more and 300 ° C or less.
  • the average particle size of the solder particles is preferably in the range of 1 to 50 zm.
  • the temperature at which the solder resin paste is heated is preferably equal to or higher than the melting point of the solder.
  • the solder resin paste is composed of a resin, solder particles, and a convection additive that boils when the resin is heated.
  • a thermosetting resin for example, epoxy resin
  • Pb-free solder particles are used as solder particles.
  • a solvent for example, an organic solvent
  • isopropyl alcohol (boiling point 82.4 ° C)
  • butyl acetate (boiling point 125 to 126 ° C)
  • butyl carbitol Etthylene glycol monobutyl ether, boiling point 201.9 ° C
  • ethylene glycol (boiling point 197.6 ° C)
  • the content of the convection additive in the resin is not particularly limited, but it is preferably contained in the resin at a ratio of 0.:! To 20% by weight.
  • convection of a convective additive means convection as a form of motion, and the kinetic energy boiling into the solder particles dispersed in the resin is caused by the motion of the convective additive boiling in the resin.
  • the movement may be any form as long as the movement gives the action of promoting the movement of the solder particles.
  • a convective additive that generates a gas a gas such as H, C, N, etc.
  • heating the resin can be used in addition to the one that boils itself and generates convection. Examples of this include compounds containing water of crystallization, The compound which decomposes
  • Solder particles can be selected and used. For example, the power shown in Table 1 can be listed. The materials shown in Table 1 as an example can be used alone or in appropriate combination. If a material having a melting point of solder particles lower than the curing temperature of the thermosetting resin is used, the resin flows and self-assembles, and then the resin is further heated to be cured, and electrical connection and sealing with the resin are performed. It is preferable at the point which can be performed.
  • the preferred melting point of the solder particles is 100 to 300 ° C, more preferably 139 to 240 ° C as shown in Table 1. If the melting point is less than 100 ° C, there is a tendency for problems in durability. When the melting point exceeds 300 ° C, the selection of the resin becomes difficult.
  • the preferred average particle size of the solder particles is in the range of 1 to 30 / im, and more preferably in the range of 5 to 20 / im.
  • the average particle size can be measured with a commercially available particle size distribution meter. For example, it can be measured using a Horiba laser diffraction particle size measuring device (LA920), a Shimadzu laser diffraction particle size measuring device (SALD2100), or the like.
  • resins include epoxy resins, phenol resins, silicone resins, diallyl phthalate resins, furan resins, melamine resins, and other thermosetting resins, polyester elastomers, fluororesins, polyimide resins, polyamide resins.
  • Thermoplastic resin such as amide resin, or light (ultraviolet) curable resin, or a combination of them Combined materials can be used.
  • the solder particles and the resin are preferably used after being uniformly mixed.
  • the solder particles are 20% by volume and the epoxy resin is 80% by volume.
  • the solder particles may be in a paste form while maintaining a dispersed state, or a resin formed in a sheet form may be used.
  • solder particles for example, lead-free solder alloy particles having a melting point of 200 to 250 ° C can be used.
  • the resin is a thermosetting resin, it is preferable that the curing temperature of the resin is higher than the melting point of the solder. In this way, the resin can be cured during the process of forming the electrical connection body or forming the metal bump, and the work process can be shortened.
  • the flip chip mounting body and the mounting method thereof of the present invention a mounting method in which the semiconductor chip and the circuit board are securely connected to each other can be achieved, and the circuit board has a long lifetime due to improved weather resistance against humidity and the like Flip-chip mounting body with high performance and reliability can be realized. Furthermore, since the bonding state between the electrode terminals and the connection terminals can be made uniform, the yield is high and the production efficiency is also improved.
  • FIGS. 1A to 1C are diagrams showing an example basic process mechanism of the present invention.
  • a resin composition 15 containing solder powder 12, a convection additive 13 and a resin 14 is supplied onto a circuit board 10 on which a plurality of connection terminals 11 are formed.
  • the circuit board 10 and the semiconductor chip 20 are brought into contact with each other with the resin composition 15 supplied between the circuit board 10 and the semiconductor chip 20 interposed therebetween.
  • the semiconductor chip 20 having the plurality of electrode terminals 21 is arranged to face the circuit board 10 having the plurality of connection terminals 11.
  • the circuit board 10 is heated to melt the resin composition 15.
  • the heating temperature of the circuit board 10 is higher than the melting point of the solder powder 12.
  • the melted solder powder 12 is bonded to each other in the melted resin composition 15 and self-assembled between the connection terminal 11 and the electrode terminal 21 having high wettability as shown in FIG. Form.
  • the semiconductor chip 20 is fixed to the circuit board 10 by curing the resin 14.
  • the resin composition 15 containing the solder powder 12 further contains a convection additive 13 that boils at a temperature at which the solder powder 12 melts. That is, the convective additive 13 contained in the resin composition 15 boils at the temperature at which the solder powder 12 is melted. Then, the boiling convection additive 13 convects the resin composition 14, thereby promoting the movement of the molten solder powder 12 floating in the resin composition 14.
  • the uniformly grown molten solder powder self-assembles between the connection terminals 11 of the circuit board 10 with high wettability and the electrode terminals 21 of the semiconductor chip 20, thereby connecting the connection terminals 11 and the electrode terminals. An electrical connection is made between this and 21 via a uniform and fine solder joined body 22.
  • the above method is intended to add a means for forcibly moving the molten solder powder by further including a convection additive in the resin composition containing the solder powder.
  • a convection additive in the resin composition containing the solder powder.
  • the present invention realizes a novel flip chip mounting method that is more reliable and highly reliable.
  • it is possible to produce a flip-chip mounted circuit board with a very high yield.
  • FIG. 2 is a cross-sectional view of the flip chip mounting body according to the first embodiment of the present invention.
  • a flip chip mounting body 200 in Embodiment 1 of the present invention includes a semiconductor chip 206 having a plurality of electrode terminals 207 arranged to face a plurality of connection terminals 211 formed on a circuit board 213.
  • the porous sheet 205 force provided on the opposite side of the formation surface of the electrode terminal 207 of the semiconductor chip 206 is bent into a box shape 209 on the formation surface side of the electrode terminal 207 at the outer periphery of the semiconductor chip 206, and the semiconductor chip
  • the end surface of the box shape 209 is in contact with the circuit board 213.
  • FIG. 3A_E is a schematic process cross-sectional view illustrating the flip chip mounting body and the flip chip mounting method according to the first embodiment of the present invention.
  • the upper mold 201 has an intake passage composed of an exhaust pipe 204 and a small hole.
  • the porous sheet 205 is made of, for example, a thermosetting resin or a thermoplastic resin that does not dissolve in a solvent, and has a hole that allows gas to pass through on the front and back sides.
  • a material having a microporous material such as PET (polyethylene terephthalate) or PTFE (polytetrafluoroethylene) can be used.
  • the material of the porous sheet 205 may be any material other than resin, such as non-woven fabric and foam metal.
  • a semiconductor chip 206 having a plurality of electrode terminals 2007 on the lower surface of the semiconductor chip 206 is bonded to the porous sheet 205.
  • the porous sheet 20 5 to which the semiconductor chip 206 is attached is placed between the upper mold 201 and the lower mold 208 and pressed to thereby form the porous sheet 20.
  • the porous sheet 20 5 to which the semiconductor chip 206 is attached is placed between the upper mold 201 and the lower mold 208 and pressed to thereby form the porous sheet 20.
  • the end portion of 5 is bent along the periphery (outer periphery) of the semiconductor chip 206 to be deformed into a box shape 209.
  • the upper mold 201 and the lower mold 208 are heated to an appropriate temperature for deformation (for example, 120 ° C in the case of PET), the shape of the porous sheet 205 can be further easily deformed. Masle.
  • the lower mold 208 is extracted, and the porous sheet 205 and the semiconductor chip 206 are sucked and moved to the position of the circuit board 213 on which the upper mold 201 is mounted.
  • the connection terminal 211 formed on the surface of the circuit board 213 and the electrode terminal 207 of the semiconductor chip 206 are aligned by image recognition using a camera or the like.
  • solder powder, convection additive and And a resin composition 212 containing a resin is applied by an application means such as a dispenser.
  • an electrode 210 for forming a pseudo bump for preventing, for example, scattering of solder powder is provided around the connection terminal 211 of the circuit board 213 so as not to be short-circuited.
  • the electrode 210 for forming the pseudo bump is provided on the circuit board 213 within the range surrounded by the box shape 209 of the porous sheet 205.
  • the semiconductor chip 206 and the circuit board 213 are brought into contact with each other with the resin composition 212 interposed therebetween.
  • the electrode terminal 207 of the semiconductor chip 206 and the connection terminal 211 of the circuit board 213 are opposed to each other by a box shape 209 of the porous sheet 205 at a predetermined interval.
  • the predetermined interval is such that at least the electrode terminal of the semiconductor chip and the connection terminal of the circuit board do not contact each other, and the molten solder powder can enter.
  • heating is performed by a heating means such as a heater to a temperature at which the solder powder is melted at about 220 ° C to 250 ° C.
  • solder powder (not shown) is boiled or evaporated to gasify, and solder powder (not shown) becomes melted powder. Then, the molten solder powder in the resin composition 212 is moved by convection in the process of passing through the pores of the porous sheet 205 bent into the box shape 209 and exiting from the exhaust pipe 204. .
  • the moved molten solder powder self-assembles between the electrode terminals 207 of the semiconductor chip 206 and the connection terminals 211 of the circuit board 213, which are arranged facing each other and have good wettability, and grows. .
  • the solder resin paste contains 85 parts by volume of bisphenol F-type epoxy resin (Epicoat 806 manufactured by Japan Epoxy Resin Co., Ltd., containing a curing agent) and a particle size of 10 to 25 ⁇ m. 15 parts by volume of SnAgCu powder (average particle size 17 ⁇ m) and 3 parts by weight of isopropyl alcohol as a convective additive were uniformly mixed.
  • This solder resin paste was injected between the circuit board 213 and the semiconductor chip surface 206 using a dispenser, heated from room temperature (25 ° C.) to 250 ° C. and held for 30 seconds. After cooling and observing the cross section, the state of Fig. 3E was confirmed.
  • a porous PTFE membrane with a thickness of about 30 ⁇ m was used as the porous sheet. That is, as shown in FIG. 3E, a solder layer 215 that electrically connects the electrode terminal 207 and the connection terminal 211 is formed, and the flip die mounting body 250 is manufactured by removing the upper mold 201. Also, the molten solder powder grows by self-assembly on the pseudo bump forming electrode 210 to form the pseudo bump 214. By forming the pseudo bump 214, the molten solder powder that has not been used for forming the solder layer 215 is captured on the electrode 210 for forming the pseudo bump, and is prevented from flowing out to the outside.
  • the electrode 210 for forming pseudo bumps has a configuration in which the electrode 210 which is not necessarily provided is not provided when the solder powder does not scatter or when the problem does not occur even if the scatter is shown in FIG. Chip mounting body 200 is obtained.
  • the resin 217 in the resin composition 212 can protrude slightly outside in the process of forming the pseudo bump 214. Therefore, after the gasified convective additive has almost escaped from the exhaust pipe 204, the resin whose viscosity has been temporarily reduced by heating penetrates into the pores of the porous sheet 205 by capillarity and supports the pores. . As a result, the resin 217 that has penetrated into the pores in the porous sheet 205 closes the pores in the porous sheet 205 after curing, and prevents intrusion of humidity and the like from the outside.
  • the cured resin 217 fixes the semiconductor chip 206 and the circuit board 213, and at the peripheral edge of the porous sheet 205 bent into the box shape 209 by the resin 217 protruding from the pseudo bump 214.
  • the part and the circuit board 213 are bonded and fixed.
  • connection between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip can be reliably performed by the self-assembled solder layer.
  • the distance between the circuit board and the semiconductor chip can be kept constant and uniform by the porous sheet deformed into a box shape.
  • the porous sheet has a structure in which moisture and the like do not easily pass through in the end, the weather resistance of the semiconductor chip is improved, and the reliability can be improved and the long-term use can be achieved. Play.
  • 4A to 4D are schematic process diagrams illustrating the flip chip mounting body and the flip chip mounting method according to the second embodiment of the present invention.
  • 4A to 4D the same components as those in FIG. 3E are denoted by the same reference numerals, and description thereof is omitted.
  • flip-chip mounting body 300 in the second embodiment of the present invention differs from flip-chip mounting body 250 in the first embodiment in its mounting method, and the other configurations are the same. It is.
  • connection terminal 211 on the circuit board 213 and the electrode terminal 207 of the semiconductor chip 206 are arranged in advance to face each other. Then, between the semiconductor chip 206 and the circuit board 213, a paste-like solder powder, a convection additive, and a resin composition 212 mainly composed of a resin are applied and sandwiched by, for example, a dispenser. Yes. Further, a porous sheet 205 is bonded to the semiconductor chip 206 in alignment with the semiconductor chip 206.
  • the mold 220 is lowered from the top so as to draw the semiconductor chip 206.
  • the mold 220 is preferably heated to facilitate the deformation of the porous sheet 205.
  • a porous sheet 205 is attached to a semiconductor chip by a mold 220.
  • the semiconductor chip 206 is deformed into a box shape 209 along the outer periphery of 206. Note that it is preferable that the semiconductor chip 206 be deformed at a peripheral position slightly larger than the outer periphery of the semiconductor chip 206 so that the semiconductor chip 206 is not damaged.
  • the porous sheet 205 and the semiconductor chip 206 are drawn into the mold 220 by the suction action by the intake pipe 220 through the intake passage 203. Thereby, the porous sheet 205 is deformed into the shape of the mold 220.
  • the mold 220 is brought into contact with the surface of the circuit board 213, so that the distance between the semiconductor chip 206 and the circuit board 213 is kept constant. Note that this distance is such that at least the electrode terminals of the semiconductor chip and the connection terminals of the circuit board do not contact each other, and the molten solder powder can enter.
  • Heating means such as a heater (not shown) is heated to a temperature at which, for example, the solder powder is melted and the convective additive is boiled or evaporated to form gas 216, for example, 220 ° C to 250 ° C.
  • the molten solder powder in the resin composition 212 is moved by convection.
  • the moved molten solder powder self-assembles between the electrode terminals 207 of the semiconductor chip 206 and the connection terminals 211 of the circuit board 213, which are arranged facing each other and have good wettability, and grows. .
  • the solder layer 215 that electrically connects the electrode terminal 207 and the connection terminal 211 is formed, and the flip chip mounting body 300 is manufactured by removing the mold 220.
  • . 217 is a resin.
  • the molten solder powder self-assembles and grows on the pseudo bump forming electrode 210 to form the pseudo bump 214.
  • the molten solder powder not used for forming the solder layer 215 becomes the electrode 21 for forming the pseudo bump.
  • the electrode 210 for forming the pseudo bump does not necessarily have to be provided if the solder powder does not scatter or does not cause a problem even if it scatters.
  • porous sheet is a thermoplastic resin, a thermosetting resin, or a non-woven fabric
  • flip chip mounting can be performed at a very low cost and with high productivity.
  • 5A_D are schematic process diagrams illustrating the flip chip mounting body and the flip chip mounting method according to Embodiment 3 of the present invention.
  • 5A to 5D the same components as those in FIGS. 3A to 3E are denoted by the same reference numerals, and the description thereof is omitted.
  • flip-chip mounting body 400 in Embodiment 3 of the present invention is different from flip-chip mounting body 250 in Embodiment 1 in that it has a flange 401 on porous sheet 205 and its mounting method. The other configurations are the same.
  • the porous sheet 205 is deformed in advance into a box shape having a flange 401 by the upper mold 201 and the lower mold 208.
  • the force described in the example in which the box-shaped end of the porous sheet 205 is bent to provide the flange 401 is not limited to this.
  • the semiconductor chip is not bonded to the porous sheet 205 in the deformation of the box shape, conditions such as pressurization and heating that do not require consideration of the reliability of the semiconductor chip are not limited. Therefore, in particular, the third embodiment of the present invention is effective when the porous sheet 205 is a material that is not easily deformed by heat, such as foam metal.
  • a magnetic material such as nickel metal or iron as the foam metal, it is possible to obtain a shielding effect that prevents the generation of noise from the mounted semiconductor chip or prevents external noise.
  • the upper mold 201 is previously connected to the electrode terminals 207 of the semiconductor chip 206 and the circuit board 213. It is moved to a position where it is placed opposite to 211. At that time, between the semiconductor chip 206 and the circuit board 213, a slurry-like solder powder, a convection additive, and a resin composition 212 mainly composed of a resin are applied and sandwiched by, for example, a dispenser. Yes.
  • the slurry-like resin composition 212 is supplied in a slightly excessive amount so as to spread slightly outward when the box-shaped porous sheet 205 having the flange 401 is pressed through the semiconductor chip 206. It is preferable. As a result, as shown in FIG. 5C, the slurry-like resin composition 212 fills the inside of the box-shaped porous sheet 205 having the ridges 401 when the porous sheet 205 is pressed through the semiconductor chip 206. At this time, the semiconductor chip 206 is attracted to the porous sheet 205 through the pores of the porous sheet 205.
  • the semiconductor chip 206 and the circuit board 213 face each other at a predetermined interval by the box shape 209 of the porous sheet 205 having the flange 401.
  • the predetermined interval is at least so that the electrode terminals of the semiconductor chip and the connection terminals of the circuit board do not contact each other.
  • the molten solder powder can penetrate.
  • the solder powder is melted by the heating means such as the heater 402 from the lower side of the upper mold 201 or the circuit board 213, and the convective additive is boiled or Heat to a temperature at which it evaporates to gas 216, for example 220 ° C to 250 ° C.
  • solder powder (not shown) boils or evaporates to form gas 216, and solder powder (not shown) becomes molten solder powder. Then, the gas 216 passes through the pores of the porous sheet 205 bent into a box shape having the flange 401 and exits from the exhaust pipe 204, and in the process of melting, the molten solder in the resin composition 212 is discharged. The powder is moved by convection.
  • the moved molten solder powder self-assembles between the electrode terminals 207 of the semiconductor chip 206 and the connection terminals 211 of the circuit board 213, which are arranged facing each other and have good wettability, and grows. .
  • the solder layer 215 that electrically connects the electrode terminal 207 and the connection terminal 211 is formed, and the flip chip mounting body 400 that is flip chip mounted by removing the upper mold 201 is formed.
  • Produced. 217 is a resin.
  • the molten solder powder is captured by the flange 401 of the box-shaped porous sheet 205 and cannot be scattered outside.
  • the resin whose viscosity has been temporarily reduced by heating penetrates into the pores of the porous sheet 205 by capillary action and becomes empty. Fill the hole.
  • the resin that has permeated into the pores in the porous sheet 205 closes the pores in the porous sheet 205 after curing, and prevents intrusion of humidity and the like from the outside.
  • the resin in the cured resin composition fixes the semiconductor chip 206 and the circuit board 213, and part of the resin enters the portion 401 of the box-shaped porous sheet 205.
  • the porous sheet 205 and the circuit board 213 are bonded and fixed. That is, after the resin is cooled and completely cured, the semiconductor chip 206, the circuit board 213, and the box-shaped porous sheet 205 are completely fixed to each other by the action of the resin.
  • FIG. 5 a box-shaped porous sheet having substantially the same shape as the outer periphery of the semiconductor chip has been described, but the present invention is not limited to this.
  • the semiconductor chip Larger than the outer shape, even a box-shaped porous sheet.
  • the solder powder is formed by the wrinkles formed around the box-shaped porous sheet. And flow of resin can be prevented. Further, since the bonding area between the circuit board and the circuit board can be increased by the wrinkles as compared with the case without wrinkles, the bonding between the circuit board and the porous sheet is strengthened, and the reliability against deformation and the like is further increased.
  • 6A_D are schematic process diagrams illustrating the flip chip mounting body and the flip chip mounting method according to Embodiment 4 of the present invention.
  • 6A to 6D the same components as those in FIGS. 3A to 3E are denoted by the same reference numerals, and description thereof is omitted.
  • flip chip mounting body 500 in the fourth embodiment of the present invention is different from flip chip mounting body 400 in the third embodiment in the mounting method, and the other configurations are the same. It is.
  • the step of deforming porous sheet 205 is omitted because it is the same as FIG. 5A showing the step of the third embodiment.
  • the semiconductor chip 206 is vacuum-adsorbed on the inner surface of the porous sheet 205 through the pores of the porous sheet 205 in advance.
  • a resin composition 212 containing paste-like solder powder, a convective additive and a resin as main components is applied to the lower surface of the semiconductor chip 206 by a coating means using, for example, a dispenser. Is done.
  • the application of the resin composition 212 may be performed on the circuit board 213.
  • the upper mold 201 is lowered while aligning the connection terminal 211 of the circuit board 213 and the electrode terminal 207 of the semiconductor chip 206.
  • the semiconductor chip 206, the circuit board 213, and the force S are arranged in the porous sheet 205.
  • the electrode terminal 207 of the semiconductor chip 206 and the connection terminal 211 of the circuit board 213 are aligned so as to face each other at a predetermined interval.
  • the predetermined interval is at least that the electrode terminal of the semiconductor chip and the connection terminal of the circuit board do not contact each other The molten solder powder can penetrate.
  • the solder powder is melted and the convective additive is boiled or evaporated from the lower side of the upper mold 201 or the circuit board 213 by heating means such as the heater 402, for example.
  • the gas is heated to a temperature of 216, for example, 220 ° C to 250 ° C.
  • solder powder (not shown) boils or evaporates to form gas 216, and solder powder (not shown) becomes molten solder powder. Then, the gas 216 passes through the pores of the porous sheet 205 bent into a box shape having the flange 401 and exits from the exhaust pipe 204, and in the process of melting, the molten solder in the resin composition 212 is discharged. The powder is moved by convection.
  • the moved molten solder powder self-assembles between the electrode terminals 207 of the semiconductor chip 206 and the connection terminals 211 of the circuit board 213, which are arranged facing each other and have good wettability, and grows. .
  • a solder layer 215 that electrically connects the electrode terminal 207 and the connection terminal 211 is formed, and a flip chip mounting body 500 that is flip chip mounted by removing the upper mold 201 is produced.
  • Is done. 217 is a resin.
  • the same effects as those of the respective embodiments can be obtained, and the porous sheet 205 and the semiconductor chip 206 can be compared with the third embodiment. Since it is transported as a single unit, stable transport with less air leakage during vacuum suction can be realized.
  • the present invention has been described above with reference to the embodiments, the description can be variously modified without being limited.
  • a resin containing solder powder and a convection additive the force described with a thermosetting resin as an example. If the porous sheet is transparent to light, for example, the fluidity is higher than the melting temperature of the solder powder. You may use the photocurable resin which has these, and these combination type resin.
  • the box shape of the porous sheet has been described as being bent at a right angle.
  • the present invention is not limited to this.
  • a taper shape may be sufficient. This As a result, the gas force generated by boiling of the convection additive, etc. can be expanded, and the area of the porous sheet that escapes due to the pores of the porous sheet can be enlarged, so that the curing temperature and time can be easily adjusted.
  • the resin in the resin composition includes epoxy resin, unsaturated polyester resin, polybutadiene resin, polyimide resin, polyamide resin, and cyanate resin. It is also possible to use a resin as a main material.
  • flux as a convective additive
  • Medium boiling solvents or high boiling solvents such as isobutyl alcohol, xylene, isopentyl alcohol, butyl acetate, tetrachloroethylene, methyl isobutyl ketone, ethinorecanole bitonole, butyl carbitol, ethylene glycol, etc. it can.
  • the present invention can be applied to flip chip mounting of next-generation semiconductor chips that have a narrow pitch, and is useful in fields where flip chip mounting with excellent productivity and reliability is required.

Abstract

　本発明のフリップチップ実装体は、複数の接続端子(211)を有する回路基板(213)と、接続端子(211)と対向して配置される複数の電極端子(207)を有する半導体チップ(206)と、半導体チップ(206)の電極端子(207)の形成面の反対側に設けられ、半導体チップ(206)の外周辺で電極端子(207)の形成面側に折り曲げられて、回路基板(213)に当接された箱形状のポーラスシート(205)とを含み、回路基板(213)の接続端子(211)と半導体チップ(206)の電極端子(207)とがはんだ層(215)で電気的に接続されるとともに、回路基板(213)と半導体チップ(206)が樹脂(217)で固定されている。これにより、半導体チップを回路基板に実装することが可能な、生産性及び信頼性に優れたフリップチップ実装体とその実装方法及びその実装装置を提供する。

Description

明 細 書
フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装 置
技術分野
[0001] 本発明は、半導体チップを回路基板に搭載するフリップチップ実装方法に関し、特 に、狭ピッチ化された半導体チップにも対応可能な、生産性が高ぐかつ接続の信頼 性に優れたフリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装 置に関する。
背景技術
[0002] 近年、電子機器に使用される半導体集積回路 (以下、「半導体」と記す)チップの高 密度、高集積化に伴い、半導体チップの電極端子の多ピン、狭ピッチ化が急速に進 んでいる。これら半導体チップの回路基板への実装には、配線遅延を少なくするた めに、フリップチップ実装が広く用いられている。
[0003] また、フリップチップ実装においては、半導体チップの電極端子上にはんだバンプ を形成し、そのはんだバンプと回路基板上に形成された接続端子とがー括に接合す ることが一般である。
[0004] しかし、電極端子数が 5000を超えるような次世代半導体チップを回路基板に実装 するためには、 100 μ m以下の狭ピッチに対応したはんだバンプを形成する必要が あり、現在のはんだバンプ形成技術では、それに対応することが難しい。
[0005] また、電極端子数に応じた多数のはんだバンプを形成する必要があるので、低コス ト化をはかるためには、チップ当たりの搭載タクトの短縮による高い生産性も要求され る。
[0006] 同様に、半導体チップは、電極端子の増大に対応するために、電極端子がペリフエ ラル配置からエリア配置に変化してレ、る。
[0007] また、高密度化、高集積化の要求から、半導体プロセスが 90nmから 65nm、 45η mへと進展していくことが予想される。その結果、配線の微細化がさらに進むため、ェ リア配置の電極端子上のはんだバンプの形成や半導体チップのフリップチップ実装 そのものが困難となっている。
[0008] そのため、今後の半導体プロセスの進展による薄型 ·高密度化に適用できるフリツ プチップ実装方法が要望されてレ、る。
[0009] 従来、はんだバンプの形成技術としては、メツキ法やスクリーン印刷法などが開発さ れている。しかし、メツキ法は、狭ピッチには適するものの、工程が複雑になるなど生 産性に問題がある。また、スクリーン印刷法は、生産性には優れている力 マスクを用 レ、る点で、狭ピッチ化には適してレヽなレ、。
[0010] このような状況の中、最近では、半導体チップや回路基板の電極端子の上に、はん だバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細 なはんだバンプの形成に適しているだけでなぐはんだバンプを一括に形成できるた め、生産性に優れ、次世代半導体チップの回路基板への実装に適応可能な技術と して注目されている。
[0011] その一つに、ソルダーペースト法と呼ばれる技術がある。この技術は、はんだ粉とフ ラックスの混合物によるソルダーペーストを、表面に電極端子が形成された回路基板 上にベタ塗りし、回路基板を加熱することによって、はんだ粉を溶融させ、濡れ性の 高い電極端子上に選択的にはんだバンプを形成させるものである（例えば、特許文 献 1参照)。
[0012] また、スーパーソルダ一法と呼ばれる技術がある。この技術は、有機酸鉛塩と金属 錫を主要成分とするペースト状組成物 (ィ匕学反応析出型はんだ）を、電極端子が形 成された回路基板上にベタ塗りし、回路基板を加熱することによって、 Pbと Snの置換 反応を起こさせ、 Pb/Snの合金を基板の電極端子上に選択的に析出させるもので ある（例えば、特許文献 2参照）。
[0013] また、従来のフリップチップ実装では、はんだバンプが形成された回路基板に半導 体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィル と呼ばれる樹脂を半導体チップと回路基板の間に注入する工程を、さらに必要とする 。それにより、工程数が増加や歩留まりの低下という課題もあった。
[0014] そこで、半導体チップと回路基板の対向する電極端子間の電気的接続と、半導体 チップの回路基板への固定を同時に行う方法として、異方性導電材料を用いたフリツ プチップ実装技術が開発されている。これは、回路基板と半導体チップの間に、導電 粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬 化性樹脂を加熱することによって、半導体チップと回路基板の電極端子間の電気的 接続と、半導体チップの回路基板への固定を同時に実現する方法である（例えば、 特許文献 3参照)。
[0015] しかし、特許文献 1に示すようなソルダ一^ ^一スト法や特許文献 2に示すようなスー パーソルダ一法においては、単純にペースト状組成物を回路基板上に塗布により供 給すると、局所的な厚みや濃度のバラツキが生じ、電極端子ごとにはんだ析出量が 異なるため、均一な高さのはんだバンプが得られなレ、。また、これらの方法は、表面 に電極端子が形成された凹凸のある回路基板上に、ペースト状組成物を塗布により 供給するので、凸部となる電極端子上には、十分なはんだ量が供給できず、フリップ チップ実装において必要とされる所望のはんだバンプの高さを得ることが難しい。
[0016] また、特許文献 3に示すようなフリップチップ実装方法においては、生産性や信頼 性の面で以下に示すような解決すべき多くの課題があった。
[0017] それらは、第 1に、導電粒子を介した機械的接触により電極端子間の電気的導通を 得るため、安定した導通状態の実現が難しい。第 2に、半導体チップと回路基板の電 極端子間に存在する導電粒子の量によって間隔が一定しないため、電気的接合が 不安定である。第 3に、熱硬化性樹脂を硬化させる熱プロセスで、導電粒子が飛散し 短絡による歩留まりの低下が起きる。第 4に、半導体チップと回路基板の接合部が露 出した構造となるため、湿度などの浸入が起き、回路基板の寿命や信頼性が低下す るなどである。
特許文献 1 :特開 2000— 94179号公報
特許文献 2：特開平 1 - 157796号公報
特許文献 3 :特開 2000— 332055号公報
発明の開示
[0018] 本発明は、上記課題を解決するためになされたもので、電極端子数が 5000を超え るような次世代半導体チップを回路基板に実装することが可能な、生産性及び信頼 性に優れたフリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装 置を提供する。
[0019] 本発明のフリップチップ実装体は、複数の接続端子を有する回路基板と、前記接 続端子と対向して配置される複数の電極端子を有する半導体チップと、前記半導体 チップの前記電極端子の形成面の反対側に設けられ、前記半導体チップの外周辺 で前記電極端子の形成面側に折り曲げられて、前記回路基板に当接された箱形状 のポーラスシートとを含み、前記回路基板の前記接続端子と前記半導体チップの前 記電極端子とがはんだ層で電気的に接続されるとともに、前記回路基板と前記半導 体チップが樹脂で固定されてレ、ることを特徴とする。
[0020] 本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向さ せて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と 前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であつ て、前記半導体チップをポーラスシートに接着した後、周辺を変形させる工程と、は んだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又 は前記半導体チップに塗布する工程と、前記回路基板に前記ポーラスシートを位置 合わせして配置する工程と、前記はんだ樹脂組成物を前記はんだ粉が溶融する温 度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、前記 ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を 前記樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより 前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とする
[0021] 本発明の別のフリップチップ実装方法は、複数の接続端子を有する回路基板と対 向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端 子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法で あって、ポーラスシートを前記半導体チップを覆う箱形状に変形させる工程と、前記 半導体チップを前記ポーラスシートの箱形状の内側底部に接合する工程と、はんだ 粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前 記半導体チップに塗布する工程と、前記回路基板に前記ポーラスシートを位置合わ せして配置する工程と、前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、 前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、前記ガスが対流し 前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記樹脂組 成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端 子と前記電極端子とを電気的に接続させる工程を含むことを特徴とする。
[0022] 本発明のさらに別のフリップチップ実装方法は、複数の接続端子を有する回路基 板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の 接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装 方法であって、ポーラスシートに前記半導体チップを接着する工程と、はんだ粉と対 流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記基板又は前記半導体 チップに塗布する工程と、前記回路基板に前記ポーラスシートを位置合わせして配 置する工程と、前記ポーラスシートを変形させる工程と、前記樹脂組成物を前記はん だ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生さ せる工程と、前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融し た前記はんだ粉を前記樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成 長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含 むことを特徴とする。
[0023] 本発明のさらに別のフリップチップ実装方法は、複数の接続端子を有する回路基 板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の 接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装 方法であって、はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を 前記回路基板又は前記半導体チップに塗布する工程と、前記回路基板上に前記半 導体チップを位置合わせして配置する工程と、前記半導体チップに接着剤を塗布し 、前記半導体チップにポーラスシートを接着する工程と、前記ポーラスシートを変形さ せる工程と、
前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸 騰又は分解によりガスを発生させる工程と、前記ガスが対流し前記ポーラスシートを 通過して飛散する前に、溶融した前記はんだ粉を前記樹脂組成物中で流動させ、前 記溶融はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子 とを電気的に接続させる工程を含むことを特徴とする。
[0024] 本発明のフリップチップ実装装置は、半導体チップを回路基板にフリップチップ実 装するフリップチップ実装装置であって、前記半導体チップをポーラスシートに固定 する固定手段と、前記ポーラスシートの周辺を前記半導体チップの外周に沿って変 形させる変形手段と、はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組 成物を前記回路基板又は前記半導体チップに塗布する塗布手段と、前記回路基板 に前記ポーラスシートを保持して前記半導体チップを位置合わせする位置合わせ手 段と、前記樹脂組成物を前記はんだ粉を溶融させる加熱手段とを含むことを特徴と する。
図面の簡単な説明
[0025] [図 1]図 1A— Cは本発明の一実施例におけるフリップチップ実装方法の基本工程メ 力二ズムを示す断面図。
[図 2]図 2は本発明の実施の形態 1におけるフリップチップ実装体の断面図。
[図 3]図 3A— Eは本発明の実施の形態 1におけるフリップチップ実装体とフリップチッ プ実装方法を示すェ断面図。
[図 4]図 4A_Dは本発明の実施の形態 2におけるフリップチップ実装体とフリップチッ プ実装方法を説明する概略工程断面図。
[図 5]図 5A_Dは本発明の実施の形態 3におけるフリップチップ実装体とフリップチッ プ実装方法を説明する概略工程断面図。
[図 6]図 6A_Dは本発明の実施の形態 4におけるフリップチップ実装体とフリップチッ プ実装方法を説明する概略工程断面図。
発明を実施するための最良の形態
[0026] 本発明の実装体は、回路基板の接続端子と半導体チップの電極端子とがはんだ 層で電気的に接続されている。このはんだ層は、はんだ粒子が集合して半田接合体 に形成されたものである。このはんだ層は、はんだ粒子と樹脂と対流添加剤を含むは んだ樹脂ペーストを加熱することにより、対流添加剤を沸騰させて樹脂に対流を発生 させ、はんだ粒子を集合させ、接続端子と電極端子との間を連結させて形成する。す なわち、加熱により、ペースト中の対流添加剤は沸騰が起こり、この沸騰に随伴して はんだ粒子が集合する。このときはんだ粒子も溶融させておくとはんだ粒子が濡れ性 の高い接続端子と電極端子に自己集合し、はんだ層に形成できる。半導体チップの 電極端子の形成面の反対側には、半導体チップの外周辺で電極端子の形成面側に 折り曲げられ、回路基板に当接された箱形状のポーラスシートを設ける。このポーラ スシートは、回路基板の接続端子と半導体チップの電極端子との間をはんだ粒子を 集合させてはんだ層を形成する際に、ガス化した対流添加剤を外部に逃がすため、 および回路基板の接続端子と半導体チップの電極間のギャップや位置を保持するた めに使用する。
[0027] 前記ポーラスシートは、半導体チップを覆い、その開口周辺に周端辺が突き出した 鍔を有する箱形状であってもよレ、。
[0028] さらに、ポーラスシートは、表裏へ連絡する空孔を有してもよい。
[0029] さらに、ポーラスシートは、熱可塑樹脂、熱硬化樹脂、不織布、発泡金属からなる通 気可能な材料であってもよい。
[0030] さらに、ポーラスシートの空孔は樹脂により閉止されていてもよい。
[0031] さらに、ポーラスシート周辺の回路基板と接する部分は樹脂によって、接合又は封 止されていてもよい。
[0032] これらの構成により、接続などの信頼性や機械的な強度に優れたフリップチップ実 装体を実現できる。
[0033] 本発明方法においては、ポーラスシートを変形させる工程力 加熱を伴う工程であ つてもよい。
[0034] さらに、ポーラスシートは、その周辺を変形させる工程において、半導体チップを覆 つて箱形状に加工され、箱形状のポーラスシートの開口周端辺が、回路基板に接す ることにより、半導体チップと回路基板とを所定の間隙で配置してもよい。
[0035] さらに、ポーラスシートは、半導体チップを覆い、その開口周辺に周端辺が突き出し た鍔を有する箱形状に加工されてもよい。
[0036] これらの方法により、半導体チップの電極端子と回路基板の接続端子との間隙を最 適な距離に保てるため、電極端子と接続端子間との均一な接合により、断線ゃ高抵 抗接合などが生じ難ぐ歩留まりを向上させることができる。 [0037] さらに、ポーラスシートは、表裏へ連絡する空孔を有してもよい。
[0038] さらに、ポーラスシートは、熱可塑樹脂、熱硬化樹脂、不織布、発泡金属からなる通 気可能な材料であってもよい。
[0039] さらに、樹脂組成物中に含有する樹脂は回路基板の加熱によってポーラスシートに 浸透し、ポーラスシートの空孔を閉止し、回路基板の加熱完了後に硬化することによ り、通湿性が低減又は防止されてもよい。
[0040] さらに、樹脂組成物中に含有する樹脂によって、ポーラスシート周辺の回路基板と 接する部分が接合又は封止されてもよレ、。
[0041] これらの方法により、半導体チップの湿度や水分などによる劣化を低減することが でき、信頼性や寿命を向上させることができる。また、半導体チップの接合を確実に できるため、耐振動性ゃ耐衝撃性に優れた回路基板を実現できる。
[0042] さらに、回路基板の接続端子を囲うように電極が設けられていてもよい。
[0043] さらに、回路基板の接続端子を囲うように設けられた電極は、箱形状に加工された ポーラスシートの内側に位置するように形成され、回路基板の加熱工程により、擬似 バンプが形成されてもよい。
[0044] さらに、加熱工程によって擬似バンプが形成された電極は、回路基板の半導体チッ プ間に塗布された樹脂組成物中のはんだ粉の通過を防ぐとともに、樹脂の通過を可 能としてもよい。
[0045] これらの方法により、回路基板と半導体チップ間に塗布された樹脂組成物中のはん だ粉の飛散又は外部への流出が、擬似バンプが形成された電極により防止できる。 そして、隣接する半導体チップとの飛散したはんだ粉による接触やショートなどを防ぐ ことにより、信頼性や歩留まりの向上がはかられる。
[0046] また、擬似バンプが形成される電極に、はんだ粉が自己成長するため電極間のは んだ粉の通過が制限される、一方、樹脂の通過は可能である。そのため、樹脂組成 物中の樹脂は、適量擬似バンプが形成される電極から流れ出し、ポーラスシートの外 周端と回路基板との間に浸み込んで流出が停止する。その結果、ポーラスシートと回 路基板を浸み込んだ樹脂により確実に固着させることができる。
[0047] また、本発明のフリップチップ実装装置は、半導体チップを回路基板にフリップチッ プ実装するフリップチップ実装装置であって、半導体チップをポーラスシートに固定 する固定手段と、ポーラスシートの周辺を半導体チップの外周に沿って変形させる変 形手段と、はんだ粉と対流添加剤及び樹脂を主成分とする樹脂組成物を回路基板 又は半導体チップに塗布する塗布手段と、回路基板にポーラスシートを保持して半 導体チップを位置合わせする位置合わせ手段と、樹脂組成物のはんだ粉を溶融さ せる加熱手段とを有する。この装置により、信頼性に優れ、低コストで生産性よくフリツ プチップ実装体を作製することができる。
[0048] なお、本発明において、主成分とは 80質量％以上、好ましくは 90質量％以上をい う。
[0049] 前記において、はんだ粒子の融点は、 100°C以上 300°C以下の範囲であることが 好ましい。
[0050] また、はんだ粒子の平均粒子径は、 l〜50 z mの範囲であることが好ましい。
[0051] また、はんだ樹脂ペーストを加熱する温度は、はんだの融点以上であることが好ま しい。
[0052] はんだ樹脂ペーストは、樹脂と、はんだ粒子と、前記樹脂が加熱されたときに沸騰 する対流添加剤とから構成され、樹脂としては、熱硬化性樹脂 (例えば、エポキシ樹 脂）を用い、はんだ粒子として Pbフリーはんだ粒子を用いている。対流添加剤として は、溶剤（例えば、有機溶剤）を用いることができ、一例を挙げると、イソプロピルアル コール（沸点 82· 4°C)、酢酸ブチル（沸点 125〜126°C)、ブチルカルビトール（ジェ チレングリコールモノブチルエーテル、沸点 201. 9°C)、エチレングリコール（沸点 19 7. 6°C)等を用いることができる。対流添加剤の樹脂中での含有量に特に制限はな いが、 0. ：!〜 20重量％の割合で樹脂中に含有していることが好ましい。
[0053] また、対流添加剤の「対流」とは、運動の形態としての対流を意味し、樹脂中を沸騰 した対流添加剤が運動することによって、樹脂中に分散するはんだ粒子に運動エネ ノレギーを与え、はんだ粒子の移動を促進させる作用を与える運動であれば、どのよう な形態であっても構わない。なお、対流添加剤は、それ自体が沸騰して対流を発生 させるものの他、樹脂の加熱により気体 (H〇、 C〇、 N等の気体）を発生する対流 添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により 分解する化合物、又は発泡剤を挙げることができる。
[0054] はんだ粒子は任意のものを選択して使用できる。例えば次の表 1に示すものを挙げ ること力 Sできる。一例として挙げた表 1に示す材料は、単独でも使用できるし、適宜組 み合わせて使用することもできる。なお、はんだ粒子の融点を、熱硬化性樹脂の硬化 温度よりも低い材料を用いれば、樹脂を流動させ自己集合させた後、さらに、樹脂を 加熱して硬化させ、電気接続と樹脂による封止とを行うことができる点で好ましい。
[0055] [表 1]
Figure imgf000012_0001
[0056] はんだ粒子の好ましい融点は 100〜300°Cであり、さらに好ましくは表 1に示すよう に 139〜240°Cである。融点が 100°C未満では耐久性に問題が生ずる傾向になる。 融点が 300°Cを超えると、樹脂の選択が困難となる。
[0057] はんだ粒子の好ましい平均粒子径は l〜30 /i mの範囲であり、さらに好ましくは 5 〜20 /i mの範囲である。平均粒子径が 1 μ ΐη未満では、はんだ粒子の表面酸化で 溶融が困難となり、また電気接続体を形成するのに時間がかかりすぎる傾向となる。 平均粒子径が 30 μ ΐηを超えると、沈降により電気接続体を得るのが難しくなる。なお 、平均粒子径は市販の粒度分布計で測定できる。例えば、堀場製作所レーザ回折 粒度測定器 (LA920)、島津製作所レーザ回折粒度測定器 (SALD2100)などを用 いて測定することができる。
[0058] 次に樹脂について説明する。樹脂の代表的な例としては、エポキシ樹脂、フエノー ル樹脂、シリコーン樹脂、ジァリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬 化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、ァラミ ド樹脂等の熱可塑性樹脂、又は光 (紫外線)硬化樹脂等、あるいはそれらを組み合 わせた材料を使用することができる。
[0059] はんだ粒子と樹脂の配合割合は、体積比で導電粒子:樹脂= 50〜5 : 95〜50の 範囲が好ましぐさらに好ましくははんだ粒子：榭脂=40〜10 : 90〜60でぁる。はん だ粒子と樹脂は、均一混合した後に使用するのが好ましい。例えば、はんだ粒子は 2 0体積％、エポキシ樹脂 80体積％とし、混鍊器にて均一混合状態とし、これを使用す る。なお、はんだ粒子が分散状態を保ったままペースト状にしてもよいしシート状に形 成された樹脂を用いてもよい。
[0060] さらに本発明の好適例においては、はんだ粒子としては、例えば鉛フリーで融点 20 0〜250°Cのはんだ合金粒子を使用できる。また、樹脂が熱硬化性樹脂の場合、は んだの融点よりも樹脂の硬化温度のほうが高いことが好ましい。このようにすると、電 気的な接続体を形成したり、金属バンプを形成する工程中に樹脂を硬化でき、作業 工程が短縮できる。
[0061] 本発明のフリップチップ実装体及びその実装方法によれば、半導体チップと回路 基板との接続が確実な実装方法を可能とするとともに、湿度などに対する耐候性の 向上により回路基板の長寿命化や信頼性に優れたフリップチップ実装体が実現でき る。さらに、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く 生産効率も向上するという効果も発揮する。
[0062] 図 1A— Cは、本発明の一例基本工程のメカニズムを示す図である。まず、図 1Aに 示すように、複数の接続端子 11が形成された回路基板 10上に、はんだ粉 12、対流 添加剤 13及び樹脂 14を含有する樹脂組成物 15を供給する。
[0063] つぎに、図 1Bに示すように、回路基板 10と半導体チップ 20間に供給された樹脂組 成物 15を挟んで、回路基板 10と半導体チップ 20を当接させる。このとき、複数の電 極端子 21を有する半導体チップ 20は、複数の接続端子 11を有する回路基板 10と 対向させて配置させる。そして、この状態で、回路基板 10を加熱して、樹脂組成物 1 5を溶融させる。ここで、回路基板 10の加熱温度は、はんだ粉 12の融点よりも高い温 度で行われる。溶融したはんだ粉 12は、溶解した樹脂組成物 15中で互いに結合し 、図 1Cに示すように、濡れ性の高い接続端子 11と電極端子 21間に自己集合するこ とによって、はんだ接合体 22を形成する。 [0064] そして、樹脂 14を硬化させることにより、半導体チップ 20を回路基板 10に固定させ る。
[0065] この方法の特徴は、はんだ粉 12を含有した樹脂組成物 15に、はんだ粉 12が溶融 する温度で沸騰する対流添加剤 13をさらに含有させた点にある。すなわち、はんだ 粉 12が溶融した温度にぉレ、て、樹脂組成物 15中に含有した対流添加剤 13が沸騰 する。そして、沸騰した対流添加剤 13が樹脂組成物 14中を対流することによって、 樹脂組成物 14中を浮遊している溶融したはんだ粉 12の移動が促進される。その結 果、均一に成長した溶融はんだ粉が、濡れ性の高い回路基板 10の接続端子 11と半 導体チップ 20の電極端子 21との間に自己集合することによって、接続端子 11と電 極端子 21との間に、均一で微細なはんだ接合体 22を介して電気的に接続する。
[0066] すなわち、上記方法は、はんだ粉を含有する樹脂組成物に対流添加剤をさらに含 有させることによって、溶融したはんだ粉を強制的に移動させる手段を付加すること を意図したものである。なお、対流添加剤は、加熱によって沸騰又は蒸発する溶剤で よぐ工程終了後には、樹脂組成物中にほとんど残ることはない。
[0067] 本発明は、これと同様の技術的視点に立ち、より確実で、信頼性の高い新規なフリ ップチップ実装方法を実現するものである。そして、本発明の実施により非常に歩留 まりょくフリップチップ実装された回路基板を生産できるものである。
[0068] 以下に、本発明の実施の形態について、図面を参照しながら詳細に説明する。な お、図面は、理解を容易にするために任意に拡大して示している。
[0069] (実施の形態 1)
図 2は、本発明の実施の形態 1におけるフリップチップ実装体の断面図である。図 2 において、本発明の実施の形態 1におけるフリップチップ実装体 200は、回路基板 2 13形成された複数の接続端子 211と対向して配置された複数の電極端子 207を有 する半導体チップ 206とがはんだ層 215により電気的に接続された構成を有する。そ して、半導体チップ 206の電極端子 207の形成面の反対側に設けられたポーラスシ ート 205力 半導体チップ 206の外周辺で電極端子 207の形成面側に箱形状 209 に折り曲げられ、半導体チップ 206を覆うように形成され、箱形状 209の端面が回路 基板 213に当接されている。さらに、回路基板 213と箱形状のポーラスシート 205で 形成された空間内は、接続端子 211と電極端子 207とを電気的に接続するはんだ層 215とともに、その周囲を覆う樹脂 217により、半導体チップ 206と回路基板 213が固 定され、フリップチップ実装体 200が構成される。
[0070] 以下に、図 3A— Eを用いて、本発明の実施の形態 1におけるフリップチップ実装体 及びフリップチップ実装方法を説明する。
[0071] 図 3A_Eは、本発明の実施の形態 1におけるフリップチップ実装体及びフリツプチ ップ実装方法を説明する概略工程断面図である。
[0072] まず、図 3Aに示すように、上金型 201は、排気管 204と小さな孔からなる吸気通路
203を介して空気を排気して真空吸着を可能とする吸気管 202が設けられている。 そして、ポーラスシート 205は、例えば溶剤には溶解しない熱硬化性樹脂又は熱可 塑性樹脂からなり、表裏に気体が通過可能な空孔を有する材質のものである。例え ば、 PET (ポリエチレンテレフタレート）や PTFE (ポリテトラフルォロエチレン）などの 通気可能な微多孔質を有するものを用いることができる。なお、ポーラスシート 205の 材料としては、樹脂以外に、不織布、発泡金属などの通気可能な材料であればよい
[0073] そして、ポーラスシート 205には、半導体チップ 206の下面に複数個の電極端子 2 07を有する半導体チップ 206が接着されている。
[0074] つぎに、図 3Bに示すように、半導体チップ 206が貼り付けられたポーラスシート 20 5を、上金型 201と下金型 208との間に配置し、加圧することによりポーラスシート 20 5の端部のみを、例えば半導体チップ 206の周辺（外周）に沿って折り曲げ、箱形状 209に変形させる。このとき、変形のために適当な温度（例えば PETの場合、 120°C )に上金型 201と下金型 208を加熱すれば、ポーラスシート 205の形状の変形がさら に容易にできるため好ましレ、。
[0075] つぎに、図 3Cに示すように、下金型 208を抜き取り、ポーラスシート 205と半導体チ ップ 206を吸引した状態で上金型 201を実装する回路基板 213の位置に移動させる 。このとき、回路基板 213の表面に形成された接続端子 211と半導体チップ 206の電 極端子 207とを、カメラなどの画像認識により位置合わせする。さらに、少なくとも回 路基板 213上で半導体チップ 206が実装される位置には、はんだ粉、対流添加剤及 び樹脂を含有した樹脂組成物 212が、例えばディスペンサーなどの塗布手段により 塗布される。また、回路基板 213の接続端子 211と短絡しない周囲には、例えばは んだ粉の飛散を防ぐ擬似バンプを形成する電極 210が設けられている。そして、擬 似バンプ形成用の電極 210は、ポーラスシート 205の箱形状 209で囲まれる範囲内 の回路基板 213上に設けられている。
[0076] つぎに、図 3Dに示すように、半導体チップ 206と回路基板 213を樹脂組成物 212 を挟んで接触させる。ここで、半導体チップ 206の電極端子 207と回路基板 213の接 続端子 211とは、ポーラスシート 205の箱形状 209により所定の間隔で対向する。な お、所定の間隔は、少なくとも半導体チップの電極端子と回路基板の接続端子が接 触しない程度で、溶融はんだ粉が浸入できる程度である。
[0077] そして、少なくとも回路基板 213側から、例えば 220°C〜250°C程度ではんだ粉が 溶融する温度に、例えばヒータなどの加熱手段により加熱する。
[0078] この加熱によって、回路基板 213上に塗布された樹脂組成物 212中の対流添加剤
(図示せず）は沸騰又は蒸発してガス化するとともに、はんだ粉（図示せず）が溶融は んだ粉となる。そして、ガスが、箱形状 209に折り曲げられたポーラスシート 205の空 孔を通過して排気管 204から外部に出ていく過程で、樹脂組成物 212中の溶融はん だ粉を対流により移動させる。
[0079] さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体 チップ 206の電極端子 207と回路基板 213の接続端子 211との間に自己集合し、成 長する。
[0080] 具体的な一例を説明すると、はんだ樹脂ペーストは、ビスフエノール F型エポキシ樹 脂（ジャパンエポキシレジン社製ェピコート 806、硬化剤含む）を 85体積部、粒径が 1 0〜25 μ m (平均粒子径 17 μ m)の SnAgCu粉 15体積部、対流添加剤としてイソプ 口ピルアルコール 3重量部を均一に混合したものを使用した。このはんだ樹脂ペース トをディスペンサーを用いて回路基板 213と半導体チップ表面 206との間に注入し、 室温（25°C)から 250°Cまで昇温し、 30秒間保持した。その後冷却し、断面を観察す ると図 3Eの状態が確認できた。ポーラスシートとしては厚さ約 30 μ mの PTFEの多孔 質膜を使用した。 [0081] すなわち、図 3Eに示すように、電極端子 207と接続端子 211を電気的に接続する はんだ層 215が形成され、上金型 201を取り外すことによりフリップチップ実装体 250 が作製される。また、擬似バンプ形成用の電極 210の上にも溶融はんだ粉は、 自己 集合して成長し、擬似バンプ 214を形成する。この擬似バンプ 214が形成されること によって、はんだ層 215の形成に用いられなかった溶融はんだ粉は、擬似バンプ形 成用の電極 210上に捕捉されて、外部への流出が防止される。
[0082] なお、擬似バンプ形成用の電極 210は、はんだ粉が飛散しない場合や飛散しても 問題を発生しない場合には、必ずしも設ける必要はなぐ電極 210を設けない構成が 図 2に示すフリップチップ実装体 200となる。
[0083] 一方、樹脂組成物 212中の樹脂 217は、擬似バンプ 214の形成過程において、若 干外部へはみ出すことが可能である。そのため、ガス化した対流添加剤が排気管 20 4からほとんど抜け出た後、加熱によって一時的に粘性が低下した樹脂は、ポーラス シート 205の空孔に毛管現象によって浸透し、空孔を坦める。これにより、ポーラスシ ート 205内の空孔に浸透した樹脂 217は、硬化後にはポーラスシート 205の空孔を 閉止し、外部からの湿度などの浸入を防止する。
[0084] また、硬化後の樹脂 217は、半導体チップ 206と回路基板 213とを固定するととも に、擬似バンプ 214からはみ出た樹脂 217によって、箱形状 209に折り曲げられたポ 一ラスシート 205の周辺端部と回路基板 213とを接着し、固定させる。
[0085] 本発明の実施の形態 1によれば、回路基板の接続端子と半導体チップの電極端子 との接続が、自己集合したはんだ層により確実に行うことができる。
[0086] また、回路基板と半導体チップとの間隔が、箱形状に変形されたポーラスシートに より、一定でかつ均一に保つことができる。
[0087] 又はんだ粉の飛散が半導体チップを取り巻く擬似バンプ形成された電極によって 抑えられるため、外部へのはんだ粉の飛散による影響がなくなる。その結果、コンタク トゃ半導体チップ間の短絡などが発生しにくいなど、品質に優れた回路基板を実現 できる。
[0088] また、ポーラスシートは最終的に湿度などが通りにくい構造になるため、半導体チッ プの耐候性が向上し、信頼性の向上や長期間の使用を可能とできるなどの効果をも 奏する。
[0089] (実施の形態 2)
図 4A— Dは、本発明の実施の形態 2におけるフリップチップ実装体とフリップチップ 実装方法を説明する概略工程図である。なお、図 4A—Dにおいて、図 3— Eと同じ 構成要素については同じ符号を用レ、説明を省略する。
[0090] ここで、本発明の実施の形態 2におけるフリップチップ実装体 300は、実施の形態 1 のフリップチップ実装体 250とは、その実装方法が異なるものであり、他の構成は同 じものである。
[0091] まず、図 4Aに示すように、予め回路基板 213上の接続端子 211と半導体チップ 20 6の電極端子 207とが対向して配置されている。そして、半導体チップ 206と回路基 板 213との間には、ペースト状になったはんだ粉、対流添加剤及び樹脂を主成分と する樹脂組成物 212が、例えばディスペンサーなどで塗布され、挟み込まれている。 さらに、半導体チップ 206上には、ポーラスシート 205が半導体チップ 206と位置合 わせして接着されている。
[0092] つぎに、図 4Bに示すように、上部から金型 220が半導体チップ 206を引き込むよう に下降させる。この場合、金型 220は、ポーラスシート 205の変形を容易にするため に、加熱することが好ましい。
[0093] つぎに、図 4Cに示すように、ポーラスシート 205を、金型 220により、半導体チップ
206の外周に沿って箱形状 209に変形させる。なお、半導体チップ 206の破損を生 じないように、半導体チップ 206の外周より、若干大きい周辺位置で変形させることが 好ましい。
[0094] そして、ポーラスシート 205と半導体チップ 206は、吸気通路 203を介して吸気管 2 02による吸引作用によって、金型 220の内部に引き込まれる。それにより、ポーラス シート 205は、金型 220の形状に変形する。そして、金型 220が回路基板 213の表 面に当接することにより、半導体チップ 206と回路基板 213との間隔が一定に保たれ ている。なお、この間隔は、少なくとも半導体チップの電極端子と回路基板の接続端 子が接触しなレ、程度で、溶融はんだ粉が浸入できる程度である。
[0095] さらに、図 4Cの状態で、金型 220の加熱や回路基板 213の下面側から、例えばヒ ータ（図示せず）などの加熱手段により、例えばはんだ粉が溶融し、対流添加剤が沸 騰又は蒸発しガス 216化する温度、例えば 220°C〜250°Cに加熱する。
[0096] この加熱によって、回路基板 213上に塗布された樹脂組成物 212中の対流添加剤
(図示せず）は沸騰又は蒸発してガス 216化するとともに、はんだ粉（図示せず）が溶 融はんだ粉となる。そして、ガス 216が、箱形状 209に折り曲げられたポーラスシート
205の空孔を通過して排気管 204から外部に出ていく過程で、樹脂組成物 212中の 溶融はんだ粉を対流により移動させる。
[0097] さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体 チップ 206の電極端子 207と回路基板 213の接続端子 211との間に自己集合し、成 長する。
[0098] これにより、図 4Dに示すように、電極端子 207と接続端子 211を電気的に接続する はんだ層 215が形成され、金型 220を取り外すことにより、フリップチップ実装体 300 が作製される。 217は樹脂である。
[0099] また、擬似バンプ形成用の電極 210の上にも溶融はんだ粉は、自己集合して成長 し、擬似バンプ 214を形成する。この擬似バンプ 214が形成されることによって、はん だ層 215の形成に用いられなかった溶融はんだ粉は、擬似バンプ形成用の電極 21
0上に捕捉されて、外部への流出が防止される。
[0100] なお、擬似バンプ形成用の電極 210は、はんだ粉が飛散しない場合や飛散しても 問題を発生しなレ、場合には、必ずしも設ける必要はなレ、。
[0101] 以上述べたように、本発明の実施の形態 2によれば、実施の形態 1と同様の効果を 有するとともに、下金型を必要としない点で、簡略化した設備で生産することができる
[0102] また、ポーラスシートが熱可塑性樹脂、熱硬化性樹脂ゃ不織布などの場合、非常 に低コストで生産性よくフリップチップ実装を行うことが可能になる。
[0103] (実施の形態 3)
図 5A_Dは、本発明の実施の形態 3におけるフリップチップ実装体とフリップチップ 実装方法を説明する概略工程図である。なお、図 5A—Dにおいて、図 3A—Eと同じ 構成要素については同じ符号を用レ、説明を省略する。 [0104] ここで、本発明の実施の形態 3におけるフリップチップ実装体 400は、実施の形態 1 のフリップチップ実装体 250とは、ポーラスシート 205に鍔 401を有する点とその実装 方法が異なるものであり、他の構成は同じものである。
[0105] まず、図 5Aに示すように、ポーラスシート 205は、予め上金型 201と下金型 208に よって鍔 401を備えた箱形状に変形させられる。
[0106] 以下では、ポーラスシート 205の箱形状の端部を折り曲げて鍔 401を設けた例で説 明する力 これに限定されるものではない。この場合、箱形状の変形には、半導体チ ップがポーラスシート 205に接着されていないので、半導体チップの信頼性を考慮す る必要がなぐ加圧や加熱などの条件が制限されない。そのため、特に、ポーラスシ ート 205が、発泡金属などの熱で変形し難い材料では、本発明の実施の形態 3が効 果的となる。さらに、発泡金属として、ニッケノレや鉄などの磁性材を用いることにより、 実装した半導体チップからのノイズの発生を阻止したり、外部からのノイズを防止する シールド効果を得ることもできる。
[0107] つぎに、図 5Bに示すように、下金型 208を抜き取り、ポーラスシート 205を吸引した 状態で、上金型 201を予め半導体チップ 206の電極端子 207と回路基板 213の接 続端子 211とが対向して配置される位置に移動させる。そのとき、半導体チップ 206 と回路基板 213との間には、スラリー状になったはんだ粉、対流添加剤及び樹脂を 主成分とする樹脂組成物 212が、例えばディスペンサーなどで塗布され、挟み込ま れている。
[0108] また、スラリー状の樹脂組成物 212は、鍔 401を有する箱形状のポーラスシート 20 5が半導体チップ 206を介して押さえ込まれた時に、若干外側に広がるように、やや 過剰に供給されることが好ましい。その結果、図 5Cに示すように、スラリー状の樹脂 組成物 212は、ポーラスシート 205が半導体チップ 206を介して押さえ込まれること により、鍔 401を有する箱形状のポーラスシート 205の内部に充満する。また、このと き、半導体チップ 206はポーラスシート 205の空孔を介してポーラスシート 205に吸 引される。そのため、半導体チップ 206と回路基板 213とが鍔 401を有するポーラス シート 205の箱形状 209によって、所定の間隔で対向することになる。なお、所定の 間隔は、少なくとも半導体チップの電極端子と回路基板の接続端子が接触しない程 度で、溶融はんだ粉が浸入できる程度である。
[0109] つぎに、図 5Cに示す状態で、上金型 201の加熱や回路基板 213の下面側から、 例えばヒータ 402などの加熱手段により、例えばはんだ粉が溶融し、対流添加剤が 沸騰又は蒸発しガス 216化する温度、例えば 220°C〜250°Cに加熱する。
[0110] この加熱によって、回路基板 213上に塗布された樹脂組成物 212中の対流添加剤
(図示せず）は沸騰又は蒸発してガス 216化するとともに、はんだ粉（図示せず）が溶 融はんだ粉となる。そして、ガス 216が、鍔 401を有する箱形状に折り曲げられたポ 一ラスシート 205の空孔を通過して排気管 204から外部に出てレ、く過程で、樹脂組 成物 212中の溶融はんだ粉を対流により移動させる。
[0111] さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体 チップ 206の電極端子 207と回路基板 213の接続端子 211との間に自己集合し、成 長する。これにより、図 5Dに示すように、電極端子 207と接続端子 211を電気的に接 続するはんだ層 215が形成され、上金型 201を取り外すことによりフリップチップ実装 されたフリップチップ実装体 400が作製される。 217は樹脂である。
[0112] また、溶融はんだ粉は、箱形状のポーラスシート 205の鍔 401で捕捉されて、外部 へ飛散できない。
[0113] さらに、ガス化した対流添加剤が排気管 204からほとんど抜け出た後、加熱によつ て一時的に粘性が低下した樹脂は、ポーラスシート 205の空孔に毛管現象によって 浸透し、空孔を埋める。これにより、ポーラスシート 205内の空孔に浸透した樹脂は、 硬化後にはポーラスシート 205の空孔を閉止し、外部からの湿度などの浸入を防止 する。
[0114] また、硬化後の樹脂組成物中の樹脂は、半導体チップ 206と回路基板 213とを固 定するとともに、樹脂の一部は箱形状のポーラスシート 205の鍔 401の部分に入り込 み、ポーラスシート 205と回路基板 213とを接着し、固定させる。つまり、樹脂が冷却 され完全に硬化した後は、樹脂の働きによって、半導体チップ 206と回路基板 213、 及び箱形状になったポーラスシート 205が互いに完全に固定される。
[0115] なお、図 5では、半導体チップの外周よりほぼ同じ形状の箱形状のポーラスシート で説明したが、これに限られない。例えば、実施の形態 1と同様に、半導体チップの 外形より大きレ、箱形状のポーラスシートであってもよレ、。
[0116] また、回路基板とポーラスシートの箱形状の端面との接合強度が大きい場合には、 特に鍔を形成する必要はない。
[0117] 本発明の実施の形態 3によれば、はんだ粉の飛散を防止する擬似バンプ形成用の 電極は用いていないが、箱形状のポーラスシートの周囲に形成した鍔によって、はん だ粉や樹脂の流れ出しが防止できる。また、鍔により回路基板との接合面積が、鍔の ない場合と比べて広く取れるため、回路基板とポーラスシートの接合が強固になると ともに、変形などに対する信頼性がより高まる。
[0118] (実施の形態 4)
図 6A_Dは、本発明の実施の形態 4におけるフリップチップ実装体とフリップチップ 実装方法を説明する概略工程図である。なお、図 6A—Dにおいて、図 3A—Eと同じ 構成要素については同じ符号を用レ、説明を省略する。
[0119] ここで、本発明の実施の形態 4におけるフリップチップ実装体 500は、実施の形態 3 のフリップチップ実装体 400とは、その実装方法が異なるものであり、他の構成は同 じものである。
[0120] また、本実施の形態 4では、ポーラスシート 205の変形させる工程は、実施の形態 3 の工程を示す図 5Aと同一であるため省略している。
[0121] まず、図 6Aに示すように、予めポーラスシート 205の内面に半導体チップ 206がポ 一ラスシート 205の空孔を介して真空吸着されてレ、る。
[0122] つぎに、図 6Bに示すように、半導体チップ 206の下面にペースト状のはんだ粉、対 流添加剤及び樹脂を主成分とする樹脂組成物 212が、例えばディスペンサーなどで 塗布手段により塗布される。もちろん、樹脂組成物 212の塗布が、回路基板 213の上 に行われていてもよい。その後、上金型 201を回路基板 213の接続端子 211と半導 体チップ 206の電極端子 207とを位置合わせしながら降下させる。
[0123] つぎに、図 6Cに示すように、ポーラスシート 205内に半導体チップ 206と回路基板 213と力 S配置される。このとき、半導体チップ 206の電極端子 207と回路基板 213の 接続端子 211とは、所定の間隔で対向するように位置合わせされる。なお、所定の間 隔とは、少なくとも半導体チップの電極端子と回路基板の接続端子が接触しない程 度で、溶融はんだ粉が浸入できる程度である。
[0124] そして、上記の状態で、上金型 201の加熱や回路基板 213の下面側から、例えば ヒータ 402などの加熱手段により、例えばはんだ粉が溶融し、対流添加剤が沸騰又 は蒸発しガス 216化する温度、例えば 220°C〜250°Cに加熱する。
[0125] この加熱によって、回路基板 213上に塗布された樹脂組成物 212中の対流添加剤
(図示せず）は沸騰又は蒸発してガス 216化するとともに、はんだ粉（図示せず）が溶 融はんだ粉となる。そして、ガス 216が、鍔 401を有する箱形状に折り曲げられたポ 一ラスシート 205の空孔を通過して排気管 204から外部に出てレ、く過程で、樹脂組 成物 212中の溶融はんだ粉を対流により移動させる。
[0126] さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体 チップ 206の電極端子 207と回路基板 213の接続端子 211との間に自己集合し、成 長する。これにより、図 6Dに示すように電極端子 207と接続端子 211を電気的に接 続するはんだ層 215が形成され、上金型 201を取り外すことによりフリップチップ実装 されたフリップチップ実装体 500が作製される。 217は樹脂である。
[0127] 以上述べたように、本発明の実施の形態 4によれば、各実施の形態と同等の効果を 得られるとともに、実施の形態 3と比較して、ポーラスシート 205と半導体チップ 206が 一体になつて搬送されるので、真空吸着時の空気の漏れ込みが少なぐ安定した搬 送が実現できるものである。
[0128] 以上、本発明を各実施の形態により説明してきたが、こうした記述は限定事項では なぐ種々の改変が可能である。例えば、はんだ粉と対流添加剤を含有する樹脂とし て、熱硬化性樹脂を例として説明した力 ポーラスシートが光に対して透過性のもの であれば、例えばはんだ粉の溶融温度以上で流動性を有する光硬化性樹脂や、こ れらの併用型樹脂を用いても構わない。
[0129] また、本発明の各実施の形態では、半導体チップは 1つの場合を例に説明したが、 実際は複数個を同時に回路基板上に配置して、各工程の作業を行うことが可能であ る。
[0130] また、本発明の各実施の形態では、ポーラスシートの箱形状が直角に折り曲げられ た形状で説明したが、これに限られない。例えば、テーパ形状であってもよい。これ により、対流添加剤の沸騰などで発生するガス力 ポーラスシートの空孔により抜け 出す面積を拡大することができるため、硬化温度や時間などの調整が容易にできる。
[0131] また、本発明の各実施の形態では、回路基板側からの加熱する場合を例に説明し た力 ポーラスシート及び半導体チップを保持する金型側から加熱してもよぐさらに 両方力、ら加熱してもよい。
[0132] また、本発明の各実施の形態において、樹脂組成物中の樹脂として、エポキシ樹 脂、不飽和ポリエステル樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂、シ ァネート樹脂のレ、ずれ力、を主材とする樹脂を用いることも可能である。
[0133] さらに、本発明の各実施の形態において、対流添加剤として分解型の炭酸水素ナ トリウム、メタホウ酸アンモニゥム、水酸化アルミニウム、ドーソナイト、メタホウ酸バリウ ム、沸騰蒸発型としてブチルカルビトール、フラックス、イソブチルアルコール、キシレ ン、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケ トン、ェチノレカノレビトーノレ、ブチルカルビトール、エチレングリコールなどの中沸点溶 剤又は高沸点溶剤を用いることができる。
産業上の利用可能性
[0134] 本発明によれば、狭ピッチを進む次世代半導体チップのフリップチップ実装に適用 可能であるとともに、生産性や信頼性に優れたフリップチップ実装が要望される分野 において有用である。

Claims

請求の範囲
[1] 複数の接続端子を有する回路基板と、
前記接続端子と対向して配置される複数の電極端子を有する半導体チップと、 前記半導体チップの前記電極端子の形成面の反対側に設けられ、前記半導体チ ップの外周辺で前記電極端子の形成面側に折り曲げられて、前記回路基板に当接 された箱形状のポーラスシートとを含み、
前記回路基板の前記接続端子と前記半導体チップの前記電極端子とがはんだ層 で電気的に接続されるとともに、前記回路基板と前記半導体チップが樹脂で固定さ れていることを特徴とするフリップチップ実装体。
[2] 前記ポーラスシートは、前記半導体チップを覆い、その開口周辺に周端辺が突き 出した鍔を有する箱形状に加工されてレ、る請求項 1に記載のフリップチップ実装体。
[3] 前記ポーラスシートは、表裏へ連絡する空孔を有する請求項 1又は 2に記載のフリ ップチップ実装体。
[4] 前記ポーラスシートは、熱可塑樹脂、熱硬化樹脂、不織布及び発泡金属から選ば れる通気可能な材料である請求項：!〜 3のいずれかに記載のフリップチップ実装体。
[5] 前記ポーラスシートの前記空孔は、前記樹脂により閉止されている請求項 1〜4の いずれかに記載のフリップチップ実装体。
[6] 前記ポーラスシート周辺の前記回路基板と接する部分が前記樹脂によって、接合 又は封止されている請求項 1〜5のいずれかに記載のフリップチップ実装体。
[7] 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体 チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気 的に接続するフリップチップ実装方法であって、
前記半導体チップをポーラスシートに接着した後、周辺を変形させる工程と、 はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基 板又は前記半導体チップに塗布する工程と、
前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、 前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添カロ 剤の沸騰又は分解によりガスを発生させる工程と、 前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はん だ粉を前記樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させること により前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴 とするフリップチップ実装方法。
[8] 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体 チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気 的に接続するフリップチップ実装方法であって、
ポーラスシートを前記半導体チップを覆う箱形状に変形させる工程と、
前記半導体チップを前記ポーラスシートの箱形状の内側底部に接合する工程と、 はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基 板又は前記半導体チップに塗布する工程と、
前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、 前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸 騰又は分解によりガスを発生させる工程と、
前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はん だ粉を前記樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させること により前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴 とするフリップチップ実装方法。
[9] 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体 チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気 的に接続するフリップチップ実装方法であって、
ポーラスシートに前記半導体チップを接着する工程と、
はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記基板又 は前記半導体チップに塗布する工程と、
前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、 前記ポーラスシートを変形させる工程と、
前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸 騰又は分解によりガスを発生させる工程と、 前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はん だ粉を前記樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させること により前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴 とするフリップチップ実装方法。
[10] 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体 チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気 的に接続するフリップチップ実装方法であって、
はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基 板又は前記半導体チップに塗布する工程と、
前記回路基板上に前記半導体チップを位置合わせして配置する工程と、 前記半導体チップに接着剤を塗布し、前記半導体チップにポーラスシートを接着 する工程と、
前記ポーラスシートを変形させる工程と、
前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸 騰又は分解によりガスを発生させる工程と、
前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はん だ粉を前記樹脂組成物中で流動させ、前記溶融はんだ粉を自己集合及び成長させ ることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを 特徴とするフリップチップ実装方法。
[11] 前記ポーラスシートを変形させる工程力 S、加熱を伴う工程である請求項 7〜： 10のい ずれかに記載のフリップチップ実装方法。
[12] 前記ポーラスシートは、その周辺を変形させる工程において、前記半導体チップを 覆って箱形状に加工され、箱形状の前記ポーラスシートの開口周端辺が前記回路基 板に接することにより、前記半導体チップと前記回路基板とを所定の間隙で配置する 請求項 7〜： 10のいずれかに記載のフリップチップ実装方法。
[13] 前記ポーラスシートが、前記半導体チップを覆い、その開口周辺に周端辺が突き出 した鍔を有する箱形状に加工される請求項 12に記載のフリップチップ実装方法。
[14] 前記ポーラスシートは、表裏へ連絡する空孔を有する請求項 7〜： 13のいずれかに 記載のフリップチップ実装方法。
[15] 前記ポーラスシートが、熱可塑樹脂、熱硬化樹脂、不織布、及び発泡金属から選 ばれる少なくとも一つの通気可能な材料である請求項 7〜： 14のいずれかに記載のフ リップチップ実装方法。
[16] 前記樹脂組成物中に含有する前記樹脂が前記回路基板の加熱によって前記ポー ラスシートに浸透し、前記ポーラスシートの空孔を閉止し、前記回路基板の加熱完了 後に硬化することにより、通湿性が低減又は防止される請求項 7〜： 11のいずれかに 記載のフリップチップ実装方法。
[17] 前記樹脂組成物中に含有する前記樹脂によって、前記ポーラスシート周辺の前記 回路基板と接する部分が接合又は封止される請求項 7〜： 10、 16のいずれかに記載 のフリップチップ実装方法。
[18] 前記回路基板の前記接続端子を囲うように電極が設けられている請求項 7〜： 10の いずれかに記載のフリップチップ実装方法。
[19] 前記回路基板の前記接続端子を囲うように設けられた電極は、箱形状に加工され た前記ポーラスシートの内側に位置するように形成され、前記回路基板の加熱工程 により、擬似バンプが形成される請求項 7〜： 11、 18のいずれかに記載のフリップチッ プ実装方法。
[20] 前記加熱工程によって擬似バンプが形成された電極は、前記回路基板の前記半 導体チップ間に塗布された前記樹脂組成物中の前記はんだ粉の通過を防ぐとともに 、前記樹脂の通過を可能とする請求項 19記載のフリップチップ実装方法。
[21] 半導体チップを回路基板にフリップチップ実装するフリップチップ実装装置であつ て、
前記半導体チップをポーラスシートに固定する固定手段と、
前記ポーラスシートの周辺を前記半導体チップの外周に沿って変形させる変形手 段と、
はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基 板又は前記半導体チップに塗布する塗布手段と、
前記回路基板に前記ポーラスシートを保持して前記半導体チップを位置合わせす る位置合わせ手段と、
前記樹脂組成物を前記はんだ粉を溶融させる加熱手段とを含むことを特徴とする フリップチップ実装装置。
PCT/JP2006/305004 2005-03-28 2006-03-14 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置 WO2006103918A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007510367A JP4397947B2 (ja) 2005-03-28 2006-03-14 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
US11/909,856 US7732920B2 (en) 2005-03-28 2006-03-14 Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US12/764,455 US8071425B2 (en) 2005-03-28 2010-04-21 Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005090888 2005-03-28
JP2005-090888 2005-03-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/909,856 A-371-Of-International US7732920B2 (en) 2005-03-28 2006-03-14 Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US12/764,455 Division US8071425B2 (en) 2005-03-28 2010-04-21 Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus

Publications (1)

Publication Number Publication Date
WO2006103918A1 true WO2006103918A1 (ja) 2006-10-05

Family

ID=37053181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/305004 WO2006103918A1 (ja) 2005-03-28 2006-03-14 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置

Country Status (4)

Country Link
US (2) US7732920B2 (ja)
JP (1) JP4397947B2 (ja)
CN (1) CN100536102C (ja)
WO (1) WO2006103918A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949130B1 (ko) * 2007-02-09 2010-03-25 후지쯔 가부시끼가이샤 관찰 장치 및 전자 장치의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
JP5208205B2 (ja) * 2008-04-18 2013-06-12 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP5264585B2 (ja) * 2009-03-24 2013-08-14 パナソニック株式会社 電子部品接合方法および電子部品
EP2519088A1 (en) * 2009-12-24 2012-10-31 Sumitomo Bakelite Co., Ltd. Conductive connection material, electronic component producing method, and electronic member and electronic component with conductive connection material
JP5664558B2 (ja) 2010-01-29 2015-02-04 住友ベークライト株式会社 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5625498B2 (ja) * 2010-05-28 2014-11-19 株式会社村田製作所 超音波センサ
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8651359B2 (en) * 2010-08-23 2014-02-18 International Business Machines Corporation Flip chip bonder head for forming a uniform fillet
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
US9230896B2 (en) * 2012-06-05 2016-01-05 Stats Chippac, Ltd. Semiconductor device and method of reflow soldering for conductive column structure in flip chip package
JP2014065766A (ja) * 2012-09-24 2014-04-17 Dexerials Corp 異方性導電接着剤
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
US9653411B1 (en) * 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140704A (ja) * 1997-07-15 1999-02-12 Hitachi Ltd 半導体装置
JP2000307033A (ja) * 1999-04-22 2000-11-02 Fujitsu Ltd 半導体装置及びｉｃカード
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2003258413A (ja) * 2002-03-06 2003-09-12 Nikkiso Co Ltd 回路素子の実装装置および実装方法
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59129447A (ja) * 1983-01-14 1984-07-25 Nec Corp 樹脂製キヤツプを有する半導体装置
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
US6341418B1 (en) * 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6566748B1 (en) * 2000-07-13 2003-05-20 Fujitsu Limited Flip-chip semiconductor device having an improved reliability
US7242088B2 (en) * 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
CN100409423C (zh) 2003-02-05 2008-08-06 千住金属工业株式会社 端子间的连接方法及半导体装置的安装方法
JP3698704B2 (ja) 2003-02-28 2005-09-21 株式会社加藤建設 地盤改良機械
US20050104164A1 (en) * 2003-11-14 2005-05-19 Lsi Logic Corporation EMI shielded integrated circuit packaging apparatus method and system
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
US7745264B2 (en) * 2007-09-04 2010-06-29 Advanced Micro Devices, Inc. Semiconductor chip with stratified underfill
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140704A (ja) * 1997-07-15 1999-02-12 Hitachi Ltd 半導体装置
JP2000307033A (ja) * 1999-04-22 2000-11-02 Fujitsu Ltd 半導体装置及びｉｃカード
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2003258413A (ja) * 2002-03-06 2003-09-12 Nikkiso Co Ltd 回路素子の実装装置および実装方法
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949130B1 (ko) * 2007-02-09 2010-03-25 후지쯔 가부시끼가이샤 관찰 장치 및 전자 장치의 제조 방법
US7790499B2 (en) 2007-02-09 2010-09-07 Fujitsu Limited Observation apparatus and method for observing void in underfill resin

Also Published As

Publication number Publication date
US7732920B2 (en) 2010-06-08
US20090008800A1 (en) 2009-01-08
JPWO2006103918A1 (ja) 2008-09-04
JP4397947B2 (ja) 2010-01-13
CN100536102C (zh) 2009-09-02
US8071425B2 (en) 2011-12-06
US20100203675A1 (en) 2010-08-12
CN101151723A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
JP4397947B2 (ja) フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP4402718B2 (ja) フリップチップ実装方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP4084834B2 (ja) フリップチップ実装方法およびバンプ形成方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JPWO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JP5368299B2 (ja) 電子部品実装体及びハンダバンプ付き電子部品の製造方法
JP2004128056A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680010504.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007510367

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11909856

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06729038

Country of ref document: EP

Kind code of ref document: A1