WO2006103948A1 - フリップチップ実装方法およびバンプ形成方法 - Google Patents

フリップチップ実装方法およびバンプ形成方法 Download PDF

Info

Publication number
WO2006103948A1
WO2006103948A1 PCT/JP2006/305273 JP2006305273W WO2006103948A1 WO 2006103948 A1 WO2006103948 A1 WO 2006103948A1 JP 2006305273 W JP2006305273 W JP 2006305273W WO 2006103948 A1 WO2006103948 A1 WO 2006103948A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
generating agent
solder powder
circuit board
chip mounting
Prior art date
Application number
PCT/JP2006/305273
Other languages
English (en)
French (fr)
Inventor
Seiji Karashima
Takashi Kitae
Seiichi Nakatani
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to KR1020077021018A priority Critical patent/KR101109221B1/ko
Priority to JP2007510386A priority patent/JP4084834B2/ja
Priority to EP06729266A priority patent/EP1865549A4/en
Priority to US11/887,332 priority patent/US7531387B1/en
Publication of WO2006103948A1 publication Critical patent/WO2006103948A1/ja
Priority to US12/149,317 priority patent/US7638883B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83887—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship

Definitions

  • the present invention relates to a flip chip mounting method for mounting a semiconductor chip on a circuit board, and a method for forming bumps on electrodes of a substrate.
  • solder bumps are formed on the electrode terminals of the LSI chip, and are collectively bonded to the connection terminals formed on the circuit board via the solder bumps.
  • the semiconductor integrated circuit is changed to an electrode terminal of a peripheral electrode terminal force area arrangement due to an increase in electrode terminals.
  • semiconductor process power will progress from S90nm to 65nm and 45nm due to demands for higher density and higher integration.
  • the miniaturization of wiring has further progressed and the capacitance between wirings has increased, and the problems of speeding up and power consumption loss have become serious.
  • Low dielectric constant (Low-K) ) Is more demanding.
  • the realization of such a low-K layer of an insulating film is obtained by making the insulating layer material porous, which is an obstacle to the thinning of a semiconductor with weak mechanical strength.
  • a plating method As a bump forming technique, a plating method, a screen printing method, or the like has been developed. Although the plating method is suitable for narrow pitches, the process is complicated and there are problems in productivity. The screen printing method is excellent in productivity but is narrow in terms of using a mask. Not suitable for moths.
  • solder paste made of a mixture of solder powder and flux is solidly applied on a substrate on which an electrode is formed, and the substrate is heated. As a result, the solder powder is melted and solder bumps are selectively formed on the highly wettable electrodes.
  • Patent Document 3 is a method in which a base composition (chemical reaction deposition solder) mainly composed of an organic acid lead salt and metallic tin is applied onto a substrate on which electrodes are formed. By coating and heating the substrate, a substitution reaction of Pb and Sn occurs, and the Pb / Sn alloy is selectively deposited on the substrate electrode.
  • a base composition chemical reaction deposition solder
  • flip-chip mounting using a conventional bump forming technique is for mounting a semiconductor chip on a circuit board on which bumps are formed, and then fixing the semiconductor chip to the circuit board. Further required is a step of injecting a resin called underfill between the semiconductor chip and the circuit board.
  • Patent Document 1 JP 2000-94179 A
  • Patent Document 2 JP-A-6-125169
  • Patent Document 3 Japanese Patent Laid-Open No. 1-157796
  • Patent Document 4 Japanese Unexamined Patent Publication No. 2000-332055
  • Patent Document 5 Japanese Patent Application Laid-Open No. 2002-26070
  • Patent Document 6 Japanese Patent Laid-Open No. 11-186334
  • Patent Document 7 Japanese Unexamined Patent Application Publication No. 2004-260131
  • Non-Patent Document 1 Masahiro Yasuda et al., “Self-organized bonding process using low melting point metal filler-containing resin”, 10th Symposium on icrojoing and Assembly Technology in Electronics), 183-188, 2004
  • the present invention has been made in view of the strong points, and its main object is to provide a flip chip mounting method with high productivity and reliability that can be applied to flip chip mounting of next-generation LSIs. For the purpose.
  • Another object of the present invention is to provide a bump forming method in which the technique of the flip chip mounting method of the present invention is applied to bump formation.
  • a semiconductor chip having a plurality of electrode terminals is arranged to face a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrodes of the semiconductor chip are arranged.
  • a flip chip mounting method for electrically connecting terminals a first step of supplying a grease containing solder powder and a bubble generating agent to a gap between a circuit board and a semiconductor chip, and heating the grease
  • a second step of generating bubbles from the bubble generating agent contained in the resin and a third step of heating the resin to melt the solder powder contained in the resin.
  • the resin is self-assembled between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip by the bubbles generated by the bubble generating agent being pushed out and being pushed out of the bubbles.
  • self-assembly between terminals It is characterized in that a connection body is formed between the terminals by melting the solder powder contained in the prepared resin.
  • the method further includes a step of curing the resin between the terminals after the third step. Further, it is preferable that the heating temperature in the second step is lower than the heating temperature in the third step.
  • the bubble generating agent also has a material force that boils when the resin is heated.
  • the boiling point of the bubble generating agent is preferably lower than the melting point of the solder powder. Note that the bubble generating agent has two or more different material strengths with different boiling points.
  • the bubble generating agent is made of a material that generates bubbles by thermally decomposing the bubble generating agent when the resin is heated.
  • the bubble generating agent Further, it may be composed of a compound containing water of crystallization, and decomposes when the coconut resin is heated to generate water vapor.
  • the second step and the third step are performed while continuously increasing the heating temperature of the resin.
  • the second step is performed while varying the gap between the circuit board and the semiconductor chip.
  • the second step is preferably performed while increasing the gap between the circuit board and the semiconductor chip.
  • the third step is performed while varying the gap between the circuit board and the semiconductor chip. In addition, it is preferable that the third step is performed while narrowing the gap between the circuit board and the semiconductor chip.
  • a semiconductor chip is disposed on the surface of the resin. It is executed by.
  • the third step includes a step of melting the surface of the solder powder contained in the resin, and the connection body formed in the third step is the same as the solder powder. Are in a state of being metal-bonded.
  • the semiconductor chip having a plurality of electrode terminals has a configuration in which a semiconductor bare chip is mounted on an interposer having a plurality of electrode terminals.
  • the method further includes a step of supplying an underfill material to a gap between the circuit board and the semiconductor chip and thereafter curing the underfill material.
  • the bump forming method of the present invention is a bump forming method for a substrate having a plurality of electrodes, in which a flat plate is disposed facing the substrate, and solder powder and bubbles are generated in a gap between the flat plate and the substrate.
  • a first step of supplying the fat containing the agent a second step of heating the fat and generating bubbles from the bubble generating agent contained in the fat, and heating the fat,
  • a third step of melting the solder powder contained in the fat, and in the second step the resin is pushed out of the bubbles by the growth of bubbles generated from the bubble generating agent.
  • Substrate A bump is formed on the electrode by self-assembling on the electrode, and in the third step, the solder powder contained in the resin self-assembled on the electrode melts.
  • the heating temperature in the third step is higher than the heating temperature in the second step.
  • the bubble generating agent also has a material force that boils when the resin is heated.
  • the boiling point of the bubble generating agent is preferably lower than the melting point of the solder powder.
  • the bubble generating agent is made of a material that generates a gas by thermally decomposing the bubble generating agent when the resin is heated.
  • the second step is performed while varying a gap between the substrate and the flat plate.
  • the third step is performed while changing the gap distance between the substrate and the flat plate.
  • a flat plate is disposed on the surface of the resin. It is executed by doing.
  • convex portions having substantially the same shape as the electrodes are formed on the flat surface facing the flat substrate at positions facing the plurality of electrodes formed on the substrate. Moreover, it is preferable that at least the surface of the convex portion is made of metal.
  • the method further includes a step of removing the resin and the flat plate after the third step.
  • the third step includes a step of melting the surface of the solder powder contained in the resin, and the bump formed in the third step is made of the same solder powder.
  • the interface is in a metal-bonded state.
  • a semiconductor chip having a plurality of electrode terminals is arranged facing a circuit board having a plurality of connection terminals, and the connection terminals of the circuit board and the electrode terminals of the semiconductor chip are arranged.
  • the grease containing the solder powder and the bubble generating agent supplied to the gap between the circuit board and the semiconductor chip is connected to the connection terminals.
  • Self-assembled between the electrode terminals and the self-collection The solder powder in the combined resin melts and is electrically connected through a connection body formed between the connection terminal and the electrode terminal.
  • the circuit board includes an interposer having a plurality of external terminals
  • the flip chip mounting body is a CSP or BGA mounted on a semiconductor chip force interposer. Make a configuration.
  • the flip chip mounting body is fixed with a resin supplied in a gap between the circuit board and the semiconductor chip.
  • the flip chip mounting apparatus of the present invention is a flip chip mounting apparatus for flip chip mounting a semiconductor chip on a circuit board, and holding means for holding the semiconductor chip and the circuit board facing each other with a certain gap.
  • a supply means for supplying a resin containing solder powder and a bubble generating agent to a gap between the semiconductor chip and the circuit board, and a heating means for heating the resin, the heating means being contained in the resin. It has a first heating means for controlling the temperature at which bubbles are generated from the bubble generating agent, and a second heating means for controlling the temperature to melt the solder powder contained in the resin.
  • the resin heated by the first heating means is pushed out of the bubbles by growing bubbles generated from the bubble generating agent.
  • the solder powder contained in the resin self-assembled between the connection terminals of the substrate and the electrode terminals of the semiconductor chip and melted between the terminals by the second heating means is melted. Form.
  • the bump forming apparatus of the present invention is a bump forming apparatus for forming bumps on a plurality of electrodes formed on a substrate, and holding means for holding a flat plate at a position facing the substrate with a certain gap. And a supply means for supplying a resin containing solder powder and a bubble generating agent to a gap between the substrate and the flat plate, and a heating means for heating the resin.
  • the heating means generates bubbles contained in the resin.
  • the first heating means for controlling the heating temperature to generate bubbles from the agent and the second heating means for controlling the heating temperature to melt the solder powder contained in the resin are characterized.
  • the resin heated by the first heating means is pushed out of the bubbles by the growth of bubbles generated from the bubble generating agent.
  • a bump is formed on the electrode by melting the solder powder contained in the resin self-assembled on the electrode by the second heating means.
  • the flip chip mounting method generates bubbles from the bubble generating agent by heating the grease containing the solder powder and the bubble generating agent supplied to the gap between the circuit board and the semiconductor chip.
  • the resin can be self-assembled between the connection terminal of the circuit board and the electrode terminal of the semiconductor chip.
  • a connection body having a molten solder powder force between the terminals with high wettability can be formed in a self-aligned manner.
  • the solder powder dispersed in the resin can be efficiently self-assembled between the terminals, and a flip chip mounting body with excellent uniformity and high productivity can be realized.
  • the semiconductor chip can be fixed to the circuit board by curing the resin remaining in the gap between the circuit board and the semiconductor chip.
  • the electrical connection between the semiconductor chip and the circuit board terminals and the fixing of the semiconductor chip to the circuit board can be performed simultaneously, and a more productive flip chip mounting body can be realized. .
  • the resin is produced by growing bubbles generated from the bubble generating agent supplied to the gap between the substrate and the flat plate and contained in the resin.
  • the solder powder contained in the resin By self-assembling on the substrate electrode and melting the solder powder contained in the resin, bumps having a molten solder powder force can be formed on the electrode in a self-aligning manner.
  • the solder powder dispersed in the resin can be efficiently self-assembled on the electrode, and bump formation with excellent uniformity and high productivity can be realized.
  • FIGS. 1 (a) to 1 (c) are process sectional views showing a flip chip mounting method using a resin containing a convection additive.
  • FIGS. 2 (a) to 2 (d) are process cross-sectional views illustrating a flip-chip mounting method according to the first embodiment of the present invention.
  • 3 (a) to 3 (d) are process cross-sectional views illustrating a flip chip mounting method according to the first embodiment of the present invention.
  • FIG. 4 is a view showing a heating temperature profile of the resin in the present invention.
  • FIG. 5 is a view showing another heating temperature profile of the resin in the present invention.
  • Fig. 6 is a diagram for explaining the self-assembly of coffin in the present invention.
  • FIGS. 7A to 7C are process cross-sectional views illustrating a process of changing the gap between the circuit board and the semiconductor chip in the present invention.
  • 8 (a) to 8 (c) are process cross-sectional views illustrating a process for changing the gap between the circuit board and the semiconductor chip in the present invention.
  • FIGS. 9 (a) and 9 (b) are process cross-sectional views illustrating a process of varying the gap between the circuit board and the semiconductor chip in the present invention.
  • FIG. 10 is a diagram illustrating self-assembly of a resin containing two or more types of bubble generating agents in the present invention.
  • FIG. 11 is a view showing a material for solder powder in the present invention.
  • Fig. 12 is a view showing the material of the bubble generating agent in the present invention.
  • FIG. 13 is a view showing the material of the bubble generating agent in the present invention.
  • FIG. 14 is a diagram showing a configuration of a connection body in the present invention.
  • 15 (a) to 15 (d) are process cross-sectional views illustrating a bump forming method according to a second embodiment of the present invention.
  • 16 (a) to 16 (d) are process cross-sectional views illustrating a bump forming method according to a second embodiment of the present invention.
  • FIG. 17 is a view showing a structure of a flat plate in the present invention.
  • FIG. 18 is a view showing another configuration of the flat plate in the present invention.
  • FIG. 19 is a diagram showing a configuration in which electrodes are embedded in a substrate according to the present invention.
  • FIG. 20 is a view showing a photograph of each step of a sample obtained by the bump forming method of the present invention.
  • FIG. 21 is a view showing a photograph of a sample obtained by the bump forming method according to the present invention.
  • FIG. 22 is a block diagram showing a configuration of a flip chip mounting apparatus according to the present invention.
  • FIG. 23 is a diagram showing a configuration of a CSP which is a flip chip mounting body in the present invention.
  • the applicant of the present application has studied flip-chip mounting that can be applied to next-generation LSI chips.
  • the application specification of Japanese Patent Application No. 2004-267919 states that uniformity that can be applied to flip-chip mounting of next-generation LSIs. And we propose a flip chip mounting method with high reliability.
  • FIGS. 1 (a) to 1 (c) are diagrams showing basic steps of the flip chip mounting method disclosed in the above-mentioned patent application specification by the applicant of the present application.
  • the surface of the resin 13 supplied on the circuit board 21 is brought into contact with the semiconductor chip 20.
  • the semiconductor chip 20 having the plurality of electrode terminals 12 is arranged to face the circuit board 21 having the plurality of connection terminals 11.
  • the molten resin 13 is heated, and the solder powder dispersed in the resin 13 is melted.
  • connection terminal 11 As shown in Fig. 1 (c), the melted solder powder is bonded to each other in the molten resin 13 and self-assembles between the connection terminal 11 and the electrode terminal 12 having high wettability. A connection body 22 is formed. Finally, the resin 13 is cured, and the semiconductor chip 20 is fixed to the circuit board 21 to complete the flip chip mounting body.
  • This method is characterized in that an additive 15 that boils at a temperature at which the solder powder melts is further added to the resin 13 containing the solder powder. That is, at the temperature at which the solder powder is melted, the additive 15 (hereinafter referred to as convective additive) contained in the resin 13 boils and the boiled convective additive 15 convects in the molten resin 13. Dispersed in the resin 13, the movement of the molten solder powder is promoted, and the uniform bonding of the molten solder powder proceeds.
  • convective additive contained in the resin 13 boils and the boiled convective additive 15 convects in the molten resin 13. Dispersed in the resin 13, the movement of the molten solder powder is promoted, and the uniform bonding of the molten solder powder proceeds.
  • the uniformly grown molten solder powder self-assembles between the connection terminal 11 of the circuit board 21 with high wettability and the electrode terminal 12 of the semiconductor chip 20, thereby connecting the connection terminal 11 and the electrode terminal 12.
  • a highly uniform connection 22 can be formed therebetween.
  • the molten resin 13 containing solder powder can be considered more as the role of the "sea" where the molten solder powder can float and move freely.
  • the bonding process of the molten solder powder is completed in a very short time (typically 5 to 10 seconds), no matter how much "sea" where the molten solder powder can move is provided, the process proceeds locally. As a result, it is impossible to obtain a uniform bonded solder powder.
  • the above method adds a means (convection action) for forcibly moving the molten solder powder by further adding the convection additive 15 to the molten resin 13 contained in the solder powder. Is intended.
  • the present invention is based on the same technical point of view as described above, and by using a method different from the above method, the molten solder powder is efficiently self-assembled between the terminals, thereby making it possible to form a uniform connection body.
  • a new flip chip mounting method is proposed.
  • FIGS. 2A to 2D and FIGS. 3A to 3C are process cross-sectional views illustrating basic processes of the flip-chip mounting method according to the first embodiment of the present invention.
  • solder powder for example, Sn—Ag solder
  • a bubble generating agent for example, isopropyl alcohol
  • Etc. for example, epoxy resin
  • the circuit board 21 and the semiconductor chip 20 are arranged to face each other with a certain gap (for example, 10 to 80 / ⁇ ⁇ ), and thereafter , Solder powder and bubbles You may make it supply the resin 14 containing a crude agent to this clearance gap.
  • a certain gap for example, 10 to 80 / ⁇ ⁇
  • the extruded resin 14 has a columnar shape (for example, approximately on the interface with the connection terminal 11 of the circuit board 21 and the interface with the electrode terminal 12 of the semiconductor chip 20). Self-assemble in a columnar shape.
  • the solder powder 16 contained in the resin 14 melts, and the solder powder contained in the resin 14 self-assembled between the terminals. 16 are melt-bonded together. Since the connection terminal 11 and the electrode terminal 12 have high wettability with respect to the melt-bonded solder powder 17, as shown in FIG. 3 (c), a connection body 18 made of molten solder powder is formed between the terminals. . Thereby, the flip chip mounting body 100 in which the semiconductor chip is mounted on the circuit board is obtained.
  • connection body 18 As shown in FIG. 3 (c), after the connection body 18 is formed between the terminals, the resin 14 remaining between the terminals is cured, whereby the semiconductor chip 20 is formed on the circuit board 21. It can be fixed.
  • the underfill material 35 is injected into the gap between the semiconductor chip 20 and the circuit board 21, and then the underfill material 35 is cured, thereby providing a semiconductor. Let's fix the chip 20 to the circuit board 21 more firmly.
  • the bubbles 30 are removed from the bubble generating agent.
  • the bubble 14 grows and pushes the resin 14 out of the bubble, thereby allowing the resin 14 to self-assemble between the connection terminal 11 of the circuit board 21 and the electrode terminal 12 of the semiconductor chip 20. it can.
  • the connection body 22 having a molten solder powder force between the terminals with high wettability in a self-aligning manner.
  • the solder powder 16 dispersed in the resin 14 can be efficiently self-assembled between the terminals, and the flip chip mounting body 100 having excellent uniformity and high productivity can be realized.
  • the semiconductor chip 20 is fixed to the circuit board 21 by curing the resin 14 remaining in the gap between the circuit board 21 and the semiconductor chip 20. Therefore, the electrical connection between the terminals of the semiconductor chip 20 and the circuit board 21 and the fixing of the semiconductor chip 20 to the circuit board 21 can be performed at the same time in a series of processes. A high flip chip mounting body 100 can be realized.
  • FIGS. 2 (a) to (d) and FIGS. 3 (a) to (d) for example, the size of the solder powder 16 and the circuit
  • the gap between the substrate 21 and the semiconductor chip 20 is shown for convenience of explanation, and does not show the actual size or the like.
  • FIG. 4 is a graph showing an example of a temperature profile in the heating step of the resin 14 in the above flip chip mounting method.
  • the horizontal axis represents the heating time of the resin 14, and the vertical axis represents the heating temperature of the resin 14.
  • the resin 14 is heated to a temperature T at which bubbles 30 are generated from the bubble generating agent contained in the resin 14. This temperature T is maintained for a certain period of time t.
  • the resin 14 is pushed out of the bubble 30 and self-assembles in a columnar shape between the terminals.
  • the temperature T is, for example, 100 to 180 ° C.
  • the fixed time t is, for example, 5
  • the resin 14 is heated to a temperature T at which the solder powder 16 contained in the resin 14 melts.
  • This temperature T is maintained for a certain period of time t.
  • connection body 18 between terminals with high wettability.
  • the resin 14 is heated to a temperature T at which the resin 14 is cured.
  • the semiconductor chip 20 is fixed to the circuit board 21.
  • the temperature T is, for example, 150 to 250 ° C.
  • the fixed time t is, for example, about 5 to 15 seconds.
  • the temperature T is, for example, 150 to 250 ° C.
  • the fixed time t is, for example, 10
  • the bubble generating agent T is the temperature at which bubbles are generated.
  • FIG. 5 is a graph showing another example of the temperature profile in the heating process of the resin 14 that satisfies such a relationship. As shown in FIG. 5, the heating temperature of the resin 14 is continuously increased, for example, at room temperature. Heating temperature of rosin 14 Time to rise from ⁇ to t t
  • bubbles are generated from the bubble generating agent contained in the resin 14, and rises from T to T.
  • the solder powder contained in the resin 14 is melted to achieve the present invention.
  • Flip chip mounting method can be executed.
  • the heating temperature of the resin 14 is increased to T to cure the resin 14 remaining between the terminals.
  • the semiconductor chip 20 can be fixed to the circuit board 21.
  • FIG. 6 (a) shows a state in which the resin 14 is pushed out between the connection terminal 11 of the circuit board 21 and the electrode terminal 12 of the semiconductor chip 20 by the grown bubbles (not shown). It is a figure.
  • the resin 14 in contact with the connection terminal 11 and the electrode terminal 12 is the stress generated by the interfacial tension at the interface (so-called force caused by the spreading of the resin's wetting) Fs. Therefore, the resin spreads over the entire surface of the connection terminal 11 and the electrode terminal 12, and finally, a columnar resin is formed with the end portions of the terminals 11 and 12 as a boundary. Therefore, the resin 14 can be reliably self-assembled between the terminals by the interfacial tension even if the facing positions of the connection terminal 11 and the electrode terminal 12 are slightly shifted.
  • the shape can be maintained by the action of the direction stress F ⁇ and the self-assembled resin 14 never disappears.
  • surface tension or gas-liquid interface tension
  • this surface tension also acts to maintain the shape of the columnar resin 14. obtain.
  • FIGS. 7 (a) to (c) show that during the heating step of the resin 14, bubbles are generated from the bubble generating agent contained in the resin 14 and the bubbles grow, thereby generating the resin.
  • FIG. 6 is a diagram showing an example in which the gap between the circuit board 21 and the semiconductor chip 20 is changed in the process of self-assembling 14 between terminals.
  • FIG. 7 (a) shows a state in which the resin 14 containing the solder powder 16 and the bubble generating agent (not shown) is supplied to the gap between the circuit board 21 and the semiconductor chip 20. At this time, the gap L between the circuit board 21 and the semiconductor chip 20 is narrowed.
  • a certain amount of the resin 14 can be efficiently self-assembled between the terminals 11 and 12.
  • the gap L is gradually increased until the resin 14 is self-assembled between the terminals 11 and 12, finally.
  • FIGS. 8 (a) to 8 (c) show that the solder powder 16 contained in the resin 14 self-assembled between the terminals is melted in the heating step to melt the resin powder 16 between the terminals.
  • FIG. 3 is a diagram showing an example in which the gap between the circuit board 21 and the semiconductor chip 20 is changed.
  • Fig. 8 (a) shows a state in which the resin 14 is self-assembled between the terminals 11 and 12, and the gap L between the circuit board 21 and the semiconductor chip 20 is shown in Fig. 7 (c). It is the same as the gap shown.
  • the solder powder 16 is melted to form the connection body 18 between the terminals.
  • the gap L between the circuit board 21 and the semiconductor chip 20 is gradually narrowed.
  • connection body 18 When the connection body 18 is formed between the 4 5 elements, the connection body 18 can be formed with a sufficient area between the terminals. Thereby, sufficient electrical connection can be established between the terminals.
  • the gap between the circuit board 21 and the semiconductor chip 20 may be changed as shown in FIGS. 9 (a) and 9 (b). That is, as shown in FIG. 9 (a), the connection body 18a formed between the terminals in the narrow gap L state has a surface area of the side surface.
  • connection body 18b grows in the lateral direction, and the connection body 18 can be formed with a sufficient area between the terminals, so that a sufficient electrical connection can be established between the terminals.
  • connection body 18 formed between the terminals. Even in this case, by narrowing the gap between the circuit board 21 and the semiconductor chip 20, It is possible to remove voids generated in
  • connection body 18 formed between the terminals Even if the size of the connection body 18 formed between the terminals varies, the height of the connection body 18 can be made uniform by narrowing the gap between the circuit board 21 and the semiconductor chip 20. Therefore, the electrical connection between the terminals can be further uniformed.
  • FIGS. 7 to 9 illustrate examples of the force that widens or narrows the gap between the circuit board 21 and the semiconductor chip 20 and the fluctuation in a certain direction, the gap is periodically changed. Even if it carries out, the same effect can be acquired.
  • One feature of the flip-chip mounting method of the present invention is that bubbles are generated from a bubble generating agent contained in the resin, and the bubbles grow to self-assemble the resin between the terminals. In the point.
  • the force that shows one kind of bubble generating agent for example, two or more kinds of material forces with different boiling points It may be.
  • FIG. 10 shows an example in which two types of bubble generating agents having different boiling points are contained in the resin 14.
  • the figure shows the state where the resin 14 is heated and bubbles are generated. Bubbles 30a with lower boiling point and higher bubble-generating agent force are larger than bubbles 30b with higher boiling point! And higher bubble-generating agent force. ing.
  • the grown bubble 30b pushes the resin 14 out of the bubble by the growing pressure, and a part of the bubble is transferred between the connection terminal 11 of the circuit board 21 and the electrode terminal 12 of the semiconductor chip 20. There are also some fats 14 left behind. Therefore, the resin 14 can be efficiently transported between the terminals by repeating the operation of extruding the remaining resin 14 out of the bubbles again by the bubbles 30b that grow late. As a result, the resin 14 can be self-assembled between the terminals with good uniformity, and as a result, a uniform connector can be formed between the terminals.
  • the resin 14, the solder powder 16, and the bubble generating agent used in the flip chip mounting method of the present invention are not particularly limited, but the following materials can be used respectively. .
  • thermosetting resin such as an epoxy resin, a phenol resin, a silicone resin, or a thermoplastic resin, an ultraviolet curable resin, or a combination thereof is used.
  • the resin 14 may be in the form of a paste or a sheet.
  • a force for dispersing the flux in the resin 14 or a reducing resin having a flux action in order to improve the wettability of the solder powder 16, use a force for dispersing the flux in the resin 14 or a reducing resin having a flux action.
  • the solder powder 16 and the bubble generating agent can be used in appropriate combinations from the materials shown in FIGS. 11 and 12. In combination, it is necessary that the bubble generating agent has a boiling point lower than the melting point of the solder powder.
  • the content of the solder powder 16 in the resin 14 is preferably about 0.5 to 30% by volume, for example. In addition, the content of the bubble generating agent in the resin 14 is preferably, for example, about 0.1 to 20% by weight.
  • the bubble generating agent in addition to the materials listed in Fig. 12, when the resin is heated, the bubble generating agent thermally decomposes to generate bubbles (gases such as H 0, CO, and N). Generating material
  • the materials listed in Figure 13 are used as such bubble generators. can do.
  • a compound containing crystallization water hydroxyaluminum hydroxide
  • the resin when heated, it is thermally decomposed and water vapor is generated as bubbles.
  • the decomposition temperature that is not the boiling point is a guide.
  • the solder powder 16 contained in the resin 14 self-assembled between the terminals is melted to form the connection body 18. Even if the entire part of the solder powder 16 does not melt, even if only the surface of the solder powder 16 melts and the interface between the solder powders is metal-bonded as shown in FIG. The purpose of achieving. For example, when solder powder with Sn plating is used as the solder powder, the solder powder contacts each other and the Sn on the surface melts, so that the interface between the solder powders is SnCu bonded The connection body 18 is formed.
  • the semiconductor chip 20 includes a semiconductor chip that is mounted on an interposer having a plurality of electrode terminals (lands) and that is flip-chip mounted on the circuit board 21.
  • the bubble generating power contained in the resin is generated and the bubbles grow, so that the resin is self-assembled between the terminals, and the It is characterized by the fact that the connection body is formed in a self-aligning manner between the terminals by melting the solder powder contained in the resin, and this technology can also be applied to the bump forming method.
  • a resin 14 containing solder powder 16 and a bubble generating agent (not shown) is supplied onto a substrate 31 having a plurality of electrodes 32.
  • a flat plate 40 is disposed on the surface of the resin 14. In the process shown here, first, the substrate 31 and the flat plate 40 are arranged with a certain gap, and then the resin 14 containing solder powder and a bubble generating agent is supplied to the gap. You may make it do.
  • the extruded resin 14 is self-assembled in a columnar shape at the interface with the electrode 32 of the substrate 31 and the interface with the flat plate 40 as shown in FIG. 16 (a).
  • the solder powder 16 contained in the resin 14 is melted and contained in the resin 14 self-assembled on the electrode 32, as shown in FIG. 16 (b).
  • Solder powder 16 is melt-bonded together. Since the electrode 32 has high wettability to the melt-bonded solder powder 17, bumps 19 made of molten solder powder are formed on the electrode 32 as shown in FIG. 16 (c).
  • FIG. 16 (d) by removing the resin 14 and the flat plate 40, the substrate 31 having the bumps 19 formed on the electrodes 32 is obtained.
  • the solder powder 16 supplied to the gap between the substrate 31 and the flat plate 40 and the resin 14 containing the bubble generating agent by heating the solder powder 16 supplied to the gap between the substrate 31 and the flat plate 40 and the resin 14 containing the bubble generating agent, the bubbles 30 are generated from the bubble generating agent, and the gas is generated.
  • the resin 14 can be self-assembled between the electrode 32 and the flat plate 40 of the substrate 31 by pushing the resin 14 out of the bubble by the growth of the bubbles 30.
  • a bump 19 having a molten solder powder force is formed in a self-aligned manner on the electrode 32 having high wettability. be able to.
  • the solder powder 16 dispersed in the resin 14 can be efficiently self-assembled on the electrode 32, and a bump having excellent uniformity and high productivity can be formed on the electrode.
  • the temperature profile in the heating process of the resin 14 is the profile shown in FIG. 4 or FIG. 5, and the variation in the gap between the substrate 31 and the flat plate 40 is shown in FIG. 7 or FIG.
  • the bubble generating agent two or more kinds of materials having different boiling points as shown in FIG. 10 may be used. Further, as shown in FIG. 11, the surface of the solder powder may be melted to form a bump in which the interface between the solder powders is metal-bonded.
  • the resin 14, solder powder 16, and bubble generating agent to be used can be appropriately selected from the materials described in the flip chip mounting method.
  • the flat plate 40 is Although a flat surface was used, as shown in FIG. 17, a flat plate 40 in which convex portions 41 having substantially the same shape as the electrodes 32 were formed at positions opposed to the plurality of electrodes 32 formed on the substrate 31. May be used.
  • a flat plate 40 in which convex portions 41 having substantially the same shape as the electrodes 32 were formed at positions opposed to the plurality of electrodes 32 formed on the substrate 31. May be used.
  • the resin 14 is likely to be self-assembled on the electrode 32 having a narrow gap, and as a result, uniform bumps can be formed. Can do.
  • the optimum height of this step is determined by the ratio of the step to the size of the gap between the substrate 31 and the flat plate 40, the viscosity of the resin, and the like.
  • the metal 42 on at least the surface of the convex portion 41, the wettability with respect to the solder powder 16 can be improved, and bump formation is easier. Can be.
  • the flat plate 40 having the convex portions 41 can be formed by various methods. For example, it is formed by a method in which a mold having fine concaves and convexes is pressed against a work material such as a thin resin film and integrally formed. I'll do it for you.
  • the electrode 32 is embedded in the substrate 31, the place where the resin 14 is to be self-assembled is not determined. Is particularly effective in this case.
  • a substrate on which the electrode 32 is formed by transfer can be cited.
  • Another example is a material in which a gap between adjacent electrodes is filled with another material (such as solder resist).
  • FIGS. 20 (a) to (d) are photographs in each step of the sample obtained by the bump forming method shown in FIGS. 15 (a) to (d) and FIGS. 16 (a) to (d). Is shown.
  • Figure 20 (a) shows a resin (epoxy) containing solder powder (SnAgCu; melting point 220 ° C) and a bubble generating agent (dimethylamine hydrochloride; boiling point 171 ° C) in the gap between the substrate and the flat plate.
  • a resin epoxy
  • solder powder SnAgCu
  • a bubble generating agent dimethylamine hydrochloride
  • Fig. 20 (b) shows a state where bubbles are generated in the resin in the heating step of the resin
  • Fig. 20 (c) shows a state where the resin is self-assembled on the electrode.
  • Fig. 20 (d) is a photograph of a state in which the solder powder in the resin self-assembled on the electrode is melted to form bumps on the electrode. It can be seen that the bumps are self-assembled on the electrode.
  • Fig. 21 shows a 7mm x 7mm substrate (electrode area 300 ⁇ , number of electrodes 165), solder Bisphenol F type epoxy resin containing 40% by weight (8% by volume) of SnAgCu (particle size 10-25 ⁇ m) as the starch and 3% by weight of isopropyl alcohol as the foaming agent. It is the photograph of the state which supplied fat and formed the bump by the method of this invention. As shown in FIG. 21, bumps were uniformly formed on all the electrodes, and no solder powder remained on the substrate other than the electrodes.
  • the manufacturing apparatus 50 includes a holding means 51 that holds the semiconductor chip 20 and the circuit board 21 so as to face each other with a certain gap, and the semiconductor chip 20 and the circuit board 21.
  • a supply means 52 for supplying the resin powder 16 containing the solder powder 16 and the bubble generating agent to the gap and a heating means 53 for heating the resin 14 are configured.
  • the heating means 53 controls the first heating means 54 for controlling the temperature at which bubbles are generated from the bubble generating agent contained in the resin 14 and the temperature for melting the solder powder contained in the resin 14.
  • Second heating means 55 is provided.
  • the holding means 51 is provided with an alignment mechanism for aligning the positions of the electrode terminals of the semiconductor chip 20 and the connection terminals of the circuit board 21.
  • the supply means 52 can be a dispenser or the like if the resin is pasty, and the heating means 53 is a heating stage (hot plate) or a heating box (oven) heated by hot air or infrared rays. ) Etc. can be used.
  • the resin 14 heated by the first heating means 54 is pushed out of the bubbles as the bubbles generated from the bubble generating agent grow, so that the circuit board 21
  • the solder powder 16 contained in the resin 14 self-assembled between the terminals is melted by the second heating means 55 by the self-assembly between the connection terminals 11 of the semiconductor chip 20 and the electrode terminals 12 of the semiconductor chip 20.
  • the connection body 22 is formed between the terminals, and the flip chip mounting body is manufactured.
  • this manufacturing apparatus 50 forms bumps on the plurality of electrodes 32 formed on the substrate 31. It can also be used as a bump forming apparatus.
  • the holding means 51 holds the flat plate 40 at a position facing the substrate 31 with a certain gap
  • the supply means 52 holds the solder powder 16 and bubbles in the gap between the substrate 31 and the flat plate 40.
  • the resin 14 containing a generating agent can be supplied, and the resin 14 can be heated by the heating means 53.
  • the resin 14 heated by the first heating means 54 is pushed out of the bubbles by the growth of bubbles generated from the bubble generating agent.
  • the second heating means 55 melts the solder powder 16 contained in the resin 14 self-assembled on the electrode 32 to form the bump 19 on the electrode 32, and the bump An attached substrate can be manufactured.
  • the method described here solders the terminals by the so-called reflow process, and therefore the solder powder is dispersed in the resin even after the resin is sealed.
  • this technique is essentially different from the present invention in which the molten solder powder is not self-assembled between opposing terminals.
  • Patent Document 7 and Non-Patent Document 1 only suggest the possibility of a process for selectively (self-assembled) bonding between opposing terminals. Since the agglomeration (self-assembly) is made between the terminals only by wettability, it is difficult to uniformly form the connection body formed between the terminals.
  • the present invention does not serve as a "sea” that allows the molten solder powder to move freely, because the resin containing the solder powder does not move freely.
  • the process was not performed uniformly, and as a result, a uniform joined body could not be formed between the terminals.
  • a semiconductor chip having electrode terminals can be flip-chip mounted with a high yield, and a useful method applicable to a mass production process is provided.
  • the present invention has been described with the preferred embodiments, such description is not a limitation, and various modifications can be made.
  • an interposer 21 having a plurality of connection terminals 11 formed on the front surface and a plurality of external terminals 45 formed on the back surface can be used.
  • the flip chip mounting body has a CSP (chip size package) or BGA (ball grid array) structure in which the semiconductor chip 20 is mounted on the interposer 21.

Description

明 細 書
フリップチップ実装方法およびバンプ形成方法
技術分野
[0001] 本発明は、半導体チップを回路基板に搭載するフリップチップ実装方法、および基 板の電極上にバンプを形成する方法に関する。
背景技術
[0002] 近年、電子機器に使用される半導体集積回路 (LSI)の高密度、高集積化に伴い、 LSIチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これら LSIチップ の回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く 用いられている。そして、このフリップチップ実装においては、 LSIチップの電極端子 上にはんだバンプを形成し、当該はんだバンプを介して、回路基板上に形成された 接続端子に一括接合されるのが一般的である。
[0003] し力しながら、電極端子数が 5, 000を超えるような次世代 LSIを回路基板に実装す るためには、 100 m以下の狭ピッチに対応したバンプを形成する必要がある力 現 在のはんだバンプ形成技術では、それに適応することが難しい。また、電極端子数に 応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ 当たりの搭載タクトの短縮による高い生産性も要求される。
[0004] 同様に、半導体集積回路は、電極端子の増大でペリフエラル電極端子力 エリア配 置の電極端子に変化している。また、高密度化、高集積化の要求で半導体プロセス 力 S90nmから 65nm、 45nmへと進展していくことが予想される。その結果、配線の微 細化が更に進み、配線間の容量が増大することにより、高速化、消費電力ロスの問 題が深刻になり、配線層間の絶縁膜の低誘電率化 (Low— K)の要求が更に高まつ ている。このような絶縁膜の Low— Kィ匕の実現は、絶縁層材料の多孔質化 (ポーラス ィ匕）によって得られるため、機械的強度が弱ぐ半導体の薄型化の障害になっている 。また、上述のように、エリア配置の電極端子を構成する場合、 Low— Kィ匕による多 孔質膜上の強度に問題があるため、エリア配置電極上にバンプを形成すること、およ びフリップチップ実装そのものが困難となっている。従って、今後の半導体プロセスの 進展に対応した薄型 ·高密度半導体に適した低荷重フリップチップ実装法が要求さ れている。
[0005] 従来、バンプの形成技術としては、メツキ法やスクリーン印刷法などが開発されてい る。メツキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があ り、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッ チイ匕には適していない。
[0006] こうした中、最近では、 LSIチップや回路基板の電極上に、はんだバンプを選択的 に形成する技術力^、くつか開発されている。これらの技術は、微細バンプの形成に 適しているだけでなぐバンプの一括形成ができるので、生産性にも優れており、次 世代 LSIの回路基板への実装に適応可能な技術として注目されている。
[0007] 例えば、特許文献 1又は特許文献 2等に開示された技術は、はんだ粉とフラックス の混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、 基板を加熱することによって、はんだ粉を溶融させ、濡れ性の高い電極上に選択的 にはんだバンプを形成させるものである。
[0008] また、特許文献 3に開示された技術は、有機酸鉛塩と金属錫を主要成分とするベー スト状組成物 (化学反応析出型はんだ)を、電極が形成された基板上にベタ塗りし、 基板を加熱することによって、 Pbと Snの置換反応を起こさせ、 Pb/Snの合金を基板 の電極上に選択的に析出させるものである。
[0009] し力しながら、上記特許文献 1乃至 3に開示された技術は、いずれも、ペースト状組 成物を基板上に塗布により供給するので、局所的な厚みや濃度のバラツキが生じ、 そのため、電極ごとのはんだ析出量が異なり、均一な高さのバンプが得られない。ま た、これらの方法は、表面に電極の形成された凹凸のある回路基板上に、ペースト状 組成物を塗布により供給するので、凸部となる電極上には、十分なはんだ量が供給 できず、フリップチップ実装において必要とされる所望のバンプ高さを得ることが難し い。
[0010] ところで、従来のバンプ形成技術を用いたフリップチップ実装は、バンプが形成され た回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するため に アンダーフィルと呼ばれる榭脂を、半導体チップと回路基板との間に注入する工程を さらに必要とする。
[0011] そこで、半導体チップと回路基板の対向する電極端子間の電気的接続と、半導体 チップの回路基板への固定を同時に行なう方法として、異方性導電材料を用いたフ リップチップ実装技術 (例えば、特許文献 4参照）が開発されている。これは、回路基 板と半導体チップとの間に、導電粒子を含有させた熱硬化性榭脂を供給し、半導体 チップを加圧すると同時に、熱硬化性榭脂を加熱することによって、半導体チップと 回路基板との電極端子間の電気的接続、及び半導体チップの回路基板への固定を 同時に実現するものである。
特許文献 1 :特開 2000— 94179号公報
特許文献 2：特開平 6 - 125169号公報
特許文献 3：特開平 1― 157796号公報
特許文献 4：特開 2000— 332055号公報
特許文献 5：特開 2002 - 26070号公報
特許文献 6：特開平 11― 186334号公報
特許文献 7：特開 2004— 260131号公報
非特許文献 1：安田真大他，「低融点金属フィラー含有榭脂による自己組織化接合プ ロセス」，第 10回「エレクトロニクスにおけるマイクロ接合'実装技術」シンポジウム（10t h Symposium on icrojoing and Assembly Technology in Electronics ) , 183— 188 頁， 2004年
発明の開示
発明が解決しょうとする課題
[0012] しかしながら、上述した異方性導電材料を用いたフリップチップ実装では、導電粒 子を介した機械的接触により電極間の電気的導通を得ており、安定した導通状態を 得ることが難しい。
[0013] また、対向電極に挟まれた導電粒子は、榭脂の熱硬化による凝集力によって維持 されているので、熱硬化性榭脂の弾性率や熱膨張率などの特性や、導電粒子の粒 径分布などの特性を揃える必要があり、プロセス制御が難しいという課題がある。 [0014] すなわち、異方性導電材料を用いたフリップチップ実装は、接続端子数が 5, 000 を超えるような次世代 LSIチップに適用するためには、生産性や信頼性の面で、解決 すべき課題を多く残して 、る。
[0015] 本発明は、力かる点に鑑みてなされたもので、その主な目的は、次世代 LSIのフリツ プチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法を提 供することを目的とする。また、本発明のフリップチップ実装方法の技術をバンプ形 成に適用したバンプ形成方法を提供することにある。
課題を解決するための手段
[0016] 本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板に対向さ せて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導 体チップの電極端子とを電気的に接続するフリップチップ実装方法において、回路 基板と半導体チップとの隙間に、はんだ粉と気泡発生剤を含有した榭脂を供給する 第 1の工程と、榭脂を加熱して、榭脂中に含有する気泡発生剤から気泡を発生させ る第 2の工程と、榭脂を加熱して、榭脂中に含有するはんだ粉を溶融する第 3の工程 とを含み、第 2の工程において、榭脂は、気泡発生剤カゝら発生した気泡が成長するこ とで該気泡外に押し出されることによって、回路基板の接続端子と半導体チップの電 極端子との間に自己集合し、第 3の工程において、端子間に自己集合した榭脂中に 含有するはんだ粉が溶融することによって、端子間に接続体を形成することを特徴と する。
[0017] 上記第 3の工程の後、端子間の榭脂を硬化させる工程をさらに含むことが好ましい 。また、上記第 2の工程における加熱温度は、第 3の工程における加熱温度よりも低 V、温度で実行されることが好ま 、。
[0018] ある好適な実施形態において、上記気泡発生剤は、榭脂が加熱されたときに沸騰 する材料力もなる。また、気泡発生剤の沸点は、はんだ粉の融点よりも低いことが好 ましい。なお、気泡発生剤は、沸点の異なる 2種類以上の材料力 なるものであって ちょい。
[0019] ある好適な実施形態において、上記気泡発生剤は、榭脂が加熱されたときに、気 泡発生剤が熱分解することにより気泡を発生する材料からなる。また、気泡発生剤は 、結晶水を含む化合物からなり、榭脂が加熱されたとき分解されて水蒸気を発生する ものであってもよい。
[0020] ある好適な実施形態において、上記第 2の工程及び第 3の工程は、榭脂の加熱温 度を連続的に上昇させながら実行される。
[0021] ある好適な実施形態において、上記第 2の工程は、回路基板と半導体チップとの隙 間の間隔を変動させながら実行される。また、第 2の工程は、回路基板と半導体チッ プとの隙間の間隔を広げながら実行されることが好ましい。
[0022] ある好適な実施形態において、上記第 3の工程は、回路基板と半導体チップの隙 間の間隔を変動させながら実行される。また、第 3の工程は、回路基板と半導体チッ プとの隙間の間隔を狭くしながら実行されることが好ましい。
[0023] ある好適な実施形態において、上記第 1の工程は、回路基板上に、はんだ粉と気 泡発生剤を含有した榭脂を供給した後、該榭脂表面に半導体チップを配設すること により実行される。
[0024] ある好適な実施形態において、上記第 3の工程は、榭脂中に含有するはんだ粉の 表面を溶融する工程を含み、第 3の工程において形成された接続体は、はんだ粉同 士の界面が金属結合された状態にある。
[0025] ある好適な実施形態において、上記複数の電極端子を有する半導体チップは、半 導体ベアチップが複数の電極端子を有するインターポーザに搭載された構成になつ ている。
[0026] ある好適な実施形態において、上記第 3の工程の後、回路基板と半導体チップとの 隙間にアンダーフィル材を供給し、然る後、該アンダーフィル材を硬化させる工程を さらに含む。
[0027] 本発明のバンプ形成方法は、複数の電極を有する基板のバンプ形成方法におい て、基板に対向させて平板を配設し、該平板と基板との隙間に、はんだ粉と気泡発 生剤を含有した榭脂を供給する第 1の工程と、榭脂を加熱して、榭脂中に含有する 気泡発生剤から気泡を発生させる第 2の工程と、榭脂を加熱して、榭脂中に含有す るはんだ粉を溶融する第 3の工程とを含み、第 2の工程において、榭脂は、気泡発生 剤から発生した気泡が成長することで該気泡外に押し出されることによって、基板の 電極上に自己集合し、第 3の工程において、電極上に自己集合した榭脂中に含有 するはんだ粉が溶融することによって、電極上にバンプを形成することを特徴とする。
[0028] ある好適な実施形態において、上記第 3の工程における加熱温度は、第 2の工程 における加熱温度よりも高 ヽ温度で実行される。
[0029] ある好適な実施形態において、上記気泡発生剤は、榭脂が加熱されたときに沸騰 する材料力もなることが好ましい。また、気泡発生剤の沸点は、はんだ粉の融点よりも 低いことが好ましい。
[0030] ある好適な実施形態において、上記気泡発生剤は、榭脂が加熱されたときに、気 泡発生剤が熱分解することにより気体を発生する材料からなる。
[0031] ある好適な実施形態において、上記第 2の工程は、基板と前記平板との隙間の間 隔を変動させながら実行される。また、第 3の工程は、基板と平板との隙間の間隔を 変動させながら実行される。
[0032] ある好適な実施形態にぉ 、て、上記第 1の工程は、基板上に、はんだ粉と気泡発 生剤を含有した榭脂を供給した後、該榭脂表面に平板を配設することにより実行され る。
[0033] ある好適な実施形態において、上記平板の基板に対向する平面上に、基板に形成 された複数の電極と対向する位置に、電極と略同一形状の凸部が形成されている。 また、凸部の少なくとも表面は、金属で形成されていることが好ましい。
[0034] ある好適な実施形態において、上記第 3の工程の後、榭脂及び平板を除去するェ 程をさらに含む。
[0035] ある好適な実施形態において、上記第 3の工程は、榭脂中に含有するはんだ粉の 表面を溶融する工程を含み、第 3の工程において形成されたバンプは、はんだ粉同 士の界面が金属結合された状態にある。
[0036] 本発明のフリップチップ実装体は、複数の接続端子を有する回路基板に対向させ て、複数の電極端子を有する半導体チップが配置され、回路基板の接続端子と半導 体チップの電極端子とが電気的に接続されたフリップチップ実装体において、接続 端子と電極端子は、回路基板と半導体チップとの隙間に供給されたはんだ粉及び気 泡発生剤を含有する榭脂が、接続端子と電極端子との間に自己集合し、該自己集 合した榭脂中のはんだ粉が溶融して、接続端子と電極端子との間に形成された接続 体を介して電気的に接続されていることを特徴とする。
[0037] ある好適な実施形態にぉ 、て、上記回路基板は、複数の外部端子を有するインタ 一ポーザで構成され、フリップチップ実装体は、半導体チップ力インターポーザに搭 載された CSPまたは BGAの構成をなす。
[0038] 上記フリップチップ実装体は、上記回路基板と半導体チップとの隙間に供給された 榭脂で固定されて 、ることが好ま 、。
[0039] 本発明のフリップチップ実装装置は、半導体チップを回路基板にフリップチップ実 装するフリップチップ実装装置であって、半導体チップ及び回路基板を一定の隙間 をもって互いに対向させて保持する保持手段と、半導体チップと回路基板との隙間 にはんだ粉及び気泡発生剤を含有した榭脂を供給する供給手段と、榭脂を加熱す る加熱手段とを備え、加熱手段は、榭脂中に含有する気泡発生剤から気泡を発生さ せる温度に制御する第 1の加熱手段と、榭脂中に含有するはんだ粉を溶融させる温 度に制御する第 2の加熱手段を有していることを特徴とする。
[0040] ある好適な実施形態にぉ 、て、上記第 1の加熱手段で加熱された榭脂は、気泡発 生剤から発生した気泡が成長することで該気泡外に押し出されることによって、回路 基板の接続端子と半導体チップの電極端子との間に自己集合し、第 2の加熱手段で 、端子間に自己集合した榭脂中に含有するはんだ粉が溶融することによって、端子 間に接続体を形成する。
[0041] 本発明のバンプ形成装置は、基板に形成された複数の電極上にバンプを形成する バンプ形成装置であって、基板に対して一定の隙間をもって対向する位置に平板を 保持する保持手段と、基板と平板との隙間にはんだ粉及び気泡発生剤を含有した榭 脂を供給する供給手段と、榭脂を加熱する加熱手段とを備え、加熱手段は、榭脂中 に含有する気泡発生剤から気泡を発生させる加熱温度に制御する第 1の加熱手段と 、榭脂中に含有するはんだ粉を溶融させる加熱温度に制御する第 2の加熱手段を有 していることを特徴とする。
[0042] ある好適な実施形態にぉ 、て、上記第 1の加熱手段で加熱された榭脂は、気泡発 生剤から発生した気泡が成長することで該気泡外に押し出されることによって、基板 の電極上に自己集合し、第 2の加熱手段で、電極上に自己集合した榭脂中に含有 するはんだ粉を溶融させることによって、電極上にバンプを形成する。
発明の効果
[0043] 本発明に係るフリップチップ実装方法は、回路基板と半導体チップとの隙間に供給 されたはんだ粉及び気泡発生剤を含有した榭脂を加熱することによって、気泡発生 剤から気泡を発生させ、当該気泡が成長することで榭脂を気泡外に押し出すことによ り、当該榭脂を回路基板の接続端子と半導体チップの電極端子との間に自己集合さ せることができる。そして、端子間に自己集合した榭脂中に含有するはんだ粉を溶融 させることによって、濡れ性の高い端子間に溶融はんだ粉力 なる接続体を自己整 合的に形成することができる。これにより、榭脂中に分散したはんだ粉を効率よく端子 間に自己集合させることができ、均一性に優れ、かつ、生産性の高いフリップチップ 実装体を実現することができる。
[0044] さらに、上記の方法により端子間に接続体を形成した後、回路基板と半導体チップ との隙間に残存する榭脂を硬化することによって、半導体チップを回路基板に固定 することができるので、一連の工程で、半導体チップ及び回路基板の端子間の電気 的接続と、半導体チップの回路基板への固定を同時に行なうことができ、より生産性 の高いフリップチップ実装体を実現することができる。
[0045] また、同様に、本発明に係るバンプ形成方法においても、基板と平板との隙間に供 給され榭脂中に含有する気泡発生剤から発生した気泡を成長させることによって、榭 脂を基板電極上に自己集合させ、当該榭脂中に含有するはんだ粉を溶融させること により、電極上に溶融はんだ粉力 なるバンプを自己整合的に形成することができる 。これにより、榭脂中に分散したはんだ粉を効率よく電極上に自己集合させることが でき、均一性に優れ、かつ、生産性の高いバンプ形成が実現できる。
図面の簡単な説明
[0046] [図 1]図 1 (a)〜（c)は、対流添加剤を含有する榭脂を用いたフリップチップ実装方法 を示す工程断面図である。
[図 2]図 2 (a)〜 (d)は、本発明の第 1の実施形態におけるフリップチップ実装方法を 示す工程断面図である。 [図 3]図 3 (a)〜 (d)は、本発明の第 1の実施形態におけるフリップチップ実装方法を 示す工程断面図である。
[図 4]図 4は、本発明における榭脂の加熱温度プロファイルを示す図である。
[図 5]図 5は、本発明における榭脂の他の加熱温度プロファイルを示す図である。
[図 6]図 6は、本発明における榭脂の自己集合を説明する図である。
圆 7]図 7 (a)〜 (c)は、本発明における回路基板と半導体チップのギャップを変動さ せる工程を説明する工程断面図である。
[図 8]図 8 (a)〜 (c)は、本発明における回路基板と半導体チップのギャップを変動さ せる工程を説明する工程断面図である。
[図 9]図 9 (a)、（b)は、本発明における回路基板と半導体チップのギャップを変動さ せる工程を説明する工程断面図である。
[図 10]図 10は、本発明における 2種類以上の気泡発生剤を含む樹脂の自己集合を 説明する図である。
[図 11]図 11は、本発明におけるはんだ粉の材料を示す図である。
[図 12]図 12は、本発明における気泡発生剤の材料を示す図である。
[図 13]図 13は、本発明における気泡発生剤の材料を示す図である。
[図 14]図 14は、本発明における接続体の構成を示す図である。
[図 15]図 15 (a)〜 (d)は、本発明の第 2の実施形態におけるバンプ形成方法を示す 工程断面図である。
[図 16]図 16 (a)〜 (d)は、本発明の第 2の実施形態におけるバンプ形成方法を示す 工程断面図である。
[図 17]図 17は、本発明における平板の構成を示す図である。
[図 18]図 18は、本発明における平板の他の構成を示す図である。
[図 19]図 19は、本発明における基板に電極が埋め込まれた構成を示す図である。
[図 20]図 20は、本発明におけるバンプ形成方法により得られた試料の各工程におけ る写真を示した図である。
[図 21]図 21は、本発明におけるバンプ形成方法により得られた試料の写真を示した 図である。 [図 22]図 22は、本発明におけるフリップチップ実装装置の構成を示すブロック図であ る。
[図 23]図 23は、本発明におけるフリップチップ実装体である CSPの構成を示す図で ある。
符号の説明
4 接続端子
12 電極端子
13, 14 樹脂
15 対流添加剤
16 はんだ粉
17 溶融したはんだ粉
18 接続体
19 バンプ
20 半導体チップ
21 インターポーザ
21 回路基板
22 接 体
30, 30a, 30b 気泡
31 基板
32 電極
35 アンダーフィル材
40 平板
41 凸部
42 金属
45 外部端子
50 フリップチップ実装装置 (バンプ形成装置)
51 保持手段
52 供給手段 53 加熱手段
54 第 1の加熱手段
55 第 2の加熱手段
100 フリップチップ実装体
発明を実施するための最良の形態
[0048] 本願出願人は、次世代 LSIチップに適応可能なフリップチップ実装について検討を 行ない、特願 2004— 267919号の出願明細書に、次世代 LSIのフリップチップ実装 に適応可能な、均一性及び信頼性の高 、フリップチップ実装方法を提案して 、る。
[0049] 図 1 (a)〜 (c)は、本願出願人が上記特許出願明細書で開示したフリップチップ実 装方法の基本工程を示した図である。
[0050] まず、図 1 (a)に示すように、複数の接続端子 11が形成された回路基板 21上に、は んだ粉 (図示せず)及び所定の添加剤 15を含有する溶融榭脂 13を供給する。
[0051] 次に、図 1 (b)に示すように、回路基板 21上に供給された榭脂 13の表面を半導体 チップ 20で当接させる。このとき、複数の電極端子 12を有する半導体チップ 20は、 複数の接続端子 11を有する回路基板 21と対向させて配置される。そして、この状態 で溶融榭脂 13を加熱し、榭脂 13中に分散するはんだ粉を溶融させる。
[0052] 溶融したはんだ粉は、図 1 (c)に示すように、溶融榭脂 13中で互いに結合し、濡れ 性の高い接続端子 11と電極端子 12との間に自己集合することによって、接続体 22 を形成する。最後に、榭脂 13を硬化させて、半導体チップ 20を回路基板 21に固定 させ、フリップチップ実装体を完成させる。
[0053] この方法の特徴は、はんだ粉を含有した榭脂 13に、はんだ粉が溶融する温度で沸 騰する添加剤 15をさらに含有させた点にある。すなわち、はんだ粉が溶融した温度 において、榭脂 13中に含有した添加剤 15 (以下、対流添加剤という）が沸騰し、当該 沸騰した対流添加剤 15が溶融榭脂 13中を対流することによって、榭脂 13中に分散 されて 、る溶融はんだ粉の移動が促進され、溶融はんだ粉の均一な結合が進行す る。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い回路基板 21の接続 端子 11と半導体チップ 20の電極端子 12との間に自己集合することによって、接続 端子 11と電極端子 12との間に、均一性の高い接続体 22を形成することができる。 [0054] ここで、はんだ粉を含有した溶融榭脂 13は、溶融したはんだ粉が自由に浮遊、移 動できる"海"の役目をもっと考えることができる。しかしながら、溶融はんだ粉の結合 過程は、極めて短時間（典型的には、 5〜10秒）に終了するので、いくら溶融はんだ 粉が移動できる"海"を設けても、局所的な進行で終わってしまい、均一な溶融はん だ粉の結合は得られない。
[0055] すなわち、上記方法は、はんだ粉の含有する溶融榭脂 13に対流添加剤 15をさら に含有させることによって、溶融したはんだ粉を強制的に移動させる手段 (対流作用 )を付加することを意図したものである。
[0056] 本発明は、これと同様の技術的視点に立ち、上記方法とは異なる方法で、溶融した はんだ粉を効率よく端子間に自己集合させ、もって、均一な接続体の形成を可能とし た新規なフリップチップ実装方法を提案するものである。
[0057] また、当該フリップチップ実装方法における新規な方法をバンプ形成方法に適用し 、溶融したはんだ粉を効率よく基板電極上に自己集合させ、もって、均一なバンプの 形成を可能としたバンプ形成方法を提案するものである。
[0058] 以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図 面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同 一の参照符号で示す。本発明は以下の実施形態に限定されない。
[0059] (第 1の実施形態）
図 2 (a)〜 (d)、及び図 3 (a)〜 (c)は、本発明の第 1の実施形態におけるフリツプチ ップ実装方法の基本的な工程を示した工程断面図である。
[0060] まず、図 2 (a)に示すように、複数の接続端子 11を有する回路基板 21上に、はんだ 粉 (例えば、 Sn—Ag系はんだ等） 16と気泡発生剤（例えば、イソプロピルアルコール 等)を含有した榭脂 (例えば、エポキシ榭脂等） 14を供給する。次に、図 2 (b)に示す ように、榭脂 14表面に、複数の電極端子 12を有する半導体チップ 20を、回路基板 2 1に対向させて配設する。このとき、半導体チップ 20の電極端子 12は、回路基板 21 の接続端子 11に位置合わせされて!/ヽる。
[0061] なお、ここに示した工程は、先に、回路基板 21と半導体チップ 20を一定の隙間（例 えば、 10〜80 /ζ πι)を設けて互いに対向させて配置し、然る後、はんだ粉と気泡発 生剤を含有した榭脂 14を、この隙間に供給するようにしてもよい。
[0062] この状態で、榭脂 14を所定の温度 (例えば、 100〜150°C)に加熱すると、図 2 (c) に示すように、榭脂 14中に含有する気泡発生剤から気泡 30が発生する。そして、図 2 (d)に示すように、榭脂 14は、発生した気泡 30が成長することで、この気泡 30外に 押し出される。
[0063] 押し出された榭脂 14は、図 3 (a)に示すように、回路基板 21の接続端子 11との界 面、及び半導体チップ 20の電極端子 12との界面に柱状 (例えば、略円柱状）に自己 集合する。次に、榭脂 14をさらに加熱すると、図 3 (b)に示すように、榭脂 14中に含 有するはんだ粉 16が溶融し、端子間に自己集合した榭脂 14中に含有するはんだ粉 16同士が溶融結合する。接続端子 11及び電極端子 12は、溶融結合したはんだ粉 1 7に対して濡れ性が高いので、図 3 (c)に示すように、端子間に溶融はんだ粉よりなる 接続体 18が形成される。これにより、半導体チップが回路基板に搭載されたフリップ チップ実装体 100が得られる。
[0064] なお、引き続き、図 3 (c)に示すように、端子間に接続体 18を形成した後、端子間に 残存する榭脂 14を硬化させることによって、半導体チップ 20を回路基板 21に固定さ せることができる。
[0065] また、必要であれば、図 3 (d)に示すように、半導体チップ 20と回路基板 21の隙間 にアンダーフィル材 35を注入した後、アンダーフィル材 35を硬化させることによって、 半導体チップ 20の回路基板 21への固定をより強固にしてもょ 、。
[0066] 本発明によれば、回路基板 21と半導体チップ 20との隙間に供給されたはんだ粉 1 6及び気泡発生剤を含有した榭脂 14を加熱することによって、気泡発生剤から気泡 30を発生させ、気泡 30が成長することで榭脂 14を気泡外に押し出すことにより、榭 脂 14を回路基板 21の接続端子 11と半導体チップ 20の電極端子 12との間に自己集 合させることができる。そして、端子間に自己集合した榭脂 14中に含有するはんだ粉 16を溶融させることによって、濡れ性の高い端子間に溶融はんだ粉力もなる接続体 22を自己整合的に形成することができる。これにより、榭脂 14中に分散したはんだ粉 16を効率よく端子間に自己集合させることができ、均一性に優れ、かつ、生産性の 高いフリップチップ実装体 100を実現することができる。 [0067] さらに、上記の方法により端子間に接続体 22を形成した後、回路基板 21と半導体 チップ 20の隙間に残存する榭脂 14を硬化することによって、半導体チップ 20を回路 基板 21に固定することができるので、一連の工程で、半導体チップ 20及び回路基板 21の端子間の電気的接続と、半導体チップ 20の回路基板 21への固定を同時に行 なうことができ、より生産性の高いフリップチップ実装体 100を実現することができる。
[0068] ところで、図 2 (a)〜（d)、及び図 3 (a)〜（d)に示した各構成の大きさや相対的な位 置関係 (例えば、はんだ粉 16の大きさや、回路基板 21と半導体チップ 20との隙間の 間隔等）は、説明を容易にするために便宜的に現されたもので、実際の大きさ等を示 したものではない。
[0069] 図 4は、上記のフリップチップ実装方法において、榭脂 14の加熱工程における温度 プロファイルの一例を示したグラフである。横軸は榭脂 14の加熱時間を表し、縦軸は 榭脂 14の加熱温度を表す。
[0070] 図 4に示すように、まず、榭脂 14を、榭脂 14中に含有する気泡発生剤から気泡 30 が発生する温度 Tに加熱する。この温度 Tを一定時間 t保持し、この間、発生した気
1 1 1
泡 30が成長することによって、榭脂 14が気泡 30外に押し出され、端子間に柱状に 自己集合する。ここで、温度 Tは、例えば、 100〜180°C、一定時間 tは、例えば、 5
1 1
〜10秒程度に設定される。
[0071] 次に、榭脂 14を、榭脂 14中に含有するはんだ粉 16が溶融する温度 Tに加熱する
2
。この温度 Tを一定時間 t保持し、この間、端子間に自己集合した榭脂 14中に含有
2 2
するはんだ粉 16同士が溶融結合することによって、濡れ性の高い端子間に接続体 1 8を形成する。そして、最後に、榭脂 14を、榭脂 14が硬化する温度 Tに加熱する。こ
3
の温度 Tを一定時間 t保持し、端子間に残存する榭脂 14を硬化させることによって
3 3
、半導体チップ 20を回路基板 21に固定させる。
[0072] ここで、温度 Tは、例えば、 150〜250°C、一定時間 tは、例えば、 5〜15秒程度
2 2
に設定される。また、温度 Tは、例えば、 150〜250°C、一定時間 tは、例えば、 10
3 3
〜20秒程度に設定される。
[0073] 本発明におけるフリップチップ実装方法は、はんだ粉が溶融する前に、はんだ粉を 含有する榭脂を、端子間に自己集合させる必要がある。そのため、榭脂中に含有す る気泡発生剤力 気泡を発生させる温度 Tは、はんだ粉を溶融させる温度 Τよりも
1 2 低い温度に設定される必要がある。すなわち、気泡発生剤が沸騰して気泡が発生す る場合には、気泡発生剤の沸点は、はんだ粉の融点よりも低いことを要する。
[0074] 図 5は、このような関係を満たす、榭脂 14の加熱工程における温度プロファイルの 他の例を示したグラフである。図 5に示すように、榭脂 14の加熱温度を、例えば室温 Τ力も連続的に上昇させていく。榭脂 14の加熱温度力 Τから Τに上昇する時間 t
0 0 1 1 の間に、榭脂 14中に含有する気泡発生剤から気泡を発生させ、 Tから Tに上昇す
1 2 る時間 tの間に、榭脂 14中に含有するはんだ粉を溶融させることによって、本発明に
2
おけるフリップチップ実装方法が実行できる。なお、端子間に接続体 18を形成した後 、榭脂 14の加熱温度を Tに上げることによって、端子間に残存する榭脂 14を硬化さ
3
せ、半導体チップ 20を回路基板 21に固定させることができる。
[0075] ここで、本発明のフリップチップ実装方法において、そのポイントとなる榭脂 14の端 子間への自己集合について、図 6 (a)、（b)を参照しながら、そのメカニズムを簡単に 説明する。
[0076] 図 6 (a)は、榭脂 14が、成長した気泡 (不図示）によって、回路基板 21の接続端子 1 1と半導体チップ 20の電極端子 12との間に押し出された状態を示した図である。接 続端子 11及び電極端子 12に接した榭脂 14は、その界面における界面張力（いわゆ る榭脂の濡れ広がりに起因する力） Fsが、榭脂の粘度 7?から発生する応力 F ηよりも 大きいので、接続端子 11及び電極端子 12の全面に亙って広がり、最終的に、端子 1 1、 12の端部を境とした柱状樹脂が形成される。そのため、接続端子 11と電極端子 1 2の対向する位置が多少ずれていても、確実に榭脂 14を端子間に界面張力で自己 集合させることができる。
[0077] なお、端子間に自己集合して形成された柱状の榭脂 14には、図 6 (b)に示すように 、気泡 30の成長（または移動）による応力 Fが加わる力 榭脂 14の粘度 7?による逆 b
向きの応力 F ηの作用により、その形状を維持することができ、一旦自己集合した榭 脂 14が消滅することはない。また、榭脂 14と気体 (例えば気泡 30)との境界には、表 面張力（又は、気 液の界面張力）が働いており、この表面張力も柱状の榭脂 14の 形状維持に作用し得る。 [0078] 上述のように、本発明のフリップチップ実装方法においては、気泡発生剤から発生 する気泡の成長が、榭脂を端子間に自己集合させる作用を担うものであるが、さらに 、その作用効果を高めるために、榭脂の加熱工程中において、回路基板 21と半導 体チップ 20との隙間の間隔 (ギャップ)を変動させることが有効である。以下、これに ついて、図 7〜図 9を参照しながら説明をする。
[0079] 図 7 (a)〜(c)は、榭脂 14の加熱工程の中で、榭脂 14中に含有する気泡発生剤か ら気泡を発生させ、当該気泡が成長することで榭脂 14を端子間に自己集合させるェ 程において、回路基板 21と半導体チップ 20とのギャップを変動させる例を示した図 である。
[0080] 図 7 (a)は、回路基板 21と半導体チップ 20との隙間に、はんだ粉 16と気泡発生剤（ 不図示)を含有する榭脂 14を供給した状態を示したものであるが、このときの回路基 板 21と半導体チップ 20のギャップ Lは狭くなつている。
1
[0081] この状態から、図 7 (b)に示すように、回路基板 21と半導体チップ 20のギャップ Lを
2 広げながら、榭脂 14を加熱する。この加熱工程において、気泡発生剤から発生した 気泡 30は、徐々に成長していくが、その過程で、回路基板 21と半導体チップ 20のギ ヤップ Lも広がっていくので、当初、回路基板 21と半導体チップ 20との隙間に供給さ
2
れた一定の量の榭脂 14を、効率よく端子 11、 12間に自己集合させることができる。 この例では、最終、端子 11、 12間に榭脂 14を自己集合させるまで、ギャップ Lを徐
3 々に広げながら行なつている（図 7 (c) )。
[0082] 図 8 (a)〜 (c)は、榭脂 14を加熱工程の中で、端子間に自己集合した榭脂 14中に 含有するはんだ粉 16を溶融させて、端子間に接続体 18を形成させる工程において
、回路基板 21と半導体チップ 20とのギャップを変動させる例を示した図である。
[0083] 図 8 (a)は、端子 11、 12間に榭脂 14が自己集合した状態を示したもので、回路基 板 21と半導体チップ 20とのギャップ Lは、図 7 (c)に示したギャップと同じである。こ
3
の状態で、端子間にある榭脂 14中には、一定の割合のはんだ粉 16が存在するが、 このギャップ Lを維持したまま、はんだ粉 16を溶融させ端子間に接続体 18を形成し
3
た場合、端子間の電気的な接続が十分に取れな!/ヽことも考えられる。
[0084] そこで、この状態から、はんだ粉 16を溶融させて、端子間に接続体 18を形成する 際に、図 8 (b)に示すように、回路基板 21と半導体チップ 20のギャップ Lを徐々に狭
4 くしながら、榭脂 14の加熱工程を行なえば、はんだ粉 16が溶融していく過程で、ギヤ ップ Lが狭くなつていくので、図 8 (c)に示すように、最終的に、ギャップ Lでもって端
4 5 子間に接続体 18が形成されたときには、端子間に十分な面積をもって接続体 18を 形成することができる。これにより、端子間に十分な電気的接続を取ることができる。
[0085] さらに、はんだ粉 16が溶融した後も、図 9 (a)、（b)に示すように、回路基板 21と半 導体チップ 20のギャップを変動させてもよい。すなわち、図 9 (a)に示すように、狭い ギャップ Lの状態のときの端子間に形成された接続体 18aは、その側面の表面積が
1
狭いので、周囲に存在する溶融はんだ粉 (不図示)を捕捉する割合が少ない。ところ 力 図 9 (b)のように、広いギャップ Lの状態にすると、接続体 18bは、ー且細るが、そ
2
の側面の表面積が広くなるので、周囲に存在する溶融はんだ粉を捕捉する割合が高 くなる。その結果、接続体 18bが横方向に成長し、端子間に十分な面積をもって接続 体 18を形成することができるので、端子間に十分な電気的接続を取ることができる。
[0086] なお、端子間に形成された接続体 18には、小さなボイドが発生していることがある 力 その場合でも、回路基板 21と半導体チップ 20のギャップを狭めることによって、 接続体 18内に発生したボイドを除去することができる。
[0087] また、端子間に形成された接続体 18の大きさにバラツキが生じていても、回路基板 21と半導体チップ 20のギャップを狭めることによって、接続体 18の高さを揃えること ができるので、端子間の電気的接続の均一をさらに図ることができる。
[0088] なお、図 7〜図 9では、回路基板 21と半導体チップ 20のギャップを、広げるか狭め る力、一定の方向の変動の例を説明したが、そのギャップを周期的に変動させながら 行なっても、同様の作用効果を得ることができる。
[0089] 本発明のフリップチップ実装方法の特徴の一つは、榭脂中に含有する気泡発生剤 から気泡を発生させ、当該気泡が成長することによって、榭脂を端子間に自己集合さ せる点にある。図 2 (a)〜（c)、及び図 3 (a)〜（d)に示した例では、気泡発生剤として 、 1種類のものを示した力 例えば、沸点の異なる 2種類以上の材料力 なるものであ つてもよい。
[0090] 図 10は、沸点の異なる 2種類の気泡発生剤が榭脂 14中に含有された例を示した 図で、榭脂 14を加熱し、気泡発生剤力 気泡が発生した状態を示している。沸点の 低 、方の気泡発生剤力も発生した気泡 30aは、沸点の高!、方の気泡発生剤力も発 生した気泡 30bに比べて、気泡の成長が時間的に進んでいる分、大きくなつている。
[0091] 成長した気泡 30bは、その成長する圧力によって、榭脂 14を気泡外に押し出し、そ の一部を、回路基板 21の接続端子 11と半導体チップ 20の電極端子 12との間に運 ぶことができるが、後に取り残された榭脂 14もある。そこで、この取り残された榭脂 14 を、遅れて成長する気泡 30bによって、再び、気泡外に押し出す動作を繰り返すこと によって、効率よく榭脂 14を端子間に運ぶようにすることができる。これにより、榭脂 1 4を端子間に均一性よく自己集合させることができ、その結果、端子間に、均一性の ょ ヽ接続体を形成することができる。
[0092] ここで、本発明のフリップチップ実装方法に使用する榭脂 14、はんだ粉 16、及び気 泡発生剤は、特に限定されないが、それぞれ、以下のような材料を使用することがで きる。
[0093] 榭脂 14としては、エポキシ榭脂、フエノール榭脂、シリコーン榭脂等の熱硬化性榭 脂、又は熱可塑性榭脂、紫外線硬化榭脂等、あるいはそれらを組み合わせた材料を 使用することができるが、少なくとも、榭脂 14の加熱工程において、流動可能な程度 の粘度を有していることが好ましい。また、榭脂 14は、ペースト状、あるいはシート状 のものであってもよい。さらに、はんだ粉 16の濡れ性を向上させるために、榭脂 14中 にフラックスを分散させる力、あるいは、フラックス作用のある還元性の榭脂を用いて ちょい。
[0094] また、はんだ粉 16、及び気泡発生剤は、図 11、図 12に示すような材料の中から、 適宜組み合わせて使用することができる。なお、組み合わせにおいては、気泡発生 剤の沸点が、はんだ粉の融点よりも低いことを要する。なお、はんだ粉 16の榭脂 14 中の含有率は、例えば、 0. 5〜30体積％程度が好ましい。また、気泡発生剤の榭脂 14中の含有率は、例えば、 0. 1〜20重量％程度が好ましい。
[0095] なお、気泡発生剤としては、図 12に挙げた材料以外に、榭脂が加熱されたときに、 気泡発生剤が熱分解することにより気泡 (H 0、 CO、 N等の気体)を発生する材料
2 2 2
も使用することができる。そのような気泡発生剤としては、図 13に挙げた材料を使用 することができる。例えば、結晶水を含む化合物（水酸ィ匕アルミニウム）を使用した場 合、榭脂が加熱されたときに熱分解し、水蒸気が気泡となって発生する。なお、この 材料を選ぶ場合には、沸点ではなぐ分解温度が目安となる。
[0096] ところで、図 3 (a)〜（d)に示した例では、端子間に自己集合した榭脂 14中に含有 するはんだ粉 16を溶融させて、接続体 18を形成したが、必ずしも、はんだ粉 16の全 部が溶融しなくても、図 14に示すように、はんだ粉 16の表面だけが溶融して、はんだ 粉同士の界面が金属結合された状態であっても、本発明の目的は達成する。例えば 、はんだ粉として、 Cuの表面に Snメツキをしたものを用いた場合、はんだ粉同士が接 触して、その表面の Snが溶融することによって、はんだ粉同士の界面が SnCu結合 された状態の接続体 18が形成される。
[0097] また、半導体チップ 20は、半導体ベアチップが複数の電極端子 (ランド)を有するィ ンターポーザに搭載された格好で、回路基板 21にフリップチップ実装されたものも含 む。
[0098] (第 2の実施形態）
第 1の実施形態で説明したフリップチップ実装方法は、榭脂中に含有する気泡発 生剤力 気泡を発生させ、当該気泡が成長することで、榭脂が端子間に自己集合し 、さらに当該榭脂中に含有するはんだ粉を溶融させることによって、端子間に接続体 を自己整合的に形成することを特徴とするもので、この技術は、バンプ形成方法にも 適用することができる。
[0099] 本発明の第 2の実施形態におけるバンプ形成方法の基本的な工程を、図 15 (a)〜
(d)、及び図 16 (a)〜(d)を参照しながら、以下説明をする。
[0100] まず、図 15 (a)に示すように、複数の電極 32を有する基板 31上に、はんだ粉 16と 気泡発生剤 (不図示)を含有した榭脂 14を供給する。次に、図 15 (b)に示すように、 榭脂 14表面に、平板 40を配設する。なお、ここに示した工程は、先に、基板 31と平 板 40を一定の隙間を設けて配置し、然る後、はんだ粉と気泡発生剤を含有した榭脂 14を、この隙間に供給するようにしてもよい。
[0101] この状態で、榭脂 14を加熱すると、図 15 (c)に示すように、榭脂 14中に含有する気 泡発生剤から気泡 30が発生する。そして、図 15 (d)に示すように、榭脂 14は、発生 した気泡 30が成長することで、この気泡 30外に押し出される。
[0102] 押し出された榭脂 14は、図 16 (a)に示すように、基板 31の電極 32との界面、及び 平板 40との界面に柱状に自己集合する。次に、榭脂 14をさらに加熱すると、図 16 (b )に示すように、榭脂 14中に含有するはんだ粉 16が溶融し、電極 32上に自己集合し た榭脂 14中に含有するはんだ粉 16同士が溶融結合する。電極 32は、溶融結合した はんだ粉 17に対して濡れ性が高いので、図 16 (c)に示すように、電極 32上に溶融 はんだ粉よりなるバンプ 19を形成する。最後に、図 16 (d)に示すように、榭脂 14と平 板 40を除去することにより、電極 32上にバンプ 19が形成された基板 31が得られる。
[0103] 本発明によれば、基板 31と平板 40の隙間に供給されたはんだ粉 16と気泡発生剤 を含有した榭脂 14を加熱することによって、気泡発生剤から気泡 30を発生させ、気 泡 30が成長することで榭脂 14を気泡外に押し出すことにより、榭脂 14を、基板 31の 電極 32と平板 40との間に自己集合させることができる。そして、電極 32上に自己集 合した榭脂 14中に含有するはんだ粉 16を溶融させることによって、濡れ性の高い電 極 32上に、溶融はんだ粉力もなるバンプ 19を自己整合的に形成することができる。 これにより、榭脂 14中に分散したはんだ粉 16を効率よく電極 32上に自己集合させる ことができ、均一性に優れ、かつ、生産性の高いバンプを電極上に形成することがで きる。
[0104] なお、本実施形態におけるバンプ形成方法においても、第 1の実施形態における フリップチップ実装方法で説明した種々の方法を適用することができる。
[0105] すなわち、榭脂 14の加熱工程における温度プロファイルは、図 4又は図 5に示した プロファイルを、また、基板 31と平板 40とのギャップの変動については、図 7又は図 8 に示した方法を、それぞれ適用することができる。また、気泡発生剤についても、図 1 0に示したような、沸点の異なる 2種類以上の材料を使用してもよい。また、さらに、図 11に示したのと同様に、はんだ粉の表面を溶融させて、はんだ粉同士の界面が金属 結合された状態のバンプを形成してもよ 、。
[0106] また、使用する榭脂 14、はんだ粉 16、気泡発生剤についても、フリップチップ実装 方法で説明した材料を適宜選んで使用することができる。
[0107] ところで、図 15 (a)〜（d)、及び図 16 (a)〜（d)に示した方法では、平板 40はその 表面が平らなものを使用したが、図 17に示すように、基板 31に形成された複数の電 極 32と対向する位置に、電極 32と略同一形状の凸部 41が形成された平板 40を使 用してもよい。このように、基板 31と平板 40との隙間に、大きな段差を設けることによ つて、榭脂 14が隙間の狭い電極 32上に自己集合されやすくなり、その結果、均一な バンプを形成することができる。この段差は、基板 31と平板 40とギャップの大きさ対 する段差の比率や、榭脂の粘度等によって、その最適な高さが決められる。
[0108] また、図 18に示すように、上記凸部 41の少なくとも表面に、金属 42を形成しておく ことによって、はんだ粉 16に対する濡れ性を高めることができ、バンプの形成をより容 易にすることができる。
[0109] ここで、凸部 41を有する平板 40は種々の方法で形成できるが、例えば、微細な凹 凸のある金型を榭脂薄膜などの被加工材料に押し付けて一体成形する方法で形成 することちでさる。
[0110] なお、図 19に示すように、電極 32が基板 31に埋め込まれている場合には、榭脂 1 4が自己集合すべき場所が定まらないので、平板 40に凸部 41を設けることは、この 場合、特に有効である。電極 32が埋め込まれた基板 31としては、例えば、転写により 電極 32が形成されたものを挙げることができる。また、他の材料 (ソルダレジストなど） によって、隣接する電極間の隙間が埋められたものも挙げることができる。
[0111] 図 20 (a)〜（d)は、図 15 (a)〜（d)、及び図 16 (a)〜（d)に示したバンプ形成方法 により得られた試料の各工程における写真を示したものである。
[0112] 図 20 (a)は、基板と平板の隙間に、はんだ粉 (SnAgCu;融点 220°C)と、気泡発 生剤 (ジメチルァミン塩酸塩;沸点 171°C)を含有する榭脂 (エポキシ榭脂)を供給し た段階の写真である。
[0113] 図 20 (b)は、榭脂の加熱工程において、榭脂中で気泡発生剤力も気泡が発生して いる状態、図 20 (c)は、電極上に樹脂が自己集合した状態をそれぞれ示した写真で ある。図 20 (d)は、電極上に自己集合した榭脂中のはんだ粉を溶融させて、電極上 にバンプを形成した状態の写真である。バンプが電極上に自己集合的に形成されて いるのが確認できる。
[0114] また、図 21は、 7mm X 7mmの基板（電極面積 300 φ、電極数 165個）に、はん だ粉として、 SnAgCu (粒径 10〜25 μ m)を 40重量％ (8体積％)、気泡発生剤とし て、イソプロピルアルコールを 3重量％、それぞれ含有させたビスフエノール F型ェポ キシ系榭脂を供給して、本発明の方法によりバンプを形成した状態の写真である。図 21〖こ示すよう〖こ、全ての電極上にバンプが均一に形成され、電極以外の基板上には 、はんだ粉の残留は観察されな力つた。
[0115] 以上、本発明に係るフリップチップ実装方法、及び、バンプ形成方法について説明 してきたが、これらの方法を実行して、フリップチップ実装体、あるいは、バンプ付き基 板を製造する装置は、図 22のブロック図に示すような製造装置 50で実現することが できる。
[0116] 図 22に示すように、製造装置 50は、半導体チップ 20と回路基板 21を、一定の隙 間をもって互いに対向させて保持する保持手段 51と、半導体チップ 20と回路基板 2 1との隙間に、はんだ粉 16と気泡発生剤を含有した榭脂 14を供給する供給手段 52 と、榭脂 14を加熱する加熱手段 53とで構成されている。また、加熱手段 53は、榭脂 14中に含有する気泡発生剤から気泡を発生させる温度に制御する第 1の加熱手段 54と、榭脂 14中に含有するはんだ粉を溶融させる温度に制御する第 2の加熱手段 5 5を有している。
[0117] ここで、保持手段 51には、半導体チップ 20の電極端子と、回路基板 21の接続端 子との位置を合わせるァライメント機構が付いている。また、供給手段 52は、榭脂が ペースト状であれば、デイスペンサ等を用いることができ、加熱手段 53は、加熱ステ ージ（ホットプレート）や、熱風や赤外線によって加熱される加熱ボックス（オーブン） 等が使用できる。
[0118] この製造装置 50において、第 1の加熱手段 54で加熱された榭脂 14は、気泡発生 剤から発生した気泡が成長することで、当該気泡外に押し出されることによって、回 路基板 21の接続端子 11と半導体チップ 20の電極端子 12との間に自己集合し、さら に、第 2の加熱手段 55で、端子間に自己集合した榭脂 14中に含有するはんだ粉 16 が溶融することによって、端子間に接続体 22を形成し、フリップチップ実装体を製造 する。
[0119] なお、この製造装置 50は、基板 31に形成された複数の電極 32上にバンプを形成 するバンプ形成装置としても利用できる。
[0120] すなわち、保持手段 51で、基板 31に対して一定の隙間をもって対向する位置に平 板 40を保持し、供給手段 52で、基板 31と平板 40との隙間に、はんだ粉 16と気泡発 生剤を含有した榭脂 14を供給し、加熱手段 53で、榭脂 14を加熱することができる。
[0121] この装置において、第 1の加熱手段 54で加熱された榭脂 14は、気泡発生剤から発 生した気泡が成長することで当該気泡外に押し出されることによって、基板 31の電極 32上に自己集合し、さらに、第 2の加熱手段 55で、電極 32上に自己集合した榭脂 1 4中に含有するはんだ粉 16を溶融させることによって、電極 32上にバンプ 19を形成 し、バンプ付き基板を製造することができる。
[0122] ところで、はんだ粉を含有させた榭脂を用いて、半導体チップと回路基板との対向 する端子間の電気的接続と、半導体チップの回路基板への固定を同時に行なう方 法力 特許文献 5 (特開 2002— 26070号公報）、及び特許文献 6 (特開平 11 186 334号公報）に記載されている。ここに記載された方法は、榭脂中に含有させたはん だ粉を溶融することによって、半導体チップ及び回路基板の対向する端子が当接す る部位を半田付けするとともに、その後、榭脂を硬化することによって、半導体チップ を回路基板に封止、固定するもので、一見、本発明と類似した技術のようにも見える 。し力しながら、ここに記載された方法は、いわゆるリフロー処理によって端子間をは んだ付けするもので、従って、榭脂封止後においても、榭脂中にはんだ粉は分散さ れており、本発明のように、溶融したはんだ粉を対向する端子間に自己集合させるも のではなぐ本発明とは本質的に異なる技術である。
[0123] また、導電性粒子 (低融点金属フィラー)を含有させた榭脂を用いて、半導体チップ と回路基板の対向する端子間の電気的接続と、半導体チップの回路基板への固定 を同時に行なう方法が、特許文献 7 (特開 2004— 260131号公報）、及び非特許文 献 1 (安田真大他， 「低融点金属フィラー含有榭脂による自己組織ィ匕接合プロセス」 , 第 10回「エレクトロニクスにおけるマイクロ接合'実装技術」シンポジウム（10th Sympos mm on icrojoing and Assembly Technology in Electronics ) , 183— 188頁, 2004 年）に記載されている。ここには、酸ィ匕還元能力を有する榭脂を用いて、榭脂中に含 有する溶融した金属フィラーの凝集や濡れに基づいて、選択的に端子間に導電性 粒子が自己組織化した接続体を形成する技術が開示されている。
[0124] しかしながら、特許文献 7及び非特許文献 1は、対向する端子間を選択的（自己集 合的）に接合を行うプロセスの可能性を示唆するに止まり、もっぱら、溶融した導電性 粒子の濡れ性のみによって端子間に凝集（自己集合)させているので、端子間に形 成される接続体を均一に形成することは難しい。
[0125] 本発明は、上述したように、はんだ粉を含有する榭脂が、溶融したはんだ粉が自由 に移動できるほどの"海"の役目を果たすものではないために、溶融はんだ粉の結合 過程が均一に進行せず、その結果、端子間に均一な接合体を形成することができな いという認識のもとになされたもので、本発明による方法を適用することによって、多 数の電極端子を有する半導体チップを歩留まりよくフリップチップ実装することができ 、量産工程に適用可能な有用な方法を提供するものである。
[0126] 以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項で はなぐ勿論、種々の改変が可能である。例えば、回路基板 21として、図 22に示すよ うに、表面に複数の接続端子 11が形成され、裏面に複数の外部端子 45が形成され たインターポーザ 21を使用することもできる。この場合、フリップチップ実装体は、半 導体チップ 20がインターポーザ 21に搭載された CSP (チップ.サイズ'パッケージ）ま たは BGA (ボール ·グリッド ·アレイ）の構成をなす。
産業上の利用可能性
[0127] 本発明によれば、次世代 LSIのフリップチップ実装に適用可能な、生産性及び信 頼性の高 ヽフリップチップ実装方法、及びバンプ形成方法を提供することができる。

Claims

請求の範囲
[1] 複数の接続端子を有する回路基板に対向させて、複数の電極端子を有する半導 体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電 気的に接続するフリップチップ実装方法において、
前記回路基板と前記半導体チップとの隙間に、はんだ粉と気泡発生剤を含有した 榭脂を供給する第 1の工程と、
前記榭脂を加熱して、前記榭脂中に含有する前記気泡発生剤から気泡を発生させ る第 2の工程と、
前記榭脂を加熱して、前記榭脂中に含有する前記はんだ粉を溶融する第 3の工程 と
を含み、
前記第 2の工程において、前記榭脂は、前記気泡発生剤から発生した気泡が成長 することで該気泡外に押し出されることによって、前記回路基板の接続端子と前記半 導体チップの電極端子との間に自己集合し、
前記第 3の工程において、前記端子間に自己集合した前記榭脂中に含有するは んだ粉が溶融することによって、前記端子間に接続体を形成することを特徴とするフ リップチップ実装方法。
[2] 前記第 3の工程の後、前記端子間にある前記榭脂を硬化させる工程をさらに含むこ とを特徴とする、請求項 1に記載のフリップチップ実装方法。
[3] 前記第 2の工程における加熱温度は、前記第 3の工程における加熱温度よりも低い 温度で実行されることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[4] 前記気泡発生剤は、前記樹脂が加熱されたときに沸騰する材料力もなることを特徴 とする、請求項 1に記載のフリップチップ実装方法。
[5] 前記気泡発生剤の沸点は、前記はんだ粉の融点よりも低いことを特徴とする、請求 項 4に記載のフリップチップ実装方法。
[6] 前記気泡発生剤は、沸点の異なる 2種類以上の材料力もなることを特徴とする、請 求項 4に記載のフリップチップ実装方法。
[7] 前記気泡発生剤は、前記樹脂が加熱されたときに、前記気泡発生剤が熱分解する ことにより気泡を発生する材料力もなることを特徴とする、請求項 1に記載のフリップ チップ実装方法。
[8] 前記気泡発生剤は、結晶水を含む化合物からなり、前記樹脂が加熱されたとき分 解されて水蒸気を発生することを特徴とする、請求項 7に記載のフリップチップ実装 方法。
[9] 前記第 2の工程、及び前記第 3の工程は、前記樹脂の加熱温度を連続的に上昇さ せながら実行されることを特徴とする、請求項 3に記載のフリップチップ実装方法。
[10] 前記第 2の工程は、前記回路基板と前記半導体チップとの隙間の間隔を変動させ ながら実行されることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[11] 前記第 2の工程は、前記回路基板と前記半導体チップとの隙間の間隔を広げなが ら実行されることを特徴とする、請求項 10に記載のフリップチップ実装方法。
[12] 前記第 3の工程は、前記回路基板と前記半導体チップの隙間の間隔を変動させな 力 実行されることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[13] 前記第 3の工程は、前記回路基板と前記半導体チップとの隙間の間隔を狭くしなが ら実行されることを特徴とする、請求項 12に記載のフリップチップ実装方法。
[14] 前記第 1の工程は、前記回路基板上に、前記はんだ粉と気泡発生剤を含有した榭 脂を供給した後、該榭脂表面に前記半導体チップを配設することにより実行されるこ とを特徴とする、請求項 1に記載のフリップチップ実装方法。
[15] 前記第 3の工程は、前記榭脂中に含有する前記はんだ粉の表面を溶融する工程を 含み、
前記第 3の工程にお 、て形成された接続体は、前記はんだ粉同士の界面が金属 結合された状態にあることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[16] 前記複数の電極端子を有する半導体チップは、半導体ベアチップが前記複数の 電極端子を有するインターポーザに搭載された構成になっていることを特徴とする、 請求項 1に記載のフリップチップ実装方法。
[17] 前記第 3の工程の後、前記回路基板と前記半導体チップとの隙間にアンダーフィル 材を供給し、然る後、該アンダーフィル材を硬化させる工程をさらに含むことを特徴と する、請求項 1に記載のフリップチップ実装方法。
[18] 複数の電極を有する基板のバンプ形成方法にぉ 、て、
前記基板に対向させて平板を配設し、該平板と前記基板との隙間に、はんだ粉と 気泡発生剤を含有した榭脂を供給する第 1の工程と、
前記榭脂を加熱して、前記榭脂中に含有する前記気泡発生剤から気泡を発生させ る第 2の工程と、
前記榭脂を加熱して、前記榭脂中に含有する前記はんだ粉を溶融する第 3の工程 と
を含み、
前記第 2の工程において、前記榭脂は、前記気泡発生剤から発生した気泡が成長 することで該気泡外に押し出されることによって、前記基板の電極上に自己集合し、 前記第 3の工程において、前記電極上に自己集合した前記榭脂中に含有するは んだ粉が溶融することによって、前記電極上にバンプを形成することを特徴とするバ ンプ形成方法。
[19] 前記第 3の工程における加熱温度は、前記第 2の工程における加熱温度よりも高い 温度で実行されることを特徴とする、請求項 18に記載のバンプ形成方法。
[20] 前記気泡発生剤は、前記樹脂が加熱されたときに沸騰する材料力 なることを特徴 とする、請求項 18に記載のバンプ形成方法。
[21] 前記気泡発生剤の沸点は、前記はんだ粉の融点よりも低いことを特徴とする、請求 項 20に記載のバンプ形成方法。
[22] 前記気泡発生剤は、前記樹脂が加熱されたときに、前記気泡発生剤が熱分解する ことにより気体を発生する材料力 なることを特徴とする、請求項 18に記載のバンプ 形成方法。
[23] 前記第 2の工程は、前記基板と前記平板との隙間の間隔を変動させながら実行さ れることを特徴とする、請求項 18に記載のバンプ形成方法。
[24] 前記第 3の工程は、前記基板と前記平板との隙間の間隔を変動させながら実行さ れることを特徴とする、請求項 18に記載のバンプ形成方法。
[25] 前記第 1の工程は、前記基板上に、前記はんだ粉と気泡発生剤を含有した榭脂を 供給した後、該榭脂表面に平板を配設することにより実行されることを特徴とする、請 求項 18に記載のバンプ形成方法。
[26] 前記平板の前記基板に対向する平面上に、前記基板に形成された複数の電極と 対向する位置に、前記電極と略同一形状の凸部が形成されていることを特徴とする、 請求項 18に記載のバンプ形成方法。
[27] 前記凸部の少なくとも表面は、金属で形成されていることを特徴とする、請求項 26 に記載のバンプ形成方法。
[28] 前記第 3の工程の後、前記榭脂及び前記平板を除去する工程をさらに含むことを 特徴とする、請求項 18に記載のバンプ形成方法。
[29] 前記第 3の工程は、前記榭脂中に含有する前記はんだ粉の表面を溶融する工程を 含み、
前記第 3の工程にお 、て形成されたバンプは、前記はんだ粉同士の界面が金属結 合された状態にあることを特徴とする、請求項 18に記載のバンプ形成方法。
[30] 複数の接続端子を有する回路基板に対向させて、複数の電極端子を有する半導 体チップが配置され、前記回路基板の接続端子と前記半導体チップの電極端子とが 電気的に接続されたフリップチップ実装体において、
前記接続端子と前記電極端子は、前記回路基板と前記半導体チップとの隙間に供 給されたはんだ粉及び気泡発生剤を含有する榭脂が、前記接続端子と前記電極端 子との間に自己集合し、該自己集合した前記榭脂中のはんだ粉が溶融して、前記接 続端子と前記電極端子との間に形成された接続体を介して電気的に接続されている ことを特徴とするフリップチップ実装体。
[31] 前記回路基板は、複数の外部端子を有するインターポーザで構成され、前記フリツ プチップ実装体は、前記半導体チップが前記インターポーザに搭載された CSPまた は BGAの構成をなすことを特徴とする、請求項 30に記載のフリップチップ実装体。
[32] 前記フリップチップ実装体は、前記回路基板と前記半導体チップとの隙間に供給さ れた榭脂で固定されて 、ることを特徴とする、請求項 30に記載のフリップチップ実装 体。
[33] 半導体チップを回路基板にフリップチップ実装するフリップチップ実装装置であつ て、 前記半導体チップ及び前記回路基板を、一定の隙間をもって互いに対向させて保 持する保持手段と、
前記半導体チップと前記回路基板との隙間に、はんだ粉と気泡発生剤を含有した 榭脂を供給する供給手段と、
前記榭脂を加熱する加熱手段と
を備え、
前記加熱手段は、前記榭脂中に含有する前記気泡発生剤から気泡を発生させる 温度に制御する第 1の加熱手段と、前記榭脂中に含有する前記はんだ粉を溶融させ る温度に制御する第 2の加熱手段を有していることを特徴とする、フリップチップ実装 装置。
[34] 前記第 1の加熱手段で加熱された前記榭脂は、前記気泡発生剤から発生した気泡 が成長することで該気泡外に押し出されることによって、前記回路基板の接続端子と 前記半導体チップの電極端子との間に自己集合し、
前記第 2の加熱手段で、前記端子間に自己集合した前記榭脂中に含有するはん だ粉が溶融することによって、前記端子間に接続体を形成することを特徴とする、請 求項 33に記載のフリップチップ実装装置。
[35] 基板に形成された複数の電極上にバンプを形成するバンプ形成装置であって、 前記基板に対して一定の隙間をもって対向する位置に平板を保持する保持手段と 前記基板と前記平板との隙間に、はんだ粉と気泡発生剤を含有した榭脂を供給す る供給手段と、
前記榭脂を加熱する加熱手段と
を備え、
前記加熱手段は、前記榭脂中に含有する前記気泡発生剤から気泡を発生させる 加熱温度に制御する第 1の加熱手段と、前記榭脂中に含有する前記はんだ粉を溶 融させる加熱温度に制御する第 2の加熱手段を有していることを特徴とする、バンプ 形成装置。
[36] 前記第 1の加熱手段で加熱された前記榭脂は、前記気泡発生剤から発生した気泡 が成長することで該気泡外に押し出されることによって、前記基板の電極上に自己集 合し、
前記第 2の加熱手段で、前記電極上に自己集合した前記榭脂中に含有するはん だ粉を溶融させることによって、前記電極上にバンプを形成することを特徴とする、請 求項 35に記載のバンプ形成装置。
PCT/JP2006/305273 2005-03-29 2006-03-16 フリップチップ実装方法およびバンプ形成方法 WO2006103948A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020077021018A KR101109221B1 (ko) 2005-03-29 2006-03-16 플립칩 실장방법 및 범프형성방법
JP2007510386A JP4084834B2 (ja) 2005-03-29 2006-03-16 フリップチップ実装方法およびバンプ形成方法
EP06729266A EP1865549A4 (en) 2005-03-29 2006-03-16 RETURN CHIP MOUNTING METHOD AND DAMPER FORMING METHOD
US11/887,332 US7531387B1 (en) 2005-03-29 2006-03-16 Flip chip mounting method and bump forming method
US12/149,317 US7638883B2 (en) 2005-03-29 2008-04-30 Flip chip mounting method and bump forming method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-094232 2005-03-29
JP2005094232 2005-03-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/887,332 A-371-Of-International US7531387B1 (en) 2005-03-29 2006-03-16 Flip chip mounting method and bump forming method
US12/149,317 Division US7638883B2 (en) 2005-03-29 2008-04-30 Flip chip mounting method and bump forming method

Publications (1)

Publication Number Publication Date
WO2006103948A1 true WO2006103948A1 (ja) 2006-10-05

Family

ID=37053209

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/305273 WO2006103948A1 (ja) 2005-03-29 2006-03-16 フリップチップ実装方法およびバンプ形成方法

Country Status (6)

Country Link
US (2) US7531387B1 (ja)
EP (1) EP1865549A4 (ja)
JP (2) JP4084834B2 (ja)
KR (1) KR101109221B1 (ja)
CN (1) CN100495677C (ja)
WO (1) WO2006103948A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109859A (ja) * 2005-10-13 2007-04-26 Nec Electronics Corp 電子部品の製造方法
JPWO2006098187A1 (ja) * 2005-03-15 2008-08-21 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
WO2008139701A1 (ja) * 2007-04-27 2008-11-20 Panasonic Corporation 電子部品実装体及びハンダバンプ付き電子部品並びにそれらの製造方法
JP2008288325A (ja) * 2007-05-16 2008-11-27 Panasonic Corp 配線基板の接続方法、配線基板
JP2009188063A (ja) * 2008-02-04 2009-08-20 Fujikura Kasei Co Ltd 端子間の接続方法、および半導体素子の実装方法
JP2009231519A (ja) * 2008-03-24 2009-10-08 Panasonic Corp 配線基板と配線基板の半田付方法
JPWO2008075537A1 (ja) * 2006-12-18 2010-04-08 パナソニック株式会社 電極構造体およびバンプ形成方法
JP2010219135A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd プリント配線基板の接続構造、プリント配線基板の接続方法、及び異方導電性を有する接着剤
US7919357B2 (en) 2008-07-02 2011-04-05 Panasonic Corporation Method for mutually connecting substrates, flip chip mounting body, and mutual connection structure between substrates
US8501583B2 (en) 2008-07-14 2013-08-06 Panasonic Corporation Method for connecting between substrates, flip-chip mounting structure, and connection structure between substrates
JP2016178313A (ja) * 2014-07-22 2016-10-06 積水化学工業株式会社 接続構造体の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
WO2007108290A1 (ja) * 2006-03-16 2007-09-27 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
US8297488B2 (en) * 2006-03-28 2012-10-30 Panasonic Corporation Bump forming method using self-assembling resin and a wall surface
JPWO2008069055A1 (ja) * 2006-11-28 2010-03-18 京セラ株式会社 配線基板およびそれを用いた半導体素子の実装構造体
KR100886712B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
WO2009093335A1 (ja) * 2008-01-25 2009-07-30 Fujitsu Limited 熱容量制御材料及び部品実装方法
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP2010263014A (ja) * 2009-04-30 2010-11-18 Panasonic Corp 半導体装置
US8039938B2 (en) 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
JP5523454B2 (ja) * 2009-06-08 2014-06-18 パナソニック株式会社 電子部品実装構造体の製造方法
JP5263121B2 (ja) * 2009-10-30 2013-08-14 住友ベークライト株式会社 半導体装置の製造方法および電子部品の製造方法
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US8574964B2 (en) * 2010-04-14 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnection between semiconductor die and substrate with continuous body of solder tape
WO2012063386A1 (ja) * 2010-11-08 2012-05-18 パナソニック株式会社 はんだ転写基材の製造方法、はんだプリコート方法、及びはんだ転写基材
JP2013247295A (ja) * 2012-05-28 2013-12-09 Fujitsu Ltd 導電性接合材料、並びに電子部品及び電子機器
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
CN102941420A (zh) * 2012-11-15 2013-02-27 重庆大学 高活性环保低银Sn-Ag-Cu系无铅无卤素锡膏
US9171804B2 (en) * 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component
WO2015079582A1 (ja) * 2013-11-29 2015-06-04 富士通株式会社 基体の接合方法
US9230832B2 (en) * 2014-03-03 2016-01-05 International Business Machines Corporation Method for manufacturing a filled cavity between a first and a second surface
WO2016133114A1 (ja) * 2015-02-19 2016-08-25 積水化学工業株式会社 接続構造体の製造方法
KR20240018694A (ko) * 2015-03-09 2024-02-13 가부시끼가이샤 레조낙 접속 구조체의 제조 방법
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
CN107623012B (zh) * 2016-07-13 2020-04-28 群创光电股份有限公司 显示装置及其形成方法
JP7452418B2 (ja) * 2018-06-26 2024-03-19 株式会社レゾナック 異方性導電フィルム及びその製造方法並びに接続構造体の製造方法
WO2020105206A1 (ja) * 2018-11-22 2020-05-28 株式会社村田製作所 伸縮性配線基板及び伸縮性配線基板の製造方法
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
CN111490743B (zh) * 2020-05-22 2023-06-06 北京超材信息科技有限公司 一种终端saw滤波器制作方法
CN113038698B (zh) * 2021-03-08 2022-09-09 京东方科技集团股份有限公司 柔性电路板、显示面板、制备方法和显示装置
CN113579442B (zh) * 2021-09-27 2022-02-08 新恒汇电子股份有限公司 双界面模块电学连接材料及其制备方法和应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157796A (ja) 1987-09-14 1989-06-21 Furukawa Electric Co Ltd:The 半田析出用組成物および半田析出方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP2000094179A (ja) 1998-09-22 2000-04-04 Harima Chem Inc ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640192A1 (de) * 1996-09-30 1998-04-02 Bosch Gmbh Robert Verfahren zur Flip-Chip-Montage
EP1050888B1 (en) * 1998-08-28 2010-10-06 Panasonic Corporation Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
TWI236093B (en) * 2002-12-30 2005-07-11 Advanced Semiconductor Eng Bumping process
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
TWI225280B (en) * 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
CN101080812B (zh) * 2004-12-17 2010-11-17 松下电器产业株式会社 倒装芯片安装用树脂组成物及凸块形成用树脂组成物
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
US7696594B2 (en) * 2005-12-22 2010-04-13 International Business Machines Corporation Attachment of a QFN to a PCB
JP2008159878A (ja) * 2006-12-25 2008-07-10 Nippon Mektron Ltd 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157796A (ja) 1987-09-14 1989-06-21 Furukawa Electric Co Ltd:The 半田析出用組成物および半田析出方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP2000094179A (ja) 1998-09-22 2000-04-04 Harima Chem Inc ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1865549A4

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006098187A1 (ja) * 2005-03-15 2008-08-21 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
JP4495158B2 (ja) * 2005-03-15 2010-06-30 パナソニック株式会社 フリップチップ実装方法、バンプ形成方法、フリップチップ実装装置、およびバンプ形成装置
JP2007109859A (ja) * 2005-10-13 2007-04-26 Nec Electronics Corp 電子部品の製造方法
US8887383B2 (en) 2006-12-18 2014-11-18 Panasonic Corporation Electrode structure and method for forming bump
JP5147723B2 (ja) * 2006-12-18 2013-02-20 パナソニック株式会社 電極構造体
JPWO2008075537A1 (ja) * 2006-12-18 2010-04-08 パナソニック株式会社 電極構造体およびバンプ形成方法
US9426899B2 (en) 2007-04-27 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component assembly
WO2008139701A1 (ja) * 2007-04-27 2008-11-20 Panasonic Corporation 電子部品実装体及びハンダバンプ付き電子部品並びにそれらの製造方法
JP2008288325A (ja) * 2007-05-16 2008-11-27 Panasonic Corp 配線基板の接続方法、配線基板
JP2009188063A (ja) * 2008-02-04 2009-08-20 Fujikura Kasei Co Ltd 端子間の接続方法、および半導体素子の実装方法
JP2009231519A (ja) * 2008-03-24 2009-10-08 Panasonic Corp 配線基板と配線基板の半田付方法
US7919357B2 (en) 2008-07-02 2011-04-05 Panasonic Corporation Method for mutually connecting substrates, flip chip mounting body, and mutual connection structure between substrates
JP2013048292A (ja) * 2008-07-02 2013-03-07 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
US8501583B2 (en) 2008-07-14 2013-08-06 Panasonic Corporation Method for connecting between substrates, flip-chip mounting structure, and connection structure between substrates
US8507803B2 (en) 2009-03-13 2013-08-13 Sumitomo Electric Industries, Ltd. Structure of connecting printed wiring boards, method of connecting printed wiring boards, and adhesive having anisotropic conductivity
JP2010219135A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd プリント配線基板の接続構造、プリント配線基板の接続方法、及び異方導電性を有する接着剤
JP2016178313A (ja) * 2014-07-22 2016-10-06 積水化学工業株式会社 接続構造体の製造方法

Also Published As

Publication number Publication date
JP4084834B2 (ja) 2008-04-30
CN100495677C (zh) 2009-06-03
US7531387B1 (en) 2009-05-12
US7638883B2 (en) 2009-12-29
KR101109221B1 (ko) 2012-01-30
JP2008172215A (ja) 2008-07-24
CN101142665A (zh) 2008-03-12
EP1865549A1 (en) 2007-12-12
JP4480757B2 (ja) 2010-06-16
JPWO2006103948A1 (ja) 2008-09-04
US20080284046A1 (en) 2008-11-20
KR20070114743A (ko) 2007-12-04
EP1865549A4 (en) 2012-07-11
US20090117688A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP4480757B2 (ja) フリップチップ実装装置及びバンプ形成装置
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4287475B2 (ja) 樹脂組成物
JP4294722B2 (ja) 接続構造体及びその製造方法
JP4477062B2 (ja) フリップチップ実装方法
US7754529B2 (en) Flip chip mounting body and method for mounting such flip chip mounting body and bump forming method
JPWO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
JP2007277526A (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP4710513B2 (ja) フリップチップ実装方法および基板間接続方法
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680008187.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007510386

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077021018

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006729266

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11887332

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006729266

Country of ref document: EP