WO2006137401A1 - ダイヤモンド半導体素子およびその製造方法 - Google Patents

ダイヤモンド半導体素子およびその製造方法 Download PDF

Info

Publication number
WO2006137401A1
WO2006137401A1 PCT/JP2006/312334 JP2006312334W WO2006137401A1 WO 2006137401 A1 WO2006137401 A1 WO 2006137401A1 JP 2006312334 W JP2006312334 W JP 2006312334W WO 2006137401 A1 WO2006137401 A1 WO 2006137401A1
Authority
WO
WIPO (PCT)
Prior art keywords
diamond
thin film
single crystal
type
diamond semiconductor
Prior art date
Application number
PCT/JP2006/312334
Other languages
English (en)
French (fr)
Inventor
Makoto Kasu
Toshiki Makimoto
Kenji Ueda
Yoshiharu Yamauchi
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to US11/577,678 priority Critical patent/US8242511B2/en
Priority to EP11182463.7A priority patent/EP2400533B1/en
Priority to EP06766995.2A priority patent/EP1895579B1/en
Priority to JP2007522296A priority patent/JP4908409B2/ja
Publication of WO2006137401A1 publication Critical patent/WO2006137401A1/ja
Priority to US12/023,631 priority patent/US20080134959A1/en
Priority to US12/023,660 priority patent/US8221548B2/en
Priority to US12/023,690 priority patent/US7973339B2/en
Priority to US12/956,893 priority patent/US8486816B2/en
Priority to US12/956,784 priority patent/US8487319B2/en
Priority to US13/276,081 priority patent/US8328936B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/278—Diamond only doping or introduction of a secondary phase in the diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a diamond semiconductor element, and more particularly, to a semiconductor element structure in which generation of crystal defects peculiar to the diamond semiconductor element is suppressed, and a manufacturing method thereof.
  • Diamond has the highest thermal conductivity among various materials, and has the highest dielectric breakdown field strength among semiconductors. Thus, diamond is the most suitable semiconductor material for high power semiconductor devices that require high voltage and high current operation. In addition, since electrons and holes in diamond have high mobility and saturation speed, diamond is suitable as a high-frequency semiconductor device that can operate at high frequencies.
  • a high-frequency diamond semiconductor element is a semiconductor element that controls high power in a high-frequency band of a microwave band and a millimeter wave band.
  • FIG. 5A to FIG. 5C are diagrams showing a manufacturing process of a conventional diamond semiconductor element.
  • the manufacturing process of the diamond semiconductor transistor according to the prior art disclosed in Non-Patent Document 1 will be described (see Non-Patent Document 2 for the plane orientation).
  • a single crystal diamond substrate 1-31 is prepared. Surface orientation of single crystal diamond substrate 1-31
  • [0006] has a plane orientation exactly in the [001] direction.
  • a single crystal diamond thin film 1-32 is grown on a single crystal diamond substrate 1-31.
  • two-dimensional hole channels 1-33 are formed so as to be parallel to the surface of the single crystal diamond thin film 1-32.
  • [0011] is equal to the plane orientation of the surface of the single crystal diamond substrate 1-31, it has a plane orientation precisely in the [001] direction.
  • a source electrode 134, a gate electrode 1-35, and a drain electrode 1-36 are formed on the surface of the single crystal diamond thin film 1-32, respectively.
  • Non-Patent Document 1 The characteristics of the transistor manufactured by the conventional method described above are disclosed in detail in Non-Patent Document 1. All transistor characteristics data are disclosed in a unified manner with the characteristics of a transistor having a gate length of 0.2 m (standardized by the gate width). According to Non-Patent Document 1, the maximum transconductance gmmax of this transistor is at most 150 mSZmm.
  • the diamond single crystal has a problem that the crystal defect density is significantly higher than other semiconductors such as silicon, gallium arsenide, indium phosphide, and gallium nitride. Therefore, the original physical properties of diamond such as high thermal conductivity, high breakdown electric field, and good high frequency characteristics can be reflected in the transistor characteristics.
  • a transistor using a diamond semiconductor has not yet been put into practical use. This problem is described in Non-Patent Document 1. Therefore, in order to realize a practical transistor using a diamond single crystal, an element must be fabricated by a method that suppresses the occurrence of crystal defects peculiar to diamond.
  • a first object of the present invention is to remarkably suppress the occurrence of crystal defects peculiar to diamond by slightly shifting the plane orientation of the diamond substrate from the [001] direction.
  • Diamond has the highest thermal conductivity of the material and has the highest dielectric breakdown field strength of the semiconductor, and therefore, it must be the most suitable semiconductor material for a high-power semiconductor device capable of operating at a high voltage and a high current. Theoretical is becoming clear. On the other hand, it is known to be suitable as a high-frequency semiconductor device capable of operating at a high frequency because of its high electron and hole mobility and saturation speed.
  • FIGS. 13A to 13G show a process for manufacturing a conventional diamond semiconductor element.
  • Gold Au
  • Fig. 13A diamond single crystal thin film 2-11
  • Fig. 13B diamond single crystal thin film 2-11
  • Resist 2-13 is applied on the Au thin film 2-12 (Fig. 13C).
  • exposure and development are performed by photolithography or electron beam to remove part of the resist 2-13, and an opening is formed in the resist 2-13 on the region where the gate electrode is to be formed (FIG. 13D).
  • the sample is immersed in an Au etching solution, and the Au thin film 2-12 near the opening of the resist 2-13 is etched (FIG. 13E).
  • the Au thin film 2-12 is etched on the surface exposed from the opening of the resist 2-13, and from there, the depth direction (perpendicular to the diamond single crystal thin film 2-11) ) At the same time, etching is performed in the lateral direction (the direction parallel to the diamond single crystal thin film 2-11). Therefore, the area under the resist 2-13 is also removed from the Au thin film 2-12. The part that is sharpened like this is called undercut. Thus, when etching is performed laterally by the etching solution, the adhesion between Au thin film 2-12 and resist 2-13 is greater than the adhesion between Au thin film 12 and diamond single crystal thin film 2-11.
  • the angle ⁇ of the end face on the etched side of the Au thin film 2-12 is about 45 degrees. That is, the Au thin film 2-12 divided into two parts by etching is wider on the upper side than on the lower side, and has a reverse mesa shape.
  • A1 (aluminum) is deposited (FIG. 13F).
  • A1 deposited directly on the surface of the diamond single crystal thin film 2-11 through the openings of the resist 2-13 and Au thin film 2-1 2 and A1 deposited on the resist 2-13 are respectively A1 Thin films 2-15G and 2-15 are formed.
  • the sample is immersed in a lift-off solution to remove the resist 2-13 and the A1 thin film 2-15 deposited thereon (FIG. 13G).
  • Au thin film 2— One of 12 is the source electrode 2-16S, the other Au thin film 2-12 is the drain electrode 2-16D, and the A1 thin film 2-15G remaining on the surface of the diamond single crystal thin film 2-11 is the gate electrode 2-17G And At this time, the thickness t, t is 0.6 m, and the source side of the gate electrode 2-17G
  • the gate length d corresponding to the length from the end to the end on the drain side is 0.2 m.
  • the diamond semiconductor Unlike other semiconductors such as silicon, gallium arsenide, indium phosphide, and gallium nitride, the diamond semiconductor must have a channel in which the electrons and holes of the transistor travel within a surface force of 0.1 ⁇ m. There are restrictions derived from physics (see Non-Patent Document 3).
  • Single-crystal diamond thin film 2 The gap between the gate and the drain electrode between the edge of the surface in contact with 11
  • GD needs to be narrowed. This is not a problem for other semiconductors, but it is an important issue to be solved for diamond semiconductor devices due to its physical properties.
  • Non-Patent Document 4 the distance between the source electrode 2-16S and the drain electrode 2-16D is 2. or 2.7 m, and the gate length d is 0.2 m. 'Gate electrode
  • the spacing d and the gate-drain electrode spacing d are 1.3 to 1.4 m respectively.
  • the source electrode resistance and the drain electrode resistance must be reduced as much as possible.
  • the angle ⁇ shown in FIG. 13E is formed on the end surfaces of the source electrode 2-16S and the drain electrode 2-16D on the gate electrode 2-17G side. Results in an inverted mesa structure of approximately 45 degrees, so source 'gate electrode spacing d, gate' drain
  • the electrode spacing d is determined by the thickness t of the source electrode 2-16S and the thickness t of the drain electrode 2-16D.
  • FIGS. 14A to 14C show characteristics of a diamond transistor manufactured by a conventional method. This is the result disclosed in Non-Patent Document 3, and all the characteristics of the transistor with a gate length of 0.2 m are unified. In the drain current-voltage characteristics shown in Figure 14A, the gate length d
  • the maximum drain current normalized by is 0.335 AZmm at most.
  • the maximum transconductance g rated at the gate length d and m G G is at most 150 mSZmm.
  • Fig. 14C mmax
  • the maximum oscillation frequency f at the upper limit of the operating frequency is 81 GHz at the maximum in the frequency f dependence of the power gain u shown in Fig. 1.
  • the second object of the present invention is to “source-gate electrode interval d, between gate and drain electrode”.
  • the characteristics of the diamond field-effect transistor can be greatly improved, and the voltage drop can be kept small to reach a practical level.
  • FIGS. 22A and 22B A diamond single crystal substrate 3-1 having a plane orientation of (100) is prepared (FIG. 22A).
  • a diamond single crystal thin film 3-2 is deposited on the diamond single crystal substrate 3-1 at a substrate temperature of 700 ° C. with a reaction gas of methane at a substrate temperature of 700 ° C. (FIG. 22B).
  • the surface of the diamond thin film obtained by CVD is hydrogen-terminated in an as-grown state, has surface conductivity, and functions as a P-type semiconductor.
  • Non-Patent Document 5 in order to improve the crystallinity of the diamond thin film formed on a silicon substrate, the diamond thin film was placed in a ceramic tube which is evacuated of 1 X 10- 6 Torr, the vacuum In which high temperature annealing at 1000 ° C or higher is described.
  • the diamond single crystal thin film produced by the conventional method for producing a diamond single crystal thin film described in FIGS. 22A and 22B has an average mobility of about 800 cm 2 ZVs at room temperature, and a high quality thin film is reproduced. Has been obtained well. However, a large number of crystal defects and impurities such as growth hills and abnormally grown particles exist in the diamond single crystal thin film.
  • Non-Patent Document 5 when the annealing temperature is 1200 ° C. or higher, band-A emission (emission resulting from defects) increases due to deterioration of the diamond thin film. That is, in Patent Document 2, the deterioration of crystallinity increases at 1200 ° C. or higher.
  • Non-Patent Document 5 when the temperature is increased to improve the crystallinity, the graph eye toy of the diamond thin film proceeds and the crystallinity deteriorates at a certain temperature (1200 ° C) or higher.
  • a third object of the present invention is to provide a diamond thin film production method capable of producing a high-quality diamond thin film by reducing crystal defects, impurities and the like existing in the diamond thin film.
  • diamond is superior in physical properties as a semiconductor compared to silicon (Si). It has been theoretically confirmed that diamond elements have 5 times the characteristics of Si elements at high temperature operation, 30 times the high voltage performance, and 3 times the characteristics at high speed. Therefore, diamond is expected to realize high-power devices having high thermal conductivity and dielectric breakdown electric field strength, and high-frequency devices having high, carrier mobility and saturation drift velocity. In other words, field effect transistors (FET) and neuropolar transistors using diamond semiconductors enable electronic devices that can operate at high frequencies and operate at high power, far exceeding conventional semiconductors.
  • FET field effect transistors
  • neuropolar transistors using diamond semiconductors enable electronic devices that can operate at high frequencies and operate at high power, far exceeding conventional semiconductors.
  • Diamond has a band cap of 5.5 eV, and in the same way as in the case of force Si, which is originally an insulator, doping with group III element B forms an acceptor level, which is theoretically p-type. It is supposed to become a semiconductor.
  • a p-type semiconductor layer in a transistor or optical device structure has a high resistance as well as an insulator when the hole concentration is less than 1.0 X 10 15 cm 3 , and thus functions well as a p-type semiconductor Not use it. Also, the p-type semiconductor layer in this transistor or optical device structure shows metallic electrical conductivity when its dopant element density exceeds 1.
  • OX 10 21 cm 3 so in this case also p-type It does not function well as a semiconductor and is not useful. Therefore, the p-type semiconductor layer needs to have a hole concentration of 1. OX 10 15 cm 3 or more and a dopant atom concentration of 1. OX 10 21 cm 3 or less.
  • FIG. 38 shows the measurement temperature (K) on the horizontal axis and the hole concentration (cm- 3 ) in the conventional P-type diamond semiconductor on the vertical axis, measured for each B atom concentration in the conventional p-type diamond semiconductor. The values are plotted. This value is practically required at 300K. 1. Since OX 10 15 cm 3 is not satisfied, as a result, the diamond semiconductor cannot be put into practical use as a transistor or an optical device. It was.
  • the fourth object of the present invention is that the hole concentration is 1.0 X 10 15 cm 3 or more and the dopant atom concentration is 1. OX 10 21 cm 3 or less at room temperature (300 K) or more. It is to provide a practical p-type diamond semiconductor and a manufacturing method thereof.
  • diamond has the highest thermal conductivity (22WZcmK) in a material and a dielectric breakdown voltage.
  • One method for doping diamond is an ion implantation method.
  • impurities are accelerated at a high voltage, energy of several kV to several MV is given, and impurity ions are introduced into the crystal. Since this involves a high energy process, the crystal is proportional to the acceleration voltage. Damage (crystal defects, amorphous layer, etc.) occurs inside. This damage can be removed by an appropriate high temperature annealing process, which electrically activates the dopant and reveals semiconductor properties due to the implanted impurities.
  • high-temperature annealing is performed under high pressure as shown below.
  • FIGS. 43A to 43E show a process of manufacturing a diamond semiconductor using an ion implantation method according to a conventional technique.
  • the diamond single crystal (Fig. 43A), an accelerating voltage 150kV dopant (boron) in the ion implanter, implantation under the conditions of a dose two 1 X 10 16 cm_ 2 (FIG. 43B-43 C), 5 GPa, a pressure of 1700 K, the temperature Bake for 1 hour (anneal) (Fig. 43D).
  • the diamond thin film that has been annealed in this way has a problem that it has high resistance and does not exhibit semiconductor characteristics. This is because the diamond surface is etched during the high-temperature and high-pressure annealing process, and the ion-implanted layer is cut away (Fig. 43D). As described above, the conventional method has a problem that a diamond layer formed by ion implantation is etched in a high-temperature and high-pressure anneal, and a diamond semiconductor cannot be obtained.
  • the fifth object of the present invention is to prevent the etching of the diamond surface caused by the high-temperature and high-pressure annealing of the ion-implanted diamond, and to obtain a high-quality P-type and N-type diamond semiconductor that cannot be obtained by the conventional method.
  • the object is to provide a method for manufacturing a diamond semiconductor.
  • Patent Document 1 Japanese Patent Publication No. 8-15162
  • Non-Patent Document 1 Makoto Kaji et al., "High-frequency characteristics of diamond MESFET", Japan Applied Physics Journal of Applied Physics, Vol. 73, No. 3 (March 2004), Page363-367
  • Non-Patent Document 2 C, Kittel, “Introduction to Solid State Physics”, Maruzen Publishing, 5th Edition, Volume 1, Pagel l-2
  • Non-Patent Document 3 Makoto Kaji and 6 others, "High-frequency characteristics of diamond MESFET", Applied Physics, Japan Society of Applied Physics, 2004, No. 73, No. 3, P. 0363 0367
  • Non-Patent Document 5 J. Ruan et al. "Cathodoluminescence and annealing study of plasma-deposited porous diamond films" J. Appl. Phys. 69 (9), 1 May 1991
  • Non-Patent Document 6 Kaji, et al., "High-frequency characteristics of diamond MESFET", Applied Physics, 2004, No. 73, No. 3, P.363-367
  • Non-Patent Document 7 FP Bundy, HP Bovenkerk, HM Strong, and RH Wentorf, "Di amond— Graphite Equilibrium Line from Growth and Graphitization of Diamond", The Journal of Chemical Physics, August, 19bl, Vol. 35, Number 2, pp.383
  • a single crystal diamond thin film In order to achieve the above first object, according to one aspect of the present invention, there is provided a single crystal diamond thin film, a hole or an electronic channel formed inside the single crystal diamond thin film, and In the field effect transistor having a drain electrode, gate electrode, and source electrode force formed on the single crystal diamond thin film, the crystal of the single crystal diamond thin film with respect to the surface orientation of the surface of the single crystal diamond thin film
  • the axis [001] direction is inclined with respect to the crystal axis [001] direction force of the single crystal diamond thin film with respect to the plane orientation of the channel forming surface.
  • the angle a d formed between sintered Akirajiku [001] direction of the surface orientation of the surface of the single crystal diamond thin film and the single crystal diamond thin film or a surface orientation before Symbol monocrystalline diamond forming surface of the channel can be in the range of 0.05 degrees to 1.1 degrees.
  • Another embodiment of the present invention includes a single crystal diamond thin film formed on a substrate, a hole or electron channel formed in the single crystal diamond thin film, and the single crystal.
  • a field effect transistor having a drain electrode, gate electrode, and source electrode force formed on a diamond thin film
  • the crystal axis [001] direction of the single crystal diamond thin film with respect to the plane orientation of the surface of the single crystal diamond thin film
  • the crystal axis [001] direction of the single-crystal diamond thin film is inclined with respect to the force or the plane orientation of the channel formation surface.
  • the angle a d formed between sintered Akirajiku [001] direction of the surface orientation of the surface of the single crystal diamond thin film and the single crystal diamond thin film or a surface orientation before Symbol monocrystalline diamond forming surface of the channel can be in the range of 0.05 degrees to 1.1 degrees.
  • Another aspect of the present invention includes a single crystal diamond thin film formed on a substrate, a hole or electron channel formed on the single crystal diamond thin film, and a drain formed on the channel. It is confirmed that the crystal axis [001] direction of the single-crystal diamond thin film is inclined with respect to the surface orientation of the surface of the channel through a field effect transistor such as an electrode, a gate electrode, and a source electrode.
  • a field effect transistor such as an electrode, a gate electrode, and a source electrode.
  • the angle a c formed by the surface orientation of the channel and the crystal axis [001] direction of the single crystal diamond thin film can be in the range of 0.05 degrees to 1.1 degrees.
  • these substrates are single crystal diamond substrates, the plane orientation of the interface between the single crystal diamond substrate and the single crystal diamond thin film, and the [001] direction of the crystal axis of the single crystal diamond substrate.
  • the angle as formed by can be in the range of 0.05 to 1.1 degrees.
  • 8 with the [110] direction can be in the range of minus 30 degrees and plus 30 degrees.
  • Another embodiment of the present invention includes a single crystal diamond thin film formed on a substrate, holes or electron channels formed in the single crystal diamond thin film, and formed on the single crystal diamond thin film. Forming a single-crystal diamond thin film on the substrate, and forming the channel on the single-crystal diamond thin film. Forming a single crystal diamond thin film on the formed channel; and aligning the surface orientation of the surface of the single crystal diamond thin film in the [001] direction of the crystal axis of the single crystal diamond thin film. And polishing the surface of the single crystal diamond thin film so as to be inclined with respect to the surface.
  • another aspect of the present invention provides a single crystal diamond thin film formed on a substrate, a hole or electron channel formed in the single crystal diamond thin film, and the single crystal diamond thin film.
  • the step of forming the single crystal diamond thin film on the substrate and the surface of the formed single crystal diamond thin film are described above. Polishing the surface of the single crystal diamond thin film so as to be inclined with respect to the [001] direction of the crystal axis of the single crystal diamond thin film; and forming the channel on the polished single crystal diamond thin film; Characterized by comprising
  • Another invention of the present invention is a single crystal diamond thin film formed on a single crystal diamond substrate, a hole or electron channel formed in the single crystal diamond thin film, and the single crystal diamond.
  • the plane orientation of the single crystal diamond substrate is set to the crystal axis of the single crystal diamond substrate.
  • the plane orientation of the conventional single crystal diamond substrate is precisely in the [001] direction.
  • the plane orientation of [001] is a plane orientation that causes defects very easily. Therefore, the occurrence of crystal defects peculiar to diamonds can be remarkably suppressed by slightly shifting the plane orientation of the diamond substrate in the [001] direction. High field effect transistor mutual conductance is obtained.
  • the present invention provides an embodiment of a diamond semiconductor.
  • the source electrode has a first region on the diamond single crystal thin film side
  • the first distance between the first end surface on the gate electrode side of the first region and the gate electrode is the second region on the gate electrode side of the second region. 2 or less
  • the drain electrode includes a third region on the diamond single crystal thin film side and a fourth region other than the third region.
  • the third distance between the third end surface on the gate electrode side of the region and the gate electrode is less than or equal to the fourth distance between the fourth end surface on the gate electrode side of the fourth region and the gate electrode. It is characterized by being.
  • the first distance may be in the range of 0.1 m to 10 ⁇ m
  • the second distance may be in the range of the first distance force of 30 ⁇ m.
  • the third distance may be in a range of 0.1 m to 50 ⁇ m
  • the fourth distance may be in a range of a third distance force of 50 ⁇ m.
  • the thickness of the first region may be in the range of 0.01 ⁇ m to 0.2 ⁇ m, and the thickness of the second region may be 0.2 ⁇ m or more.
  • the thickness of the third region may be in the range of 0.01 ⁇ m to 0.2 ⁇ m, and the thickness of the fourth region may be 0.2 ⁇ m or more.
  • An aspect of the present invention is a diamond semiconductor device, wherein a gate electrode, a source electrode, and a drain electrode are formed on a diamond single crystal thin film so as to be separated from each other.
  • a gate electrode of the first lower metal film including at least a first lower metal film formed on the diamond single crystal thin film and a first upper metal film formed on the first lower metal film.
  • the first distance between the first end face on the side and the gate electrode is equal to or less than the second distance between the second end face on the gate electrode side of the first upper metal film and the gate electrode.
  • the electrode includes at least a second lower metal film formed on the diamond single crystal thin film and a second upper metal film formed on the second lower metal film. Between the third end face on the gate electrode side and the gate electrode.
  • the third distance is characterized by a fourth distance hereinafter between the fourth end surface and the gate electrode of the gate electrode side of the second upper metal film.
  • the first distance may be in the range of 0.1 m to 10 ⁇ m
  • the second distance may be in the range of the first distance force of 30 ⁇ m.
  • the third distance may be in a range of 0.1 m to 50 ⁇ m
  • the fourth distance may be in a range of a third distance force of 50 ⁇ m.
  • the thickness of the first lower metal film is in the range of 0.01 111 to 0.2 m, and the thickness of the first upper metal film is 0.2 m or more. Can do.
  • the invention of claim 10 is the diamond semiconductor element of claims 6 to 9, wherein the thickness of the second lower metal film is 0.01 ⁇ m to 0.2 ⁇ m. In the range, the thickness of the second upper metal film is 0.2 m or more.
  • the first lower metal film is made of gold or an alloy containing the same, and the first upper metal film is made of any metal of gold, platinum, palladium, titanium, molybdenum, tungsten, or It can be set as the alloy containing it.
  • the second lower metal film is made of gold or an alloy containing the same, and the second upper metal film is made of any metal of gold, platinum, palladium, titanium, molybdenum, tungsten, or It can be set as the alloy containing it.
  • Another aspect of the present invention is a method for manufacturing a diamond semiconductor device, comprising: forming a first metal film on a diamond single crystal thin film; and forming a second metal film on the first metal film. Forming a first region of the second metal film to reach a surface of the first metal film;
  • the first opening can be formed such that the width of the first opening is larger than the thickness of the second metal film.
  • a source electrode and a drain electrode are separately formed on a diamond semiconductor into a lift-off layer and an etching layer, thereby forming “source-gate electrode interval, gate-drain”. Narrowing the electrode spacing and increasing the thickness of the source electrode and the drain electrode make the characteristics of the diamond field-effect transistor large. It can be improved to a practical level.
  • an aspect of the present invention is a method for producing a diamond thin film, the first step of forming a diamond crystal thin film on a substrate, and the formation And a second step of firing the formed diamond crystal thin film under a high pressure at which the diamond is stable.
  • Another aspect of the present invention is a method for producing a diamond thin film, which includes a first step of forming a diamond crystal thin film on a substrate and two diamond crystal thin films formed as described above. Step 2 and two diamond crystal thin films obtained by superimposing the surfaces of the two diamond crystal thin films so that at least a part of each surface is in contact with each other are fired under a high pressure at which the diamond is stable. And a third step.
  • Another aspect of the present invention is a method for producing a diamond thin film, comprising: a first step of forming a diamond crystal thin film on a substrate; and at least a part of the surface of the formed diamond crystal thin film. Forming a protective member, or covering the at least part with a protective member and protecting the at least part with the protective member; and a diamond crystal thin film protected by the protective member. And a third step of firing under a high pressure at which the diamond is stable.
  • the protective member may be one of silicon oxide, silicon nitride, and aluminum oxide! /.
  • the protective member may be titanium, tungsten, platinum, noradium, or molybdenum, and may be an alloy containing at least one of them.
  • the substrate may be a diamond single crystal substrate.
  • the diamond crystal thin film may be a diamond single crystal thin film.
  • the plane orientation of the diamond single crystal substrate and the diamond single crystal thin film is (111
  • the diamond crystal thin film can be a diamond polycrystalline thin film.
  • the temperature control for heating the substrate when forming the diamond crystal thin film, or the methane and hydrogen used for forming the diamond crystal thin film Control of the ratio of the methane flow rate to the hydrogen flow rate At least one of these can be performed.
  • the temperature can be controlled to be not less than a growth temperature at the time of forming the diamond crystal thin film and not more than 700 ° C.
  • the ratio may be controlled to be 0.5% or less greater than 0%.
  • the flatness of the surface of the diamond crystal thin film can be 30 ⁇ m or less in the range of 1 ⁇ m 2 in terms of mean square roughness.
  • the firing may be performed under the relationship of ⁇ 0.71 + 0.0027 ⁇ and under a pressure of P ⁇ l.5GPa.
  • the diamond crystal thin film can be formed by a microwave plasma CVD method.
  • the diamond crystal thin film is subjected to the high-pressure and high-temperature annealing treatment so that the diamond is stable, so that crystal defects and impurities in the diamond crystal thin film can be reduced. It is possible to improve the quality of the diamond crystal thin film
  • an embodiment of the present invention is a p-type diamond semiconductor, wherein Al, Be, Ca, Cd, Ga, In, Li, Mg as dopant elements And Zn
  • the concentration of the dopant element is such that the hole concentration in the p-type diamond semiconductor is 1. OX 10 15 cm 3 or more at each temperature, and 1. OX 10 21 cm 3 or less. There can be.
  • A1 may be contained in a concentration of 2.6 X 10 16 cm 3 or more and 1. OX 10 21 cm 3 or less.
  • Be can be contained at a concentration of 1.3 X 10 16 cm 3 or more and 1. OX 10 21 cm 3 or less.
  • Ca can be contained at a concentration of 3.2 X 10 16 cm- 3 or more and 1. OX 10 21 cm- 3 or less.
  • Cd as the dopant element is 6.4 X 10 15 cm— 3 or more 1. OX 10 21 cm— 3 or less Can be contained.
  • Ga as the dopant element 8. may contain at 1. OX 10 21 cm- 3 or less of the concentration of 1 X 10 15 cm- 3 or more.
  • In can be contained at a concentration of 5.1 X 10 15 cm- 3 or more and 1. OX 10 21 cm- 3 or less.
  • Li can be contained as a dopant element at a concentration of 3.2 X 10 16 cm- 3 or more and 1. OX 10 21 cm- 3 or less.
  • Mg can be contained as the dopant element in a concentration of 1. OX 10 17 cm- 3 or more and 1.0 X 10 21 cm- 3 or less.
  • Zn as the dopant element may be contained at a concentration of 1.6 X 10 16 cm- 3 or more and 1. OX 10 21 cm- 3 or less.
  • Another aspect of the present invention is a method for producing a p-type diamond semiconductor, wherein Al, Be, Ca, Cd, Ga, In, Li, Mg, and Mg are used as dopant elements by ultrahigh temperature and high pressure synthesis for diamond. Any one of Zn is doped.
  • Another embodiment of the present invention is a method for producing a p-type diamond semiconductor, wherein Al, Be, Ca, Cd, Ga, In, Li, Mg, and Zn are used as dopant elements by ion implantation into diamond. Any one of the above is doped.
  • another aspect of the present invention is a method for producing a p-type diamond semiconductor, wherein a gas containing carbon (C) and the number of A1 atoms relative to the number of C atoms are determined by chemical vapor deposition (CVD).
  • a p-type diamond semiconductor film is grown on a diamond substrate from a source gas containing at least a dopant gas having an atomic ratio (A1ZC) of 0.26 ppm to 10 4 ppm.
  • the dopant gas of A1 includes aluminum (A1), trimethylaluminum ((CH 2) A1: TMA1), triethylaluminum ((C H 2), which is vaporized by inserting solid A1 into the plasma.
  • A1: TEA1) and aluminum chloride (A1C1) can be included.
  • Another aspect of the present invention is a method for producing a p-type diamond semiconductor, wherein a gas containing carbon (C) and atoms of Be with respect to the number of C atoms are obtained by chemical vapor deposition (CVD).
  • a p-type diamond semiconductor film is grown on a diamond substrate from a source gas.
  • the dopant gas for Be may include beryllium (Be) vaporized by inserting solid Be into the plasma.
  • Be beryllium
  • Another aspect of the present invention is a method for producing a p-type diamond semiconductor, comprising a gas containing carbon (C) and a Ca atom relative to the number of C atoms by a chemical vapor deposition (CVD) method.
  • a p-type diamond semiconductor film is grown on a diamond substrate from a source gas containing at least a dopant gas having a number ratio (Ca / C) of 0.32 ppm or more and 10 4 ppm or less.
  • the Ca dopant gas includes any of calcium (Ca) and calcium chloride (CaCl) vaporized by inserting solid Ca into the plasma.
  • Another embodiment of the present invention is a method for producing a p-type diamond semiconductor, wherein the number of Cd atoms relative to the number of C and C atoms is determined by chemical vapor deposition (CVD).
  • a p-type diamond semiconductor film is grown on a diamond substrate from a source gas containing at least a dopant gas having a ratio (Cd / C) of 0.064 ppm to 10 4 ppm.
  • the dopant gas for Cd is dimethylcadmium ((CH) Cd: DMCd), jetyl.
  • Another embodiment of the present invention is a method for producing a p-type diamond semiconductor, wherein a gas containing carbon (C) and Ga atoms relative to the number of C atoms are obtained by chemical vapor deposition (CVD).
  • a p-type diamond semiconductor film is grown on a diamond substrate from a source gas containing at least a dopant gas having a number ratio (Ga / C) of 0.081 ppm or more and 10 4 ppm or less.
  • the dopant gas of Ga is trimethylgallium ((CH 2) Ga: TMCa), triethylgallium.
  • CHI gallium chloride Ga: TEGa
  • GaCl3 gallium chloride
  • Another aspect of the present invention is a method for producing a p-type diamond semiconductor, wherein the ratio of In atoms to the number of C atoms and a gas containing carbon by a chemical vapor deposition (CVD) method.
  • CVD chemical vapor deposition
  • the dopant gas for In is trimethylindium ((CH) In: TMIn),
  • Indium chloride (C H) In: TEIn) or indium chloride (InCl)
  • Another embodiment of the present invention is a method for producing a p-type diamond semiconductor, wherein a gas containing carbon (C) and Li atoms relative to the number of C atoms are obtained by chemical vapor deposition (CVD). It is characterized in that a P-type diamond semiconductor film is grown on a diamond substrate from a source gas containing at least a dopant gas having a number ratio (Li / C) of 3. Oppm or more and 10 4 ppm or less. .
  • the Li dopant gas includes methyl lithium (CH Li), ethyl lithium (C H Li), and lithium.
  • Another aspect of the present invention is a method for producing a p-type diamond semiconductor, which comprises a gas containing carbon and a ratio of Mg to the number of C atoms (MgZC) by chemical vapor deposition (CVD).
  • a p-type diamond semiconductor film is grown on a diamond substrate from a source gas containing at least a dopant gas of O ppm or more and 10 4 ppm or less.
  • the dopant gas containing Mg is biscyclopentadenyl magnesium, ((C
  • Mg MCp Mg
  • MgCl magnesium chloride
  • Another embodiment of the present invention is a method for producing a p-type diamond semiconductor, wherein a gas containing carbon and a ratio of the number of Zn atoms to C (ZnZC) are obtained by chemical vapor deposition (CVD).
  • a p-type diamond semiconductor film is grown on a diamond substrate from a source gas containing at least a dopant gas having a concentration of 0.16 ppm to 10 4 ppm.
  • the dopant gas containing Zn is dimethylzinc ((CH) Zn: DMZn),
  • Lead ((C H) Zn: DEZn) and zinc chloride (ZnCl 3) can be included.
  • Another aspect of the present invention is a MESFET comprising a diamond substrate and a p-type diamond semiconductor layer formed on the diamond substrate by any of the above methods.
  • a source electrode and a drain electrode formed on the P-type diamond semiconductor layer so as to be spaced apart from each other, and a gate electrode formed between the source electrode and the drain electrode on the p-type diamond semiconductor layer. It is characterized by that.
  • another aspect of the present invention is a MISFET comprising a diamond substrate, a P-type diamond semiconductor layer formed on the diamond substrate by any one of the methods described above, and the An insulating layer formed between a source electrode and a drain electrode formed on the p-type diamond semiconductor layer and spaced apart from each other and the metal electrode on the p-type diamond semiconductor layer, and formed on the insulating layer.
  • the gate electrode is provided with a gate electrode.
  • Another aspect of the present invention is an npn-type bipolar one-transistor, which is a diamond substrate, a first n-type diamond semiconductor layer formed on the diamond substrate, and the first n-type diamond.
  • the first p-type diamond semiconductor layer and the first metal electrode which are formed on the semiconductor layer and spaced apart from each other, and are separated from each other on the p-type diamond semiconductor layer.
  • a second metal electrode formed on the second n-type diamond semiconductor layer, and a second metal electrode formed on the second n-type diamond semiconductor layer.
  • Another embodiment of the present invention is a pnp-type bipolar single transistor comprising a diamond substrate and a first p-type diamond produced on the diamond substrate by any one of the methods described above.
  • Another embodiment of the present invention is an LED, which is a diamond substrate, a P-type diamond semiconductor layer formed on the diamond substrate by any of the methods described above, and the P-type diamond semiconductor An n-type diamond semiconductor layer and an anode electrode which are formed on the layer and spaced apart from each other, and a force sword electrode formed on the n-type diamond semiconductor layer. And a pole.
  • a practical p-type having a hole concentration of 1. OX 10 15 cm 3 or more and a dopant atom concentration of 1. OX 10 21 cm 3 or less at room temperature (300K) or more.
  • Diamond semiconductors can be produced.
  • the hole concentration of the p-type diamond semiconductor can be significantly increased while the dopant atom concentration is suppressed to 1. OX 10 21 cm 3 or less.
  • a method for producing a diamond semiconductor includes a first step of implanting a dopant into diamond by an ion implantation method, and an ion A second step of forming a protective layer on at least a portion of the surface of the implanted diamond, and an ion-implanted diamond protected by the protective layer at a pressure of 3.5 GPa or higher and a temperature of 600 ° C or higher. And a third step of firing.
  • Another aspect of the present invention relates to a method for producing a diamond semiconductor, wherein a first step of implanting a dopant into diamond by an ion implantation method and two ion-implanted diamonds are used as the ions. And a second step of firing at a pressure of 3.5 GPa or higher and a temperature of 600 ° C. or higher, wherein at least a part of the surface of the implanted diamond is superposed so that they are in contact with each other. .
  • the dopant implanted by the ion implantation method includes at least one of B, Al, Ga, In, Zn, Cd, Be, Mg, Ca, P, As, Sb, 0, S, Se, Li, Na, and K.
  • One type can be included.
  • the pressure P (kbar) and the temperature T (K) when firing the ion-implanted diamond satisfy the relationship of the formula ⁇ > 7.1 + 0.027 ⁇ , and the pressure is 35 kbar or more and 873 ⁇ or more
  • the temperature can be
  • the protective layer includes a metal containing at least one of titanium, tungsten, platinum, noradium, and molybdenum, Al Si ON (0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l), and two or more of these. Can be any of the multilayered layers.
  • the diamond used in the first step can be a diamond thin film produced by a CVD method.
  • high-quality P-type and N-type diamonds having high mobility can be obtained by performing high-temperature and high-pressure annealing treatment of ion-implanted diamond after protecting the surface with a protective layer.
  • a semiconductor can be obtained.
  • a diamond semiconductor having sufficiently high free electron and hole concentrations can be obtained at room temperature, a high-performance, high-frequency, high-power transistor can be realized.
  • FIG. 1A is a diagram showing a structure of a diamond semiconductor device according to a first embodiment of the present invention.
  • FIG. 1B is a diagram showing the structure of a diamond semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram showing a structure of a diamond semiconductor element according to a second embodiment of the present invention.
  • FIG. 3A is a diagram for explaining a production process of the diamond semiconductor element of the first embodiment.
  • FIG. 3B is a diagram illustrating a process for producing the diamond semiconductor device of the first embodiment.
  • FIG. 3C is a diagram illustrating a process for producing the diamond semiconductor device of the first embodiment.
  • FIG. 3D is a diagram for explaining a process for producing the diamond semiconductor device of the first embodiment.
  • FIG. 4A is a characteristic of the transistor of the diamond semiconductor element according to the first embodiment of the present invention.
  • FIG. 4B is a characteristic of the transistor of the diamond semiconductor element according to the first embodiment of the present invention.
  • FIG. 5A is a diagram for explaining a production process of a diamond semiconductor element according to the prior art.
  • FIG. 5B is a diagram illustrating a process for producing a diamond semiconductor element according to the prior art.
  • FIG. 5C is a diagram illustrating a process for producing a diamond semiconductor element according to the prior art.
  • FIG. 6 is a diagram showing the structure of a diamond semiconductor device according to the present invention having a structure in which a diamond substrate is removed.
  • FIG. 7A is a diagram showing a production process of a diamond semiconductor element according to one embodiment of the present invention.
  • FIG. 7B is a diagram showing a production process of a diamond semiconductor element according to one embodiment of the present invention.
  • FIG. 7C is a diagram showing a manufacturing process of the diamond semiconductor device according to one embodiment of the present invention. is there.
  • FIG. 7D A diagram showing a manufacturing process of the diamond semiconductor device according to the embodiment of the present invention.
  • FIG. 7E is a diagram showing a manufacturing process of the diamond semiconductor device according to one embodiment of the present invention.
  • FIG. 7F is a diagram showing a manufacturing process of the diamond semiconductor device according to one embodiment of the present invention.
  • FIG. 7G A diagram showing a manufacturing process of the diamond semiconductor device according to the embodiment of the present invention.
  • FIG. 7H A diagram showing a manufacturing process of the diamond semiconductor device according to the embodiment of the present invention.
  • FIG. 8 is a diagram showing a manufacturing process of a diamond semiconductor element according to an embodiment of the present invention.
  • FIG. 7J A diagram showing a manufacturing process of the diamond semiconductor device according to the embodiment of the present invention.
  • FIG. 8B is a diagram showing the characteristics of a diamond field effect transistor having a gate length of 0.2 ⁇ m using the diamond semiconductor element according to one embodiment of the present invention, wherein the mutual conductance g depends on the gate voltage V (transfer characteristics).
  • FIG. 8B is a diagram showing the characteristics of a diamond field effect transistor having a gate length of 0.2 ⁇ m using the diamond semiconductor element according to one embodiment of the present invention, wherein the mutual conductance g depends on the gate voltage V (transfer characteristics).
  • [8C] A graph showing the characteristics of a diamond field effect transistor having a gate length of 0.2 ⁇ m using the diamond semiconductor device according to the embodiment of the present invention, and showing the frequency f dependence of the power gain U. It is.
  • FIG. 9A is a diagram showing the relationship between the lower source'gate interval d and the maximum oscillation frequency f.
  • [9B] It is a diagram showing the relationship between the upper source'gate interval d and the maximum oscillation frequency f.
  • FIG. 10A Diagram showing the relationship between the gate's lower drain spacing d and the drain breakdown voltage V
  • FIG. 10B is a diagram showing the relationship between the gate upper drain interval d and the maximum oscillation frequency f.
  • FIG. 11A Diagram showing the relationship between the thickness t of the lower source electrode 2-6SB and the maximum oscillation frequency f
  • FIG. 12A A diagram showing the relationship between the thickness t of the lower drain electrode 2DB and the maximum oscillation frequency f.
  • FIG. 12B A diagram showing the relationship between the thickness t of the upper drain electrode 2DB and the maximum oscillation frequency f.
  • FIG. 13A A diagram showing a manufacturing process of a diamond semiconductor element according to the prior art.
  • FIG. 13B A diagram showing a manufacturing process of a diamond semiconductor element according to a conventional technique.
  • FIG. 13C is a diagram showing a manufacturing process of a diamond semiconductor element according to a conventional technique.
  • FIG. 13D A diagram showing a manufacturing process of a diamond semiconductor element according to the prior art.
  • FIG. 13E is a diagram showing a manufacturing process of a diamond semiconductor device according to a conventional technique.
  • FIG. 13F A diagram showing a manufacturing process of a diamond semiconductor element according to a conventional technique.
  • FIG. 13G is a diagram showing a manufacturing process of a diamond semiconductor element according to a conventional technique.
  • FIG. 14A shows characteristics of a transistor using a diamond semiconductor element according to the prior art.
  • FIG. 14B is a graph showing the dependence of the mutual conductance g on the gate voltage V (transfer characteristics), which is a characteristic of a transistor using a diamond semiconductor element according to the prior art.
  • FIG. 14C is a graph showing the frequency f dependence of the power gain U, which is a characteristic of a transistor using a diamond semiconductor element according to the prior art.
  • FIG. 15 is a diagram for explaining a method for producing a diamond thin film according to Example 1 of the present invention.
  • FIG. 15B is a diagram for explaining a method for producing a diamond thin film according to Example 1 of the present invention.
  • FIG. 15D is a diagram for explaining a method for producing a diamond thin film according to Example 1 of the present invention.
  • FIG. 16A is a diagram for explaining a method for producing a diamond thin film according to Example 2 of the present invention.
  • FIG. 16B is a diagram for explaining a method for producing a diamond thin film according to Example 2 of the present invention.
  • FIG. 16C is a diagram for explaining a method for producing a diamond thin film according to Example 2 of the present invention.
  • FIG. 16D is a diagram for explaining a method for producing a diamond thin film according to Example 2 of the present invention.
  • FIG. 17A is a diagram for explaining a method for producing a diamond thin film according to Example 3 of the present invention.
  • FIG. 17B is a diagram for explaining a method for producing a diamond thin film according to Example 3 of the present invention.
  • FIG. 17C is a diagram for explaining a method for producing a diamond thin film according to Example 3 of the present invention.
  • FIG. 17D is a diagram for explaining a method for producing a diamond thin film according to Example 3 of the present invention.
  • FIG. 17E is a diagram for explaining a method of producing a diamond thin film according to Example 3 of the present invention.
  • FIG. 17F is a diagram for explaining a method for producing a diamond thin film according to Example 3 of the present invention.
  • FIG. 18A is a diagram for explaining a method for producing a diamond thin film according to Example 4 of the present invention.
  • FIG. 18B is a diagram for explaining a method of producing a diamond thin film according to Example 4 of the present invention.
  • FIG. 18C is a diagram for explaining a method for producing a diamond thin film according to Example 4 of the present invention. is there.
  • FIG. 18D is a diagram for explaining a method for producing a diamond thin film according to Example 4 of the present invention.
  • FIG. 18E is a diagram for explaining a method for producing a diamond thin film according to Example 4 of the present invention.
  • FIG. 18F is a diagram for explaining a method for producing a diamond thin film according to Example 4 of the present invention.
  • FIG. 19A is a diagram for explaining a method of producing a diamond thin film according to Example 5 of the present invention.
  • FIG. 19B is a diagram for explaining a method for producing a diamond thin film according to Example 5 of the present invention.
  • FIG. 19C is a view for explaining a method for producing a diamond thin film according to Example 5 of the present invention.
  • FIG. 19D is a diagram for explaining a method for producing a diamond thin film according to Example 5 of the present invention.
  • FIG. 20A is a diagram for explaining a method for producing a diamond thin film according to Example 6 of the present invention.
  • FIG. 20B is a diagram for explaining a method for producing a diamond thin film according to Example 6 of the present invention.
  • FIG. 20C is a diagram for explaining a method for producing a diamond thin film according to Example 6 of the present invention.
  • FIG. 20D is a diagram for explaining a method for producing a diamond thin film according to Example 6 of the present invention.
  • FIG. 21 is a diagram showing a stable region of diamond and graphite according to an embodiment of the present invention.
  • FIG. 22 is a diagram for explaining a method for producing a diamond thin film by a conventional method.
  • FIG. 22B is a diagram for explaining a method for producing a diamond thin film by a conventional method.
  • [23A] Diamond single crystal thin film before and after high pressure and high temperature annealing according to Example 1 of the present invention It is a figure for comparing the current-voltage characteristic of the field effect transistor produced above.
  • FIG. 23B] is a diagram for comparing the current-voltage characteristics of field effect transistors fabricated on a diamond single crystal thin film before and after high pressure and high temperature annealing according to Example 1 of the present invention.
  • FIG. 24 A diagram showing the relationship between the concentration of dopant atoms in a source gas and the concentration in a p-type diamond semiconductor according to an embodiment of the present invention.
  • FIG. 25 is a diagram showing the temperature dependence of the hole concentration with respect to each A1 atom concentration in the p-type diamond semiconductor according to Embodiment 4 of the present invention.
  • FIG. 26 is a graph showing the temperature dependence of the hole concentration with respect to each Be atom concentration in the p-type diamond semiconductor according to Embodiment 5 of the present invention.
  • FIG. 27 is a graph showing the temperature dependence of the hole concentration with respect to each Ca atom concentration in the p-type diamond semiconductor according to Embodiment 6 of the present invention.
  • FIG. 28 is a view showing the temperature dependence of the hole concentration with respect to each Cd atom concentration in the p-type diamond semiconductor according to Embodiment 7 of the present invention.
  • FIG. 29 is a diagram showing the temperature dependence of the hole concentration with respect to each Ga atom concentration in the p-type diamond semiconductor according to Embodiment 8 of the present invention.
  • FIG. 30 is a diagram showing the temperature dependence of the hole concentration with respect to each In atom concentration in the p-type diamond semiconductor according to Embodiment 9 of the present invention.
  • FIG. 31 is a graph showing the temperature dependence of the hole concentration with respect to each Mg atom concentration in the p-type diamond semiconductor according to Embodiment 11 of the present invention.
  • FIG. 32 is a view showing the temperature dependence of the hole concentration with respect to each Zn atom concentration in the p-type diamond semiconductor according to Embodiment 12 of the present invention.
  • ⁇ 33 A cross-sectional view of a MESFET (metal-semiconductor field effect transistor) according to Embodiment 15 of the present invention.
  • FIG. 34 is a diagram showing a cross-sectional configuration diagram of a MISFET (metal-insulating film-semiconductor field-effect transistor) according to Embodiment 16 of the present invention.
  • MISFET metal-insulating film-semiconductor field-effect transistor
  • FIG. 35 is a diagram showing a cross-sectional configuration diagram of an npn-type bipolar one transistor according to Embodiment 17 of the present invention.
  • FIG. 36 Cross-sectional configuration diagram of pnp-type bipolar single transistor according to embodiment 18 of the present invention.
  • FIG. 37 is a diagram showing a cross-sectional configuration diagram of a light emitting diode (LED) according to Embodiment 19 of the present invention.
  • FIG. 38 is a graph showing the temperature dependence of the hole concentration with respect to each B atom concentration in a conventional p-type diamond semiconductor.
  • FIG. 39 is a graph showing the temperature dependence of the hole concentration with respect to each L source concentration in the p-type diamond semiconductor according to Embodiment 10 of the present invention.
  • FIG. 40A A diagram showing a manufacturing process of the diamond semiconductor according to the first embodiment of the present invention.
  • FIG. 40B A diagram showing a manufacturing process of the diamond semiconductor according to the first embodiment of the present invention.
  • FIG. 40C A diagram showing a manufacturing process of the diamond semiconductor according to the first embodiment of the present invention.
  • FIG. 40D A diagram showing a manufacturing process of the diamond semiconductor according to the first embodiment of the present invention.
  • FIG. 40E A diagram showing a manufacturing process of the diamond semiconductor according to the first embodiment of the present invention.
  • FIG. 40F A diagram showing a manufacturing process of the diamond semiconductor according to the first embodiment of the present invention.
  • FIG. 40G A diagram showing a manufacturing process of the diamond semiconductor according to the first embodiment of the present invention.
  • FIG. 41A A diagram showing a process for manufacturing a diamond semiconductor according to embodiment 2 of the present invention.
  • FIG. 41B A diagram showing a manufacturing process of the diamond semiconductor according to the second embodiment of the present invention.
  • FIG. 41C A diagram showing a process for manufacturing a diamond semiconductor according to embodiment 2 of the present invention.
  • FIG. 41D A diagram showing a process for manufacturing a diamond semiconductor according to embodiment 2 of the present invention.
  • FIG. 41E A diagram showing a process for producing a diamond semiconductor according to embodiment 2 of the present invention.
  • FIG. 41F A diagram showing a process for producing a diamond semiconductor according to embodiment 2 of the present invention.
  • FIG. 42 is a diagram showing a force-sword luminescence (CL) spectrum (measurement temperature: 10K) before and after high-temperature and high-pressure annealing of a diamond thin film subjected to ion implantation using boron (B) as a dopant.
  • CL force-sword luminescence
  • FIG. 43A This is a diagram showing a manufacturing process of a diamond semiconductor using a conventional ion implantation method.
  • FIG. 43D is a diagram showing a diamond semiconductor manufacturing process using a conventional ion implantation method.
  • FIG. 43E is a diagram showing a diamond semiconductor manufacturing process using a conventional ion implantation method.
  • the diamond semiconductor device includes a single crystal diamond substrate, a single crystal diamond thin film, each plane orientation of a hole or an electron channel, and a formation direction of a gate electrode.
  • the characteristic direction of the present invention is characteristic.
  • FIG. 1A and IB are structural diagrams of a diamond semiconductor element according to Embodiment 1 of the present invention. As shown in the cross-sectional view of FIG. 1B, a single crystal diamond thin film 1-2 is formed on a single crystal diamond substrate 1-1. In the single-crystal diamond thin film 1-2, two-dimensional hole or electron channels 1-3 are formed.
  • the angle between the plane orientation of the single crystal diamond substrate 1 1 and the crystal axis [001] direction of the single crystal diamond substrate 1 1 is ex s, and the plane orientation of the single crystal diamond thin film 1 2 and the single crystal diamond thin film 1 2 the angle a d formed by the crystal axis [001] direction, the crystal axes of the channels 1 3 plane orientation of the single crystal diamond thin film 2 [001] the angle formed by the direction and ac.
  • a source electrode 1-4, a gate electrode 1-5, and a drain electrode 1-6 are formed on the surface of the single crystal diamond thin film 1-2.
  • Channels 1-3 formed in the single crystal diamond thin film 1-2 are indicated by dotted lines. Longitudinal direction of gate electrode 1-5
  • FIGS. 3A to 3D are diagrams illustrating a process for producing a diamond semiconductor device according to the present invention.
  • a single crystal diamond substrate 11 having a plane orientation mainly oriented in the [001] direction of the crystal axis is prepared.
  • the surface polishing can be performed by, for example, the following procedure First, the angle of inclination of the substrate surface from the [001] plane orientation is measured by X-ray diffraction measurement, and the single-crystal diamond substrate 1-1 is bonded to the sample stage with wax. A diamond barrel (particle size: 0.3 ⁇ m to 1 ⁇ m) is applied together with oil on a flat plate of 1. Place the sample table with the single crystal diamond substrate 1-1 on the iron plane.
  • the steel plate While the sample stage is fixed, the steel plate is rotated and polished.After polishing for a certain period of time, the tilt angle is measured by X-ray diffraction measurement until the desired angle as is obtained. Repeat the polishing and X-ray diffraction measurement, ie, as shown in Figure 3B. Then, the substrate is scraped so that the surface orientation of the single crystal diamond substrate becomes a predetermined ex s. As (° M is the only surface on which the single crystal diamond thin film is grown in the next step described later. A little.
  • a single crystal diamond thin film 12 is grown on 1.
  • This thin film crystal growth can be performed by, for example, a microwave plasma CVD method. More specifically, methane gas and hydrogen gas (methane gas flow ratio is 1%) are supplied as source gases into the reaction tube in which the single crystal diamond substrate 1-1 is placed.
  • the degree of vacuum in the reaction tube is 50 Torr, and 2.45 GHz, 1.3 kW microwaves are irradiated to generate plasma in the reaction tube.
  • the temperature of the single crystal diamond substrate 1-1 is set to 700 degrees (condition 1). Surface orientation of single crystal diamond thin film 12
  • [0145] can be formed around ad (° M) from the [001] direction of the crystal axis of the single crystal diamond thin film 1-2.
  • two-dimensional holes or electron channels 13 are formed inside the single crystal diamond thin film 12 along the surface of the single crystal diamond thin film 12.
  • the channel 1-3 is formed by, for example, a microwave plasma CVD method as in the case of the single crystal diamond thin film 1-2 described above. In other words, the temperature, vacuum degree, and microwave conditions in the reaction tube are the same, and the source gas conditions are changed to hydrogen gas only (Condition 2).
  • Channel 13 is formed by irradiating the surface of single crystal diamond thin film 1-2 in the process of preparation with plasma under this condition 2 for 15 minutes. Thereafter, by returning to the original condition (condition 1) and forming the single crystal diamond thin film 12 again, the channel 1-3 can be formed inside the single crystal diamond thin film 1-2.
  • Conditions 1 and 2 described above are examples in which a hole channel is used.
  • hydrogen, methane gas, or phosphine (PH3) gas can be used as a source gas (Condition 3).
  • PH3 phosphine
  • the single crystal diamond thin film 12 is formed under the condition 1, then the condition is changed to the condition 3 to form the electronic channel 1-3, the condition is returned to the condition 1, and the single crystal diamond thin film 1-2 is formed again.
  • [0149] can be formed around a c (° M) from the [001] direction of the crystal axis of the single crystal diamond thin film 12.
  • a source electrode 1-4, a gate electrode 1-5, and a drain electrode 1-6 are formed on the surface of the single crystal diamond thin film 12.
  • Single crystal diamond thin film 1-2 When viewed from above the surface, channel 1 3 exists immediately below source electrode 1 4 and drain electrode 1 6 (channel 1 3 is indicated by a dotted line in the top view of FIG. 3D. ).
  • the gate electrode 1-5 is arranged between the source electrode 1-4 and the drain electrode 1-6.
  • the gate electrode 1-5 Arrange to cross 3 Longitudinal direction of gate electrode 1 5 above channel 1 3
  • the gate electrode 1 is oriented in the direction [110] of the single-crystal diamond thin film crystal axis or ⁇ (degrees) inclined from the [110] direction of the crystal axis. 5 is made.
  • the relationship between a s, ad, and ac will be further described.
  • the surface of the single crystal diamond thin film 1-2 may be polished and tilted so that ad and as have different angles. I can do it.
  • the surface of the single crystal diamond thin film formed so far is polished and inclined, and then the channels 1-3 are formed. It is also possible to control as and ac independently.
  • FIG. 4A and 4B are diagrams showing the characteristics of the field effect transistor manufactured by the process according to the present invention described above.
  • FIG. 4A is a diagram showing the relationship between the maximum transconductance gmmax and the inclination angle (s, a c, ad) of the [001] direction force in each plane orientation.
  • ad, and ac are changed at the same angle at the same time.
  • Transconductance is the most basic parameter that represents the performance of a field effect transistor. In general, the presence of crystal defects can be evaluated by typical device performance gm. If gm is high, it can be evaluated that there are few crystal defects. Note that the value of
  • FIG. 4B is a diagram showing the relationship between the maximum transconductance gmmax and the inclination angle j8 of the longitudinal direction of the gate electrode from the [110] direction.
  • the channel 1-3 is configured inside the single crystal diamond thin film 1-2 has been described.
  • the source electrode 14, the gate electrode 15, and the drain electrode 16 are directly formed on the surface of the channel 1-3 without forming the single crystal diamond thin film 2 again.
  • the semiconductor device can be operated. That is, there is no single crystal diamond thin film 12 formed above the channel 13 in FIG. 1B, and a configuration is possible.
  • the angle a c between the surface orientation of the channel 1-3 and the crystal axis [001] direction of the single crystal diamond thin film 1 2, and the single crystal diamond substrate 1 1 By setting the angle as formed between the plane orientation and the crystal axis [001] direction of the single crystal diamond substrate 11 within the above-mentioned range, the same crystal defects can be generated with a simpler configuration. The effect of suppressing is acquired. Therefore, as shown in FIG. 1B, it is needless to say that the structure is not limited to the structure located in the middle portion of the channel 13 force single crystal diamond thin film layer 12 in the thickness direction.
  • the single crystal diamond substrate 1-1 in FIG. 1 is removed before forming the source electrode 1-4, the gate electrode 1-5, and the drain electrode 1-6, resulting in the single crystal diamond.
  • a structure without the substrate 1-1 is also possible. That is, as shown in Fig. 6, the single crystal diamond substrate 1-1 is removed from Fig. 1, and the single crystal diamond thin film 1-2, channel 1-3, source electrode 1-4, gate electrode 1-5 Also, the structure composed of the drain electrodes 1-6 can provide the effects peculiar to the present invention. In this case, the single crystal diamond thin film 12 has a relatively thick film thickness so that the single film can be structurally independent.
  • the single crystal diamond substrate 1-1 can be removed by polishing, for example.
  • the [110] direction and the [100] direction are the definition of the direction when the main direction of the single crystal diamond substrate 1 1 surface or the main direction of the single crystal diamond thin film 1 2 surface is specified as the [001] direction.
  • Diamond has a crystallographic lattice system (cubic crystal).
  • a crystal plane has the property that the smaller the number of bonds between atoms that must be cut when the plane is formed, the easier it is to appear. Therefore, in the case of diamond, the plane orientations that are likely to appear are [001], [111], and [011]. As mentioned above, since diamond is cubic, [001], [100], [010] etc. are physically equivalent.
  • [0163] Single crystal diamond substrate 1 If the main direction of one surface or single crystal diamond thin film 1 2 surface is defined as [001] direction, the longitudinal direction of gate electrode 15 is preferred.
  • the [100] direction which is a negative direction, is crystallographically equivalent to the [010] direction. Accordingly, the description herein of [10 0] direction naturally includes [010] direction as well.
  • [100], [One 100], [010], [0-10], [00-1] are equivalent, and these are collectively referred to as the gate electrode 15.
  • the longitudinal direction is preferred as the [100] direction. Note that the [110] direction is also generic.
  • a single crystal diamond substrate 1-1 was used. However, even when the single-crystal diamond substrate 1-1 is not used, the plane orientation of the single-crystal diamond thin film 1-2 or the plane orientation force of the channel 1-3 plane ad, ac described in FIG. Needless to say, if the angle ranges are within the range, the mutual conductance is similarly increased.
  • the single crystal diamond substrate 1-1 is not used, for example, Ir (iridium metal), MgO, and Si can be used as the substrate. Any substrate that can form a single crystal diamond thin film may be used.
  • FIG. 2 is a diagram showing a structure of a diamond semiconductor element according to Embodiment 2 of the present invention.
  • the structure of this embodiment is a structure suitable for high power operation.
  • the gate electrode is arranged in the shape of a track in the stadium.
  • a single crystal diamond thin film 1-12 and a two-dimensional hole or electron channel 1-13 are formed inside the single crystal diamond thin film 1-12 on the single crystal diamond substrate 1-11. As shown in Figure 2, the channel has an oval shape.
  • a source electrode 1-14, a gate electrode 1-15, and a drain electrode 1-16 are formed above the channels 1-13.
  • a gate electrode 1-15 and a source electrode 1-14 are formed in order toward the outer periphery so as to surround the periphery of the innermost oval drain electrode 1-16.
  • the plane orientations of the single crystal diamond substrate 1-11, the single crystal diamond thin film 1-12, and the channel 1-13 are as follows. Set to as, ad, ac in the same range as 1. In the linear region excluding the two arcs at both ends of the oval shape, each electrode is placed so that the longitudinal direction of the gate electrode 115 is inclined by
  • the crystal defects specific to diamond can be reduced by slightly shifting the plane orientation of the single crystal diamond thin film, single crystal diamond substrate, or channel formation surface in the [001] direction.
  • An effect peculiar to the present invention that the generation is remarkably suppressed can be obtained.
  • a remarkably high transconductance of a field effect transistor can be obtained, and a diamond semiconductor device that can be put to practical use can be realized.
  • FIG. 7A to 7J show a manufacturing process of a diamond semiconductor device according to one embodiment of the present invention.
  • a thin film 2-1 (hereinafter referred to as a diamond single crystal thin film 2-1), which is a diamond single crystal and has a two-dimensional hole channel parallel to the surface (Fig. 7A).
  • Au is evaporated over the entire surface of the diamond single crystal thin film 2-1 to a thickness of 0.1 ⁇ m to form an Au thin film 2-2B (Fig. 7B).
  • resist 2-3 is applied to the area where the gate electrode is to be provided on Au thin film 2-2B with a width of 20 ⁇ m (Fig. 7C), and Au thin film 2-2T is deposited on the entire surface of the sample from above (Fig. 7C).
  • Figure 7D the thickness of the Au thin film 2-2T is 0.
  • the resist 2-3 is lifted off, the resist 2-3 and a part of the Au thin film 2-2T deposited thereon are removed, and an opening 2-7 is formed in the Au thin film 2-2T.
  • FIG. 7E the distance between the surface of the diamond single crystal thin film 2-1 perpendicular to the longitudinal direction of the resist 2-3 and the horizontal direction is the distance between the Au thin film 2-2T diamond single crystal. It must be longer than the thickness in the direction perpendicular to the surface of thin film 2-1.
  • apply resist 2-4 to the entire surface of the sample (Fig. 7F).
  • A1 is deposited on the entire surface of the sample (FIG. 71).
  • a part of A1 is deposited on the diamond single crystal thin film 2-1 through the opening 2-8 of the Au thin film 2-2B to form the A1 thin film 2-5G.
  • resist 2-4 is lifted off to remove the resist 2-4 and the A1 thin film 2-5 on the resist 2-4 (Fig.).
  • one of the Au thin films 2-2B is a lower source electrode 2-6SB, and the other is a lower drain electrode 2-6DB.
  • the Au thin film 2-2T on the lower source electrode 2-6SB is the upper source electrode 2-6ST
  • the Au thin film 2-2T on the lower drain electrode 2-6DB is the upper drain electrode 2-6DT.
  • the lower source electrode 2-6SB and the upper source electrode 2-6ST function as one source electrode in the vertical direction. Therefore, the lower source electrode 2-6SB and the upper source electrode 2-6ST can be regarded as one source electrode.
  • the lower drain electrode and the upper drain electrode can be regarded as one drain electrode.
  • the A1 thin film 2-5G is used as the gate electrode 2-7G.
  • the diamond single crystal thin film 2-1 may be either a single crystal or a polycrystal, and the channels in the diamond single crystal thin film 2-1 are electrons and The hole may be out of alignment! /.
  • the gate length is d, and the lower sock is in contact with the surface of the diamond single crystal thin film 2-1.
  • the lower source-gate distance between the source electrode 2—6SB end and the gate electrode 2—7G source end is d, and the lower drain electrode in contact with the surface of the diamond single crystal thin film 2-1
  • d be the gate lower drain distance between the end of pole 2-6DB and the end of gate electrode 2-7G on the drain side. Also, the end of upper source electrode 2-6ST and the source side of gate electrode 2-7G
  • Gate electrode 2 The distance between the upper gate and the drain on the 7G drain side is d.
  • the thickness of the entire source electrode is t, and the thickness of the lower source electrode 2-6SB is t,
  • t be the thickness of the upper source electrode 2-6ST.
  • the total thickness of the drain electrode is t
  • the thickness of the lower drain electrode 2-6DB is t
  • the thickness of the upper drain electrode 2-6DB is t.
  • the source electrode and the drain electrode are formed separately into a layer to be etched using an etching solution and a layer to be lifted off using a resist.
  • the reverse mesa portion of the electrode can be reduced, so that the maximum oscillation frequency f is increased by reducing the distance between the source electrode and the gate electrode, and the voltage drop max by increasing the thickness of the source and drain electrodes.
  • the source electrode and the drain electrode are each formed of a two-layer metal film of an Au thin film 2-2T as an upper metal film and an Au thin film 2-2B as a lower metal film.
  • the source electrode and the drain electrode may have any number of layers as long as the thickness of the metal film in contact with the diamond single crystal thin film 2-1 can be reduced.
  • the end surfaces of the lower source electrode 2-6SB and the lower drain electrode 2-6DB on the gate electrode 2-7G side have an inverted mesa shape.
  • FIG. 8A to C show the characteristics of a diamond field effect transistor using the diamond semiconductor element according to one embodiment of the present invention.
  • FIG. 8A shows the drain current-voltage characteristics of the diamond field effect transistor according to the present embodiment.
  • the maximum drain current I is 0 for the conventional type.
  • Fig. 8B shows the transconductance g of the diamond field-effect transistor according to this embodiment.
  • FIG. 8C shows the frequency f dependence of the power gain U of the diamond field effect transistor according to this embodiment.
  • the maximum oscillation frequency f was 81 GHz in the conventional type, whereas this embodiment max
  • the diamond semiconductor element according to the embodiment of the present invention greatly improves the field effect transistor characteristics compared to the conventional diamond semiconductor element, and enables a diamond transistor at a practical level.
  • the change in characteristics depending on the dimensions of the diamond transistor according to one embodiment of the present invention will be described in detail with reference to FIG. 7J.
  • the shape of the gate electrode 2-7G is a so-called T-type gate (also called a mushroom gate)
  • the distance at the portion of the gate electrode 2-7G that is in contact with the diamond single crystal thin film surface is the gate length d.
  • the lower source 'gate interval d and the upper source' gate interval d are
  • the end force on the drain side of the gate electrode 2-7G in contact with the surface of 2-1 is also the distance to the lower drain electrode 2-6DB and the upper drain electrode 2-6DT, respectively.
  • Figure 9A shows the relationship between the lower source'gate interval d and the maximum oscillation frequency f. d
  • Fig. 9B shows the relationship between the upper source'gate interval d and the maximum oscillation frequency f. d
  • Figure 10A shows the relationship between the gate's lower drain spacing d and the drain breakdown voltage V.
  • V increases force d force SO. 05 ⁇ m force and so on around 0.1 ⁇ m
  • FIG. 10B shows the relationship between the gate's upper drain interval d and the maximum oscillation frequency f. d
  • f when d force ⁇ O / z m, f indicates 140 GHz, and f in the conventional configuration is 81 GHz.
  • Figure 11A shows the relationship between the thickness t of the lower source electrode 2-6SB and the maximum oscillation frequency f.
  • F is only reduced from 260 GHz to 130 GHz, and 81 max max of f in the conventional configuration
  • Figure 11B shows the relationship between the thickness t of the upper source electrode 2—6ST and the maximum oscillation frequency f.
  • Figure 12A shows the relationship between the thickness t of the lower drain electrode 2-6DB and the maximum oscillation frequency f.
  • f only decreases from 300 GHz to 100 GHz, and it is possible to obtain better characteristics than fmax max of 81 GHz in the conventional configuration.
  • Figure 12B shows the relationship between the thickness t of the upper drain electrode 2-6DB and the maximum oscillation frequency f.
  • Table 1 shows the conventional diamond semiconductor element in which the material of the source electrode and the drain electrode is Au, the lower source electrode 2-6SB, and the material of the lower drain electrode 2-6DB of the present invention in which the material is AuPt alloy.
  • the maximum oscillation frequency fmax with the diamond semiconductor element which concerns on one Embodiment is shown.
  • the material of the upper source electrode 2-6ST and the upper drain electrode 2-6DT is Au.
  • Maximum oscillation frequency f with a diamond semiconductor device according to an embodiment of the present invention which is an alloy, Pt, Pd, Ti, Mo, W
  • the material of the lower source electrode 2-6SB and the lower drain electrode 2-6DB is Au.
  • the force of using Au as the electrode material of the above-described diamond semiconductor device When the electrode material shown in Table 2 is used as the electrode material of the diamond semiconductor device according to one embodiment of the present invention, f
  • the lower source electrode 2-6SB and the lower drain electrode 2-6DB, and the upper source electrode 2-6ST and the upper drain electrode 2-6DT are formed of different materials.
  • One embodiment of the present invention is characterized by firing (annealing) a diamond crystal thin film by applying a sufficient temperature under a high pressure at which diamond is stable.
  • Diamond crystals Attempts to improve the crystallinity of thin films have been performed in vacuum using high-temperature annealing at 1000 ° C or higher (see Non-Patent Document 5), but diamond is originally 1.5 Gpa or higher. Degradation occurs at high temperature vacuum annealing because of the high pressure and stability. Therefore, in one embodiment of the present invention, annealing is performed under high pressure where diamond is stable. As a result, lattice defects contained in the crystal are recovered and removed, and the diamond crystal thin film can be made high quality.
  • diamond force stable, stable refers to a state in which diamond remains in a diamond state without being graphite, that is, diamond is stable.
  • the diamond single crystal is thinned into a graph eye toy, even when annealing is performed at high temperature and high pressure. Therefore, by annealing the diamond crystal thin film under a high pressure so that the diamond is stable, the graph eye distortion of the diamond crystal thin film can be prevented or reduced.
  • annealing temperature also referred to as annealing temperature
  • annealing pressure also referred to as annealing pressure
  • symbols O and X indicate the conditions under which high-pressure and high-temperature annealing was performed on the diamond crystal thin film.
  • the symbol O represents the condition that the diamond structure was stable after annealing
  • the symbol X represents the condition that the diamond substrate was graphed after annealing.
  • the annealing temperature and annealing pressure are set within the above-mentioned range, that is, if the annealing temperature and annealing pressure at which the diamond becomes stable are set, the deterioration of the diamond crystal thin film is reduced. can do. Even if the annealing temperature is increased, if the annealing pressure is increased, the annealing temperature will fall within the above range. The temperature can be set high. Therefore, it is possible to reduce crystal defects. Therefore, according to one embodiment of the present invention, high quality of the diamond crystal thin film can be achieved.
  • a diamond crystal thin film is formed on a diamond single crystal substrate by a microwave plasma CVD apparatus or the like, and the diamond single crystal substrate on which the diamond crystal thin film is formed is placed in an ultra-high pressure high-temperature firing furnace. Can be done.
  • annealing may be performed by superimposing the above two substrates so that the surfaces facing the interface with the thin film are in contact with each other.
  • This superposition may be performed so that at least part of the surfaces of the two diamond crystal thin films are in contact with each other.
  • the surface of the diamond crystal thin film exposed to the air is eliminated or reduced in the annealing, so that the influence of oxygen, nitrogen and water vapor in the air can be reduced.
  • the force that surrounds the sample with NaCl, etc. to apply pressure the above superposition can reduce the adhesion of NaCl, etc., to the surface of the diamond crystal thin film during annealing. .
  • each of the two diamond crystal thin films can function as a protective member for the opposite diamond crystal thin film.
  • Can do at least a part of the surface of one diamond crystal thin film and at least a part of the surface of the other diamond crystal thin film are brought into contact with each other to cover the other contact region.
  • annealing can be performed at approximately the same position at the same time while protecting the surface of each of the two diamond crystal substrates, or two substrates can be annealed separately. Annealing can be performed in less space than required.
  • annealing may be performed by forming a protective member such as an insulator thin film, a metal thin film, or an alloy on at least a part of the surface of the diamond crystal thin film.
  • a protective member such as an insulator thin film, a metal thin film, or an alloy
  • annealing is performed by covering at least a part of the surface of the diamond crystal thin film with a protective member, so that the effects of oxygen, nitrogen, and water vapor in the air in the annealing are reduced as in the above-described superposition. be able to.
  • adhesion to the surface of a diamond crystal thin film such as NaCl in the annealing can be reduced.
  • the "protective member” is a member for reducing the influence of each component in the air and a material such as NaCl used for applying pressure on the surface of the diamond crystal thin film.
  • This protective member functions by covering at least a part of the surface of the diamond crystal thin film or being formed on at least a part thereof. That is, the presence of a protective member on the surface of the diamond crystal thin film allows each component such as oxygen, nitrogen, and water vapor in the air, and a material such as NaCl used for pressure application to reach and adhere to the surface of the diamond crystal thin film. Can be prevented or reduced.
  • the substrate on which the diamond crystal thin film is formed is not limited to the diamond single crystal substrate, and other substrates such as a diamond polycrystalline substrate and a silicon substrate may be used. good.
  • the diamond crystal thin film formed on the substrate may be a diamond single crystal thin film or a diamond polycrystalline thin film.
  • the present invention is not limited to the following examples, and is within the scope not departing from the gist thereof. Needless to say, various changes can be made.
  • the diamond single crystal thin film can be of any thickness and is not limited to the values of the following examples.
  • a method for producing a diamond thin film according to Example 1 of the present invention will be described with reference to FIGS.
  • a diamond single crystal substrate 3-11 having a plane orientation of (100) is prepared (FIG. 15A).
  • the diamond single crystal thin film 3-12 is 1— Laminate about 5 ⁇ m ( Figure 15B).
  • the diamond single crystal thin film formed in this way may contain defects and impurities.
  • the microwave plasma CDV method is used, but any growth method can be used as long as it can form a diamond thin film.
  • the diamond single crystal substrate 3-11 on which the diamond single crystal thin film 3-12 was formed was placed in an ultra-high pressure and high temperature firing furnace, and the above diamond single crystal thin film 3— was obtained under the conditions of 1200 ° C and 6 GPa. Perform 12 anneals ( Figure 15C). The annealing yields a high-quality diamond crystal thin film with reduced defects and impurities (Fig. 15D).
  • the average mobility at room temperature of the sample before annealing (Fig. 15B), that is, the sample prepared by the conventional method was about 800 cm 2 ZVs.
  • the sample after high-pressure and high-temperature annealing (Fig. 15D) has an average mobility of 1000 cm 2 ZVs, and the average mobility has increased.
  • field effect transistors were fabricated using diamond crystal thin films before and after high-temperature and high-pressure annealing, and current-voltage (Ids-Vds) measurements were made to compare the characteristics (Fig. 23).
  • FET field effect transistors
  • gold is used for the source and drain electrodes
  • aluminum is used for the gate electrode.
  • the gate length is 5 ⁇ m and the gate width is 100 ⁇ m.
  • the gate voltage is 0-3.5V and measured in increments of 0.5V.
  • the annealing temperature and annealing pressure are set so that the diamond is stable, so that the deterioration of the diamond crystal thin film can be suppressed. Further, as long as the diamond can be stably annealed, the annealing temperature can be increased, so that the defects can be further reduced.
  • a method for producing a diamond thin film according to Example 2 of the present invention will be described with reference to FIGS.
  • a diamond single crystal substrate 3-21 having a plane orientation of (100) is prepared (FIG. 16A).
  • methane is used as a reaction gas, and diamond single crystal thin film 3-22 is laminated to about 1-5 ⁇ m at a substrate temperature of 700 ° C (Fig. 16B).
  • the diamond single crystal thin film formed in this way may contain defects and impurities.
  • two diamond single crystal substrates 321 on which the diamond single crystal thin film 3-22 produced as described above is formed are prepared.
  • the two diamond single crystal thin films 3-22 are stacked so that the surfaces thereof are on the inside, that is, the surfaces of the two diamond single crystal thin films 3-22 are After the layers are brought into contact with each other, the stacked substrates are placed in an ultra-high pressure and high-temperature firing furnace and annealed at 1200 ° C. and 6 GPa.
  • the above superposition may be performed by human hand, the substrate is sandwiched, and the sandwiched You may carry out by the arrangement
  • a driving means such as a motor
  • one diamond single crystal substrate 3-21 is sandwiched and the other diamond single crystal substrate 3-21 is The sandwiched diamond single crystal substrate 3-21 is arranged so that the surfaces of the single diamond single crystal thin film 3-22 are aligned.
  • the surfaces of the diamond crystal thin film are in contact with each other in the annealing, the influence of nitrogen, oxygen, water vapor, etc. in the air on the diamond crystal thin film can be reduced.
  • the superposition described above can reduce the adhesion of NaCl, which is placed around the substrate to apply pressure, to the surface of the diamond crystal thin film during annealing.
  • the force of overlapping the surfaces of the two diamond single crystal thin films 3-22 so that the entire surfaces are in contact with each other is not limited to this.
  • the diamond crystal thin film in order to reduce the influence of each component in the air and NaCl applied to the surface of the diamond crystal thin film in the annealing, the diamond crystal thin film It is sufficient if the surface exposure can be reduced. Therefore, it is not limited to superimposing the two diamond crystal thin films so that the surfaces of the two diamond crystal thin films are inside. For example, at least a part of the diamond crystal thin film is protected by arranging a diamond crystal substrate or an oxide, nitride, metal, alloy, etc. described later in Examples 3 and 4 as a protective member. Annealing may be performed by covering with a member.
  • a method for producing a diamond thin film according to Example 3 of the present invention will be described with reference to FIGS.
  • a diamond single crystal substrate 3-31 having a plane orientation of (100) is prepared (FIG. 17A).
  • methane is used as a reaction gas, and a diamond single crystal thin film 3-32 is laminated to about 1-5 ⁇ m at a substrate temperature of 700 ° C ( Figure 17B).
  • the diamond single crystal thin film formed in this way may contain defects and impurities.
  • a protective film 3-33 as a protective member is formed on the diamond single crystal thin film 3-32.
  • the protective film 3-33 can be various metal compounds having a thickness of about 0.5 m.
  • the material of the protective film 3-33 is not limited to this, but may be, for example, silicon oxide (SiO 2), silicon nitride (SiN), silicon oxide aluminum (A1 O), or the like. . These oxide silicon, silicon nitride, and aluminum oxide can be formed by ECR sputtering.
  • the diamond single crystal substrate 3-31 on which the protective film 3-33 and the diamond single crystal thin film 3-32 were formed was placed in an ultra-high pressure high-temperature firing furnace, and conditions of 1200 ° C and 6GPa below, the diamond single crystal thin film 3-32 is annealed (Fig. 17D). By the annealing, a high-quality diamond crystal thin film with reduced defects and impurities is obtained (FIG. 17E). Next, etching is performed to remove the protective film 3-33 (FIG. 17F).
  • the protective film is formed on the surface of the diamond crystal thin film in the annealing, the influence of nitrogen, oxygen, water vapor, etc. in the air on the surface of the diamond crystal thin film is reduced. be able to.
  • the protective film can reduce the adhesion of NaCl, which is arranged around the substrate to apply pressure, to the surface of the diamond crystal thin film during annealing.
  • the force for forming the protective film 3-33 on the entire surface of the diamond single crystal thin film 3-32 is not limited to this.
  • a method for producing a diamond thin film according to Example 4 of the present invention will be described with reference to FIGS. 18A to 18F.
  • a diamond single crystal substrate 3-41 having a plane orientation of (100) is prepared (FIG. 18A).
  • methane is used as a reaction gas, and diamond single crystal thin film 3-42 is laminated to about 1-5 ⁇ m at a substrate temperature of 700 ° C (Fig. 18B). ).
  • the diamond single crystal thin film formed in this way may contain defects and impurities.
  • a protective film 3-43 as a protective member is formed on the diamond single crystal thin film 3-42.
  • This protective film 3-43 can be various metal films or alloy films having a film thickness of about 0.5 m.
  • Examples of the material of the protective film 3-43 include, but are not limited to, platinum (Pt), titanium (Ti), tungsten (W), palladium (Pd), molybdenum (Mo), and titanium aluminum alloy. (Ti65% —A135%). Platinum, titanium, tungsten, palladium, molybdenum, titanium Minium alloys can be formed by vacuum evaporation.
  • any alloy containing at least one kind of metal among the forces Pt, Ti, w, Pd, and Mo using a titanium-aluminum alloy as the alloy may be used.
  • the diamond single crystal substrate 3-41 on which the protective film 3-43 and the diamond single crystal thin film 3-42 were formed was placed in an ultra-high pressure high-temperature firing furnace, and the conditions were 1200 ° C and 6 GPa.
  • the diamond single crystal thin film 3-42 is annealed (FIG. 18D). By this annealing, a high-quality diamond crystal thin film with reduced defects and impurities is obtained (FIG. 18E).
  • etching for removing the protective film 3-43 is performed (FIG. 18F).
  • the protective film is formed on the surface of the diamond crystal thin film in the annealing, the influence of nitrogen, oxygen, water vapor, etc. in the air on the surface of the diamond crystal thin film is reduced. be able to.
  • the protective film can reduce the adhesion of NaCl, which is arranged around the substrate to apply pressure, to the surface of the diamond crystal thin film during annealing.
  • a method for producing a diamond thin film according to Example 5 of the present invention will be described with reference to FIGS. 19A to 19D.
  • a diamond single crystal substrate 3-51 having a plane orientation of (111) is prepared (FIG. 19A).
  • a diamond single crystal thin film 3-52 with a substrate temperature of 700 ° C and a plane orientation of (111) was formed on a diamond single crystal substrate 3-51 using a microwave plasma CVD apparatus.
  • Laminate about 5 m (Fig. 19B).
  • the diamond single crystal thin film thus formed may contain defects and impurities! /.
  • the diamond single crystal substrate 3-51 on which the diamond single crystal thin film 3-52 was formed was placed in an ultra-high pressure and high temperature firing furnace, and the diamond was obtained under conditions of 1200 ° C and 6GPa.
  • Single-crystal thin film 3-52 is annealed (Fig. 19C). By this annealing, a high-quality diamond crystal thin film with reduced defects and impurities is obtained (FIG. 19D).
  • a method for producing a diamond thin film according to Example 6 of the present invention will be described with reference to FIGS.
  • a diamond single crystal substrate 3-61 having a plane orientation of (100) is prepared (FIG. 20A).
  • a microwave plasma CVD apparatus on a diamond single crystal substrate 3-61, using methane as the reaction gas (gas concentration 0.5%) and a diamond single crystal thin film 3-62 at a substrate temperature of 650-700 ° C. Laminate to some extent ( Figure 20B).
  • the substrate temperature during the growth of the diamond crystal thin film (temperature for heating the substrate when forming the diamond crystal thin film), the methane flow rate, etc. are controlled, so the mean square roughness is 1
  • a diamond crystal thin film having a surface flatness of 30 nm or less in the range of ⁇ m 2 can be obtained.
  • the substrate temperature is controlled to be 650 ° C or higher and 700 ° C or lower.
  • the substrate temperature is higher than the growth temperature when the diamond crystal thin film is formed, and is controlled at a temperature of 700 ° C or lower.
  • the methane flow rate is controlled so that the methane flow rate Z hydrogen flow rate, which is the ratio of the methane flow rate to the hydrogen flow rate (ratio of flow rate (sccm)), is greater than 0% and less than 0.5%.
  • the reaction gas is hydrogen only (the above ratio is 0%)
  • the diamond crystal thin film does not grow, so the above ratio needs to be set larger than 0%.
  • the ratio is greater than 0% and less than 0.1%, the growth rate will be slower than when the ratio is 0.1% or more and 0.5% or less. 0.1% or more and 0.5% or less is preferable.
  • control of the substrate temperature or the control of the methane flow rate is small. By controlling at least one of them, the surface flatness of the diamond crystal thin film can be improved.
  • the thus formed diamond single crystal thin film may contain defects and impurities.
  • two diamond single crystal substrates 3-61 on which the diamond single crystal thin film 3-62 manufactured as described above is formed are prepared.
  • the two diamond single crystal thin films 3-62 were superposed so that the surfaces thereof were on the inside, and then the superposed substrates were placed in an ultra-high pressure high-temperature firing furnace.
  • Annealing is performed at 1200 ° C and 6GPa.
  • the two stacked substrates are separated, and a high-quality diamond crystal thin film with reduced defects and impurities is obtained by the annealing (FIG. 20D).
  • the activation energy is lower than that of B as a p-type dopant element of diamond, and aluminum ( A1), beryllium (Be), calcium (Ca), cadmium (Cd), gallium (Ga), indium (In), magnesium (Mg) or zinc (Zn) is used.
  • aluminum ( A1), beryllium (Be), calcium (Ca), cadmium (Cd), gallium (Ga), indium (In), magnesium (Mg) or zinc (Zn) is used.
  • MES type, MIS type field effect transistor (FET) PNP type, NPN type bipolar one transistor, semiconductor laser, light emission, which can function even at 300K by using these p-type diamonds as part of the structure
  • a diode semiconductor element can be realized.
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on the diamond single crystal (001) plane orientation.
  • the pressure in the reaction tube is 50 Torr, and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • the dopant gas includes trimethylaluminum ((CH) A1: TMA1) and triethylaluminum ((C H) A1, which are organometallic raw materials containing A1.
  • TEA1 Use one of TEA1.
  • solid A1 can be inserted into the plasma, and vaporized A1 can be used as the dopant gas.
  • FIG. 24 shows the relationship between the concentration of the dopant atoms according to the embodiment of the present invention in the source gas and the concentration in the p-type diamond semiconductor.
  • the A1 atom concentration in the diamond semiconductor film is measured by SIMS (secondary ion mass spectrometry) measurement, and the ratio of the number of A1 atoms to the number of carbon (C) atoms in the source gas (A1ZC) X (ppm) Is the horizontal axis, and the A1 atomic concentration y (cm ⁇ 3 ) in the semiconductor film is the vertical axis, the relationship is as shown in FIG.
  • SIMS secondary ion mass spectrometry
  • FIG. 25 shows the temperature dependence of the hole concentration with respect to each A1 atom concentration in the p-type diamond semiconductor according to Embodiment 4 of the present invention.
  • Figure 25 shows the measured temperature (K) on the horizontal axis, the hole concentration (cm 3 ) in the p-type diamond semiconductor on the vertical axis, and the measured value for each A1 atom concentration (cm 3 ) in the p-type diamond semiconductor. It is a plot.
  • the p-type diamond semiconductor element doped with A 1 must have a dopant atom concentration of about 2.0 X 10 17 cm— 3 or more and 1.0 X 10 21 cm— 3 or less near the practical level of 300K.
  • the ratio of the number of A1 atoms to the number of C atoms in the source gas (A1ZC) must be in the range of 2 ppm to 10 4 ppm.
  • the hole concentration in the p-type diamond semiconductor at each temperature is 1. using the values of the hole concentration in the p-type diamond semiconductor at each temperature plotted for each dopant atom concentration.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • 2.6 X 10 16 cm 3 is derived as the A1 atom concentration where the hole concentration in a P-type diamond semiconductor is 1.
  • OX 10 15 cm 3 at 500K the ratio of the number of A1 atoms to the number of C atoms (A1ZC) in the source gas (A1ZC) must be within the range of 0.26 ppm to 10 4 ppm.
  • the hole concentration should be 1.
  • OX 10 15 cm 3 or more and the dopant atom concentration should be 1.
  • Embodiment 4 can function as a p-type semiconductor even at a temperature other than 300K.
  • the region functioning as a p-type semiconductor of Embodiment 4 is superior in that it functions as a P-type semiconductor under various conditions that are very wide compared to a conventional P-type diamond semiconductor doped with B! / RU
  • trimethylaluminum ((CH) A1: TMA1) of the present invention As a dopant gas, trimethylaluminum ((CH) A1: TMA1) of the present invention,
  • Triethylaluminum ((C H) A1: TEA1) or aluminum chloride (A1C1) was used
  • Table 4 shows the mobility of holes in each P-type diamond semiconductor film at 300K obtained in the case of 2 5 3 3.
  • the room temperature hole mobility is about 7 times higher, which is a very good characteristic.
  • Be dopants can be implanted into a diamond single crystal under the conditions of a calo fast voltage of 150 kV and an injection amount of 10 15 cm 2 to produce Be impurity-doped diamond.
  • the Be impurity-doped diamond can be produced by using a microwave plasma chemical vapor deposition method in which solid Be is inserted into plasma and vaporized Be is used as a dopant gas. Using the microwave plasma chemical vapor deposition method, the total flow rate of methane gas (CH 2) with a flow rate ratio of 1%, solid Be, and the remaining H was 3
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on a diamond single crystal (001) plane orientation.
  • the pressure in the reaction tube is 50 ⁇ :
  • the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • the Be atom concentration y in the diamond semiconductor film was measured by SIMS measurement, and the ratio of the number of Be atoms to the number of C atoms in the source gas (BeZC) x (ppm) was plotted on the horizontal axis.
  • Be atom concentration y (cm 3 ) is taken on the vertical axis, the relationship is as shown in Fig. 24.
  • FIG. 26 shows the temperature dependence of the hole concentration with respect to each Be atom concentration in the p-type diamond semiconductor according to Embodiment 5 of the present invention.
  • the horizontal axis represents the measurement temperature (K)
  • the vertical axis represents the hole concentration (cm 3 ) in the p-type diamond semiconductor
  • the measured value for each Be atom concentration (cm 3 ) in the p-type diamond semiconductor It is a plot.
  • OX 10 16 cm_ 3 or more of Be atom concentration is required. Also 1. Beyond OX 10 21 cm_ 3 Be At atomic concentration, the quality of the diamond crystal is degraded. Thus, the P-type diamond semiconductor device doped with Be, dopant atoms concentration in the vicinity of 300K practical level, 7. OX 10 16 cm_ 3 or 1. it is necessary that 0 X 10 21 cm- 3 or less.
  • the ratio of the number of Be atoms to the number of C atoms in the source gas (Be / C) is within the range of 0.7 ppm or more and 10 4 ppm or less using equation (1). I know you need to do that.
  • the concentration of holes in the p-type diamond semiconductor at each temperature is shown in Fig. 26, which plots the value of the hole concentration in the p-type diamond semiconductor at each temperature for each dopant atom concentration.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • 1.3 X 10 16 cm 3 is derived from Fig. 26 as the Be atom concentration at which the hole concentration in a P-type diamond semiconductor is 1.
  • the Be atom concentration is 1. OX 10 21 cm_ 3 or less, the higher the higher the hole concentration, the more suitable for practical use.
  • the p-type diamond semiconductor according to the present embodiment can obtain a room-temperature hole concentration about 25000 times that of the conventional p-type diamond semiconductor doped with B at the same dopant atom concentration. .
  • the hole concentration should be 1.
  • OX 10 15 cm 3 or more and the dopant atom concentration should be 1.
  • OX 10 21 cm 3 or less. Therefore, the P-type diamond semiconductor according to Embodiment 5 has a condition in a region surrounded by a hole concentration 1. OX 10 15 cm 3 line and a Be atom concentration 1. OX 10 21 cm 3 line. It functions as a p-type semiconductor.
  • Embodiment 5 can function as a p-type semiconductor even at a temperature other than 300K.
  • the region functioning as a p-type semiconductor in Embodiment 5 is superior in that it functions as a P-type semiconductor under various conditions that are very wide compared to a conventional P-type diamond semiconductor doped with B! / RU
  • Ca dopant doped diamond can be produced by implanting Ca dopant into a diamond single crystal under the conditions of a calo fast voltage of 150 kV and an injection amount of 10 15 cm 2 by using Ca as the dopant and ion implantation.
  • This Ca impurity-doped diamond can be produced using microwave plasma chemical vapor deposition in addition to ion implantation.
  • Microwave plasma In chemical vapor deposition a methane gas (CH 3) with a flow rate ratio of 1%, dopant gas, and the balance H
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on a diamond single crystal (001) plane orientation by using a mixed gas having a total flow rate of 300 ccm, which also has a reactive force, as a raw material.
  • the pressure in the reaction tube is 50 Torr, and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • calcium chloride CaCl is used as the dopant gas.
  • this dopant is used as the dopant gas.
  • solid Ca can be inserted into the plasma and vaporized Ca can be used as the dopant gas.
  • the Ca atom concentration y in the diamond semiconductor film was measured by SIMS measurement, and the ratio of the number of Ca atoms to the number of C atoms in the source gas (CaZC) x (ppm) was plotted on the horizontal axis.
  • the Ca atom concentration y (cm 3 ) is taken on the vertical axis, the relationship is as shown in FIG.
  • FIG. 27 shows the temperature dependence of the hole concentration for each Ca atom concentration in the p-type diamond semiconductor according to Embodiment 6 of the present invention.
  • Figure 27 shows the measured temperature (K) on the horizontal axis and the hole concentration (cm 3 ) in the p-type diamond semiconductor on the vertical axis, and the measured value for each Ca atom concentration (cm 3 ) in the p-type diamond semiconductor. It is a plot.
  • the P-type diamond semiconductor device doped with Ca the dopant atom concentration in the vicinity of 300K practical level, 3. 0 X 10 17 cm_ 3 or 1. it is necessary that 0 X 10 21 cm 3 or less.
  • the ratio of the number of Ca atoms to the number of C atoms (Ca / C) in the source gas is in the range of 3. Oppm or more and 10 4 ppm or less. I know you need to do that.
  • the concentration of holes in the p-type diamond semiconductor at each temperature is shown in Fig. 27, in which the hole concentration values in the p-type diamond semiconductor at each temperature are plotted for each dopant atom concentration.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • 500K Thus, 3.2 x 10 16 cm 3 is derived from Fig. 27 as the Ca atom concentration at which the hole concentration in the p-type diamond semiconductor is 1.
  • OX 10 15 cm 3 In this case, the ratio of the number of Ca atoms to the number of C atoms in the raw material gas (CaZC) must be in the range of 0.32 ppm to 10 4 ppm from Eq. (1).
  • the p-type diamond semiconductor according to the present embodiment has a room-temperature hole concentration approximately 5.7 ⁇ 10 3 times that of a conventional p-type diamond semiconductor doped with B at the same dopant atom concentration. Can be obtained.
  • the hole concentration should be 1. OX 10 15 cm 3 or more and the dopant atom concentration should be 1. OX 10 21 cm 3 or less. Therefore, the P-type diamond semiconductor according to Embodiment 6 has a condition in a region surrounded by a hole concentration 1.OX 10 15 cm 3 line and a Ca atom concentration 1.OX 10 21 cm 3 line. It functions as a p-type semiconductor.
  • Embodiment 6 can function as a p-type semiconductor even at a temperature other than 300K.
  • the region functioning as a p-type semiconductor of Embodiment 6 is superior in that it functions as a P-type semiconductor under various conditions that are very wide compared to a conventional P-type diamond semiconductor doped with B! / RU
  • the mobility of holes in the p-type diamond semiconductor film obtained in the present embodiment at room temperature is 200 cm 2 ZVs under the condition that the Ca atom concentration is 1. OX 10 19 cm 3 .
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on the diamond single crystal (001) plane orientation.
  • the pressure in the reaction tube is 50 Torr, and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • the dopant gas includes dimethylcadmium ((CH) Cd: DMCd) and jetyl cadmium ((C H) C, which are organometallic raw materials containing Cd.
  • the Cd atom concentration in the diamond semiconductor film was measured by SIMS measurement, and the ratio of the number of Cd atoms to the number of C atoms in the source gas (CdZC) X (ppm) was plotted on the horizontal axis. If the Cd atom concentration y (cm 3 ) in the film is plotted on the vertical axis, the relationship is as shown in FIG.
  • FIG. 28 shows the temperature dependence of the hole concentration for each Cd atom concentration in the p-type diamond semiconductor according to Embodiment 7 of the present invention.
  • the measurement value (K) is plotted on the horizontal axis
  • the hole concentration (cm 3 ) in the p-type diamond semiconductor is plotted on the vertical axis
  • the measurement value is plotted for each Cd atom concentration (cm 3 ) in the p-type diamond semiconductor. Is.
  • the ratio of the number of Cd atoms to the number of C atoms in the source gas (CdZC) must be in the range of 0.2 ppm or more and 10 4 ppm or less using equation (1). I understand that there is.
  • the hole concentration in the p-type diamond semiconductor at each temperature is 1.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • 6.4 X 10 15 cm 3 is derived from Fig. 28 as the Cd atom concentration at which the hole concentration in a P-type diamond semiconductor is 1.
  • the ratio of the number of Cd atoms to the number of C atoms in the source gas (CdZC) must be in the range of 0.064 ppm or more and 10 4 ppm or less from Equation (1).
  • the concentration of Cd atoms in the p-type diamond semiconductor film is 1. Within the range of OX 10 21 cm 3 or less, the higher the hole concentration, the higher the hole concentration, and the more suitable for practical use. There is no.
  • the hole concentration is 1. OX 10 15 cm 3 or more, The dopant atom concentration may be 1.0 ⁇ 10 cm or less. Therefore, the P-type diamond semiconductor according to Embodiment 7 has a condition in a region surrounded by a 1.0 ⁇ 10 15 cm 3 hole concentration line and a 1.0 ⁇ 10 21 cm 3 Cd atom concentration line. It functions as a p-type semiconductor.
  • Embodiment 7 can function as a p-type semiconductor even at a temperature other than 300K.
  • the region functioning as a p-type semiconductor in Embodiment 7 is superior in that it functions as a P-type semiconductor under various conditions that are very wide compared to a conventional P-type diamond semiconductor doped with B! / RU
  • dimethylcadmium ((CH) Cd: DMCd) of the present invention dimethylcadmium ((CH) Cd: DMCd) of the present invention
  • Table 5 shows the results of a comparison of the mobility of holes in each P-type diamond semiconductor film at 300K obtained in the case of 2 5 2 2.
  • the room temperature hole mobility is 8 times or more, which is a very excellent characteristic.
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on the diamond single crystal (001) plane orientation.
  • the pressure in the reaction tube is 50 Torr, and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • the dopant gas includes trimethylgallium ((CH 2) Ga: TMGa) or triethylgallium ((C 3 H 4) Ga: TE, which is an organometallic raw material containing Ga.
  • the concentration of Ga atoms in the diamond semiconductor film was measured by SIMS measurement, and the ratio of Ga atoms to the number of C atoms in the source gas (GaZC) x (ppm) was plotted on the horizontal axis. If the vertical axis is the Ga atom concentration y (cm 3 ) in the body film, the relationship is as shown in FIG.
  • FIG. 29 shows the temperature dependence of the hole concentration with respect to each Ga atom concentration in the p-type diamond semiconductor according to Embodiment 8 of the present invention.
  • the measurement value (K) is plotted on the horizontal axis, the hole concentration (cm 3 ) in the p-type diamond semiconductor, and the measured value for each Ga atom concentration (cm 3 ) in the p-type diamond semiconductor. Is.
  • the p-type diamond semiconductor element doped with Ga must have a dopant atom concentration at a practical level of 3. OX 10 16 cm 3 or more and 1. OX 10 21 cm 3 or less.
  • the ratio of the number of Ga atoms to the number of C atoms in the source gas (GaZC) must be in the range of 0.3 ppm to 10 4 ppm. I understand that there is.
  • the hole concentration in the p-type diamond semiconductor at each temperature is 1.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • 8.1 ⁇ 10 15 cm 3 is derived as the Ga atom concentration at which the hole concentration in a P-type diamond semiconductor is 1.
  • OX 10 15 cm 3 at 500K the ratio of the number of Ga atoms to the number of C atoms in the source gas (GaZC) must be in the range of 0.081 ppm to 10 4 ppm from Equation (1).
  • the Ga atom concentration in the p-type diamond semiconductor film is 1. OX 10 21 cm 3 or less, the higher the hole concentration, the higher the hole concentration, and the more suitable for practical use. .
  • the hole concentration is 1. OX 10 15 cm 3 or more
  • the dopant atom concentration may be 1.0 ⁇ 10 cm or less. Therefore, the P-type diamond semiconductor according to Embodiment 8 is included in a region surrounded by a hole concentration of 1.0 X 10 15 cm 3 and a Ga atom concentration of 1. OX 10 21 cm 3. Functions as a p-type semiconductor under certain conditions.
  • Embodiment 8 can function as a p-type semiconductor even at a temperature other than 300K.
  • the region functioning as a p-type semiconductor in Embodiment 8 is superior in that it functions as a P-type semiconductor under a wide variety of conditions compared to a conventional P-type diamond semiconductor doped with B! / RU
  • trimethylaluminum ((CH) A1: TMA1) of the present invention As a dopant gas, trimethylaluminum ((CH) A1: TMA1) of the present invention,
  • Table 6 shows the mobility of holes in each P-type diamond semiconductor film at 300K.
  • the room temperature hole mobility is more than 7 times higher and has a very excellent characteristic.
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on the diamond single crystal (001) plane orientation.
  • the pressure in the reaction tube is 50 Torr, and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • the dopant gas includes trimethylindium ((CH 3) In: TMIn) or triethylindium ((C H) In: T, which is an organometallic raw material containing In.
  • the hole coefficient of the obtained diamond semiconductor film was measured to determine the Hall coefficient. It can be confirmed that they are P-type semiconductors.
  • the In atom concentration in the diamond semiconductor film was measured by SIMS measurement, and the ratio of the number of In atoms to the number of C atoms in the source gas (InZC) x (ppm) was plotted on the horizontal axis.
  • In atom concentration y (cm 3 ) in the body membrane is taken along the vertical axis, the relationship is as shown in FIG.
  • FIG. 30 shows the temperature dependence of the hole concentration with respect to each In atom concentration in the p-type diamond semiconductor according to Embodiment 9 of the present invention.
  • Figure 30 shows the measured temperature (K) on the horizontal axis, the hole concentration (cm 3 ) in the p-type diamond semiconductor on the vertical axis, and the measured value for each In atom concentration (cm 3 ) in the p-type diamond semiconductor. It is a plot.
  • the p-type diamond semiconductor element doped with In has a practical dopant atom concentration of 1.5 ⁇ 10 16 cm ⁇ 3 or more and 1.0 ⁇ 10 21 cm ⁇ 3 or less.
  • the ratio of the number of In atoms to the number of C atoms in the source gas is within the range of 0.15 ppm or more and 10 4 ppm or less using equation (1). I know you need to do that.
  • the hole concentration in the p-type diamond semiconductor at each temperature was 1. using the hole concentration values in the p-type diamond semiconductor at each temperature plotted for each dopant atom concentration.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • l X 10 15 cm 3 is derived as the In atom concentration at which the hole concentration in a P-type diamond semiconductor is 1.
  • OX 10 15 cm 3 at 500K OX 10 15 cm 3 at 500K.
  • the ratio of the number of In atoms to the number of C atoms in the source gas (InZC) must be in the range of 0.051 ppm to 10 4 ppm from Eq. (1).
  • the concentration of In atom in the p-type diamond semiconductor film is 1. Within the range of OX 10 21 cm 3 or less, the higher the higher the hole concentration, the more suitable for practical use. No.
  • the hole concentration is 1. OX 10 15 cm 3 or more
  • the dopant atom concentration may be 1.0 ⁇ 10 cm or less. Therefore, the P-type diamond semiconductor according to Embodiment 9 is included in a region surrounded by a hole concentration of 1.0 X 10 15 cm 3 and an In atom concentration of 1. OX 10 21 cm 3. Functions as a p-type semiconductor under certain conditions.
  • Embodiment 9 can function as a p-type semiconductor even at a temperature other than 300K.
  • the region functioning as a p-type semiconductor of Embodiment 9 is superior in that it functions as a P-type semiconductor under various conditions that are very wide compared to a conventional P-type diamond semiconductor doped with B! / RU
  • trimethylindium ((CH 3) In: TMIn) of the present invention trimethylindium ((CH 3) In: TMIn) of the present invention
  • Table 7 shows the mobility of holes in each P-type semiconductor film at 300K.
  • Li dopant can be produced by implanting Li dopant into a diamond single crystal under the conditions that the dopant is Li and the ion velocity is 150 kV and the injection amount is 10 15 cm 2 .
  • this Li-doped diamond can be produced using microwave plasma chemical vapor deposition by inserting solid Li into the plasma. 1% methane gas (CH 3), dopant gas, balance H
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on a diamond single crystal (001) plane orientation with a total flow rate of 300 ccm as a reaction gas.
  • the pressure in the reaction tube is 50 Torr
  • the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • the dopant gases include methyl lithium (CH Li), ethyl lithium (CH Li), propyl lithium
  • FIG. 39 shows the temperature dependence of the hole concentration with respect to each Li atom concentration in the p-type diamond semiconductor according to Embodiment 10 of the present invention.
  • Figure 39 shows the measurement temperature (K) on the horizontal axis and the hole concentration (cm 3 ) in the p-type diamond semiconductor on the vertical axis, measured for each Li atom concentration (cm 3 ) in the p-type diamond semiconductor. The values are plotted.
  • OX 10 17 cm_ 3 0 X 10 17 cm_ 3 or more Li atom concentration is required.
  • the Li atom concentration exceeding 1.0 X 10 21 cm_ 3 causes the quality of diamond crystals to deteriorate.
  • OX 10 21 cm 3 is the need or less.
  • the hole concentration in the p-type diamond semiconductor at each temperature is 1. using the plot of the hole concentration value in the p-type diamond semiconductor at each temperature for each dopant atom concentration.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • the Li atom concentration at which the hole concentration in a P-type diamond semiconductor is 1.
  • OX 10 15 cm 3 at 500 K the Fig. 39 force is also derived as 3.2 X 10 16 cm 3 .
  • Li atom concentration 1 Within OX 10 21 cm_ 3 below, higher, provides high hole concentration, needless to say that the more suitable for practical use.
  • the p-type diamond semiconductor according to this embodiment can obtain a room-temperature hole concentration about 5700 times that of a conventional p-type diamond semiconductor doped with B at the same dopant atom concentration. it can.
  • the hole concentration is 1. OX 10 15 cm 3 or more, The dopant atom concentration may be 1.0 ⁇ 10 cm or less. Therefore, the p-type diamond semiconductor according to Embodiment 10 is in a region surrounded by a hole concentration 1.0 x 10 15 cm 3 line and a Li atom concentration 1.0 x 10 21 cm 3 line. It functions as a p-type semiconductor under certain conditions. For example, Embodiment 10 can function as a p-type semiconductor even at a temperature other than 300K. The region functioning as a p-type semiconductor of Embodiment 10 is superior in that it functions as a p-type semiconductor under various conditions that are very wide compared to a conventional p-type diamond semiconductor doped with B. .
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on the diamond single crystal (001) plane orientation.
  • the pressure in the reaction tube is 50 Torr, and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • the dopant gas may be biscyclopentadenyl magnesium ((C H) Mg: Cp Mg) or bismethine, which is an organometallic raw material containing Mg.
  • Lucyclopentadenyl magnesium (CH C H) Mg: MCp Mg) is used.
  • the Mg atom concentration in the diamond semiconductor film was measured by SIMS measurement, and the ratio of the number of Mg atoms to the number of C atoms in the source gas (MgZC) X (ppm) was plotted on the horizontal axis.
  • MgZC source gas
  • FIG. 31 shows the temperature dependence of the hole concentration for each Mg atom concentration in the p-type diamond semiconductor according to Embodiment 11 of the present invention.
  • the horizontal axis represents the measured temperature (K)
  • the vertical axis represents the hole concentration (cm 3 ) in the p-type diamond semiconductor
  • the measured value for each Mg atom concentration (cm 3 ) in the p-type diamond semiconductor It is a plot.
  • the p-type diamond semiconductor element doped with Mg has a dopant atom concentration at a practical level of 2.0 ⁇ 10 18 cm ⁇ 3 or more and 1.0 ⁇ 10 21 cm ⁇ 3 or less.
  • the concentration of holes in the p-type diamond semiconductor at each temperature is 1.
  • the dopant atom concentration can be determined to be OX 10 15 cm 3 .
  • OX 10 17 cm 3 is derived from Fig. 31 as the Mg atom concentration at which the hole concentration in a P-type diamond semiconductor is 1.
  • OX 10 15 cm 3 at 500K the ratio of the number of Mg atoms to the number of C atoms in the source gas (MgZC) must be in the range of 1. Oppm or more and 10 4 ppm or less from equation (1).
  • the Mg atom concentration in the p-type diamond semiconductor film is 1. Within the range of OX 10 21 cm 3 or less, the higher the hole concentration, the higher the hole concentration, and the more suitable for practical use. There is no.
  • the hole concentration may be 1. OX 10 15 cm 3 or more and the dopant atom concentration may be 1. OX 10 21 cm 3 or less. Therefore, the P-type diamond semiconductor according to Embodiment 11 is included in a region surrounded by a hole concentration 1. OX 10 15 cm 3 line and a Mg atom concentration 1. OX 10 21 cm 3 line. Functions as a p-type semiconductor under certain conditions. For example, Embodiment 11 can function as a p-type semiconductor even at a temperature other than 300K. In the region functioning as the p-type semiconductor of Embodiment 11, B is doped with Compared to conventional P-type diamond semiconductors, it is superior in that it functions as a P-type semiconductor under a wide variety of conditions.
  • Table 9 shows the mobility of holes in the diamond semiconductor film at 300K.
  • the hole mobility has a very good characteristic of being more than 12 times higher.
  • a diamond semiconductor film of the present invention having a thickness of 1.0 m is grown on the diamond single crystal (001) plane orientation.
  • the pressure in the reaction tube is 50 Torr, and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • dopant gas dimethylzinc ((CH 2) Zn: DMZn) or jetylzinc ((C H) Zn: DEZn), which is an organometallic raw material containing Zn, is used.
  • FIG. 32 shows the temperature dependence of the hole concentration with respect to each Zn atom concentration in the p-type diamond semiconductor according to Embodiment 12 of the present invention.
  • Figure 32 is the horizontal axis measured temperature (K), the vertical axis p-type diamond hole concentration in the semiconductor (cm 3) to, Zn atom concentration in the p-type diamond semiconductor (cm 3) Plot the measured values for each It is a thing.
  • the p-type diamond semiconductor element doped with Zn has a practical dopant atom concentration of 1.0 ⁇ 10 17 cm ⁇ 3 or more and 1.0 ⁇ 10 21 cm ⁇ 3 or less.
  • the ratio of the number of Zn atoms to the number of C atoms in the source gas should be in the range of 1. Oppm or more and 10 4 ppm or less. I know I need it
  • the hole concentration in the p-type diamond semiconductor at each temperature is 1.
  • the dopant atom concentration can be determined to be OX10 15 cm 3 .
  • 1.6X10 16 cm 3 is derived from Fig. 32 as the Zn atom concentration at which the hole concentration in a P-type diamond semiconductor is 1.
  • the ratio of the number of Zn atoms to the number of C atoms in the source gas (ZnZC) must be within the range of 0.16 ppm to 10 4 ppm.
  • the Zn atom concentration is 1. OX 10 21 cm 3 or less, the higher the higher the hole concentration, the more suitable for practical use.
  • the hole concentration may be 1. OX 10 15 cm 3 or more and the dopant atom concentration is 1. OX10 21 cm 3 or less. Therefore, the p-type diamond semiconductor according to Embodiment 12 is a condition included in a region surrounded by a hole concentration 1. OX10 15 cm 3 line and a Zn atom concentration 1. OX 10 21 cm 3 line.
  • p-type semiconductor Function For example, Embodiment 12 can function as a p-type semiconductor even at a temperature other than 300K.
  • the region functioning as a p-type semiconductor of Embodiment 12 is superior in that it functions as a p-type semiconductor under various conditions that are very wide compared to a conventional p-type diamond semiconductor doped with B. .
  • dimethylzinc ((CH 3) Zn: D used in the present invention is used as a dopant gas.
  • Table 10 shows the mobility of holes in each p-type semiconductor film at 300K.
  • Diamond powder mixed with Al, Be, Ca, Cd, Ga, In, Li, Mg, or Zn as a dopant is dissolved in an Fe-Ni solvent. 5.
  • the p-type diamond semiconductor film of the present invention can be obtained by the ultra-high temperature and high pressure method by placing it for 7 hours under the condition of OGPa, about 1.4 ⁇ 10 3 ° C.
  • the Hall coefficient of the obtained p-type diamond semiconductor film of the present invention is measured and the Hall coefficient is determined, it can be confirmed that they are P-type semiconductors.
  • Table 11 shows the p-type diamond semiconductor film when the dopant atom concentration in the diamond semiconductor film was measured by SIMS measurement and the atomic concentration ratio (dopant atom ZC) was kept constant at 0.01%. Shows hole concentration and hole mobility at 300K.
  • the room-temperature hole concentration is A Be, Ca, Cd, Ga, In, Li, Mg, or B, which is the conventional technique (6.2 X 10 1 cm “').
  • Zn is 4.8 X 10 2 to 7. 3.
  • Al, Be, Ca, Cd, Ga, In, Li, Mg, or Zn is 4.7 to 5.7 times and is very excellent.
  • Impurities are injected into the diamond single crystal under the conditions of an acceleration voltage of 150 kV and an injection amount of 10 15 cm 2 by ion implantation using dopants of Al, Be, Ca, Cd, Ga, In, Li, Mg or Zn. Doped diamond was produced. Next, annealing was performed on the obtained diamond. When the hole coefficient of the obtained impurity-doped diamond semiconductor film of the present invention is measured and the Hall coefficient is determined, it can be confirmed that they are p-type semiconductors.
  • Table 12 shows that the dopant atom concentration in the diamond semiconductor film was measured by SIMS measurement, and the p-type diamond semiconductor film was 300K when the dopant atom concentration was kept constant at 1.0 X 10 19 cm 3. Shows the hole concentration and hole mobility.
  • the room temperature hole mobility is also Al, Be, Ca, Cd, Ga, In, Li, Mg, or Zn, compared to the conventional technique of doping B (50 cm 2 Z (Vs)). There are 18 to 21 times and is very good.
  • FIG. 33 shows a cross-sectional configuration diagram of a MESFET (metal-semiconductor field-effect transistor) according to Embodiment 15 of the present invention.
  • a microwave plasma chemical vapor deposition method is used to produce a reaction solution consisting of methane gas (CH 3) with a flow ratio of 1%, dopant gas, and the balance H.
  • CH 3 methane gas
  • a p-type diamond semiconductor film 4 12 is produced by implanting Be dopant into a diamond single crystal under the conditions of an acceleration voltage of 150 kV and an implantation amount of 10 15 cm- 2 by ion implantation. Is made.
  • the p-type diamond semiconductor film 4-12 is etched until the diamond substrate 4-11 is exposed in the region outside the transistors.
  • the surface area of the p-type diamond semiconductor film 4-12 perpendicular to the stacking direction is the diamond. Etching is performed so that a portion smaller than the substrate 4-11 and located near the center of the diamond substrate 4-11 remains.
  • Table 13 shows that the dopant atom concentration of p-type diamond semiconductor film 4 12 is 1. OX 10 18 cm
  • FIG 3 shows the transconductance (gm) (amplification factor) at 300 K of the conventional MESFET 3 and the MESFET according to Embodiment 15 of the present invention.
  • a MESFET having a doped p-type diamond semiconductor film has an excellent gm of 8. OX 10 5 to 1.5 X 10 6 times.
  • the gm value of the MESFET according to Embodiment 15 shown in Table 13 is the result obtained by including the P-type diamond semiconductor film 4-12 produced using the microwave plasma chemical vapor deposition method. It is. Even when the p-type diamond semiconductor film 4-12 is fabricated by ion implantation or high-temperature high-pressure synthesis, the transconductance (gm) is reduced to about half that of the fifteenth embodiment. It is very good compared.
  • FIG. 34 shows a MISFET (metal insulating film-semiconductor field effect) according to Embodiment 16 of the present invention.
  • the cross-sectional block diagram of a fruit transistor is shown.
  • a diamond semiconductor film 4-22 having a thickness of O / zm is grown.
  • the pressure in the reaction tube is 50 Torr
  • the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • Al, Ca, Cd, Ga, In, Li, Mg, or Zn is used as a dopant in the p-type diamond semiconductor film 4-22.
  • a p-type diamond semiconductor film 4— is obtained by implanting Be dopant into a diamond single crystal by ion implantation under the conditions of an acceleration voltage of 150 kV and an implantation amount of 10 15 cm- 2. 22 is produced.
  • the outer periphery of the diamond semiconductor film 4-22 is etched until the diamond substrate 4-21 is exposed. That is, the etching is performed so that the area of the surface of the diamond semiconductor film 4-2 perpendicular to the stacking direction is smaller than that of the diamond substrate 4-2 and a portion located near the center of the diamond substrate 421 remains.
  • A1 is vapor-deposited to produce FET.
  • Table 14 shows the mutual conductance (gm) at 300 K of the conventional MESFET in which the dopant atom concentration of the diamond semiconductor film 422 is 1. OX 10 18 cm— 3 and the MISFET according to Embodiment 16 of the present invention. (Amplification factor) is shown.
  • OX 10 _5 a is whereas mSZmm, Al, Be, Ca, Cd, Ga, In, Li, MISFET having a diamond semiconductor film doped with Mg or Zn is, gm is the 7. 5 X 10 6 ⁇ 1. It is 3 x 10 7 times larger and is very good.
  • the gm value of the MISFET according to Embodiment 12 shown in Table 14 is the result obtained by including the diamond semiconductor film 4-22 produced using the microwave plasma chemical vapor deposition method. is there. Even when the ion implantation method or the high-temperature high-pressure synthesis method is used for the production method of the diamond semiconductor film 4-22, the mutual conductance (gm) is reduced to about half that of the embodiment 12, but the device characteristics are still the same as the conventional one. Very superior to MISFET.
  • FIG. 35 shows a cross-sectional configuration diagram of an npn-type bipolar one transistor according to Embodiment 17 of the present invention.
  • CH 3 methane gas
  • a gas mixture of 300 ccm as a raw material, a 5.0 m thick n-type diamond semiconductor film 4 32, a 0.5 m thick p-type diamond semiconductor film 4 33 and an n-type diamond semiconductor film 4- 34 And grow in order.
  • the pressure in the reaction tube is 50 ⁇ : and the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • Al, Ca, Cd, Ga, In, Li, Mg, or Zn is used as a dopant in the p-type semiconductor film 4-33.
  • a p-type diamond semiconductor film 4— is obtained by implanting Be dopant into a diamond single crystal under the conditions of an acceleration voltage of 150 kV and an implantation amount of 10 15 cm- 2 by ion implantation. Make 33.
  • the outer periphery of the n-type diamond semiconductor film 4-32 is etched until the diamond substrate 4-31 is exposed.
  • the p-type diamond semiconductor film 4-33 and the n-type diamond semiconductor film 4-34 are etched as shown in FIG. Ti collector electrode 4 3 5 on n-type diamond semiconductor film 4 32, Ni base electrode 4 36 on p-type diamond semiconductor film 4 33, Ti emitter electrode on n-type diamond semiconductor film 4-34 Evaporate electrodes 4-37.
  • Table 15 shows a conventional npn-type bipolar transistor in which the dopant atom concentration of the p-type diamond semiconductor film 433 is 1.0 X 10 18 cm “3 and the npn-type bipolar transistor according to Embodiment 17 of the present invention.
  • the current gain j8 of the transistor at 300K is shown.
  • OX 10_ 2 whereas Al, Be, Ca, Cd, Ga, In, Li , npn-type bipolar one tiger Njisuta having p-type diamond semiconductor film doped with Mg or Zn, the current amplification factor j8 its 5.
  • OX 10 4 to 2. also becomes OX 10 5 times, are very good.
  • FIG. 36 shows a cross-sectional configuration diagram of a pnp bipolar single transistor according to Embodiment 18 of the present invention.
  • a microwave plasma chemical vapor deposition method is used to generate a full flow of methane gas (CH 3) with a flow rate ratio of 1%, dopant gas, and the remaining H reactive gas force.
  • p-type diamond semiconductor film 44 2 with a thickness of 5.0 m, n-type diamond semiconductor film 44 3 with a thickness of 0.5 m, and p-type diamond semiconductor film 4-44 Grow in order.
  • the pressure in the reaction tube is 50 mm: and the microphone mouth wave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • a Ca, Cd, Ga, In, Li, Mg, or Zn is used as a dopant in the p-type diamond semiconductor films 4-42 and 4-44.
  • a p-type diamond semiconductor film 4— is obtained by implanting Be dopant into a diamond single crystal under the conditions of an acceleration voltage of 150 kV and an implantation amount of 10 15 cm- 2 by ion implantation. 42, 4-44 are produced.
  • the outer periphery of the p-type diamond semiconductor film 442 is etched until the diamond substrate 4-41 is exposed.
  • the n-type diamond semiconductor film 4-43 and the p-type diamond semiconductor film 4-44 are etched as shown in FIG. P-type diamond semiconductor film 4 42 Ni collector electrode 4 4 5 on n-type diamond semiconductor film 4-43 Ti base electrode 4-46 on n-type diamond semiconductor film 4-43, Ni on p-type diamond semiconductor film 4-44 Emiter single electrode 4-47 is deposited.
  • Table 16 shows the conventional pnp-type bipolar transistor in which the p-type diamond semiconductor films 4 42 and 44 have a dopant atom concentration of 1. OX 10 18 cm 3 and the pnp type according to Embodiment 18 of the present invention. The current amplification factor j8 at 300K for a bipolar transistor is shown.
  • the current amplification factor ⁇ of the pnp bipolar one-transistor according to Embodiment 18 shown in Table 16 is a ⁇ -type diamond semiconductor film 4-42 fabricated using a microwave plasma chemical vapor deposition method. This is the result obtained by having 4-44. However, even when an ion implantation method or a high-temperature high-pressure synthesis method is used for the production method of the ⁇ -type diamond semiconductor films 4-42 and 4-44, the current amplification factor j8 decreases to about half of that in the eighteenth embodiment. However, it still has very good characteristics compared to the conventional pnp bipolar single transistor.
  • FIG. 37 shows a cross-sectional configuration diagram of a light emitting diode (LED) according to Embodiment 19 of the present invention.
  • a total flow rate of 300cc with a reaction gas force of 1% methane gas (CH 3), dopant gas, and the remainder H is formed on a diamond substrate 4-51 by microwave plasma chemical vapor deposition.
  • a p-type diamond semiconductor film 452 having a thickness of 5.0 m and an n-type diamond semiconductor film 4-53 having a thickness of 0.5 m are grown in this order.
  • the pressure in the reaction tube is 50 Torr
  • the microwave source has a frequency of 2.45 GHz and an output of 1.3 kW.
  • dopants in the p-type semiconductor film 4-52 Al, Ca, Cd, Ga In, Li, Mg or Zn is used.
  • a p-type diamond semiconductor film 4— is obtained by implanting Be dopant into a diamond single crystal under the conditions of an accelerating voltage of 150 kV and an implantation amount of 10 15 cm- 2 by ion implantation. 52 is made.
  • the p-type diamond semiconductor film 4-52 and the n-type diamond semiconductor film 4-53 are etched as shown in FIG. Then, on the p-type diamond semiconductor film 4-52, the Ni anode electrode 4-54 is placed on the n-type diamond semiconductor film 4-
  • Ti force sword electrode 4-55 is deposited on 53.
  • Table 17 shows conventional light-emitting diodes (LEDs) and LEDs according to Embodiment 19 of the present invention.
  • the light emission luminance (output power density) at a wavelength of 235 nm is reduced by half. It has very superior characteristics compared to conventional LEDs!
  • the present invention is a P-type diamond semiconductor having a dopant of Al, Be, Ca, Cd, Ga, In, Li, Mg, or Zn. It is not limited to the method for producing a P-type diamond semiconductor film.
  • the present invention removes damage formed by ion implantation while protecting the surface of the ion-implanted diamond thin film with a protective layer and then annealing at high temperature and high pressure to prevent etching of the surface by high temperature and high pressure annealing. This makes it possible to manufacture high-quality diamond semiconductors.
  • FIGS. 40A to 40G show a manufacturing process of a diamond semiconductor according to Embodiment 20 of the present invention.
  • a diamond substrate 5-11 is prepared (Fig. 40A).
  • a microwave plasma CVD apparatus is used on the diamond substrate 5-11, and methane is used as a reaction gas and the diamond thin film 5-12 is 1 ⁇ m at a substrate temperature of 700 ° C.
  • Laminate ( Figure 40B).
  • the microwave plasma CVD method is used, but any method can be used as long as the diamond thin film 5-12 can be formed.
  • a diamond single crystal produced by high-temperature and high-pressure synthesis may be used.
  • the dopants implanted here include B, Al, Ga, In, Zn, Cd, Be, Mg, Ca, P, As, Sb, 0, S, Se, Li ⁇ Na, and K.
  • a protective layer (platinum) 5-14 is formed on the ion-implanted diamond thin film 5-13 (FIG. 40E).
  • platinum is used for the protective layer 5-14, but the protective layer 5-14.
  • metals containing at least one of titanium, tungsten, platinum, noradium and molybdenum, or Al Si ON (0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l), or two or more of these are multilayered. It is desirable to use a layer that has been made into a layer.
  • Protective layer 5-14 can be fabricated by vapor deposition, sputtering, CVD, or laser ablation
  • Ion-implanted diamond thin film 5-13 is placed in an ultra-high temperature, high-pressure firing furnace and annealed at a pressure and temperature of 3.5 GPa or higher and 600 ° C or higher.
  • Figure 40F pressure P (kbar), temperature T (K), and force P> 7.1 + 0.027T (see Non-Patent Document 7) satisfying the relationship of pressure of 35 kbar or higher and temperature of 873 K or higher Anneal below.
  • an electrode was formed on a semiconductor diamond thin film 5-15 fabricated by annealing for 1 hour under conditions of 1400 ° C and 7GPa, and hole measurement was performed. Polarity, carrier concentration at room temperature, The mobility at room temperature was determined. Table 18 shows the polarity, carrier concentration at room temperature, and mobility for each dopant of the semiconductor diamond thin film 5-15 in this case.
  • Room temperature carrier concentration Room temperature mobility Doront Polarity
  • the semiconducting diamond thin film 5-15 can be obtained by the conventional fabrication method by forming the protective layer 5-14 on the ion-implanted diamond thin film 5-13 and then annealing at high temperature and high pressure. It has the characteristics of high-quality P-type and N-type semiconductors.
  • FIG. 42 shows, as an example, a force-sword luminescence (CL) spectrum (measurement temperature: 10K) before and after high-temperature and high-pressure annealing of a diamond thin film subjected to ion implantation using boron (B) as a dopant.
  • CL force-sword luminescence
  • Ion-implanted diamond thin film 5-13 before high-temperature high-pressure annealing did not show free exciton (FE) -related luminescence unique to diamond, but semiconductor diamond thin film after high-temperature high-pressure annealing under conditions of 1400 ° C and 7 GPa In 5-15, FE related luminescence appeared. This FE emission is emission derived from excitons, and the emission intensity increases as the quality of the crystal increases.
  • FE free exciton
  • the crystal quality can be evaluated by the emission intensity.
  • bound exciton emission (BE) derived from boron is also seen, indicating that boron functions as a dopant in the diamond thin film.
  • BE bound exciton emission
  • the crystal quality of the fabricated semiconductor diamond thin film 5-15 is better than that of the ion-implanted diamond thin film 5-13 before high-temperature and high-pressure annealing, and the semiconductor diamond thin film 5-15 Indicates that boron is present. That is, the crystal defect layer is introduced into the ion-implanted diamond thin film 5-13 by the ion implantation of boron, and the crystal crystal is deteriorated by the high temperature and high pressure annealing. This indicates that boron is active and that boron is active as a dopant.
  • the CL results also show that the semiconductor diamond thin film 5-15 obtained by the method for producing a diamond semiconductor according to the present embodiment is a high-quality P-type or N-type diamond that cannot be obtained by the conventional method. This suggests that it is a semiconductor.
  • FIG. 41A to 41F show a diamond semiconductor manufacturing process according to Embodiment 21 of the present invention.
  • Prepare a diamond substrate 5-21 (Fig. 41 A), and deposit a diamond thin film 1 ⁇ m on the diamond substrate 5-21 using a microwave plasma CVD device with methane as a reaction gas at a substrate temperature of 700 ° C. ( Figure 41B).
  • dopants implanted here include B, Al, Ga, In, Zn, Cd, Be, Mg, Ca, P, As, Sb, 0, S, Se, Li, Na, and K force. There is S.
  • the two substrates on which the ion-implanted diamond thin film is formed are placed in an ultra-high temperature and high-pressure firing furnace so that the surfaces of the ion-implanted diamond thin film face each other. That is, the diamond thin film 5-23A formed on the diamond substrate 5-21A and the diamond thin film 5-23B formed on the diamond substrate 5-21B are in contact with each other, and the diamond substrates 5-21A and 5-21B Superimpose diamond films 5-23A and 5-23B so as to sandwich them.
  • the stacked substrates are annealed in an ultra-high temperature and high pressure firing furnace at a pressure and temperature of 3.5 GPa or more and 600 ° C or more (Fig. 41E).
  • the pressure P (kbar) and the temperature T (K) satisfy the relationship of the formula ⁇ > 7.1 + 0.027 ⁇ (see Non-Patent Document 7), and the pressure is 35 kb ar or more and the temperature is 873 K or more. Anneal under conditions. [0403] After the high-temperature and high-pressure annealing is completed, the superposed diamond substrate 5-21A, 5-2 IB is separated to obtain a high-quality semiconductor diamond thin film 5-24 (FIG. 41F). Since the diamond thin films 5-23A and 5-23B hardly adhere to each other, the diamond substrates 5-21A and 5-21B can be easily separated naturally or by applying a light impact.
  • a diamond (100) substrate was used as the diamond substrate 5-21, and the high temperature and high pressure annealing was performed for 1 hour under the conditions of 1400 ° C and 7 GPa. Electrodes were formed and hole measurements were performed to determine polarity, carrier concentration, and room temperature mobility. Table 19 shows the polarity, carrier concentration at room temperature, and mobility for each dopant of semiconductor diamond thin film 5-24 in this case.
  • the semiconductor diamond thin film produced in the present embodiment 5-2 It can be seen that 4 has a high room temperature mobility. These results are obtained by protecting the surface of the ion-implanted diamond thin film 5-23 and then annealing at high temperature and high pressure to prevent surface etching, and cannot be obtained by conventional methods! /, High-quality P-type and N-type Show that you can get a type diamond semiconductor!

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　従来のダイヤモンド半導体素子においては、結晶欠陥密度が高く、ダイヤモンド特有の高熱伝道率、高絶縁破壊電界強度、高周波特性など物理特性を、トランジスタ特性に反映させることは出来なかった。ダイヤモンド基板の面方位を［００１］方向からわずかにずらすことにより、ダイヤモンド特有の結晶欠陥を大幅に減らすことが出来る。単結晶ダイヤモンド薄膜やチャンネルの面方位をわずかに［００１］方向からずらすことによっても、同等の効果が得られる。従来の面方位によって作成したトランジスタに比べて格段に高い相互コンダクタンスｇｍを得ることが出来る。

Description

明 細 書
ダイヤモンド半導体素子およびその製造方法
技術分野
[0001] 本発明は、ダイヤモンド半導体素子に関し、より詳細には、ダイヤモンド半導体素子 に特有の結晶欠陥の発生を抑えた半導体素子構造、およびその製造方法に関する 背景技術
[0002] ダイヤモンドは、様々な材料の中でも最高の熱伝導率を有し、半導体の中で最大 の絶縁破壊電界強度を有している。したがって、ダイヤモンドは、高電圧、大電流動 作が必要とされる大電力半導体素子に最も適した半導体材料である。さらに、ダイヤ モンドにおける電子および正孔は、高 、移動度ならびに飽和速度を有するために、 ダイヤモンドは、高 、周波数にお 、て動作可能な高周波半導体素子としても適して いる。高周波ダイヤモンド半導体素子は、マイクロ波帯およびミリ波帯領域の高周波 数帯域において、大電力を制御する半導体素子である。
[0003] 図 5A〜Cは、従来のダイヤモンド半導体素子の製造工程を示す図である。以下、 非特許文献 1にお 、て開示された従来技術によるダイヤモンド半導体トランジスタの 製造工程につ!/ヽて説明する (面方位にっ ヽては、非特許文献 2を参照)。
[0004] まず、図 5Aのように単結晶ダイヤモンド基板 1— 31を用意する。単結晶ダイヤモン ド基板（substrate) 1— 31の表面の面方位
[0005] [数 1]
s
[0006] は、正確に [001]方向に面方位を持っている。
[0007] 次に、図 5Bに示すように、単結晶ダイヤモンド基板 1— 31上に単結晶ダイヤモンド 薄膜 1— 32を結晶成長させる。結晶成長工程において、単結晶ダイヤモンド薄膜 1 - 32の表面〖こ平行となるよう〖こ、二次元的な正孔チャンネル 1— 33を形成する。単 結晶ダイヤモンド（diamond)薄膜 1 32の表面の面方位
[0008] [数 2] d
[0009] および、正孔チャンネル 1 33 (channel)の开成面の面方位
[0010] [数 3] c
[0011] は、単結晶ダイヤモンド基板 1— 31の表面の面方位と等しくなるので、正確に [001] 方向に面方位を持って 、る。
[0012] さらに、図 5Cに示すように、単結晶ダイヤモンド薄膜 1— 32の表面上に、ソース電 極 1 34、ゲート電極 1— 35、ドレイン電極 1— 36をそれぞれ形成する。ゲート（gate
)電極 35の長手方向
[0013] [数 4] g
[0014] は、 [100]方向となる。
[0015] 上に説明した従来方法により作製したトランジスタの特性は、非特許文献 1に詳細 に開示されている。全て、ゲート長 0. 2 mのトランジスタの特性に統一して（ゲート 幅によって規格ィ匕した)、トランジスタ特性データが開示されている。非特許文献 1に よれば、このトランジスタの最大相互コンダクタンス gmmaxは、高々 150mSZmmで めつに。
[0016] し力しながら、ダイヤモンド単結晶は、他の半導体、例えばシリコン，ガリウム砒素、 インジウム燐，窒化ガリウム等と比較して、結晶欠陥密度が格段に高いという問題が あった。そのため、高い熱伝導率、高い絶縁破壊電界、良好な高周波数特性などの ダイヤモンドの本来の物理的性質を、トランジスタ特性に反映させることができて ヽな い。未だ、ダイヤモンド半導体を使用したトランジスタの実用化には至っていない。こ の問題については、非特許文献 1で述べられている。したがって、ダイヤモンド単結 晶を用いた実用的なトランジスタを実現させるためには、ダイヤモンド特有の結晶欠 陥の発生を抑制する方法によって素子を作成しなければならない。
[0017] 本発明の第 1の目的は、ダイヤモンド基板の面方位をわずかに [001]方向からずら すことにより、ダイヤモンド特有の結晶欠陥の発生を著しく抑えることにある。 [0018] ダイヤモンドは、材料最高の熱伝導率を有し、半導体最大の絶縁破壊電界強度を 有するために、高電圧、大電流動作可能な大電力半導体素子に最も適した半導体 材料であることが理論的に明らかになつている。それにカ卩えて、高い電子および正孔 の移動度、飽和速度を有するために高い周波数での動作可能な高周波半導体素子 としてち適して ヽることち知られて 、る。
[0019] また図 13A〜Gに、従来のダイヤモンド半導体素子作製の工程を示す。表面近傍 に二次元正孔チャンネルを有するダイヤモンド単結晶薄膜 2— 11 (図 13A)上に、金 (Au)を蒸着させ、 Au薄膜 2— 12を形成する（図 13B)。その Au薄膜 2— 12の上に レジスト 2— 13を塗布する（図 13C)。次に、フォトリソグラフィーまたは電子ビームで 露光および現像を行ってレジスト 2— 13の一部を除去し、ゲート電極を形成する領域 上のレジスト 2— 13に開口部を形成する（図 13D)。次に、試料を Auエッチング液に 浸し、レジスト 2— 13の開口部付近の Au薄膜 2 - 12をエッチングする（図 13E)。
[0020] 図 13Eに示すように、 Au薄膜 2— 12はレジスト 2— 13の開口部から露出した表面 をエッチングされ、そこから深さ方向（ダイヤモンド単結晶薄膜 2— 11に対して垂直な 方向）と同時に横方向（ダイヤモンド単結晶薄膜 2— 11に対して水平な方向）にもェ ツチングされる。そのため、 Au薄膜 2— 12は、レジスト 2— 13の下の領域も削られる。 この抉るように削られた部分をアンダーカットという。このようにエッチング溶液によつ て横方向へエッチングされる際、 Au薄膜 2— 12とレジスト 2— 13との付着力が Au薄 膜 12とダイヤモンド単結晶薄膜 2— 11との付着力よりも強いため、横方向へのエッチ ング速度は、レジスト 2— 13側が遅ぐダイヤモンド単結晶薄膜 2— 11側が速くなる。 そのため、 Au薄膜 2— 12のエッチングされた側の端面の角度 Θは、およそ 45度に なる。つまり、エッチングにより 2つに分割された Au薄膜 2— 12は、それぞれ下側より も上側の方が幅の広!、逆メサ形状になる。
[0021] 次に、 A1 (アルミニウム）の蒸着を行う（図 13F)。レジスト 2— 13および Au薄膜 2—1 2の開口部を通ってダイヤモンド単結晶薄膜 2— 11の表面に直接蒸着される A1と、レ ジスト 2— 13上に蒸着される A1とは、それぞれ A1薄膜 2— 15G、 2— 15を形成する。 次にレジスト 2— 13をリフトオフするために試料をリフトオフ液に浸し、レジスト 2— 13 およびその上に蒸着された A1薄膜 2— 15を除去する（図 13G)。ここで、 Au薄膜 2— 12の一方をソース電極 2— 16Sとし、他方の Au薄膜 2— 12をドレイン電極 2— 16Dと し、ダイヤモンド単結晶薄膜 2— 11表面に残った A1薄膜 2— 15Gをゲート電極 2— 1 7Gとする。このとき、厚さ t、 tは 0. 6 mであり、ゲート電極 2—17Gのソース側の
S D
端からドレイン側の端までの長さに相当するゲート長 dは 0. 2 mである。
G
[0022] ダイヤモンド半導体には、他の半導体、例えばシリコン，ガリウム砒素，インジウム燐 ,窒化ガリウムと異なり、トランジスタの電子、正孔が走行するチャンネルが表面力 0 . 1 μ m以内でなければならないという物理に由来する制約がある（非特許文献 3参 照)。
[0023] この物理的な制約の下、ダイヤモンド半導体素子の増幅度である相互コンダクタン ス g を上げ、高周波特性における動作周波数の上限である最大発振周波数 f を m max 実用レベルまで向上させるためには、ソース電極 2— 16Sのダイヤモンド単結晶薄膜 2 - 1 1と接して!/、る面の端とゲート電極 2 - 17Gのソース側の端との間のソース ·ゲー ト電極間隔 d 、およびゲート電極 2—17Gのドレイン側の端とドレイン電極 2—16D
SG
のダイヤモンド単結晶薄膜 2— 11と接して 、る面の端との間のゲート'ドレイン電極間 隔 d
GDを狭める必要がある。これは、他の半導体ではそれほど問題ではないが、ダイ ャモンド半導体素子ではその物理的性質に由来する重要な解決すべき課題である。 さらに最大発振周波数 f を上げるためには、図 13Gのゲート長 dをできるだけ狭め max G
る必要ちある。
[0024] 非特許文献 4では、ソース電極 2— 16Sとドレイン電極 2— 16Dとの間の間隔は、 2 . または 2. 7 mであり、ゲート長 dは 0. 2 mであるから、ソース'ゲート電極
G
間隔 d 、ゲート'ドレイン電極間隔 d はそれぞれ 1. 3〜1. 4 mであると開示して
SG GD
いる。
[0025] 他方で、トランジスタ動作時に無駄な電圧降下を生じさせな 、ためには、ソース電 極抵抗およびドレイン電極抵抗をできるだけ減らさなければならな ヽ。ソース電極抵 抗およびドレイン電極抵抗を下げるためには、ソース電極 2—16Sの厚さ t , ドレイン s 電極 2— 16Dの厚さ tをできるだけ厚くする必要がある。
D
[0026] しかしながら、 Au薄膜 2— 12をエッチングする過程で、ソース電極 2— 16Sおよび ドレイン電極 2— 16Dのゲート電極 2— 17G側の端面に図 13Eに示すような角度 Θ がおよそ 45度の逆メサ構造が生じるため、ソース'ゲート電極間隔 d 、ゲート'ドレイ
SG
ン電極間隔 d は、ソース電極 2— 16Sの厚さ t、ドレイン電極 2—16Dの厚さ tより
GD S D
狭くすることができないという問題があった。つまり、従来の技術では、「ソース'ゲート 電極間隔、ゲート'ドレイン電極間隔を狭くすること」と「ソース電極の厚さ、ドレイン電 極の厚さを厚くすること」との 2つの要件を同時に満足させることができな力つた。
[0027] 図 14A〜Cに、従来の方法で作製したダイヤモンドトランジスターの特性を示す。こ れは非特許文献 3で開示された結果であって、全てゲート長 0. 2 mのトランジスタ の特性に統一している。図 14Aに示すドレイン電流電圧特性において、ゲート長 d
G
で規格化した最大ドレイン電流は、高々 0. 35AZmmである。また、図 14Bに示す 相互コンダクタンス g のゲート電圧 V依存性 (伝達特性）において、ゲート長 dで規 m G G 格化した最大相互コンダクタンス g は、高々 150mSZmmである。さらに図 14C mmax
に示す電力利得 uの周波数 f依存性にお 、て、動作周波数の上限の最大発振周波 数 f は、高々 81GHzである。また図では示されていないが、ドレイン絶縁破壊電圧 max
は、高々 45Vである。
[0028] よって本発明の第 2の目的は、「ソース.ゲート電極間隔 d 、ゲート'ドレイン電極間
SG
隔 d を狭くすること」と「ソース電極の厚さ t、ドレイン電極の厚さ tを厚くすること」と
GD S D
を両立することにより、最大発振周波数 f
maxを高くしてダイヤモンド電界効果トランジス タの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達 させること〖こある。
[0029] また、従来のダイヤモンド単結晶薄膜の作製方法について図 22A、 22Bを用いて 説明する。面方位が（100)であるダイヤモンド単結晶基板 3— 1を用意する（図 22A) 。次いで、マイクロ波プラズマ CVD装置を用い、メタンを反応ガスとしてダイヤモンド 単結晶基板 3— 1上に基板温度 700°Cでダイヤモンド単結晶薄膜 3— 2を 1 5 m 程度積層する（図 22B)。 CVD法により得られたダイヤモンド薄膜の表面は as-grown の状態で水素終端されており表面伝導性を有し、 P型半導体として機能する。
[0030] 非特許文献 5では、シリコン基板上に形成されたダイヤモンド薄膜の結晶性を良く するために、 1 X 10— 6Torrの真空にされたセラミックチューブ内に上記ダイヤモンド 薄膜を配置し、真空中で、 1000°C以上の高温ァニールを行うことが記載されている [0031] さて、図 22A、 22Bにて説明した従来のダイヤモンド単結晶薄膜の作製方法にて 作製されたダイヤモンド単結晶薄膜は室温で平均移動度が 800cm2ZVs程度であり 、高品質薄膜が再現性良く得られている。しかしながら、上記ダイヤモンド単結晶薄 膜中には、成長丘、異常成長粒子等の多数の結晶欠陥や不純物が存在する。
[0032] また、非特許文献 5では、ァニールを行う温度が 1200°C以上になると、ダイヤモン ド薄膜の劣化に伴う band— A発光 (欠陥に由来する発光）が増大している。すなわち 、特許文献 2では、 1200°C以上で結晶性の劣化が増大してしまう。
[0033] ァニールを高温にすればするほど結晶性は良くなるので、より高温でァニールを行 うことが望ましい。しかしながら、非特許文献 5では、結晶性を良くするために高温に すると、ある温度（1200°C)以上になると、ダイヤモンド薄膜のグラフアイトイ匕が進み、 結晶性の劣化が増大してしまう。
[0034] よって本発明の第 3の目的は、ダイヤモンド薄膜内に存在する結晶欠陥、不純物等 を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を 提供することにある。
[0035] また、ダイヤモンドは、ケィ素（Si)に比べ、半導体としての物理特性にぉ 、て優れ ていることが知られている。ダイヤモンド素子は、 Si素子の高温動作で 5倍、高電圧 性能で 30倍、高速ィ匕では 3倍の特性を有することが理論上確認されている。そのた め、ダイヤモンドは、高い熱伝導率、絶縁破壊電界強度を有する高出力デバイスや、 高 、キャリアの移動度、飽和ドリフト速度を有する高周波デバイス等を実現するものと して期待されている。つまり、ダイヤモンド半導体を用いた電界効果トランジスタ (FE T) , ノイポーラートランジスターにより、従来の半導体を遥かに越えた、高周波で駆 動し、大電力動作可能な電子素子になる。また、ダイヤモンド半導体を用いた半導体 レーザー、発光ダイオードが実現すると波長が 225ナノメートルの紫外領域の高輝度 発光素子が実現することが理論上明らかとなっている (非特許文献 6参照)。
[0036] ダイヤモンドは、バンドキャップが 5. 5eVであり本来絶縁体である力 Siの場合と同 様に、 III族元素である Bをドーピングすると、ァクセプター準位を形成し、理論上は p 型半導体になるとされている。 [0037] トランジスタまたは光デバイス構造中の p型半導体層は、正孔濃度が 1. 0 X 1015c m 3未満の場合、絶縁体と同様に高抵抗であるため、 p型半導体として十分に機能せ ず、用を成さない。また、このトランジスタまたは光デバイス構造中の p型半導体層は 、そのドーパント元素の密度が 1. O X 1021cm 3を越える場合、金属的な電気伝導を 示すようになるため、この場合も p型半導体として十分に機能せず、用を成さない。し たがって、 p型半導体層は、正孔濃度が 1. O X 1015cm 3以上で、かつ、ドーパント原 子濃度が 1. O X 1021cm 3以下である必要がある。
[0038] また、半導体中の正孔濃度およびドーパント原子濃度は温度に依存するため、デ バイスの実用性を保証するには、室温（300K)付近の動作温度にお!ヽて上記要件 を満たすことが重要である。さらに、家電、電力機器、産業機器などの大電力におい て用いる場合には、特に高温状態での動作が求められるため、室温よりも高い温度、 例えば 500K付近においても上記要件を満たすことが必要となる。
[0039] しかしながら、図 38に示すように、ダイヤモンドにボロン（B)をドーピングする従来の 技術では、 B原子濃度 1. O X 1021cm 3の時でも、室温（300K)において 6 X 1014cm 3の正孔濃度し力得られないという問題があった。図 38は、横軸に測定温度 (K)、縦 軸に従来の P型ダイヤモンド半導体中の正孔濃度 (cm—3)をとり、従来の p型ダイヤモ ンド半導体中の B原子濃度毎に測定値をプロットしたものである。この値は、 300Kに おいて実用上要求される 1. O X 1015cm 3を満たさないため、その結果、ダイヤモンド 半導体をトランジスタや光デバイスとして実用化することができな 、と 、う問題があつ た。
[0040] また、ダイヤモンド半導体の 300K付近での正孔濃度を高める手段として、 B原子 濃度を 1. O X 1021cm 3よりさらに高くすることが考えられる力 B原子濃度が 1. 0 X 1 021cm 3より高くなると、ダイヤモンドの結晶品質が劣悪になり、ダイヤモンドの半導体 としての'性質が失われるので実用にはならないという問題があった。
[0041] よって本発明の第 4の目的は、室温（300K)以上において正孔濃度が 1. 0 X 1015 cm 3以上で、かつ、ドーパント原子濃度が 1. O X 1021cm 3以下である実用的な p型 ダイヤモンド半導体とその製造方法を提供することにある。
[0042] ダイヤモンドは、上述のように物質中最高の熱伝導率（22WZcmK)と絶縁破壊電 界（> 10MVZcm)、高いキャリア移動度（電子： 4500cm2ZVs、ホール： 3800cm 2ZVs)を兼ね備えた半導体であり、高効率ドーピングが実現すれば Si、 GaAs、 Ga Nを凌駕する高周波高出力で動作するトランジスタが実現する。
[0043] ダイヤモンドにドーピングを行う方法の 1つにイオン注入法がある。このイオン注入 法は不純物を高電圧で加速し、数 kV〜数 MVのエネルギーを与え、結晶中に不純 物イオンを導入する手法であり、高エネルギープロセスを伴うため、加速電圧に比例 して結晶中にダメージ (結晶欠陥、アモルファス層等）が生じる。このダメージは適切 な高温ァニール処理を行うことによって除去することができ、それによつてドーパント が電気的に活性化され、注入された不純物による半導体特性が現れる。但し、ダイヤ モンドは常圧（1気圧）下では熱力学的に準安定層であるため、通常用いられている 常圧又は真空下でのァニールでは、高品質ダイヤモンド半導体が得られない。その ため、特許文献 1では下記に示すように高圧力下での高温ァニールを行っている。
[0044] 図 43A—43Eに、従来の技術によるイオン注入法を用いたダイヤモンド半導体の 作製工程を示す。ダイヤモンド単結晶（図 43A)に、イオン注入装置にてドーパント（ ホウ素）を加速電圧 150kV、ドーズ両 1 X 1016cm_2の条件で打ち込み（図 43B—43 C)、 5GPa、 1700Kの圧力、温度で 1時間焼成（ァニール）する（図 43D)。
[0045] し力しながら、このようにァニール処理をしたダイヤモンド薄膜は高抵抗であり、半 導体的特性を示さないという問題があった。これは、高温高圧ァニール処理の過程 でダイヤモンド表面のエッチングが起こり、イオン注入された層が削られてしまうため である（図 43D)。このように、従来手法ではイオン注入により形成されたダイヤモンド 層が、高温高圧ァニール中にエッチングされてしまい、ダイヤモンド半導体が得られ ないという問題があった。
[0046] よって本発明の第 5の目的は、イオン注入したダイヤモンドの高温高圧ァニールに より起こるダイヤモンド表面のエッチングを防ぎ、従来の方法では得られな 、高品質 P型、 N型ダイヤモンド半導体を得るダイヤモンド半導体の作製方法を提供すること にある。
[0047] 特許文献 1 :特公平 8— 15162号公報
非特許文献 1 :嘉数誠 他、「ダイヤモンド MESFETの高周波特性」、 日本応用物理 学会誌「応用物理」、第 73卷、第 3号（2004年 3月号）、 Page363-367 非特許文献 2 : C、キッテル、「固体物理学入門」、丸善出版、第 5版、上巻、 Pagel l-2
2
非特許文献 3 :嘉数誠、外 6名、「ダイヤモンド MESFETの高周波特性」応用物理、 日本応用物理学会、 2004年、第 73卷，第 3号、 P. 0363 0367
特干文献 4 : M. Kasu, 'Influence of epitaxy on hydrogen— passivated diamond Oia mond and Related Materials , 2004, No.13, P.226-232
非特許文献 5 : J. Ruan et al. "Cathodoluminescence and annealing study of plasma- d eposited polycrystalline diamond films" J. Appl. Phys. 69(9), 1 May 1991
非特許文献 6 :嘉数、他、「ダイヤモンド MESFETの高周波特性」、応用物理、 2004 、年第 73卷、第 3号、 P. 363〜367
非特許文献 7 : F. P. Bundy, H. P. Bovenkerk, H. M. Strong, and R. H. Wentorf, "Di amond— Graphite Equilibrium Line from Growth and Graphitization of Diamond", The Journal of Chemical Physics, August, 19bl, Vol. 35, Number 2, pp.383
発明の開示
[0048] 本発明は、上記第 1の目的を達成するために、本発明の一態様は、単結晶ダイヤ モンド薄膜と、前記単結晶ダイヤモンド薄膜の内部に形成された正孔または電子チ ヤンネルと、前記単結晶ダイヤモンド薄膜上に形成されたドレイン電極、ゲート電極、 およびソース電極力もなる電界効果トランジスタにお 、て、前記単結晶ダイヤモンド 薄膜の表面の面方位に対して前記単結晶ダイヤモンド薄膜の結晶軸 [001]方向が 、または、前記チャンネルの形成面の面方位に対して前記単結晶ダイヤモンド薄膜 の結晶軸 [001]方向力 傾斜していることを特徴とする。
[0049] 前記単結晶ダイヤモンド薄膜の表面の面方位と前記単結晶ダイヤモンド薄膜の結 晶軸 [001]方向との成す角度 a d、または、前記チャンネルの形成面の面方位と前 記単結晶ダイヤモンド薄膜の結晶軸 [001]方向との成す角度 a cは、 0. 05度から 1 . 1度の範囲にすることができる。
[0050] 本発明の別の態様は、基板上に形成された単結晶ダイヤモンド薄膜と、前記単結 晶ダイヤモンド薄膜の内部に形成された正孔または電子チャンネルと、前記単結晶 ダイヤモンド薄膜上に形成されたドレイン電極、ゲート電極、およびソース電極力もな る電界効果トランジスタにおいて、前記単結晶ダイヤモンド薄膜の表面の面方位に対 して前記単結晶ダイヤモンド薄膜の結晶軸 [001]方向力 または、前記チャンネル の形成面の面方位に対して前記単結晶ダイヤモンド薄膜の結晶軸 [001]方向が、 傾斜して ヽることを特徴とする。
[0051] 前記単結晶ダイヤモンド薄膜の表面の面方位と前記単結晶ダイヤモンド薄膜の結 晶軸 [001]方向との成す角度 a d、または、前記チャンネルの形成面の面方位と前 記単結晶ダイヤモンド薄膜の結晶軸 [001]方向との成す角度 a cは、 0. 05度から 1 . 1度の範囲にすることができる。
[0052] 本発明の別の態様は、基板上に形成された単結晶ダイヤモンド薄膜と、前記単結 晶ダイヤモンド薄膜の上に形成された正孔または電子チャンネルと、前記チャンネル 上に形成されたドレイン電極、ゲート電極、およびソース電極カゝらなる電界効果トラン ジスタにぉ 、て、前記チャンネルの表面の面方位に対して前記単結晶ダイヤモンド 薄膜の結晶軸 [001]方向が傾斜していることを特徴とする。
[0053] 前記チャンネルの表面の面方位と前記単結晶ダイヤモンド薄膜の結晶軸 [001]方 向との成す角度 a cは、 0. 05度から 1. 1度の範囲にすることができる。
[0054] また、これら前記基板は、単結晶ダイヤモンド基板であり、前記単結晶ダイヤモンド 基板と前記単結晶ダイヤモンド薄膜との界面の面方位と前記単結晶ダイヤモンド基 板の結晶軸の [001]方向との成す角度 a sは、 0. 05度から 1. 1度の範囲にすること ができる。
[0055] また、これら前記ゲート電極の長手方向と前記単結晶ダイヤモンド薄膜の結晶軸の
[110]方向との成す角度 |8は、マイナス 30度力もプラス 30度の範囲にすることがで きる。
[0056] 本発明の別の態様は、基板上に形成された単結晶ダイヤモンド薄膜と、前記単結 晶ダイヤモンド薄膜の内部に形成された正孔または電子チャンネルと、前記単結晶 ダイヤモンド薄膜上に形成されたドレイン電極、ゲート電極、およびソース電極力もな る電界効果トランジスタの製造方法において、前記基板上に、前記単結晶ダイヤモ ンド薄膜を形成するステップと、前記単結晶ダイヤモンド薄膜上に前記チャンネルを 形成するステップと、形成された前記チャンネル上に、前記単結晶ダイヤモンド薄膜 をさらに形成するステップと、前記単結晶ダイヤモンド薄膜の表面の面方位を前記単 結晶ダイヤモンド薄膜の結晶軸の [001]方向に対して傾斜させるように前記単結晶 ダイヤモンド薄膜の表面を研磨加工するステップとを備えることを特徴とする。
[0057] また、本発明の別の態様は、基板上に形成された単結晶ダイヤモンド薄膜と、前記 単結晶ダイヤモンド薄膜の内部に形成された正孔または電子チャンネルと、前記単 結晶ダイヤモンド薄膜上に形成されたドレイン電極、ゲート電極、およびソース電極 からなる電界効果トランジスタの製造方法において、前記基板上に、前記単結晶ダイ ャモンド薄膜を形成するステップと、形成した前記単結晶ダイヤモンド薄膜表面を前 記単結晶ダイヤモンド薄膜の結晶軸の [001]方向に対して傾斜させるように、前記 単結晶ダイヤモンド薄膜表面を研磨加工するステップと、研磨加工した前記単結晶 ダイヤモンド薄膜上に前記チャンネルを形成するステップとを備えることを特徴とする
[0058] 本発明の他の発明は、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモン ド薄膜と、前記単結晶ダイヤモンド薄膜の内部に形成された正孔または電子チャン ネルと、前記単結晶ダイヤモンド薄膜上に形成されたドレイン電極、ゲート電極、およ びソース電極力 なる電界効果トランジスタの製造方法にぉ 、て、前記単結晶ダイヤ モンド基板の面方位を前記単結晶ダイヤモンド基板の結晶軸の [001]方向に対して 傾斜させるように、前記単結晶ダイヤモンド基板の表面を研磨加工するステップと、 研磨加工された前記単結晶ダイヤモンド基板上に、前記単結晶ダイヤモンド薄膜を 形成するステップと、前記単結晶ダイヤモンド薄膜上に前記チャンネルを形成するス テツプとを備えることを特徴とする。
[0059] 従来の単結晶ダイヤモンド基板の面方位は、正確に [001]方向を向いている。し かし、 [001]の面方位は、非常に簡単に欠陥が発生してしまう面方位である。そこで 、ダイヤモンド基板の面方位をわずかに [001]方向力 ずらすことによって、ダイヤモ ンド特有の結晶欠陥の発生を著しく抑えることができる。高 、電界効果トランジスタの 相互コンダクタンスが得られる。
[0060] 本発明は、上記第 2の目的を達成するために、本発明の態様は、ダイヤモンド半導 体素子であって、ゲート電極、ソース電極およびドレイン電極がダイヤモンド単結晶 薄膜上にそれぞれ離間して形成されたダイヤモンド半導体素子において、ソース電 極は、ダイヤモンド単結晶薄膜側の第 1の領域と、第 1の領域以外の第 2の領域とを 含み、第 1の領域のゲート電極側の第 1の端面とゲート電極との間の第 1の距離は、 第 2の領域のゲート電極側の第 2の端面とゲート電極との間の第 2の距離以下であり 、ドレイン電極は、ダイヤモンド単結晶薄膜側の第 3の領域と、第 3の領域以外の第 4 の領域とを含み、第 3の領域のゲート電極側の第 3の端面とゲート電極との間の第 3 の距離は、第 4の領域のゲート電極側の第 4の端面とゲート電極との間の第 4の距離 以下であることを特徴とする。
[0061] 前記第 1の距離が、 0. 1 mから 10 μ mの範囲にあり、第 2の距離が、第 1の距離 力も 30 μ mの範囲にあることができる。
[0062] 前記第 3の距離が、 0. 1 mから 50 μ mの範囲にあり、第 4の距離が、第 3の距離 力も 50 μ mの範囲にあることができる。
[0063] 前記第 1の領域の厚さは、 0. 01 μ mから 0. 2 μ mの範囲にあり、第 2の領域の厚さ は、 0. 2 μ m以上であることができる。
[0064] 前記第 3の領域の厚さは、 0. 01 μ mから 0. 2 μ mの範囲にあり、第 4の領域の厚さ は、 0. 2 μ m以上であることができる。
[0065] 本発明の態様は、ダイヤモンド半導体素子であって、ゲート電極、ソース電極およ びドレイン電極がダイヤモンド単結晶薄膜上にそれぞれ離間して形成されたダイヤモ ンド半導体素子において、ソース電極は、ダイヤモンド単結晶薄膜上に形成された第 1の下部金属膜と、第 1の下部金属膜上に形成された第 1の上部金属膜とを少なくと も含み、第 1の下部金属膜のゲート電極側の第 1の端面とゲート電極との間の第 1の 距離は、第 1の上部金属膜のゲート電極側の第 2の端面とゲート電極との間の第 2の 距離以下であり、ドレイン電極は、ダイヤモンド単結晶薄膜上に形成された第 2の下 部金属膜と、第 2の下部金属膜上に形成された第 2の上部金属膜とを少なくとも含み 、第 2の下部金属膜のゲート電極側の第 3の端面とゲート電極との間の第 3の距離は 、第 2の上部金属膜のゲート電極側の第 4の端面とゲート電極との間の第 4の距離以 下であることを特徴とする。 [0066] 前記第 1の距離が、 0. 1 mから 10 μ mの範囲にあり、第 2の距離が、第 1の距離 力も 30 μ mの範囲にあることができる。
[0067] 前記第 3の距離が、 0. 1 mから 50 μ mの範囲にあり、第 4の距離が、第 3の距離 力も 50 μ mの範囲にあることができる。
[0068] 前記第 1の下部金属膜の厚さは、 0. 01 111カら0. 2 mの範囲にあり、第 1の上 部金属膜の厚さは、 0. 2 m以上であることができる。
[0069] 請求項 10に記載の発明は、請求項 6乃至 9に記載のダイヤモンド半導体素子であ つて、第 2の下部金属膜の厚さは、 0. 01 μ mから 0. 2 μ mの範囲にあり、第 2の上部 金属膜の厚さは、 0. 2 m以上であることを特徴とする。
[0070] 前記第 1の下部金属膜は、金またはそれを含む合金でできており、第 1の上部金属 膜は、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属また は、それを含む合金とすることができる。
[0071] 前記第 2の下部金属膜は、金またはそれを含む合金でできており、第 2の上部金属 膜は、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属また は、それを含む合金とすることができる。
[0072] 本発明の別の態様は、ダイヤモンド半導体素子作製方法であって、ダイヤモンド単 結晶薄膜上に第 1の金属膜を形成するステップと、第 1の金属膜上に第 2の金属膜を 形成するステップと、第 2の金属膜の第 1の領域に第 1の金属膜の表面まで達する第
1の開口部を形成するステップと、開口部力 露出している第 1の金属膜の表面の一 部にエッチングを行い、ダイヤモンド単結晶薄膜の表面まで達する第 2の開口部を形 成するステップと、第 2の開口部力 露出しているダイヤモンド単結晶薄膜上に第 3の 金属膜を形成するステップとを備えたことを特徴とする。
[0073] 前記第 1の開口部を形成するステップでは、第 1の開口部の幅が第 2の金属膜の厚 さよりも大きくなるように、第 1の開口部を形成することができる。
[0074] 本発明によれば、ダイヤモンド半導体にぉ 、て、ソース電極およびドレイン電極を、 リフトオフする層と、エッチングする層とに分けて形成することにより、「ソース'ゲート 電極間隔、ゲート'ドレイン電極間隔を狭くすること」と「ソース電極の厚さ、ドレイン電 極の厚さを厚くすること」とを両立させてダイヤモンド電界効果トランジスタの特性を大 きく向上させ、実用レベルに到達させることができる。
[0075] 本発明は、上記第 3の目的を達成するために、本発明の態様は、ダイヤモンド薄膜 の作製方法であって、基板上にダイヤモンド結晶薄膜を形成する第 1の工程と、前記 形成されたダイヤモンド結晶薄膜を、ダイヤモンドが安定となる高圧力下で焼成する 第 2の工程とを有することを特徴とする。
[0076] 本発明の別の態様は、ダイヤモンド薄膜の作製方法であって、基板上にダイヤモン ド結晶薄膜を形成する第 1の工程と、前記形成されたダイヤモンド結晶薄膜を 2つ用 意する第 2の工程と、前記 2つのダイヤモンド結晶薄膜の各表面を、それぞれの表面 の少なくとも一部を接触するように重ね合わせた 2つのダイヤモンド結晶薄膜を、ダイ ャモンドが安定となる高圧力下で焼成する第 3の工程とを有することを特徴とする。
[0077] 本発明の別の態様は、ダイヤモンド薄膜の作製方法であって、基板上にダイヤモン ド結晶薄膜を形成する第 1の工程と、前記形成されたダイヤモンド結晶薄膜の表面の 少なくとも一部に、保護部材を形成するか、または、前記少なくとも一部を保護部材 で覆って、前記保護部材により前記少なくとも一部を保護する第 2の工程と、前記保 護部材により保護されたダイヤモンド結晶薄膜を、ダイヤモンドが安定となる高圧下 で焼成する第 3の工程とを有することを特徴とする。
[0078] 前記保護部材は、酸ィ匕シリコン、窒化シリコン、または酸化アルミニウムの!/、ずれか 1つとすることができる。
[0079] 前記保護部材は、チタン、タングステン、白金、ノラジウムまたはモリブデン、ある!/ヽ はそれらのうち少なくとも 1つを含む合金とすることができる。
[0080] また、前記基板は、ダイヤモンド単結晶基板とすることができる。
[0081] 前記ダイヤモンド結晶薄膜は、ダイヤモンド単結晶薄膜とすることができる。
[0082] 前記ダイヤモンド単結晶基板および前記ダイヤモンド単結晶薄膜の面方位が（111
)とすることができる。
[0083] 前記ダイヤモンド結晶薄膜は、ダイヤモンド多結晶薄膜とすることがきる。
[0084] 前記第 1の工程では、前記ダイヤモンド結晶薄膜を形成する際の、前記基板を熱 するための温度の制御、または前記ダイヤモンド結晶薄膜を形成する際に用いられ るメタンおよび水素について、前記水素流量に対する前記メタン流量の比率の制御 の少なくとも 、ずれか一方を行うようにすることができる。
[0085] 前記温度は、前記ダイヤモンド結晶薄膜を形成する際の成長温度以上、 700°C以 下で制御されるようにすることができる。
[0086] 前記比率は、 0%よりも大きぐ 0. 5%以下で制御されるようにすることができる。
[0087] 前記ダイヤモンド結晶薄膜の表面の平坦性が平均自乗粗さで 1 μ m2の範囲で 30η m以下とすることができる。
[0088] 前記焼成を行う際の圧力 P (GPa)と前記焼成を行う際の温度 T(K)との関係が式 Ρ
≥0. 71 + 0. 0027Τの関係を満たし、かつ P≥l. 5GPaの圧力下で前記焼成を行 うようにすることができる。
[0089] 前記第 1の工程では、マイクロ波プラズマ CVD法により、前記ダイヤモンド結晶薄 膜を形成することができる。
[0090] 本発明によれば、ダイヤモンド結晶薄膜に対して、ダイヤモンドが安定となるように、 高圧高温ァニール処理を施しているので、ダイヤモンド結晶薄膜中の結晶欠陥、不 純物を減少することができ、ダイヤモンド結晶薄膜を高品質化させることが可能となる
[0091] 本発明は、上記第 4の目的を達成するために、本発明の態様は、 p型ダイヤモンド 半導体であって、ドーパント元素として Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mg及び Znの
V、ずれかを含有することを特徴とする。
[0092] 前記ドーパント元素の濃度は、各温度において前記 p型ダイヤモンド半導体中の正 孔濃度を 1. O X 1015cm 3以上にする濃度であり、かつ 1. O X 1021cm 3以下の濃度 であるとすることができる。
[0093] 前記ドーパント元素として A1を 2. 6 X 1016cm 3以上 1. O X 1021cm 3以下の濃度で 含有することができる。
[0094] 前記ドーパント元素として Beを 1. 3 X 1016cm 3以上 1. O X 1021cm 3以下の濃度で 含有することができる。
[0095] 前記ドーパント元素として Caを 3. 2 X 1016cm— 3以上 1. O X 1021cm— 3以下の濃度で 含有することができる。
[0096] 前記ドーパント元素として Cdを 6. 4 X 1015cm— 3以上 1. O X 1021cm— 3以下の濃度 で含有することができる。
[0097] 前記ドーパント元素として Gaを 8. 1 X 1015cm— 3以上 1. O X 1021cm— 3以下の濃度 で含有することができる。
[0098] 前記ドーパント元素として Inを 5. 1 X 1015cm— 3以上 1. O X 1021cm— 3以下の濃度で 含有することができる。
[0099] 前記ドーパント元素として Liを 3. 2 X 1016cm— 3以上 1. O X 1021cm— 3以下の濃度で 含有することができる。
[0100] 前記ドーパント元素として Mgを 1. O X 1017cm— 3以上 1. 0 X 1021cm— 3以下の濃度 で含有することができる。
[0101] 前記ドーパント元素として Znを 1. 6 X 1016cm— 3以上 1. O X 1021cm— 3以下の濃度で 含有することができる。
[0102] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、ダイヤモンド に対し、超高温高圧合成によりドーパント元素として Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgおよび Znのいずれかをドーピングすることを特徴とする。
[0103] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、ダイヤモンド に対し、イオン注入によりドーパント元素として Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgお よび Znのいずれかをドーピングすることを特徴とする。
[0104] また、本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気 相堆積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する A1の原子数の 比率 (A1ZC)が 0. 26ppm以上 104ppm以下であるドーパントガスとを少なくても含 む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させることを 特徴とする。
[0105] 前記 A1のドーパントガスは、固体の A1をプラズマ中に挿入して気化させたアルミ- ゥム（A1)、トリメチルアルミニウム（（CH ) A1:TMA1)、トリェチルアルミニウム（（C H
3 3 2
) A1:TEA1)及び塩化アルミニウム (A1C1 )のいずれかを含むことができる。
5 3 3
[0106] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Beの原子数の比率 (Be/C)が 0. 13ppm以上 104ppm以下であるドーパントガスとを少なくても含む原 料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させることを特徴 とする。
[0107] 前記 Beのドーパントガスは、固体の Beをプラズマ中に挿入して気化させたベリリウ ム（Be)を含むことができる。
[0108] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Caの原子数の比率 (Ca/C)が 0. 32ppm以上 104ppm以下であるドーパントガスとを少なくても含む原 料ガスから、ダイヤモンド基板上に p型ダイヤモンド半導体膜を成長させることを特徴 とする。
[0109] 前記 Caのドーパントガスは、固体の Caをプラズマ中に挿入して気化させたカルシゥ ム（Ca)及び塩化カルシウム（CaCl )の 、ずれかを含むことを特徴とする。
2
[0110] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素 (C)を含むガスと Cの原子数に対する Cdの原子数の比率（ Cd/C)が 0. 064ppm以上 104ppm以下であるドーパントガスを少なくても含む原料 ガスから、ダイヤモンド基板上に p型ダイヤモンド半導体膜を成長させることを特徴と する。
[0111] 前記 Cdのドーパントガスは、ジメチルカドミニゥム（（CH ) Cd: DMCd)、ジェチル
3 2
力ドミニゥム（（C H ) Cd: DECd)及び塩化力ドミニゥム（CdCl )のいずれかを含む
2 5 2 2
ことができる。
[0112] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Gaの原子数の比率 (Ga/C)が 0. 081ppm以上 104ppm以下であるドーパントガスを少なくても含む原 料ガスから、ダイヤモンド基板上に p型ダイヤモンド半導体膜を成長させることを特徴 とする。
[0113] 前記 Gaのドーパントガスは、トリメチルガリウム（（CH ) Ga :TMCa)、トリェチルガリ
3 3
ゥム（（C H ) Ga :TEGa)及び塩化ガリウム（GaCl )のいずれか含むことができる。
2 5 3 3
[0114] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素を含むガスと、 Cの原子数に対する Inの原子数の比率 (In /C)が 0. 051ppm以上 104ppm以下であるドーパントガスを少なくても含む原料ガ スから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させることを特徴とす る。
[0115] 前記 Inのドーパントガスは、トリメチルインジウム（（CH ) In : TMIn)、トリェチルイ
3 3
ンジゥム（（C H ) In : TEIn)及び塩化インジウム（InCl )のいずれかを含むことがで
2 5 3 3
きる。
[0116] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Liの原子数の比率 ( Li/C)が 3. Oppm以上 104ppm以下であるドーパントガスとを少なくても含む原料ガ スから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させることを特徴とす る。
[0117] 前記 Liのドーパントガスは、メチルリチウム（CH Li)、ェチルリチウム（C H Li)、プ
3 2 5 口ピルリチウム（C H Li)のいずれかを含むことができる。
3 7
[0118] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素を含むガスと、 Cの原子数に対する Mgの比率 (MgZC)が 1. Oppm以上 104ppm以下であるドーパントガスとを少なくとも含む原料ガスから、ダ ィャモンド基板上に p型ダイヤモンド半導体膜を成長させることを特徴とする。
[0119] 前記 Mgを含むドーパントガスは、ビスシクロペンタデェニールマグネシウム、 （（C
5
H ) Mg : Cp Mg)、ビスメチルシクロペンタデェニールマグネシウム（（CH C H )
5 2 2 3 5 4 2
Mg : MCp Mg)及び塩化マグネシウム（MgCl )のいずれかを含むことができる。
2 2
[0120] 本発明の別の態様は、 p型ダイヤモンド半導体の製造方法であって、化学気相堆 積 (CVD)法により、炭素を含むガスと、 Cに対する Znの原子数の比率 (ZnZC)が 0 . 16ppm以上 104ppm以下であるドーパントガスとを少なくとも含む原料ガスから、ダ ィャモンド基板上に p型ダイヤモンド半導体膜を成長させることを特徴とする。
[0121] 前記 Znを含むドーパントガスは、ジメチル亜鉛（（CH ) Zn : DMZn)、ジェチル亜
3 2
鉛（（C H ) Zn : DEZn)及び塩化亜鉛 (ZnCl )の!、ずれかを含むことができる。
2 5 2 2
[0122] 本発明の別の態様は、 MESFETであって、ダイヤモンド基板と、前記ダイヤモンド 基板上に形成された上記のいずれか方法で作製された p型ダイヤモンド半導体層と 、前記 P型ダイヤモンド半導体層上に互いに離間して形成されたソース電極及びドレ イン電極と前記 p型ダイヤモンド半導体層上の前記ソース電極とドレイン電極との間 に形成されたゲート電極とを備えたことを特徴とする。
[0123] また、本発明の別の態様は、 MISFETであって、ダイヤモンド基板と、前記ダイヤ モンド基板上に形成された上記のいずれかの方法で作製された P型ダイヤモンド半 導体層と、前記 p型ダイヤモンド半導体層上に互いに離間して形成されたソース電極 及びドレイン電極と前記 p型ダイヤモンド半導体層上の前記金属電極の間に形成さ れた絶縁体層と、前記絶縁体層上に形成されたゲート電極とを備えたことを特徴とす る。
[0124] 本発明の別の態様は、 npn型バイポーラ一トランジスターであって、ダイヤモンド基 板と、前記ダイヤモンド基板上に形成された第 1の n型ダイヤモンド半導体層と、前記 第 1の n型ダイヤモンド半導体層上に互 、に離間して形成された上記の 、ずれかの 方法で作製された第 1の p型ダイヤモンド半導体層及び第 1の金属電極と、前記 p型 ダイヤモンド半導体層上に互いに離間して形成された第 2の n型ダイヤモンド半導体 層及び第 2の金属電極と、前記第 2の n型ダイヤモンド半導体層上に形成された第 3 の金属電極とを備えたことを特徴とする。
[0125] 本発明の別の態様は、 pnp型バイポーラ一トランジスターであって、ダイヤモンド基 板と、前記ダイヤモンド基板上に形成された上記の 、ずれかの方法で作製された第 1の p型ダイヤモンド半導体層と、前記第 1の p型ダイヤモンド半導体層上に互いに離 間して形成された n型ダイヤモンド半導体層及び第 1の電極と、前記 n型ダイヤモンド 半導体層上に互いに離間して形成された前記ダイヤモンド基板上に形成された請求 項 1乃至 10のいずれかに記載の第 2の p型ダイヤモンド半導体層及び第 2の電極と、 前記第 2の前記 p型ダイヤモンド半導体層上に形成された第 3の電極とを備えたこと を特徴とする。
[0126] 本発明の別の態様は、 LEDであって、ダイヤモンド基板と、前記ダイヤモンド基板 上に形成された上記のいずれかの方法で作製された P型ダイヤモンド半導体層と、 前記 P型ダイヤモンド半導体層上に互いに離間して形成された n型ダイヤモンド半導 体層及びアノード電極と、前記 n型ダイヤモンド半導体層上に形成された力ソード電 極とを備えたことを特徴とする。
[0127] 本発明によれば、室温（300K)以上において正孔濃度が 1. O X 1015cm 3以上で、 かつ、ドーパント原子濃度が 1. O X 1021cm 3以下である実用的な p型ダイヤモンド半 導体を作製することが可能となる。また、ドーパント原子濃度を 1. O X 1021cm 3以下 に抑えながら、 p型ダイヤモンド半導体の正孔濃度を大幅に高めることが可能となる。
[0128] 本発明は、上記第 5の目的を達成するために、本発明の態様は、ダイヤモンド半導 体の作製方法において、ダイヤモンドにイオン注入法により、ドーパントを打ち込む 第 1の工程と、イオン注入されたダイヤモンドの表面の少なくとも一部に保護層を形 成する第 2の工程と、保護層により保護されたイオン注入されたダイヤモンドを 3. 5G Pa以上の圧力、かつ 600°C以上の温度において焼成する第 3の工程とを有すること を特徴とする。
[0129] 本発明の別の態様は、ダイヤモンド半導体の作製方法にぉ 、て、ダイヤモンドにィ オン注入法により、ドーパントを打ち込む第 1の工程と、イオン注入されたダイヤモン ド 2枚を、該イオン注入されたダイヤモンドの表面の少なくとも一部が互いに接触する ように重ね合わせて、 3. 5GPa以上の圧力、かつ 600°C以上の温度において焼成す る第 2の工程とを有することを特徴とする。
[0130] 前記イオン注入法により打ち込むドーパントが B、 Al、 Ga、 In、 Zn、 Cd、 Be、 Mg、 Ca、 P、 As、 Sb、 0、 S、 Se、 Li、 Na、 Kの内の少なくとも 1種類を含むことができる。
[0131] 前記イオン注入されたダイヤモンドを焼成する際の圧力 P (kbar)と温度 T(K)とが、 式 Ρ> 7. 1 + 0. 027Τの関係を満たす 35kbar以上の圧力、かつ 873Κ以上の温度 であることができる。
[0132] 前記保護層は、チタン、タングステン、白金、ノラジウム、モリブデンの内少なくとも 1 つを含む金属、 Al Si O N (0≤x≤l、0≤y≤l)、及びこれらの内 2種類以上 を多層化した層のいずれかであることができる。
[0133] 第 1の工程で使用するダイヤモンドが CVD法により作製されたダイヤモンド薄膜で あることができる。
[0134] 本発明によれば、保護層により表面を保護した上でイオン注入ダイヤモンドの高温 高圧ァニール処理を行うことにより、高い移動度を有する高品質 P型、 N型ダイヤモン ド半導体を得ることが可能である。また、室温で十分高い自由電子、正孔濃度を有す るダイヤモンド半導体が得られるため、高性能な高周波高出力トランジスタを実現す ることがでさる。
図面の簡単な説明
[図 1A]本発明の第 1の実施形態に掛カるダイヤモンド半導体素子の構造を示す図で ある。
[図 1B]本発明の第 1の実施形態に掛カるダイヤモンド半導体素子の構造を示す図で ある。
[図 2]本発明の第 2の実施形態に係るダイヤモンド半導体素子の構造を示す図であ る。
[図 3A]第 1の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
[図 3B]第 1の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
[図 3C]第 1の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
[図 3D]第 1の実施形態のダイヤモンド半導体素子の作成工程を説明する図である。
[図 4A]本発明の第 1の実施形態に掛カるダイヤモンド半導体素子のトランジスタの特 性である。
[図 4B]本発明の第 1の実施形態に掛カるダイヤモンド半導体素子のトランジスタの特 性である。
[図 5A]従来技術によるダイヤモンド半導体素子の作成工程を説明する図である。
[図 5B]従来技術によるダイヤモンド半導体素子の作成工程を説明する図である。
[図 5C]従来技術によるダイヤモンド半導体素子の作成工程を説明する図である。
[図 6]ダイヤモンド基板を除去した構造の本発明に掛カるダイヤモンド半導体素子の 構造を示す図である。
[図 7A]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
[図 7B]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
[図 7C]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
圆 7D]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
圆 7E]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
圆 7F]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
圆 7G]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
圆 7H]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
圆 Ή]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図であ る。
圆 7J]本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示す図で ある。
圆 8A]本発明の一実施形態に係るダイヤモンド半導体素子を用いたゲート長 0. 2 μ mのダイヤモンド電界効果トランジスタの特性を示す図であって、ドレイン電流電圧特 性を示す図である。
圆 8B]本発明の一実施形態に係るダイヤモンド半導体素子を用いたゲート長 0. 2 μ mのダイヤモンド電界効果トランジスタの特性を示す図であって、相互コンダクタンス g のゲート電圧 V依存性 (伝達特性)を示す図である。
m G
圆 8C]本発明の一実施形態に係るダイヤモンド半導体素子を用いたゲート長 0. 2 μ mのダイヤモンド電界効果トランジスタの特性を示す図であって、電力利得 Uの周波 数 f依存性を示す図である。
[図 9A]下部ソース'ゲート間隔 d と最大発振周波数 f との関係を示す図である。
SGB max
圆 9B]上部ソース'ゲート間隔 d と最大発振周波数 f との関係を示す図である。
SGT max
[図 10A]ゲート'下部ドレイン間隔 d とドレイン絶縁破壊電圧 V との関係を示す図
GDB BR
である。 [図 10B]ゲート'上部ドレイン間隔 d と最大発振周波数 f との関係を示す図である
GDT max
[図 11A]下部ソース電極 2— 6SBの厚さ t と最大発振周波数 f との関係を示す図
SB max
である。
[図 1 IB]上部ソース電極 2— 6STの厚さ t と最大発振周波数 f との関係を示す図
ST max
である。
[図 12A]下部ドレイン電極 2DBの厚さ t と最大発振周波数 f との関係を示す図で
DB max
ある。
[図 12B]上部ドレイン電極 2DBの厚さ t と最大発振周波数 f との関係を示す図で
DT max
ある。
圆 13A]従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
圆 13B]従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
圆 13C]従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
圆 13D]従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
圆 13E]従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
圆 13F]従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
圆 13G]従来技術によるダイヤモンド半導体素子の作製工程を示す図である。
[図 14A]従来技術によるダイヤモンド半導体素子を用いたトランジスタの特性であって
、ドレイン電流電圧特性を示す図である。
[図 14B]従来技術によるダイヤモンド半導体素子を用いたトランジスタの特性であって 、相互コンダクタンス g のゲート電圧 V依存性 (伝達特性)を示す図である。
m G
[図 14C]従来技術によるダイヤモンド半導体素子を用いたトランジスタの特性であつ て、電力利得 Uの周波数 f依存性を示す図である。
圆 15A]本発明の実施例 1によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 15B]本発明の実施例 1によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 15C]本発明の実施例 1によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 15D]本発明の実施例 1によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 16A]本発明の実施例 2によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 16B]本発明の実施例 2によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 16C]本発明の実施例 2によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 16D]本発明の実施例 2によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 17A]本発明の実施例 3によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 17B]本発明の実施例 3によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 17C]本発明の実施例 3によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 17D]本発明の実施例 3によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 17E]本発明の実施例 3によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 17F]本発明の実施例 3によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 18A]本発明の実施例 4によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 18B]本発明の実施例 4によるダイヤモンド薄膜の作製方法を説明するための図で ある。
[図 18C]本発明の実施例 4によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 18D]本発明の実施例 4によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 18E]本発明の実施例 4によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 18F]本発明の実施例 4によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 19A]本発明の実施例 5によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 19B]本発明の実施例 5によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 19C]本発明の実施例 5によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 19D]本発明の実施例 5によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 20A]本発明の実施例 6によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 20B]本発明の実施例 6によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 20C]本発明の実施例 6によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 20D]本発明の実施例 6によるダイヤモンド薄膜の作製方法を説明するための図で ある。
圆 21]本発明の一実施形態に係る、ダイヤモンド及びグラフアイトの安定な領域を示 す図である。
圆 22A]従来の方法によるダイヤモンド薄膜の作製方法を説明する為の図である。 圆 22B]従来の方法によるダイヤモンド薄膜の作製方法を説明する為の図である。 圆 23A]本発明の実施例 1による高圧高温ァニール前後のダイヤモンド単結晶薄膜 上に作製した電界効果トランジスタの電流 電圧特性を比較するための図である。 圆 23B]本発明の実施例 1による高圧高温ァニール前後のダイヤモンド単結晶薄膜 上に作製した電界効果トランジスタの電流 電圧特性を比較するための図である。 圆 24]本発明の実施形態に係るドーパント原子の、原料ガス中の濃度と p型ダイヤモ ンド半導体中の濃度との関係を示す図である。
圆 25]本発明の実施形態 4に係る p型ダイヤモンド半導体中の各 A1原子濃度に対す る正孔濃度の温度依存性を示す図である。
圆 26]本発明の実施形態 5に係る p型ダイヤモンド半導体中の各 Be原子濃度に対す る正孔濃度の温度依存性を示す図である。
圆 27]本発明の実施形態 6に係る p型ダイヤモンド半導体中の各 Ca原子濃度に対す る正孔濃度の温度依存性を示す図である。
圆 28]本発明の実施形態 7に係る p型ダイヤモンド半導体中の各 Cd原子濃度に対す る正孔濃度の温度依存性を示す図である。
圆 29]本発明の実施形態 8に係る p型ダイヤモンド半導体中の各 Ga原子濃度に対す る正孔濃度の温度依存性を示す図である。
圆 30]本発明の実施形態 9に係る p型ダイヤモンド半導体中の各 In原子濃度に対す る正孔濃度の温度依存性を示す図である。
圆 31]本発明の実施形態 11に係る p型ダイヤモンド半導体中の各 Mg原子濃度に対 する正孔濃度の温度依存性を示す図である。
圆 32]本発明の実施形態 12に係る p型ダイヤモンド半導体中の各 Zn原子濃度に対 する正孔濃度の温度依存性を示す図である。
圆 33]本発明の実施形態 15に係る MESFET (金属—半導体 電界効果トランジス ター）の断面構成図を示す図である。
圆 34]本発明の実施形態 16に係る MISFET (金属-絶縁膜-半導体 電界効果ト ランジスタ)の断面構成図を示す図である。
圆 35]本発明の実施形態 17に係る npn型バイポーラ一トランジスターの断面構成図 を示す図である。
圆 36]本発明の実施形態 18に係る pnp型バイポーラ一トランジスターの断面構成図 を示す図である。
圆 37]本発明の実施形態 19に係る発光ダイオード (LED)の断面構成図を示す図で ある。
[図 38]従来の p型ダイヤモンド半導体中の各 B原子濃度に対する正孔濃度の温度依 存性を示す図である。
圆 39]本発明の実施形態 10に係る p型ダイヤモンド半導体中の各 L源子濃度に対 する正孔濃度の温度依存性を示す図である。
圆 40A]本発明の実施形態 1に係るダイヤモンド半導体の作製工程を示す図である。 圆 40B]本発明の実施形態 1に係るダイヤモンド半導体の作製工程を示す図である。 圆 40C]本発明の実施形態 1に係るダイヤモンド半導体の作製工程を示す図である。 圆 40D]本発明の実施形態 1に係るダイヤモンド半導体の作製工程を示す図である。 圆 40E]本発明の実施形態 1に係るダイヤモンド半導体の作製工程を示す図である。 圆 40F]本発明の実施形態 1に係るダイヤモンド半導体の作製工程を示す図である。 圆 40G]本発明の実施形態 1に係るダイヤモンド半導体の作製工程を示す図である。 圆 41A]本発明の実施形態 2に係るダイヤモンド半導体の作製工程を示す図である。 圆 41B]本発明の実施形態 2に係るダイヤモンド半導体の作製工程を示す図である。 圆 41C]本発明の実施形態 2に係るダイヤモンド半導体の作製工程を示す図である。 圆 41D]本発明の実施形態 2に係るダイヤモンド半導体の作製工程を示す図である。 圆 41E]本発明の実施形態 2に係るダイヤモンド半導体の作製工程を示す図である。 圆 41F]本発明の実施形態 2に係るダイヤモンド半導体の作製工程を示す図である。
[図 42]ホウ素（B)をドーパントとしてイオン注入を行ったダイヤモンド薄膜の高温高圧 ァニール前後の力ソードルミネッセンス（CL)スペクトル (測定温度： 10K)を示す図で ある。
圆 43A]従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を 示す図である。
圆 43B]従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を 示す図である。
圆 43C]従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を 示す図である。
[図 43D]従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を 示す図である。
[図 43E]従来の技術によるイオン注入法を用いたダイヤモンド半導体の作製工程を示 す図である。
発明を実施するための最良の形態
[0136] 第 1の目的を達成するため、本発明に係るダイヤモンド半導体素子は、単結晶ダイ ャモンド基板、単結晶ダイヤモンド薄膜、正孔もしくは電子チャンネルの各面方位、 並びに、ゲート電極の形成方向を、本発明特有の方向とすることを特徴としている。 以下、この第 1の目的を達成するための本発明に係るダイヤモンド半導体素子の構 造と製造方法を詳細に説明する。
(実施形態 1)
図 1A、 IBは、本発明の実施形態 1に係るダイヤモンド半導体素子の構造図である 。図 1Bの断面図に示したように、単結晶ダイヤモンド基板 1—1の上に、単結晶ダイ ャモンド薄膜 1—2が形成されている。単結晶ダイヤモンド薄膜 1—2の中には、二次 元の正孔または電子チャンネル 1—3が形成されている。そして、単結晶ダイヤモンド 基板 1 1の面方位と単結晶ダイヤモンド基板 1 1の結晶軸 [001]方向との成す角 度を ex s、単結晶ダイヤモンド薄膜 1 2の面方位と単結晶ダイヤモンド薄膜 1 2の 結晶軸 [001]方向との成す角度を a d、チャンネル 1 3の面方位と単結晶ダイヤモ ンド薄膜 1—2の結晶軸 [001]方向との成す角度を a cとする。図 1Aの上面図に示し たように、単結晶ダイヤモンド薄膜 1—2の表面上には、ソース電極 1—4、ゲート電極 1— 5、ドレイン電極 1—6がそれぞれ形成されている。単結晶ダイヤモンド薄膜 1—2 の内部に形成されるチャンネル 1—3は、点線で示してある。ゲート電極 1—5の長手 方向
[0137] [数 5] g
[0138] と単結晶ダイヤモンド薄膜の結晶軸 [1 10]との成す角度を |8とする。 a s, a d, a cお よび j8については、後述する。次に、本ダイヤモンド半導体素子の作成工程を説明 する。
[0139] 図 3A〜3Dは、本発明に係るダイヤモンド半導体素子の作成工程を説明する図で ある。図 3Aに示すように、まず、面方位が主に結晶軸の [001]方向を向いている単 結晶ダイヤモンド基板 1 1を用意する。
[0140] 次に、図 3Bに示すように、単結晶ダイヤモンド基板 1 1表面の面方向
[0141] 園
s
[0142] 力 単結晶ダイヤモンド基板 1 1の結晶軸の [001 ]方向から a s (° M頃くように、表 面研磨を行う。この表面研磨は、例えば、次のような手順により実行できる。まず、予 め X線回折測定によって、基板表面の [001]面方位からの傾斜角度を測定しておく 。そして、単結晶ダイヤモンド基板 1—1を試料台にワックスで接着する。その後、鉄 の平板上にダイヤモンド砲粒 (粒径 0. 3 μ mから 1 μ m)をオイルと一緒に塗布する。 単結晶ダイヤモンド基板 1—1が接着されたこの試料台を鉄の平面上に置いて、試料 台を固定した状態で、鉄の平板を回転させ研磨を行う。一定の時間の研磨をした後 に、 X線回折測定により傾斜角度を測定し、所望の角度 a sが得られるまで、上述し た研磨と X線回折測定を繰返す。すなわち、図 3Bに示したように、研磨によって単結 晶ダイヤモンド基板面方位が所定の ex sとなるように、基板を削り取る。 a s (° M頃け る面は、後述する次の工程において、単結晶ダイヤモンド薄膜を成長させる面だけで ちょい。
[0143] 次に、図 3Cに示すように、 a sの面方位角度を形成した単結晶ダイヤモンド基板 1
1上に単結晶ダイヤモンド薄膜 1 2を結晶成長させる。この薄膜の結晶成長は、 例えば、マイクロ波プラズマ CVD法により実行できる。より詳細には、単結晶ダイヤモ ンド基板 1— 1が置かれた反応管内に、原料ガスとしてメタンガスと水素ガス (メタンガ スの流量比は 1 %)を供給する。反応管内の真空度は 50Torrにし、 2. 45GHz、 1. 3kWのマイクロ波を照射し、反応管内にプラズマを発生させる。単結晶ダイヤモンド 基板 1—1の温度は、 700度に設定する（以上、条件 1)。単結晶ダイヤモンド薄膜 1 2の表面の面方位
[0144] [数 7] d
[0145] は、単結晶ダイヤモンド基板 1—1面と同様に、単結晶ダイヤモンド薄膜 1—2の結晶 軸の [001]方向から、 a d(° M頃けて形成することができる。
[0146] また単結晶ダイヤモンド薄膜 1 2の内部には、単結晶ダイヤモンド薄膜 1 2の表 面に沿って、二次元の正孔または電子チャンネル 1 3を形成する。チャンネル 1—3 は、上記の単結晶ダイヤモンド薄膜 1—2の場合と同様に、例えば、マイクロ波プラズ マ CVD法により形成する。すなわち、反応管内の温度、真空度、マイクロ波の条件は 同じとして、原料ガスの条件を水素ガスのみに変える（条件 2)。作成途中の単結晶ダ ィャモンド薄膜 1—2の表面に、この条件 2によって、プラズマを 15分間照射すること により、チャンネル 1 3が形成される。その後、元の条件 (条件 1)に戻し、再び単結 晶ダイヤモンド薄膜 1 2を形成することによって、単結晶ダイヤモンド薄膜 1— 2の内 部にチャンネル 1—3を形成することができる。
[0147] 尚、上述した条件 1、条件 2は、正孔チャンネルを用いる場合の例である。電子チヤ ンネルを用いてダイヤモンド半導体素子を構成する場合には、原料ガスとして、水素 、メタンガス、フォスフィン (PH3)ガスを使用することが出来る（条件 3)。この場合は、 まず条件 1で、単結晶ダイヤモンド薄膜 1 2を形成し、条件 3に変更して電子チャン ネル 1—3を形成し、条件 1に戻し、再び単結晶ダイヤモンド薄膜 1—2を形成する。 二次元のチャンネル 1 3の形成面の面方位
[0148] [数 8]
c
[0149] は、単結晶ダイヤモンド薄膜 1 2の結晶軸の [001]方向から、 a c (° M頃けて形成 することが出来る。
[0150] 次に、図 3Dに示すように、単結晶ダイヤモンド薄膜 1 2の表面にソース電極 1—4 ,ゲート電極 1— 5,ドレイン電極 1—6を形成する。単結晶ダイヤモンド薄膜 1—2表 面の上方から見ると、ソース電極 1 4直下とドレイン電極 1 6直下にチャンネル 1 3が存在する（チャンネル 1 3は、図 3Dの上面図において点線で示してある）。ゲー ト電極 1—5は、ソース電極 1—4とドレイン電極 1—6の中間に配置する。単結晶ダイ ャモンド薄膜 1—2表面の上方力も見た場合に、ゲート電極 1—5は、チャンネル 1— 3と交差するように配置する。チャンネル 1 3の上方のゲート電極 1 5の長手方向
[0151] [数 9] g
[0152] は、図 3Dで示したように、単結晶ダイヤモンド薄膜結晶軸の [ 110]方向、もしくは結 晶軸の [ 110]方向から β (度)傾 、た方向となるようにゲート電極 1 5を作製する。 上述の各工程によって、本発明に掛力るダイヤモンド半導体素子構造による電界効 果トランジスタが完成する。
[0153] ここで、 a s、 a d, a cの関係についてさらに説明する。まず前述した単結晶ダイヤ モンド基板 1—1の研磨工程により、 a sを決定した後、そのまま、単結晶ダイヤモンド 薄膜層 1—2およびチャンネル 1—3を形成すれば、 a s = a d= a cとなる。し力し、こ の条件には限定されることは無ぐそれぞれの角度を独立に制御することも可能であ る。例えば、単結晶ダイヤモンド薄膜 1—2を形成した後、電極を形成する前に、単結 晶ダイヤモンド薄膜 1—2の表面を研磨して傾斜させることにより、 a dと a sを異なる 角度とすることも出来る。また、チャンネル 1—3の形成する直前に、ー且反応管より 取り出して、それまで形成した単結晶ダイヤモンド薄膜表面を研磨して傾斜させ、そ の後、チャンネル 1—3を形成することで、 a sと a cを独立に制御することも可能であ る。
[0154] 図 4A、 4Bは、上述した本発明に掛かる工程により作製された電界効果トランジスタ の特性を示す図である。 図 4Aは、最大相互コンダクタンス gmmaxと各面方位の [0 01 ]方向力もの傾斜角度（ひ s、 a c、 a d)との関係を示す図である。ここでは、同時 に a s、 a d、 a cを同じ角度として、変化させている。相互コンダクタンスは、電界効 果トランジスタの性能を表す最も基本的なパラメータである。一般に、結晶欠陥の存 在は、代表的なデバイス性能 gmによって評価することが可能である。 gmが高ければ 、結晶欠陥が少ないと評価できる。尚、図 4Bにおいて後述する |8の値は 0° である。
[0155] 従来技術によって作製されたトランジスタにおいては、単結晶ダイヤモンド基板等 の面方位は、正確に [001]方向を向いている。すなわち、 a s = 0° 、 a c = 0° 、 a d= 0° の状態となる。この場合、 gmmaxは 40〜80mSZmm程度であった。
[0156] 図 4Aから分かるように、 a s、 a c、 α dを大きくするに従って、 gmmaxは急激に増 カロし、 a s = 0. 05° , a c = 0. 05° , a d=0. 05° の条件では、 gmmax= 310〜 390mS/mmとなる。 o; s、 o; c、 a d力 . 05° 〜1. 1。 の範囲で、 gmmaxは 300 mSZmm以上となる。一方、 a s、 a c、 a d力 1. 1° を越えると、 gmmaxは急激に 減少する。このように、 a s、 a c、 a dを 0. 05° 〜1. 1° の範囲とすることによって、 従来技術と比べて格段に大きい gmmaxを得ることが出来る。上述のように、単結晶 ダイヤモンド基板等の面方位をわずかに [001]方向力 ずらすことによって、ダイヤ モンド特有の結晶欠陥の発生を著しく抑えることができ、高 、電界効果トランジスタの 相互コンダクタンスが得られる。
[0157] 図 4Bは、最大相互コンダクタンス gmmaxとゲート電極の長手方向の [110]方向か らの傾斜角度 j8との関係を示す図である。この場合、 a s= a c= a d = 0. 05° であ る。
[0158] 従来技術においては、ゲート電極の長手方向には [100]方向が用いられてきた。
すなわち、ゲート電極の長手方向を [100]方向に向けたときは、図 4Bにおいて j8 = ±45° とした状態に相当する。従来技術である j8 = ±45° のこの条件においては 、 gmmaxは t¾々 25m:5Z mmで teつた。
[0159] 本発明に係るダイヤモンド半導体素子においては、 j8を 30° 〜30° の範囲に おいて、 gmmaxは lOOmS /mm以上であり、 β =0° (g= [110]に相当）では gm maxは 200mSZmmにも達する。このように、ゲート電極 1—5を形成する方向を上 述の範囲に最適化することにより、初めて実用レベルの相互コンダクタンスを有する ダイヤモンド半導体を用いた電界効果トランジスタを作製することができる。
[0160] 以上の説明においては、チャンネル 1—3が単結晶ダイヤモンド薄膜 1—2の内部 に構成されている場合について説明してきた。しかしながら、チャンネル 1—3を形成 する工程の後に、再び単結晶ダイヤモンド薄膜を 2形成させないで、チャンネル 1—3 の表面上に、直接、ソース電極 1 4,ゲート電極 1 5,ドレイン電極 1 6を形成す る構造によっても、半導体素子として動作させることができる。すなわち、図 1Bにおけ るチャンネル 1 3の上方に形成した単結晶ダイヤモンド薄膜 1 2層が無 、構成も 可能となる。この場合、チャンネル 1—3の表面の面方位と単結晶ダイヤモンド薄膜 1 2の結晶軸 [001]方向との成す角度 a c、および単結晶ダイヤモンド基板 1 1の 面方位と単結晶ダイヤモンド基板 1 1の結晶軸 [001]方向との成す角度 a sを、そ れぞれ、上述した範囲に設定することにより、より簡易な構成で、同様の結晶欠陥の 発生を抑制する効果が得られる。したがって、図 1Bに示したように、チャンネル 1 3 力 単結晶ダイヤモンド薄膜層 1 2の厚み方向のちょうど中間部に位置する構造に 限定されな 、ことは言うまでもな 、。
[0161] さらに、図 1における単結晶ダイヤモンド基板 1—1を、ソース電極 1—4,ゲート電極 1 - 5,ドレイン電極 1—6を形成する前に除去して、結果的に、単結晶ダイヤモンド 基板 1—1がない構造も取り得る。すなわち、図 6に示すように、図 1から単結晶ダイヤ モンド基板 1—1を取り除いて、単結晶ダイヤモンド薄膜 1— 2、チャンネル 1— 3、ソ ース電極 1—4,ゲート電極 1— 5,ドレイン電極 1—6からなる構造によっても、本発明 特有の効果が得られる。この場合には、単結晶ダイヤモンド薄膜 1 2は、膜単体で も構造的に自立できるように、比較的厚い膜厚となる。単結晶ダイヤモンド基板 1—1 の除去は、例えば研磨によって行うことが出来る。
[0162] 次に、本明細書において使用されている面方位の定義について説明する。 [110] 方向や [100]方向は、単結晶ダイヤモンド基板 1 1面の主な方向、または単結晶 ダイヤモンド薄膜 1 2表面の主な方向を [001]方向と指定した際の、方向の定義で あることはいうまでもない。ダイヤモンドは、結晶学的に立方格子（立方結晶）の格子 系を取る。一般に、結晶面は、その面が形成される際に切らなければならない原子間 の結合の数が少ないほど、出現しやすいという性質がある。そのためダイヤモンドの 場合、出現しやすい面方位は、 [001]、 [111]、 [011]である。前述のように、ダイヤ モンドは立方晶系であるので、 [001]、 [100]、 [010]等は物理的に等価である。数 学的には、 [100]、 [一 100]、 [010]、 [0— 10]、 [00— 1]も存在する。しかし、結晶 の対称性からこれらはすべて [001]と等価である (詳細は、非特許文献 2を参照)。 本明細書においては、単結晶ダイヤモンド基板 1 1面の主な方向、または、単結晶 ダイヤモンド薄膜 1 2表面の主な方向を [001]方向と記載している。尚、「主な方向
」は、上述した最も出現しやす 、面方位と 、うことを表して 、る。
[0163] 単結晶ダイヤモンド基板 1 1面の主な方向、または単結晶ダイヤモンド薄膜 1 2 表面の主な方向を [001 ]方向と定義した場合、ゲート電極 1 5の長手方向の好まし い方向である [100]方向は、 [010]方向と結晶学的に等価である。したがって、 [10 0]方向という本明細書の記載は、 [010]方向をも当然に含むものである。尚、先にも 述べたように、 [100]、 [一 100]、 [010]、 [0— 10]、 [00— 1]は等価であり、これら を総称して、ゲート電極 1 5の長手方向の好まし 、方向である [100]方向として ヽ る。 [110]方向についても、総称であることに注意すべきである。
[0164] 図 3A〜3Dに示した工程においては、単結晶ダイヤモンド基板 1—1を用いた。し かし、単結晶ダイヤモンド基板 1—1を用いない場合であっても、単結晶ダイヤモンド 薄膜 1—2の面方位、または、チャンネル 1—3面の面方位力 図 4において説明した a d, a cのそれぞれの角度範囲にあれば、同様に相互コンダクタンスを大きくする効 果があることは言うまでも無い。単結晶ダイヤモンド基板 1—1を使用しない場合には 、例えば、 Ir (イリジウム金属）、 MgO、 Siを基板として使用することが可能である。単 結晶ダイヤモンド薄膜を形成させることの出来る基板であればよい。
(実施形態 2)
図 2は、本発明の実施形態 2に係るダイヤモンド半導体素子の構造を示す図である 。本実施形態の構造は、大電力動作に適した構造である。本実施形態においては、 ゲート電極を、競技場のトラックの形状に配置している。単結晶ダイヤモンド基板 1— 11の上に、単結晶ダイヤモンド薄膜 1—12、並びに、単結晶ダイヤモンド薄膜の内 部に二次元の正孔もしくは電子チャンネル 1—13が形成されている。図 2に示したよ うに、チャンネルは小判型の形状をしている。そして、単結晶ダイヤモンド薄膜 1—12 の表面上には、ソース電極 1— 14、ゲート電極 1— 15、ドレイン電極 1— 16がチャン ネル 1— 13の上方に形成されて 、る。最内部にある小判型形状のドレイン電極 1 - 1 6の周囲を囲むようにして、外周に向力つて順次、ゲート電極 1— 15、およびソース電 極 1— 14が形成されている。
[0165] 図 2には、明示されていないが、本実施形態においても、単結晶ダイヤモンド基板 1 — 11、単結晶ダイヤモンド薄膜 1—12、チャンネル 1—13の各面方位は、それぞれ 、実施形態 1の場合と同じ範囲の a s、 a d, a cとなるようにする。小判型形状の両端 の 2つの円弧部分を除ぐ直線状の領域において、ゲート電極 1 15の長手方向は 、結晶軸 [110]方向から |8度傾いた向きとなるように、各電極が配置されている。図 4 に示した場合と同様に、相互コンダクタンスを大きくする効果があることは言うまでも 無い。
[0166] 以上、詳細に述べたように、単結晶ダイヤモンド薄膜、単結晶ダイヤモンド基板、ま たはチャンネル形成面の面方位をわずかに [001]方向力 ずらすことによって、ダイ ャモンド特有の結晶欠陥の発生を著しく抑えるという本発明特有の効果を得ることが できる。格段に高い電界効果トランジスタの相互コンダクタンスが得られ、実用に供す ることのできるダイヤモンド半導体素子を実現することができる。
[0167] 次に、第 2の目的を達成するための本発明に係るダイヤモンド半導体素子およびそ の作製方法を詳細に説明する。
(実施形態 3)
図 7A〜Jに、本発明の一実施形態に係るダイヤモンド半導体素子の作製工程を示 す。ダイヤモンド単結晶であって、その表面に平行な 2次元的な正孔チャンネルを有 する薄膜 2— 1 (以降、ダイヤモンド単結晶薄膜 2—1と記す)を用意する（図 7A)。ダ ィャモンド単結晶薄膜 2—1の表面全体に、厚さが 0. 1 μ mとなるように Auを蒸着さ せ、 Au薄膜 2— 2Bを形成する（図 7B)。次に Au薄膜 2— 2B上のゲート電極を設け る領域に 20 μ m幅でレジスト 2— 3を塗布し（図 7C)、その上から試料の表面全面に Au薄膜 2— 2Tを蒸着させる（図 7D)。このとき、 Au薄膜 2— 2Tの厚さは 0. で ある。
[0168] 次に、レジスト 2— 3をリフトオフし、レジスト 2— 3とその上に蒸着されている Au薄膜 2— 2Tの一部を除去して、 Au薄膜 2— 2Tに開口部 2— 7を形成する（図7E)。上手 くレジスト 2— 3をリフトオフするためには、レジスト 2— 3の長手方向に垂直でダイヤモ ンド単結晶薄膜 2—1の面と水平な方向の距離は、 Au薄膜 2— 2Tのダイヤモンド単 結晶薄膜 2— 1の面と垂直な方向の厚さよりも長くする必要がある。次にレジスト 2— 4 を試料全面に塗布する（図 7F)。 Au薄膜 2— 2Bとレジスト 2— 4とが接して 、る領域 内のゲート電極を形成する領域に 0. 05 m幅で露光および現像を行い、レジスト 2 4の一部を除去して Au薄膜 2— 2Bに開口部 2— 8を形成する（図 7G)。
[0169] 次にエッチング溶液で、開口部 2— 8から露出している Au薄膜 2— 2Bの一部をエツ チングする（図 7H)。エッチングは等方的に起きることから、レジスト 2— 4の下の領域 の Au薄膜 2— 2Bもエッチングされ、アンダーカットが生じる。エッチングは、 Au薄膜 2— 2Tに達する前に止める。
[0170] 次に、 A1を試料全面に蒸着させる（図 71)。 A1の一部は、 Au薄膜 2— 2Bの開口部 2— 8からダイヤモンド単結晶薄膜 2—1に蒸着され、 A1薄膜 2— 5Gを形成する。一 方、その他の大部分は、レジスト 2— 4上に蒸着されて A1薄膜 2— 5を形成する。その 後レジスト 2— 4のリフトオフを行い、レジスト 2— 4およびレジスト 2—4上の A1薄膜 2— 5を除去する（図 )。
[0171] ここで、 Au薄膜 2— 2Bの一方を下部ソース電極 2— 6SBとし、他方を下部ドレイン 電極 2— 6DBとする。また、下部ソース電極 2— 6SB上の Au薄膜 2— 2Tを上部ソー ス電極 2— 6STとし、下部ドレイン電極 2— 6DB上の Au薄膜 2— 2Tを上部ドレイン電 極 2— 6DTとする。但し、本明細書においては下部ソース電極、上部ソース電極と分 けて記載している力 下部ソース電極 2— 6SBと上部ソース電極 2— 6STとは、上下 合わせて 1つのソース電極として機能することから、下部ソース電極 2— 6SBと上部ソ ース電極 2— 6STとで 1つのソース電極と見なすことができる。下部ドレイン電極と上 部ドレイン電極も同様に 1つのドレイン電極と見なすことができる。また、 A1薄膜 2— 5 Gをゲート電極 2— 7Gとする。
[0172] 本発明の一実施形態に係るダイヤモンド半導体素子においては、ダイヤモンド単 結晶薄膜 2— 1は単結晶および多結晶のいずれでも良ぐまた、ダイヤモンド単結晶 薄膜 2— 1中のチャンネルは電子および正孔の 、ずれであってもよ!/、。
[0173] ここで、ゲート長を dとし、ダイヤモンド単結晶薄膜 2— 1の表面と接している下部ソ
G
ース電極 2— 6SBの端とゲート電極 2— 7Gのソース側の端との間の下部ソース ·ゲー ト間隔を d とし、ダイヤモンド単結晶薄膜 2—1の表面と接している下部ドレイン電
SGB
極 2— 6DBの端とゲート電極 2— 7Gのドレイン側の端との間のゲート'下部ドレイン間 隔を d とする。また、上部ソース電極 2— 6STの端とゲート電極 2— 7Gのソース側
GDB
の端との間の上部ソース'ゲート間隔を d とし、上部ドレイン電極 2— 6DTの端とゲ
SGT
ート電極 2— 7Gのドレイン側の端との間のゲート'上部ドレイン間隔を d とする。
GDT
[0174] ソース電極全体の厚さを tとし、その内、下部ソース電極 2— 6SBの厚さを t とし、
S SB
上部ソース電極 2— 6STの厚さを t とする。ドレイン電極全体の厚さを tとし、その内 、下部ドレイン電極 2— 6DBの厚さを t とし、上部ドレイン電極 2— 6DBの厚さを t
DB DT
とする。
[0175] このように、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングす る層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ 部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発 振周波数 f を上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下 max
を/ J、さく抑えることができる。
[0176] また、本実施形態では、ソース電極およびドレイン電極は、それぞれ上部金属膜で ある Au薄膜 2— 2Tと下部金属膜である Au薄膜 2— 2Bとの 2層の金属膜から形成さ れているが、ダイヤモンド単結晶薄膜 2— 1と接する金属膜の厚さを薄くすることがで きればソース電極およびドレイン電極は幾層であってもよい。
[0177] また、本実施形態では、下部ソース電極 2— 6SBおよび下部ドレイン電極 2— 6DB のゲート電極 2— 7G側の端面が逆メサ形状である。しかし、本発明で重要なことは、「 ソース ·ゲート電極間隔、ゲート ·ドレイン電極間隔を狭くする」ための層と、「ソース電 極の厚さ、ドレイン電極の厚さを厚くする」ための層とを別々に形成することにあるの で、下部ソース電極 2— 6SBおよび下部ドレイン電極 2— 6DBのゲート電極 2— 7G 側の端面の構造は逆メサ構造に限定されない。
[0178] 図 8A〜Cに、本発明の一実施形態に係るダイヤモンド半導体素子を用いたダイヤ モンド電界効果トランジスタの特性を示す。ここで用いるダイヤモンド半導体素子の 各寸法は、 d = 0. 2 πι、 d = d = 0. l ^ m, d = d = 1 ^ πι, t =t =
G SGB GDB SGT GDT SB DB
0. Οδ μ ΐ , ί =t = 10 πιである。
ST DT
[0179] 図 8Aに、本実施形態に係るダイヤモンド電界効果トランジスタのドレイン電流電圧 特性を示す。最大ドレイン電流 I は、従来型での値が 0.
Dmax 35AZmmであったのに 対し、本実施形態では lAZmmに達する。図 8Bに、本実施形態に係るダイヤモンド 電界効果トランジスタの相互コンダクタンス g の ート
m ゲ 電圧 V G依存性 (伝達特性)を 示す。最大相互コンダクタンス g は、従来型での値が
mmax 150mSZmmであったのに 対し、本実施形態では 520mSZmmに達する。図 8Cに、本実施形態に係るダイヤ モンド電界効果トランジスタの電力利得 Uの周波数 f依存性を示す。図 8Cに示すよう に最大発振周波数 f は、従来型での値が 81GHzであったのに対し、本実施形態 max
では 310GHzに達する。
[0180] このように、本発明の一実施形態に係るダイヤモンド半導体素子は、電界効果トラ ンジスタ特性を従来のダイヤモンド半導体素子に対して大きく改善し、実用レベルの ダイヤモンドトランジスターを可能とする。
[0181] 本発明の一実施形態に係るダイヤモンドトランジスターの寸法による特性の変化に ついて、図 7Jを参照しながら詳述する。ゲート電極 2— 7Gの形状がいわゆる T型ゲー ト（またはマッシュルーム型ゲートとも呼ぶ）などの場合には、ゲート電極 2— 7Gのダイ ャモンド単結晶薄膜表面と接している部分における距離をゲート長 d
Gとする。またこ のような場合、下部ソース'ゲート間隔 d 、上部ソース'ゲート間隔 d を、ダイヤモ
SGB SGT
ンド単結晶薄膜 2 - 1の表面と接して 、る部分のゲート電極 2 - 7Gのソース側の端か らそれぞれ下部ソース電極 2— 6SB、上部ソース電極 2— 6STまでの距離とし、ゲー ト '下部ドレイン間隔 d 、ゲート'上部ドレイン間隔 d を、ダイヤモンド単結晶薄膜
GDB GDT
2- 1の表面と接して 、る部分のゲート電極 2 - 7Gのドレイン側の端力もそれぞれ下 部ドレイン電極 2— 6DB、上部ドレイン電極 2— 6DTまでの距離とする。また、図 9A、 9B〜12A、 12Bにおいて用いるダイヤモンド半導体素子は、変数として用いる箇所 の寸法以外は、 d =0. 2 πι、 d =d =0. l ^ m, d = 10 ^ πι, d = 50
G SGB GDB SGT GDT
^ m, t =t =0. Οδ ^ πι, t =t = 10 /z mの寸法を有するものとする。
SB DB ST DT
[0182] 図 9Aに、下部ソース'ゲート間隔 d と最大発振周波数 f との関係を示す。 d
SGB max SGB が増加すると、 f は減少する力 d が 0. 1 μ m力ら 10 μ mまで増加するとき、 f max SGB max は 250GHzから 100GHzまでの減少に止まり、従来の構成における f の 81GHzに max
比べて良好な特性を得ることができる。
[0183] 図 9Bに、上部ソース'ゲート間隔 d と最大発振周波数 f との関係を示す。 d
SGT max SGT が増加すると、 f は減少する力 d が 0. 07 μ m力ら 30 μ mまで増加するとき、 f max SGB m は 250GHzから 120GHzまでの減少に止まり、従来の構成における f の 81GHz ax max に比べて良好な特性を得ることができる。
[0184] 図 10Aに、ゲート'下部ドレイン間隔 d とドレイン絶縁破壊電圧 V との関係を示
GDB BR
す。 d 力 S増カロすると、 V は増カロする力 d 力 SO. 05 μ m力ら 0. 1 μ mあたりで急
GDB BR GDB 激に増加し、 0. 1 m以上の範囲において、 V は 100V以上になる。従来の構成
BR
における V の 45Vに比べて良好な特性を得ることができる。ただし d 力 O /z mを
BR GDB
越えると、 f が減少する。
max
[0185] 図 10Bに、ゲート'上部ドレイン間隔 d と最大発振周波数 f との関係を示す。 d
GDT max G が増加すると、 3 μ mまでは f が増加するが、それ以上では、 f は減少する。こ
DT max max
こで d 力 ^O /z mのとき、 f は 140GHzを示し、従来の構成における f の 81GH
GDT max max
Zに比べて良好な特性を示すことができた。
[0186] 図 11Aに、下部ソース電極 2— 6SBの厚さ t と最大発振周波数 f との関係を示
SB max
す。 t が増加すると f は減少する力 t が 0. 01 μ mから 0. 2 μ mまで増加すると
SB max SB
き、 f は 260GHzから 130GHzまでの減少に止まり、従来の構成における f の 81 max max
GHzに比べて良好な特性を得ることかができる。
[0187] 図 11Bに、上部ソース電極 2— 6STの厚さ t と最大発振周波数 f との関係を示
ST max
す。 t が増加すると、 f も増加するが、 t 力 SO. 2 mのとき、 f は 100GHzであり
ST max ST max
、 t 力 μ mのときには、 f は 270GHzに達する。これにより、従来の構成にお
ST max
ける f の 81GHzに比べて良好な特性を得ることかができる。
max
[0188] 図 12Aに、下部ドレイン電極 2— 6DBの厚さ t と最大発振周波数 f との関係を
DB max
示す。 t が増加すると、 f は減少する力 t が 0. 01 μ m力ら 0. 2 μ mまで増加す
DB max DB
るとき、 f は 300GHzから 100GHzまでの減少に止まり、従来の構成における f max max の 81GHzに比べて良好な特性を得ることかができる。
[0189] 図 12Bに、上部ドレイン電極 2— 6DBの厚さ t と最大発振周波数 f との関係を示
DT max
す。 t 力 S増カロすると、 f は増カロする力 t 力 SO. 2 mのとき、 f は 100GHzであ
DT max DT max
り、 t 力 μ mのときには、 f は 280GHzに達する。これにより、従来の構成にお
DT max
ける f の 81GHzに比べて良好な特性を得ることかができる。
max
[0190] 表 1は、ソース電極およびドレイン電極の材料が Auである従来のダイヤモンド半導 体素子と、下部ソース電極 2— 6SB、下部ドレイン電極 2— 6DBの材料が AuPt合金 である本発明の一実施形態に係るダイヤモンド半導体素子との最大発振周波数 f max を示したものである。このとき上部ソース電極 2— 6ST、上部ドレイン電極 2— 6DTの 材料は Auである。上述のダイヤモンド半導体素子の電極材料には Auを用いて!/、る 力 本発明の一実施形態に係るダイヤモンド半導体素子の電極材料に組成比が Au ： Pt = 8 : 2である AuPt合金を用いると、 f は 220GHzへ飛躍的に増加する。
max
[表 1]
電極材料と トランジスタ特性
Figure imgf000042_0001
[0192] 表 2は、ソース電極およびドレイン電極の材料が Auである従来のダイヤモンド半導 体素子と、上部ソース電極 2— 6ST、上部ドレイン電極 2— 6DTの材料力 組成比が 八11 : ? =8 : 2でぁる八1^1;合金、 Pt、 Pd、 Ti、 Mo、 Wである本発明の一実施形態に 係るダイヤモンド半導体素子との最大発振周波数 f
maxを示したものである。このとき下 部ソース電極 2— 6SB、下部ドレイン電極 2— 6DBの材料は Auである。上述のダイ ャモンド半導体素子の電極材料には Auを用いている力 本発明の一実施形態に係 るダイヤモンド半導体素子の電極材料に表 2に示す電極材料を用いると、 f は飛躍
max 的に増加する。
[0193] [表 2]
電極材料と トランジスタ特性
Figure imgf000042_0002
[0194] このように、下部ソース電極 2— 6SBおよび下部ドレイン電極 2— 6DBと、上部ソー ス電極 2— 6STおよび上部ドレイン電極 2— 6DTとは、それぞれ異なる材料で形成 することちでさる。
[0195] 次に、第 3の目的を達成するための本発明に係るダイヤモンド薄膜作製方法を詳 細に説明する。 本発明の一実施形態は、ダイヤモンド結晶薄膜をダイヤモンドが安定な高圧力下 で十分な温度を与えて焼成 (ァニール)する事を大きな特徴とする。ダイヤモンド結晶 薄膜の結晶性を良くする為の試みは、真空中、 1000°C以上の高温ァニールを用い て行なわれている（非特許文献 5参照）が、ダイヤモンドは元来 1. 5Gpa以上の超高 圧化で安定である為、高温真空ァニールでは劣化が起こる。そこで、本発明の一実 施形態では、ダイヤモンドが安定な高圧力下でァニールを行う。これにより、結晶中 に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質ィヒする事 ができる。
[0196] 本明細書にぉ 、て、「 (ダイヤモンド力 安定な、安定に」とは、ダイヤモンドがグラフ アイト化せずにダイヤモンドの状態を保つ状態を指す。すなわち、ダイヤモンドが安 定である、とは、高温、高圧でァニールを行っても、グラフアイト化せずに、ダイヤモン ドの状態を保っている状態である。例えば、単結晶のダイヤモンドの場合、ダイヤモン ド単結晶がグラフアイトイ匕せずに単結晶状態を保つ状態である。よって、ダイヤモンド が安定な状態になるような高圧下でダイヤモンド結晶薄膜をァニールすることにより、 ダイヤモンド結晶薄膜のグラフアイトイ匕を防止ないしは軽減することができる。
[0197] また、ダイヤモンドが安定にァニール出来る領域内でァニールを行う温度 (ァニー ル温度、とも呼ぶ) Tおよびァニールを行う圧力（ァニール圧力、とも呼ぶ) Pが決定さ れる。この領域は、図 21に示される、 P>0. 71 + 0. 0027Tまたは P = 0. 71 + 0. 0 027Tを満たし、なおかつ P≥l. 5GPaの領域である。このような領域は、図 21中の 斜線部分である。なお、 P≥0. 71 + 0. 0027Tの関係式は当業者には良く知られた 関係である。そして、温度 Tは、 550°Cであるとより最適である。
[0198] なお、図 21において、記号〇、記号 Xはダイヤモンド結晶薄膜に高圧高温ァニー ルを行った条件を示す。記号〇はァニール後もダイヤモンド構造が安定であった条 件を表し、記号 Xはァニール後、ダイヤモンド基板がグラフアイトイ匕した条件を表す。
[0199] 本発明の一実施形態では、ァニール温度およびァニール圧力を上記領域内で設 定すれば、すなわち、ダイヤモンドが安定となるァニール温度およびァニール圧力を 設定すれば、ダイヤモンド結晶薄膜の劣化を軽減することができる。また、ァニール 温度を高くしても、ァニール圧力を高くすれば、上記領域内に収まるので、ァニール 温度を高く設定することができる。よって、結晶の欠陥を減少させることが可能となる。 従って、本発明の一実施形態によれば、ダイヤモンド結晶薄膜の高品質ィ匕を図ること ができる。
[0200] 上記ァニールは、ダイヤモンド単結晶基板上に、マイクロ波プラズマ CVD装置等に よりダイヤモンド結晶薄膜を形成し、該ダイヤモンド結晶薄膜が形成されたダイヤモ ンド単結晶基板を超高圧高温焼成炉に入れて行うことができる。
[0201] また、上記ダイヤモンド結晶薄膜が形成されたダイヤモンド単結晶基板を 2つ用意 し、それぞれのダイヤモンド結晶薄膜の表面 (ダイヤモンド結晶薄膜における、ダイヤ モンド単結晶基板とその上に形成されたダイヤモンド結晶薄膜との界面と対向する面 )同士を接触するように、上記 2つの基板を重ね合わせて、ァニールを行っても良い。 なお、この重ね合わせを、 2つのダイヤモンド結晶薄膜の表面の少なくとも一部が接 触するように行えば良い。このように重ね合わせることによって、ァニール中、ダイヤ モンド結晶薄膜の表面が空気中に曝される表面が無くなる、もしくは減少するので、 空気中の酸素、窒素、水蒸気の影響を軽減することができる。また、ァニール中は、 圧力をかけるためにサンプルの周りを NaCl等により囲むことになる力 上記重ね合わ せによって、ァニール中に、 NaCl等がダイヤモンド結晶薄膜の表面に付着すること を軽減することができる。
[0202] このように、 2つのダイヤモンド結晶薄膜をそれぞれの表面を内側になるように重ね 合わせることによって、 2つのダイヤモンド結晶薄膜のそれぞれについて、対向する 方のダイヤモンド結晶薄膜に対する保護部材として機能させることができる。すなわ ち、一方のダイヤモンド結晶薄膜の表面の少なくとも一部と他方のダイヤモンド結晶 薄膜の表面の少なくとも一部とを接触させることにより、一方で他方の接触領域を覆う ことになる。このように重ね合わせてァニールすることによって、 2つのダイヤモンド結 晶基板のそれぞれについて表面を保護しあいながら、一度にほぼ同一の位置にてァ ニールを行える、または 2つの基板を別個にァニールするのに必要なスペースよりも 少ないスペースにてァニールを行うことができる。よって、ァニールを行うためのスぺ ースを小さくすることができるので、一度にァニールを行える基板の数を増加させるこ とができ、高品質なダイヤモンド結晶薄膜をより効率良く作製することができる。 [0203] さらに、ダイヤモンド結晶薄膜の表面の少なくとも一部に、絶縁体薄膜、金属薄膜、 合金等の保護部材を形成して、ァニールを行うようにしても良い。このようにダイヤモ ンド結晶薄膜の表面の少なくとも一部を保護部材にて覆ってァニールを行うので、上 記重ね合わせと同様に、ァニール中における、空気中の酸素、窒素、水蒸気の影響 を軽減することができる。また、ァニール中における、 NaCl等のダイヤモンド結晶薄 膜の表面への付着を軽減することができる。
[0204] なお、本明細書において、「保護部材」とは、ダイヤモンド結晶薄膜の表面への、空 気中の各成分や圧力印加に用いる NaCl等の材料の影響を軽減するための部材で ある。この保護部材は、ダイヤモンド結晶薄膜の表面の少なくとも一部を覆う、または 該少なくとも一部に形成されることによって機能する。すなわち、ダイヤモンド結晶薄 膜の表面に保護部材が存在することによって、空気中の酸素、窒素、水蒸気等の各 成分や、圧力印加に用いる NaCl等の材料が、ダイヤモンド結晶薄膜の表面に到達 、付着するのを防ぐ、ないしは軽減することが可能となる。
[0205] なお、本発明の一実施形態では、ダイヤモンド結晶薄膜を形成する基板は、ダイヤ モンド単結晶基板に限定されず、例えば、ダイヤモンド多結晶基板、シリコン基板な ど他の基板を用いても良い。
また、基板上に形成されるダイヤモンド結晶薄膜も、ダイヤモンド単結晶薄膜でも良 いし、ダイヤモンド多結晶薄膜であっても良い。
[0206] 以下、本発明の一実施形態に係るダイヤモンド薄膜作製方法を実施例に基づいて 詳細に説明するが、本発明は、下記実施例に限定されるものではなぐその要旨を 逸脱しない範囲において、種々変更可能であることは言うまでもない。例えば、ダイ ャモンド単結晶薄膜は任意の厚さであって良ぐ下記実施例の値に限定されるもの ではない。
[0207] (実施例 1)
本発明の実施例 1によるダイヤモンド薄膜の作製方法について図 15A〜15Dを用 いて説明する。面方位が（100)であるダイヤモンド単結晶基板 3— 11を用意する（図 15A)。次いで、ダイヤモンド単結晶基板 3— 11上にマイクロ波プラズマ CVD装置を 用い、メタンを反応ガスとし、基板温度 700°Cでダイヤモンド単結晶薄膜 3—12を 1— 5 μ m程度積層する（図 15B)。このようにして形成されたダイヤモンド単結晶薄膜に は、欠陥や不純物が含まれていることがある。本実施例では、マイクロ波プラズマ CV D法を用いて 、るが、ダイヤモンド薄膜が形成できる手法であれば成長方法は問わ ない。
[0208] その後、ダイヤモンド単結晶薄膜 3— 12が形成されたダイヤモンド単結晶基板 3— 11を超高圧高温焼成炉内に配置し、 1200°C、 6GPaの条件下で上記ダイヤモンド 単結晶薄膜 3— 12のァニールを行う（図 15C)。該ァニールによって、欠陥や不純物 を減少させた、高品質なダイヤモンド結晶薄膜を得る（図 15D)。
[0209] ところで、予備実験として図 21に示すようにダイヤモンド結晶薄膜が形成されたダイ ャモンド単結晶基板を様々の温度、圧力条件下でァニールしている力 1200°C、 6 GPaと 、う条件はダイヤモンドが安定にァニールできる領域に位置して 、る。
[0210] 高圧高温ァニール前後でダイヤモンド結晶薄膜のホール測定を行 、、特性の比較 を行った。ちなみに、ホール測定より得られる半導体の移動度は結晶性と密接に関 連しており、結晶性が良いほど移動度が上昇する。本実施例ではサンプル間でのば らっきを抑えるため同条件で数個のサンプルを作製し、ホール測定を行 ヽ移動度の 平均値 (平均移動度）を求めて!/、る。
[0211] 表 3から分力るように、ァニール前のサンプル（図 15B)、すなわち従来方法で作製 したサンプルの室温での平均移動度は 800cm2ZVs程度となった。一方、高圧高温 ァニール後のサンプル（図 15D)は、平均移動度は 1000cm2ZVsとなり平均移動度 は上昇している。
[0212] また、高温高圧ァニール前後のダイヤモンド結晶薄膜を用いて電界効果トランジス タ (FET)を作製し、電流—電圧 (Ids— Vds)測定を行い、特性を比較した（図 23)。 なお、上記 FETでは、ソース、ドレイン電極には金を、ゲート電極としてはアルミ-ゥ ムを使用しており、ゲート長は 5 μ m、ゲート幅は 100 μ mである。また、ゲート電圧は 0— 3. 5Vで 0. 5V刻みで測定している。
[0213] 図 23から分力るように、ァニール前に見られた電流リークがァニール後には殆ど無 くなり、特性が改善された。
これらの結果から、基板に形成されたダイヤモンド結晶薄膜に対して高圧高温ァ- ールを行うことにより、ダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド結晶薄 膜が高品質ィ匕されている事がわかる。このとき、ァニール温度およびァニール圧力は 、ダイヤモンドが安定となるように設定されているので、ダイヤモンド結晶薄膜の劣化 を抑えることができる。さらに、ダイヤモンドが安定にァニールできる領域である限り、 ァニール温度は高くすることができるので、更なる欠陥の減少を図ることができる。
[0214] [表 3]
Figure imgf000047_0001
[0215] (実施例 2)
本発明の実施例 2によるダイヤモンド薄膜の作製方法について図 16A〜16Dを用 いて説明する。面方位が（100)であるダイヤモンド単結晶基板 3— 21を用意する（図 16A)。次いで、ダイヤモンド単結晶基板 3— 21上にマイクロ波プラズマ CVD装置を 用い、メタンを反応ガスとし、基板温度 700°Cでダイヤモンド単結晶薄膜 3— 22を 1— 5 μ m程度積層する（図 16B)。このようにして形成されたダイヤモンド単結晶薄膜に は、欠陥や不純物が含まれていることがある。また、本実施例では、上述のようにして 作製されたダイヤモンド単結晶薄膜 3 - 22が形成されたダイヤモンド単結晶基板 3 21を 2枚用意する。
[0216] その後、図 16Cに示すように 2枚のダイヤモンド単結晶薄膜 3— 22の表面が内側に なるように重ね合わせた後、すなわち、 2枚のダイヤモンド単結晶薄膜 3— 22の表面 同士が接触するように重ね合わせた後、該重ね合わされた基板を超高圧高温焼成 炉内に配置し、 1200°C、 6GPaの条件下でァニールを行う。
[0217] なお、上記重ね合わせは、人の手で行っても良 ヽし、基板を挟持し、該挟持された 基板を所定の位置に配置する手段および該手段を駆動するための駆動手段を有す る配置手段によって行っても良い。このような配置手段を用いる場合は、モータ等の 駆動手段を駆動することにより、一方の、ダイヤモンド単結晶基板 3— 21を挟持し、 他方の、ダイヤモンド単結晶基板 3— 21に対して、 2枚のダイヤモンド単結晶薄膜 3 - 22の表面が合わさるようにして、上記挟持されたダイヤモンド単結晶基板 3— 21を 配置する。
このように、本実施例では、 2つのダイヤモンド単結晶薄膜 3— 22の表面が接触す るように重ね合わせることができれば、 、ずれの手段を用いても良!、。
[0218] 上記ァニールが終了すると、重ねあわされた 2つの基板をそれぞれ分離すると、上 記ァニールによって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜 を得る（図 16D)。
[0219] 高圧高温ァニール前後でダイヤモンド結晶薄膜のホール測定を行 、、特性の比較 を行った。表 3から分力るように、ァニール前のサンプル（図 16B)、すなわち従来方 法で作製したサンプルの室温での平均移動度は 800cm2ZVs程度となった。一方、 高圧高温ァニール後のサンプル（図 16D)は、 1300cm2ZVsとなり平均移動度は上 昇した。これらの結果から高圧高温ァニールによりダイヤモンド結晶薄膜中の欠陥が 減少し、ダイヤモンド薄膜が高品質化されている事が理解される。また、本実施例で は、ァニール中、ダイヤモンド結晶薄膜の表面同士を接触するようにしているので、 ダイヤモンド結晶薄膜に対する、空気中の、窒素、酸素、水蒸気等の影響を軽減す ることができる。また、上記重ね合わせにより、圧力をかけるために基板の周りに配置 した NaClが、ァニール中にダイヤモンド結晶薄膜の表面に付着することを減少させ ることがでさる。
[0220] なお、本実施例では、 2つのダイヤモンド単結晶薄膜 3— 22の表面同士を、該表面 の全面が接触するように重ね合わせている力 これに限定されない。本実施例では、 ァニール中において、ダイヤモンド単結晶薄膜 3— 22の表面に対する、空気中の各 成分や圧力印加に用いる NaCl等の影響を軽減することが重要であって、そのため に、ァニール中、上記表面を少しでも露出させないことが重要である。よって、本発明 の一実施例では、 2つの基板の重ね合わせを、 2つのダイヤモンド結晶薄膜の表面 の少なくとも一部が接触するように行えば、上記影響を軽減できる。
[0221] このように、本実施例では、ァニール中の、ダイヤモンド結晶薄膜の表面への、空 気中の各成分や圧力印加に用 、る NaCl等の影響を軽減するために、ダイヤモンド 結晶薄膜の表面の露出を減少できれば良 、ので、 2つのダイヤモンド結晶薄膜の表 面が内側になるように重ね合わせることに限定されない。例えば、ダイヤモンド結晶 薄膜の少なくとも一部に、保護部材としての、ダイヤモンド結晶基板や実施例 3や 4で 後述する酸化物、窒化物、金属、合金等を配置することにより、上記少なくとも一部を 保護部材にて覆うようにして、ァニールを行うようにしても良 、。
[0222] (実施例 3)
本発明の実施例 3によるダイヤモンド薄膜の作製方法について図 17A〜17Fを用 いて説明する。面方位が（100)であるダイヤモンド単結晶基板 3— 31を用意する（図 17A)。次いで、ダイヤモンド単結晶基板 3— 31上にマイクロ波プラズマ CVD装置を 用い、メタンを反応ガスとし、基板温度 700°Cでダイヤモンド単結晶薄膜 3— 32を 1— 5 μ m程度積層する（図 17B)。このようにして形成されたダイヤモンド単結晶薄膜に は、欠陥や不純物が含まれていることがある。
[0223] その後、図 17Cに示すようにダイヤモンド単結晶薄膜 3— 32上に、保護部材として の保護膜 3— 33を形成する。この保護膜 3— 33は、 0. 5 m程度の膜厚を有する様 々な金属化合物とすることができる。このような保護膜 3— 33の材料を、これに限定さ れないが、例えば、酸ィ匕シリコン（SiO )、窒化シリコン（SiN )、酸ィ匕アルミニウム (A1 O )等とすることができる。これら、酸ィ匕シリコン、窒化シリコン、酸ィ匕アルミニウムは、 ECRスパッタ法にて形成すれば良 、。
[0224] 次 、で、保護膜 3 - 33およびダイヤモンド単結晶薄膜 3 - 32が形成されたダイヤ モンド単結晶基板 3— 31を超高圧高温焼成炉内に配置し、 1200°C、 6GPaの条件 下で上記ダイヤモンド単結晶薄膜 3— 32のァニールを行う（図 17D)。該ァニールに よって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図 17E )。次いで、保護膜 3— 33を除去するエッチングを行う（図 17F)。
[0225] 高圧高温ァニール前後でダイヤモンド結晶薄膜のホール測定を行い、サンプルの 特性比較を行った。表 3から分力るように、ァニール前のサンプル（図 17B)、すなわ ち従来方法で作製したサンプルの室温での平均移動度は 800cm2ZVs程度となつ た。一方、高圧高温ァニール後のサンプル（図 17F)の平均移動度は保護膜の種類 によらず 1300cm2ZVsとなり従来方法より上昇した。これらの結果力も高圧高温ァ ニールによりダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド結晶薄膜が高品 質化されている事が理解される。また、本実施例では、ァニール中、ダイヤモンド結 晶薄膜の表面には保護膜が形成されているので、ダイヤモンド結晶薄膜表面に対す る、空気中の、窒素、酸素、水蒸気等の影響を軽減することができる。また、上記保 護膜により、圧力をかけるために基板の周りに配置した NaClが、ァニール中にダイヤ モンド結晶薄膜の表面に付着することを減少させることができる。
[0226] なお、本実施例では、保護膜 3— 33をダイヤモンド単結晶薄膜 3— 32の表面全面 に形成している力 これに限定されない。本実施例では、ァニール中において、ダイ ャモンド単結晶薄膜 3— 32の表面に対する、空気中の各成分や圧力印加に用いる NaCl等の影響を軽減することが重要であって、そのために、ァニール中、上記表面 を少しでも露出させないことが重要である。よって、本発明の一実施例では、保護膜 をダイヤモンド単結晶薄膜の少なくとも一部に形成すれば、上記影響を軽減できる。
[0227] (実施例 4)
本発明の実施例 4によるダイヤモンド薄膜の作製方法について図 18A〜18Fを用 V、て説明する。面方位が（ 100)であるダイヤモンド単結晶基板 3— 41を用意する（図 18A)。次いで、ダイヤモンド単結晶基板 3— 41上にマイクロ波プラズマ CVD装置を 用い、メタンを反応ガスとし、基板温度 700°Cでダイヤモンド単結晶薄膜 3—42を 1— 5 μ m程度積層する（図 18B)。このようにして形成されたダイヤモンド単結晶薄膜に は、欠陥や不純物が含まれていることがある。
[0228] その後、図 18Cに示すようにダイヤモンド単結晶薄膜 3— 42上に、保護部材として の保護膜 3— 43を形成する。この保護膜 3— 43は、 0. 5 m程度の膜厚を有する様 々の金属膜または合金膜とすることができる。このような保護膜 3— 43の材料を、これ に限定されな 、が、例えば、白金 (Pt)、チタン (Ti)、タングステン (W)、パラジウム（ Pd)、モリブデン（Mo)、チタン アルミニウム合金（Ti65%—A135%)等とすること ができる。これら、白金、チタン、タングステン、パラジウム、モリブデン、チタン一アル ミニゥム合金等は真空蒸着法にて形成すれば良 、。
また、本実施例では合金としてチタン一アルミニウム合金を用いた力 Pt, Ti, w, Pd, Moのうち少なくとも 1種の金属を含む合金であれば良い。
[0229] 次いで、保護膜 3— 43およびダイヤモンド単結晶薄膜 3— 42が形成されたダイヤ モンド単結晶基板 3— 41を超高圧高温焼成炉内に配置し、 1200°C、 6GPaの条件 下で上記ダイヤモンド単結晶薄膜 3—42のァニールを行う（図 18D)。該ァニールに よって、欠陥や不純物を減少させた、高品質なダイヤモンド結晶薄膜を得る（図 18E )。次いで、保護膜 3— 43を除去するエッチングを行う（図 18F)。
[0230] 高圧高温ァニール前後でダイヤモンド結晶薄膜のホール測定を行い、サンプルの 特性比較を行った。表 3から分力るように、ァニール前のサンプル（図 18B)、すなわ ち従来方法で作製したサンプルの室温での平均移動度は 800cm2ZVs程度となつ た。一方、高圧高温ァニール後のサンプル（図 18F)の平均移動度は保護膜の種類 によらず 1300cm2ZVsとなり従来方法より上昇した。これらの結果力も高圧高温ァ ニールによりダイヤモンド結晶薄膜中の欠陥が減少し、ダイヤモンド結晶薄膜が高品 質化されている事が理解される。また、本実施例では、ァニール中、ダイヤモンド結 晶薄膜の表面には保護膜が形成されているので、ダイヤモンド結晶薄膜表面に対す る、空気中の、窒素、酸素、水蒸気等の影響を軽減することができる。また、上記保 護膜により、圧力をかけるために基板の周りに配置した NaClが、ァニール中にダイヤ モンド結晶薄膜の表面に付着することを減少させることができる。
[0231] (実施例 5)
本発明の実施例 5によるダイヤモンド薄膜の作製方法について図 19A〜19Dを用 いて説明する。面方位が（111)であるダイヤモンド単結晶基板 3— 51を用意する（図 19A)。次いで、ダイヤモンド単結晶基板 3— 51上にマイクロ波プラズマ CVD装置を 用い、メタンを反応ガスとし、基板温度 700°Cで、面方位が（111)であるダイヤモンド 単結晶薄膜 3— 52を 1— 5 m程度積層する（図 19B)。このようにして形成されたダ ィャモンド単結晶薄膜には、欠陥や不純物が含まれて!/、ることがある。
[0232] その後、ダイヤモンド単結晶薄膜 3— 52が形成されたダイヤモンド単結晶基板 3— 51を超高圧高温焼成炉内に配置し、 1200°C、 6GPaの条件下で上記ダイヤモンド 単結晶薄膜 3— 52のァニールを行う（図 19C)。該ァニールによって、欠陥や不純物 を減少させた、高品質なダイヤモンド結晶薄膜を得る（図 19D)。
[0233] 高圧高温ァニール前後でダイヤモンド結晶薄膜のホール測定を行 、、特性の比較 を行った。表 3から分力るように、ァニール前のサンプル（図 19B)、すなわち従来方 法で作製したサンプルの室温での平均移動度は 800cm2ZVs程度となった。一方、 高圧高温ァニール後のサンプル（図 19D)は 1200cm2ZVsとなり平均移動度は上 昇して 、る。これらの結果力 高圧高温ァニールによりダイヤモンド結晶薄膜中の欠 陥が減少し、ダイヤモンド結晶薄膜が高品質化されている事がわ力る。
[0234] (実施例 6)
本発明の実施例 6によるダイヤモンド薄膜の作製方法について図 20A〜20Dを用 いて説明する。面方位が（100)であるダイヤモンド単結晶基板 3— 61を用意する（図 20A)。ダイヤモンド単結晶基板 3— 61上にマイクロ波プラズマ CVD装置を用い、メ タンを反応ガス (ガス濃度 0. 5%)とし、基板温度 650— 700°Cでダイヤモンド単結晶 薄膜 3— 62を 1— 程度積層する（図 20B)。本実施例では、ダイヤモンド結晶薄 膜の成長中の基板温度 (ダイヤモンド結晶薄膜を形成する際の、基板を熱するため の温度）、メタン流量等を制御しているので、平均自乗粗さで 1 μ m2の範囲で 30nm 以下の表面平坦性を有するダイヤモンド結晶薄膜を得ることができる。
[0235] 上記基板温度およびメタン流量の制御条件を以下に示す。すなわち、基板温度に ついては、 650°C以上 700°C以下に制御する。すなわち、基板温度は、ダイヤモンド 結晶薄膜を形成する際の成長温度以上であり、 700°C以下の温度で制御される。ま た、メタン流量については、水素流量に対するメタン流量の比率 (流量 (sccm)の比） である、メタン流量 Z水素流量が、 0%より大きぐ 0. 5%以下となるように制御する。 反応ガスが水素のみ（上記比率が 0%)の場合は、ダイヤモンド結晶薄膜は成長しな いので、上記比率は、 0%よりも大きく設定する必要がある。ただし、上記比率が、 0 %より大きく 0. 1%よりも小さい場合は、上記比率が 0. 1%以上、 0. 5%以下の場合 に比べて、成長速度が遅くなるので、上記比率を、 0. 1%以上、 0. 5%以下とするこ とが好ましい。
[0236] すなわち、本実施例では、上記基板温度の制御または上記メタン流量の制御の少 なくとも一方を制御することにより、ダイヤモンド結晶薄膜の表面平坦性を向上するこ とがでさる。
[0237] このようにして形成されたダイヤモンド単結晶薄膜には、欠陥や不純物が含まれて いることがある。また、本実施例では、上述のようにして作製されたダイヤモンド単結 晶薄膜 3— 62が形成されたダイヤモンド単結晶基板 3— 61を 2枚用意する。
[0238] その後、図 20Cに示すように 2枚のダイヤモンド単結晶薄膜 3— 62の表面が内側に なるように重ね合わせた後、該重ね合わされた基板を超高圧高温焼成炉内に配置し 、 1200°C、 6GPaの条件下でァニールを行う。上記ァニールが終了すると、重ねあ わされた 2つの基板をそれぞれ分離すると、上記ァニールによって、欠陥や不純物を 減少させた、高品質なダイヤモンド結晶薄膜を得る（図 20D)。
[0239] 高圧高温ァニール前後でダイヤモンド結晶薄膜のホール測定を行 、、特性の比較 を行った。表 3から分力るように、ァニール前のサンプル（図 20B)、すなわち従来方 法で作製したサンプル室温での平均移動度は 800cm2ZVs程度となった。一方、高 圧高温ァニール後のサンプル（図 20D)は、 1500cm2ZVsとなり平均移動度は上昇 した。これらの結果から高圧高温ァニールによりダイヤモンド結晶薄膜中の欠陥が減 少し、ダイヤモンド薄膜が高品質化されている事が分力る。
[0240] 次に、第 4の目的を達成するための本発明に係る p型ダイヤモンド半導体およびそ の製造方法を詳細に説明する。
[0241] 本発明では、 p型ダイヤモンド半導体における正孔濃度とドーパント原子濃度とを 同時に改善するために、ダイヤモンドの p型ドーパント元素として、 Bよりも活性化エネ ルギ一が低!、、アルミニウム（A1)、ベリリウム（Be)、カルシウム（Ca)、カドミウム（Cd) 、ガリウム（Ga)、インジウム (In)、マグネシウム（Mg)または亜鉛 (Zn)を用いる。その 結果として、さらにこれら p型ダイヤモンドを構造の一部に用いることによって、 300K においても機能する、 MES型、 MIS型電界効果トランジスタ（FET) , PNP型、 NPN 型バイポーラ一トランジスター、半導体レーザー、発光ダイオードの半導体素子が実 現できる。
(実施形態 4)
マイクロ波プラズマ化学気相堆積法にて、流量比 1%のメタンガス（CH )、ドーパン トガス、残部 Hなる反応ガスカゝらなる全流量 300ccmの混合ガスを原料として、ダイ
2
ャモンド単結晶（001)面方位上に、 1. 0 mの厚さの本発明のダイヤモンド半導体 膜を成長させる。反応管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz 、出力を 1. 3kWとする。ここで、ドーパントガスには、 A1を含む有機金属原料である、 トリメチルアルミニウム（（CH ) A1:TMA1)およびトリェチルアルミニウム（（C H ) A1
3 3 2 5 3
： TEA1)のいずれかを用いる。または、このドーパントガスを用いる代わりに、固体の A1をプラズマ中に挿入し、気化した A1をドーパントガスとして使用することもできる。
[0242] 得られるダイヤモンド半導体膜のホール測定を行 ヽ、ホール係数の判定を行うと、 それら力 ¾型半導体であることが確認することができる。
[0243] 図 24に、本発明の実施形態に係るドーパント原子の、原料ガス中の濃度と p型ダイ ャモンド半導体中の濃度との関係を示す。 SIMS (2次イオン質量分析)測定によりダ ィャモンド半導体膜中の A1原子濃度を測定し、原料ガス中の炭素 (C)の原子数に対 する A1の原子数の比率 (A1ZC) X (ppm)を横軸にとり、半導体膜中の A1原子濃度 y (cm— 3)を縦軸にとると、その関係は、図 24に示すように、
x (ppm) X 10 =y(cm ) (1)
となる。
[0244] 図 25に、本発明の実施形態 4に係る p型ダイヤモンド半導体中の各 A1原子濃度に 対する正孔濃度の温度依存性を示す。図 25は、横軸に測定温度 (K)、縦軸に p型 ダイヤモンド半導体中の正孔濃度 (cm 3)をとり、 p型ダイヤモンド半導体中の A1原子 濃度 (cm 3)毎に測定値をプロットしたものである。
[0245] 実用レベルの 300K付近において正孔濃度 1. O X 1015cm 3を得るためには、 2. 0
X 1017cm 3以上の A1原子濃度が必要である。また、 1. O X 1021cm 3を越える A1原 子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分力つている。従って、 A 1をドーピングした p型ダイヤモンド半導体素子の、実用レベルの 300K付近における ドーパント原子濃度は、 2. 0 X 1017cm— 3以上 1. 0 X 1021cm— 3以下である必要がある
[0246] このこと力 、（1)式を用いて、原料ガス中の Cの原子数に対する A1の原子数の比 率 (A1ZC)は、 2ppm以上 104ppm以下の範囲にする必要があることが分かる。 [0247] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 25を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる A1原子濃度として、 図 25から 2. 6 X 1016cm 3が導出される。この場合の原料ガス中の Cの原子数に対す る A1の原子数の比率 (A1ZC)は、（1)式力も 0. 26ppm以上 104ppm以下の範囲に する必要があることが分かる。
[0248] p型ダイヤモンド半導体膜中の A1原子濃度は、 1. 0 X 1021cm 3以下の範囲内では 、高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
[0249] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. O X 1021cm 3以下であればよい。そのため、実施形態 4 に係る P型ダイヤモンド半導体は、正孔濃度の 1. O X 1015cm 3の線と A1原子濃度の 1. O X 1021cm 3の線とによって囲まれた領域における条件の下で、 p型半導体として 機能する。例えば、実施形態 4は、 300K以外の温度においても p型半導体として機 能することができる。実施形態 4の p型半導体として機能する領域は、 Bをドーピング した従来の P型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において P型半 導体として機能する点にお 、て優れて!/、る。
[0250] さらに、ドーパントガスとして、本発明のトリメチルアルミニウム（（CH ) A1:TMA1)、
3 3
トリェチルアルミニウム（（C H ) A1:TEA1)または塩化アルミニウム (A1C1 )を用いた
2 5 3 3 場合に得られる、各 P型ダイヤモンド半導体膜の正孔の 300Kにおける移動度を表 4 に示す。
[0251] [表 4]
( 1原子濃度は 1 . 0 X 1 9 1 9 c m— 3に統一)
Figure imgf000055_0001
[0252] 表 4に示すように、トリメチルアルミニウム（（CH ) A1:TMA1)、トリェチルアルミ-ゥ ム（（C H ) A1:TEA1)を用いた場合の方力 塩化アルミニウム (A1C1 )を用いた場
2 5 3 3 合よりも、室温正孔移動度は、約 7倍も高ぐ非常に優れた特性を有している。
[0253] (実施形態 5)
ドーパントを Beにし、イオン注入法により、カロ速電圧 150kV、注入量 1015cm 2の条 件でダイヤモンド単結晶に Beドーパントを注入して Be不純物ドープダイヤモンドを作 製することができる。この Be不純物ドープダイヤモンドは、イオン注入法の他に、固体 の Beをプラズマ中に挿入し、気化した Beをドーパントガスとするマイクロ波プラズマ化 学気相堆積法を用いて作製することができる。そのマイクロ波プラズマ化学気相堆積 法にて、流量比 1%のメタンガス（CH ) ,固体の Be、残部 Hなる反応ガスを全流量 3
4 2
OOccmを原料として、ダイヤモンド単結晶（001)面方位上に、 1. 0 mの厚さの本 発明のダイヤモンド半導体膜を成長させる。ここで反応管中圧力は 50ΤΟΠ:とし、マイ クロ波源は、周波数を 2. 45GHz,出力を 1. 3kWとする。
[0254] 次に、得られた Be不純物ドープダイヤモンドにァニールを施す。得られた本発明の
Beドープダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、
P型半導体であることを確認することができる。
[0255] SIMS測定によりダイヤンド半導体膜中の Be原子濃度 yを測定し、原料ガス中の C の原子数に対する Beの原子数の比率 (BeZC) x (ppm)を横軸にとり、半導体膜中 の Be原子濃度 y (cm 3)を縦軸にとると、その関係は、図 24のように、
x (ppm) X 10 =y(cm ) (1)
になる。
[0256] 1. O X 1016cm_3〜： L O X 1021cm_3の各 Beドーパント原子濃度の試料における、 正孔濃度の温度依存性をホール測定で測定した。その結果から、図 26に、本発明 の実施形態 5に係る p型ダイヤモンド半導体中の各 Be原子濃度に対する正孔濃度の 温度依存性を示す。図 26は、横軸に測定温度 (K)、縦軸に p型ダイヤモンド半導体 中の正孔濃度 (cm 3)をとり、 p型ダイヤモンド半導体中の Be原子濃度 (cm 3)毎に測 定値をプロットしたものである。
[0257] 実用レベルの 300K付近において正孔濃度 1. O X 1015cm_3を得るためには、 7.
O X 1016cm_3以上の Be原子濃度が必要である。また 1. O X 1021cm_3を越える Be 原子濃度ではダイヤモンド結晶の品質の劣化が起こる。従って、 Beをドーピングした P型ダイヤモンド半導体素子の、実用レベルの 300K付近におけるドーパント原子濃 度は、 7. O X 1016cm_3以上 1. 0 X 1021cm— 3以下である必要がある。
[0258] このこと力ら、（1)式を用いて、原料ガス中の Cの原子数に対する Beの原子数の比 率 (Be/C)は、 0. 7ppm以上 104ppm以下の範囲にする必要があることが分かる。
[0259] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 26を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる Be原子濃度として 、図 26から 1. 3 X 1016cm 3が導出される。
[0260] Be原子濃度は、 1. O X 1021cm_3以下の範囲内では、高いほど、高い正孔濃度が 得られ、より実用に適することは言うまでも無い。
[0261] また、本実施形態に係る p型ダイヤモンド半導体は、同じドーパント原子濃度で、 B をドーピングした従来の p型ダイヤモンド半導体と比較して、約 25000倍の室温正孔 濃度を得ることができる。
[0262] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. O X 1021cm 3以下であればよい。そのため、実施形態 5 に係る P型ダイヤモンド半導体は、正孔濃度の 1. O X 1015cm 3の線と Be原子濃度の 1. O X 1021cm 3の線とによって囲まれた領域における条件の下で、 p型半導体として 機能する。例えば、実施形態 5は、 300K以外の温度においても p型半導体として機 能することができる。実施形態 5の p型半導体として機能する領域は、 Bをドーピング した従来の P型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において P型半 導体として機能する点にお 、て優れて!/、る。
[0263] (実施形態 6)
ドーパントを Caにし、イオン注入法により、カロ速電圧 150kV、注入量 1015cm 2の条 件でダイヤモンド単結晶に Caドーパントを注入して Ca不純物ドープダイヤモンドを作 製することができる。この Ca不純物ドープダイヤモンドは、イオン注入法の他に、マイ クロ波プラズマ化学気相堆積法を用いて作製することができる。マイクロ波プラズマ化 学気相堆積法にて、流量比 1%のメタンガス (CH )、ドーパントガス、残部 Hなる反
4 2 応ガス力もなる全流量 300ccmの混合ガスを原料として、ダイヤモンド単結晶（001) 面方位上に、 1. 0 mの厚さの本発明のダイヤモンド半導体膜を成長させる。反応 管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz、出力を 1. 3kWとす る。ここでドーパントガスには、塩化カルシウム CaClを用いる。または、このドーパント
2
ガスを用いる代わりに、固体の Caをプラズマ中に挿入し、気化した Caをドーパントガ スとして使用することちできる。
[0264] SIMS測定によりダイヤモンド半導体膜中の Ca原子濃度 yを測定し、原料ガス中の Cの原子数に対する Caの原子数の比率 (CaZC) x (ppm)を横軸にとり、半導体膜 中の Ca原子濃度 y (cm 3)を縦軸にとると、その関係は、図 24のように、
x (ppm) X 10 =y(cm ) (1)
になる。
[0265] 1. O X 1016cm_3〜： L O X 1021cm_3の各 Caドーパント原子濃度の試料における、 正孔濃度の温度依存性をホール測定で測定した。その結果から、図 27に、本発明 の実施形態 6に係る p型ダイヤモンド半導体中の各 Ca原子濃度に対する正孔濃度の 温度依存性を示す。図 27は、横軸に測定温度 (K)、縦軸に p型ダイヤモンド半導体 中の正孔濃度 (cm 3)をとり、 p型ダイヤモンド半導体中の Ca原子濃度 (cm 3)毎に測 定値をプロットしたものである。
[0266] 実用レベルの 300K付近において正孔濃度 1. 0 X 1015cm_3を得るためには、 3.
0 X 1017cm_3以上の Ca原子濃度が必要である。また、 1. O X 1021cm_3を越える Ca 原子濃度では、ダイヤモンド結晶の品質の劣化が起こる。従って、 Caをドーピングし た P型ダイヤモンド半導体素子の、実用レベルの 300K付近におけるドーパント原子 濃度は、 3. 0 X 1017cm_3以上 1. 0 X 1021cm 3以下である必要がある。
[0267] このこと力ら、（1)式を用いて、原料ガス中の Cの原子数に対する Caの原子数の比 率 (Ca/C)は、 3. Oppm以上 104ppm以下の範囲にする必要があることが分かる。
[0268] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 27を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で p型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる Ca原子濃度として 、図 27から 3. 2 X 1016cm 3が導出される。この場合の原料ガス中の Cの原子数に対 する Caの原子数の比率（CaZC)は、（1)式から 0. 32ppm以上 104ppm以下の範 囲にする必要があることが分かる。
[0269] Ca原子濃度は、 1. O X 1021cm_3以下の範囲内では、高いほど、高い正孔濃度が 得られ、より実用に適することは言うまでも無い。
[0270] また、本実施形態に係る p型ダイヤモンド半導体は、同じドーパント原子濃度で、 B をドーピングした従来の p型ダイヤモンド半導体と比較して、約 5. 7 X 103倍の室温 正孔濃度を得ることができる。
[0271] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. O X 1021cm 3以下であればよい。そのため、実施形態 6 に係る P型ダイヤモンド半導体は、正孔濃度の 1. O X 1015cm 3の線と Ca原子濃度の 1. O X 1021cm 3の線とによって囲まれた領域における条件の下で、 p型半導体として 機能する。例えば、実施形態 6は、 300K以外の温度においても p型半導体として機 能することができる。実施形態 6の p型半導体として機能する領域は、 Bをドーピング した従来の P型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において P型半 導体として機能する点にお 、て優れて!/、る。
[0272] また、本実施形態で得られる p型ダイヤモンド半導体膜の正孔の室温における移動 度は、 Ca原子濃度を 1. O X 1019cm 3とした条件の下で 200cm2ZVsである。
[0273] (実施形態 7)
マイクロ波プラズマ化学気相堆積法にて、流量比 1%のメタンガス（CH )、ドーパン
4 トガス、残部 Hなる反応ガスカゝらなる全流量 300ccmの混合ガスを原料として、ダイ
2
ャモンド単結晶（001)面方位上に、 1. 0 mの厚さの本発明のダイヤモンド半導体 膜を成長させる。反応管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz 、出力を 1. 3kWとする。ここで、ドーパントガスには、 Cdを含む有機金属原料である 、ジメチルカドミニゥム（（CH ) Cd: DMCd)およびジェチルカドミニゥム（（C H ) C
3 2 2 5 2 d： DECd)の!、ずれかを用いる。
[0274] 得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと 、それらが P型半導体であることを確認することができる。
[0275] また、 SIMS測定によりダイヤモンド半導体膜中の Cd原子濃度を測定し、原料ガス 中の Cの原子数に対する Cdの原子数の比率 (CdZC) X (ppm)を横軸にとり、半導 体膜中の Cd原子濃度 y (cm 3)を縦軸にとると、その関係は、図 24のように、
x (ppm) X 10 =y(cm ) (1)
になる。
[0276] 図 28に、本発明の実施形態 7に係る p型ダイヤモンド半導体中の各 Cd原子濃度に 対する正孔濃度の温度依存性を示す。図 28は、横軸に測定温度 (K)、縦軸に p型 ダイヤモンド半導体中の正孔濃度 (cm 3)、 p型ダイヤモンド半導体中の Cd原子濃度 (cm 3)毎に測定値をプロットしたものである。
[0277] 実用レベルの 300K付近において正孔濃度 1. O X 1015cm 3を得るためには、 2. 0
X 1016cm— 3以上の Cd原子濃度が必要であることが分かる。また 1. O X 1021cm 3を 越える Cd原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分力つてい る。従って、 Cdをドーピングした p型ダイヤモンド半導体素子の、実用レベルのドーパ ント原子濃度は、 2. O X 1016cm 3以上 1. O X 1021cm 3以下である必要がある。
[0278] このこと力ら、（1)式を用いて、原料ガス中の Cの原子数に対する Cdの原子数の比 率 (CdZC)は、 0. 2ppm以上 104ppm以下の範囲にする必要があることが分かる。
[0279] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 28を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる Cd原子濃度として 、図 28から 6. 4 X 1015cm 3が導出される。この場合の原料ガス中の Cの原子数に対 する Cdの原子数の比率（CdZC)は、（1)式から 0. 064ppm以上 104ppm以下の範 囲にする必要があることが分かる。
[0280] p型ダイヤモンド半導体膜中の Cd原子濃度は、 1. O X 1021cm 3以下の範囲内で は、高ければ高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも 無い。
[0281] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. 0 X 10 cm 以下であればよい。そのため、実施形態 7 に係る P型ダイヤモンド半導体は、正孔濃度の 1. 0 X 1015cm 3の線と Cd原子濃度の 1. 0 X 1021cm 3の線とによって囲まれた領域における条件の下で、 p型半導体として 機能する。例えば、実施形態 7は、 300K以外の温度においても p型半導体として機 能することができる。実施形態 7の p型半導体として機能する領域は、 Bをドーピング した従来の P型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において P型半 導体として機能する点にお 、て優れて!/、る。
[0282] さらに、ドーパントガスとして、本発明のジメチルカドミニゥム（（CH ) Cd: DMCd)、
3 2
ジェチルカドミニゥム（（C H ) Cd: DECd)または塩化力ドミニゥム（CdCl )を用いた
2 5 2 2 場合に得られる、各 P型ダイヤモンド半導体膜の正孔の 300Kにおける移動度を比較 した結果を、表 5に示す。
[0283] [表 5]
(じ（1原子濃度は 1 . 0 X 1 9 1 9 c m— 3に統
Figure imgf000061_0001
[0284] 表 5に示すように、塩ィ匕カドミニゥム（CdCl )を用いた場合に比べて、ジメチルカドミ
2
ニゥム（（CH ) Cd: DMCd)、ジェチルカドミニゥム（（C H ) Cd: DECd)を用いた
3 2 2 5 2 場合の方が、室温正孔移動度は 8倍以上も高ぐ非常に優れた特性を有している。
[0285] (実施形態 8)
マイクロ波プラズマ化学気相堆積法にて、流量比 1%のメタンガス（CH )、ドーパン
4 トガス、残部 Hなる反応ガスカゝらなる全流量 300ccmの混合ガスを原料として、ダイ
2
ャモンド単結晶（001)面方位上に、 1. 0 mの厚さの本発明のダイヤモンド半導体 膜を成長させる。反応管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz 、出力を 1. 3kWとする。ここで、ドーパントガスには、 Gaを含む有機金属原料である 、トリメチルガリウム（（CH ) Ga:TMGa)またはトリェチルガリウム（（C H ) Ga:TE
3 3 2 5 3
Ga)を用いる。 [0286] 得られたダイヤモンド半導体膜のホール測定を行 ヽ、ホール係数の判定を行うと、 それらが p型半導体であることを確認することができる。
[0287] さらに、 SIMS測定によりダイヤモンド半導体膜中の Ga原子濃度を測定し、原料ガ ス中の Cの原子数に対する Gaの原子数の比率 (GaZC) x (ppm)を横軸にとり、半導 体膜中の Ga原子濃度 y (cm 3)を縦軸にとると、その関係は、図 24のように、
x (ppm) X 10 =y (cm ) (1)
になる。
[0288] 図 29に、本発明の実施形態 8に係る p型ダイヤモンド半導体中の各 Ga原子濃度に 対する正孔濃度の温度依存性を示す。図 29は、横軸に測定温度 (K)、縦軸に p型 ダイヤモンド半導体中の正孔濃度 (cm 3)、 p型ダイヤモンド半導体中の Ga原子濃度 (cm 3)毎に測定値をプロットしたものである。
[0289] 実用レベルの 300K付近において正孔濃度 1. O X 1015cm 3を得るためには、 3. 0
X 1016cm 3以上の Ga原子濃度が必要であることが分かる。また 1. O X 1021cm 3を 越える Ga原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分力つてい る。従って、 Gaをドーピングした p型ダイヤモンド半導体素子の、実用レベルのドーパ ント原子濃度は、 3. O X 1016cm 3以上 1. O X 1021cm 3以下である必要がある。
[0290] このこと力ら、（1)式を用いて、原料ガス中の Cの原子数に対する Gaの原子数の比 率 (GaZC)は、 0. 3ppm以上 104ppm以下の範囲にする必要があることが分かる。
[0291] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 29を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる Ga原子濃度として 、図 29から 8. 1 X 1015cm 3が導出される。この場合の原料ガス中の Cの原子数に対 する Gaの原子数の比率（GaZC)は、（1)式から 0. 081ppm以上 104ppm以下の範 囲にする必要があることが分かる。
[0292] p型ダイヤモンド半導体膜中の Ga原子濃度は、 1. O X 1021cm 3以下の範囲内で は、高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無い。
[0293] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. 0 X 10 cm 以下であればよい。そのため、実施形態 8 に係る P型ダイヤモンド半導体は、正孔濃度の 1. 0 X 1015cm 3の線と Ga原子濃度の 1. O X 1021cm 3の線とによって囲まれた領域に含まれる条件下で、 p型半導体として 機能する。例えば、実施形態 8は、 300K以外の温度においても p型半導体として機 能することができる。実施形態 8の p型半導体として機能する領域は、 Bをドーピング した従来の P型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において P型半 導体として機能する点にお 、て優れて!/、る。
[0294] ドーパントガスとして、本発明のトリメチルアルミニウム（（CH ) A1:TMA1)、トリェチ
3 3
ルガリウム（（C H ) Ga:TEGa)または塩化ガリウム（GaCl )を用いた場合に得られ
2 5 3 3
る、各 P型ダイヤモンド半導体膜の正孔の 300Kにおける移動度を表 6に示す。
[0295] [表 6]
( G a原子濃度は 1 . 0 X 1 9 1 9 c m— 3に統一
Figure imgf000063_0001
[0296] 表 6に示すように、塩ィ匕ガリウム (GaCl )を用いた場合よりも、トリメチルアルミニウム（（
3
CH ) Ga, TMGa)、トリェチルアルミニウム（（C H ) Ga, TEGa)を用いた場合の
3 3 2 5 3
方が、室温正孔移動度が 7倍以上も高ぐ非常に優れた特性を有している。
[0297] (実施形態 9)
マイクロ波プラズマ化学気相堆積法にて、流量比 1%のメタンガス（CH )、ドーパン
4
トガス、残部 Hなる反応ガスカゝらなる全流量 300ccmの混合ガスを原料として、ダイ
2
ャモンド単結晶（001)面方位上に、 1. 0 mの厚さの本発明のダイヤモンド半導体 膜を成長させる。反応管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz 、出力を 1. 3kWとする。ここで、ドーパントガスには、 Inを含む有機金属原料である、 トリメチルインジウム（（CH ) In:TMIn)、またはトリェチルインジウム（（C H ) In:T
3 3 2 5 3
ΕΙη)を用いる。
[0298] 得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと 、それらが P型半導体であることを確認することができる。
[0299] さらに、 SIMS測定によりダイヤモンド半導体膜中の In原子濃度を測定し、原料ガ ス中の Cの原子数に対する Inの原子数の比率 (InZC) x (ppm)を横軸にとり、半導 体膜中の In原子濃度 y (cm 3)を縦軸にとると、その関係は、図 24のように、
x (ppm) X 10 =y(cm ) (1)
になる。
[0300] 図 30に、本発明の実施形態 9に係る p型ダイヤモンド半導体中の各 In原子濃度に 対する正孔濃度の温度依存性を示す。図 30は、横軸に測定温度 (K)、縦軸に p型 ダイヤモンド半導体中の正孔濃度 (cm 3)をとり、 p型ダイヤモンド半導体中の In原子 濃度 (cm 3)毎に測定値をプロットしたものである。
[0301] 実用レベルの 300K付近において正孔濃度 1. O X 1015cm 3を得るためには、 1. 5
X 1016cm— 3以上の In原子濃度が必要であることが分かる。また 1. 0 X 1021cm— 3を越 える In原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分力つている。 従って、 Inをドーピングした p型ダイヤモンド半導体素子の実用レベルのドーパント原 子濃度は、 1. 5 X 1016cm— 3以上 1. 0 X 1021cm— 3以下である。
[0302] このこと力ら、（1)式を用いて、原料ガス中の Cの原子数に対する Inの原子数の比 率 (In/C)は、 0. 15ppm以上 104ppm以下の範囲にする必要があることが分かる。
[0303] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 30を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる In原子濃度として、 図 30から 5. l X 1015cm 3が導出される。この場合の原料ガス中の Cの原子数に対す る Inの原子数の比率（InZC)は、（1)式から 0. 051ppm以上 104ppm以下の範囲 にする必要があることが分かる。
[0304] p型ダイヤモンド半導体膜中の In原子濃度は、 1. O X 1021cm 3以下の範囲内では 、高ければ高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも無 い。
[0305] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. 0 X 10 cm 以下であればよい。そのため、実施形態 9 に係る P型ダイヤモンド半導体は、正孔濃度の 1. 0 X 1015cm 3の線と In原子濃度の 1. O X 1021cm 3の線とによって囲まれた領域に含まれる条件下で、 p型半導体として 機能する。例えば、実施形態 9は、 300K以外の温度においても p型半導体として機 能することができる。実施形態 9の p型半導体として機能する領域は、 Bをドーピング した従来の P型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において P型半 導体として機能する点にお 、て優れて!/、る。
[0306] さらに、ドーパントガスとして、本発明のトリメチルインジウム（（CH ) In:TMIn)、ト
3 3
リエチルインジウム（（C H ) In:TEIn)または塩化インジウム（InCl )を用いた場合
2 5 3 3
に得られる、各 P型半導体膜の正孔の 300Kにおける移動度を表 7に示す。
[0307] [表 7]
( I n原子濃度は 1 . 0 X 1 9 1 9 c m— 3に統一
Figure imgf000065_0001
[0308] 表 7に示すように、塩化インジウム (InCl )を用いた場合よりも、トリメチルインジウム（（
3
CH ) In:TMIn)またはトリェチルインジウム（（C H ) In:TEIn)を用いた場合の方
3 3 2 5 3
力 室温正孔移動度が 7倍以上も高ぐ非常に優れた特性を有している。
[0309] (実施形態 10)
ドーパントを Liにし、イオン注入法により、カロ速電圧 150kV、注入量 1015cm 2の条 件でダイヤモンド単結晶に Liドーパントを注入して Li不純物ドープダイヤモンドを作 製することができる。この Li不純物ドープダイヤモンドは、イオン注入法の他に、固体 の Liをプラズマ中に挿入することによりマイクロ波プラズマ化学気相堆積法を用いて 作製することができる。流量比 1%のメタンガス (CH )、ドーパントガス、残部 Hなる
4 2 反応ガスを全流量 300ccmを原料として、ダイヤモンド単結晶（001)面方位上に、 1 . 0 mの厚さの本発明のダイヤモンド半導体膜を成長させる。ここで反応管中圧力 は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz、出力を 1. 3kWとする。ここで 、ドーパントガスには、メチルリチウム（CH Li)、ェチルリチウム（C H Li)、プロピルリ
3 2 5
チウム（C H Li)のいずれかを用いることができる。
3 7
[0310] 次に、得られた Li不純物ドープダイヤモンドにァニールを施す。得られた本発明の Liドープダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと、 P型半導体であることを確認することができる。さらに SIMS測定よりダイヤンド半導体 膜中の Liドーパント原子濃度を測定した。
[0311] 1. O X 1016cm_3〜： L O X 1021cm_3の各 Liドーパント原子濃度の試料における、 正孔濃度の温度依存性をホール測定で測定した。その結果から、図 39に、本発明 の実施形態 10に係る p型ダイヤモンド半導体中の各 Li原子濃度に対する正孔濃度 の温度依存性を示す。図 39は、横軸に測定温度 (K)、縦軸に p型ダイヤモンド半導 体中の正孔濃度 (cm 3)をとり、 p型ダイヤモンド半導体中の Li原子濃度 (cm 3)毎に 測定値をプロットしたものである。
[0312] 実用レベルの 300K付近において正孔濃度 1. O X 1015cm_3を得るためには、 3.
0 X 1017cm_3以上の Li原子濃度が必要である。また 1. 0 X 1021cm_3を越える Li原 子濃度ではダイヤモンド結晶の品質の劣化が起こる。従って、 Liをドーピングした p型 ダイヤモンド半導体素子の、実用レベルの 300K付近におけるドーパント原子濃度は 、 3. O X 1016cm_3以上 1. O X 1021cm 3以下である必要がある。
[0313] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 39を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる Li原子濃度として、 図 39力も 3. 2 X 1016cm 3が導出される。
[0314] Li原子濃度は、 1. O X 1021cm_3以下の範囲内では、高いほど、高い正孔濃度が 得られ、より実用に適することは言うまでも無い。
[0315] また、本実施形態に係る p型ダイヤモンド半導体は、同じドーパント原子濃度で、 B をドーピングした従来の p型ダイヤモンド半導体と比較して、約 5700倍の室温正孔濃 度を得ることができる。
[0316] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. 0 X 10 cm 以下であればよい。そのため、実施形態 1 0に係る p型ダイヤモンド半導体は、正孔濃度の 1. 0 X 1015cm 3の線と Li原子濃度 の 1. 0 X 1021cm 3の線とによって囲まれた領域における条件の下で、 p型半導体とし て機能する。例えば、実施形態 10は、 300K以外の温度においても p型半導体として 機能することができる。実施形態 10の p型半導体として機能する領域は、 Bをドーピン グした従来の p型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において p型 半導体として機能する点にお 、て優れて 、る。
[0317] [表 8]
( L I原子濃度は 1 . 0 X 1 9 1 9 c m 3に統一）
Figure imgf000067_0001
[0318] (実施形態 11)
マイクロ波プラズマ化学気相堆積法にて、流量比 1%のメタンガス（CH )、ドーパン
4 トガス、残部 Hなる反応ガスカゝらなる全流量 300ccmの混合ガスを原料として、ダイ
2
ャモンド単結晶（001)面方位上に、 1. 0 mの厚さの本発明のダイヤモンド半導体 膜を成長させる。反応管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz 、出力を 1. 3kWとする。ここで、ドーパントガスには、 Mgを含む有機金属原料である 、ビスシクロペンタデェニールマグネシウム（（C H ) Mg : Cp Mg)、またはビスメチ
5 5 2 2
ルシクロペンタデェニールマグネシウム（（CH C H ) Mg : MCp Mg)を用いる。
3 5 4 2 2
[0319] 得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと
、それらが P型半導体であることを確認することができる。
[0320] さらに SIMS測定によりダイヤモンド半導体膜中の Mg原子濃度を測定し、原料ガス 中の Cの原子数に対する Mgの原子数の比率 (MgZC) X (ppm)を横軸にとり、半導 体膜中の Mg原子濃度 y (cm 3)を縦軸にとると、その関係は、図 24のように、
x (ppm) X 10 =y(cm ) (1)
になる。 [0321] 図 31に、本発明の実施形態 11に係る p型ダイヤモンド半導体中の各 Mg原子濃度 に対する正孔濃度の温度依存性を示す。図 31は、横軸に測定温度 (K)、縦軸に p 型ダイヤモンド半導体中の正孔濃度 (cm 3)をとり、 p型ダイヤモンド半導体中の Mg 原子濃度 (cm 3)毎に測定値をプロットしたものである。
[0322] 実用レベルの 300K付近において正孔濃度 1. O X 1015cm 3を得るためには、 2. 0
X 1018cm 3以上の Mg原子濃度が必要であることが分かる。また 1. O X 1021cm 3を 越える Mg原子濃度では、ダイヤモンド結晶の品質の劣化が起こることが分力つてい る。従って、 Mgをドーピングした p型ダイヤモンド半導体素子の実用レベルのドーパ ント原子濃度は、 2. 0 X 1018cm— 3以上 1. 0 X 1021cm— 3以下である。
[0323] このこと力ら、（1)式を用いると、原料ガス中の Cの原子数に対する Mgの原子数の 比率 (Mg/C)は、 20ppm以上 104ppm以下の範囲にする必要があることが分かる
[0324] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 31を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. O X 1015cm 3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. O X 1015cm 3となる Mg原子濃度として 、図 31から 1. O X 1017cm 3が導出される。この場合の原料ガス中の Cの原子数に対 する Mgの原子数の比率（MgZC)は、（1)式から 1. Oppm以上 104ppm以下の範 囲にする必要があることが分かる。
[0325] p型ダイヤモンド半導体膜中の Mg原子濃度は、 1. O X 1021cm 3以下の範囲内で は、高ければ高いほど、高い正孔濃度が得られ、より実用に適することは言うまでも 無い。
[0326] また、 p型半導体として機能するためには、正孔濃度が 1. O X 1015cm 3以上で、か つ、ドーパント原子濃度が 1. O X 1021cm 3以下であればよい。そのため、実施形態 1 1に係る P型ダイヤモンド半導体は、正孔濃度の 1. O X 1015cm 3の線と Mg原子濃度 の 1. O X 1021cm 3の線とによって囲まれた領域に含まれる条件下で、 p型半導体とし て機能する。例えば、実施形態 11は、 300K以外の温度においても p型半導体として 機能することができる。実施形態 11の p型半導体として機能する領域は、 Bをドーピン グした従来の P型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において P型 半導体として機能する点にお 、て優れて 、る。
[0327] さらに、ドーパントガスとして、本発明のビスシクロペンタデェニールマグネシウム（C
H ) Mg : Cp Mg)、ビスメチルシクロペンタデェニールマグネシウム（（CH C H )
5 5 2 2 3 5 4 2
Mg : MCp Mg)または塩ィ匕マグネシウム (MgCl )を用いた場合に得られる、各 p型
2 2
ダイヤモンド半導体膜の正孔の 300Kにおける移動度を表 9に示す。
[0328] [表 9]
( M g原子濃度は 1 . 0 X 1 9 1 9 c m— 3に統一）
Figure imgf000069_0001
[0329] 表 9に示すように、塩ィ匕マグネシウム（MgCl )を用いた場合よりも、ビスシクロペンタ
2
デェニールマグネシウム（C H ) Mg : Cp Mg)、またはビスメチルシクロォェンタデ
5 5 2 2
ェニールマグネシウム（（CH C H ) Mg : MCp Mg)を用いた場合の方力 室温正
3 5 4 2 2
孔移動度は 12倍以上も高ぐ非常に優れた特性を有している。
[0330] (実施形態 12)
マイクロ波プラズマ化学気相堆積法にて、流量比 1%のメタンガス（CH )、ドーパン
4 トガス、残部 Hなる反応ガスカゝらなる全流量 300ccmの混合ガスを原料として、ダイ
2
ャモンド単結晶（001)面方位上に、 1. 0 mの厚さの本発明のダイヤモンド半導体 膜を成長させる。反応管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz 、出力を 1. 3kWとする。ここで、ドーパントガスには、 Znを含む有機金属原料である 、ジメチル亜鉛（（CH ) Zn： DMZn)またはジェチル亜鉛（（C H ) Zn: DEZn)を
3 2 2 5 2
用いる。
[0331] 得られたダイヤモンド半導体膜のホール測定を行って、ホール係数の判定を行うと
、それらが p型半導体であることを確認することができる。
[0332] さらに、 SIMS測定によりダイヤモンド半導体膜中の Zn原子濃度を測定し、原料ガ ス中の Cの原子数に対する Znの原子数の比率 (ZnZC) x(ppm)を横軸にとり、半導 体膜中の Zn原子濃度 y (cm 3)を縦軸にとると、その関係は、図 24のように、 x(ppm) X 10 =y(cm ) (1)
になる。
[0333] 図 32に、本発明の実施形態 12に係る p型ダイヤモンド半導体中の各 Zn原子濃度 に対する正孔濃度の温度依存性を示す。図 32は、横軸に測定温度 (K)、縦軸に p 型ダイヤモンド半導体中の正孔濃度 (cm 3)、 p型ダイヤモンド半導体中の Zn原子濃 度（cm 3)毎に測定値をプロットしたものである。
[0334] 実用レベルの 300K付近において正孔濃度 1. OX1015cm3を得るためには、 1.0
X 1017cm 3以上の Zn原子濃度が必要であることが分かる。また 1. OX1021cm3を 越える Zn原子濃度ではダイヤモンド結晶の品質の劣化が起こることが分力つている。 従って、 Znをドーピングした p型ダイヤモンド半導体素子の実用レベルのドーパント 原子濃度は、 1.0X1017cm— 3以上 1.0X1021cm— 3以下である。
[0335] このこと力ら、（1)式を用いると、原料ガス中の Cの原子数に対する Znの原子数の 比率 (Zn/C)は、 1. Oppm以上 104ppm以下の範囲にする必要があることが分かる
[0336] また、ドーパント原子濃度毎に各温度での p型ダイヤモンド半導体中の正孔濃度の 値をプロットした図 32を用いて、各温度における p型ダイヤモンド半導体中の正孔濃 度が 1. OX1015cm3となるドーパント原子濃度を求めることができる。例えば、 500K で P型ダイヤモンド半導体中の正孔濃度が 1. OX 1015cm 3となる Zn原子濃度として 、図 32から 1.6X1016cm3が導出される。この場合の原料ガス中の Cの原子数に対 する Znの原子数の比率 (ZnZC)は、（1)式力も 0. 16ppm以上 104ppm以下の範 囲にする必要があることが分かる。
[0337] Zn原子濃度は、 1. OX 1021cm 3以下の範囲内では、高ければ高いほど、高い正 孔濃度が得られ、より実用に適することは言うまでも無い。
[0338] また、 p型半導体として機能するためには、正孔濃度が 1. OX 1015cm 3以上で、か つ、ドーパント原子濃度が 1. OX1021cm3以下であればよい。そのため、実施形態 1 2に係る p型ダイヤモンド半導体は、正孔濃度の 1. OX1015cm3の線と Zn原子濃度 の 1. OX 1021cm 3の線とによって囲まれた領域に含まれる条件下で、 p型半導体とし て機能する。例えば、実施形態 12は、 300K以外の温度においても p型半導体として 機能することができる。実施形態 12の p型半導体として機能する領域は、 Bをドーピン グした従来の p型ダイヤモンド半導体と比べ非常に広ぐ様々な条件下において p型 半導体として機能する点にお 、て優れて 、る。
[0339] さらに、ドーパントガスとして、本発明において用いるジメチル亜鉛（（CH ) Zn: D
3 2
MZn)、ジェチル亜鉛（（C H ) Zn, DEZn)、または塩化亜鉛 (ZnCl )とを用いた
2 5 2 2
場合に得られる、各 p型半導体膜の正孔の 300Kにおける移動度を表 10に示す。
[0340] [表 10]
( 1 原子濃度は 1 . 0 X 1 9 1 9 c m— 3に統一）
Figure imgf000071_0001
[0341] 表 10に示すように、塩ィ匕亜鉛 (ZnCl )を用いた場合に比べて、ジメチル亜鉛（（CH
2 3
) Zn: DMZn)、ジェチル亜鉛（（C H ) Zn: DEZn)を用いた場合の方力 室温正
2 2 5 2
孔移動度が 23倍以上も高ぐ非常に優れた特性を有している。
[0342] (実施形態 13)
ダイヤモンド粉末に、ドーパントとして、 Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Z nを混入したものを Fe—Ni溶媒に溶かし込む。 5. OGPa、約 1. 4 X 103°Cの条件下 に 7時間置くことで超高温高圧法により本発明の p型ダイヤモンド半導体膜を得ること ができる。得られた本発明の p型ダイヤモンド半導体膜のホール測定を行って、ホー ル係数の判定を行うと、それらが P型半導体であることを確認することができる。
[0343] さらに、表 11に、 SIMS測定によりダイヤモンド半導体膜中のドーパント原子濃度を 測定し、原子濃度比率 (ドーパント原子 ZC)を 0. 01%に一定にしたときの、 p型ダイ ャモンド半導体膜の 300Kでの正孔濃度と正孔移動度を示す。
[0344] [表 11]
Figure imgf000072_0001
[0345] 室温正孔濃度は、従来の技術である Bをドーピングした場合 (6. 2 X 101 cm"')に比 ベて、 A Be、 Ca、 Cd、 Ga、 In、 Li, Mgまたは Znは、 4. 8 X 102〜7. 3. O X 105倍 も高ぐ非常に優れている。また、室温正孔移動度に関しては、従来の技術である B をドーピングした場合（200cm2Z(Vs) )に比べて、 Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znは、 4. 7〜5. 7倍もあり、非常に優れている。
[0346] (実施形態 14)
ドーパントを Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znにし、イオン注入法により 、加速電圧 150kV、注入量 1015cm 2の条件でダイヤモンド単結晶にドーパントを注 入して不純物ドープダイヤモンドを作製した。次に、得られたダイヤモンドにァニール を施した。得られた本発明の不純物ドープダイヤモンド半導体膜のホール測定を行 つて、ホール係数の判定を行うと、それらが p型半導体であることを確認することがで きる。
[0347] さらに、表 12に、 SIMS測定によりダイヤモンド半導体膜中のドーパント原子濃度を 測定し、ドーパント原子濃度が 1. 0 X 1019cm 3と一定にした時の、 p型ダイヤモンド 半導体膜の 300Kでの正孔濃度、正孔移動度を示す。
[0348] [表 12]
Figure imgf000073_0001
[0349] 室温正孔濃度に関しては、従来の技術である Bをドーピングした場合（3. 0 X 10 c m 3)に itベて、 A Beゝ Caゝ Cd、 Gaゝ In、 Li, Mgまたは Znは、 1. O X 103〜6. 7 X 105倍もあり、非常に優れている。他方、室温正孔移動度に関しても、従来の技術で ある Bをドーピングした場合（50cm2Z(Vs) )に比べて、 Al、 Be、 Ca、 Cd、 Ga、 In、 L i、 Mgまたは Znは、 18〜21倍もあり、非常に優れている。
[0350] (実施形態 15)
図 33に、本発明の実施形態 15に係る MESFET (金属一半導体 電界効果トラン ジスター）の断面構成図を示す。ダイヤモンド基板 4— 11上に、マイクロ波プラズマ化 学気相堆積法にて、流量比 1%のメタンガス (CH )、ドーパントガス、残部 Hなる反
4 2 応ガス力 なる全流量 300ccmの混合ガスを原料として、 1. 0 111の厚さの 型ダィ ャモンド半導体膜 4— 12を成長させる。本実施形態では、反応管中圧力は 50Torr とし、マイクロ波源は、周波数を 2. 45GHz,出力を 1. 3kWとする。このとき、ドーパ ントとして Al、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znを用いる。
[0351] また、ドーパントとして Beを用いる場合は、イオン注入法により、加速電圧 150kV、 注入量 1015cm— 2の条件でダイヤモンド単結晶に Beドーパントを注入して p型ダイヤ モンド半導体膜 4 12を作製する。
[0352] トランジスタ間の電気的な絶縁を図るため、トランジスタ外側の領域で、ダイヤモンド 基板 4— 11が露出するまで、 p型ダイヤモンド半導体膜 4— 12をエッチングする。す なわち、 p型ダイヤモンド半導体膜 4— 12が積層方向に垂直な面の面積がダイヤモ ンド基板 4— 11よりも小さくなり、かつダイヤモンド基板 4— 11の中心付近に位置する 部分が残るようにエッチングを行う。
[0353] p型ダイヤモンド半導体膜 4— 12上に、ソース電極 4— 13として金 (Au)を、ゲート 電極 4— 14として A1を、ドレイン電極 4— 15として Auを蒸着させ、 FETを作製する。
[0354] 表 13に、 p型ダイヤモンド半導体膜 4 12のドーパント原子濃度が 1. O X 1018cm
3である従来の MESFETおよび本発明の実施形態 15に係る MESFETの、 300K時 の相互コンダクタンス (gm) (増幅率)を示す。
[0355] [表 13]
Figure imgf000074_0001
[0356] Bをドーピングしたダイヤモンド半導体膜を有する従来の MESFETでは、 gm=0. 0 00 lmS /mmであるのに対し、 Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znをドーピ ングした p型ダイヤモンド半導体膜を有する MESFETは、 gmがその 8. O X 105〜1. 5 X 106倍にもなり、非常に優れている。
[0357] 表 13に示した実施形態 15に係る MESFETの gm値は、マイクロ波プラズマ化学気 相堆積法を用いて作製された P型ダイヤモンド半導体膜 4— 12を備えたことによって 得られた結果である。 p型ダイヤモンド半導体膜 4— 12の作製方法をイオン注入法ま たは高温高圧合成法とした場合も、相互コンダクタンス (gm)は、実施形態 15の半分 ほどに減少する力 依然、従来の MESFETに比べて非常に優れている。
[0358] (実施形態 16)
図 34に、本発明の実施形態 16に係る MISFET (金属 絶縁膜一半導体 電界効 果トランジスタ）の断面構成図を示す。ダイヤモンド基板 4— 21上に、マイクロ波ブラ ズマ化学気相堆積法にて、流量比 1%のメタンガス (CH )、ドーパントガス、残部 H
4 2 なる反応ガスカゝらなる全流量 300ccmの混合ガスを原料として、 1. O /z mの厚さのダ ィャモンド半導体膜 4— 22を成長させる。本実施形態では、反応管中圧力は 50Tor rとし、マイクロ波源は、周波数を 2. 45GHz,出力を 1. 3kWとする。このとき、 p型ダ ィャモンド半導体膜 4— 22におけるドーパントとして、 Al、 Ca、 Cd、 Ga、 In、 Li、 Mg または Znを用いる。
[0359] また、ドーパントとして Beを用いる場合は、イオン注入法により、加速電圧 150kV、 注入量 1015cm— 2の条件でダイヤモンド単結晶に Beドーパントを注入して p型ダイヤ モンド半導体膜 4— 22を作製する。
[0360] トランジスタ間の電気的な絶縁のために、ダイヤモンド半導体膜 4— 22の外周部を ダイヤモンド基板 4— 21が露出するまでエッチングする。すなわち、ダイヤモンド半導 体膜 4— 22が積層方向に垂直な面の面積がダイヤモンド基板 4— 21よりも小さくなり 、かつダイヤモンド基板 4 21の中心付近に位置する部分が残るようにエッチングを 行う。
[0361] ダイヤモンド半導体膜 4— 22上に、ソース電極 4— 23として Auを、ドレイン電極 4— 24として Auを蒸着させ、ゲート領域に絶縁膜 4— 25として SiOを、ゲート電極 4— 2
2
6として A1を蒸着し、 FETを作製する。
[0362] 表 14に、ダイヤモンド半導体膜 4 22のドーパント原子濃度が 1. O X 1018cm— 3で ある従来の MESFETおよび本発明の実施形態 16に係る MISFETの、 300K時の 相互コンダクタンス (gm) (増幅率)を示す。
[0363] [表 14]
Figure imgf000076_0001
[0364] Bをドーピングした p型ダイヤモンド半導体膜を有する従来の MISFETは、 gm= 1.
O X 10_5mSZmmであるのに対し、 Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znを ドーピングしたダイヤモンド半導体膜を有する MISFETは、 gmがその 7. 5 X 106〜1 . 3 X 107倍にもなり、非常に優れている。
[0365] 表 14に示した実施形態 12に係る MISFETの gm値は、マイクロ波プラズマ化学気 相堆積法を用いて作製されたダイヤモンド半導体膜 4 - 22を備えたことによって得ら れた結果である。ダイヤモンド半導体膜 4— 22の作製方法にイオン注入法、高温高 圧合成法を用いた場合も、相互コンダクタンス (gm)は実施形態 12の半分ほどに減 少するが、依然、デバイス特性は従来の MISFETに比べ、非常に優れている。
[0366] (実施形態 17)
図 35に、本発明の実施形態 17に係る npn型バイポーラ一トランジスターの断面構 成図を示す。ダイヤモンド基板 4— 31上に、マイクロ波プラズマ化学気相堆積法にて 、流量比 1%のメタンガス (CH )、ドーパントガス、残部 Hなる反応ガス力 なる全流
4 2
量 300ccmの混合ガスを原料として、 5. 0 mの厚さの n型ダイヤモンド半導体膜 4 32、 0. 5 mの厚さの p型ダイヤモンド半導体膜 4 33および n型ダイヤモンド半 導体膜 4— 34とを順に成長させる。本実施形態では、反応管中圧力は 50ΤΟΠ:であり 、マイクロ波源は、周波数を 2. 45GHz,出力を 1. 3kWとする。このとき、 p型半導体 膜 4— 33におけるドーパントとして、 Al、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znを用いる [0367] また、ドーパントとして Beを用いる場合は、イオン注入法により、加速電圧 150kV、 注入量 1015cm— 2の条件でダイヤモンド単結晶に Beドーパントを注入して p型ダイヤ モンド半導体膜 4— 33を作製する。
[0368] トランジスタ間の電気的な絶縁のために、 n型ダイヤモンド半導体膜 4— 32の外周 部をダイヤモンド基板 4— 31が露出するまでエッチングする。また、電極形成のため に、図 35のように p型ダイヤモンド半導体膜 4— 33、 n型ダイヤモンド半導体膜 4— 3 4にエッチングを施す。 n型ダイヤモンド半導体膜 4 32上に Tiのコレクタ電極 4 3 5を、 p型ダイヤモンド半導体膜 4 33上に Niのベース電極 4 36を、 n型ダイヤモン ド半導体膜 4 - 34上に Tiのェミッタ一電極 4 - 37を蒸着させる。
[0369] 表 15に、 p型ダイヤモンド半導体膜 4 33のドーパント原子濃度が 1. 0 X 1018cm" 3である従来の npn型バイポーラ一トランジスターおよび本発明の実施形態 17に係る npn型バイポーラ一トランジスターの、 300K時の電流増幅率 j8を示す。
[0370] [表 15]
Figure imgf000077_0001
[0371] Βをドーピングした ρ型ダイヤモンド半導体膜を有する従来の ηρη型バイポーラ一トラ ンジスターは、 β = 1. O X 10_2であるのに対し、 Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mg または Znをドーピングした p型ダイヤモンド半導体膜を有する npn型バイポーラ一トラ ンジスターは、電流増幅率 j8がその 5. O X 104〜2. O X 105倍にもなり、非常に優れ ている。
[0372] 表 15に示した実施形態 17に係る npn型ノイポーラートランジスターの電流増幅率 βは、マイクロ波プラズマ化学気相堆積法を用いて作製された Ρ型ダイヤモンド半導 体膜 4— 33を備えたことによって得られた結果である。 ρ型ダイヤモンド半導体膜 4— 33の作製方法としてイオン注入法、高温高圧合成法を用いた場合においても、電流 増幅率 j8は、実施形態 17の半分ほどに減少するが、依然、従来の npn型バイポーラ 一トランジスターに比べて非常に優れている。
[0373] (実施形態 18)
図 36に、本発明の実施形態 18に係る pnp型バイポーラ一トランジスターの断面構 成図を示す。ダイヤモンド基板 4— 41上に、マイクロ波プラズマ化学気相堆積法にて 、流量比 1%のメタンガス (CH )、ドーパントガス、残部 Hなる反応ガス力 なる全流
4 2
量 300ccmの混合ガスを原料として、 5. 0 mの厚さの p型ダイヤモンド半導体膜 4 42、 0. 5 mの厚さの n型ダイヤモンド半導体膜 4 43、 p型ダイヤモンド半導体 膜 4— 44を順に成長させる。本実施形態では、反応管中圧力は 50ΤΟΠ:とし、マイク 口波源は、周波数を 2. 45GHz,出力を 1. 3kWとする。このとき、 p型ダイヤモンド半 導体膜 4—42、 4—44におけるドーノ ントとして、 A Ca、 Cd、 Ga、 In、 Li, Mgまた は Znを用いる。
[0374] また、ドーパントとして Beを用いる場合は、イオン注入法により、加速電圧 150kV、 注入量 1015cm— 2の条件でダイヤモンド単結晶に Beドーパントを注入して p型ダイヤ モンド半導体膜 4— 42、 4— 44を作製する。
[0375] トランジスタ間の電気的な絶縁のために、 p型ダイヤモンド半導体膜 4 42の外周 部をダイヤモンド基板 4— 41が露出するまでエッチングする。また、電極形成のため に、図 36のように n型ダイヤモンド半導体膜 4— 43、 p型ダイヤモンド半導体膜 4— 4 4にエッチングを施す。 p型ダイヤモンド半導体膜 4 42上に Niのコレクタ電極 4 4 5を、 n型ダイヤモンド半導体膜 4— 43上に Tiのベース電極 4— 46を、 p型ダイヤモン ド半導体膜 4— 44上に Niのェミッタ一電極 4— 47を蒸着させる。
[0376] 表 16に、 p型ダイヤモンド半導体膜 4 42、 4 44のドーパント原子濃度が 1. O X 1018cm 3である従来の pnp型ノイポーラートランジスターおよび本発明の実施形態 1 8に係る pnp型バイポーラ一トランジスターの、 300K時の電流増幅率 j8を示す。
[0377] [表 16]
Figure imgf000079_0001
[0378] Bをドーピングした p型ダイヤモンド半導体膜を有する従来の pnp型バイポーラ一トラ ンジスターは、電流増幅率 j8 = 1. O X 103であるのに対し、 Al、 Be、 Ca、 Cd、 Ga、 I n、 Li、 Mgまたは Znをドーピングした p型ダイヤモンド半導体膜を有する pnp型ノィ ポーラ一トランジスタ一は、電流増幅率 j8がその 4. O X 105〜1. 8 X 106倍にもなり、 非常に優れている。
[0379] 表 16に示した実施形態 18に係る pnp型バイポーラ一トランジスターの電流増幅率 βは、マイクロ波プラズマ化学気相堆積法を用いて作製された ρ型ダイヤモンド半導 体膜 4— 42、 4— 44を備えたことによって得られた結果である。但し、 ρ型ダイヤモン ド半導体膜 4—42、 4—44の作製方法にイオン注入法、高温高圧合成法を用いた場 合においても、電流増幅率 j8は、実施形態 18の半分ほどに減少するが、依然、従来 の pnp型バイポーラ一トランジスターに比べて非常に優れた特性を有している。
[0380] (実施形態 19)
図 37に、本発明の実施形態 19に係る発光ダイオード (LED)の断面構成図を示す 。ダイヤモンド基板 4— 51上に、マイクロ波プラズマ化学気相堆積法にて、流量比 1 %のメタンガス（CH )、ドーパントガス、残部 Hなる反応ガス力もなる全流量 300cc
4 2
mの混合ガスを原料として、 5. 0 mの厚さの p型ダイヤモンド半導体膜 4 52、 0. 5 mの厚さの n型ダイヤモンド半導体膜 4— 53を順に成長させる。本実施形態では 、反応管中圧力は 50Torrとし、マイクロ波源は、周波数を 2. 45GHz、出力を 1. 3k Wとする。このとき、 p型半導体膜 4— 52におけるドーパントとして、 Al、 Ca、 Cd、 Ga 、 In、 Li、 Mgまたは Znを用いる。
[0381] また、ドーパントとして Beを用いる場合は、イオン注入法により、加速電圧 150kV、 注入量 1015cm— 2の条件でダイヤモンド単結晶に Beドーパントを注入して p型ダイヤ モンド半導体膜 4— 52を作製する。
[0382] LED間の電気的な絶縁、電極形成のため、図 37のように p型ダイヤモンド半導体 膜 4— 52、 n型ダイヤモンド半導体膜 4— 53にエッチングを施す。そして p型ダイヤモ ンド半導体膜 4— 52上に Niのアノード電極 4— 54を、 n型ダイヤモンド半導体膜 4—
53上に Tiの力ソード電極 4— 55を蒸着させる。
[0383] 表 17に、従来の発光ダイオード (LED)および本発明の実施形態 19に係る LEDの
、印加電圧 7V、電流密度 lOAZmm2とした場合の波長 235nmでの発光輝度（出力 電力密度)を示す。
[0384] [表 17]
Figure imgf000080_0001
[0385] 従来の技術である Bの場合、 1. O X 10一4 mWZmm2であったが、 Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znを用いた場合、出力電力密度は、 2. 8 X 107〜7. 1 X 10? 倍にもなり、非常に優れていることがわ力つた。
[0386] 図 37では、 p型ダイヤモンド半導体膜 4— 52、 n型ダイヤモンド半導体膜 4— 53の 順に積層している力 順番が逆でも、特性が変わらなカゝつた。すなわち、ダイヤモンド 基板 4— 51上に、 n型ダイヤモンド半導体膜、 p型ダイヤモンド半導体膜の順で積層 されたものでも、表 17と同じ結果が得られる。 [0387] 表 17に示した実施形態 19に係る LEDの波長 235nmでの発光輝度（出力電力密 度）は、マイクロ波プラズマ化学気相堆積法で作製された p型ダイヤモンド半導体膜 4 —52を備えたことによって得られた結果である。但し、 p型ダイヤモンド半導体膜 4— 52の作製方法にイオン注入法、高温高圧合成法を用いた場合においても、波長 23 5nmでの発光輝度（出力電力密度）は半分ほどに減少する力 依然、従来の LEDに 比べて非常に優れた特性を有して!/ヽる。
[0388] 本発明は、 Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mgまたは Znの!、ずれかをドーパントと する P型ダイヤモンド半導体であることが重要なのであり、各実施形態において用い た P型ダイヤモンド半導体膜の作製方法に限定されない。
[0389] 次に、第 5の目的を達成するために本発明に係るダイヤモンド半導体の作製方法 を詳細に説明する。
[0390] 本発明は、保護層により表面のイオン注入ダイヤモンド薄膜を保護した上で高温高 圧ァニールすることにより、高温高圧ァニールによる表面のエッチングを防ぎながら、 イオン注入により形成されたダメージを除去することを可能にし、高品質なダイヤモン ド半導体の作製を可能にする。
(実施形態 20)
図 40A— 40Gに、本発明の実施形態 20に係るダイヤモンド半導体の作製工程を 示す。ダイヤモンド基板 5— 11を用意し（図 40A)、そのダイヤモンド基板 5— 11上に マイクロ波プラズマ CVD装置を用い、メタンを反応ガスとして基板温度 700°Cでダイ ャモンド薄膜 5— 12を 1 μ m積層する（図 40B)。本実施形態ではマイクロ波プラズマ CVD法を用いて 、るが、ダイヤモンド薄膜 5— 12が形成できる手法であれば方法は 問わない。また、高温高圧合成により作製したダイヤモンド単結晶を用いてもよい。
[0391] 上記ダイヤモンド薄膜 5— 12にイオン注入装置を用い、加速電圧 60kV、ドーズ量 l X 1014cm_2でドーパントを打ち込む（図 40C、 40D)。ここで打ち込むドーパントと しては、 B、 Al、 Ga、 In、 Zn、 Cd、 Be、 Mg、 Ca、 P、 As、 Sb、 0、 S、 Se、 Liゝ Na、 K がある。
[0392] その後、イオン注入ダイヤモンド薄膜 5— 13上に保護層（白金） 5— 14を形成する（ 図 40E)。本実施形態では、保護層 5— 14に白金を使用しているが、保護層 5— 14 は 0. 01〜10 /ζ πιの薄膜を有する様々な金属、合金、酸化物、窒化物及びそれらの 多層膜とすることができる。特に、チタン、タングステン、白金、ノ ラジウム、モリブデン の内少なくとも 1つを含む金属、あるいは Al Si O N (0≤x≤l, 0≤y≤l)、あ るいはこれらの内 2種類以上を多層化した層とすることが望ましい。保護層 5— 14は 蒸着法、スパッタ法、 CVD法、レーザーアブレーシヨン法により作製することができる
[0393] 表面に保護層 5— 14が形成されたイオン注入ダイヤモンド薄膜 5— 13を、超高温 高圧焼成炉内に配置し、 3. 5GPa以上、 600°C以上の圧力、温度下でァニールする (図 40F)。すなわち、圧力 P (kbar)と温度 T(K)と力 式 P> 7. 1 + 0. 027Tの関係 (非特許文献 7参照）を満たす 35kbar以上の圧力、かつ 873K以上の温度である条 件下でァニールする。
[0394] 保護層 5— 14を酸で除去すると、半導体ダイヤモンド薄膜 5— 15が得られる（図 40 G)。
[0395] 一例として、 1400°C、 7GPaの条件下で 1時間ァニールを行って作製した半導体 ダイヤモンド薄膜 5— 15上に電極を形成してホール測定を行い、極性、室温でのキ ャリア濃度、室温での移動度を求めた。表 18に、この場合の半導体ダイヤモンド薄膜 5— 15の各ドーパントに対する極性、室温でのキャリア濃度、移動度を示す。
[0396] [表 18]
室温キヤリ ァ濃度 室温移動度 ドーノ ント 極性
( c m ) ( c m 2 / V s )
B P型 3 X 1 0 1 3 1 1 0 0
A 1 P型 5 X 1 0 1 5 1 0 0 0
G a P型 7 X 1 0 1 6 9 0 0
】 n P型 6 X 1 0 1 6 8 0 0
Z n P型 5 X 1 0 1 6 9 0 0
C d P型 6 X 1 0 1 6 9 5 0
B e P型 7 X 1 0 1 7 1 0 0 0
M g P型 8 X 1 0 1 7 1 1 5 0
C a P型 2 X 1 0 1 7 8 0 0
P N型 3 X 1 0 1 1 6 5 0
A s N型 7 X 1 0 1 7 0 0
S b N型 5 X 1 0 1 9 5 0
O N型 3 X 1 0 1 3 2 5 0 s N型 6 X 1 0 1 3 8 0 0
S e N型 5 X 1 0 1 4 7 0 0
L i N型 6 X 1 0 1 4 6 0 0
N a N型 3 X 1 0 1 4 6 5 0
K N型 5 X 1 0 1 4 5 0 0
[0397] 表 18に示すように、半導体ダイヤモンド薄膜 5— 15は、イオン注入ダイヤモンド薄 膜 5— 13に保護層 5— 14を形成した上で、高温高圧ァニールすることにより従来の 作製方法では得られな!/ヽ高品質な P型及び N型半導体の特性を有して 、る。
[0398] さらに、図 42に、一例としてホウ素（B)をドーパントとしてイオン注入を行ったダイヤ モンド薄膜の高温高圧ァニール前後の力ソードルミネッセンス（CL)スペクトル (測定 温度： 10K)を示す。高温高圧ァニール前のイオン注入ダイヤモンド薄膜 5— 13では ダイヤモンドに特有のフリーエキシトン (FE)関連発光が見られな力つたが、 1400°C 、 7GPaの条件下での高温高圧ァニール後の半導体ダイヤモンド薄膜 5— 15では F E関連発光が現れた。この FE発光は励起子に由来する発光であって、結晶の品質 が高くなるにつれて発光強度が強くなるので、その発光強度により結晶品質を評価 することができる。また、ホウ素に由来する束縛励起子発光 (BE)も見られることから、 ホウ素がダイヤモンド薄膜中でドーパントとして機能していることが分かる。 [0399] これらのことは、作製された半導体ダイヤモンド薄膜 5— 15の結晶品質が、高温高 圧ァニール前のイオン注入ダイヤモンド薄膜 5— 13より良くなつており、かつ半導体 ダイヤモンド薄膜 5— 15中にはホウ素が存在していることを示している。すなわち、ホ ゥ素のイオン注入によりイオン注入ダイヤモンド薄膜 5— 13中に結晶欠陥ゃァモルフ ァス層が導入され、ダイヤモンド結晶の劣化が起こる力 高温高圧ァニールにより、こ れらの結晶欠陥、アモルファス層が除去され、ホウ素がドーパントとして活性ィ匕してい ることを示して ヽる。
[0400] このように CLの結果もまた、本実施形態に係るダイヤモンド半導体の作製方法によ り得られる半導体ダイヤモンド薄膜 5— 15が、従来方法では得られない高品質な P型 、 N型ダイヤモンド半導体であることを示唆している。
(実施形態 21)
図 41A—41Fに、本発明の実施形態 21に係るダイヤモンド半導体の作製工程を 示す。ダイヤモンド基板 5— 21を用意し（図 41 A)、そのダイヤモンド基板 5— 21上に マイクロ波プラズマ CVD装置を用い、メタンを反応ガスとして基板温度 700°Cでダイ ャモンド薄膜を 1 μ m積層する（図 41B)。
[0401] その後、作製したダイヤモンド薄膜 5— 22にイオン注入装置を用い、加速電圧 60k V、ドーズ量 l X 1014cm_2でドーパントを打ち込む（図 41C— 41D)。実施形態 20と 同様に、ここで打ち込むドーパントとしては、 B、 Al、 Ga、 In、 Zn、 Cd、 Be、 Mg、 Ca、 P、 As, Sb、 0、 S、 Se、 Li, Na、 K力 Sある。
[0402] 上記イオン注入ダイヤモンド薄膜が形成された 2つの基板を、イオン注入ダイヤモ ンド薄膜の表面が内側になるように重ね合わせて超高温高圧焼成炉内に配置する。 すなわち、ダイヤモンド基板 5— 21A上に形成されたダイヤモンド薄膜 5— 23Aと、ダ ィャモンド基板 5— 21B上に形成されたダイヤモンド薄膜 5— 23Bとが接し、ダイヤモ ンド基板 5— 21A、 5— 21Bでダイヤモンド薄膜 5— 23A、 5— 23Bを挟みこむように重 ね合せる。その後、重ねあわされた基板を超高温高圧焼成炉において、 3. 5GPa以 上、 600°C以上の圧力、温度下でァニールする（図 41E)。すなわち、圧力 P (kbar) と温度 T(K)とが、式 Ρ> 7. 1 + 0. 027Τの関係（非特許文献 7参照）を満たす 35kb ar以上の圧力、かつ 873K以上の温度である条件下でァニールする。 [0403] 高温高圧ァニールが終了した後、重ね合わされたダイヤモンド基板 5— 21A、 5- 2 IBを分離すると、高品質な半導体ダイヤモンド薄膜 5— 24を得ることができる（図 41 F)。ダイヤモンド薄膜 5— 23A、 5— 23Bは殆ど接着することがないので、ダイヤモン ド基板 5— 21A、 5— 21Bは、自然に、又は軽い衝撃を加えることで容易に分離する ことができる。
[0404] 一例として、ダイヤモンド基板 5— 21にダイヤモンド（100)基板を用い、 1400°C、 7 GPaの条件下で 1時間高温高圧ァニールを行って作成された半導体ダイヤモンド薄 膜 5— 24上に電極を形成してホール測定を行い、極性、キャリア濃度、室温移動度 を求めた。表 19に、この場合の半導体ダイヤモンド薄膜 5— 24の各ドーパントに対す る極性、室温でのキャリア濃度、移動度を示す。
[0405] [表 19]
Figure imgf000085_0001
[0406] 表 19に示すように、本実施形態において作製される半導体ダイヤモンド薄膜 5— 2 4は高い室温移動度を持つことが分かる。これらの結果は、イオン注入ダイヤモンド 薄膜 5— 23の表面を保護した上で高温高圧ァニールすることにより、表面のエツチン グを防ぎ、従来の方法では得られな!/、高品質な P型及び N型ダイヤモンド半導体を 得ることがでさることを示して!/ヽる。

Claims

請求の範囲
[1] 単結晶ダイヤモンド薄膜と、前記単結晶ダイヤモンド薄膜の内部に形成された正孔 または電子チャンネルと、前記単結晶ダイヤモンド薄膜上に形成されたドレイン電極 、ゲート電極、およびソース電極からなる電界効果トランジスタにおいて、
前記単結晶ダイヤモンド薄膜の表面の面方位に対して前記単結晶ダイヤモンド薄 膜の結晶軸 [001]方向が、または、前記チャンネルの形成面の面方位に対して前記 単結晶ダイヤモンド薄膜の結晶軸 [001]方向力 傾斜していることを特徴とする電界 効果トランジスタ。
[2] 前記単結晶ダイヤモンド薄膜の表面の面方位と前記単結晶ダイヤモンド薄膜の結 晶軸 [001]方向との成す角度 a d、または、前記チャンネルの形成面の面方位と前 記単結晶ダイヤモンド薄膜の結晶軸 [001]方向との成す角度 a cは、 0. 05度から 1 . 1度の範囲にあることを特徴とする請求項 1に記載の電界効果トランジスタ。
[3] 基板上に形成された単結晶ダイヤモンド薄膜と、前記単結晶ダイヤモンド薄膜の内 部に形成された正孔または電子チャンネルと、前記単結晶ダイヤモンド薄膜上に形 成されたドレイン電極、ゲート電極、およびソース電極カゝらなる電界効果トランジスタ において、
前記単結晶ダイヤモンド薄膜の表面の面方位に対して前記単結晶ダイヤモンド薄 膜の結晶軸 [001]方向が、または、前記チャンネルの形成面の面方位に対して前記 単結晶ダイヤモンド薄膜の結晶軸 [001]方向力 傾斜していることを特徴とする電界 効果トランジスタ。
[4] 前記単結晶ダイヤモンド薄膜の表面の面方位と前記単結晶ダイヤモンド薄膜の結 晶軸 [001]方向との成す角度 a d、または、前記チャンネルの形成面の面方位と前 記単結晶ダイヤモンド薄膜の結晶軸 [001]方向との成す角度 a cは、 0. 05度から 1 . 1度の範囲にあることを特徴とする請求項 3に記載の電界効果トランジスタ。
[5] 基板上に形成された単結晶ダイヤモンド薄膜と、前記単結晶ダイヤモンド薄膜の上 に形成された正孔または電子チャンネルと、前記チャンネル上に形成されたドレイン 電極、ゲート電極、およびソース電極からなる電界効果トランジスタにおいて、 前記チャンネルの表面の面方位に対して前記単結晶ダイヤモンド薄膜の結晶軸 [0 01]方向が傾斜していることを特徴とする電界効果トランジスタ。
[6] 前記チャンネルの表面の面方位と前記単結晶ダイヤモンド薄膜の結晶軸 [001]方 向との成す角度 a cは、 0. 05度から 1. 1度の範囲にあることを特徴とする請求項 5に 記載の電界効果トランジスタ。
[7] 前記基板は、単結晶ダイヤモンド基板であり、前記単結晶ダイヤモンド基板と前記 単結晶ダイヤモンド薄膜との界面の面方位と前記単結晶ダイヤモンド基板の結晶軸 の [001]方向との成す角度 a sは、 0. 05度から 1. 1度の範囲にあることを特徴とす る請求項 3乃至請求項 6のいずれかに記載の電界効果トランジスタ。
[8] 前記ゲート電極の長手方向と前記単結晶ダイヤモンド薄膜の結晶軸の [110]方向 との成す角度 は、マイナス 30度力もプラス 30度の範囲にあることを特徴とする請求 項 1乃至請求項 7のいずれかに記載の電界効果トランジスタ。
[9] 基板上に形成された単結晶ダイヤモンド薄膜と、前記単結晶ダイヤモンド薄膜の内 部に形成された正孔または電子チャンネルと、前記単結晶ダイヤモンド薄膜上に形 成されたドレイン電極、ゲート電極、およびソース電極カゝらなる電界効果トランジスタ の製造方法において、
前記基板上に、前記単結晶ダイヤモンド薄膜を形成するステップと、
前記単結晶ダイヤモンド薄膜上に前記チャンネルを形成するステップと、 形成された前記チャンネル上に、前記単結晶ダイヤモンド薄膜をさらに形成するス テツプと、
前記単結晶ダイヤモンド薄膜の表面の面方位を前記単結晶ダイヤモンド薄膜の結 晶軸の [001]方向に対して傾斜させるように前記単結晶ダイヤモンド薄膜の表面を 研磨加工するステップと、
を備えることを特徴とする電界効果トランジスタの製造方法。
[10] 基板上に形成された単結晶ダイヤモンド薄膜と、前記単結晶ダイヤモンド薄膜の内 部に形成された正孔または電子チャンネルと、前記単結晶ダイヤモンド薄膜上に形 成されたドレイン電極、ゲート電極、およびソース電極カゝらなる電界効果トランジスタ の製造方法において、
前記基板上に、前記単結晶ダイヤモンド薄膜を形成するステップと、 形成した前記単結晶ダイヤモンド薄膜表面を前記単結晶ダイヤモンド薄膜の結晶 軸の [001]方向に対して傾斜させるように、前記単結晶ダイヤモンド薄膜表面を研 磨加工するステップと、
研磨加工した前記単結晶ダイヤモンド薄膜上に前記チャンネルを形成するステツ プと、
を備えることを特徴とする電界効果トランジスタの製造方法。
[11] 単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド薄膜と、前記単結晶ダ ィャモンド薄膜の内部に形成された正孔または電子チャンネルと、前記単結晶ダイヤ モンド薄膜上に形成されたドレイン電極、ゲート電極、およびソース電極カゝらなる電界 効果トランジスタの製造方法にぉ 、て、
前記単結晶ダイヤモンド基板の面方位を前記単結晶ダイヤモンド基板の結晶軸の
[001]方向に対して傾斜させるように、前記単結晶ダイヤモンド基板の表面を研磨 加工するステップと、
研磨加工された前記単結晶ダイヤモンド基板上に、前記単結晶ダイヤモンド薄膜 を形成するステップと、
前記単結晶ダイヤモンド薄膜上に前記チャンネルを形成するステップと、 を備えることを特徴とする電界効果トランジスタの製造方法。
[12] ゲート電極、ソース電極およびドレイン電極がダイヤモンド単結晶薄膜上にそれぞ れ離間して形成されたダイヤモンド半導体素子において、
前記ソース電極は、前記ダイヤモンド単結晶薄膜側の第 1の領域と、該第 1の領域 以外の第 2の領域とを含み、前記第 1の領域の前記ゲート電極側の第 1の端面と前 記ゲート電極との間の第 1の距離は、前記第 2の領域の前記ゲート電極側の第 2の端 面と前記ゲート電極との間の第 2の距離以下であり、
前記ドレイン電極は、前記ダイヤモンド単結晶薄膜側の第 3の領域と、該第 3の領 域以外の第 4の領域とを含み、前記第 3の領域の前記ゲート電極側の第 3の端面と 前記ゲート電極との間の第 3の距離は、前記第 4の領域の前記ゲート電極側の第 4の 端面と前記ゲート電極との間の第 4の距離以下であることを特徴とするダイヤモンド半 導体素子。
[13] 請求項 12に記載のダイヤモンド半導体素子であって、前記第 1の距離が、 0. 1 μ m力ら 10 μ mの範囲にあり、前記第 2の距離が、前記第 1の距離から 30 μ mの範囲 にあることを特徴とするダイヤモンド半導体素子。
[14] 請求項 12または 13に記載のダイヤモンド半導体素子であって、前記第 3の距離が
、 0. 1 m力ら 50 μ mの範囲にあり、前記第 4の距離力 前記第 3の距離力ら 50 μ m の範囲にあることを特徴とするダイヤモンド半導体素子。
[15] 請求項 12乃至 14のいずれかに記載のダイヤモンド半導体素子であって、前記第 1 の領域の厚さは、 0. 01 μ mから 0. 2 μ mの範囲にあり、前記第 2の領域の厚さは、 0
. 2 m以上であることを特徴とするダイヤモンド半導体素子。
[16] 請求項 12乃至 15のいずれかに記載のダイヤモンド半導体素子であって、前記第 3 の領域の厚さは、 0. 01 μ mから 0. 2 μ mの範囲にあり、前記第 4の領域の厚さは、 0
. 2 m以上であることを特徴とするダイヤモンド半導体素子。
[17] ゲート電極、ソース電極およびドレイン電極がダイヤモンド単結晶薄膜上にそれぞ れ離間して形成されたダイヤモンド半導体素子において、
前記ソース電極は、前記ダイヤモンド単結晶薄膜上に形成された第 1の下部金属 膜と、該第 1の下部金属膜上に形成された第 1の上部金属膜とを少なくとも含み、前 記第 1の下部金属膜の前記ゲート電極側の第 1の端面と前記ゲート電極との間の第
1の距離は、前記第 1の上部金属膜の前記ゲート電極側の第 2の端面と前記ゲート 電極との間の第 2の距離以下であり、
前記ドレイン電極は、前記ダイヤモンド単結晶薄膜上に形成された第 2の下部金属 膜と、該第 2の下部金属膜上に形成された第 2の上部金属膜とを少なくとも含み、前 記第 2の下部金属膜の前記ゲート電極側の第 3の端面と前記ゲート電極との間の第
3の距離は、前記第 2の上部金属膜の前記ゲート電極側の第 4の端面と前記ゲート 電極との間の第 4の距離以下であることを特徴とするダイヤモンド半導体素子。
[18] 請求項 17に記載のダイヤモンド半導体素子であって、前記第 1の距離が、 0. 1 μ m力ら 10 μ mの範囲にあり、前記第 2の距離が、前記第 1の距離から 30 μ mの範囲 にあることを特徴とするダイヤモンド半導体素子。
[19] 請求項 17又は 18に記載のダイヤモンド半導体素子であって、前記第 3の距離が、
0. 1 μ m力ら 50 μ mの範囲にあり、前記第 4の距離力 前記第 3の距離から 50 μ m の範囲にあることを特徴とするダイヤモンド半導体素子。
[20] 請求項 17乃至 19のいずれかに記載のダイヤモンド半導体素子であって、前記第 1 の下部金属膜の厚さは、 0. Ol /z m力ら 0. 2 mの範囲にあり、前記第 1の上部金属 膜の厚さは、 0. 2 m以上であることを特徴とするダイヤモンド半導体素子。
[21] 請求項 17乃至 20のいずれかに記載のダイヤモンド半導体素子であって、前記第 2 の下部金属膜の厚さは、 0. 01 111カら0. 2 mの範囲にあり、前記第 2の上部金属 膜の厚さは、 0. 2 m以上であることを特徴とするダイヤモンド半導体素子。
[22] 請求項 17乃至 21のいずれかに記載のダイヤモンド半導体素子であって、前記第 1 の下部金属膜は、金またはそれを含む合金でできており、前記第 1の上部金属膜は 、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属または、 それを含む合金でできていることを特徴とするダイヤモンド半導体素子。
[23] 請求項 17乃至 22のいずれかに記載のダイヤモンド半導体素子であって、前記第 2 の下部金属膜は、金またはそれを含む合金でできており、前記第 2の上部金属膜は 、金、白金，パラジウム，チタン，モリブデン，タングステンのいずれかの金属または、 それを含む合金でできていることを特徴とするダイヤモンド半導体素子。
[24] ダイヤモンド単結晶薄膜上に第 1の金属膜を形成するステップと、
前記第 1の金属膜上に第 2の金属膜を形成するステップと、
前記第 2の金属膜の第 1の領域に前記第 1の金属膜の表面まで達する第 1の開口 部を形成するステップと、
前記開口部力も露出して 、る前記第 1の金属膜の表面の一部にエッチングを行 、 、前記ダイヤモンド単結晶薄膜の表面まで達する第 2の開口部を形成するステップと 前記第 2の開口部力 露出している前記ダイヤモンド単結晶薄膜上に第 3の金属 膜を形成するステップと
を備えたことを特徴とするダイヤモンド半導体素子作製方法。
[25] 請求項 24に記載のダイヤモンド半導体素子作製方法であって、前記第 1の開口部 を形成するステップでは、前記第 1の開口部の幅が前記第 2の金属膜の厚さよりも大 きくなるように、前記第 1の開口部を形成することを特徴とするダイヤモンド半導体素 子作製方法。
[26] 基板上にダイヤモンド結晶薄膜を形成する第 1の工程と、
前記形成されたダイヤモンド結晶薄膜を、ダイヤモンドが安定となる高圧力下で焼 成する第 2の工程と
を有することを特徴とするダイヤモンド薄膜の作製方法。
[27] 基板上にダイヤモンド結晶薄膜を形成する第 1の工程と、
前記形成されたダイヤモンド結晶薄膜を 2つ用意する第 2の工程と、
前記 2つのダイヤモンド結晶薄膜の各表面を、それぞれの表面の少なくとも一部を 接触するように重ね合わせた 2つのダイヤモンド結晶薄膜を、ダイヤモンドが安定とな る高圧力下で焼成する第 3の工程と
を有することを特徴とするダイヤモンド薄膜の作製方法。
[28] 基板上にダイヤモンド結晶薄膜を形成する第 1の工程と、
前記形成されたダイヤモンド結晶薄膜の表面の少なくとも一部に、保護部材を形成 するか、または、前記少なくとも一部を保護部材で覆って、前記保護部材により前記 少なくとも一部を保護する第 2の工程と、
前記保護部材により保護されたダイヤモンド結晶薄膜を、ダイヤモンドが安定となる 高圧下で焼成する第 3の工程と
を有することを特徴とするダイヤモンド薄膜の作製方法。
[29] 前記保護部材は、酸ィ匕シリコン、窒化シリコン、または酸ィ匕アルミニウムのいずれか
1つであることを特徴とする請求項 28記載のダイヤモンド薄膜の作製方法。
[30] 前記保護部材は、チタン、タングステン、白金、ノラジウムまたはモリブデン、ある!/ヽ はそれらのうち少なくとも 1つを含む合金であることを特徴とする請求項 28記載のダイ ャモンド薄膜の作製方法。
[31] 前記基板は、ダイヤモンド単結晶基板であることを特徴とする請求項 26乃至 30の
Vヽずれかに記載のダイヤモンド薄膜の作製方法。
[32] 前記ダイヤモンド結晶薄膜は、ダイヤモンド単結晶薄膜であることを特徴とする請 求項 26乃至 31のいずれかに記載のダイヤモンド薄膜の作製方法。
[33] 前記ダイヤモンド単結晶基板および前記ダイヤモンド単結晶薄膜の面方位が（111
)であることを特徴とする請求項 32記載のダイヤモンド薄膜の作製方法。
[34] 前記ダイヤモンド結晶薄膜は、ダイヤモンド多結晶薄膜であることを特徴とする請 求項 26乃至 30のいずれかに記載のダイヤモンド薄膜の作製方法。
[35] 前記第 1の工程では、前記ダイヤモンド結晶薄膜を形成する際の、前記基板を熱 するための温度の制御、または前記ダイヤモンド結晶薄膜を形成する際に用いられ るメタンおよび水素について、前記水素流量に対する前記メタン流量の比率の制御 の少なくともいずれか一方を行うことを特徴とする請求項 26乃至 34のいずれかに記 載のダイヤモンド薄膜の作製方法。
[36] 前記温度は、前記ダイヤモンド結晶薄膜を形成する際の成長温度以上、 700°C以 下で制御されることを特徴とする請求項 35記載のダイヤモンド薄膜の作製方法。
[37] 前記比率は、 0%よりも大きぐ 0. 5%以下で制御されることを特徴とする請求項 35 または 36記載のダイヤモンド薄膜の作製方法。
[38] 前記ダイヤモンド結晶薄膜の表面の平坦性が平均自乗粗さで 1 μ m2の範囲で 30η m以下であることを特徴とする請求項 35乃至 37のいずれかに記載のダイヤモンド薄 膜の作製方法。
[39] 前記焼成を行う際の圧力 P (GPa)と前記焼成を行う際の温度 T(K)との関係が式 Ρ ≥0. 71 + 0. 0027Τの関係を満たし、かつ P≥l. 5GPaの圧力下で前記焼成を行 うことを特徴とする請求項 26乃至 38のいずれかに記載のダイヤモンド薄膜の作製方 法。
[40] 前記第 1の工程では、マイクロ波プラズマ CVD法により、前記ダイヤモンド結晶薄 膜を形成することを特徴とする請求項 26乃至 39のいずれかに記載のダイヤモンド薄 膜の作製方法。
[41] ドーパント元素として Al、 Be、 Ca、 Cd、 Ga、 In、 Li、 Mg及び Znのいずれかを含有 することを特徴とする P型ダイヤモンド半導体。
[42] 前記ドーパント元素の濃度は、各温度において前記 p型ダイヤモンド半導体中の正 孔濃度を 1. 0 X 1015cm 3以上にする濃度であり、かつ 1. 0 X 1021cm 3以下の濃度 であることを特徴とする請求項 41に記載の p型ダイヤモンド半導体。
[43] 前記ドーパント元素として Alを 2. 6 X 1016cm 3以上 1. O X 1021cm 3以下の濃度で 含有することを特徴とする請求項 41又は 42に記載の p型ダイヤモンド半導体。
[44] 前記ドーパント元素として Beを 1. 3 X 1016cm 3以上 1. O X 1021cm 3以下の濃度で 含有することを特徴とする請求項 41又は 42に記載の p型ダイヤモンド半導体。
[45] 前記ドーパント元素として Caを 3. 2 X 1016cm— 3以上 1. O X 1021cm— 3以下の濃度で 含有することを特徴とする請求項 41又は 42に記載の p型ダイヤモンド半導体。
[46] 前記ドーパント元素として Cdを 6. 4 X 1015cm— 3以上 1. O X 1021cm— 3以下の濃度 で含有することを特徴とする請求項 41又は 42に記載の p型ダイヤモンド半導体。
[47] 前記ドーパント元素として Gaを 8. 1 X 1015cm— 3以上 1. O X 1021cm— 3以下の濃度 で含有することを特徴とする請求項 41又は 42に記載の p型ダイヤモンド半導体。
[48] 前記ドーパント元素として Inを 5. 1 X 1015cm— 3以上 1. O X 1021cm— 3以下の濃度で 含有することを特徴とする請求項 41又は 42に記載の p型ダイヤモンド半導体。
[49] 前記ドーパント元素として Liを 3. 2 X 1016cm— 3以上 1. O X 1021cm— 3以下の濃度で 含有することを特徴とする請求項 41又は 42に記載の p型ダイヤモンド半導体。
[50] 前記ドーパント元素として Mgを 1. O X 1017cm— 3以上 1. 0 X 1021cm— 3以下の濃度 で含有することを特徴とする請求項 41又は 42に記載される p型ダイヤモンド半導体。
[51] 前記ドーパント元素として Znを 1. 6 X 1016cm 3以上 1. O X 1021cm 3以下の濃度で 含有することを特徴とする請求項 41又は 42に記載される p型ダイヤモンド半導体。
[52] ダイヤモンドに対し、超高温高圧合成によりドーパント元素として Al、 Be、 Ca、 Cd、
Ga、 In、 Li、 Mgおよび Znのいずれかをドーピングすることを特徴とする p型ダイヤモ ンド半導体の製造方法。
[53] ダイヤモンドに対し、イオン注入によりドーパント元素として Al、 Be、 Ca、 Cd、 Ga、 I n、 Li、 Mgおよび Znのいずれかをドーピングすることを特徴とする p型ダイヤモンド半 導体の製造方法。
[54] 化学気相堆積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する A1の 原子数の比率 (A1ZC)が 0. 26ppm以上 104ppm以下であるドーパントガスとを少な くても含む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させ ることを特徴とする P型ダイヤモンド半導体の製造方法。
[55] 前記 Alのドーパントガスは、固体の A1をプラズマ中に挿入して気化させたアルミ- ゥム（A1)、トリメチルアルミニウム（（CH ) A1:TMA1)、トリェチルアルミニウム（（C H
3 3 2
) A1:TEA1)及び塩ィ匕アルミニウム (A1C1 )のいずれかを含むことを特徴とする請求
5 3 3
項 54に記載の p型ダイヤモンド半導体の製造方法。
[56] 化学気相堆積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Beの 原子数の比率 (BeZC)が 0. 13ppm以上 104ppm以下であるドーパントガスとを少 なくても含む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長さ せることを特徴とする P型ダイヤモンド半導体の製造方法。
[57] 前記 Beのドーパントガスは、固体の Beをプラズマ中に挿入して気化させたベリリウ ム（Be)を含むことを特徴とする請求項 56に記載の p型ダイヤモンド半導体の製造方 法。
[58] 化学気相堆積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Caの 原子数の比率 (CaZC)が 0. 32ppm以上 104ppm以下であるドーパントガスとを少 なくても含む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長さ せることを特徴とする P型ダイヤモンド半導体の製造方法。
[59] 前記 Caのドーパントガスは、固体の Caをプラズマ中に挿入して気化させたカルシゥ ム（Ca)及び塩化カルシウム（CaCl )の 、ずれかを含むことを特徴とする請求項 58
2
に記載の P型ダイヤモンド半導体の製造方法。
[60] 化学気相堆積 (CVD)法により、炭素 (C)を含むガスと Cの原子数に対する Cdの原 子数の比率（CdZC)が 0. 064ppm以上 104ppm以下であるドーパントガスを少なく ても含む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させる ことを特徴とする P型ダイヤモンド半導体の製造方法。
[61] 前記 Cdのドーパントガスは、ジメチルカドミニゥム（（CH ) Cd: DMCd)、ジェチル
3 2
力ドミニゥム（（C H ) Cd: DECd)及び塩化力ドミニゥム（CdCl )のいずれかを含む
2 5 2 2
ことを特徴とする請求項 60に記載の p型ダイヤモンド半導体の製造方法。
[62] 化学気相堆積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Gaの 原子数の比率（GaZC)が 0. 081ppm以上 104ppm以下であるドーパントガスを少 なくても含む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長さ せることを特徴とする P型ダイヤモンド半導体の製造方法。
[63] 前記 Gaのドーパントガスは、トリメチルガリウム（（CH ) Ga :TMCa)、トリェチルガリ
3 3
ゥム（（C H ) Ga :TEGa)及び塩化ガリウム（GaCl )のいずれか含むことを特徴とす
2 5 3 3
る請求項 62に記載の p型ダイヤモンド半導体の製造方法。
[64] 化学気相堆積 (CVD)法により、炭素を含むガスと、 Cの原子数に対する Inの原子 数の比率 (InZC)が 0. 051ppm以上 104ppm以下であるドーパントガスを少なくて も含む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させるこ とを特徴とする P型ダイヤモンド半導体の製造方法。
[65] 前記 Inのドーパントガスは、トリメチルインジウム（（CH ) In:TMIn)、トリェチルイ
3 3
ンジゥム（（C H ) In:TEIn)及び塩化インジウム（InCl )のいずれかを含むことを特
2 5 3 3
徴とする請求項 64に記載の p型ダイヤモンド半導体の製造方法。
[66] 化学気相堆積 (CVD)法により、炭素 (C)を含むガスと、 Cの原子数に対する Liの 原子数の比率 (LiZC)が 3. Oppm以上 104ppm以下であるドーパントガスとを少なく ても含む原料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させる ことを特徴とする P型ダイヤモンド半導体の製造方法。
[67] 前記 Liのドーパントガスは、メチルリチウム（CH Li)、ェチルリチウム（C H Li)、プ
3 2 5 口ピルリチウム (C H Li)のいずれかを含むことを特徴とする請求項 66に記載の p型
3 7
ダイヤモンド半導体の製造方法。
[68] 化学気相堆積 (CVD)法により、炭素を含むガスと、 Cの原子数に対する Mgの比 率 (Mg/C)が 1. Oppm以上 104ppm以下であるドーパントガスとを少なくとも含む原 料ガスから、ダイヤモンド基板上に p型ダイヤモンド半導体膜を成長させることを特徴 とする P型ダイヤモンド半導体の製造方法。
[69] 前記 Mgを含むドーパントガスは、ビスシクロペンタデェニールマグネシウム、 （（C
5
H ) Mg : Cp Mg)、ビスメチルシクロペンタデェニールマグネシウム（（CH C H )
5 2 2 3 5 4 2
Mg : MCp Mg)及び塩化マグネシウム（MgCl )のいずれかを含むことを特徴とする
2 2
請求項 68に記載の p型ダイヤモンド半導体の製造方法。
[70] 化学気相堆積 (CVD)法により、炭素を含むガスと、 Cに対する Znの原子数の比率
(Zn/C)が 0. 16ppm以上 104ppm以下であるドーパントガスとを少なくとも含む原 料ガスから、ダイヤモンド基板上に P型ダイヤモンド半導体膜を成長させることを特徴 とする P型ダイヤモンド半導体の製造方法。
[71] 前記 Znを含むドーパントガスは、ジメチル亜鉛（（CH ) Zn: DMZn)、ジェチル亜
3 2
鉛（（C H ) Zn： DEZn)及び塩化亜鉛 (ZnCl )の 、ずれかを含むことを特徴とする
2 5 2 2
請求項 70に記載の p型ダイヤモンド半導体の製造方法。
[72] ダイヤモンド基板と、
前記ダイヤモンド基板上に形成された請求項 41乃至 51のいずれか〖こ記載の p型 ダイヤモンド半導体層と、
前記 P型ダイヤモンド半導体層上に互いに離間して形成されたソース電極及びドレ イン電極と
前記 P型ダイヤモンド半導体層上の前記ソース電極とドレイン電極との間に形成さ れたゲート電極と
を備えたことを特徴とする MESFET。
[73] ダイヤモンド基板と、
前記ダイヤモンド基板上に形成された請求項 41乃至 51のいずれか〖こ記載の p型 ダイヤモンド半導体層と、
前記 P型ダイヤモンド半導体層上に互いに離間して形成されたソース電極及びドレ イン電極と
前記 P型ダイヤモンド半導体層上の前記金属電極の間に形成された絶縁体層と、 前記絶縁体層上に形成されたゲート電極と
を備えたことを特徴とする MISFET。
[74] ダイヤモンド基板と、
前記ダイヤモンド基板上に形成された第 1の n型ダイヤモンド半導体層と、 前記第 1の n型ダイヤモンド半導体層上に互いに離間して形成された請求項 41乃 至 51のいずれかに記載の第 1の p型ダイヤモンド半導体層及び第 1の金属電極と、 前記 P型ダイヤモンド半導体層上に互いに離間して形成された第 2の n型ダイヤモ ンド半導体層及び第 2の金属電極と、
前記第 2の n型ダイヤモンド半導体層上に形成された第 3の金属電極と を備えたことを特徴とする npn型バイポーラ一トランジスター。
[75] ダイヤモンド基板と、
前記ダイヤモンド基板上に形成された請求項 41乃至 51のいずれか〖こ記載の第 1 の P型ダイヤモンド半導体層と、
前記第 1の p型ダイヤモンド半導体層上に互いに離間して形成された n型ダイヤモ ンド半導体層及び第 1の電極と、
前記 n型ダイヤモンド半導体層上に互いに離間して形成された前記ダイヤモンド基 板上に形成された請求項 41乃至 51のいずれかに記載の第 2の p型ダイヤモンド半 導体層及び第 2の電極と、
前記第 2の前記 p型ダイヤモンド半導体層上に形成された第 3の電極と を備えたことを特徴とする pnp型バイポーラ一トランジスター。
[76] ダイヤモンド基板と、
前記ダイヤモンド基板上に形成された請求項 41乃至 51のいずれか〖こ記載の p型 ダイヤモンド半導体層と、
前記 P型ダイヤモンド半導体層上に互いに離間して形成された n型ダイヤモンド半 導体層及びアノード電極と、
前記 n型ダイヤモンド半導体層上に形成された力ソード電極と
を備えたことを特徴とする LED。
[77] ダイヤモンドにイオン注入法により、ドーパントを打ち込む第 1の工程と、
前記イオン注入されたダイヤモンドの表面の少なくとも一部に保護層を形成する第 2の工程と、
前記保護層により保護された前記イオン注入されたダイヤモンドを 3. 5GPa以上の 圧力、かつ 600°C以上の温度において焼成する第 3の工程と
を有することを特徴とするダイヤモンド半導体の作製方法。
[78] ダイヤモンドにイオン注入法により、ドーパントを打ち込む第 1の工程と、
前記イオン注入されたダイヤモンド 2枚を、該イオン注入されたダイヤモンドの表面 の少なくとも一部が互いに接触するように重ね合わせて、 3. 5GPa以上の圧力、かつ 600°C以上の温度において焼成する第 2の工程と を有することを特徴とするダイヤモンド半導体の作製方法。
[79] 前記イオン注入法により打ち込むドーパントが B、 Al、 Ga、 In、 Zn、 Cd、 Be、 Mg、 Ca、 P、 As、 Sb、 0、 S、 Se、 Li、 Na、 Kの内の少なくとも 1種類を含むことを特徴とす る請求項 77又は 78に記載のダイヤモンド半導体の作製方法。
[80] 前記イオン注入されたダイヤモンドを焼成する際の圧力 P (kbar)と温度 T (K)とが、 式 P> 7. 1 + 0. 027Tの関係を満たす 35kbar以上の圧力、かつ 873K以上の温度 であることを特徴とする請求項 77乃至 79のいずれかに記載のダイヤモンド半導体の 作製方法。
[81] 前記保護層は、チタン、タングステン、白金、ノラジウム、モリブデンの内少なくとも 1 つを含む金属、 Al Si O N (0≤x≤l、0≤y≤l)、及びこれらの内 2種類以上 を多層化した層の 、ずれかであることを特徴とする請求項 77乃至 80の 、ずれかに 記載のダイヤモンド半導体の作製方法。
[82] 前記第 1の工程で使用するダイヤモンドが CVD法により作製されたダイヤモンド薄 膜であることを特徴とする請求項 77乃至 81のいずれかに記載のダイヤモンド半導体 の作製方法。
PCT/JP2006/312334 2005-06-20 2006-06-20 ダイヤモンド半導体素子およびその製造方法 WO2006137401A1 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
US11/577,678 US8242511B2 (en) 2005-06-20 2006-06-20 Field effect transistor using diamond and process for producing the same
EP11182463.7A EP2400533B1 (en) 2005-06-20 2006-06-20 Diamond semiconductor element and process for producing the same
EP06766995.2A EP1895579B1 (en) 2005-06-20 2006-06-20 Diamond semiconductor element and process for producing the same
JP2007522296A JP4908409B2 (ja) 2005-06-20 2006-06-20 ダイヤモンド半導体素子およびその製造方法
US12/023,631 US20080134959A1 (en) 2005-06-20 2008-01-31 Diamond semiconductor element and process for producing the same
US12/023,660 US8221548B2 (en) 2005-06-20 2008-01-31 Diamond semiconductor element and process for producing the same
US12/023,690 US7973339B2 (en) 2005-06-20 2008-03-24 Diamond semiconductor element and process for producing the same
US12/956,893 US8486816B2 (en) 2005-06-20 2010-11-30 Diamond semiconductor element and process for producing the same
US12/956,784 US8487319B2 (en) 2005-06-20 2010-11-30 Diamond semiconductor element and process for producing the same
US13/276,081 US8328936B2 (en) 2005-06-20 2011-10-18 Producing a diamond semiconductor by implanting dopant using ion implantation

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2005179751 2005-06-20
JP2005-179751 2005-06-20
JP2005270541 2005-09-16
JP2005-270541 2005-09-16
JP2005307231 2005-10-21
JP2005-307231 2005-10-21
JP2006-061838 2006-03-07
JP2006061838 2006-03-07

Related Child Applications (5)

Application Number Title Priority Date Filing Date
US11/577,678 A-371-Of-International US8242511B2 (en) 2005-06-20 2006-06-20 Field effect transistor using diamond and process for producing the same
US12/023,890 Division US7695271B2 (en) 2008-01-31 2008-01-31 Non-stringing nozzle tip
US12/023,631 Division US20080134959A1 (en) 2005-06-20 2008-01-31 Diamond semiconductor element and process for producing the same
US12/023,660 Division US8221548B2 (en) 2005-06-20 2008-01-31 Diamond semiconductor element and process for producing the same
US12/023,690 Division US7973339B2 (en) 2005-06-20 2008-03-24 Diamond semiconductor element and process for producing the same

Publications (1)

Publication Number Publication Date
WO2006137401A1 true WO2006137401A1 (ja) 2006-12-28

Family

ID=37570430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/312334 WO2006137401A1 (ja) 2005-06-20 2006-06-20 ダイヤモンド半導体素子およびその製造方法

Country Status (6)

Country Link
US (7) US8242511B2 (ja)
EP (7) EP2400531A3 (ja)
JP (5) JP4908409B2 (ja)
KR (1) KR100913401B1 (ja)
CN (1) CN100508144C (ja)
WO (1) WO2006137401A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110041B2 (en) 2002-09-06 2012-02-07 Daniel James Twitchen Coloured diamond
CN102403209A (zh) * 2011-11-10 2012-04-04 上海大学 一种基于金刚石薄膜场效应晶体管欧姆接触电极的制备方法
CN105130418A (zh) * 2015-04-07 2015-12-09 电子科技大学 一种Li-Nb-Ti系微波介质陶瓷材料

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2400531A3 (en) 2005-06-20 2012-03-28 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
JP5161450B2 (ja) * 2005-09-30 2013-03-13 財団法人高知県産業振興センター プラズマｃｖｄ装置及びプラズマ表面処理方法
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US20080226838A1 (en) * 2007-03-12 2008-09-18 Kochi Industrial Promotion Center Plasma CVD apparatus and film deposition method
JP4533926B2 (ja) * 2007-12-26 2010-09-01 財団法人高知県産業振興センター 成膜装置及び成膜方法
JP5057467B2 (ja) * 2008-03-03 2012-10-24 株式会社中田製作所 成形装置とそのシュー及び成形方法
CN100593842C (zh) * 2008-07-01 2010-03-10 上海大学 一种纳米晶金刚石薄膜场效应晶体管的制备方法
JP4849691B2 (ja) * 2008-12-25 2012-01-11 独立行政法人産業技術総合研究所 大面積ダイヤモンド結晶基板及びその製造方法
JP5913362B2 (ja) 2010-12-23 2016-04-27 エレメント シックス リミテッド 合成ダイヤモンド材料のドーピングの制御
GB201021870D0 (en) 2010-12-23 2011-02-02 Element Six Ltd A microwave plasma reactor for manufacturing synthetic diamond material
JP2013242699A (ja) * 2012-05-21 2013-12-05 Renesas Electronics Corp 半導体装置
JP6139340B2 (ja) 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
US10639725B2 (en) * 2014-10-29 2020-05-05 Sumitomo Electric Industries, Ltd. Composite diamond body and composite diamond tool
US9441940B2 (en) 2015-01-21 2016-09-13 Uchicago Argonne, Llc Piezoresistive boron doped diamond nanowire
CN104659109B (zh) * 2015-03-20 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板
US9484474B1 (en) 2015-07-02 2016-11-01 Uchicago Argonne, Llc Ultrananocrystalline diamond contacts for electronic devices
US9741561B2 (en) 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
US9852833B1 (en) * 2016-06-28 2017-12-26 Alcatel-Lucent Usa Inc. Magnetization alignment in a thin-film device
EP3373052A1 (de) 2017-03-06 2018-09-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbzeug, verfahren zu dessen herstellung und damit hergestellte komponente
JP6569048B2 (ja) * 2017-03-22 2019-09-04 国立研究開発法人日本原子力研究開発機構 イオンビーム機能性透過膜、イオンビーム機能性透過膜を用いたビームライン機器、イオンビーム機能性透過膜を用いたフィルター機器、フィルター機器の調整方法
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
TWI706061B (zh) * 2017-04-26 2020-10-01 新加坡商二A 科技有限公司 大單晶鑽石及其生產方法
EP3432361B1 (en) * 2017-07-19 2022-05-04 Centre National De La Recherche Scientifique Diamond mis transistor
JP7096143B2 (ja) * 2017-11-17 2022-07-05 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法
JP6703683B2 (ja) * 2017-12-20 2020-06-03 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドおよびそれを用いた半導体素子
KR102588918B1 (ko) * 2018-03-29 2023-10-12 오브레이 가부시키가이샤 다이아몬드 결정
CN109037344A (zh) * 2018-06-15 2018-12-18 西安碳星半导体科技有限公司 一种双层栅介质的金刚石场效应晶体管结构及制作方法
CN109786256B (zh) * 2019-01-17 2021-05-04 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
CN109786233B (zh) * 2019-01-17 2021-01-12 中国电子科技集团公司第十三研究所 非对称表面沟道场效应晶体管的制备方法及功率器件
US10734384B1 (en) * 2019-01-23 2020-08-04 Qualcomm Incorporated Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating
CN110600554B (zh) * 2019-09-20 2021-06-04 西安交通大学 一种（100）晶向金刚石n-i-p结二极管及其制备方法
US11171211B1 (en) * 2020-05-11 2021-11-09 Samsung Electronics Co., Ltd. Group IV and III-V p-type MOSFET with high hole mobility and method of manufacturing the same
JP7427575B2 (ja) 2020-12-03 2024-02-05 株式会社東芝 電子放出電極及びマグネトロン
CN113278912B (zh) * 2021-05-13 2022-09-13 哈尔滨工业大学 一种硅终端金刚石表面的制备方法
CN116081618A (zh) * 2023-01-10 2023-05-09 武汉大学 金刚石镓-空位量子色心、应用及制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158774A (ja) * 1987-12-15 1989-06-21 Tech Res Assoc Conduct Inorg Compo Ｍｉｓ型電界効果トランジスタの製造法
JPH01246867A (ja) * 1988-03-28 1989-10-02 Sumitomo Electric Ind Ltd ショットキー接合
JPH03222436A (ja) * 1990-01-29 1991-10-01 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
JPH0815162A (ja) 1994-06-28 1996-01-19 Mitsubishi Nuclear Fuel Co Ltd 円柱体の検査装置
EP0702413A2 (en) 1994-09-16 1996-03-20 Sumitomo Electric Industries, Ltd MES field effect transistor formed in a diamond layer
JP2001007385A (ja) * 1999-06-21 2001-01-12 Japan Science & Technology Corp 紫外線発光デバイス及びその製造方法
EP1179621A1 (en) 1999-03-26 2002-02-13 Japan Science and Technology Corporation N-type semiconductor diamond and its fabrication method
JP2003347580A (ja) * 2002-05-28 2003-12-05 Tokyo Gas Co Ltd ダイヤモンド紫外線発光素子

Family Cites Families (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1287A (en) * 1839-08-14 galpin
US3612960A (en) * 1968-10-15 1971-10-12 Tokyo Shibaura Electric Co Semiconductor device
US3633425A (en) * 1970-01-02 1972-01-11 Meditech Energy And Environmen Chromatic temperature indicator
US3939839A (en) * 1974-06-26 1976-02-24 American Cystoscope Makers, Inc. Resectoscope and electrode therefor
US4184492A (en) * 1975-08-07 1980-01-22 Karl Storz Endoscopy-America, Inc. Safety circuitry for high frequency cutting and coagulating devices
US4074718A (en) * 1976-03-17 1978-02-21 Valleylab, Inc. Electrosurgical instrument
US4181131A (en) * 1977-02-28 1980-01-01 Olympus Optical Co., Ltd. High frequency electrosurgical instrument for cutting human body cavity structures
JPS5556637A (en) * 1978-10-20 1980-04-25 Matsushita Electric Ind Co Ltd Preparation of semiconductor device
US4226667A (en) 1978-10-31 1980-10-07 Bell Telephone Laboratories, Incorporated Oxide masking of gallium arsenide
US4248231A (en) * 1978-11-16 1981-02-03 Corning Glass Works Surgical cutting instrument
US4805616A (en) * 1980-12-08 1989-02-21 Pao David S C Bipolar probes for ophthalmic surgery and methods of performing anterior capsulotomy
US4961422A (en) * 1983-01-21 1990-10-09 Marchosky J Alexander Method and apparatus for volumetric interstitial conductive hyperthermia
US4544417A (en) * 1983-05-27 1985-10-01 Westinghouse Electric Corp. Transient capless annealing process for the activation of ion implanted compound semiconductors
JPS6036041A (ja) * 1983-08-09 1985-02-25 太田　富雄 手術に用いる双極電気凝固用ピンセット
JPS6050916A (ja) * 1983-08-30 1985-03-22 Sumitomo Electric Ind Ltd 化合物半導体の熱処理方法
US4573448A (en) * 1983-10-05 1986-03-04 Pilling Co. Method for decompressing herniated intervertebral discs
JPS60148129A (ja) * 1984-01-12 1985-08-05 Sumitomo Electric Ind Ltd 化合物半導体基板の熱処理方法
US4727874A (en) * 1984-09-10 1988-03-01 C. R. Bard, Inc. Electrosurgical generator with high-frequency pulse width modulated feedback power control
IL79107A (en) * 1985-06-17 1989-03-31 De Beers Ind Diamond Ion implantation in crystalline substrate
JPH0725636B2 (ja) * 1986-01-23 1995-03-22 株式会社東芝 半導体ダイヤモンドの製造方法
JPS62176992A (ja) * 1986-01-27 1987-08-03 Toshiba Corp 半導体ダイヤモンドの製造方法
JPS62212297A (ja) 1986-03-11 1987-09-18 Toshiba Corp 半導体ダイヤモンドの製造方法
JPS63107898A (ja) 1986-10-23 1988-05-12 Natl Inst For Res In Inorg Mater プラズマを用いるダイヤモンドの合成法
JPH0815162B2 (ja) * 1987-02-12 1996-02-14 住友電気工業株式会社 ダイヤモンドのアニ−ル法
US4822466A (en) 1987-06-25 1989-04-18 University Of Houston - University Park Chemically bonded diamond films and method for producing same
US4816291A (en) 1987-08-19 1989-03-28 The Regents Of The University Of California Process for making diamond, doped diamond, diamond-cubic boron nitride composite films
JPS6477000A (en) 1987-09-17 1989-03-23 Sanyo Electric Co Production of diamond thin film
ATE132047T1 (de) * 1988-01-20 1996-01-15 G2 Design Ltd Diathermiegerät
US4907589A (en) * 1988-04-29 1990-03-13 Cosman Eric R Automatic over-temperature control apparatus for a therapeutic heating device
US5178620A (en) * 1988-06-10 1993-01-12 Advanced Angioplasty Products, Inc. Thermal dilatation catheter and method
US4998933A (en) * 1988-06-10 1991-03-12 Advanced Angioplasty Products, Inc. Thermal angioplasty catheter and method
US4896671A (en) * 1988-08-01 1990-01-30 C. R. Bard, Inc. Catheter with contoured ablation electrode
JPH0249416A (ja) * 1988-08-10 1990-02-19 Sanyo Electric Co Ltd 微細パターンの形成方法
US5078717A (en) * 1989-04-13 1992-01-07 Everest Medical Corporation Ablation catheter with selectively deployable electrodes
US5098431A (en) * 1989-04-13 1992-03-24 Everest Medical Corporation RF ablation catheter
US5106452A (en) 1989-06-05 1992-04-21 Semiconductor Energy Laboratory Co., Ltd. Method of depositing diamond and diamond light emitting device
US5075764A (en) 1989-06-22 1991-12-24 Semiconductor Energy Laboratory Co., Ltd. Diamond electric device and manufacturing method for the same
US5084044A (en) * 1989-07-14 1992-01-28 Ciron Corporation Apparatus for endometrial ablation and method of using same
JP2564656B2 (ja) * 1989-08-28 1996-12-18 株式会社半導体エネルギー研究所 サーミスタの作製方法
JPH03150842A (ja) * 1989-11-08 1991-06-27 Hitachi Ltd 化合物半導体装置の製造方法
US5243199A (en) 1990-01-19 1993-09-07 Sumitomo Electric Industries, Ltd. High frequency device
US4981818A (en) 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors
US5088997A (en) * 1990-03-15 1992-02-18 Valleylab, Inc. Gas coagulation device
US5080660A (en) * 1990-05-11 1992-01-14 Applied Urology, Inc. Electrosurgical electrode
JP2913785B2 (ja) 1990-07-12 1999-06-28 富士通株式会社 半導体装置の製造方法
US5084045A (en) * 1990-09-17 1992-01-28 Helenowski Tomasz K Suction surgical instrument
US5389096A (en) * 1990-12-18 1995-02-14 Advanced Cardiovascular Systems System and method for percutaneous myocardial revascularization
US5085659A (en) * 1990-11-21 1992-02-04 Everest Medical Corporation Biopsy device with bipolar coagulation capability
JPH04188717A (ja) * 1990-11-22 1992-07-07 Sumitomo Electric Ind Ltd ダイヤモンド基板およびその製造方法
FR2670604B1 (fr) * 1990-12-14 1993-02-12 Thomson Composants Microondes Procede de realisation des metallisations sur un dispositif semiconducteur.
US5380316A (en) * 1990-12-18 1995-01-10 Advanced Cardiovascular Systems, Inc. Method for intra-operative myocardial device revascularization
US5195959A (en) * 1991-05-31 1993-03-23 Paul C. Smith Electrosurgical device with suction and irrigation
US5190517A (en) * 1991-06-06 1993-03-02 Valleylab Inc. Electrosurgical and ultrasonic surgical system
US5383917A (en) * 1991-07-05 1995-01-24 Jawahar M. Desai Device and method for multi-phase radio-frequency ablation
US5176788A (en) * 1991-07-08 1993-01-05 The United States Of America As Represented By The Secretary Of The Navy Method of joining diamond structures
US5217455A (en) * 1991-08-12 1993-06-08 Tan Oon T Laser treatment method for removing pigmentations, lesions, and abnormalities from the skin of a living human
US5254862A (en) * 1991-08-14 1993-10-19 Kobe Steel U.S.A., Inc. Diamond field-effect transistor with a particular boron distribution profile
US5381755A (en) 1991-08-20 1995-01-17 The United States Of America As Represented By The Secretary Of The Navy Method of synthesizing high quality, doped diamond and diamonds and devices obtained therefrom
JPH05102048A (ja) * 1991-10-04 1993-04-23 Sumitomo Electric Ind Ltd ダイヤモンド基板及びその製造方法
US5697909A (en) * 1992-01-07 1997-12-16 Arthrocare Corporation Methods and apparatus for surgical cutting
US5395312A (en) * 1991-10-18 1995-03-07 Desai; Ashvin Surgical tool
JPH05117089A (ja) 1991-10-25 1993-05-14 Sumitomo Electric Ind Ltd ダイヤモンドのｎ型及びｐ型の形成方法
EP0543392A3 (en) 1991-11-21 1993-10-20 Canon Kk Diamond semiconductor device and method of producing the same
US5192280A (en) * 1991-11-25 1993-03-09 Everest Medical Corporation Pivoting multiple loop bipolar cutting device
US5197963A (en) * 1991-12-02 1993-03-30 Everest Medical Corporation Electrosurgical instrument with extendable sheath for irrigation and aspiration
US6024733A (en) * 1995-06-07 2000-02-15 Arthrocare Corporation System and method for epidermal tissue ablation
US6190381B1 (en) * 1995-06-07 2001-02-20 Arthrocare Corporation Methods for tissue resection, ablation and aspiration
US5697882A (en) * 1992-01-07 1997-12-16 Arthrocare Corporation System and method for electrosurgical cutting and ablation
US5902272A (en) * 1992-01-07 1999-05-11 Arthrocare Corporation Planar ablation probe and method for electrosurgical cutting and ablation
US6183469B1 (en) * 1997-08-27 2001-02-06 Arthrocare Corporation Electrosurgical systems and methods for the removal of pacemaker leads
US5683366A (en) * 1992-01-07 1997-11-04 Arthrocare Corporation System and method for electrosurgical tissue canalization
US6179824B1 (en) * 1993-05-10 2001-01-30 Arthrocare Corporation System and methods for electrosurgical restenosis of body lumens
US5670788A (en) 1992-01-22 1997-09-23 Massachusetts Institute Of Technology Diamond cold cathode
US5877289A (en) * 1992-03-05 1999-03-02 The Scripps Research Institute Tissue factor compositions and ligands for the specific coagulation of vasculature
US5281216A (en) * 1992-03-31 1994-01-25 Valleylab, Inc. Electrosurgical bipolar treating apparatus
JPH05279183A (ja) 1992-03-31 1993-10-26 Sony Corp ダイヤモンドの製造方法
US5277201A (en) * 1992-05-01 1994-01-11 Vesta Medical, Inc. Endometrial ablation apparatus and method
US5496314A (en) * 1992-05-01 1996-03-05 Hemostatic Surgery Corporation Irrigation and shroud arrangement for electrically powered endoscopic probes
US5389799A (en) 1992-06-12 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device
USH1287H (en) 1992-06-16 1994-02-01 The United States Of America As Represented By The Secretary Of The Navy Ion implanted diamond metal-insulator-semiconductor field effect transistor
US5290282A (en) * 1992-06-26 1994-03-01 Christopher D. Casscells Coagulating cannula
JPH0648715A (ja) 1992-07-24 1994-02-22 Matsushita Electric Ind Co Ltd 半導体ダイヤモンドの製造方法
JPH0677254A (ja) * 1992-08-24 1994-03-18 Sanyo Electric Co Ltd 電極の形成方法
US5401272A (en) * 1992-09-25 1995-03-28 Envision Surgical Systems, Inc. Multimodality probe with extendable bipolar electrodes
JPH06209015A (ja) 1992-10-26 1994-07-26 Kobe Steel Ltd ダイヤモンド接合型電界効果トランジスタ及びその製造方法
AU5456494A (en) * 1992-11-13 1994-06-08 American Cardiac Ablation Co., Inc. Fluid cooled electrosurgical probe
US5400267A (en) * 1992-12-08 1995-03-21 Hemostatix Corporation Local in-device memory feature for electrically powered medical equipment
JP3157636B2 (ja) 1993-01-07 2001-04-16 アルプス電気株式会社 ウルツ鉱型構造を有する結晶質サイアロンおよびその合成方法
JPH06232050A (ja) * 1993-01-29 1994-08-19 Kobe Steel Ltd ダイヤモンド電子素子及びその製造方法
JPH077009A (ja) * 1993-02-19 1995-01-10 New Japan Radio Co Ltd 化合物半導体の熱処理方法
GB9309142D0 (en) * 1993-05-04 1993-06-16 Gyrus Medical Ltd Laparoscopic instrument
US6749604B1 (en) * 1993-05-10 2004-06-15 Arthrocare Corporation Electrosurgical instrument with axially-spaced electrodes
JP3755904B2 (ja) 1993-05-14 2006-03-15 株式会社神戸製鋼所 ダイヤモンド整流素子
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5368681A (en) 1993-06-09 1994-11-29 Hong Kong University Of Science Method for the deposition of diamond on a substrate
JPH06345592A (ja) 1993-06-10 1994-12-20 Kobe Steel Ltd ダイヤモンド薄膜の形成方法
US5860974A (en) * 1993-07-01 1999-01-19 Boston Scientific Corporation Heart ablation catheter with expandable electrode and method of coupling energy to an electrode on a catheter shaft
US5496312A (en) * 1993-10-07 1996-03-05 Valleylab Inc. Impedance and temperature generator control
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5571603A (en) 1994-02-25 1996-11-05 Sumitomo Electric Industries, Ltd. Aluminum nitride film substrate and process for producing same
JPH07283434A (ja) 1994-04-07 1995-10-27 Kobe Steel Ltd ダイヤモンド発光素子
US5672395A (en) 1994-05-05 1997-09-30 General Electric Company Method for enhancing the toughness of CVD diamond
AU2621295A (en) * 1994-05-24 1995-12-18 Smith & Nephew Plc Intervertebral disc implant
DE4425015C2 (de) * 1994-07-15 1997-01-16 Winter & Ibe Olympus Endoskopisches HF-chirurgisches Gerät
US5609151A (en) * 1994-09-08 1997-03-11 Medtronic, Inc. Method for R-F ablation
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
GB9425781D0 (en) * 1994-12-21 1995-02-22 Gyrus Medical Ltd Electrosurgical instrument
US5814044A (en) * 1995-02-10 1998-09-29 Enable Medical Corporation Apparatus and method for morselating and removing tissue from a patient
US6602248B1 (en) * 1995-06-07 2003-08-05 Arthro Care Corp. Methods for repairing damaged intervertebral discs
US5720744A (en) * 1995-06-06 1998-02-24 Valleylab Inc Control system for neurosurgery
US20050004634A1 (en) * 1995-06-07 2005-01-06 Arthrocare Corporation Methods for electrosurgical treatment of spinal tissue
US7179255B2 (en) * 1995-06-07 2007-02-20 Arthrocare Corporation Methods for targeted electrosurgery on contained herniated discs
US6837888B2 (en) * 1995-06-07 2005-01-04 Arthrocare Corporation Electrosurgical probe with movable return electrode and methods related thereto
US6837887B2 (en) * 1995-06-07 2005-01-04 Arthrocare Corporation Articulated electrosurgical probe and methods
CA2224975A1 (en) * 1995-06-23 1997-01-09 Gyrus Medical Limited An electrosurgical instrument
US6015406A (en) * 1996-01-09 2000-01-18 Gyrus Medical Limited Electrosurgical instrument
JPH09106958A (ja) 1995-06-23 1997-04-22 De Beers Ind Diamond Div Ltd 結晶基体のドーピング
JP3432367B2 (ja) * 1995-11-17 2003-08-04 東京瓦斯株式会社 水素終端ダイヤモンドデプレッション型ｍｅｓｆｅｔおよび該デプレッション型ｍｅｓｆｅｔの製造方法
US6013076A (en) * 1996-01-09 2000-01-11 Gyrus Medical Limited Electrosurgical instrument
US6887144B2 (en) 1996-11-12 2005-05-03 Diamond Innovations, Inc. Surface impurity-enriched diamond and method of making
AU6326298A (en) * 1997-02-12 1998-08-26 Oratec Interventions, Inc. Electrode for electrosurgical ablation of tissue and method of manufacturing thesame
US6262444B1 (en) 1997-04-23 2001-07-17 Nec Corporation Field-effect semiconductor device with a recess profile
US6997925B2 (en) * 1997-07-08 2006-02-14 Atrionx, Inc. Tissue ablation device assembly and method for electrically isolating a pulmonary vein ostium from an atrial wall
US6055453A (en) * 1997-08-01 2000-04-25 Genetronics, Inc. Apparatus for addressing needle array electrodes for electroporation therapy
JP3550967B2 (ja) * 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
US6176857B1 (en) * 1997-10-22 2001-01-23 Oratec Interventions, Inc. Method and apparatus for applying thermal energy to tissue asymmetrically
US6517498B1 (en) * 1998-03-03 2003-02-11 Senorx, Inc. Apparatus and method for tissue capture
JP3221484B2 (ja) * 1998-03-04 2001-10-22 日本電気株式会社 半導体装置の製造方法
US6997885B2 (en) * 1998-04-08 2006-02-14 Senorx, Inc. Dilation devices and methods for removing tissue specimens
US6858080B2 (en) 1998-05-15 2005-02-22 Apollo Diamond, Inc. Tunable CVD diamond structures
US6582513B1 (en) 1998-05-15 2003-06-24 Apollo Diamond, Inc. System and method for producing synthetic diamond
US6015459A (en) 1998-06-26 2000-01-18 Extreme Devices, Inc. Method for doping semiconductor materials
US6174309B1 (en) * 1999-02-11 2001-01-16 Medical Scientific, Inc. Seal & cut electrosurgical instrument
DE60018634T2 (de) * 1999-05-12 2005-08-04 National Institute Of Advanced Industrial Science And Technology Schleif- und Polierwerkzeug für Diamant, Verfahren zum Polieren von Diamant und polierter Diamant, und somit erhaltener Einkristalldiamant und gesintertes Diamantpresswerkstück
EP1220331A1 (en) 1999-07-07 2002-07-03 Tokyo Gas Co., Ltd. Diamond ultraviolet luminescent element
US6508839B1 (en) * 1999-08-18 2003-01-21 Intrinsic Orthopedics, Inc. Devices and methods of vertebral disc augmentation
JP2001064094A (ja) 1999-08-24 2001-03-13 Sharp Corp 半導体ダイヤモンドの製造方法
US6991631B2 (en) * 2000-06-09 2006-01-31 Arthrocare Corporation Electrosurgical probe having circular electrode array for ablating joint tissue and systems related thereto
US6679886B2 (en) * 2000-09-01 2004-01-20 Synthes (Usa) Tools and methods for creating cavities in bone
US20030158545A1 (en) * 2000-09-28 2003-08-21 Arthrocare Corporation Methods and apparatus for treating back pain
JP3820424B2 (ja) * 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
JP4961633B2 (ja) * 2001-04-18 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US6837884B2 (en) * 2001-06-18 2005-01-04 Arthrocare Corporation Electrosurgical apparatus having compound return electrode
US20030013986A1 (en) * 2001-07-12 2003-01-16 Vahid Saadat Device for sensing temperature profile of a hollow body organ
DE60239778D1 (de) * 2001-08-27 2011-06-01 Gyrus Medical Ltd Elektrochirurgische Vorrichtung
JP2003142500A (ja) 2001-10-30 2003-05-16 Fujitsu Ltd 半導体装置の製造方法
US7004941B2 (en) * 2001-11-08 2006-02-28 Arthrocare Corporation Systems and methods for electrosurigical treatment of obstructive sleep disorders
GB0127263D0 (en) 2001-11-13 2002-01-02 Diamanx Products Ltd Layered structures
GB0130005D0 (en) 2001-12-14 2002-02-06 Diamanx Products Ltd Boron doped diamond
US20030186059A1 (en) * 2002-02-08 2003-10-02 Masukazu Hirata Structure matter of thin film particles having carbon skeleton, processes for the production of the structure matter and the thin-film particles and uses thereof
JP2003243314A (ja) * 2002-02-20 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド膜の製造方法およびそれを用いた電子デバイスの製造方法
US6846341B2 (en) 2002-02-26 2005-01-25 Smith International, Inc. Method of forming cutting elements
US7402835B2 (en) 2002-07-18 2008-07-22 Chevron U.S.A. Inc. Heteroatom-containing diamondoid transistors
US7172655B2 (en) * 2002-09-06 2007-02-06 Daniel James Twitchen Colored diamond
WO2004050171A2 (en) * 2002-12-03 2004-06-17 Arthrocare Corporation Devices and methods for selective orientation of electrosurgical devices
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
GB0303860D0 (en) * 2003-02-19 2003-03-26 Element Six Ltd CVD diamond in wear applications
JP2004288952A (ja) * 2003-03-24 2004-10-14 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JP4535697B2 (ja) * 2003-07-23 2010-09-01 オリンパス株式会社 生体組織の光散乱観測内視鏡装置
US7449728B2 (en) 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US20070109329A1 (en) * 2003-12-03 2007-05-17 Nam-Seok Roh Display device
JP4683836B2 (ja) 2003-12-12 2011-05-18 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
US7312562B2 (en) 2004-02-04 2007-12-25 Chevron U.S.A. Inc. Heterodiamondoid-containing field emission devices
US7491200B2 (en) * 2004-03-26 2009-02-17 Arthrocare Corporation Method for treating obstructive sleep disorder includes removing tissue from base of tongue
US7892230B2 (en) * 2004-06-24 2011-02-22 Arthrocare Corporation Electrosurgical device having planar vertical electrode and related methods
TW200605229A (en) 2004-07-28 2006-02-01 Adv Lcd Tech Dev Ct Co Ltd Method of manufacturing semiconductor device
US7345309B2 (en) 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
EP2400531A3 (en) 2005-06-20 2012-03-28 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
US7879034B2 (en) * 2006-03-02 2011-02-01 Arthrocare Corporation Internally located return electrode electrosurgical apparatus, system and method
US20080134930A1 (en) * 2006-12-07 2008-06-12 Drago Joseph J Train car compensator for platform gap spacing

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158774A (ja) * 1987-12-15 1989-06-21 Tech Res Assoc Conduct Inorg Compo Ｍｉｓ型電界効果トランジスタの製造法
JPH01246867A (ja) * 1988-03-28 1989-10-02 Sumitomo Electric Ind Ltd ショットキー接合
US4982243A (en) 1988-03-28 1991-01-01 Sumitomo Electric Industries, Ltd. Schottky contact
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
JPH03222436A (ja) * 1990-01-29 1991-10-01 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JPH0815162A (ja) 1994-06-28 1996-01-19 Mitsubishi Nuclear Fuel Co Ltd 円柱体の検査装置
EP0702413A2 (en) 1994-09-16 1996-03-20 Sumitomo Electric Industries, Ltd MES field effect transistor formed in a diamond layer
JPH0888236A (ja) * 1994-09-16 1996-04-02 Sumitomo Electric Ind Ltd 電界効果トランジスタ
EP1179621A1 (en) 1999-03-26 2002-02-13 Japan Science and Technology Corporation N-type semiconductor diamond and its fabrication method
JP2001007385A (ja) * 1999-06-21 2001-01-12 Japan Science & Technology Corp 紫外線発光デバイス及びその製造方法
JP2003347580A (ja) * 2002-05-28 2003-12-05 Tokyo Gas Co Ltd ダイヤモンド紫外線発光素子

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
ALEKSOV A. ET AL.: "Prospects of bipolar diamond devices", SOLID STATE ELECTRONICS, vol. 44, no. 2, 2000, pages 369 - 375, XP004186208 *
BALZARETTI N.M. ET AL.: "High pressure annealing of CVD diamond films", DIAMOND AND RELATED MATERIALS, EXPERIMENTAL, vol. 12, no. 3-7, 2003, pages 290 - 294, XP004423665 *
C. KITTEL: "Introduction to Solid State Physics", pages: 11 - 22
J. RUAN ET AL.: "Cathodoluminescence and annealing study of plasma - deposited polycrystalline diamond films", J. APPL. PHYS., vol. 69, no. 9, 1 May 1991 (1991-05-01)
M. KASU: "Influence of epitaxy on hydrogen-passivated diamond", DIAMOND AND RELATED MATERIALS, vol. 13, 2004, pages 226 - 232
MAKOTO KASU ET AL.: "High-frequency characteristics of diamond MESFET", JOURNAL OF THE JAPAN SOCIETY OF APPLIED PHYSICS "APPLIED PHYSICS, vol. 73, no. 3, March 2004 (2004-03-01), pages 363 - 367, XP008105736
MAKOTO KASU: "High-frequency characteristics of diamond MESFET", JOURNAL OF APPLIED PHYSICS, vol. 73, no. 3, 2004, pages 0363 - 0367, XP008105736
See also references of EP1895579A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110041B2 (en) 2002-09-06 2012-02-07 Daniel James Twitchen Coloured diamond
CN102403209A (zh) * 2011-11-10 2012-04-04 上海大学 一种基于金刚石薄膜场效应晶体管欧姆接触电极的制备方法
CN105130418A (zh) * 2015-04-07 2015-12-09 电子科技大学 一种Li-Nb-Ti系微波介质陶瓷材料

Also Published As

Publication number Publication date
EP2400530A2 (en) 2011-12-28
JP5551648B2 (ja) 2014-07-16
EP1895579A1 (en) 2008-03-05
EP2790207A1 (en) 2014-10-15
US8487319B2 (en) 2013-07-16
KR100913401B1 (ko) 2009-08-21
EP2816588A2 (en) 2014-12-24
EP2816588A3 (en) 2015-06-24
US20120034737A1 (en) 2012-02-09
JP5363525B2 (ja) 2013-12-11
EP1895579A4 (en) 2009-06-10
US20080134960A1 (en) 2008-06-12
JP4908409B2 (ja) 2012-04-04
JP2011176336A (ja) 2011-09-08
EP2400533A3 (en) 2012-02-22
US20110070694A1 (en) 2011-03-24
JP2011225440A (ja) 2011-11-10
EP1895579B1 (en) 2016-06-15
EP2400531A3 (en) 2012-03-28
CN101053075A (zh) 2007-10-10
US20080134959A1 (en) 2008-06-12
US20100289030A9 (en) 2010-11-18
US8242511B2 (en) 2012-08-14
CN100508144C (zh) 2009-07-01
US20090261347A1 (en) 2009-10-22
US20110068352A1 (en) 2011-03-24
EP2400532A3 (en) 2012-03-28
US7973339B2 (en) 2011-07-05
EP2816588B1 (en) 2016-09-21
JPWO2006137401A1 (ja) 2009-01-22
EP2400532A2 (en) 2011-12-28
JP2011176337A (ja) 2011-09-08
EP2400531A2 (en) 2011-12-28
US8486816B2 (en) 2013-07-16
KR20070083755A (ko) 2007-08-24
US20080217626A1 (en) 2008-09-11
JP2011176335A (ja) 2011-09-08
EP2400533A2 (en) 2011-12-28
EP2400530A3 (en) 2012-04-18
JP5542087B2 (ja) 2014-07-09
EP2790207B1 (en) 2016-01-06
US8328936B2 (en) 2012-12-11
US8221548B2 (en) 2012-07-17
EP2400533B1 (en) 2019-05-15

Similar Documents

Publication Publication Date Title
JP5551648B2 (ja) ダイヤモンド半導体素子およびその製造方法
EP1655766B1 (en) Substrate for growth of nitride semiconductor
JPH11135889A (ja) 結晶成長用基板及びそれを用いた発光装置
WO2000058534A1 (fr) Diamant semi-conducteur de type n et son procede de fabrication
JP4019136B2 (ja) ダイヤモンド紫外光発光素子
WO2012029216A1 (ja) 化合物半導体の製造方法
JP2004189541A (ja) ＺｎＯ系ｐ型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
CN114525589A (zh) 利用离子注入释放单晶氮化铝应力的方法
JP2001127338A (ja) 半導体装置及びその製造方法
US11972947B2 (en) Manufacturing method for semiconductor laminated film, and semiconductor laminated film
US20210189549A1 (en) Manufacturing Method For Semiconductor Laminated Film, And Semiconductor Laminated Film
JP2004221462A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2007522296

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006766995

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077009125

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200680001082.5

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11577678

Country of ref document: US