WO2007072649A1 - 高誘電体薄膜の改質方法及び半導体装置 - Google Patents

高誘電体薄膜の改質方法及び半導体装置 Download PDF

Info

Publication number
WO2007072649A1
WO2007072649A1 PCT/JP2006/323323 JP2006323323W WO2007072649A1 WO 2007072649 A1 WO2007072649 A1 WO 2007072649A1 JP 2006323323 W JP2006323323 W JP 2006323323W WO 2007072649 A1 WO2007072649 A1 WO 2007072649A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
dielectric thin
high dielectric
modifying
film
Prior art date
Application number
PCT/JP2006/323323
Other languages
English (en)
French (fr)
Inventor
Kazuyoshi Yamazaki
Shintaro Aoyama
Koji Akiyama
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to CN2006800483123A priority Critical patent/CN101341584B/zh
Priority to US12/097,888 priority patent/US7867920B2/en
Publication of WO2007072649A1 publication Critical patent/WO2007072649A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜の改質方法において、前記高誘電体薄膜が表面に形成された前記被処理体を準備する準備工程と、前記被処理体を所定の温度に維持しつつ不活性ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電体薄膜の改質を行う改質工程と、を備えるように構成する。これにより、高誘電体薄膜中から炭素成分を抜くと共に、全体を焼き締めて密度を向上させ、欠損の発生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得ることができる。

Description

明 細 書
高誘電体薄膜の改質方法及び半導体装置
技術分野
[0001] 本発明は、半導体ウェハ等の被処理体の表面に形成された高誘電体薄膜の改質 方法及びこの改質によって得られるゲート絶縁膜を用いた半導体装置に関する。 背景技術
[0002] 一般に、半導体集積回路を製造するにあたり、半導体ウェハ等の被処理体に、一 枚ずつ、成膜処理、エッチング処理、熱処理、改質処理、結晶化処理等の各種の処 理を繰り返し行なって、所望の半導体集積回路を形成するようになって！/ヽる。
そして、最近では、このような集積回路に関して、当該集積回路の動作速度の高速 ィ匕、高集積ィ匕及び薄膜ィ匕の更なる要請により、集積回路における線幅や膜厚等がよ り微細化されている。ここで半導体集積回路の半導体装置であるトランジスタを例にと れば、上記微細化の要請により、このトランジスタに設けられるゲート絶縁膜の厚さを 更に薄くし、且つ当該ゲート絶縁膜の長さをより短くしなければならない。具体的には 、ゲート絶縁膜の厚さを l〜2nm、或いはそれ以下に設定する必要がある力 このよ うな非常に薄いゲート絶縁膜においてはトンネル電流が増大し、その結果、ゲートリ ーク電流が増大してしまう。
[0003] そのため、 SiO膜を用いる代わりに、 SiO膜よりも比誘電率が遥かに大きな高誘電
2 2
性の薄膜である高誘電体薄膜がゲート絶縁膜の主体として用いられる傾向にある（ 例えば特開 2002— 100627号公報、特開平 10— 135233号公報等参照)。このよ うな高誘電体薄膜としては、例えば HfO、 HfSiO、 ZrO、 ZrSiO等の高融点金属
2 2 2 4
材料の酸ィ匕物が挙げられる。
[0004] そして、このような高誘電体薄膜をシリコン基板、或いはシリコン膜上に直接的に形 成してゲート絶縁膜として用いた場合には、この高誘電体薄膜から金属原子がシリコ ン基板、或 、はシリコン膜中に拡散してチャネル領域にぉ 、てキャリアの散乱が生じ てしまう。そのため、金属原子の拡散を防止するために、この高誘電体薄膜の下層に
、下地膜として、非常に薄い、例えば数 Α(ιΑ=ιο_1 )程度の SiO膜を形成す るようにしている。この下地膜としての SiO膜は、当該 SiO膜をゲート絶縁膜として
2 2
用いた場合の膜厚、例えば l〜2nmよりも遥かに薄くなされている。このようなゲート 構造を有する半導体装置であるトランジスタの一例について図 15を参照しつつ説明 する。図 15は高誘電体薄膜をゲート絶縁膜として用いたトランジスタの一例を示す概 略構成図である。
[0005] 図 15において、シリコン基板等よりなる半導体ウェハ Wの表面には、ソース Sとドレ イン Dとが形成されており、このソース Sとドレイン Dとの間の表面上に、 SiO膜よりな
2 る下地膜 2、高誘電体薄膜 4、窒化膜 6及びゲート電極 8を順次積層した構造となつ ている。上記下地膜 2は例えば半導体ウエノ、 Wのシリコン表面を酸ィ匕処理することに より形成される。上記高誘電体薄膜 4は、 Hfなどの高融点金属を含む有機金属化合 物材料を原料として熱 CVD (Chemical Vapor Deposition)処理することにより形 成される。
[0006] 上記窒化膜 6は、上記高誘電体薄膜 4の表面を窒化処理することにより形成され、 この窒化膜 6は、ゲート電極 8中の金属材料が高誘電体薄膜 4中に拡散することを防 止するように作用する。上記ゲート電極 8としては、例えば不純物が注入されたポリシ リコン膜、タングステンやタンタル等の金属膜、あるいはその窒化膜等が用いられる。
[0007] ところで、上述したように高誘電体薄膜 4を形成する場合には、有機金属化合物材 料を用いることから、この膜中にはある程度の量の炭素 (C)成分が混入することは避 けられない。そして、この混入した炭素成分は、比誘電率を低下させ、リーク電流を生 じさせ、更にはトランジスタの閾値を不安定ィ匕させる原因になる。このため、高誘電体 薄膜 4を成膜した後に、 800〜： L000°C程度の高温でァニール処理して上記混入し て 、た炭素成分をできるだけ除去するようにして 、る。
[0008] し力しながら、このように高温のァニール処理を行った場合には、炭素成分が抜け た部分が欠損となってしまい、この欠損に起因して膜密度が低下して比誘電率が低 下するので、膜質が劣化し、目的とする電気特性が得られなくなる、といった問題が めつに。
このような高誘電体薄膜中の欠損を修復する方法として、プラズマ励起の酸素ラジ カルを高誘電体薄膜に暴露する方法や、オゾンガス雰囲気中で紫外線を高誘電体 薄膜に照射する方法 (UV— O処理)が従来より知られている（例えば特開平 9 12
3
1035号公報参照)。
[0009] し力しながら、プラズマ励起の酸素ラジカルを高誘電体薄膜に暴露する方法では、 制御困難な過剰のラジカルが生成し、このラジカルは高誘電体薄膜を通過し、下地 膜の SiO膜厚を増加させることによりゲート絶縁膜の EOT (Equivalent Oxide T
2
hickness)を増加させてしまう、といった問題があった。尚、 EOTとは、高誘電体薄膜 と、下地膜の SiO膜とを積層して形成されたゲート絶縁膜の容量を単一の SiO膜厚
2 2 にて換算した値のことをいう。
また上述の uv—o処理の方法でも、強力な酸化剤であるオゾンを使用しているた
3
め、高誘電体薄膜中の酸素欠損の修復と同時に下地膜の SiO膜厚の増加が進行
2
し、ゲート絶縁膜の EOTを増加させてしまう、といった問題があった。
発明の開示
[0010] 本発明は、このような点を考慮してなされたものである。本発明の目的は、高誘電体 薄膜に対して、所定の温度で、不活性ガス雰囲気中或いは酸素ガス雰囲気中にて 紫外線を照射することにより改質処理を施して、高誘電体薄膜中から炭素成分を除 去すると共に、全体を焼き締めて密度を向上させ、これにより、欠損の発生を防止す ると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得ることがで きる高誘電体薄膜の改質方法及び半導体装置を提供することにある。
[0011] 本発明の一の態様は、有機金属化合物材料を用いて被処理体の表面に形成され た高誘電体薄膜の改質方法にぉ 、て、前記高誘電体薄膜が表面に形成された前記 被処理体を準備する準備工程と、前記被処理体を所定の温度に維持しつつ不活性 ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電 体薄膜の改質を行う改質工程と、を備えたことを特徴とする高誘電体薄膜の改質方 法である。
[0012] このように、高誘電体薄膜に対して低温で、不活性ガス雰囲気中にて紫外線を照 射することにより改質工程を行い、高誘電体薄膜中から炭素成分を除去すると共に、 被処理体全体を焼き締めて密度を向上させるようにしたので、これにより、欠損の発 生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を 得ることができる。
[0013] この場合、高誘電体薄膜の改質方法は、前記改質工程の直前に行われる工程で あって、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘 電体薄膜に紫外線を照射することにより前記高誘電体薄膜中の酸素欠損を修復す る再酸化工程を更に有するようにしてもょ ヽ。
この場合には、高誘電体薄膜中の酸素欠損を修復することができるので、その分、 膜質を向上させることができる。
[0014] あるいは、高誘電体薄膜の改質方法は、前記改質工程の直後に行われる工程であ つて、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電 体薄膜に紫外線を照射することにより前記高誘電体薄膜中の酸素欠損を修復する 再酸ィ匕工程を更に有するようにしてもよい。
この場合にも、高誘電体薄膜中の酸素欠損を修復することができるので、その分、 膜質を向上させることができる。
[0015] 本発明の他の態様は、有機金属化合物材料を用いて被処理体の表面に形成され た高誘電体薄膜の改質方法にぉ 、て、前記高誘電体薄膜が表面に形成された前記 被処理体を準備する準備工程と、前記被処理体を所定の温度に維持しつつ酸素ガ スの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電体 薄膜の改質を行う改質工程と、を備えたことを特徴とする高誘電体薄膜の改質方法 である。
[0016] このように、高誘電体薄膜に対して所定の温度で、酸素ガス雰囲気中にて紫外線 を照射することにより改質工程を行い、高誘電体薄膜中から炭素成分を除去すると 共に、全体を焼き締めて密度を向上させるようにしたので、これにより、欠損の発生を 防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得るこ とがでさる。
[0017] ここで、前記酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射する工程に おけるプロセス圧力は 2. 6〜65Paの範囲内であることが好ましい。
また、前記紫外線は、波長が 172mmを主体とする紫外線であることが好ましい。 また、前記高誘電体薄膜の下層には、酸化処理により形成された SiO膜よりなる下 地膜が形成されて ヽることが好ま ヽ。
[0018] ここで、前記下地膜は、前記高誘電体薄膜を被処理体の表面に形成する高誘電体 薄膜形成工程の前段で行われる下地膜形成工程で形成されることが好ましい。 あるいは、前記下地膜は、前記改質工程を行っている時に同時に形成されることが 好ましい。
また、前記改質工程における所定の温度は、前記高誘電体薄膜の酸素結合を切 断することのないような温度であることが好ましい。特に、前記改質工程における所定 の温度は 500°C以下であることが好まし!/、。
[0019] また、前記高誘電体薄膜は、高融点金属の酸化物、またはこの酸ィ匕物のシリケート よりなることが好ましい。
また、前記高融点金属は、 Hf、 Ta、 Ti、 W、 Zrの内のいずれか 1つであることが好 ましい。
[0020] また、前記改質工程の後に、前記高誘電体薄膜の表面を窒化するための窒化工 程を行うことが好ましい。
あるいは、前記改質工程の前に、前記高誘電体薄膜の表面を窒化するための窒化 工程を行うことが好ましい。
[0021] また、前記高誘電体薄膜は、トランジスタのゲート絶縁膜であることが好ましい。
また、前記不活性ガスは、 N、 He、 Ar、 Ne、 Kr、 Xeの内のいずれか 1以上のもの
2
であることが好ましい。
[0022] 本発明の更に他の態様は、上述の改質方法で改質された高誘電体薄膜をゲート 絶縁膜として含むことを特徴とする半導体装置である。
[0023] 本発明に係る高誘電体薄膜の改質方法及び半導体装置によれば、次のように優 れた作用効果を発揮することができる。
本発明によれば、高誘電体薄膜に対して、所定の温度で、不活性ガス雰囲気中或 いは酸素ガス雰囲気中にて紫外線を照射することにより改質工程を行い、高誘電体 薄膜中から炭素成分を除去すると共に、全体を焼き締めて密度を向上させるようにし たので、これにより、欠損の発生を防止すると共に、膜密度を向上させることで比誘電 率を高め、高い電気特性を得ることができる。 図面の簡単な説明
[0024] [図 1]本発明方法を実施するための処理システムの一例を示す概略構成図である。
[図 2]処理システムにおいて用いられる紫外線処理装置の一般的な構成を示す図で ある。
[図 3]本発明方法の第 1実施例の工程を示すフローチャートである。
[図 4A]紫外線の照射時間と膜厚との関係を示すグラフである。
[図 4B]膜厚の深さ方向における炭素濃度分布を示すグラフである。
[図 5]本発明方法の第 2実施例の工程を示すフローチャートである。
[図 6]本発明方法の第 3実施例の工程を示すフローチャートである。
[図 7]本発明方法の第 4実施例の工程を示すフローチャートである。
[図 8]本発明方法の第 5実施例の工程を示すフローチャートである。
[図 9]本発明方法の第 6実施例の工程を示すフローチャートである。
[図 10]高誘電体薄膜の炭素濃度に対する紫外線照射と雰囲気ガスの影響を示すグ ラフである。
[図 11]本発明方法の第 7実施例の工程を示すフローチャートである。
[図 12]EOTとゲートリーク電流との関係を示すグラフである。
[図 13A]UV— O処理 (波長： 172nm)と EOTとの関係を示すグラフである。
2
[図 13B]UV— O処理 (波長： 172nm)とトラップ密度との関係を示すグラフである。
2
[図 14]UV—0処理や UV—Ar処理等がフラットバンド電圧 (Vfb)とトラップ密度との
2
関係を示すグラフである。
[図 15]高誘電体薄膜をゲート絶縁膜として用いたトランジスタの一例を示す概略構成 図である。
発明を実施するための最良の形態
[0025] 以下に、本発明に係る高誘電体薄膜の改質方法及び半導体装置の一実施例を添 付図面に基づいて詳述する。
図 1は本発明方法を実施するための処理システムの一例を示す概略構成図、図 2 は上記処理システムにおいて用いられる紫外線処理装置の一般的な構成を示す図 である。 まず、図 1を参照して本発明方法を実施する紫外線処理装置 (改質装置)を含む処 理システムについて説明する。
[0026] 図 1に示すように、被処理体である例えばシリコン基板よりなる半導体ウェハを処理 する処理システム 12は、クラスタ化されており、例えば八角形状になされた共通搬送 室 14と、この共通搬送室 14の周辺部に設けられた 6個の処理装置 16A、 16B、 16C 、 16D、 16E、 16Fと、 2つのロードロック室 18A、 18Bとにより主に構成されている。 上記共通搬送室 14と各処理装置 16 A〜 16F及び各ロードロック室 18 A、 18Bとの 間には、開閉可能になされたバルブゲート Gがそれぞれ設けられていると共に、各口 ードロック室 18A、 18Bの搬出入側にも同じバルブゲート Gが設けられている。
[0027] 上記 2つのロードロック室 18A、 18Bは、真空引きと大気圧復帰が可能になされて いる。大気圧復帰時には不活性ガスとして例えば Nガスを当該ロードロック室 18A、
2
18B内に満たすようになって!/、る。
このロードロック室 18A、 18Bを介して、大気圧側の外部と、真空雰囲気とされた上 記共通搬送室 14との間でウェハ Wが搬入及び搬出される。
上記共通搬送室 14内は、動作時には常時、真空雰囲気になされている。そして、 共通搬送室 14内には、旋回及び屈伸動作可能になされた 2ピック型の搬送機構 20 が設けられており、この搬送機構 20を動作させることによって上記各処理装置 16A 〜16F及び各ロードロック室 18A、 18B間に亘つてウェハ Wを自在に搬出入できるよ うになつている。
[0028] 次に各処理装置について説明する。
まず、第 1番目の処理装置 16Aは前処理を行う前処理装置である。この前処理装 置 16Aでは、窒素ラジカルと水素ラジカルと NFガス等を用いてウェハ表面の自然
3
酸ィ匕物（SiO )を N— O— Si— H系の揮発性膜に変換して除去するようになって!/、る
2 第 2番目の処理装置 16Bは非常に薄い下地膜 2 (図 15参照）を形成するための下 地成膜処理装置である。この下地成膜処理装置 16Bでは、低圧下において紫外線（ 以下、「UV」とも称す）と酸素ガスとを用いて発生した酸素ラジカルによりウェハ表面 を酸ィ匕することによって、 SiO膜よりなる上記下地膜 2を形成するものであり、これは 紫外線処理装置の一種である。尚、後述するようにこの下地成膜処理装置 16Bは実 施例の態様によっては用いない場合もある。
[0029] 第 3番目の処理装置 16Cは高誘電体薄膜 4 (図 15参照）を形成するための CVD処 理装置である。この CVD処理装置 16Cでは有機金属化合物材料を用いて熱 CVD により HfSiO等の高誘電体薄膜 4を成膜する。先に説明したように、成膜処理に有
2
機金属化合物材料を用いることから、この高誘電体薄膜 4中には炭素が含まれてしま うことになる。
第 4番目の処理装置 16Dは再酸化工程を行うための再酸化処理装置である。この 再酸ィ匕処理装置 16Dでは、紫外線と酸素ガスとを用いて発生した酸素ラジカルでゥ ェハ表面を晒すことによってウェハ表面に形成されている膜中の酸素欠損の修復等 を行うものであり、この再酸ィ匕処理装置 16Dは紫外線処理装置の一種である。尚、後 述するように、この再酸ィ匕処理は実施例の態様によっては行わない場合もあるし、ま た行う順序を変える場合もある。
[0030] 第 5番目の処理装置 16Eは上記高誘電体薄膜 4の改質工程を行う改質処理装置 である。この改質処理装置 16Eでは、例えば 500°C以下の低温下で紫外線と不活性 ガス、或いは紫外線と Oガスとに上記高誘電体薄膜 4を晒すことによって改質を行つ
2
て、膜中から炭素成分を抜き且つ膜を焼き締めてこの密度を高くするものである。 上記高誘電体薄膜 4に対する一連の改質動作とは、この改質処理装置 16Eで行わ れる改質工程単独の場合と、この改質工程と先の再酸化処理装置で行う再酸化工 程との両工程を合併して行う場合の両者を指す。この改質処理装置 16Eは紫外線処 理装置の一種である。
尚、後述するように、この改質工程においては、実施例の態様によって、紫外線と 不活性ガスとを用いる場合と、紫外線と酸素ガスとを用いる場合がある。
[0031] 第 6番目の処理装置 16Fは窒化膜 6 (図 15参照）を形成するための窒化処理を行う 窒化処理装置である。この窒化処理装置 16Fでは、 Nガスや NHガスの存在下で
2 3
プラズマを用いて高誘電体薄膜 4の表面を窒化処理することにより、 SiN等の窒化膜 6を形成することになる。尚、後述するように、この窒化工程は実施例の態様によって は行わな 、場合もあるし、また行う順序を変える場合もある。 また上記各処理装置 16A〜16Fは、後述する実施例の態様によって使用しない場 合には、その不使用となる装置を設けな 、でよ 、のは勿論である。
[0032] 次に、上記下地成膜処理装置 16B、再酸化処理装置 16D及び改質処理装置 16E の各処理装置に共通する紫外線処理装置の構造について説明する。
この紫外線処理装置 22 (16B、 16D、 16Eの各装置に共通な構造）は、例えば真 空排気が可能になされたアルミニウム製の筒体状の処理容器 24を有して 、る。この 処理容器 24内には、その上面に半導体ウェハ Wを載置するための載置台 26が設け られており、この載置台 26内には、上記ウェハ Wを加熱するための抵抗加熱ヒータ 2 8が埋め込まれている。この載置台 26の下面の中央部には、下方に延びて内部が中 空密閉状になされた回転支柱 30が接続されており、この回転支柱 30は、容器底部 2 4Aに設けた貫通孔 32に揷通されている。そして、この貫通孔 32には、磁性流体シ ール 34が介設されており、上記回転支柱 30の回転を許容しつつ上記処理容器 24 内を気密にシール状態に維持しながら、この回転支柱 30を支持するようになってい る。
[0033] この回転支柱 30の下部には、歯車機構 36が設けられており、この歯車機構 36をモ ータ 38で駆動することにより、上記回転支柱 30と載置台 26とを一体的に回転し得る ようになつている。また、この中空状の回転支柱 30内には、上記抵抗加熱ヒータ 28に 接続された給電線 40が配設されており、この給電線 40の下端は回転支柱 30の下端 部に設けたスリップリング 42に接続されて、外部より給電を行うようになっている。 上記処理容器 24の底部 24Aには排気口 44が設けられており、この排気口 44には 、途中に圧力調整弁 46や真空ポンプ 48等が介設された排気路 50が接続されており 、必要に応じて上記処理容器 24内を所定の圧力に維持しつつ真空引きできるように なっている。
[0034] また、この処理容器 24の天井部 24Bには、細長い照射孔 52が形成されると共に、 この照射孔 52には、紫外線に対して透過性を有する透過窓 54が Oリング等のシー ル部材 56を介して気密に取り付けられている。そして、この透過窓 54の外側には紫 外線ランプ 58が設けられており、上記透過窓 54を介して回転状態のウェハ Wの表 面に紫外線を照射し得るようになって 、る。 また処理容器 24の側壁には、開閉可能になされたバルブゲート Gが設けられてお り、開放されたバルブゲート Gを介して共通搬送室 14との間でウェハ Wを搬出入でき るようになっている。
[0035] また上記バルブゲート Gの取り付け位置とは反対側の容器側壁には、ガス導入手 段として例えばガスノズル 60が設けられており、必要なガスを流量制御しつつ処理容 器 24内へ供給できるようになつている。ここで供給するガスは、下地成膜装置 16B及 び再酸ィ匕処理装置 16Dとして用いる場合は酸素ガスである。また、改質処理装置 16 Eとして用いる場合には、紫外線—酸素 (UV— O )処理を行う時には酸素ガスを供
2
給し、紫外線—不活性ガス (UV—不活性)処理を行う時には、不活性ガスを供給す る。ここで不活性ガスとしては、 N、 He、 Ar、 Ne、 Ke、 Xeの内のいずれか 1つ、或い
2
はそれ以上を混合して用いることができる力 図示例では Arガスを用いた場合を示し ている。
[0036] このような紫外線処理装置 22で処理を行う場合には、載置台 26上にウエノ、 Wを載 置し、このウェハ Wを抵抗加熱ヒータ 28で所定の温度に維持しつつ載置台 26の全 体を回転させる。そして、処理容器 24内に処理態様に応じたガス、例えば Oガス、
2 或いは Arガス (不活性ガス）を供給し、処理容器 24内を所定の圧力に維持する。こ れと同時に、紫外線ランプ 58を動作させて、透過窓 54を介して回転しているウェハ Wの表面に紫外線を照射し、所定の処理を行うことになる。ここで紫外線としては、ど のような波長でもよいが、代表的な波長としては、 172nm、 183nm、 258nm等の各 波長を主体とする波長の紫外線を放射する紫外線ランプを用いることができ、好まし くは 172nmの波長を主体とする波長の紫外線を放射するエキシマランプを用いるの がよい。
尚、上記下地成膜装置 16B、再酸化処理装置 16D及び改質処理装置 16Eは、上 述のように構造がそれぞれ同じなので、 1つ或いは 2つの紫外線処理装置 22を設け て、上記各処理を使用するガス種を同じにして、或いは変更してそれぞれ行うように してちよい。
[0037] 次に、図 1に示す処理システム 12及び図 2に示す紫外線処理装置 22 (16B、 16D 、 16E)を用いて行われる本発明方法について説明する。 <第 1実施例 >
まず、本発明方法の第 1実施例について説明する。
図 3は本発明方法の第 1実施例の工程を示すフローチャートである。まず未処理の 半導体ウェハ Wを、 2つのロードロック室 18A、 18B (図 1参照）の内のいずれか一方 のロードロック室を介して共通搬送室 14内に取り込み、これを前処理装置 16Aに搬 入し、前処理工程を行う（ステップ Sl)。この前処理工程では、前述したように、窒素 ラジカルと水素ラジカルと NFガス等を用いてウェハ表面に付着している自然酸ィ匕膜
3
を除去する。
[0038] このようにして前処理装置が終了したならば、このウェハ Wを上記前処理装置 16A カゝら下地成膜処理装置 16Bへ移載し、下地膜形成工程を行う (ステップ S2)。この下 地成膜装置 16Bは、図 2に示すような構造になっており、処理容器 24内を Oガス雰
2 囲気にして載置台 26上に載置したウェハ Wを回転させつつウェハ表面に紫外線ラ ンプ 58より紫外線を照射し、ウェハ表面を酸ィ匕することにより非常に薄い SiO膜より
2 なる下地膜 2 (図 15参照）を面内均一性が高い状態で形成する。この時のプロセス圧 力は比較的低ぐ例えば 2. 6〜133Pa程度である。またプロセス温度は例えば 450 〜700°C程度である。下地膜 2の目標厚さは例えば 4 A程度あり、紫外線の照射時 間は非常に短時間である。
[0039] このようにして下地膜形成工程が終了したならば、このウェハ Wを上記下地成膜装 置 16Bから CVD処理装置 16Cへ移載し、高誘電体薄膜形成工程を行う（ステップ S 3)。この高誘電体薄膜形成工程では、有機金属化合物材料を用いて熱 CVDにより ウェハ表面に高誘電体薄膜 4 (図 15参照）を成膜させる。
この高誘電体薄膜 4としては、前述したように高融点金属、例えば Hf (ノ、フニゥム） の酸化物 (HfO)やこの酸ィ匕物のシリケート (HfSiO)等を成膜する。この高誘電体薄 膜 4の膜厚は例えば 10〜50 A程度である。この時のプロセス温度は例えば 350〜6 00°Cの範囲内である。またプロセス圧力は例えば 35〜400Paの範囲内である。
[0040] また上記ハフニウムを含む高融点金属材料としては、テトラキスジメチルァミノハフ -ゥム Hf[N (CH ) ] 、ジメチルビス（シクロペンタジェ -ル）ハフニウム Hf (CH ) (
3 2 4 3 2
C H )よりなる群より選択される 1つの材料を用いることができる。 [0041] このようにして高誘電体薄膜形成工程が終了したならば、このウェハ Wを上記 CVD 成膜装置 16Cから改質処理装置 16Eへ移載し、本発明の特徴に係る改質工程を行 う（ステップ S4)。尚、ここでは再酸ィ匕処理装置 16Dは用いないで、この装置をパスす る。
この改質処理装置 16Eは、図 2に示すような構造になっており、処理容器 24内を不 活性ガスとして例えば Arガス雰囲気にして載置台 26上に載置したウェハ Wを回転さ せつつウェハ表面に紫外線ランプ 58より紫外線を照射し、ウェハ表面に形成されて いる高誘電体薄膜 4 (図 15参照）の改質処理を行う。
[0042] ここでのプロセス圧力は例えば 2. 6〜133Paの範囲内である。またプロセス温度は 、上記高誘電体薄膜 4中の酸素結合が切断されることのないような低い温度、例えば 500°C以下の温度で行う。そして改質の効率を考慮すると、プロセス温度を好ましく は 450°C程度に設定する。また処理時間は、高誘電体薄膜 4の膜厚にもよるが、例 えば 300〜 1800sec程度である。
[0043] この改質工程により高誘電体薄膜 4中に残存する有機物成分、特に炭素成分が除 去されて膜は焼き締められて固まることになる。この結果、高誘電体薄膜 4の膜密度 が向上して緻密化されるので、欠損の発生を防止し、高誘電率状態を維持すること ができる。
このように高誘電体薄膜 4の膜質を改善することができるので、この電気特性を良 好〖こすることができる。尚、この第 1実施例では、改質工程単独で改質作業が行われ ることになる。
[0044] このようにして改質工程が終了したならば、このウェハ Wを上記改質処理装置 16E 力も窒化処理装置 16Fへ移載し、窒化工程を行う（ステップ S 5)。
この窒化工程では Nガス、或いは NHガス雰囲気中でプラズマを立てて上記ガス
2 3
種のラジカル及び窒素ラジカルを発生させ、このラジカルを上記高誘電体薄膜 4の表 面に作用させて窒化することによって窒化膜 6 (図 15参照）を形成する。
[0045] 以上のようにして窒化工程が終了したならば、このウェハ Wを窒化処理装置 16Fか ら取り出し、更に、ロードロック室を介してウェハ Wを外部へ搬出して、この処理シス テム 12における一連の処理を終了する。 その後、このウェハ Wには、図 15に示すようにゲート電極 8が形成されてトランジス タ、すなわち半導体装置が完成されることになる。
[0046] ここで改質工程における紫外線照射の有効性にっ 、て実験を行って評価したので 、その評価結果について説明する。
図 4は高誘電体薄膜の膜厚及び炭素濃度に対する紫外線照射の影響を示すダラ フである。
図 4Aは紫外線の照射時間と膜厚との関係を示し、図 4Bは膜厚の深さ方向におけ る炭素濃度分布を示す。まず、図 4Aのグラフにおいて横軸には紫外線照射時間をと り、縦軸に膜厚の変化量をとつている。図 4A中において特性 Aは紫外線照射 (UV) なしの場合を示し、特性 Bは紫外線照射あり（特性 A、 B共に Ar雰囲気中）の場合を 示す。ここでは初期の高誘電体薄膜の厚さを 40 Aに設定し、これを 450°Cに加熱し て Ar雰囲気中に設置して ヽる。膜厚の変化は光学膜厚測定器 (Ellipsoメータ)を用 いて測定した。
[0047] このグラフから明らかなように、特性 A、 B共に、実験開始から 300sec程度までは急 激に膜厚が減少している。これは膜の表面に堆積している有機物成分、すなわち主 として炭素成分が抜け出ている力もである。そして、その後、 UV照射のない特性 Aは 膜厚が僅かずつ直線的に厚くなつている。この理由は、膜表面に残留する O成分や
2
H O成分によって膜表面が酸化され、この結果、膜厚が次第に厚くなるものと考えら
2
れる。
[0048] これに対して、 UV照射 (波長： 172nm)のある特性 Bは、その後、膜厚はー且増加 するが、その後は僅かずつ直線的に減少している。この理由は、高誘電体薄膜自体 が UV照射によって次第に焼き締められて緻密になり、その結果、膜厚が減少するか らである。このように、 UV照射により、高誘電体薄膜を焼き締めてその密度を緻密に できることを、確認することができた。ちなみに、高誘電体薄膜の密度、膜厚、ラフネ ス (表面粗さ）を測定したのでその結果を下記の表 1に示す。尚、この測定には XRR ( X線反射率法)を用いた。
[0049] [表 1] 密度— 膜厚 ラフネス
ig cm3] [nm】 [nm] 初期値 5.17 3.34 0.59
UV照射なし
[A特性】 5.16 3.31 0.59
UV照射あり 5.38 3.22 0.57
[B特性】
[0050] 上記表 1から明らかなように、膜の密度に関しては、初期値の 5. !TgZcn^力 U V照射なしの場合は 5. 16gZcm3にある程度大きくなつているのに対して、 UV照射 ありの場合は 5. 38gZcm3まで大幅に大きくなつており、 UV照射ありの場合には膜 密度を大幅に大きくできることが確認できた。
また膜厚に関しては、初期値の 3. 34nmから UV照射なしの場合は 3. 31nmに僅 かに薄くなつているのに対して、 UV照射ありの場合には 3. 22nmまで大幅に薄くな つており、 UV照射ありの場合には膜厚を大幅に薄くできることが確認できた。
[0051] またラフネスに関しては、初期値とほとんど変化がなぐ何ら問題を生じていないこと が確認できた。
また図 4Bにおいては、作成したサンプル試料の状態を図中に示しており、シリコン 基板上に、それぞれ lOnmの厚さで HfSiOよりなる高誘電体薄膜を 2層形成し、下層 の高誘電体薄膜は Ar雰囲気下にて 30分間の UV照射を行い、上層の高誘電体薄 膜は UV照射なしとした。また加熱温度は 450°Cに設定した。そして、この 2層の高誘 電体薄膜の厚さ方向を深さ方向として炭素濃度を SIMS (二次イオン質量分析法）に より測定した。図中の X、 Yがそれぞれの層の厚さに相当する。
[0052] この図 4Bに示すグラフより明らかなように、 UV照射なしの場合には炭素濃度は 6.
0 X 1019atomsZcm3であるのに対して、 UV照射ありの場合には炭素濃度は 1. 3 X 1019atomsZcm3になって大幅に減少しており、 UV照射により大幅に炭素濃度を 減少できることが確認できた。
[0053] <第 2実施例 >
次に本発明方法の第 2実施例について説明する。 図 5は本発明方法の第 2実施例の工程を示すフローチャートである。この第 2実施 例力 図 3に基づいて説明した第 1実施例と異なる点は、図 3中のステップ S3とステツ プ S4との間に、再酸ィ匕工程を行うステップ S 3—1を設けた点である。この場合には、 このステップ S3— 1の再酸ィ匕工程とステップ S4の改質工程との両工程で改質動作が 行われること〖こなる。
[0054] 具体的には、ステップ S3で高誘電体薄膜形成工程が終了したならば、このウェハ Wを CVD処理装置 16Cから再酸化処理装置 16D (図 1参照）へ移載し、本発明方 法の特徴とする再酸化処理を行う（S3— 1)。
この再酸ィ匕処理装置 16Dは、図 2に示すような構造になっており、処理容器 24内を Oガス雰囲気にして載置台 26上に載置したウェハ Wを回転させつつウェハ表面に
2
紫外線ランプ 58より紫外線を照射する。この紫外線は、好ましくは波長 172nmを主 体とする紫外線がよい。この点は、これ以降の第 3〜第 7の各実施例に共通な事項で ある。
この場合にも、ウェハ温度であるプロセス温度は、高誘電体薄膜 4中の酸素結合を切 断することのない温度、例えば 500°C以下、好ましくは 450°C程度で加熱維持する。
[0055] またこの時のプロセス圧力は例えば 2. 6〜133Paの範囲内、好ましくは 2. 6〜65 Paの範囲内であり、酸素による紫外線の減衰を適度に調整している。この点は、これ 以降の第 3〜第 7の各実施例に共通な事項である。またプロセス時間は、高誘電体 薄膜 4の膜厚にもよる力 例えば 15〜 180sec程度である。
このように Oガスの存在下にて紫外線を照射することにより酸素ラジカルが発生し、
2
この発生した酸素ラジカルが高誘電体薄膜 4中に侵入して再酸ィ匕し、膜中の酸素欠 損の部分を修復することができる。すなわち、高誘電体薄膜 4を成膜した状態では、 この膜中に酸素欠損部分が存在するので好ましくなぐここで上記再酸ィ匕処理を行う ことにより酸素ラジカルにより上記酸素欠損部分を修復することができ、その分、膜質 を向上させることができる。
また、この Oガス雰囲気中の紫外線照射により、高誘電体薄膜 4中に残存する有
2
機物成分、特に炭素成分が除去されて膜は焼き締められて固まることになる。この結 果、高誘電体薄膜 4の膜密度が向上して緻密化されるので、欠損の発生を防止し、 高誘電率状態を維持することができる。し力も、下地膜 2である SiO膜の膜厚が増加
2
することも抑制することができる。このような oガス雰囲気中の紫外線照射の作用は、
2
これ以降の第 3〜第 7の各実施例にも共通する事項である。
[0056] また、この再酸ィ匕処理を行う場合には、酸素ラジカルが高誘電体薄膜 4を突き抜け てシリコン基板側との界面に達すると、この界面部分に SiO膜が形成されて下地膜 2
2
を更に厚くすることとなる。このため、これを防止するために、この再酸化処理時のプ ロセス条件を、酸素ラジカルが高誘電体薄膜 4を突き抜けな 、ような条件に設定する 。このようなプロセス条件は、例えば圧力が 2. 67Pa程度、時間が 15sec程度である このようにして、再酸ィ匕工程が終了したならば、次にステップ S4へ移行し、前述した 改質工程及びそれ以降の工程を行うことになる。
この第 2実施例の場合にも先の第 1実施例と同様な作用効果を発揮できるのみなら ず、上述したように、高誘電体薄膜 4の酸素欠損を修復して膜質を更に改善すること ができると共に、炭素濃度を低減し、焼き締めを行って膜密度を向上させることがで きる。
[0057] <第 3実施例 >
次に本発明方法の第 3実施例について説明する。
図 6は本発明方法の第 3実施例の工程を示すフローチャートである。
この第 3実施例は、図 5に示す第 2実施例のステップ S3— 1の再酸ィ匕工程とステツ プ S4の改質工程との順序を単に入れかえただけであり、再酸ィ匕工程を行うステップ を S4 - 1として表記して!/、る。
[0058] この第 3実施例の場合にも先の第 1実施例と同様な作用効果を発揮できるのみなら ず、第 2実施例と同様に、高誘電体薄膜 4の酸素欠損を修復して膜質を更に改善す ることができると共に、炭素濃度を低減し、焼き締めを行って膜密度を向上させること ができる。
また、ステップ S4の改質工程にぉ 、て Ar雰囲気中で紫外線を高誘電体薄膜 4に 照射すると、この膜表面がエネルギーの高い紫外線によってダメージを受けて酸素 欠損を生ずることが考えられるので、この第 3実施例のように、改質工程の後に再酸 化工程を実施するような改質処理を行えば、この再酸ィ匕工程で上記酸素欠損を修復 することができ、その分、膜質を更に向上させることができる。
[0059] <第 4実施例 >
次に、本発明の第 4実施例について説明する。
図 7は本発明方法の第 4実施例の工程を示すフローチャートである。
図 7に示すように、この第 4実施例は、図 5に示す第 2実施例のステップ S2の下地 膜形成工程を行うことなく省略したフローであり、ステップ S1の前処理工程からステツ プ S3の高誘電体薄膜形成工程へ直接移行するようにしている。これ以降の各工程 は、第 2実施例の場合と同じである。ただし、ここでは再酸ィ匕工程におけるプロセス条 件として、下地膜を形成するために、発生した酸素ラジカルが高誘電体薄膜 4を突き 抜けるような条件設定を行う。このようなプロセス条件は、例えば圧力が 2. 67Pa程度 、時間が 60sec程度である。
[0060] この第 4実施例では、上述したように下地膜形成工程を省略して ヽることから、一見 、下地膜 2 (図 15参照）が形成されないように見える。し力しながら、実際には、ステツ プ S3— 1の再酸ィ匕工程を行う際に、 Oガスの存在下にて紫外線を照射することによ
2
り発生した酸素ラジカルが高誘電体薄膜 4中に侵入して再酸化し、膜中の酸素欠損 の部分を修復すると共に、一部の酸素ラジカルカこの高誘電体薄膜 4中を突き抜け てシリコン基板の表面との境界に至り、この結果、シリコンを酸ィ匕してここに SiOよりな
2 る下地膜 2が形成されることになる。すなわち、この第 4実施例の場合には、高誘電体 薄膜 4を積層形成した後に、これとシリコン基板との境界面に下地膜 2を形成するよう になっている。このように、この第 4実施例では、再酸化工程は、本来の酸素欠損の 修復作用の他に、下地膜の形成作用も有することになる。
[0061] この第 4実施例の場合には、先の第 2実施例と同様な作用効果を発揮することがで きるのみならず、炭素濃度を低減し、焼き締めを行って膜密度を向上させることがで きる。また、ステップ S2の下地膜形成工程を省略しているので、その分、スループット を向上させることができる。
[0062] <第 5実施例 >
次に、本発明の第 5実施例について説明する。 図 8は本発明方法の第 5実施例の工程を示すフローチャートである。 図 8に示すように、この第 5実施例は、図 6に示す第 3実施例のステップ S2の下地 膜形成工程を行うことなく省略したフローであり、ステップ S1の前処理工程からステツ プ S3の高誘電体薄膜形成工程へ直接移行するようにしている。この点は先の第 4実 施例と同じである。そして、これ以降の各工程は、第 3実施例の場合と同じである。た だし、ここでは再酸ィ匕工程におけるプロセス条件として、下地膜を形成するために、 発生した酸素ラジカルが高誘電体薄膜 4を突き抜けるような条件設定を行う。このよう なプロセス条件は、例えば圧力が 2. 67Pa程度、時間が 60sec程度である。
[0063] この第 5実施例では、上述したように下地膜形成工程を省略して ヽることから、先の 第 4実施例の場合と同様に、一見、下地膜 2 (図 15参照）が形成されないように見え る。し力しながら、実際には、ステップ S4—1の再酸ィ匕工程を行う際に、 Oガスの存
2 在下にて紫外線を照射することにより発生した酸素ラジカルが高誘電体薄膜 4中に 侵入して再酸化し、膜中の酸素欠損の部分を修復すると共に、一部の酸素ラジカル 力 Sこの高誘電体薄膜 4中を突き抜けてシリコン基板の表面との境界に至り、この結果 、シリコンを酸ィ匕してここに SiOよりなる下地膜 2が形成されることになる。すなわち、
2
この第 5実施例の場合には、高誘電体薄膜 4を積層形成した後に、これとシリコン基 板との境界面に下地膜 2を形成するようになっている。このように、この第 5実施例で は、再酸化工程は、本来の酸素欠損の修復作用の他に、下地膜の形成作用も有す ことになる。
[0064] この第 5実施例の場合には、先の第 3実施例と同様な作用効果を発揮することがで きるのみならず、炭素濃度を低減し、焼き締めを行って膜密度を向上させることがで きる。またステップ S2の下地膜形成工程を省略しているので、その分、スループットを 向上させることができる。
[0065] <第 6実施例 >
次に、本発明方法の第 6実施例について説明する。
図 9は本発明方法の第 6実施例の工程を示すフローチャートである。
図 9に示すように、この第 6実施例は、図 3に示す第 1実施例のステップ S4の改質 工程にお!ヽて、紫外線を照射しつつ供給するガスを Arガス (不活性ガス)から酸素（ O )ガスに代えるようにしており、他の各工程は第 1実施例の場合と同じである。
2
この第 6実施例に示すように、ここでの改質工程では、処理容器 24内を不活性ガス ではなく酸素ガス雰囲気にして載置台 26上に載置したウェハ Wを回転させつつゥェ ハ表面に紫外線ランプ 58より紫外線を照射し、ウェハ表面に形成されて!、る高誘電 体薄膜 4 (図 15参照)の改質処理を行う。
[0066] ここでのプロセス圧力は例えば 2. 6〜133Paの範囲内、この好ましくは 2. 6〜65P aの範囲内である。またプロセス温度は、第 1実施例の場合と同様に上記高誘電体薄 膜 4中の酸素結合が切断されることのないような低い温度、例えば 500°C以下の温度 で行う。そして改質の効率を考慮すると、プロセス温度を好ましくは 450°C程度に設 定する。また処理時間は、高誘電体薄膜 4の膜厚にもよるが、 15〜180sec程度であ る。この処理時間は、先の第 1実施例の場合よりも遥かに短くて済む。
[0067] この改質処理により先の第 1実施例の場合と同様に、高誘電体薄膜 4中に残存する 有機物成分、特に炭素成分が抜け出て膜は焼き締められて固まることになる。この結 果、高誘電体薄膜 4の膜密度が向上して緻密化されるので、欠損の発生を防止し、 高誘電率状態を維持することができる。このように高誘電体薄膜 4の膜質を改善する ことができるので、この電気特性を良好にすることができる。
またこの第 6実施例では、紫外線照射により発生した酸素ラジカルが、高誘電体薄 膜 4中に侵入して再酸ィ匕し、膜中の酸素欠損の部分を修復することができ、例えば第 2実施例等で説明した再酸ィ匕工程の機能を併せ持たせることができる。
[0068] ここで上述したような O雰囲気中での紫外線照射 (UV— O )の改質処理の有効性
2 2
につ 、て実験を行って評価をしたので、その評価結果にっ 、て説明する。
図 10は高誘電体薄膜の炭素濃度に対する紫外線照射と雰囲気ガスの影響を示す グラフである。ちなみに、高誘電体薄膜の密度、膜厚、ラフネス (表面粗さ）を測定し たのでその結果を下記の表 2に示す。尚、この測定には XRR(X線反射率法)を用い た。
[0069] [表 2] 膜厚 ラフネス
[nmj 网 初期値 4.48 3.32 0.64 uv - o2照射 4.71 3.24 0.60
[0070] 上記表 2から明らかなように、膜の密度に関しては、初期値の 4. 48gZcm3力も U V-O照射の場合は 4. 71g/cm3まで大幅に大きくなつており、 UV— O照射は
2 2 膜密度を大幅に大きくできることが確認できた。
また膜厚に関しては、初期値の 3. 32nmから UV— O照射の場合には 3. 24nmま
2
で大幅に薄くなつており、 uv-o 2照射の場合には膜厚を大幅に薄くできることが確 認できた。
[0071] またラフネスに関しては、初期値とほとんど変化がなぐ何ら問題を生じていないこと が確認できた。
図 10中においては、作成したサンプル試料の状態を図中に示しており、図 4Bにお いて示した場合とほぼ同様に、シリコン基板上に、それぞれ lOnmの厚さで HfSiOよ りなる高誘電体薄膜を 2層形成し、下層の高誘電体薄膜は Ar雰囲気下または O雰
2 囲気下にて 30分間の UV照射を行い、上層の高誘電体薄膜は UV照射なしとした。 また加熱温度は 450°Cに設定した。そして、この 2層の高誘電体薄膜の厚さ方向を深 さ方向として炭素濃度を SIMSにより測定した。図中の X、 Yがそれぞれの層の厚さ に相当する。
[0072] 特性 Cは Ar雰囲気中の UV照射の場合を示し、特性 Dは O雰囲気中の UV照射の
2
場合を示す。ここで Ar雰囲気中の UV照射の場合は、照射時間が 30分であるのに 対し、 O雰囲気中の UV照射の場合は照射時間が 1分である。このグラフから明らか
2
なように、領域 Yの部分に注目すると、特性 Dで示される O雰囲気中の UV照射の場
2
合は、照射時間が僅か 1分と短いにもかかわらず、特性 Cで示される Ar雰囲気中の UV照射の場合と同じ力、或いはそれ以下に炭素濃度が減少している。従って、 O 雰囲気中の uv照射による改質処理を行えば、所望の効果を短時間で得られるので
、スループットの向上に寄与できることが確認できた。
[0073] <第 7実施例 >
次に、本発明の第 7実施例について説明する。
図 11は本発明方法の第 7実施例の工程を示すフローチャートである。 図 11に示すように、この第 7実施例は、図 10に示す第 6実施例のステップ S2の下 地膜形成工程を行うことなく省略したフローであり、図 7で示した第 4実施例と同様に ステップ S1の前処理工程からステップ S3の高誘電体薄膜形成工程へ直接移行する ようにしている。これ以降の各工程は、第 6実施例の場合と同じである。
[0074] この第 7実施例では、上述したように下地膜形成工程を省略して ヽることから、先の 第 4実施例と同様に、一見、下地膜 2 (図 15参照）が形成されないように見える。しか しながら、実際には、ステップ S4にて改質工程を行う際に、 Oガスの存在下にて紫
2
外線を照射することにより発生した酸素ラジカルが高誘電体薄膜 4中に侵入して再酸 化し、膜中の酸素欠損の部分を修復すると共に、一部の酸素ラジカルがこの高誘電 体薄膜 4中を突き抜けてシリコン基板の表面との境界に至り、この結果、シリコンを酸 化してここに SiOよりなる下地膜 2が形成されることになる。すなわち、この第 7実施
2
例の場合には、高誘電体薄膜 4を積層形成した後に、これとシリコン基板との境界面 に下地膜 2を形成するようになっている。このように、この第 7実施例では、改質工程 は、本来の炭素濃度低減作用と膜に対する焼き締め作用の他に、酸素欠損の修復 作用及び下地膜の形成作用も有すことになる。
[0075] この第 7実施例の場合には、先の第 6実施例と同様な作用効果を発揮することがで きるのみならず、ステップ S2の下地膜形成工程を省略しているので、その分、スルー プットを向上させることができる。
尚、上記各実施例では、高誘電体薄膜の改質処理の後に、最後に必ず窒化工程 を行うようにしたが、この窒化工程を上記改質処理の直前に行うようにしてもよ!ヽし、 また、この窒化工程自体を行わな 、で省略するようにしてもよ!、。
[0076] <UV-0処理及び UV— Ar処理の評価 >
2
次に、以上の各実施例で行われた o雰囲気中での紫外線照射工程 (以下、 ruv O処理」とも称す)や不活性ガス (Ar)雰囲気中での紫外線照射工程 (以下、
2 Γυν
— Ar処理」とも称す)を行うことによる作用につ 、て、より詳しく説明する。
[0077] 図 12は EOTとゲートリーク電流との関係を示すグラフである。ここでは上記第 2〜 第 7実施例で示すような UV—O処理を行った場合と、行わなかった場合とについて
2
それぞれ評価を行っており、比較のために従来のプラズマにより酸素ラジカル処理を 行った時の結果も示している。また、 UV—O処理は、処理時間を変えて 3回行って
2
いる。尚、 EOTとは、高誘電体薄膜である HfSiO膜と下地膜の SiO膜とで積層して
2
形成されたゲート絶縁膜の容量を単一の SiO膜厚にて換算した値である。また紫外
2
線の照射には、エキシマランプを用いて波長 172nmを主体とする紫外線を用いてお り、また UV— O処理時のプロセス圧力は 65Pa以下に設定し、紫外線の酸素による
2
減衰ができるだけ生じないようにしている。これらの点は、図 13及び図 14に示す場合 も同じである。
[0078] 図 12から明らかなように、従来のプラズマ酸素ラジカル処理による改質では、ゲート リーク電流がかなり多ぐしかも EOTを大幅に増加させてしまう。これに対して、 UV- O
2処理を行った場合には、処理時間を長くする程、ゲートリーク電流を抑制できるこ とが確認できた。この理由は、 uv- o処理により炭素濃度が減少して酸素欠損が
2
修復されている力もである。ただし、 EOTについては、処理時間を長くするにしたが つて次第に増加し、好ましくない結果となった。また、従来のプラズマ酸素ラジカル処 理の場合には酸素ラジカル濃度をコントロールできずに、これが高くなり過ぎてしまつ て下地膜の SiO膜厚を増加させ、ゲート絶縁膜の EOTを大幅に増カロさせてしまうが
2
、本発明による UV o処理の場合には、紫外線の強度調整や o分圧を調整する
2 2
ことで、酸素ラジカル濃度を調整することができ、 EOTの増加を抑制できる。
[0079] 図 13は図 12の場合と一部関連しており、 UV—O処理 (波長： 172nm)と EOT及
2
びトラップ密度との関係を示すグラフである。ここでも比較のために、従来のプラズマ 酸素ラジカルの場合の結果を併せて記載してある。図 13Aは UV— O処理時間と E
2
OTとの関係を示し、図 13Bは UV—O処理時間とトラップ密度との関係を示している
2
。ここでは UV O処理時間を 0〜90secの間で変化させている。また従来のプラズ
2
マ酸素ラジカル処理の処理時間は lOsecである。尚、 UV O処理時間が Osecは U v-o処理を施して 、な 、ことを意味するのは勿論である。
2
[0080] 図 13Aに示すように、従来のプラズマ酸素ラジカルの場合には、膜厚の増加量 HI
(Osecが基準）は非常に大きぐ好ましくないことが判る。これに対して、 UV-O処理
2 を行った場合には、処理時間を長くする程、 EOTは少しずつ増加している力 処理 時間 90secでも、その増加量 H2は元の膜厚が 1. 32nm程度〖こ対して 0. lnm以下 であり、従来のプラズマ酸素ラジカル処理と比較して EOTの増加を大幅に抑制でき ることが半 Uる。
[0081] また図 13Bに示すように、トラップ密度に関しては、従来のプラズマ酸素ラジカル処 理では、 2. δ Χ ΙΟ11^!!—2程度で非常に良好である。これに対して、 UV—O処理に
2 ついては、この処理時間を長くする程、トラップ密度も次第に低下して良好になり、 90 sec程度行った時に、従来のプラズマ酸素ラジカル処理の場合と略同じ値になって!/ヽ るのを確認することができた。このように、トラップ密度が処理時間の増加と共に低下 する理由は、処理時間の経過と共に炭素が抜けて緻密化する時にトラップも同時に 抜けて酸素欠損が減少するからである、と考えられる。
[0082] 上記図 13Aと図 13Bとはトレードオフの関係にあるので、実際の処理では、目標と する EOTや目標とするトラップ密度に応じて上記 UV— O処理時間を任意に決定す
2
ることになる。図 14は UV—O処理や UV—Ar処理等がフラットバンド電圧 (Vfb)とト
2
ラップ密度との関係に与える影響を示すグラフである。尚、紫外線の波長は 172nm を主体とする波長を用いた。
上記フラットバンド電圧 (Vfb)はゲート絶縁膜が持つ固定電荷の量に対応し、この 固定電荷がトランジスタのしきい値電圧に影響する。トラップ密度とフラットバンド電圧 は独立な関係ではなぐ従来のゲート絶縁膜の形成方法では両者は直線 Mlで示す ような相関関係を持つ。
一般的なトランジスタの製造工程においては、ゲート絶縁膜形成後にァニール処理 工程があり、その処理時間に依存して、処理時間が長くなるとトラップ密度は順次低 下し、これに相関してフラットバンド電圧もゼロ方向にシフトして！/、く。
[0083] ここでは上記ァニール処理工程を経な!/ヽグループ Aとァニール処理工程を経たグ ループ Bとに大きく分けられている。上記グループ Aでは、 UV— O処理（60sec)の み行ったケース XIと UV— Ar処理のみ行ったケース X2との 2例が挙げられている。 またグループ Bでは、一切の UV処理を行っていないケース Y1と、 UV— Ar処理の み行ったケース Y2と、更に、処理時間をそれぞれ 15sec、 60sec、 90secと変えて U V-O処理のみを行ったケース Zl、 Z2、 Z3とがそれぞれ示されている。
2
[0084] 従来のゲート絶縁膜の形成方法ではトラップ密度とフラットバンド電圧は上記ァ- ール処理に依存して直線 M 1の相関関係に制限された調整しかできな!/、。
これに対して、グループ A内のケース XI、 X2及びグループ B内のケース Yl、 Υ2、 Ζ1〜Ζ3のそれぞれの配列は、縦軸に沿って略平行な方向になっている。換言すれ ば、各グループ Α、 Β内においては、フラットバンド電圧 Vfbをほとんど変化させること なぐトラップ密度のみを選択的に変化できることがわかる。すなわち、上記ァニール 処理工程に関係なぐ UV-O処理や UV— Ar処理を行うことにより、フラットバンド
2
電圧 vfbをほとんど変化させることなぐトラップ密度の因子のみを選択的に制御する ことができることが半 Uる。
[0085] <変形例>
尚、上記各実施例では、高融点金属として主に Hf (ハフニウム）を用いた場合を例 にとつて説明したが、これに限定されず、 Ta (タンタル）、 Ti (チタン）、 W (タンダステ ン）、 Zr (ジルコニウム）等を用いて、この酸化物、またはこの酸化物の珪化物（シリケ ート）を高誘電体薄膜として適用してもよい。
[0086] この場合、上記タンタルを含む有機金属化合物材料は、 t—プチルイミノトリス (ジェ チルァミノ）タンタル（TBTDET)： [ (NEt ) TaN— Bu ]、ペンタキス（ェチルメチル
2 3
ァミノ）タンタル (PEMAT)： [Ta (NMeEt) ]、ペンタキス（ジメチルァミノ）タンタル (
5
PDMAT)： [Ta (NMe ) ]、ペンタキス（ジェチルァミノ）タンタル（PDEAT)： [Ta (
2 5
NEt ) ]、 t—ブチルイミノトリス（ェチルメチルァミノ）タンタル（TBTMET)： [ (NEt
2 6 2
Me) TaN— Bu ]、 tーァミルイミドトリス（ジメチルァミノ）タンタル（TBTDMT)： [ (N
3
Me ) TaN— Bu ]、 t—ァミルイミドトリス（ジメチルァミノ）タンタル (Taimata ;商品名
2 3
)： [ (NMe ) TaNC (CH ) C H ] (Ta (Nt—Am) (NMe ) )よりなる群より選択さ
2 3 3 2 2 5 2 3
れる 1の材料を用いることができる。
[0087] 上記チタンを含む有機金属化合物材料は、テトラキスジェチルァミノチタン Ti[N (C H ) ] 、テトラキスジメチルァミノチタン Ti[N (CH ) ] 、テトラキスェチルメチルアミ
2 5 2 4 3 2 4
ノチタン Ti[N (CH ) (C H ) ]よりなる群より選択される 1つの材料を用いることがで
3 2 5 4
きる。
上記タングステンを含む有機金属化合物材料は、へキサカルボ二ルタングステン w
(CO) 、ビススターシヤリブチルイミドビスジメチルアミドタングステン（t— ButN) (Me
6 2
N) Wよりなる群より選択される 1つの材料を用いることができる。
2 2
また、ここでは被処理体として半導体ウェハを例にとって説明したが、これに限定さ れず、ガラス基板、 LCD基板、セラミック基板等にも本発明を適用することができる。

Claims

請求の範囲
[1] 有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜の改質 方法において、
前記高誘電体薄膜が表面に形成された前記被処理体を準備する準備工程と、 前記被処理体を所定の温度に維持しつつ不活性ガスの雰囲気中で前記高誘電体 薄膜に紫外線を照射することによって前記高誘電体薄膜の改質を行う改質工程と、 を備えたことを特徴とする高誘電体薄膜の改質方法。
[2] 前記改質工程の直前に行われる工程であって、前記被処理体を所定の温度に維 持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することにより前 記高誘電体薄膜中の酸素欠損を修復する再酸化工程を更に備えたことを特徴とす る請求項 1記載の高誘電体薄膜の改質方法。
[3] 前記酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射する工程における プロセス圧力が 2. 6〜65Paの範囲内であることを特徴とする請求項 2記載の高誘電 体薄膜の改質方法。
[4] 前記改質工程の直後に行われる工程であって、前記被処理体を所定の温度に維 持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することにより前 記高誘電体薄膜中の酸素欠損を修復する再酸化工程を更に備えたことを特徴とす る請求項 1記載の高誘電体薄膜の改質方法。
[5] 前記酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射する工程における プロセス圧力が 2. 6〜65Paの範囲内であることを特徴とする請求項 4記載の高誘電 体薄膜の改質方法。
[6] 有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜の改質 方法において、
前記高誘電体薄膜が表面に形成された前記被処理体を準備する準備工程と、 前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電体薄 膜に紫外線を照射することによって前記高誘電体薄膜の改質を行う改質工程と、 を備えたことを特徴とする高誘電体薄膜の改質方法。
[7] 前記酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射する工程における プロセス圧力が 2. 6〜65Paの範囲内であることを特徴とする請求項 6記載の高誘電 体薄膜の改質方法。
[8] 前記紫外線は、波長が 172mmを主体とする紫外線であることを特徴とする請求項
1記載の高誘電体薄膜の改質方法。
[9] 前記高誘電体薄膜の下層には、酸化処理により形成された SiO膜よりなる下地膜
2
が形成されていることを特徴とする請求項 1記載の高誘電体薄膜の改質方法。
[10] 前記下地膜は、前記高誘電体薄膜を被処理体の表面に形成する高誘電体薄膜形 成工程の前段で行われる下地膜形成工程で形成されることを特徴とする請求項 9記 載の高誘電体薄膜の改質方法。
[11] 前記下地膜は、前記改質工程を行っている時に同時に形成されることを特徴とする 請求項 9記載の高誘電体薄膜の改質方法。
[12] 前記改質工程における所定の温度は、前記高誘電体薄膜の酸素結合を切断する ことのないような温度であることを特徴とする請求項 1記載の高誘電体薄膜の改質方 法。
[13] 前記改質工程における所定の温度は 500°C以下であることを特徴とする請求項 12 記載の高誘電体薄膜の改質方法。
[14] 前記高誘電体薄膜は、高融点金属の酸化物、またはこの酸ィ匕物のシリケートよりな ることを特徴とする請求項 1記載の高誘電体薄膜の改質方法。
[15] 前記高融点金属は、 Hf、 Ta、 Ti、 W、 Zrの内のいずれ力 1つであることを特徴とす る請求項 14記載の高誘電体薄膜の改質方法。
[16] 前記改質工程の後に、前記高誘電体薄膜の表面を窒化するための窒化工程を行 うことを特徴とする請求項 1記載の高誘電体薄膜の改質方法。
[17] 前記改質工程の前に、前記高誘電体薄膜の表面を窒化するための窒化工程を行 うことを特徴とする請求項 1記載の高誘電体薄膜の改質方法。
[18] 前記高誘電体薄膜は、トランジスタのゲート絶縁膜であることを特徴とする請求項 1 記載の高誘電体薄膜の改質方法。
[19] 前記不活性ガスは、 N、 He、 Ar、 Ne、 Kr、 Xeの内のいずれか 1以上のものである
2
ことを特徴とする請求項 1記載の高誘電体薄膜の改質方法。 [20] 請求項 1記載の改質方法で改質された高誘電体薄膜をゲート絶縁膜として含むこ とを特徴とする半導体装置。
PCT/JP2006/323323 2005-12-20 2006-11-22 高誘電体薄膜の改質方法及び半導体装置 WO2007072649A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2006800483123A CN101341584B (zh) 2005-12-20 2006-11-22 高电介质薄膜的改性方法和半导体装置
US12/097,888 US7867920B2 (en) 2005-12-20 2006-11-22 Method for modifying high-k dielectric thin film and semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-367176 2005-12-20
JP2005367176 2005-12-20
JP2006209945A JP2007194582A (ja) 2005-12-20 2006-08-01 高誘電体薄膜の改質方法及び半導体装置
JP2006-209945 2006-08-01

Publications (1)

Publication Number Publication Date
WO2007072649A1 true WO2007072649A1 (ja) 2007-06-28

Family

ID=38188432

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/323323 WO2007072649A1 (ja) 2005-12-20 2006-11-22 高誘電体薄膜の改質方法及び半導体装置

Country Status (5)

Country Link
US (1) US7867920B2 (ja)
JP (1) JP2007194582A (ja)
KR (1) KR101019799B1 (ja)
CN (1) CN101341584B (ja)
WO (1) WO2007072649A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
JP4344886B2 (ja) * 2004-09-06 2009-10-14 東京エレクトロン株式会社 プラズマ処理装置
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8454750B1 (en) * 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8398816B1 (en) 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
US8987095B2 (en) * 2011-08-19 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a carbon-free dielectric layer over a carbon-doped dielectric layer
JP6428466B2 (ja) * 2014-06-23 2018-11-28 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10347547B2 (en) 2016-08-09 2019-07-09 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US11193206B2 (en) * 2017-03-15 2021-12-07 Versum Materials Us, Llc Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
US11081337B2 (en) * 2017-03-15 2021-08-03 Versum Materials U.S., LLC Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
KR102358817B1 (ko) * 2017-07-04 2022-02-09 한국전자통신연구원 광소자의 제조 방법
JP6654716B2 (ja) * 2019-01-21 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
CN114446513A (zh) * 2020-11-04 2022-05-06 进营全球株式会社 柔性扁平电缆与包含柔性扁平电缆的叠层母排
KR102563298B1 (ko) * 2021-01-18 2023-08-03 주식회사 유진테크 박막의 불순물 제거방법 및 기판 처리 장치
CN115584487A (zh) * 2022-10-18 2023-01-10 合肥安德科铭半导体科技有限公司 一种双(烷基亚胺基)双(烷基胺基)钨(vi)的制备方法及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316820A (ja) * 2000-03-10 2001-11-16 Air Prod And Chem Inc 前駆体の無溶媒液体混合物を用いる多成分ＺｒＳｎＴｉおよびＨｆＳｎＴｉ酸化物薄膜の堆積およびアニーリング
JP2002057155A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd ５酸化タンタル膜の製造方法
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540234B2 (ja) * 2000-02-14 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6596343B1 (en) * 2000-04-21 2003-07-22 Applied Materials, Inc. Method and apparatus for processing semiconductor substrates with hydroxyl radicals
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
KR100463633B1 (ko) * 2002-11-12 2004-12-29 주식회사 아이피에스 하프늄 화합물을 이용한 박막증착방법
JPWO2004093179A1 (ja) * 2003-04-17 2006-07-06 富士通株式会社 高誘電体膜の形成方法
JP2005285805A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置の製造方法
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316820A (ja) * 2000-03-10 2001-11-16 Air Prod And Chem Inc 前駆体の無溶媒液体混合物を用いる多成分ＺｒＳｎＴｉおよびＨｆＳｎＴｉ酸化物薄膜の堆積およびアニーリング
JP2002057155A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd ５酸化タンタル膜の製造方法
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法

Also Published As

Publication number Publication date
US20090302433A1 (en) 2009-12-10
KR101019799B1 (ko) 2011-03-04
CN101341584B (zh) 2010-05-19
US7867920B2 (en) 2011-01-11
CN101341584A (zh) 2009-01-07
JP2007194582A (ja) 2007-08-02
KR20080075191A (ko) 2008-08-14

Similar Documents

Publication Publication Date Title
WO2007072649A1 (ja) 高誘電体薄膜の改質方法及び半導体装置
US8148274B2 (en) Semiconductor device having oxidized metal film and manufacture method of the same
JP5219900B2 (ja) 原子層堆積（ａｌｄ）法及び化学気相成長（ｃｖｄ）法を用いた高誘電率膜のその場ハイブリッド堆積
JP4402044B2 (ja) プラズマ処理方法
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
US20040048452A1 (en) Method of producing electronic device material
CN1459126A (zh) 形成介电薄膜的方法
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
WO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
US6207489B1 (en) Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
US7968470B2 (en) Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus
WO2007069438A1 (ja) 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
JPWO2008081723A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
US8178445B2 (en) Substrate processing apparatus and manufacturing method of semiconductor device using plasma generation
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
US20120071002A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20100140683A1 (en) Silicon nitride film and nonvolatile semiconductor memory device
JP2007201083A (ja) キャパシタの製造方法
JP4564310B2 (ja) 半導体装置の製造方法
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JPWO2012086800A1 (ja) 基板処理装置及び半導体装置の製造方法
JP3770870B2 (ja) 基板処理方法
JP2011066187A (ja) 成膜方法及び処理システム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680048312.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12097888

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020087014896

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06833145

Country of ref document: EP

Kind code of ref document: A1