WO2012169162A1 - Reinforcing member, semiconductor package, semiconductor device, and fabrication method for semiconductor package - Google Patents

Reinforcing member, semiconductor package, semiconductor device, and fabrication method for semiconductor package Download PDF

Info

Publication number
WO2012169162A1
WO2012169162A1 PCT/JP2012/003627 JP2012003627W WO2012169162A1 WO 2012169162 A1 WO2012169162 A1 WO 2012169162A1 JP 2012003627 W JP2012003627 W JP 2012003627W WO 2012169162 A1 WO2012169162 A1 WO 2012169162A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
conductor pattern
main body
semiconductor package
opening
Prior art date
Application number
PCT/JP2012/003627
Other languages
French (fr)
Japanese (ja)
Inventor
岡田　亮一
賢也 橘
小野塚　偉師
猛 八月朔日
Original Assignee
住友ベークライト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友ベークライト株式会社 filed Critical 住友ベークライト株式会社
Priority to JP2013519378A priority Critical patent/JP5994776B2/en
Publication of WO2012169162A1 publication Critical patent/WO2012169162A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

A reinforcing member (4) is joined to at least one side of a wiring substrate (2) equipped with a substrate (21), a first conductor pattern (221) provided on one side of the substrate (21), and a second conductor pattern (224) provided on the other side of the substrate (21) and electrically connected to the first conductor pattern (221). The reinforcing member (4) has a plate-shaped body (41) with a coefficient of thermal expansion lower than that of the wiring substrate (2), and an adhesion layer (42) that is on one side of the body (41) and that joins the body (41) to the wiring substrate (2).

Description

補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法Reinforcing member, semiconductor package, semiconductor device, and method for manufacturing semiconductor package
　本発明は、補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法に関する。 The present invention relates to a reinforcing member, a semiconductor package, a semiconductor device, and a method for manufacturing a semiconductor package.
  近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体パッケージは、従来にも増して益々小型化かつ多ピン化が進んできている。 In recent years, with the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and further high-density mounting of electronic components have progressed. Semiconductor packages used in these electronic devices have been In addition, the size and number of pins are increasing.
  半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と言った、エリア実装型の新しいパッケージ方式が提案されている。 With the miniaturization of semiconductor packages, the conventional package using a lead frame has a limit on miniaturization. Recently, it is assumed that a chip is mounted on a circuit board, and BGA (Ball Grid) Array) and a new area mounting type packaging method such as CSP (Chip Scale Package) have been proposed.
  ＢＧＡやＣＳＰ等の新しいパッケージに用いられるインターポーザは、一般に、繊維基材に樹脂組成物を含浸してなる基板に導体パターンや導体ポストが形成されてなる。 An interposer used for a new package such as a BGA or a CSP is generally formed by forming a conductor pattern or a conductor post on a substrate formed by impregnating a fiber base material with a resin composition.
特開２００２－２７０７１６号公報JP 2002-270716 A 特開２００３－１４２６１７号公報JP 2003-142617 A 特開２００４－３１１５９８号公報JP 2004-311598 A 特開２００６－６６６９３号公報JP 2006-66693 A
  上述したようなインターポーザは、チップとの熱膨張係数差が大きく、熱変形しやすい。また、インターポーザは、通常、チップよりも大面積となるため、チップと接触していない部分の面積が大きい。このようなチップと接触していない部分は、剛性が極めて低く、インターポーザが熱変形し、チップ側に反り、電気的接続の信頼性を低下させるという問題があった。 イ ン タ ー The interposer as described above has a large difference in thermal expansion coefficient from the chip and is easily thermally deformed. Further, since the interposer usually has a larger area than the chip, the area of the portion not in contact with the chip is large. Such a portion not in contact with the chip has a problem that rigidity is extremely low, the interposer is thermally deformed, warps toward the chip side, and reliability of electrical connection is lowered.
　本発明によれば、基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板の前記一方の面および前記他方の面のうちの、少なくとも１つの面に接合される補強部材であって、板状の本体と、前記本体の一方の面側に設けられ、前記本体と前記配線基板とを接合するための接着層とを有し、前記接着層は、熱伝導性材料を含む補強部材が提供される。 According to the present invention, the substrate, the first conductor pattern provided on the one surface side of the substrate, and the first conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern. A reinforcing member joined to at least one of the one surface and the other surface of a wiring board having two conductor patterns, the plate-shaped main body and one surface side of the main body And an adhesive layer for joining the main body and the wiring board, wherein the adhesive layer is provided with a reinforcing member including a heat conductive material.
　本発明によれば、補強部材の接着層は熱伝導性材料を含むため、配線基板からの熱を本体に伝達させることができ、配線基板の熱変形を抑制することができる。
　また、補強部材の本体は、板状であるため、接着層を形成しやすい。そして、補強部材は接着層を有しているため、配線基板への接合を簡単に行なうことができる。 According to the present invention, since the adhesive layer of the reinforcing member includes a heat conductive material, heat from the wiring board can be transmitted to the main body, and thermal deformation of the wiring board can be suppressed.
Moreover, since the main body of a reinforcement member is plate shape, it is easy to form an adhesive layer. Since the reinforcing member has an adhesive layer, it can be easily joined to the wiring board.
　さらには、上述した補強部材を有する半導体パッケージも提供することができる。
　すなわち、本発明によれば、基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、前記第１導体パターンに電気的に接続される半導体素子と、前記一方の面および前記他方の面のうちの、少なくとも１つの面に、前記接着層が接合された上述した補強部材とを有することを特徴とする半導体パッケージを提供することができる。 Furthermore, a semiconductor package having the above-described reinforcing member can also be provided.
That is, according to the present invention, the substrate, the first conductor pattern provided on one surface side of the substrate, and the other surface side of the substrate are electrically connected to the first conductor pattern. A wiring board provided with the second conductor pattern, a semiconductor element electrically connected to the first conductor pattern, and at least one of the one surface and the other surface, the adhesive layer It is possible to provide a semiconductor package characterized by having the above-described reinforcing member to which is bonded.
　さらに、本発明によれば、基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板を用意するとともに、本体と、前記本体の一方の面側に設けられ、熱伝導材料を含む接着層とを有する板部材を少なくとも１つ用意する第１の工程と、少なくとも１つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接合する第２の工程と、前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第３の工程とを有していることを特徴とする半導体パッケージの製造方法も提供することができる。 Furthermore, according to the present invention, the substrate, the first conductor pattern provided on one surface side of the substrate, and the other surface side of the substrate are electrically connected to the first conductor pattern. A first wiring board having a second conductive pattern and at least one plate member having a main body and an adhesive layer including a heat conductive material provided on one surface side of the main body. And bonding the at least one plate member to at least one of the one surface and the other surface of the wiring substrate with the adhesive layer of the plate member facing the wiring substrate. There is also provided a semiconductor package manufacturing method comprising a second step and a third step of obtaining a reinforcing member by processing the plate member bonded to the wiring board into a desired shape. Can be offered .
　このような本発明の半導体パッケージの製造方法によれば、板部材に接着層が形成されているため、板部材の配線基板への接合を簡単に行うことができる。そして、接着層は熱伝導性材料を含むため、配線基板からの熱を本体に伝達させることができ、配線基板の熱変形を抑制することができる。そのため、反りが抑制された半導体パッケージを簡単に製造することができる。
　さらには、配線基板に板部材を接合した後、板部材を加工しているため、配線基板の導体パターン等の形状にあわせて板部材を加工することができる。 According to the semiconductor package manufacturing method of the present invention, since the adhesive layer is formed on the plate member, the plate member can be easily joined to the wiring board. And since an adhesive layer contains a heat conductive material, the heat | fever from a wiring board can be transmitted to a main body, and the thermal deformation of a wiring board can be suppressed. Therefore, it is possible to easily manufacture a semiconductor package in which warpage is suppressed.
Furthermore, since the plate member is processed after the plate member is joined to the wiring substrate, the plate member can be processed in accordance with the shape of the conductor pattern or the like of the wiring substrate.
　さらに、本発明によれば、基板、前記基板の一方の面側に設けられた第１導体パターン、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターン、を有する配線基板と、前記配線基板の前記第１導体パターンまたは第２導体パターンに電気的に接続された半導体素子と、前記配線基板の前記一方の面に接合された補強部材とを備える半導体パッケージであって、前記補強部材は、前記配線基板に接着し、熱伝導性材料を含む接着層と、この接着層に設けられた本体とを備え、前記本体には、本体を貫通する開口部が形成され、前記接着層には、前記本体の開口部に連通するとともに、前記第１導体パターンを露出する開口部が形成され、前記配線基板の前記一方の面側からの平面視において、前記接着層の前記開口部の周縁部は、前記本体の前記開口部の内側に位置し、前記接着層の開口部内に、前記第１導体パターンに接続される半田バンプが配置された半導体パッケージも提供できる。
　このような半導体パッケージは、上述した半導体パッケージの製造方法により製造できる。 Further, according to the present invention, the substrate, the first conductor pattern provided on one surface side of the substrate, the first conductor pattern provided on the other surface side of the substrate, and electrically connected to the first conductor pattern. A wiring board having two conductor patterns; a semiconductor element electrically connected to the first conductor pattern or the second conductor pattern of the wiring board; and a reinforcing member joined to the one surface of the wiring board. The reinforcing member includes an adhesive layer that adheres to the wiring board and includes a thermally conductive material, and a main body provided on the adhesive layer, and the main body penetrates the main body. An opening is formed, and the adhesive layer is formed with an opening that communicates with the opening of the main body and exposes the first conductor pattern, and is a plan view from the one surface side of the wiring board. In the connection A semiconductor package in which a peripheral edge portion of the opening of the layer is located inside the opening of the main body, and solder bumps connected to the first conductor pattern are disposed in the opening of the adhesive layer can be provided. .
Such a semiconductor package can be manufactured by the semiconductor package manufacturing method described above.
　さらに、本発明によれば、上述した補強部材を使用した半導体パッケージの製造方法も提供できる。
　すなわち、本発明によれば、基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンと、前記基板の前記一方の面側に前記第１導体パターンを覆うように設けられ、前記第１導体パターンの所定部位を露出させる開口を有する膜状のソルダーレジストとを備える配線基板を用意するとともに、板状の本体と、前記本体の一方の面側に設けられ、熱伝導性材料を含む接着層とを有し、前記本体および前記接着層を貫通する貫通孔が形成された補強部材を用意する第１の工程と、前記補強部材の前記接着層を前記ソルダーレジストに接着し、前記貫通孔と前記ソルダーレジストの開口部を連通させる第２の工程とを含む半導体パッケージの製造方法も提供できる。 Furthermore, according to this invention, the manufacturing method of the semiconductor package which uses the reinforcement member mentioned above can also be provided.
That is, according to the present invention, the substrate, the first conductor pattern provided on one surface side of the substrate, and the other surface side of the substrate are electrically connected to the first conductor pattern. And a film-like solder resist provided on the one surface side of the substrate so as to cover the first conductor pattern and having an opening exposing a predetermined portion of the first conductor pattern. A wiring board is prepared, and has a plate-shaped main body and an adhesive layer provided on one surface side of the main body and including a heat conductive material, and a through-hole penetrating the main body and the adhesive layer is formed. A semiconductor package comprising: a first step of preparing a reinforced reinforcing member; and a second step of bonding the adhesive layer of the reinforcing member to the solder resist and communicating the through hole and the opening of the solder resist. Manufacturing method can also be provided.
　本発明によれば、熱による不具合の発生を防止することができ、かつ配線基板に簡単に接合することのできる補強部材、この補強部材を備えた半導体パッケージ、半導体装置およびこの補強部材を使用した前記半導体パッケージの製造方法が提供される。
　さらには、熱による不具合の発生を防止が抑制された半導体パッケージを製造することができる製造方法、この製造方法により製造された半導体パッケージが提供される。 According to the present invention, there is used a reinforcing member that can prevent the occurrence of problems due to heat and can be easily joined to a wiring board, a semiconductor package including the reinforcing member, a semiconductor device, and the reinforcing member. A method for manufacturing the semiconductor package is provided.
Furthermore, the manufacturing method which can manufacture the semiconductor package by which generation | occurrence | production of the malfunction by heat | fever was suppressed, and the semiconductor package manufactured by this manufacturing method are provided.
　上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。 The above-described object and other objects, features, and advantages will be further clarified by a preferred embodiment described below and the following drawings attached thereto.
本発明の第１実施形態に係る半導体パッケージを模式的に示す断面図である。1 is a cross-sectional view schematically showing a semiconductor package according to a first embodiment of the present invention. 図１に示す半導体パッケージを示す上面図である。It is a top view which shows the semiconductor package shown in FIG. 図１に示す半導体パッケージを示す下面図である。It is a bottom view which shows the semiconductor package shown in FIG. 図１に示す半導体パッケージの製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the semiconductor package shown in FIG. 図１に示す半導体パッケージの製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the semiconductor package shown in FIG. 図１に示す半導体パッケージの製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the semiconductor package shown in FIG. 図１に示す半導体パッケージの製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the semiconductor package shown in FIG. 図１に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically a semiconductor device provided with the semiconductor package shown in FIG. 本発明の第２実施形態に係る半導体パッケージを模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor package which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る第１、第２補強部材の断面図である。It is sectional drawing of the 1st, 2nd reinforcement member which concerns on 3rd Embodiment of this invention. 図１０に示す第１、第２補強部材を用いて製造された半導体パッケージの断面図である。It is sectional drawing of the semiconductor package manufactured using the 1st, 2nd reinforcement member shown in FIG. 本発明の第４実施形態に係る半導体パッケージの断面図である。It is sectional drawing of the semiconductor package which concerns on 4th Embodiment of this invention. 図１に示す半導体パッケージの製造工程を示す断面図である。FIG. 7 is a cross-sectional view showing a manufacturing process of the semiconductor package shown in FIG. 1. 本発明の第５実施形態に係る半導体パッケージを模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor package which concerns on 5th Embodiment of this invention. （ａ）（ｂ）（ｃ）は図１４に示す半導体パッケージの製造工程を示す断面図である。(A) (b) (c) is sectional drawing which shows the manufacturing process of the semiconductor package shown in FIG. （ａ）～（ｄ）は図１４に示す半導体パッケージの製造工程を示す断面図である。(A)-(d) is sectional drawing which shows the manufacturing process of the semiconductor package shown in FIG. 図１４に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically a semiconductor device provided with the semiconductor package shown in FIG. 本発明の第５実施形態に係る半導体パッケージの変形例を示す断面図である。It is sectional drawing which shows the modification of the semiconductor package which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係る半導体パッケージを模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor package which concerns on 6th Embodiment of this invention. （ａ）（ｂ）（ｃ）は図１９に示す半導体パッケージの製造工程を示す断面図である。(A) (b) (c) is sectional drawing which shows the manufacturing process of the semiconductor package shown in FIG. （ａ）～（ｄ）は図１９に示す半導体パッケージの製造工程を示す断面図である。(A)-(d) is sectional drawing which shows the manufacturing process of the semiconductor package shown in FIG. 図１９に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。It is sectional drawing which shows typically a semiconductor device provided with the semiconductor package shown in FIG. 本発明の第６実施形態に係る半導体パッケージの変形例を示す断面図である。It is sectional drawing which shows the modification of the semiconductor package which concerns on 6th Embodiment of this invention.
　以下、本発明の実施形態を図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同一符号を付し、その詳細な説明は重複しないように適宜省略される。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and detailed description thereof is appropriately omitted so as not to overlap.
  <第１実施形態>
  （半導体パッケージ）
  まず、本発明の半導体パッケージを説明する。 <First embodiment>
(Semiconductor package)
First, the semiconductor package of the present invention will be described.
  図１は、本発明の第１実施形態に係る半導体パッケージを模式的に示す断面図、図２は、図１に示す半導体パッケージを示す上面図、図３は、図１に示す半導体パッケージを示す下面図、図４ないし図７は、それぞれ、図１に示す半導体パッケージの製造方法の一例を示す図である。なお、以下の説明では、説明の便宜上、図１中の上側を「上」、下側を「下」と言う。また、図１ないし図７では、それぞれ、説明の便宜上、半導体パッケージの各部が誇張して描かれている。 1 is a cross-sectional view schematically showing a semiconductor package according to a first embodiment of the present invention, FIG. 2 is a top view showing the semiconductor package shown in FIG. 1, and FIG. 3 shows the semiconductor package shown in FIG. 4 and 7 are views showing an example of a method for manufacturing the semiconductor package shown in FIG. In the following description, for convenience of description, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”. 1 to 7, each part of the semiconductor package is exaggerated for convenience of explanation.
  図１に示すように、半導体パッケージ１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、第１補強部材（本発明の補強部材）４と、第２補強部材（本発明の補強部材）５とを有する。 As shown in FIG. 1, a semiconductor package 1 includes a wiring board 2, a semiconductor element 3 mounted on the wiring board 2, a first reinforcing member (reinforcing member of the present invention) 4, and a second reinforcing member ( The reinforcing member 5 of the present invention.
  このような半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、本実施形態では、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２よりも小さいため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。 According to such a semiconductor package 1, both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 even in a portion other than the portion joined to the semiconductor element 3. Increases overall rigidity. In particular, in this embodiment, since the thermal expansion coefficients of the first reinforcing member 4 and the second reinforcing member 5 are smaller than those of the wiring board 2, the wiring board 2 caused by the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3. Warping can be suppressed or prevented.
  また、配線基板２自体の剛性を高める必要がなく、配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。これに加えて、接着層４２，５２は、熱伝導性材料を含んでいる。そのため、配線基板２の熱を第１補強部材４および第２補強部材５を介して放熱することができる。さらには半導体素子３からの熱を配線基板２および第２補強部材５を介して逃すことができる。したがって、半導体パッケージ１は、優れた放熱性を発揮することができる。 It is not necessary to increase the rigidity of the wiring board 2 itself, and the thickness of the wiring board 2 can be reduced, so that the thermal conductivity in the thickness direction of the wiring board 2 can be increased. In addition, the adhesive layers 42 and 52 include a thermally conductive material. Therefore, the heat of the wiring board 2 can be radiated through the first reinforcing member 4 and the second reinforcing member 5. Furthermore, heat from the semiconductor element 3 can be released through the wiring board 2 and the second reinforcing member 5. Therefore, the semiconductor package 1 can exhibit excellent heat dissipation.
  このようなことから、配線基板２の昇温を抑えることができるので、この点でも、配線基板２の反りを抑制または防止することができる。 Because of this, since the temperature rise of the wiring board 2 can be suppressed, the warping of the wiring board 2 can also be suppressed or prevented in this respect.
  以下、半導体パッケージ１の各部を順次詳細に説明する。
  ［配線基板］
  配線基板２は、半導体素子３を支持する基板であり、例えば、その搭載した半導体素子３と後述するようなマザーボード２００との電気的接続を中継する中継基板（インターポーザ）である。また、配線基板２は、その平面視形状は、通常、正方形、長方形等の四角形とされる。 Hereinafter, each part of the semiconductor package 1 will be sequentially described in detail.
[Wiring board]
The wiring board 2 is a board that supports the semiconductor element 3, and is, for example, a relay board (interposer) that relays electrical connection between the mounted semiconductor element 3 and a mother board 200 as will be described later. In addition, the wiring substrate 2 is usually a quadrangle such as a square or a rectangle in plan view.
  配線基板２は、基板２１と、導体パターン２２１、２２２、２２３、２２４と、導体ポスト２３１、２３２、２３３と、伝熱ポスト２４と、ソルダーレジスト２５、２６とを有している。 The wiring board 2 includes a substrate 21, conductor patterns 221, 222, 223, 224, conductor posts 231, 232, 233, a heat transfer post 24, and solder resists 25, 26.
  なお、本実施形態では、導体パターン２２１は、基板２１の一方の面側に設けられた第１導体パターンを構成し、導体パターン２２４は、基板２１の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンを構成する。 In this embodiment, the conductor pattern 221 constitutes a first conductor pattern provided on one surface side of the substrate 21, and the conductor pattern 224 is provided on the other surface side of the substrate 21. A second conductor pattern electrically connected to the conductor pattern is formed.
  基板２１は、複数（本実施形態では３層）の絶縁層２１１、２１２、２１３で構成されている。より具体的には、基板２１は、絶縁層２１１、絶縁層２１２、絶縁層２１３がこの順で積層されて構成されている。なお、基板２１を構成する絶縁層の数は、これに限定されず、１または２層であってもよいし、４層以上であってもよい。 The saddle substrate 21 is composed of a plurality of (in this embodiment, three layers) insulating layers 211, 212, and 213. More specifically, the substrate 21 is configured by laminating an insulating layer 211, an insulating layer 212, and an insulating layer 213 in this order. In addition, the number of the insulating layers which comprise the board | substrate 21 is not limited to this, One or two layers may be sufficient, and four or more layers may be sufficient.
  各絶縁層２１１、２１２、２１３は、絶縁性を有する材料で構成されている。具体的には、各絶縁層２１１、２１２、２１３は、基材（繊維基材）と、その基材に含浸された樹脂組成物とで構成されている。 Each insulating layer 211, 212, 213 is made of an insulating material. Specifically, each insulating layer 211, 212, 213 is composed of a base material (fiber base material) and a resin composition impregnated in the base material.
  基材は、各絶縁層２１１、２１２、２１３の芯材として用いられるものである。このような基材を有することにより、基板２１の剛性を高めることができる。 The eaves base material is used as a core material for the insulating layers 211, 212, and 213. By having such a base material, the rigidity of the substrate 21 can be increased.
  基材としては、例えば、ガラス織布、ガラス不織布等のガラス繊維で構成されたガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等のいずれか１種以上を主成分とする織布または不織布で構成される合成繊維基材、あるいは、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等が挙げられる。これらの中でも、かかる基材としては、ガラス繊維基材が好ましい。これにより、基板２１の剛性を高めるとともに、基板２１の薄型化を図ることができる。さらに、基板２１の熱膨張係数も小さくすることができる。 Examples of the base material include glass fiber base materials composed of glass fibers such as glass woven fabrics and glass nonwoven fabrics, polyamide resin fibers such as polyamide resin fibers, aromatic polyamide resin fibers, wholly aromatic polyamide resin fibers, and polyesters. Synthesis composed of woven or non-woven fabric mainly composed of at least one of resin fiber, aromatic polyester resin fiber, polyester resin fiber such as wholly aromatic polyester resin fiber, polyimide resin fiber, fluororesin fiber, etc. Examples thereof include a fiber base material, or a paper base material mainly composed of craft paper, cotton linter paper, mixed paper of linter and kraft pulp, or the like. Among these, as such a base material, a glass fiber base material is preferable. Thereby, the rigidity of the substrate 21 can be increased and the substrate 21 can be thinned. Furthermore, the thermal expansion coefficient of the substrate 21 can be reduced.
  このようなガラス繊維基材を構成するガラスとしては、例えば、Ｅガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス等のいずれか１種以上が挙げられる。これらの中でもＴガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによって基板２１の熱膨張係数を小さくすることができる。 ガ ラ ス Examples of the glass constituting such a glass fiber substrate include one or more of E glass, C glass, A glass, S glass, D glass, NE glass, T glass, H glass, and the like. Among these, T glass is preferable. Thereby, the thermal expansion coefficient of a glass fiber base material can be made small, and, thereby, the thermal expansion coefficient of the board | substrate 21 can be made small.
  また、絶縁層２１１、２１２、２１３が基材を含む場合、絶縁層２１１、２１２、２１３における基材の含有率は、それぞれ、３０～７０ｗｔ％であることが好ましく、４０～６０ｗｔ％であることがより好ましい。これにより、これらの絶縁層のひび割れ等の破損を確実に防ぎつつ、各絶縁層の電気絶縁性および熱膨張係数を十分に低いものとすることができる。なお、絶縁層２１１、２１２、２１３のうちの少なくとも１層は、基材を含まずに樹脂組成物のみで構成されていてもよい。 When the insulating layers 211, 212, and 213 include a base material, the content of the base material in the insulating layers 211, 212, and 213 is preferably 30 to 70 wt%, and preferably 40 to 60 wt%. Is more preferable. Thereby, the electric insulation and thermal expansion coefficient of each insulating layer can be made sufficiently low while reliably preventing damage such as cracks of these insulating layers. In addition, at least 1 layer of the insulating layers 211, 212, and 213 may be comprised only with the resin composition, without including a base material.
  このような基材に含浸される樹脂組成物は、樹脂材料が含まれている。かかる樹脂材料としては、熱硬化性樹脂が好適に用いられる。 樹脂 The resin composition impregnated in such a base material contains a resin material. As such a resin material, a thermosetting resin is preferably used.
  前記熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等のいずれか１種以上が挙げられる。 Examples of the thermosetting resin include novolak type phenol resins such as phenol novolak resin, cresol novolak resin, bisphenol A novolak resin, unmodified resole phenol resin, oil-modified resole modified with tung oil, linseed oil, walnut oil, and the like. Phenol resin such as phenolic resin, bisphenol type epoxy resin such as bisphenol A epoxy resin, bisphenol F epoxy resin, novolac epoxy resin, novolac epoxy resin such as cresol novolac epoxy resin, biphenyl type epoxy resin, etc. Epoxy resin, cyanate resin, urea (urea) resin, resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate Any one or more of a rate resin, a silicone resin, a resin having a benzoxazine ring, a cyanate ester resin, and the like can be given.
  これらの中でも、特に、シアネート樹脂が好ましい。これにより、基板２１の熱膨張係数を十分に小さくすることができる。さらに、基板２１の電気特性（低誘電率、低誘電正接等）を優れたものとすることができる。 Among these, cyanate resin is particularly preferable. Thereby, the thermal expansion coefficient of the board | substrate 21 can be made small enough. Furthermore, the electrical characteristics (low dielectric constant, low dielectric loss tangent, etc.) of the substrate 21 can be made excellent.
  また、前記樹脂組成物は、フィラーを含むのが好ましい。すなわち、絶縁層２１１、２１２、２１３は、それぞれ、フィラーを含むことが好ましい。これにより、絶縁層２１１、２１２、２１３の熱膨張係数を低くすることができる。 In addition, it is preferable that the resin composition contains a filler. That is, each of the insulating layers 211, 212, and 213 preferably contains a filler. Thereby, the thermal expansion coefficient of the insulating layers 211, 212, and 213 can be lowered.
  前記フィラーとしては、各種無機フィラーまたは有機フィラーが挙げられる。
  無機フィラー（無機充填材）としては、例えば、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム（軽質、重質）、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛が挙げられる。 Examples of the filler include various inorganic fillers or organic fillers.
Examples of the inorganic filler (inorganic filler) include oxides such as silica, alumina, diatomaceous earth, titanium oxide, iron oxide, zinc oxide, magnesium oxide and metal ferrite, and hydroxide such as aluminum hydroxide and magnesium hydroxide. Products, calcium carbonate (light, heavy), carbonates such as magnesium carbonate, dolomite, dosonite, sulfates or sulfites such as calcium sulfate, barium sulfate, ammonium sulfate, calcium sulfite, talc, mica, clay, glass fiber, silica Silicates such as calcium oxide, montmorillonite and bentonite, borate such as zinc borate, barium metaborate, aluminum borate, calcium borate and sodium borate, carbon such as carbon black, graphite and carbon fiber, other iron Powder, copper powder, aluminum powder, zinc white, sulfide Ribuden, boron fiber, potassium titanate, and a lead zirconate titanate.
  また、有機フィラーとしては、合成樹脂粉末が挙げられる。この合成樹脂粉末としては、例えば、アルキド樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリエステル、アクリル樹脂、アセタール樹脂、ポリエチレン、ポリエーテル、ポリカーボネート、ポリアミド、ポリスルホン、ポリスチレン、ポリ塩化ビニル、フッ素樹脂、ポリプロピレン、エチレン－酢酸ビニル共重合体等の各種熱硬化性樹脂または熱可塑性樹脂の粉末、またはこれらの樹脂の共重合体の粉末が挙げられる。また、有機フィラーの他の例としては、芳香族または脂肪族ポリアミド繊維、ポリプロピレン繊維、ポリエステル繊維、アラミド繊維等が挙げられる。 有機 In addition, examples of the organic filler include synthetic resin powder. Examples of the synthetic resin powder include alkyd resin, epoxy resin, silicone resin, phenol resin, polyester, acrylic resin, acetal resin, polyethylene, polyether, polycarbonate, polyamide, polysulfone, polystyrene, polyvinyl chloride, fluororesin, and polypropylene. In addition, various thermosetting resins such as ethylene-vinyl acetate copolymers or powders of thermoplastic resins, or powders of copolymers of these resins may be mentioned. Other examples of organic fillers include aromatic or aliphatic polyamide fibers, polypropylene fibers, polyester fibers, and aramid fibers.
  前述したようなフィラーの中でも、無機フィラーを用いるのが好ましい。これにより、絶縁層２１１、２１２、２１３の熱膨張係数を効果的に低めることができる。また、絶縁層２１１、２１２、２１３の伝熱性を高めることもできる。 Among the fillers as described above, it is preferable to use an inorganic filler. Thereby, the thermal expansion coefficient of the insulating layers 211, 212, and 213 can be effectively lowered. In addition, the heat transfer properties of the insulating layers 211, 212, and 213 can be increased.
  特に、無機フィラーの中でも、シリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。 In particular, among inorganic fillers, silica is preferable, and fused silica (particularly spherical fused silica) is preferable in that it has excellent low thermal expansion.
  無機フィラーの平均粒子径は、特に限定されないが、０．０５～２．０μｍが好ましく、特に０．１～１．０μｍが好ましい。これにより、絶縁層２１１、２１２、２１３中で、無機フィラーは、より均一に分散することができ、絶縁層２１１、２１２、２１３の物理的強度および絶縁性を特に優れたものとすることができる。 The average particle diameter of the inorganic filler is not particularly limited, but is preferably 0.05 to 2.0 μm, particularly preferably 0.1 to 1.0 μm. Accordingly, the inorganic filler can be more uniformly dispersed in the insulating layers 211, 212, and 213, and the physical strength and insulating properties of the insulating layers 211, 212, and 213 can be made particularly excellent. .
  なお、上記無機フィラーの平均粒子径は、例えば、粒度分布計（ＨＯＲＩＢＡ製、ＬＡ－５００）により測定することができる。また、本明細書において、平均粒子径とは、体積基準での平均粒子径を指す。 Note that the average particle size of the inorganic filler can be measured by, for example, a particle size distribution meter (manufactured by HORIBA, LA-500). Moreover, in this specification, an average particle diameter refers to the average particle diameter on a volume basis.
  絶縁層２１１、２１２、２１３における無機充填材の含有量は、それぞれ、特に限定されないが、基材を除く樹脂組成物を１００ｗｔ％としたときに、３０～８０ｗｔ％が好ましく、特に４５～７５ｗｔ％が好ましい。含有量が前記範囲内であると、絶縁層２１１、２１２、２１３は、熱膨張係数が十分に低く、吸湿性が特に低いものとなる。 The content of the inorganic filler in the insulating layers 211, 212, and 213 is not particularly limited, but is preferably 30 to 80 wt%, particularly 45 to 75 wt% when the resin composition excluding the substrate is 100 wt%. Is preferred. When the content is within the above range, the insulating layers 211, 212, and 213 have sufficiently low thermal expansion coefficients and particularly low hygroscopicity.
  また、前記樹脂組成物は、前述した熱硬化性樹脂の他、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂を含んでいてもよい。 In addition, the resin composition may contain a thermoplastic resin such as a phenoxy resin, a polyimide resin, a polyamideimide resin, a polyphenylene oxide resin, and a polyethersulfone resin in addition to the thermosetting resin described above.
  また、前記樹脂組成物は、必要に応じて、顔料、酸化防止剤等の上記成分以外の添加物を含んでいてもよい。 In addition, the resin composition may contain additives other than the above components such as pigments and antioxidants, as necessary.
  また、絶縁層２１１、２１２、２１３は、互いに同じ材料で構成されていてもよいし、互いに異なる材料で構成されていてもよい。 In addition, the insulating layers 211, 212, and 213 may be made of the same material, or may be made of different materials.
  上述したような複数の層で構成された基板２１の平均厚さは、特に限定されないが、３０μｍ以上８００μｍ以下であることが好ましく、３０μｍ以上４００μｍ以下であることがより好ましい。 The average thickness of the substrate 21 composed of a plurality of layers as described above is not particularly limited, but is preferably 30 μm or more and 800 μm or less, and more preferably 30 μm or more and 400 μm or less.
  このような基板２１の絶縁層２１１の上面には、導体パターン２２１が形成されている。また、絶縁層２１１と絶縁層２１２との間には、導体パターン２２２が介挿されている。また、絶縁層２１２と絶縁層２１３との間には、導体パターン２２３が介挿されている。また、絶縁層２１３の下面には、導体パターン２２４が形成されている。 A conductor pattern 221 is formed on the upper surface of the insulating layer 211 of the substrate 21. A conductor pattern 222 is interposed between the insulating layer 211 and the insulating layer 212. A conductor pattern 223 is interposed between the insulating layer 212 and the insulating layer 213. A conductor pattern 224 is formed on the lower surface of the insulating layer 213.
  この導体パターン２２１、２２２、２２３、２２４は、それぞれ、複数の配線を有する回路として機能するものである。 導体 Each of the conductor patterns 221, 222, 223, and 224 functions as a circuit having a plurality of wirings.
  導体パターン２２１、２２２、２２３、２２４の構成材料としては、導電性を有するものであれば、特に限定されず、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。中でも、かかる構成材料としては、銅および銅系合金を用いるのが好ましい。銅および銅系合金は、電気伝導率が比較的高いものである。そのため、配線基板２の電気的特性を良好なものとすることができる。また、銅および銅系合金は熱伝導性にも優れるので、配線基板２の放熱性を向上させることもできる。 The constituent material of the conductor patterns 221, 222, 223, and 224 is not particularly limited as long as it has conductivity, and examples thereof include various metals and various alloys such as copper, a copper-based alloy, aluminum, and an aluminum-based alloy. Can be mentioned. Among these, it is preferable to use copper and a copper-based alloy as the constituent material. Copper and copper-based alloys have relatively high electrical conductivity. Therefore, the electrical characteristics of the wiring board 2 can be improved. Moreover, since copper and a copper-type alloy are excellent also in heat conductivity, the heat dissipation of the wiring board 2 can also be improved.
  また、導体パターン２２１、２２２、２２３、２２４の平均厚さは、特に限定されないが、５μｍ以上３０μｍ以下であることが好ましい。 The average thickness of the conductor patterns 221, 222, 223, and 224 is not particularly limited, but is preferably 5 μm or more and 30 μm or less.
  また、絶縁層２１１には、その厚さ方向に貫通するビアホールが形成され、そのビアホール内に導体ポスト（ビアポスト）２３１が設けられている。この導体ポスト２３１は、絶縁層２１１をその厚さ方向に貫通しており、導体ポスト２３１を介して導体パターン２２１と導体パターン２２２とが導通している。 In addition, a via hole penetrating in the thickness direction is formed in the insulating layer 211, and a conductor post (via post) 231 is provided in the via hole. The conductor post 231 penetrates the insulating layer 211 in the thickness direction, and the conductor pattern 221 and the conductor pattern 222 are electrically connected via the conductor post 231.
  同様に、絶縁層２１２には、その厚さ方向に貫通する導体ポスト（ビアポスト）２３２が設けられている。
  この導体ポスト２３２は、絶縁層２１２をその厚さ方向に貫通しており、導体ポスト２３２を介して導体パターン２２２と導体パターン２２３とが導通している。 Similarly, the insulating layer 212 is provided with a conductor post (via post) 232 that penetrates in the thickness direction.
The conductor post 232 penetrates the insulating layer 212 in the thickness direction, and the conductor pattern 222 and the conductor pattern 223 are electrically connected via the conductor post 232.
  また、絶縁層２１３には、その厚さ方向に貫通する導体ポスト（ビアポスト）２３３が設けられている。この導体ポスト２３３は、絶縁層２１３をその厚さ方向に貫通しており、導体ポスト２３３を介して導体パターン２２３と導体パターン２２４とが導通している。 The insulating layer 213 is provided with a conductor post (via post) 233 that penetrates in the thickness direction. The conductor post 233 penetrates the insulating layer 213 in the thickness direction, and the conductor pattern 223 and the conductor pattern 224 are electrically connected via the conductor post 233.
  また、絶縁層２１１の上面には、所定部位に貫通孔を有するソルダーレジスト２５が形成されている。このソルダーレジスト２５は、導体パターン２２１を被覆しており、前記貫通孔から導体パターン２２１の接続用電極部が露出している。この露出した部分には、金属バンプ（半田バンプ）３１が接合されており、この金属バンプ３１を介して半導体素子３と導体パターン２２１とが導通している。 Further, a solder resist 25 having a through hole at a predetermined portion is formed on the upper surface of the insulating layer 211. The solder resist 25 covers the conductor pattern 221 and the connection electrode portion of the conductor pattern 221 is exposed from the through hole. A metal bump (solder bump) 31 is bonded to the exposed portion, and the semiconductor element 3 and the conductor pattern 221 are electrically connected through the metal bump 31.
  ソルダーレジスト２５は、絶縁性を有しており、導体パターン２２１の不要部への半田の付着を防止したり、埃、熱、湿気などから導体パターン２２１を保護したり、導体パターン２２１間の電気絶縁性を維持したりする目的で形成されている。このようなソルダーレジスト２５の構成材料としては、絶縁性を有していれば、特に限定されず、例えば、エポキシ樹脂を主材料とする熱硬化性レジスト等を用いることができる。また、例えば、ＰＳＲ４０００／ＡＵＳ３０８、ＡＵＳ７０３（太陽インキ製造製）およびＳＲ－７２００Ｇ（日立化成工業製）の商品名で市販されているものを用いることもできる。 The solder resist 25 has insulating properties, prevents solder from adhering to unnecessary portions of the conductor pattern 221, protects the conductor pattern 221 from dust, heat, moisture, etc. It is formed for the purpose of maintaining insulation. The constituent material of the solder resist 25 is not particularly limited as long as it has an insulating property. For example, a thermosetting resist mainly composed of an epoxy resin can be used. Further, for example, those commercially available under the trade names of PSR4000 / AUS308, AUS703 (manufactured by Taiyo Ink Manufacture) and SR-7200G (manufactured by Hitachi Chemical Co., Ltd.) can be used.
  ソルダーレジスト２５の形成方法は、特に限定されず、例えば、熱硬化性レジストを塗布して硬化させたのち、レーザー加工によって貫通孔を形成してもよいし、感光性液状レジストをスクリーン印刷し、露光硬化させる方法でもよい。 The method of forming the solder resist 25 is not particularly limited. For example, after applying and curing a thermosetting resist, a through hole may be formed by laser processing, or a photosensitive liquid resist is screen-printed, A method of exposure curing may be used.
  また、絶縁層２１３の下面には、所定部位に貫通孔を有するソルダーレジスト２６が形成されている。このソルダーレジスト２６は、導体パターン２２４を被覆しており、前記貫通孔からは導体パターン２２４の接続用電極部が露出している。この露出した部分には、金属バンプ（半田バンプ）７１が接合されている。この金属バンプ７１は、半導体パッケージ１を例えば後述するようなマザーボードに対して電気的に接続するためのものである。 In addition, a solder resist 26 having a through hole at a predetermined portion is formed on the lower surface of the insulating layer 213. The solder resist 26 covers the conductor pattern 224, and the connection electrode portion of the conductor pattern 224 is exposed from the through hole. Metal bumps (solder bumps) 71 are joined to the exposed portions. The metal bump 71 is for electrically connecting the semiconductor package 1 to, for example, a mother board as will be described later.
  本実施形態では、金属バンプ７１は、略球状をなしている。なお、金属バンプ７１の形状は、これに限定されない。 In this embodiment, the metal bump 71 has a substantially spherical shape. The shape of the metal bump 71 is not limited to this.
  金属バンプ７１の構成材料としては、特に限定されないが、例えば、錫－鉛系、錫－銀系、錫－亜鉛系、錫－ビスマス系、錫－アンチモン系、錫－銀－ビスマス系、錫－銅系、錫－銀－銅系等の各種ろう材（半田）のいずれか１種以上を用いることができる。 The constituent material of the metal bump 71 is not particularly limited. For example, tin-lead, tin-silver, tin-zinc, tin-bismuth, tin-antimony, tin-silver-bismuth, tin-- Any one or more of various brazing materials (solder) such as copper and tin-silver-copper can be used.
  また、基板２１には、その厚さ方向に貫通する複数のビアホールが形成され、その各ビアホールに伝熱ポスト２４が設けられている。 In addition, a plurality of via holes penetrating in the thickness direction are formed in the substrate 21, and a heat transfer post 24 is provided in each via hole.
  この各伝熱ポスト２４は、基板２１全体をその厚さ方向に貫通しており、上端が絶縁層２１１の上面から露出するとともに、下端が絶縁層２１３の下面から露出している。そして、伝熱ポスト２４は、その上端が第１補強部材４に接触し、下端が第２補強部材５に接触している。
　本実施形態では、伝熱ポスト２４は、伝熱ポスト部２４１、２４２、２４３で構成されている。伝熱ポスト部２４１は、絶縁層２１１を貫通する中実の柱状の部材である。伝熱ポスト部２４２は、絶縁層２１２を貫通する中空の第一部分と、この中空部分２４２Ａに接続されて、絶縁層２１２の表裏面に位置する第二部分とを備える。そして、第二部分に伝熱ポスト部２４１が接続されている。また、他方の第二部分には、伝熱ポスト部２４３が接続されている。伝熱ポスト部２４３は、絶縁層２１３を貫通する中実の柱状の部材である。
　そして、第１補強部材４の接着層４２は、ソルダーレジスト２５に形成された開口部に入り込み、この開口部から露出した伝熱ポスト２４の一方の端部（伝熱ポスト部２４１）に直接接触している。また、第２補強部材５の接着層５２は、ソルダーレジスト２６に形成された開口部に入り込み、この開口部から露出した伝熱ポスト２４の他方の端部（伝熱ポスト部２４３）に直接接触している。 Each heat transfer post 24 penetrates the entire substrate 21 in the thickness direction, and its upper end is exposed from the upper surface of the insulating layer 211 and its lower end is exposed from the lower surface of the insulating layer 213. The heat transfer post 24 has an upper end in contact with the first reinforcing member 4 and a lower end in contact with the second reinforcing member 5.
In the present embodiment, the heat transfer post 24 includes heat transfer post portions 241, 242, and 243. The heat transfer post portion 241 is a solid columnar member that penetrates the insulating layer 211. The heat transfer post portion 242 includes a hollow first portion that penetrates the insulating layer 212, and a second portion that is connected to the hollow portion 242 </ b> A and located on the front and back surfaces of the insulating layer 212. The heat transfer post portion 241 is connected to the second portion. Further, a heat transfer post portion 243 is connected to the other second portion. The heat transfer post portion 243 is a solid columnar member that penetrates the insulating layer 213.
The adhesive layer 42 of the first reinforcing member 4 enters the opening formed in the solder resist 25 and directly contacts one end portion (heat transfer post portion 241) of the heat transfer post 24 exposed from the opening. is doing. Further, the adhesive layer 52 of the second reinforcing member 5 enters the opening formed in the solder resist 26 and directly contacts the other end (heat transfer post 243) of the heat transfer post 24 exposed from the opening. is doing.
  この各伝熱ポスト（熱伝導部）２４は、前述した基板２１（絶縁層）よりも高い伝熱性を有する。これにより、たとえば、第１補強部材４から伝熱ポスト２４を介して第２補強部材５へ熱を効率的に伝達することができる。その結果、半導体パッケージ１の放熱性を向上させることができる。 各 Each heat transfer post (heat conducting portion) 24 has higher heat transfer performance than the substrate 21 (insulating layer) described above. Thereby, for example, heat can be efficiently transferred from the first reinforcing member 4 to the second reinforcing member 5 via the heat transfer post 24. As a result, the heat dissipation of the semiconductor package 1 can be improved.
  また、この各伝熱ポスト２４は、基板２１をその厚さ方向に貫通するものであるため、公知の導体ポストと同様に、簡単かつ高精度に形成することができる。 In addition, since each of the heat transfer posts 24 penetrates the substrate 21 in the thickness direction, the heat transfer posts 24 can be formed easily and with high accuracy in the same manner as known conductor posts.
  また、各伝熱ポスト２４は、中空であってもよいし、中実であってもよい。また、各伝熱ポスト２４の横断面形状としては、特に限定されず、例えば、円形、楕円形、多角形等が挙げられる。また、伝熱ポスト２４の数は、特に限定されず、任意であるが、配線基板２の機械的強度を損ねない程度に、できるだけ多くするのが好ましい。 Moreover, each heat transfer post 24 may be hollow or solid. Moreover, it does not specifically limit as a cross-sectional shape of each heat-transfer post | mailbox 24, For example, circular, an ellipse, a polygon etc. are mentioned. Further, the number of heat transfer posts 24 is not particularly limited and is arbitrary, but is preferably as large as possible so as not to impair the mechanical strength of the wiring board 2.
  各伝熱ポスト２４は、電気信号の伝送に寄与しないものである。これにより、第１補強部材４から伝熱ポスト２４を介して第２補強部材５へ熱をより効率的に伝達することができる。 Each heat transfer post 24 does not contribute to the transmission of electrical signals. Thereby, heat can be more efficiently transferred from the first reinforcing member 4 to the second reinforcing member 5 through the heat transfer post 24.
  本実施形態では、複数の伝熱ポスト２４は、配線基板２を平面視したときに、配線基板２の外周部に沿って互いに間隔を隔てて並設されている。特に、複数の伝熱ポスト２４は、配線基板２を平面視したときに、配線基板２の外周部に沿って周方向に等間隔で並設されているのが好ましい。これにより、配線基板２の温度分布をより均一化することができる。 In the present embodiment, the plurality of heat transfer posts 24 are juxtaposed along the outer peripheral portion of the wiring board 2 at intervals when the wiring board 2 is viewed in plan. In particular, the plurality of heat transfer posts 24 are preferably arranged side by side at equal intervals in the circumferential direction along the outer peripheral portion of the wiring board 2 when the wiring board 2 is viewed in plan. Thereby, the temperature distribution of the wiring board 2 can be made more uniform.
  また、複数の伝熱ポスト２４は、配線基板２を平面視したときに、前述した導体パターン２２１、２２２、２２３、２２４に重ならないように設けられている。これにより、伝熱ポスト２４の形成が簡単となるとともに、伝熱ポスト２４と導体パターン２２１、２２２、２２３、２２４との短絡を防止することができる。 The plurality of heat transfer posts 24 are provided so as not to overlap the conductor patterns 221, 222, 223, and 224 described above when the wiring board 2 is viewed in plan. Thereby, formation of the heat transfer post 24 is simplified, and a short circuit between the heat transfer post 24 and the conductor patterns 221, 222, 223, and 224 can be prevented.
  このような各伝熱ポスト２４の構成材料としては、前述した基板２１（絶縁層）よりも高い伝熱性を有するものであれば、特に限定されないが、金属材料を用いるのが好ましい。 構成 The material of each heat transfer post 24 is not particularly limited as long as it has a higher heat transfer property than the substrate 21 (insulating layer) described above, but a metal material is preferably used.
  かかる金属材料としては、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。中でも、かかる金属材料としては、伝熱性に優れる観点から銅、銅系合金、アルミ、アルミ系合金のいずれか１種以上を用いるのが好ましい。これにより、配線基板２の放熱性を向上させることもできる。 Examples of such metal materials include various metals and various alloys such as copper, copper-based alloys, aluminum, and aluminum-based alloys. Among these, it is preferable to use at least one of copper, copper-based alloy, aluminum, and aluminum-based alloy as the metal material from the viewpoint of excellent heat conductivity. Thereby, the heat dissipation of the wiring board 2 can also be improved.
  また、伝熱ポスト２４の構成材料は、前述した導体ポスト２３１～２３３の構成材料と異なっていてもよいが、導体ポスト２３１～２３３の構成材料と同じであるのが好ましい。 The constituent material of the heat transfer post 24 may be different from the constituent material of the conductor posts 231 to 233 described above, but is preferably the same as the constituent material of the conductor posts 231 to 233.
  ［半導体素子］
  半導体素子３は、例えば、集積回路素子（ＩＣ）であり、より具体的には、例えば、ロジックＩＣ、メモリおよび受発光素子等である。 [Semiconductor element]
The semiconductor element 3 is, for example, an integrated circuit element (IC), and more specifically, for example, a logic IC, a memory, and a light receiving / emitting element.
  この半導体素子３は、前述した配線基板２の基板２１の上面（一方の面）に接合され、第１導体パターンである導体パターン２２１に電気的に接続されている。 The semiconductor element 3 is bonded to the upper surface (one surface) of the substrate 21 of the wiring substrate 2 described above, and is electrically connected to the conductor pattern 221 that is the first conductor pattern.
  具体的には、半導体素子３は、その下面に、図示しない複数の端子が設けられており、その各端子が金属バンプ３１を介して、配線基板２の導体パターン２２１の前記接続用電極部（端子）に電気的に接続されている。これにより、半導体素子３と配線基板２の導体パターン２２１とが電気的に接続されている。 Specifically, the semiconductor element 3 is provided with a plurality of terminals (not shown) on the lower surface thereof, and each of the terminals is connected to the connection electrode portion (on the conductor pattern 221 of the wiring board 2 via the metal bump 31 ( Terminal). Thereby, the semiconductor element 3 and the conductor pattern 221 of the wiring board 2 are electrically connected.
  金属バンプ３１の構成材料としては、特に限定されないが、前述した金属バンプ７１と同様、例えば、錫－鉛系、錫－銀系、錫－亜鉛系、錫－ビスマス系、錫－アンチモン系、錫－銀－ビスマス系、錫－銅系、錫－銀－銅系等のいずれか１種以上の種ろう材（半田）を用いることができる。 The constituent material of the metal bump 31 is not particularly limited, but is similar to the metal bump 71 described above, for example, tin-lead, tin-silver, tin-zinc, tin-bismuth, tin-antimony, tin One or more seed brazing materials (solder) such as silver-bismuth, tin-copper, tin-silver-copper can be used.
  また、半導体素子３は、接着層３２を介して、配線基板２の上面に接着（接合）されている。この接着層３２は、接着性および絶縁性を有する材料で構成され、例えば、アンダーフィル材の硬化物で構成されている。アンダーフィル材としては、特に限定されず、公知のアンダーフィル材を用いることができるが、後述する絶縁材８１を形成するための半田接合用レジストと同様のものを用いることもできる。
　ただし、半導体素子３の側面と、第１補強部材４の貫通孔４ｂの内面との間に熱伝導性の部材（たとえば、銀ペースト）を配置し、半導体素子３の熱を第１補強部材４に伝熱してもよい。 Further, the semiconductor element 3 is bonded (bonded) to the upper surface of the wiring board 2 through the adhesive layer 32. The adhesive layer 32 is made of a material having adhesiveness and insulation, and is made of, for example, a cured product of an underfill material. The underfill material is not particularly limited, and a known underfill material can be used, but the same solder bonding resist as that for forming an insulating material 81 described later can also be used.
However, a thermally conductive member (for example, silver paste) is disposed between the side surface of the semiconductor element 3 and the inner surface of the through hole 4 b of the first reinforcing member 4, and the heat of the semiconductor element 3 is transferred to the first reinforcing member 4. Heat may be transferred.
  ［第１補強部材］
  第１補強部材（本発明の補強部材；スティフナー）４は、前述した配線基板２の基板２１の上面（一方の面）の、半導体素子３が接合されていない部分に接合されている。
　ここで、補強部材が基板２１の面に接合されるとは、基板２１の面に直接接触している場合のみならず、基板２１の面上に形成された導体パターンやソルダーレジストを介して、間接的に基板２１の面に接着している場合も含む。この第１補強部材４は、本体４１と、本体４１の下面（一方の面）に設けられ、本体４１と配線基板２とを接合する接着層４２とを有している。 [First reinforcing member]
The first reinforcing member (reinforcing member of the present invention; stiffener) 4 is joined to the above-described upper surface (one surface) of the substrate 21 of the wiring board 2 where the semiconductor element 3 is not joined.
Here, the fact that the reinforcing member is bonded to the surface of the substrate 21 is not only in direct contact with the surface of the substrate 21, but also through a conductor pattern or a solder resist formed on the surface of the substrate 21. It includes the case where it is indirectly bonded to the surface of the substrate 21. The first reinforcing member 4 includes a main body 41 and an adhesive layer 42 that is provided on the lower surface (one surface) of the main body 41 and joins the main body 41 and the wiring board 2.
  本体４１は、基板２１、さらには配線基板２よりも熱膨張係数が小さい。これにより、補強部材を配線基板２に取り付けることで、基板２１、さらには配線基板２の熱膨張を抑えることができる。なお、配線基板２の熱膨張係数は、５ｐｐｍ／℃～２５ｐｐｍ／℃であることが好ましい。
　ここで、熱膨張係数は、５０℃～１５０℃における面方向の平均線膨張係数を意味する。
　また、本体４１は、板状をなしている。これにより、第１補強部材４の構成を簡単かつ小型なものとすることができる。
　また、本体４１の表裏面は、平坦である。本体４１の表裏面には、たとえば、配線が形成されることで形成されるような凹凸（たとえば、５μｍ以上の凹凸）が形成されておらず、平坦であるため、本体４１の表裏面に、容易に均一な厚みの平坦な接着層４２を形成することができる。そのため、接着層４２と配線基板２表面とを確実に接着することができる。 The main body 41 has a smaller coefficient of thermal expansion than the substrate 21 and the wiring substrate 2. Thereby, by attaching the reinforcing member to the wiring board 2, the thermal expansion of the board 21 and further the wiring board 2 can be suppressed. The thermal expansion coefficient of the wiring board 2 is preferably 5 ppm / ° C. to 25 ppm / ° C.
Here, the thermal expansion coefficient means an average linear expansion coefficient in the plane direction at 50 ° C. to 150 ° C.
The main body 41 has a plate shape. Thereby, the structure of the 1st reinforcement member 4 can be made simple and small.
The front and back surfaces of the main body 41 are flat. The front and back surfaces of the main body 41 are not formed with unevenness (for example, unevenness of 5 μm or more) formed by wiring, for example, and are flat. The flat adhesive layer 42 having a uniform thickness can be easily formed. Therefore, the adhesive layer 42 and the surface of the wiring board 2 can be securely bonded.
  本体４１の基板２１と反対側の面（すなわち上面）は、半導体素子３の基板２１と反対側の面（すなわち上面）と同一面上またはそれよりも基板２１側（すなわち下側）に位置しているのが好ましい。これにより、半導体パッケージ１の製造に際し、第１補強部材４の設置後に半導体素子３を設置する場合、半導体素子３の設置が容易となる。 The surface (that is, the upper surface) opposite to the substrate 21 of the main body 41 is located on the same surface as the surface (that is, the upper surface) opposite to the substrate 21 of the semiconductor element 3 or on the substrate 21 side (that is, the lower side). It is preferable. Thereby, when the semiconductor element 3 is installed after the first reinforcing member 4 is installed in manufacturing the semiconductor package 1, the installation of the semiconductor element 3 is facilitated.
  本実施形態では、本体４１の上面と、半導体素子３の上面とが同一面上に位置している。これにより、半導体パッケージ１を薄型化しつつ、配線基板２の反りを効果的に抑制または防止することができる。また、本体４１の上面上に他の構造体（例えば、基板、半導体素子、ヒートシンク等）を設ける場合、その構造体の設置を安定的に行うことができる。
  なお、本体４１および半導体素子３を封止樹脂でモールドしてもよい。 In the present embodiment, the upper surface of the main body 41 and the upper surface of the semiconductor element 3 are located on the same plane. Thereby, the curvature of the wiring board 2 can be effectively suppressed or prevented while the semiconductor package 1 is thinned. Moreover, when providing another structure (for example, a board | substrate, a semiconductor element, a heat sink, etc.) on the upper surface of the main body 41, the installation of the structure can be performed stably.
The main body 41 and the semiconductor element 3 may be molded with a sealing resin.
  また、図２に示すように、本体４１は、半導体素子３の周囲を囲むように設けられている。本実施形態では、本体４１は、半導体素子３を囲むように環状（より具体的には四角環状）をなしている。これにより、第１補強部材４による配線基板２の剛性を高める効果を優れたものとすることができる。 2, the main body 41 is provided so as to surround the periphery of the semiconductor element 3. In the present embodiment, the main body 41 has an annular shape (more specifically, a rectangular annular shape) so as to surround the semiconductor element 3. Thereby, the effect which raises the rigidity of the wiring board 2 by the 1st reinforcement member 4 can be made excellent.
  また、本体４１は、半導体素子３との間の距離（本体４１の開口部４１２の内面と半導体素子３の外周面との間の距離）が半導体素子３の全周に亘って一定となるように形成されている。これにより、本体４１および半導体素子３の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。 Further, the distance between the main body 41 and the semiconductor element 3 (the distance between the inner surface of the opening 412 of the main body 41 and the outer peripheral surface of the semiconductor element 3) is constant over the entire circumference of the semiconductor element 3. Is formed. Thereby, the integrity of the main body 41 and the semiconductor element 3 is increased, and the reinforcing effect of the wiring board 2 by these is suitably exhibited.
  また、本体４１は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であるのが好ましい。これにより、半導体素子３および本体４１が一体的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。 The main body 41 preferably has a difference in thermal expansion coefficient with the semiconductor element 3 of 7 ppm / ° C. or less. Thereby, the semiconductor element 3 and the main body 41 can integrally reinforce the wiring board 2 and suppress the thermal expansion of the entire semiconductor package 1.
  また、本体４１の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、例えば、金属材料、セラミックス材料等のいずれかを用いることができるが、本実施形態では、金属材料を用いている。本体４１が金属材料で構成されていると、本体４１の放熱性を高めることができる。その結果、半導体パッケージ１の放熱性を向上させることができる。 Further, the constituent material of the main body 41 is not particularly limited as long as it has a thermal expansion coefficient as described above. For example, any of a metal material, a ceramic material, and the like can be used. Then, a metal material is used. When the main body 41 is made of a metal material, the heat dissipation of the main body 41 can be improved. As a result, the heat dissipation of the semiconductor package 1 can be improved.
  かかる金属材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、各種金属材料を用いることができるが、放熱性および低熱膨張を実現する観点から、Ｆｅを含む合金を用いるのが好ましい。 Such a metal material is not particularly limited as long as it has a thermal expansion coefficient as described above, and various metal materials can be used. From the viewpoint of realizing heat dissipation and low thermal expansion, an alloy containing Fe is used. Is preferably used.
  かかるＦｅを含む合金としては、例えば、Ｆｅ－Ｎｉ系合金、Ｆｅ－Ｃｏ－Ｃｒ系合金、Ｆｅ－Ｃｏ系合金、Ｆｅ－Ｐｔ系合金、Ｆｅ－Ｐｄ合金等のいずれか１種以上が挙げられ、特に、Ｆｅ－Ｎｉ系合金を用いるのが好ましい。 Examples of such an alloy containing Fe include one or more of an Fe—Ni alloy, an Fe—Co—Cr alloy, an Fe—Co alloy, an Fe—Pt alloy, an Fe—Pd alloy, and the like. In particular, it is preferable to use an Fe—Ni alloy.
  このような金属材料は、放熱性に優れるだけでなく、熱膨張係数が低く、かつ、一般的な半導体素子３の熱膨張係数に近い熱膨張係数を有する。そのため、半導体素子３および本体４１が一体的に配線基板２を補強することができる。 金属 Such a metal material not only has excellent heat dissipation, but also has a low thermal expansion coefficient and a thermal expansion coefficient close to that of a general semiconductor element 3. Therefore, the semiconductor element 3 and the main body 41 can integrally reinforce the wiring board 2.
  Ｆｅ－Ｎｉ系合金としては、ＦｅおよびＮｉを含むものであれは、特に限定されず、ＦｅおよびＮｉの他に、残部（Ｍ）として、Ｃｏ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。 The Fe—Ni alloy is not particularly limited as long as it contains Fe and Ni. In addition to Fe and Ni, the balance (M) is a metal such as Co, Ti, Mo, Cr, Pd, and Pt. Of these, one or more metals may be included.
  より具体的には、Ｆｅ－Ｎｉ系合金としては、例えば、Ｆｅ－３６Ｎｉ合金（インバー）等のＦｅ－Ｎｉ合金、Ｆｅ－３２Ｎｉ－５Ｃｏ合金（スーパーインバー）、Ｆｅ－２９Ｎｉ－１７Ｃｏ合金（コバール）、Ｆｅ－３６Ｎｉ－１２Ｃｏ合金（エリンバー）等のＦｅ－Ｎｉ－Ｃｏ合金、Ｆｅ－Ｎｉ－Ｃｒ－Ｔｉ合金、Ｎｉ－２８Ｍｏ－２Ｆｅ合金等のＮｉ－Ｍｏ－Ｆｅ合金等のいずれかが挙げられる。また、Ｆｅ－Ｎｉ－Ｃｏ合金は、例えば、ＫＶ－２、ＫＶ－４、ＫＶ－６、ＫＶ－１５、ＫＶ－２５等のＫＶシリーズ（ＮＥＯＭＡＸマテリアル社製）、Ｎｉｖａｒｏｘ等の商品名で市販されている。また、Ｆｅ－Ｎｉ合金は、例えば、ＮＳ－５、Ｄ－１（ＮＥＯＭＡＸマテリアル社製）等の商品名で市販されている。また、Ｆｅ－Ｎｉ－Ｃｒ－Ｔｉ合金は、例えば、Ｎｉ－Ｓｐａｎ  Ｃ－９０２（大同スペシャルメタル社製）、ＥＬ－３（ＮＥＯＭＡＸマテリアル社製）等の商品名で市販されている。 More specifically, examples of Fe—Ni alloys include Fe—Ni alloys such as Fe-36Ni alloy (Invar), Fe-32Ni-5Co alloy (Super Invar), and Fe-29Ni-17Co alloy (Kovar). And Fe-Ni-Co alloys such as Fe-36Ni-12Co alloy (Erin bar), Ni-Mo-Fe alloys such as Fe-Ni-Cr-Ti alloy and Ni-28Mo-2Fe alloy. In addition, Fe—Ni—Co alloys are commercially available under trade names such as KV series (manufactured by NEOMAX Materials) such as KV-2, KV-4, KV-6, KV-15, KV-25, and Nivarox. ing. In addition, Fe—Ni alloys are commercially available under trade names such as NS-5 and D-1 (manufactured by NEOMAX Materials). In addition, Fe—Ni—Cr—Ti alloys are commercially available under trade names such as, for example, Ni-Span C-902 (manufactured by Daido Special Metal), EL-3 (manufactured by NEOMAX Material).
  また、Ｆｅ－Ｃｏ－Ｃｒ系合金としては、Ｆｅ、ＣｏおよびＣｒを含むものであれば特に限定されないが、例えば、Ｆｅ－５４Ｃｏ－９．５Ｃｒ（ステンレスインバー）等のＦｅ－Ｃｏ－Ｃｒ合金が挙げられる。なお、Ｆｅ－Ｃｏ－Ｃｒ系合金は、Ｆｅ、ＣｏおよびＣｒの他に、Ｎｉ、Ｔｉ、Ｍｏ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。 The Fe—Co—Cr alloy is not particularly limited as long as it contains Fe, Co, and Cr. For example, an Fe—Co—Cr alloy such as Fe-54Co-9.5Cr (stainless invar) is used. Can be mentioned. Note that the Fe—Co—Cr-based alloy may contain one or more metals of metals such as Ni, Ti, Mo, Pd, and Pt in addition to Fe, Co, and Cr.
  また、Ｆｅ－Ｃｏ系合金としては、ＦｅおよびＣｏを含むものであれば特に限定されず、ＦｅおよびＣｏの他に、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。 The Fe—Co alloy is not particularly limited as long as it contains Fe and Co. In addition to Fe and Co, one of metals such as Ni, Ti, Mo, Cr, Pd, and Pt is used. Or 2 or more types of metals may be included.
  また、Ｆｅ－Ｐｔ系合金としては、ＦｅおよびＰｔを含むものであれば特に限定されず、ＦｅおよびＰｔの他に、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｄ等の金属のうちの１種または２種以上の金属を含んでいてもよい。 The Fe—Pt alloy is not particularly limited as long as it contains Fe and Pt. In addition to Fe and Pt, one of metals such as Co, Ni, Ti, Mo, Cr, and Pd is used. Or 2 or more types of metals may be included.
  また、Ｆｅ－Ｐｄ系合金としては、ＦｅおよびＰｄを含むものであれば、特に限定されず、ＦｅおよびＰｄの他に、Ｃｏ、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｐｔ等の金属のうちの１種または２種以上の金属を含んでいてもよい。 The Fe—Pd alloy is not particularly limited as long as it contains Fe and Pd. In addition to Fe and Pd, one of metals such as Co, Ni, Ti, Mo, Cr, and Pt is used. It may contain seeds or two or more metals.
  特に、本体４１の熱膨張係数は、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以上７ｐｐｍ／℃以下であるのがより好ましく、１ｐｐｍ／℃以上５ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と本体４１との熱膨張係数差を小さくし、これらが一体として配線基板２を補強することができる。そのため、配線基板２の反りを効果的に防止することができる。 In particular, the thermal expansion coefficient of the main body 41 is preferably 0.5 ppm / ° C. or more and 10 ppm / ° C. or less, more preferably 1 ppm / ° C. or more and 7 ppm / ° C. or less, and 1 ppm / ° C. or more and 5 ppm / ° C. or less. More preferably. Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the main body 41 can be reduced, and these can integrally reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  また、本体４１と半導体素子３との熱膨張係数差の絶対値は、７ｐｐｍ／℃以下であるのが好ましく、５ｐｐｍ／℃以下であるのがより好ましく、２ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と本体４１との熱膨張係数差を小さくし、これらが一体として配線基板２を補強することができる。そのため、配線基板２の反りを効果的に防止することができる。 Further, the absolute value of the difference in thermal expansion coefficient between the main body 41 and the semiconductor element 3 is preferably 7 ppm / ° C. or less, more preferably 5 ppm / ° C. or less, and further preferably 2 ppm / ° C. or less. . Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the main body 41 can be reduced, and these can integrally reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  上述したような熱膨張係数の観点から、本体４１を構成する金属材料がＦｅ－Ｎｉ系合金である場合、前記Ｆｅ－Ｎｉ系合金は、Ｎｉの含有量が３０ｗｔ％以上５０ｗｔ％以下であるのが好ましく、Ｎｉの含有量が３５ｗｔ％以上４５ｗｔ％以下であるのがより好ましい。これにより、本体４１の熱膨張係数を半導体素子３の熱膨張係数に近づけることができる。この場合、前記Ｆｅ－Ｎｉ系合金は、Ｆｅの含有量が５０ｗｔ％以上７０ｗｔ％以下であるのが好ましく、Ｆｅの含有量が５５ｗｔ％以上６５ｗｔ％以下であるのがより好ましい。 From the viewpoint of the thermal expansion coefficient as described above, when the metal material constituting the main body 41 is an Fe—Ni alloy, the Fe—Ni alloy has a Ni content of 30 wt% or more and 50 wt% or less. It is preferable that the Ni content is 35 wt% or more and 45 wt% or less. Thereby, the thermal expansion coefficient of the main body 41 can be brought close to the thermal expansion coefficient of the semiconductor element 3. In this case, the Fe—Ni-based alloy preferably has an Fe content of 50 wt% or more and 70 wt% or less, and more preferably an Fe content of 55 wt% or more and 65 wt% or less.
  また、本体４１を構成する金属材料がＦｅ－Ｎｉ系合金である場合、前記Ｆｅ－Ｎｉ系合金は、ＦｅおよびＮｉの合計含有量が８５ｗｔ％以上１００ｗｔ％以下であるのが好ましく、ＦｅおよびＮｉの合計含有量が９０ｗｔ％以上１００ｗｔ％以下であるのがより好ましい。すなわち、前記Ｆｅ－Ｎｉ系合金は、残部（Ｍ）の含有量が０ｗｔ％以上１５ｗｔ％以下であるのが好ましく、残部（Ｍ）の含有量が０ｗｔ％以上１０ｗｔ％以下であるのがより好ましい。これにより、本体４１の熱膨張係数を半導体素子３の熱膨張係数に近づけることができる。 When the metal material constituting the main body 41 is an Fe—Ni alloy, the Fe—Ni alloy preferably has a total content of Fe and Ni of 85 wt% or more and 100 wt% or less. The total content of is more preferably 90 wt% or more and 100 wt% or less. That is, in the Fe—Ni-based alloy, the content of the balance (M) is preferably 0 wt% or more and 15 wt% or less, and the content of the balance (M) is more preferably 0 wt% or more and 10 wt% or less. . Thereby, the thermal expansion coefficient of the main body 41 can be brought close to the thermal expansion coefficient of the semiconductor element 3.
  また、本体４１の平均厚さは、配線基板２の熱膨張係数や、配線基板２の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。
　また、本体４１は金属材料で構成されるため、その表面が導電性であり、かつ、熱伝導性を有している。 The average thickness of the main body 41 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, etc. of the wiring board 2, and is not particularly limited. It is about 0.8 mm or less.
Moreover, since the main body 41 is comprised with a metal material, the surface is electroconductivity and it has heat conductivity.
  接着層４２は、本体４１の下面に設けられており、本体４１の平面視にて、本体４１の形状とほぼ同一の形状をなしている。すなわち、接着層４２は、本体４１の下面全域に設けられている。接着層４２は、本体４１を配線基板２に接合する機能を有している。 The heel adhesive layer 42 is provided on the lower surface of the main body 41 and has substantially the same shape as that of the main body 41 in plan view of the main body 41. That is, the adhesive layer 42 is provided over the entire lower surface of the main body 41. The adhesive layer 42 has a function of joining the main body 41 to the wiring board 2.
  このような接着層４２は、熱伝導性を有しており、樹脂材料と、熱伝導材料とを含む樹脂組成物で構成されている。これにより、接着層としての機能を充分に発揮しつつ、熱伝導性に優れる接着層４２が得られる。そのため、配線基板２からの熱を効率的に本体４１に伝達することができ、半導体パッケージ１の放熱性を向上させることができる。また、接着層４２は、絶縁性を有している。これにより、導体パターン２２１と本体４１との短絡を防止することができ、半導体パッケージ１の信頼性が向上する。 接着 Such an adhesive layer 42 has thermal conductivity, and is composed of a resin composition including a resin material and a heat conductive material. Thereby, it is possible to obtain the adhesive layer 42 that exhibits a sufficient function as the adhesive layer and is excellent in thermal conductivity. Therefore, the heat from the wiring board 2 can be efficiently transmitted to the main body 41, and the heat dissipation of the semiconductor package 1 can be improved. The adhesive layer 42 has an insulating property. Thereby, the short circuit with the conductor pattern 221 and the main body 41 can be prevented, and the reliability of the semiconductor package 1 improves.
  前記樹脂組成物に含まれる樹脂材料としては、各種熱可塑性樹脂、各種熱硬化性樹脂が挙げられる。 樹脂 Examples of the resin material contained in the resin composition include various thermoplastic resins and various thermosetting resins.
  熱可塑性樹脂としては、例えば、ポリエチレン、ポリプロピレン、エチレン－酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド（例：ナイロン６、ナイロン４６、ナイロン６６、ナイロン６１０、ナイロン６１２、ナイロン１１、ナイロン１２、ナイロン６－１２、ナイロン６－６６）、熱可塑性ポリイミド、芳香族ポリエステル等の液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート、ポリメチルメタクリレート、ポリエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。 Examples of the thermoplastic resin include polyolefins such as polyethylene, polypropylene, and ethylene-vinyl acetate copolymer, modified polyolefins, polyamides (eg, nylon 6, nylon 46, nylon 66, nylon 610, nylon 612, nylon 11, nylon 12). , Nylon 6-12, nylon 6-66), thermoplastic polyimide, aromatic polyester and other liquid crystal polymers, polyphenylene oxide, polyphenylene sulfide, polycarbonate, polymethyl methacrylate, polyether, polyether ether ketone, polyether imide, polyacetal, Styrene, polyolefin, polyvinyl chloride, polyurethane, polyester, polyamide, polybutadiene, trans polyisoprene, fluoro rubber, Various thermoplastic elastomers such as chlorinated polyethylene and the like, or copolymers, blends, polymer alloys, etc. mainly composed of these, can be used, and one or more of these can be used in combination. .
  また、熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ポリエステル（不飽和ポリエステル）樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。 Examples of the thermosetting resin include epoxy resins, phenol resins, urea resins, melamine resins, polyester (unsaturated polyester) resins, polyimide resins, silicone resins, polyurethane resins, and the like. Or 2 or more types can be mixed and used.
  中でも、接着層４２に用いる樹脂材料としては、熱硬化性樹脂（特に硬化前に液状をなすもの）を用いるのが好ましく、フェノール樹脂、エポキシ樹脂を用いるのがより好ましく、フェノール樹脂を用いるのが特に好ましい。かかるフェノール樹脂としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂等が挙げられる。これにより、本体４１と配線基板２とを強固に接着することができるとともに、接着層４２の熱膨張係数を効果的に抑えることができる。 Among these, as the resin material used for the adhesive layer 42, it is preferable to use a thermosetting resin (particularly, a liquid that forms a liquid before curing), more preferably a phenol resin or an epoxy resin, and more preferably a phenol resin. Particularly preferred. Examples of such phenolic resins include phenol novolac resins, cresol novolac resins, novolac type phenol resins such as bisphenol A novolac resins, unmodified resole phenol resins, oil-modified resole phenol resins modified with paulownia oil, linseed oil, walnut oil, etc. Examples thereof include phenolic resins such as resol type phenolic resins. Thereby, while being able to adhere | attach the main body 41 and the wiring board 2 firmly, the thermal expansion coefficient of the contact bonding layer 42 can be suppressed effectively.
  前記樹脂組成物に含まれる熱伝導性材料としては、特に限定されないが、無機フィラー（無機充填材）であるのが好ましい。これにより、接着層４２の熱伝導性をより高めることができる。 熱 The heat conductive material contained in the resin composition is not particularly limited, but is preferably an inorganic filler (inorganic filler). Thereby, the thermal conductivity of the adhesive layer 42 can be further increased.
  このような無機フィラーとしては、例えば、Ａｕ、Ａｇ、Ｐｔ等の金属、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、窒化ホウ素、窒化ケイ素、窒化ガリウム、窒化チタン等の窒化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム（軽質、重質）、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛のいずれか１種以上が挙げられる。なお、無機フィラーとして導電性を有するものを用いた場合、必要に応じて、接着層４２の接する部位に絶縁処理を施す。 Examples of such inorganic fillers include metals such as Au, Ag, and Pt, oxides such as silica, alumina, diatomaceous earth, titanium oxide, iron oxide, zinc oxide, magnesium oxide, and metal ferrite, boron nitride, and nitridation. Nitride such as silicon, gallium nitride and titanium nitride, hydroxide such as aluminum hydroxide and magnesium hydroxide, carbonate such as calcium carbonate (light and heavy), magnesium carbonate, dolomite and dawsonite, calcium sulfate and barium sulfate , Sulfates or sulfites such as ammonium sulfate, calcium sulfite, talc, mica, clay, glass fiber, calcium silicate, montmorillonite, bentonite and other silicates, zinc borate, barium metaborate, aluminum borate, calcium borate , Borate such as sodium borate, carbon bra One or more of carbon such as carbon, graphite, and carbon fiber, iron powder, copper powder, aluminum powder, zinc white, molybdenum sulfide, boron fiber, potassium titanate, and lead zirconate titanate. In addition, when what has electroconductivity as an inorganic filler is used, the insulation process is performed to the site | part which the contact bonding layer 42 contacts as needed.
  中でも、無機フィラーとしては、絶縁性および熱伝導性に優れるという観点から、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、窒化ホウ素、窒化ケイ素、窒化ガリウム、窒化チタン等の窒化物のいずれか１種以上が好ましい。　
　また、無機フィラーの平均粒径（ｄ５０）は、熱伝導性を高める観点および分散性の観点から、０．０５～１００μｍであることが好ましく、１～５０μｍであることが更に好ましい。
　さらには、接着層４２における無機フィラーの含有量は、熱伝導性の観点から２０ｗｔ％以上であることが好ましく、３０ｗｔ％以上であることが更に好ましく、接着層４２の成形性の観点から９５ｗｔ％以下であることが好ましく、９０ｗｔ％以下であることが更に好ましい。
　このように接着層４２が熱伝導性材料を含む場合、本体４１も熱伝導性部材で構成され、本体４１表面に、接着層４２は直接接触する。 Among them, as inorganic fillers, oxides such as silica, alumina, diatomaceous earth, titanium oxide, iron oxide, zinc oxide, magnesium oxide, and metal ferrite, boron nitride, and nitridation from the viewpoint of excellent insulation and thermal conductivity. Any one or more of nitrides such as silicon, gallium nitride, and titanium nitride are preferable.
The average particle size (d50) of the inorganic filler is preferably 0.05 to 100 μm, and more preferably 1 to 50 μm, from the viewpoints of enhancing thermal conductivity and dispersibility.
Furthermore, the content of the inorganic filler in the adhesive layer 42 is preferably 20 wt% or more from the viewpoint of thermal conductivity, more preferably 30 wt% or more, and 95 wt% from the viewpoint of moldability of the adhesive layer 42. Or less, more preferably 90 wt% or less.
As described above, when the adhesive layer 42 includes a heat conductive material, the main body 41 is also formed of a heat conductive member, and the adhesive layer 42 directly contacts the surface of the main body 41.
  また、接着層４２の平均厚さは、特に限定されないが、例えば、０．０１ｍｍ以上０．２ｍｍ以下程度である。 The average thickness of the adhesive layer 42 is not particularly limited, but is, for example, about 0.01 mm or more and 0.2 mm or less.
　このような第１補強部材４には、図２に示すように、貫通孔４ｂが形成されている。この貫通孔４ｂは、本体４１および接着層４２を貫通するものである。図１に示すように、貫通孔４ｂは、本体４１を貫通する開口部４１２と、この開口部４１２に連通し、接着層４２を貫通する開口部４２３とで構成されている。本実施形態では、本体４１を貫通する前記開口部４１２の径と接着層４２を貫通する開口部４２３の径とは等しい。貫通孔４ｂは、半導体素子３を配置するための孔であり、第１補強部材４の表面側から平面視した際に、第１補強部材４の中央部分に形成されている。
　また、第１補強部材４には、導体パターン２２１の所定部位（接続用電極部）を露出させるための貫通孔４ａが複数形成されている。貫通孔４ａは、本体４１および接着層４２を貫通するものである。すなわち、貫通孔４ａは、本体４１を貫通する開口部４１１と、この開口部４１１に連通し、接着層４２を貫通する開口部４２０とで構成されている。本実施形態では、本体４１を貫通する前記開口部４１１の径と接着層４２を貫通する開口部４２０の径とは等しい。複数の貫通孔４ａは、第１補強部材４の内周部に沿って互いに間隔を隔てて並設されている。特に、複数の貫通孔４ａは、第１補強部材４の内周部に沿って周方向に等間隔で並設されているのが好ましい。これにより、第１補強部材４の機械的強度を均一化することができる。本実施形態では、貫通孔４ａは、貫通孔４ｂを取り囲むように配置されている。また、貫通孔４ａには、後述する金属バンプ９１が配置されるが、貫通孔４ａの径は、金属バンプ９１よりも大きく、金属バンプ９１と貫通孔４ａとの間に絶縁材８２が充填される。より詳細に説明すると、開口部４１１の内面と金属バンプ９１との間、および、開口部４２０内面と金属バンプ７１との間に絶縁材８２が充填されている。 As shown in FIG. 2, the first reinforcing member 4 has a through hole 4b. The through hole 4 b penetrates the main body 41 and the adhesive layer 42. As shown in FIG. 1, the through-hole 4 b includes an opening 412 that penetrates the main body 41 and an opening 423 that communicates with the opening 412 and penetrates the adhesive layer 42. In the present embodiment, the diameter of the opening 412 that penetrates the main body 41 is equal to the diameter of the opening 423 that penetrates the adhesive layer 42. The through hole 4 b is a hole for arranging the semiconductor element 3, and is formed in the central portion of the first reinforcing member 4 when viewed from the surface side of the first reinforcing member 4.
Further, the first reinforcing member 4 is formed with a plurality of through holes 4a for exposing predetermined portions (connecting electrode portions) of the conductor pattern 221. The through hole 4 a penetrates the main body 41 and the adhesive layer 42. That is, the through hole 4 a includes an opening 411 that penetrates the main body 41 and an opening 420 that communicates with the opening 411 and penetrates the adhesive layer 42. In the present embodiment, the diameter of the opening 411 that penetrates the main body 41 is equal to the diameter of the opening 420 that penetrates the adhesive layer 42. The plurality of through holes 4 a are arranged in parallel along the inner peripheral portion of the first reinforcing member 4 at intervals. In particular, it is preferable that the plurality of through holes 4 a are arranged in parallel along the inner peripheral portion of the first reinforcing member 4 at equal intervals in the circumferential direction. Thereby, the mechanical strength of the 1st reinforcement member 4 can be equalize | homogenized. In the present embodiment, the through hole 4a is disposed so as to surround the through hole 4b. In addition, although the metal bump 91 described later is disposed in the through hole 4a, the diameter of the through hole 4a is larger than that of the metal bump 91, and the insulating material 82 is filled between the metal bump 91 and the through hole 4a. The More specifically, the insulating material 82 is filled between the inner surface of the opening 411 and the metal bump 91 and between the inner surface of the opening 420 and the metal bump 71.
  各貫通孔４ａ内には、貫通孔４ａから露出する導体パターン２２１に接続された金属バンプ９１と、金属バンプ９１の周囲に形成され金属バンプ（半田バンプ）９１と本体４１との接触（短絡）を防止する絶縁性の絶縁材８２とが設けられている。金属バンプ９１は、前述した金属バンプ７１と同様の材料で構成される。第１補強部材４の上面から上方へ突出している。これにより、金属バンプ９１を介して、半導体パッケージ１と、その上方に位置する他の半導体パッケージとを電気的に接続することができる。なお、絶縁材８２は、後述する絶縁材８１と同様の材料構成である。
　絶縁材８２は、金属バンプ９１の導体パターン２２１側の基部側面を取り囲み、金属バンプ９１に接触している。また、絶縁材８２は、金属バンプ９１の側面側から、導体パターン２２１側に向けて末広がりとなる形状となっている。すなわち、絶縁材８２は、配線基板厚み方向から直交する方向からの側面視において、台形形状となっている。これにより、絶縁材８２により、金属バンプ９１が補強され、かつ、絶縁材８２により、金属バンプ９１と本体４１との接触が防止される。なお、絶縁材８２、８１は半導体パッケージにおいて半硬化の状態であってもよく、完全硬化した状態であってもよい。 Within each through hole 4a, metal bumps 91 connected to the conductor pattern 221 exposed from the through hole 4a, and contact between the metal bumps (solder bumps) 91 and the main body 41 (short circuit) formed around the metal bumps 91 are provided. And an insulating insulating material 82 for preventing the above. The metal bump 91 is made of the same material as the metal bump 71 described above. It protrudes upward from the upper surface of the first reinforcing member 4. Thereby, the semiconductor package 1 can be electrically connected to another semiconductor package located above the metal package 91 via the metal bump 91. The insulating material 82 has the same material configuration as the insulating material 81 described later.
The insulating material 82 surrounds the base side surface of the metal bump 91 on the conductor pattern 221 side and is in contact with the metal bump 91. In addition, the insulating material 82 has a shape that spreads from the side surface side of the metal bump 91 toward the conductor pattern 221 side. That is, the insulating material 82 has a trapezoidal shape in a side view from a direction orthogonal to the wiring board thickness direction. Thereby, the metal bump 91 is reinforced by the insulating material 82, and the contact between the metal bump 91 and the main body 41 is prevented by the insulating material 82. The insulating materials 82 and 81 may be semi-cured in the semiconductor package or may be completely cured.
  ［第２補強部材］
  第２補強部材（本願発明の補強部材；スティフナー）５は、配線基板２の基板２１の下面（他方の面）に接合されている。この第２補強部材５は、前述した第１補強部材４と同様に、本体５１と、本体５１の上面に設けられた熱伝導性の接着層５２とを有している。 [Second reinforcing member]
The second reinforcing member (reinforcing member of the present invention; stiffener) 5 is joined to the lower surface (the other surface) of the substrate 21 of the wiring substrate 2. The second reinforcing member 5 includes a main body 51 and a heat conductive adhesive layer 52 provided on the upper surface of the main body 51, similarly to the first reinforcing member 4 described above.
  本体５１は、板状をなしている。これにより、第２補強部材５の構成を簡単かつ小型なものとすることができる。 The bag body 51 has a plate shape. Thereby, the structure of the 2nd reinforcement member 5 can be made simple and small.
  本体５１は、基板２１、さらには配線基板２よりも熱膨張係数が小さい。また、図３に示すように、本体５１は、配線基板２（基板２１）の外周部（導体パターン２２４よりも外側）に沿って設けられた部分（枠部）５１１と、金属バンプ７１同士の間に設けられた部分５１２とを有している。本体５１の部分５１１と配線基板２（基板２１）との接合により、本体５１が配線基板２を効果的に補強することができる。また、本体５１の部分５１２と配線基板２との接合により、本体５１の剛性が高められる。 The bag body 51 has a smaller thermal expansion coefficient than the substrate 21 and the wiring substrate 2. As shown in FIG. 3, the main body 51 includes a portion (frame portion) 511 provided along the outer peripheral portion (outside the conductor pattern 224) of the wiring substrate 2 (substrate 21) and the metal bumps 71. And a portion 512 provided therebetween. The main body 51 can effectively reinforce the wiring board 2 by joining the portion 511 of the main body 51 and the wiring board 2 (board 21). In addition, the rigidity of the main body 51 is increased by joining the portion 512 of the main body 51 and the wiring board 2.
  より具体的に説明すると、図１および３に示すように、本体５１は、前述した各金属バンプ７１に非接触で各金属バンプ７１を囲むように形成された複数の開口部（貫通孔）５１３を有する。これにより、本体５１が配線基板２の下面に占める面積の割合を大きくすることができる。その結果、本体５１による配線基板２の剛性を高める効果を優れたものとすることができる。 More specifically, as shown in FIGS. 1 and 3, the main body 51 has a plurality of openings (through holes) 513 formed so as to surround the metal bumps 71 without contacting the metal bumps 71 described above. Have Thereby, the ratio of the area which the main body 51 occupies in the lower surface of the wiring board 2 can be enlarged. As a result, the effect of increasing the rigidity of the wiring board 2 by the main body 51 can be made excellent.
  ここで、本実施形態では、各開口部５１３は、平面視にて、円形をなしている。なお、各開口部５１３の平面視形状は、これに限定されず、例えば、楕円形、多角形等であってもよい。 で は Here, in the present embodiment, each opening 513 has a circular shape in plan view. In addition, the planar view shape of each opening part 513 is not limited to this, For example, an ellipse, a polygon, etc. may be sufficient.
  また、各開口部５１３は、各金属バンプ７１に対応して（一対一で対応して）設けられている。これにより、本体５１の剛性の均一化を図ることができる。また、本体５１の放熱性も向上させることができる。 In addition, each opening 513 is provided corresponding to each metal bump 71 (one-to-one correspondence). Thereby, the rigidity of the main body 51 can be made uniform. Moreover, the heat dissipation of the main body 51 can also be improved.
  また、本体５１は、各金属バンプ７１との間の距離（すなわち、平面視における開口部５１３の壁面と金属バンプ７１の外周面との間の距離）が金属バンプ７１の全周に亘って一定となるように形成されている。これにより、本体５１および各金属バンプ７１の一体性が増し、これらによる配線基板２の補強効果が好適に発揮される。 Further, the distance between the main body 51 and each metal bump 71 (that is, the distance between the wall surface of the opening 513 and the outer peripheral surface of the metal bump 71 in plan view) is constant over the entire circumference of the metal bump 71. It is formed to become. Thereby, the integrity of the main body 51 and each metal bump 71 increases, and the reinforcing effect of the wiring board 2 by these is suitably exhibited.
  また、前述した本体４１と同様、本体５１は、半導体素子３との熱膨張係数差が７ｐｐｍ／℃以下であるのが好ましい。これにより、本体５１が効果的に配線基板２を補強し、半導体パッケージ１全体の熱膨張を抑えることができる。 In addition, like the main body 41 described above, the main body 51 preferably has a difference in thermal expansion coefficient from the semiconductor element 3 of 7 ppm / ° C. or less. Thereby, the main body 51 can effectively reinforce the wiring board 2 and suppress the thermal expansion of the entire semiconductor package 1.
  また、本体５１の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、前述した本体４１の構成材料と同様のものを用いることができ、例えば、金属材料、あるいはセラミックス材料等を用いることができるが、本実施形態では、金属材料を用いる。本体５１が金属材料で構成されていると、本体５１の放熱性を高めることができる。その結果、半導体パッケージ１の放熱性を向上させることができる。また、本体５１は金属材料で構成されるため、その表面が導電性であり、かつ、熱伝導性を有している。 Further, the constituent material of the main body 51 is not particularly limited as long as it has a thermal expansion coefficient as described above, and the same constituent material as that of the main body 41 described above can be used. Alternatively, a ceramic material or the like can be used, but in this embodiment, a metal material is used. If the main body 51 is comprised with the metal material, the heat dissipation of the main body 51 can be improved. As a result, the heat dissipation of the semiconductor package 1 can be improved. Moreover, since the main body 51 is comprised with a metal material, the surface is electroconductivity and it has heat conductivity.
  かかる金属材料としては、特に限定されないが、放熱性および低熱膨張を実現する観点から、Ｆｅ－Ｎｉ系合金を用いるのが好ましい。Ｆｅ－Ｎｉ系合金としては、前述した本体４１と同様のものを用いることができる。 The metal material is not particularly limited, but it is preferable to use an Fe—Ni-based alloy from the viewpoint of realizing heat dissipation and low thermal expansion. As the Fe—Ni alloy, the same material as the main body 41 described above can be used.
  特に、本体５１の熱膨張係数は、０．５ｐｐｍ／℃以上１０ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以上７ｐｐｍ／℃以下であるのがより好ましく、１ｐｐｍ／℃以上５ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と本体５１との熱膨張係数差を小さくし、本体５１が配線基板２を効果的に補強することができる。そのため、配線基板２の反りを効果的に防止することができる。 In particular, the thermal expansion coefficient of the main body 51 is preferably 0.5 ppm / ° C. or more and 10 ppm / ° C. or less, more preferably 1 ppm / ° C. or more and 7 ppm / ° C. or less, and 1 ppm / ° C. or more and 5 ppm / ° C. or less. More preferably. Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the main body 51 can be reduced, and the main body 51 can effectively reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  また、本体５１と半導体素子３との熱膨張係数差の絶対値は、７ｐｐｍ／℃以下であるのが好ましく、５ｐｐｍ／℃以下であるのがより好ましく、２ｐｐｍ／℃以下であるのがさらに好ましい。これにより、半導体素子３と本体５１との熱膨張係数差を小さくし、本体５１が配線基板２を効果的に補強することができる。そのため、配線基板２の反りを効果的に防止することができる。 The absolute value of the difference in thermal expansion coefficient between the main body 51 and the semiconductor element 3 is preferably 7 ppm / ° C. or less, more preferably 5 ppm / ° C. or less, and further preferably 2 ppm / ° C. or less. . Thereby, the difference in thermal expansion coefficient between the semiconductor element 3 and the main body 51 can be reduced, and the main body 51 can effectively reinforce the wiring board 2. Therefore, warping of the wiring board 2 can be effectively prevented.
  また、本体５１と本体４１との熱膨張係数差の絶対値は、２ｐｐｍ／℃以下であるのが好ましく、１ｐｐｍ／℃以下であるのがより好ましく、０ｐｐｍ／℃であるのがさらに好ましい。これにより、本体４１と本体５１との熱膨張係数差を小さくし、これらの熱膨張差に起因する配線基板２の反りを防止することができる。 In addition, the absolute value of the difference in thermal expansion coefficient between the main body 51 and the main body 41 is preferably 2 ppm / ° C. or less, more preferably 1 ppm / ° C. or less, and further preferably 0 ppm / ° C. Thereby, the thermal expansion coefficient difference between the main body 41 and the main body 51 can be reduced, and the warp of the wiring board 2 due to these thermal expansion differences can be prevented.
  このような観点から、本体５１の構成材料は、本体４１の構成材料と同種または同じであるのが好ましい。 か ら From such a viewpoint, the constituent material of the main body 51 is preferably the same or the same as the constituent material of the main body 41.
  また、本体５１の平均厚さは、配線基板２の熱膨張係数や、配線基板２の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、０．０２ｍｍ以上０．８ｍｍ以下程度である。 The average thickness of the main body 51 is determined according to the thermal expansion coefficient of the wiring board 2, the shape, size, constituent material, etc. of the wiring board 2, and is not particularly limited. It is about 0.8 mm or less.
  接着層５２は、本体５１の上面に設けられており、本体５１の平面視にて、本体５１の形状とほぼ同一の形状をなしている。このような接着層５２は、前述した接着層４２と同様の構成であり、同じ樹脂組成物を使用できる。すなわち、接着層５２は、前述した樹脂材料と、熱伝導性材料とを含む。そして、接着層５２は、熱伝導性部材で構成される本体５１の熱伝導性の表面に直接接触している。
　接着層５２は、本体５１の上面全域に設けられている。換言すると、第２補強部材には、導体パターン２２４を露出させるとともに、この導電パターン２２４に接続される金属バンプ７１が配置される貫通孔５ａが形成されている。この貫通孔５ａは前述した開口部５１３と、接着層５２に形成された開口部５２１とで構成される。接着層５２に形成された開口部５２１は開口部５１３に連通する。なお、本実施形態では、開口部５１３の径と、開口部５２１の径とは等しい。
　貫通孔５ａは、金属バンプ７１よりも径が大きく、貫通孔５ａの内面と、金属バンプ７１との間には隙間が形成され、金属バンプ７１と貫通孔５ａとの間に絶縁材８１が充填されている。より詳細に説明すると、開口部５１３の内面と金属バンプ７１との間、および、開口部５２１内面と金属バンプ７１との間に絶縁材８１が充填されている。 The adhesive layer 52 is provided on the upper surface of the main body 51, and has substantially the same shape as the main body 51 in a plan view of the main body 51. Such an adhesive layer 52 has the same configuration as the adhesive layer 42 described above, and the same resin composition can be used. That is, the adhesive layer 52 includes the resin material described above and a heat conductive material. And the contact bonding layer 52 is directly contacting the heat conductive surface of the main body 51 comprised with a heat conductive member.
The adhesive layer 52 is provided over the entire upper surface of the main body 51. In other words, the second reinforcing member is formed with a through hole 5a in which the conductive pattern 224 is exposed and the metal bump 71 connected to the conductive pattern 224 is disposed. The through hole 5 a is configured by the opening 513 described above and the opening 521 formed in the adhesive layer 52. The opening 521 formed in the adhesive layer 52 communicates with the opening 513. In the present embodiment, the diameter of the opening 513 and the diameter of the opening 521 are equal.
The through hole 5a has a diameter larger than that of the metal bump 71, a gap is formed between the inner surface of the through hole 5a and the metal bump 71, and an insulating material 81 is filled between the metal bump 71 and the through hole 5a. Has been. More specifically, the insulating material 81 is filled between the inner surface of the opening 513 and the metal bump 71 and between the inner surface of the opening 521 and the metal bump 71.
  第２補強部材５と各金属バンプ７１との間には、絶縁材８１が設けられている（充填されている）。これにより、第２補強部材５（本体５１）と各金属バンプ７１との接触を防止することができる。そのため、半導体パッケージ１の信頼性を優れたものとしつつ、第２補強部材５の剛性および放熱性を高めることができる。 An insulating material 81 is provided (filled) between the second reinforcing member 5 and each metal bump 71. Thereby, the contact with the 2nd reinforcement member 5 (main body 51) and each metal bump 71 can be prevented. Therefore, the rigidity and heat dissipation of the second reinforcing member 5 can be improved while improving the reliability of the semiconductor package 1.
  また、絶縁材８１は、金属バンプ７１の周囲を囲むように形成され、かつ、各金属バンプ７１に接合されている。これにより、絶縁材８１は、金属バンプ７１を補強している。
　絶縁材８１は、金属バンプ７１の導体パターン２２４側の基部側面を取り囲み、金属バンプ７１に接触している。また、絶縁材８１は、金属バンプ７１の側面側から、導体パターン２２４側に向けて末広がりとなる形状となっている。これにより、絶縁材８１により、金属バンプ７１が補強され、かつ、絶縁材８２により、金属バンプ７１と本体５１との接触が防止される。
　このような絶縁材８１は、絶縁性を有し、樹脂材料を含んで構成されている。このような絶縁材８１は、特に限定されないが、例えば、熱硬化性を有する半田接合用樹脂組成物により形成されるのが好ましい。 Further, the insulating material 81 is formed so as to surround the metal bump 71 and is bonded to each metal bump 71. Thereby, the insulating material 81 reinforces the metal bump 71.
The insulating material 81 surrounds the base side surface of the metal bump 71 on the conductor pattern 224 side and is in contact with the metal bump 71. Further, the insulating material 81 has a shape that spreads from the side surface side of the metal bump 71 toward the conductor pattern 224 side. Thereby, the metal bump 71 is reinforced by the insulating material 81, and the contact between the metal bump 71 and the main body 51 is prevented by the insulating material 82.
Such an insulating material 81 has an insulating property and includes a resin material. Such an insulating material 81 is not particularly limited, but is preferably formed of, for example, a thermosetting resin composition for solder bonding.
  このような半田接合用樹脂組成物（以下、「硬化性フラックス」とも言う）は、半田接合時にフラックスとして作用し、次いで加熱することにより、硬化して半田接合部の補強材として作用する。また、かかる半田接合用樹脂組成物は、半田接合の際に、半田接合面および半田材料の酸化物などの有害物を除去し、半田接合面を保護するとともに、半田材料の精錬を行って、強度の大きい良好な接合を可能にする。さらに、半田接合用樹脂組成物は、半田接合後に洗浄などにより除去する必要がなく、そのまま加熱することにより、三次元架橋した樹脂となり、半田接合部の補強材として作用する。 樹脂 Such a resin composition for solder joint (hereinafter also referred to as “curable flux”) acts as a flux at the time of solder joining, and then cures by heating to act as a reinforcing material for the solder joint. In addition, the solder bonding resin composition removes harmful substances such as the solder bonding surface and the oxide of the solder material at the time of solder bonding, protects the solder bonding surface, and refines the solder material. Enables good bonding with high strength. Furthermore, the resin composition for solder bonding does not need to be removed by washing or the like after the solder bonding, and is heated as it is to become a three-dimensionally crosslinked resin, which acts as a reinforcing material for the solder bonding portion.
  かかる半田接合用樹脂組成物は、例えば、フェノール性ヒドロキシル基を有する樹脂（Ａ）および該樹脂の硬化剤（Ｂ）を含んで構成することができる。 Such a resin composition for solder bonding can be constituted by including, for example, a resin (A) having a phenolic hydroxyl group and a curing agent (B) of the resin.
  フェノール性ヒドロキシル基を有する樹脂（Ａ）としては、特に制限はないが、例えば、フェノールノボラック樹脂、アルキルフェノールノボラック樹脂、多価フェノールノボラック樹脂、レゾール樹脂、ポリビニルフェノール樹脂などを挙げることができる。 The resin (A) having a phenolic hydroxyl group is not particularly limited, and examples thereof include a phenol novolac resin, an alkylphenol novolac resin, a polyhydric phenol novolac resin, a resole resin, and a polyvinylphenol resin.
  また、硬化性フラックスにおいて、樹脂（Ａ）の含有量は、硬化性フラックス全体の２０～８０重量％であることが好ましく、２５～６０重量％であることがより好ましい。樹脂（Ａ）の含有量が２０重量％未満であると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。樹脂（Ａ）の含有量が８０重量％を超えると、十分な物性を有する硬化物が得られず、接合強度と信頼性が低下するおそれがある。 In addition, in the curable flux, the content of the resin (A) is preferably 20 to 80% by weight, and more preferably 25 to 60% by weight of the entire curable flux. If the content of the resin (A) is less than 20% by weight, the effect of removing dirt such as solder and oxides on the metal surface may be reduced, and solder jointability may be deteriorated. When content of resin (A) exceeds 80 weight%, the hardened | cured material which has sufficient physical property cannot be obtained, and there exists a possibility that joining strength and reliability may fall.
  また、フェノール性ヒドロキシル基を有する樹脂（Ａ）のフェノール性ヒドロキシル基は、その還元作用により、半田および金属表面の酸化物などの汚れを除去するので、半田接合のフラックスとして効果的に作用する。 In addition, the phenolic hydroxyl group of the resin (A) having a phenolic hydroxyl group effectively removes dirt such as oxide on the solder and metal surface by its reducing action, and thus effectively acts as a solder joint flux.
  また、フェノール性ヒドロキシル基を有する樹脂（Ａ）の硬化剤（Ｂ）としては、例えば、エポキシ化合物、イソシアネート化合物などを挙げることができる。エポキシ化合物およびイソシアネート化合物としては、例えば、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系、レゾルシノール系などのフェノールベースのエポキシ化合物、イソシアネート化合物や、飽和脂肪族、環状脂肪族、不飽和脂肪族などの骨格をベースとして変性されたエポキシ化合物、イソシアネート化合物などを挙げることができる。 Further, examples of the curing agent (B) of the resin (A) having a phenolic hydroxyl group include an epoxy compound and an isocyanate compound. Examples of the epoxy compound and isocyanate compound include phenol-based epoxy compounds such as bisphenol, phenol novolac, alkylphenol novolac, biphenol, naphthol, and resorcinol, isocyanate compounds, saturated aliphatic, cycloaliphatic, Examples thereof include an epoxy compound and an isocyanate compound modified based on a skeleton such as a saturated aliphatic group.
  また、硬化剤（Ｂ）の配合量は、硬化剤のエポキシ基、イソシアネート基などの反応性の官能基が、樹脂（Ａ）のフェノール性ヒドロキシル基の０．５～１．５当量倍であることが好ましく、０．８～１．２当量倍であることがより好ましい。硬化剤の反応性の官能基がヒドロキシル基の０．５当量倍未満であると、十分な物性を有する硬化物が得られず、補強効果が小さくなって、接合強度と信頼性が低下するおそれがある。硬化剤の反応性の官能基がヒドロキシル基の１．５当量倍を超えると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。 The compounding amount of the curing agent (B) is such that the reactive functional group such as epoxy group or isocyanate group of the curing agent is 0.5 to 1.5 equivalent times the phenolic hydroxyl group of the resin (A). It is preferably 0.8 to 1.2 equivalent times. If the reactive functional group of the curing agent is less than 0.5 equivalents of the hydroxyl group, a cured product having sufficient physical properties cannot be obtained, and the reinforcing effect may be reduced, resulting in a decrease in bonding strength and reliability. There is. If the reactive functional group of the curing agent exceeds 1.5 equivalents of the hydroxyl group, the action of removing dirt such as oxide on the solder and metal surface may be reduced, and solder jointability may be deteriorated.
  このような半田接合用樹脂（硬化性フラックス）は、フェノール性ヒドロキシル基を有する樹脂（Ａ）と該樹脂の硬化剤（Ｂ）の反応により、良好な物性を有する硬化物が形成されるために、半田接合後に洗浄によりフラックスを除去するが必要なく、硬化物により半田接合部が保護されて、高温、多湿雰囲気でも電気絶縁性を保持し、接合強度と信頼性の高い半田接合が可能となる。 Such a solder bonding resin (curable flux) is formed because a cured product having good physical properties is formed by the reaction of the resin (A) having a phenolic hydroxyl group and the curing agent (B) of the resin. It is not necessary to remove the flux by washing after soldering, the soldered part is protected by the cured product, and electrical insulation is maintained even in a high temperature and high humidity atmosphere, and soldering with high joining strength and reliability is possible. .
  なお、前述したような半田接合用樹脂は、フェノール性ヒドロキシル基を有する樹脂（Ａ）と該樹脂の硬化剤（Ｂ）の他に、硬化性酸化防止剤（Ｃ）、微結晶状態で分散するフェノール性ヒドロキシル基を有する化合物（Ｄ）および該化合物の硬化剤（Ｅ）、溶剤（Ｆ）、硬化触媒、密着性や耐湿性を向上させるためのシランカップリング剤、ボイドを防止するための消泡剤、あるいは液状または粉末の難燃剤等を含んでいてもよい。
　また、硬化性フラックスとしては、たとえば、熱硬化性樹脂と、フラックス活性化合物と、イミダゾール等の硬化促進剤とを含むものであってもよい。
　熱硬化性樹脂としては、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、ポリエステル樹脂（不飽和ポリエステル樹脂）、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂（ポリイミド前駆体樹脂）、ビスマレイミド－トリアジン樹脂、シアネート樹脂などが挙げられる。特に、エポキシ樹脂、（メタ）アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド－トリアジン樹脂、シアネート樹脂からなる群より選ばれる少なくとも１種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐湿性の観点からエポキシ樹脂を使用することが好ましい。
　また、フラックス活性化合物としては、フェノール性水酸基および／またはカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、ｏ－クレゾール、２，６－キシレノール、ｐ－クレゾール、ｍ－クレゾール、ｏ－エチルフェノール、２，４－キシレノール、２，５－キシレノール、ｍ－エチルフェノール、２，３－キシレノール、メジトール、３，５－キシレノール、ｐ－ｔｅｒｔ－ブチルフェノール、カテコール、ｐ－ｔｅｒｔ－アミルフェノール、レゾルシノール、ｐ－オクチルフェノール、ｐ－フェニルフェノール、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ－クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂などのフェノール性水酸基を含有する樹脂が挙げられる。 In addition to the resin (A) having a phenolic hydroxyl group and the curing agent (B) of the resin, the solder bonding resin as described above is dispersed in a microcrystalline state as a curable antioxidant (C). Compound (D) having phenolic hydroxyl group, curing agent (E), solvent (F), curing catalyst, silane coupling agent for improving adhesion and moisture resistance, and elimination for preventing voids It may contain a foaming agent or a liquid or powder flame retardant.
The curable flux may include, for example, a thermosetting resin, a flux active compound, and a curing accelerator such as imidazole.
Thermosetting resins include epoxy resin, phenoxy resin, silicone resin, oxetane resin, phenol resin, (meth) acrylate resin, polyester resin (unsaturated polyester resin), diallyl phthalate resin, maleimide resin, polyimide resin (polyimide precursor) Resin), bismaleimide-triazine resin, cyanate resin and the like. In particular, a thermosetting resin containing at least one selected from the group consisting of epoxy resins, (meth) acrylate resins, phenoxy resins, polyester resins, polyimide resins, silicone resins, maleimide resins, bismaleimide-triazine resins, and cyanate resins. It is preferable to use it. Among these, it is preferable to use an epoxy resin from the viewpoints of curability and storage stability and moisture resistance of the cured product.
Moreover, as a flux active compound, the compound which has a phenolic hydroxyl group and / or a carboxyl group is preferable. Examples of the compound having a phenolic hydroxyl group include phenol, o-cresol, 2,6-xylenol, p-cresol, m-cresol, o-ethylphenol, 2,4-xylenol, 2,5-xylenol, m- Ethylphenol, 2,3-xylenol, meditol, 3,5-xylenol, p-tert-butylphenol, catechol, p-tert-amylphenol, resorcinol, p-octylphenol, p-phenylphenol, bisphenol F, bisphenol AF, biphenol Monomers containing phenolic hydroxyl groups such as diallyl bisphenol F, diallyl bisphenol A, trisphenol, tetrakisphenol, phenol novolac resins, o-cresol novolac resins, bisphenols Nord F novolak resins, resins containing a phenolic hydroxyl group such as bisphenol A novolac resin.
カルボキシル基を有する化合物としては、例えば、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸などが挙げられる。前記脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などが挙げられる。前記脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物などが挙げられる。前記芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテートなどが挙げられる。
　さらには、カルボキシル基とフェノール性水酸基とを有する化合物としては、サリチル酸、２，３－ジヒドロキシ安息香酸、２，４－ジヒドロキシ安息香酸、ゲンチジン酸（２，５－ジヒドロキシ安息香酸）、２，６－ジヒドロキシ安息香酸、３，４－ジヒドロキシ安息香酸、浸食子酸（３，４，５－トリヒドロキシ安息香酸）などの安息香酸誘導体；１，４－ジヒドロキシ－２－ナフトエ酸、３，５－ジヒドロキシ－２－ナフトエ酸などのナフトエ酸誘導体；フェノールフタリン；ジフェノール酸などが挙げられる。中でも、フェノールフタリン、ゲンチジン酸、２，４－ジヒドロキシ安息香酸、２，６－ジヒドロキシ安息香酸が好ましく、フェノールフタリン、ゲンチジン酸が特に好ましい。 Examples of the compound having a carboxyl group include an aliphatic acid anhydride, an alicyclic acid anhydride, an aromatic acid anhydride, an aliphatic carboxylic acid, and an aromatic carboxylic acid. Examples of the aliphatic acid anhydride include succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride, and polysebacic acid anhydride. Examples of the alicyclic acid anhydride include methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, methylhymic anhydride, hexahydrophthalic anhydride, tetrahydrophthalic anhydride, trialkyltetrahydrophthalic anhydride, methylcyclohexene dicarboxylic acid. An anhydride etc. are mentioned. Examples of the aromatic acid anhydride include phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic anhydride, ethylene glycol bistrimellitate, and glycerol tris trimellitate.
Further, compounds having a carboxyl group and a phenolic hydroxyl group include salicylic acid, 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5-dihydroxybenzoic acid), 2,6- Benzoic acid derivatives such as dihydroxybenzoic acid, 3,4-dihydroxybenzoic acid, gallic acid (3,4,5-trihydroxybenzoic acid); 1,4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy- Naphthoic acid derivatives such as 2-naphthoic acid; phenolphthaline; diphenolic acid and the like. Of these, phenolphthaline, gentisic acid, 2,4-dihydroxybenzoic acid, and 2,6-dihydroxybenzoic acid are preferable, and phenolphthalin and gentisic acid are particularly preferable.
  以上説明したように構成された半導体パッケージ１によれば、半導体素子３と接合された部分以外の部分においても、配線基板２の両面が第１補強部材４および第２補強部材５により補強されるため、半導体パッケージ１全体の剛性が増す。特に、第１補強部材４および第２補強部材５の熱膨張係数が配線基板２よりも小さいため、半導体素子３が配線基板２の全面に亘って設けられているのと同様に、半導体パッケージ１全体の剛性が増す。そのため、配線基板２と半導体素子３との熱膨張係数差に起因する配線基板２の反りを抑制または防止することができる。 According to the semiconductor package 1 configured as described above, both surfaces of the wiring board 2 are reinforced by the first reinforcing member 4 and the second reinforcing member 5 even in a portion other than the portion joined to the semiconductor element 3. Therefore, the rigidity of the entire semiconductor package 1 is increased. In particular, since the thermal expansion coefficient of the first reinforcing member 4 and the second reinforcing member 5 is smaller than that of the wiring board 2, the semiconductor package 1 is provided in the same manner as the semiconductor element 3 is provided over the entire surface of the wiring board 2. Increases overall rigidity. Therefore, it is possible to suppress or prevent warping of the wiring board 2 due to the difference in thermal expansion coefficient between the wiring board 2 and the semiconductor element 3.
　補強部材４，５を設けることで、配線基板２のそりの発生を抑制できるので、配線基板２の厚みを薄くすることが可能となる。配線基板２の厚さを薄くすることができるので、配線基板２の厚さ方向での熱伝導性を高めることができる。これに加えて、接着層４２，５２は、熱伝導性材料を含んでいる。そのため、配線基板２の熱を第１補強部材４および第２補強部材５を介して放熱することができる。さらには半導体素子３からの熱を配線基板２および第２補強部材５を介して逃すことができる。したがって、半導体パッケージ１は、優れた放熱性を発揮することができる。 Since the reinforcement members 4 and 5 are provided, the occurrence of warping of the wiring board 2 can be suppressed, so that the thickness of the wiring board 2 can be reduced. Since the thickness of the wiring board 2 can be reduced, the thermal conductivity in the thickness direction of the wiring board 2 can be increased. In addition, the adhesive layers 42 and 52 include a thermally conductive material. Therefore, the heat of the wiring board 2 can be radiated through the first reinforcing member 4 and the second reinforcing member 5. Furthermore, heat from the semiconductor element 3 can be released through the wiring board 2 and the second reinforcing member 5. Therefore, the semiconductor package 1 can exhibit excellent heat dissipation.
  このようなことから、配線基板２の昇温を抑えることができるので、この点でも、配線基板２の反りを抑制または防止することができる。 Because of this, since the temperature rise of the wiring board 2 can be suppressed, the warping of the wiring board 2 can also be suppressed or prevented in this respect.
  また、半導体パッケージ１によれば、第１補強部材４が絶縁性を有する接着層４２を有しているため、本体４１と導体パターン２２１との短絡を防止しつつ、第１補強部材４を配線基板２に簡単に接合することができる。第２補強部材５についても同様である。そのため、後述するように、半導体パッケージ１の製造が簡単となる。
　さらに、本実施形態では、補強部材４，５は、熱伝導性の接着層４２，５２を有しており、この接着層４２、５２が、伝熱ポスト２４に接続されている。半導体素子３で発生した熱を、接着層４２、伝熱ポスト２４を介して、接着層５２、さらには、本体５１に伝達して放熱させることができる。
　また、配線基板２の熱を伝熱ポストを介して、補強部材４，５に伝達して放熱することもできる。
　また、本実施形態では、絶縁材８２が金属バンプ９１と、第１補強部材４の貫通孔４ａの内面との間に配置され、金属バンプ９１と第１補強部材４の本体４１との接触が抑制されている。本体４１の表面は導電性であるが、絶縁材８２により、第１補強部材４の本体４１に金属バンプ９１を介して電気が流れてしまうことを抑制でき、信頼性の高い半導体パッケージとすることができる。
　同様に、絶縁材８１が金属バンプ７１と、第２補強部材の貫通孔５ａの内面との間に配置され、金属バンプ７１と第２補強部材５の本体５１との接触が抑制されている。本体５１の表面は導電性であるが、絶縁材８１により、第２補強部材の本体５１に金属バンプ７１を介して電気が流れてしまうことを抑制でき、信頼性の高い半導体パッケージとすることができる。
　さらには、絶縁材８２（８１）が金属バンプ９１（７１）を取り囲むように設けられているので、絶縁材８２（８１）により金属バンプ９１（７１）を補強することができる。
　また、本実施形態では、補強部材４（５）の接着層４２（５２）は、ソルダーレジスト２５（２６）を被覆している。これにより、ソルダーレジストを接着層により保護することができる。 Further, according to the semiconductor package 1, since the first reinforcing member 4 has the insulating adhesive layer 42, the first reinforcing member 4 is wired while preventing the main body 41 and the conductor pattern 221 from being short-circuited. It can be easily bonded to the substrate 2. The same applies to the second reinforcing member 5. Therefore, as will be described later, the manufacture of the semiconductor package 1 is simplified.
Furthermore, in this embodiment, the reinforcing members 4 and 5 have heat conductive adhesive layers 42 and 52, and the adhesive layers 42 and 52 are connected to the heat transfer post 24. The heat generated in the semiconductor element 3 can be transferred to the adhesive layer 52 and further to the main body 51 through the adhesive layer 42 and the heat transfer post 24 to be dissipated.
Further, the heat of the wiring board 2 can be transferred to the reinforcing members 4 and 5 through the heat transfer posts to be radiated.
In the present embodiment, the insulating material 82 is disposed between the metal bump 91 and the inner surface of the through hole 4a of the first reinforcing member 4, and the metal bump 91 and the main body 41 of the first reinforcing member 4 are in contact with each other. It is suppressed. Although the surface of the main body 41 is conductive, the insulating material 82 can suppress the flow of electricity to the main body 41 of the first reinforcing member 4 through the metal bumps 91, thereby providing a highly reliable semiconductor package. Can do.
Similarly, the insulating material 81 is arrange | positioned between the metal bump 71 and the inner surface of the through-hole 5a of the 2nd reinforcement member, and the contact with the metal bump 71 and the main body 51 of the 2nd reinforcement member 5 is suppressed. Although the surface of the main body 51 is conductive, the insulating material 81 can suppress the flow of electricity to the main body 51 of the second reinforcing member via the metal bumps 71, so that a highly reliable semiconductor package can be obtained. it can.
Furthermore, since the insulating material 82 (81) is provided so as to surround the metal bump 91 (71), the metal bump 91 (71) can be reinforced by the insulating material 82 (81).
In the present embodiment, the adhesive layer 42 (52) of the reinforcing member 4 (5) covers the solder resist 25 (26). Thereby, the solder resist can be protected by the adhesive layer.
  （半導体パッケージの製造方法）
  以上説明したような半導体パッケージ１は、例えば、以下のようにして製造することができる。 (Semiconductor package manufacturing method)
The semiconductor package 1 as described above can be manufactured as follows, for example.
  以下、図４～図７に基づいて、半導体パッケージ１の製造方法の一例を簡単に説明する。 Hereinafter, an example of a method for manufacturing the semiconductor package 1 will be briefly described with reference to FIGS.
  半導体パッケージ１の製造方法は、［１］配線基板２を製造する工程と、［２］配線基板２に第１、第２補強部材４、５を接合する工程と、［３］配線基板２に半導体素子３を搭載する工程とを有している。なお、工程［２］、「３」は、順番が逆であってもよい。すなわち工程［３］の後に、工程［２］を行ってもよい。 The manufacturing method of the semiconductor package 1 includes: [1] a step of manufacturing the wiring substrate 2, [2] a step of bonding the first and second reinforcing members 4 and 5 to the wiring substrate 2, and [3] the wiring substrate 2. A step of mounting the semiconductor element 3. Note that the order of the steps [2] and “3” may be reversed. That is, step [2] may be performed after step [3].
  ［１－Ａ］
  まず、図４（ａ）に示すように、絶縁層２１２Ａの両面に金属層２２２Ａ、２２３Ａが設けられてなる積層体（例えば銅張り積層板）を用意する。 [1-A]
First, as shown in FIG. 4A, a laminate (for example, a copper-clad laminate) in which metal layers 222A and 223A are provided on both surfaces of an insulating layer 212A is prepared.
  ここで、絶縁層２１２Ａは、前述した配線基板２の絶縁層２１２を形成するためのものである。また、金属層２２２Ａは、前述した配線基板２の導体パターン２２２を形成するためのものである。また、金属層２２３Ａは、前述した配線基板２の導体パターン２２３を形成するためのものである。 Here, the insulating layer 212A is for forming the insulating layer 212 of the wiring board 2 described above. The metal layer 222A is for forming the conductive pattern 222 of the wiring board 2 described above. The metal layer 223A is for forming the conductor pattern 223 of the wiring board 2 described above.
  ［１－Ｂ］
  次に、図４（ｂ）に示すように、絶縁層２１２Ａおよび金属層２２２Ａ、２２３Ａからなる積層体に貫通孔（ビアホール、スルーホール）を形成する。これにより、絶縁層２１２が得られる。貫通孔の形成方法としては、特に限定されないが、例えば、レーザーを照射することにより形成することができる。 [1-B]
Next, as shown in FIG. 4B, through holes (via holes, through holes) are formed in the laminated body including the insulating layer 212A and the metal layers 222A and 223A. Thereby, the insulating layer 212 is obtained. The method for forming the through hole is not particularly limited, but for example, it can be formed by irradiating a laser.
  ［１－Ｃ］
  次に、図４（ｃ）に示すように、所定の貫通孔内に導体ポスト２３２を形成する。また、所定の貫通孔内に伝熱ポスト部２４２を形成する。導体ポスト２３２および伝熱ポスト部２４２の形成方法としては、それぞれ、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。特に、導体ポスト２３２および伝熱ポスト部２４２をそれぞれ中空状に形成する場合には、電解めっきが好適に用いられる。 [1-C]
Next, as shown in FIG. 4C, conductor posts 232 are formed in predetermined through holes. Further, a heat transfer post portion 242 is formed in a predetermined through hole. The method for forming the conductor post 232 and the heat transfer post portion 242 is not particularly limited. For example, a method of filling a conductive paste, a method of embedding by electroless plating, a method of embedding by electrolytic plating, or the like can be used. . In particular, when the conductor post 232 and the heat transfer post portion 242 are each formed in a hollow shape, electrolytic plating is preferably used.
  ［１－Ｄ］
  次に、図４（ｄ）に示すように、金属層２２２Ａ、２２３Ａをそれぞれ選択的に除去して、パターンニングすることにより、導体パターン２２２、２２３を形成する。かかるパターンニングの方法としては、特に限定されないが、エッチングが好適に用いられる。 [1-D]
Next, as shown in FIG. 4D, the metal layers 222A and 223A are selectively removed and patterned to form conductor patterns 222 and 223, respectively. The patterning method is not particularly limited, but etching is preferably used.
  以上のようにして、絶縁層２１２、導体パターン２２２、２２３、導体ポスト２３２および伝熱ポスト部２４２が形成される。 As described above, the insulating layer 212, the conductor patterns 222 and 223, the conductor post 232, and the heat transfer post portion 242 are formed.
  ［１－Ｅ］
  次に、図４（ｅ）に示すように、導体パターン２２２上に、絶縁層２１１Ａおよび金属層２２１Ａからなる積層体を貼り付ける。このとき、導体パターン２２２に絶縁層２１１Ａが接するように前記積層体を貼り付ける。同様に、導体パターン２２３上に、絶縁層２１３Ａおよび金属層２２４Ａからなる積層体を貼り付ける。このとき、絶縁層２１３Ａが導体パターン２２３に接するように積層体を貼り付ける。 [1-E]
Next, as illustrated in FIG. 4E, a stacked body including the insulating layer 211 </ b> A and the metal layer 221 </ b> A is pasted on the conductor pattern 222. At this time, the laminated body is attached so that the insulating layer 211 </ b> A is in contact with the conductor pattern 222. Similarly, a laminated body including an insulating layer 213A and a metal layer 224A is attached onto the conductor pattern 223. At this time, the stacked body is attached so that the insulating layer 213A is in contact with the conductor pattern 223.
  ここで、絶縁層２１１Ａは、例えば、プリプレグであって、前述した配線基板２の絶縁層２１１を形成するためのものであり、前述した絶縁層２１１の樹脂組成物の未硬化物（半硬化物）が基材に含浸してなるものである。同様に、絶縁層２１３Ａは、例えば、プリプレグであって、前述した配線基板２の絶縁層２１３を形成するためのものであり、前述した絶縁層２１３の樹脂組成物の未硬化物（半硬化物）が基材に含浸してなるものである。 Here, the insulating layer 211A is, for example, a prepreg for forming the insulating layer 211 of the wiring substrate 2 described above, and an uncured product (semi-cured product) of the resin composition of the insulating layer 211 described above. ) Is impregnated into the base material. Similarly, the insulating layer 213A is, for example, a prepreg for forming the insulating layer 213 of the wiring board 2 described above, and an uncured product (semi-cured material) of the resin composition of the insulating layer 213 described above. ) Is impregnated into the base material.
  ［１－Ｆ］
  次に、絶縁層２１１Ａおよび金属層２２４Ａからなる積層体に、図４（ｆ）に示すように、貫通孔（ビアホール）Ｈを形成する。これにより、絶縁層２１１が得られる。同様に、絶縁層２１３Ａおよび金属層２２４Ａからなる積層体に、貫通孔（ビアホール）Ｈを形成する。これにより、絶縁層２１３が得られる。貫通孔Ｈの形成方法としては、それぞれ、特に限定されないが、前述した工程［１－Ｂ］と同様の方法を用いることができる。 [1-F]
Next, as shown in FIG. 4F, a through hole (via hole) H is formed in the laminated body composed of the insulating layer 211A and the metal layer 224A. Thereby, the insulating layer 211 is obtained. Similarly, a through hole (via hole) H is formed in a stacked body including the insulating layer 213A and the metal layer 224A. Thereby, the insulating layer 213 is obtained. The method for forming the through hole H is not particularly limited, but the same method as in the above-described step [1-B] can be used.
  ［１－Ｇ］
  次に、貫通孔Ｈ内に、図５（ａ）に示すように、導体ポスト２３１、２３３を形成する。また、貫通孔Ｈ内に伝熱ポスト部２４１、２４３を形成する。導体ポスト２３１、２３３および伝熱ポスト部２４１、２４３の形成方法としては、それぞれ、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。 [1-G]
Next, the conductor posts 231 and 233 are formed in the through hole H as shown in FIG. In addition, heat transfer post portions 241 and 243 are formed in the through holes H. The method for forming the conductor posts 231 and 233 and the heat transfer post portions 241 and 243 is not particularly limited. For example, a method of filling a conductive paste, a method of embedding by electroless plating, a method of embedding by electrolytic plating, etc. Can be used.
  ［１－Ｈ］
  次に、図５（ｂ）に示すように、金属層２２１Ａ、２２４Ａをそれぞれパターンニングすることにより、導体パターン２２１、２２４を形成する。かかるパターンニングの方法としては、前述した工程［１－Ｄ］と同様の方法を用いることができる。 [1-H]
Next, as shown in FIG. 5B, the conductive layers 221 and 224 are formed by patterning the metal layers 221A and 224A, respectively. As the patterning method, the same method as in the above-mentioned step [1-D] can be used.
  ［１－Ｉ］
  次に、図５（ｃ）に示すように、開口部を有するソルダーレジスト２５、２６を形成する。このソルダーレジスト２５、２６は、それぞれ、特に限定されないが、例えば、レジスト材料を塗布し露光・現像し、選択的に除去することにより形成することができる。
　ソルダーレジスト２５の開口部からは、導体パターン２２１が露出し、ソルダーレジスト２６の開口部からは、導体パターン２２４が露出する。
  以上より、配線基板２を得る。 [1-I]
Next, as shown in FIG. 5C, solder resists 25 and 26 having openings are formed. The solder resists 25 and 26 are not particularly limited, but can be formed by, for example, applying a resist material, exposing and developing, and selectively removing the resist material.
The conductor pattern 221 is exposed from the opening of the solder resist 25, and the conductor pattern 224 is exposed from the opening of the solder resist 26.
As described above, the wiring board 2 is obtained.
  ［２－Ａ］
  前記工程［１］とは別に、第１補強部材４および第２補強部材５を用意する。第１補強部材４および第２補強部材５は、例えば、次のようにして製造することができ、予め用意しておくことができる。なお、第１、第２補強部材４、５の製造方法は、互いに同様であるため、以下では、第１補強部材４の製造方法について代表して説明し、第２補強部材５の製造方法については、その説明を省略する。 [2-A]
Separately from the step [1], a first reinforcing member 4 and a second reinforcing member 5 are prepared. The 1st reinforcement member 4 and the 2nd reinforcement member 5 can be manufactured as follows, for example, and can be prepared beforehand. In addition, since the manufacturing method of the 1st, 2nd reinforcement member 4 and 5 is mutually the same, below, the manufacturing method of the 1st reinforcement member 4 is demonstrated as a representative, and the manufacturing method of the 2nd reinforcement member 5 is demonstrated below. The description is omitted.
  まず、図６（ａ）に示すように、板状の本体４１Ａと、本体４１Ａの一方の面（図７では上面）に形成された接着層４２Ａとを有する基材（板部材）４Ａを用意する（第２補強部材５を製造する場合には、板状の本体５１Ａと、本体５１Ａの一方の面に形成された接着層５２Ａとを有する基材（板部材）５Ａを用意すればよい。他の工程は、第１補強部材４の製造工程と同様である）。
　本体４１Ａは、前述した第１補強部材４の本体４１を形成するためのものであり、例えば金属材料で構成されている。また、接着層４２Ａは、第１補強部材４の接着層４２を形成するためのものであり、例えば樹脂材料と無機フィラーとを含んだ前述した樹脂組成物で構成されている。なお、図示していないが、接着層４２Ａの上面（図７（ａ）で見ると下面）には、接着層４２Ａの乾燥や埃の付着等による接着力の低下を防止するための保護シートを設けてよい。
　本体４１Ａの一方の面上に接着層４２Ａを設ける方法としては、たとえば、本体４１Ａの一方の面上に、接着層４２Ａとなるワニスを塗布し、乾燥させる方法がある。また、フィルム状の接着層４２Ａを本体４１Ａ上に貼り付ける方法を採用してもよい。 First, as shown in FIG. 6A, a base material (plate member) 4A having a plate-like main body 41A and an adhesive layer 42A formed on one surface (upper surface in FIG. 7) of the main body 41A is prepared. (When the second reinforcing member 5 is manufactured, a substrate (plate member) 5A having a plate-like main body 51A and an adhesive layer 52A formed on one surface of the main body 51A may be prepared. The other steps are the same as the manufacturing steps of the first reinforcing member 4).
The main body 41A is for forming the main body 41 of the first reinforcing member 4 described above, and is made of, for example, a metal material. The adhesive layer 42A is for forming the adhesive layer 42 of the first reinforcing member 4, and is composed of the above-described resin composition containing a resin material and an inorganic filler, for example. Although not shown, a protective sheet is provided on the upper surface (the lower surface when viewed in FIG. 7A) of the adhesive layer 42A to prevent a decrease in adhesive force due to drying of the adhesive layer 42A or adhesion of dust. May be provided.
As a method of providing the adhesive layer 42A on one surface of the main body 41A, for example, there is a method of applying and drying a varnish to be the adhesive layer 42A on one surface of the main body 41A. A method of attaching the film-like adhesive layer 42A onto the main body 41A may be employed.
  次いで、基材４Ａを所望の形状に加工する。具体的には、基材４Ａに貫通孔４ａ、４ｂを形成する。これにより、図６（ｂ）に示すように、第１補強部材４が得られる。なお、基材４Ａを所望の形状に加工する方法（貫通孔４ａ、４ｂを形成する方法）としては、特に限定されず、例えば、打ち抜き加工、ドライエッチング、ウェットエッチング等の各種エッチング加工、レーザー照射加工などを用いることができる。レーザーとしては、例えばＣＯ２レーザー、ＵＶ－ＹＡＧレーザー等を用いることができる。これらの方法の中でも、エッチングまたはレーザー照射加工が、より微細な加工を行うことができる点で好ましい。 Next, the base material 4A is processed into a desired shape. Specifically, the through holes 4a and 4b are formed in the base material 4A. Thereby, as shown in FIG.6 (b), the 1st reinforcement member 4 is obtained. The method of processing the substrate 4A into a desired shape (method of forming the through holes 4a and 4b) is not particularly limited, and examples thereof include various etching processes such as punching, dry etching, and wet etching, and laser irradiation. Processing or the like can be used. As the laser, for example, a CO 2 laser, a UV-YAG laser, or the like can be used. Among these methods, etching or laser irradiation processing is preferable in that finer processing can be performed.
  ［２－Ｂ］
  次に、前記［２－Ａ］の工程によって製造しておいた第１、第２補強部材４、５を用意し、図７（ａ）に示すように、第１補強部材４を、接着層４２を配線基板２側にして配線基板２の上面のソルダーレジスト２５に貼り付けるとともに、第２補強部材５を、接着層５２を配線基板２側にして配線基板２の下面のソルダーレジスト２６に貼り付ける。第１、第２補強部材４、５の貼り付けは、例えば、真空プレス、ラミネート等によって行うことができる。ソルダーレジスト２５に形成された複数の開口部と、補強部材４に形成された貫通孔４ａ、４ｂとがそれぞれ連通するように、第１補強部材４を貼り付ける。
　同様に、ソルダーレジスト２６に形成された複数の開口部と、補強部材５に形成された貫通孔５ａとがそれぞれ連通するように、第２補強部材５を貼り付ける。 [2-B]
Next, the first and second reinforcing members 4 and 5 manufactured in the step [2-A] are prepared. As shown in FIG. 7A, the first reinforcing member 4 is attached to the adhesive layer. 42 is attached to the solder resist 25 on the upper surface of the wiring board 2 with the wiring board 2 side, and the second reinforcing member 5 is attached to the solder resist 26 on the lower surface of the wiring board 2 with the adhesive layer 52 side. wear. The first and second reinforcing members 4 and 5 can be attached by, for example, vacuum pressing, laminating, or the like. The 1st reinforcement member 4 is affixed so that the some opening part formed in the soldering resist 25 and the through- holes 4a and 4b formed in the reinforcement member 4 may each communicate.
Similarly, the 2nd reinforcement member 5 is affixed so that the some opening part formed in the soldering resist 26 and the through-hole 5a formed in the reinforcement member 5 may each communicate.
  ［３－Ａ］
  次に、図７（ｂ）に示すように、第１補強部材４内の貫通孔４ｂ内であり、かつ、配線基板２の上面に、アンダーフィル材を塗布した後、半導体素子３を金属バンプ３１を介して半田リフローにより接合する。なお、この場合、アンダーフィル材として前述した絶縁材８１と同じようなフラックス活性のある樹脂を用いる。また、半導体素子３を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子３を配線基板２に接合させた後、通常のキャピラリーアンダーフィル材を配線基板２と半導体素子３との間に充填・硬化させることもできる。 [3-A]
Next, as shown in FIG. 7B, after applying an underfill material in the through hole 4 b in the first reinforcing member 4 and on the upper surface of the wiring substrate 2, the semiconductor element 3 is made to be a metal bump. It joins by solder reflow via 31. In this case, a resin having flux activity similar to that of the insulating material 81 described above is used as the underfill material. Further, after mounting the semiconductor element 3 and joining the semiconductor element 3 to the wiring board 2 by reflow using a flux or solder paste, a normal capillary underfill material is placed between the wiring board 2 and the semiconductor element 3. It can also be filled and cured.
  ［３－Ｂ］
  次に、配線基板２の下面（第２補強部材の開口部５１３内）に、絶縁材８１Ａを塗布した後、金属ボール（半田ボール）７１Ａを半田リフローにより半田接合する。
　具体的には、図１３（ａ）に示すように、各貫通孔５ａから露出する導体パターン２２４上に、それぞれ絶縁材８１Ａを塗布する。その後、金属バンプ７１を絶縁材８１Ａ上に配置する。これにより、絶縁材８１Ａは金属パンプ７１に押しつぶされて、第２導体パターン上に広がるとともに、金属バンプ７１の周囲を取り囲む。その後、金属バンプ７１を、例えば２００～２８０℃×１０～６０秒間加熱することにより、金属バンプ７１と第２導体パターンとを半田接合する（図７（ｃ）参照）。 [3-B]
Next, after applying an insulating material 81A to the lower surface of the wiring board 2 (inside the opening 513 of the second reinforcing member), a metal ball (solder ball) 71A is soldered by solder reflow.
Specifically, as shown in FIG. 13A, an insulating material 81A is applied on the conductor pattern 224 exposed from each through hole 5a. Thereafter, the metal bump 71 is disposed on the insulating material 81A. As a result, the insulating material 81A is crushed by the metal bump 71, spreads on the second conductor pattern, and surrounds the periphery of the metal bump 71. Thereafter, the metal bump 71 is heated, for example, at 200 to 280 ° C. for 10 to 60 seconds to solder-bond the metal bump 71 and the second conductor pattern (see FIG. 7C).
  絶縁材８１Ａは、前述した絶縁材８１を形成するためのものであり、例えば、加熱により硬化するものである。絶縁材８１を形成するに際しては、例えば、絶縁材８１Ａを配線基板２の下面に塗布し、前述した半田接合の後、加熱により絶縁材８１Ａを硬化させることにより、絶縁材８１を得る。 The insulating material 81A is for forming the insulating material 81 described above, and is cured by heating, for example. In forming the insulating material 81, for example, the insulating material 81A is applied to the lower surface of the wiring board 2, and after the solder bonding described above, the insulating material 81A is cured by heating to obtain the insulating material 81.
  このようにして得られた絶縁材８１は、前述したように金属バンプ７１の周囲を囲むように形成される。このとき、絶縁材８１Ａは、半田接合時にフラックスとして機能し、且つ、金属バンプ７１Ａとの界面張力により半田接合部周辺をリング状に補強する形状で硬化する。 絶 縁 The insulating material 81 obtained in this way is formed so as to surround the metal bump 71 as described above. At this time, the insulating material 81A functions as a flux at the time of solder joining, and is cured in a shape that reinforces the periphery of the solder joint portion in a ring shape by the interfacial tension with the metal bump 71A.
  ［３－Ｃ］
  次に、貫通孔４ａ内に、絶縁材８２Ａを塗布した後、金属ボール（半田ボール）９１Ａを半田リフローにより半田接合する。
　具体的には、図１３（ｂ）に示すように、各貫通孔４ａから露出する導体パターン２２１上に、それぞれ絶縁材８２Ａを塗布する。その後、金属バンプ９１を絶縁材８２Ａ上に配置する。これにより、絶縁材８２Ａは金属パンプ９１に押しつぶされて、導体パターン２２１上に広がるとともに、金属バンプ９１の周囲を取り囲む。その後、金属バンプ９１を、例えば２００～２８０℃×１０～６０秒間加熱することにより、金属バンプ９１と第１導体パターンとを半田接合する（図７（ｄ）参照）。これにより、図７（ｄ）に示すように、金属バンプ９１および絶縁材８２が形成される。
  絶縁材８２Ａは、前述した絶縁材８２を形成するためのものであり、例えば、加熱により硬化するものである。絶縁材８２を形成するに際しては、例えば、絶縁材８２Ａを配線基板２の下面に塗布し、前述した半田接合の後、加熱により絶縁材８２Ａを硬化させることにより、絶縁材８２を得る。 [3-C]
Next, after applying an insulating material 82A in the through hole 4a, a metal ball (solder ball) 91A is soldered by solder reflow.
Specifically, as shown in FIG. 13B, an insulating material 82A is applied on the conductor pattern 221 exposed from each through hole 4a. Thereafter, the metal bump 91 is disposed on the insulating material 82A. As a result, the insulating material 82 </ b> A is crushed by the metal bump 91 and spreads on the conductor pattern 221 and surrounds the periphery of the metal bump 91. Thereafter, the metal bump 91 is heated, for example, at 200 to 280 ° C. for 10 to 60 seconds to solder-bond the metal bump 91 and the first conductor pattern (see FIG. 7D). Thereby, as shown in FIG.7 (d), the metal bump 91 and the insulating material 82 are formed.
The insulating material 82A is for forming the insulating material 82 described above, and is cured by heating, for example. In forming the insulating material 82, for example, the insulating material 82A is applied to the lower surface of the wiring board 2, and after the solder bonding described above, the insulating material 82A is cured by heating to obtain the insulating material 82.
  このようにして得られた絶縁材８２は、前述したように金属バンプ９１の周囲を囲むように形成される。このとき、絶縁材８２Ａは、半田接合時にフラックスとして機能し、且つ、金属バンプ９１Ａとの界面張力により半田接合部周辺をリング状に補強する形状で硬化する。
  以上のようにして、半導体パッケージ１が得られる。
　このような本実施形態の製造方法では、貫通孔４ａ、４ｂ（５ａ）があらかじめ形成された補強部材４（５）を配線基板２に取り付けている。配線基板２に取り付けた後は、補強部材に貫通孔を形成する加工を行なわないため、補強部材４（５）を加工する際に配線基板を損傷してしまうことを防止できる。 The insulating material 82 thus obtained is formed so as to surround the periphery of the metal bump 91 as described above. At this time, the insulating material 82A functions as a flux at the time of solder bonding, and is cured in a shape that reinforces the periphery of the solder bonding portion in a ring shape by interfacial tension with the metal bump 91A.
The semiconductor package 1 is obtained as described above.
In such a manufacturing method of the present embodiment, the reinforcing member 4 (5) in which the through holes 4a, 4b (5a) are formed in advance is attached to the wiring board 2. After being attached to the wiring board 2, the process of forming the through hole in the reinforcing member is not performed, so that the wiring board can be prevented from being damaged when the reinforcing member 4 (5) is processed.
（半導体装置）
  次に、半導体装置について好適な実施形態に基づいて説明する。 (Semiconductor device)
Next, a semiconductor device will be described based on a preferred embodiment.
  図８は、図１に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。 FIG. 8 is a cross-sectional view schematically showing a semiconductor device including the semiconductor package shown in FIG.
  図８に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１であるボトムパッケージ３００と、ボトムパッケージ３００に搭載された他の半導体パッケージであるトップパッケージ４００とを有している。 As shown in FIG. 8, the semiconductor device 100 includes a mother board (substrate) 200, a bottom package 300 that is the semiconductor package 1 mounted on the motherboard 200, and a top that is another semiconductor package mounted on the bottom package 300. Package 400.
  このような半導体装置１００においては、半導体パッケージ１の金属バンプ７１がマザーボード２００の端子（図示せず）に接合されているとともに、半導体パッケージ１の金属バンプ９１がトップパッケージ４００の端子（図示せず）に接合されている。これにより、半導体パッケージ１とトップパッケージ４００とマザーボード２００とがそれぞれ電気的に接続され、これらの間で電気的信号の伝送が行われる。 In such a semiconductor device 100, the metal bumps 71 of the semiconductor package 1 are joined to the terminals (not shown) of the mother board 200, and the metal bumps 91 of the semiconductor package 1 are connected to the terminals (not shown) of the top package 400. ). As a result, the semiconductor package 1, the top package 400, and the mother board 200 are electrically connected to each other, and electrical signals are transmitted among them.
  以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１を備えるので、信頼性に優れる。
  なお、トップパッケージ４００は、必要に応じて省略してもよい。 According to the semiconductor device 100 as described above, since the semiconductor package 1 having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
The top package 400 may be omitted as necessary.
  <第２実施形態>
  （半導体パッケージ）
  図９は、本発明の第２実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図９中の上側を「上」、下側を「下」と言う。 <Second Embodiment>
(Semiconductor package)
FIG. 9 is a cross-sectional view schematically showing a semiconductor package according to the second embodiment of the present invention. In the following description, for convenience of explanation, the upper side in FIG. 9 is referred to as “upper” and the lower side is referred to as “lower”.
  以下、第２実施形態の半導体パッケージについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。 In the following, the semiconductor package of the second embodiment will be described with a focus on differences from the above-described embodiment, and description of similar matters will be omitted.
  第２実施形態の半導体パッケージは、第１、第２補強部材の接着層がソルダーレジストを兼ねており、ソルダーレジスト２５，２６を有しない点以外は、前述した第１実施形態と同様である。 The semiconductor package of the second embodiment is the same as that of the first embodiment described above except that the adhesive layers of the first and second reinforcing members also serve as solder resists and do not have the solder resists 25 and 26.
  図９に示すように、半導体パッケージ１Ａの配線基板２Ａは、第１実施形態の配線基板２からソルダーレジスト２５、２６を省略した構成となっている。そして、配線基板２Ａが有する絶縁層２１１の上面に第１補強部材４の接着層４２が接合しており、接着層４２と導体パターン２２１とが接触している。また、絶縁層２１３の下面に第２補強部材５の接着層５２が接合しており、接着層５２と導体パターン２２４とが接触している。これら接着層４２、５２は、配線基板２を保護するソルダーレジストとしても機能している。 As shown in FIG. 9, the wiring board 2A of the semiconductor package 1A has a configuration in which the solder resists 25 and 26 are omitted from the wiring board 2 of the first embodiment. The adhesive layer 42 of the first reinforcing member 4 is bonded to the upper surface of the insulating layer 211 included in the wiring board 2A, and the adhesive layer 42 and the conductor pattern 221 are in contact with each other. Further, the adhesive layer 52 of the second reinforcing member 5 is bonded to the lower surface of the insulating layer 213, and the adhesive layer 52 and the conductor pattern 224 are in contact with each other. These adhesive layers 42 and 52 also function as a solder resist for protecting the wiring board 2.
  なお、配線基板２の上面のうち、第１補強部材４と重ならない場所、すなわち、第１補強部材４の内側であって、半導体素子３が搭載される領域には、接着層４２が形成されない。しかしながら、このような領域には、接着層３２が形成されおり、この接着層３２がソルダーレジストを兼ねている。 Note that the adhesive layer 42 is not formed on the upper surface of the wiring board 2 where it does not overlap the first reinforcing member 4, that is, inside the first reinforcing member 4 and in the region where the semiconductor element 3 is mounted. . However, an adhesive layer 32 is formed in such a region, and this adhesive layer 32 also serves as a solder resist.
  同様に、配線基板２の下面のうち、第２補強部材５と重ならない場所、すなわち、第２補強部材の内側であって、金属バンプ７１が接合される領域には、接着層４２が形成されない。しかしながら、このような領域には、絶縁材８１が塗布されており、この絶縁材８１がソルダーレジストを兼ねている。 Similarly, the adhesive layer 42 is not formed in the lower surface of the wiring board 2 where it does not overlap with the second reinforcing member 5, that is, inside the second reinforcing member and in the region where the metal bumps 71 are joined. . However, an insulating material 81 is applied to such a region, and this insulating material 81 also serves as a solder resist.
  このような構成とすることにより、第１実施形態と比較して、部品点数を削減することができるため、製造コストおよび製造工程の削減、装置の小型化（薄型化）を図ることができる。 と す る By adopting such a configuration, the number of parts can be reduced as compared with the first embodiment, so that the manufacturing cost and manufacturing process can be reduced, and the apparatus can be downsized (thinned).
  <第３実施形態>
  （半導体パッケージ）
  図１０は、本発明の第３実施形態に係る第１、第２補強部材の断面図、図１１は、図１０に示す第１、第２補強部材を用いて製造された半導体パッケージの断面図である。なお、以下の説明では、説明の便宜上、図１０、図１１中の上側を「上」、下側を「下」と言う。 <Third embodiment>
(Semiconductor package)
FIG. 10 is a cross-sectional view of the first and second reinforcing members according to the third embodiment of the present invention, and FIG. 11 is a cross-sectional view of a semiconductor package manufactured using the first and second reinforcing members shown in FIG. It is. In the following description, for convenience of description, the upper side in FIGS. 10 and 11 is referred to as “upper” and the lower side is referred to as “lower”.
  以下、第３実施形態の半導体パッケージについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。 In the following, the semiconductor package of the third embodiment will be described with a focus on differences from the above-described embodiments, and description of similar matters will be omitted.
  第３実施形態の半導体パッケージ１Ｂは、第１、第２補強部材の構成が異なる以外は、前述した第１実施形態と同様である。なお、図１０においては、配線基板２の形状を簡略化している。 The semiconductor package 1B of the third embodiment is the same as that of the first embodiment described above except that the configurations of the first and second reinforcing members are different. In FIG. 10, the shape of the wiring board 2 is simplified.
  図１０に示すように、本実施形態の第１補強部材４Ｂは、板状の本体４１と、本体４１の下面に設けられた接着層４２と、突起４３Ｂとを有している。本体４１および接着層４２は、前記実施形態と同様の構造、形状であり、貫通孔４ａ、４ｂが形成されているが、ここでは、図示を簡略化している。
　突起４３Ｂは、本体４１から突出し、接着層４２を貫通する。この突起４３Ｂは、第１補強部材４Ｂを配線基板２の上面に接合したときに伝熱ポスト２４と接続（接触）する位置に形成されている。 As shown in FIG. 10, the first reinforcing member 4 </ b> B of the present embodiment includes a plate-like main body 41, an adhesive layer 42 provided on the lower surface of the main body 41, and a protrusion 43 </ b> B. The main body 41 and the adhesive layer 42 have the same structure and shape as those of the above embodiment, and the through holes 4a and 4b are formed. However, the illustration is simplified here.
The protrusion 43B protrudes from the main body 41 and penetrates the adhesive layer 42. The protrusion 43B is formed at a position where it is connected (contacted) with the heat transfer post 24 when the first reinforcing member 4B is joined to the upper surface of the wiring board 2.
  第２補強部材５Ｂも、これと同様に、板状の本体５１と、本体５１の上面に設けられた接着層５２と、突起５３Ｂとを有している。本体５１および接着層５２は、前記実施形態と同様の構造、形状であり、貫通孔５ａが形成されているが、ここでは、図示を簡略化している。
　突起５３Ｂは、本体５１から突出し、接着層５２を貫通する。この突起５３Ｂは、第２補強部材５Ｂを配線基板２の下面に接合したときに伝熱ポスト２４と接続する位置に形成されている。 Similarly, the second reinforcing member 5B has a plate-like main body 51, an adhesive layer 52 provided on the upper surface of the main body 51, and a protrusion 53B. The main body 51 and the adhesive layer 52 have the same structure and shape as those of the above embodiment, and the through hole 5a is formed. However, the illustration is simplified here.
The protrusion 53 </ b> B protrudes from the main body 51 and penetrates the adhesive layer 52. The protrusion 53B is formed at a position where the second reinforcing member 5B is connected to the heat transfer post 24 when the second reinforcing member 5B is joined to the lower surface of the wiring board 2.
  このような突起４３Ｂ、５３Ｂの構成材料としては、特に限定されないが、熱伝導性に優れる観点、および後述するような伝熱ポスト２４との接合性の観点から、本体４１，５１と同様、金属材料で構成されているのが好ましい。また、突起４３Ｂ、５３Ｂは、本体４１、５１と一体的に形成されていてもよいし、別体として形成されていてもよい。なお、本実施形態では、突起４３Ｂ、５３Ｂは、メッキによって、本体４１、５１とは別体で形成されている。 The constituent material of the projections 43B and 53B is not particularly limited, but from the viewpoint of excellent thermal conductivity and the bonding property with the heat transfer post 24 as described later, the metal is the same as the main bodies 41 and 51. It is preferable that it is made of a material. Further, the protrusions 43B and 53B may be formed integrally with the main bodies 41 and 51, or may be formed as separate bodies. In the present embodiment, the protrusions 43B and 53B are formed separately from the main bodies 41 and 51 by plating.
  例えば、第１補強部材４Ｂを配線基板２の上面に貼り付けるとともに、第２補強部材５Ｂを配線基板２の下面に貼り付け、これらを真空プレス等により配線基板２に対して押圧すると、図１１に示すように、その押圧力によって突起４３Ｂ、５３Ｂがそれぞれ変形するとともに伝熱ポスト２４に圧着される。これにより、配線基板２の熱をより効率的に突起４３Ｂ、５３Ｂを介して本体４１、５１に伝達することができるため、より放熱性に優れる半導体パッケージ１Ｂとなる。また、接着層４２、５２の接着力に加えて突起４３Ｂ５３Ｂの圧着力により配線基板２と第１、第２補強部材４Ｂ、５Ｂを接合することができるため、機械的強度のより高い半導体パッケージ１Ｂとなる。
　なお、接着層４２，５２は、突起４３Ｂ、５３Ｂや本体４１，５１を介して間接的に伝熱ポスト２４に接触することとなる。 For example, when the first reinforcing member 4B is attached to the upper surface of the wiring board 2 and the second reinforcing member 5B is attached to the lower surface of the wiring board 2, and these are pressed against the wiring board 2 by a vacuum press or the like, FIG. As shown in FIG. 4, the protrusions 43B and 53B are deformed and pressed against the heat transfer post 24 by the pressing force. As a result, the heat of the wiring board 2 can be more efficiently transmitted to the main bodies 41 and 51 via the protrusions 43B and 53B, so that the semiconductor package 1B is more excellent in heat dissipation. Moreover, since the wiring board 2 and the first and second reinforcing members 4B and 5B can be joined by the pressure of the protrusions 43B53B in addition to the adhesive strength of the adhesive layers 42 and 52, the semiconductor package 1B having higher mechanical strength. It becomes.
The adhesive layers 42 and 52 indirectly contact the heat transfer post 24 via the protrusions 43B and 53B and the main bodies 41 and 51.
  また、伝熱ポスト２４表面にあらかじめ半田ペーストを印刷塗布し、突起４３Ｂ、４５Ｂを位置決め、加圧・加熱し半田と突起４３Ｂ、４５Ｂを合金化させてもよい。このように接合部を合金化することで、配線基板２と補強部材の一体性が増し機械的強度のより高い半導体パッケージ１Ｂとなる。 Alternatively, a solder paste may be printed on the surface of the heat transfer post 24 in advance, and the protrusions 43B and 45B may be positioned, pressurized and heated to alloy the solder and the protrusions 43B and 45B. By alloying the joint portion in this way, the integration of the wiring board 2 and the reinforcing member is increased, and the semiconductor package 1B having higher mechanical strength is obtained.
  なお、第１、第２補強部材４Ｂ、５Ｂの配線基板２への接合は、別々に行ってもよい。すなわち、第１、第２補強部材４Ｂ、５Ｂの一方を先に配線基板２に接合し、次いで、他方を接合してもよい。
　また、本実施形態においては、突起４３Ｂとともに、接着層４２が伝熱ポストに直接接触してもよい。同様に、突起４５Ｂとともに、接着層５２が伝熱ポストに直接接触してもよい。 The first and second reinforcing members 4B and 5B may be joined to the wiring board 2 separately. That is, one of the first and second reinforcing members 4B and 5B may be bonded to the wiring board 2 first, and then the other may be bonded.
In the present embodiment, the adhesive layer 42 may be in direct contact with the heat transfer post together with the protrusion 43B. Similarly, the adhesive layer 52 may be in direct contact with the heat transfer post together with the protrusion 45B.
  <第４実施形態>
  （半導体パッケージ）
  図１２は、本発明の第４実施形態に係る半導体パッケージの断面図である。なお、以下の説明では、説明の便宜上、図１２中の上側を「上」、下側を「下」と言う。 <Fourth embodiment>
(Semiconductor package)
FIG. 12 is a cross-sectional view of a semiconductor package according to the fourth embodiment of the present invention. In the following description, for convenience of explanation, the upper side in FIG. 12 is referred to as “upper” and the lower side is referred to as “lower”.
  以下、第４実施形態の半導体パッケージについて、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。 In the following, the semiconductor package of the fourth embodiment will be described focusing on the differences from the above-described embodiment, and description of similar matters will be omitted.
  第４実施形態の半導体パッケージは、第１、第２補強部材にアライメントマークが形成されている以外は、前述した第１実施形態と同様である。なお、第１補強部材および第２補強部材は、互いに同様の構成であるため、以下では、第１補強部材について代表して説明し、第２補強部材についてはその説明を省略する。 The semiconductor package of the fourth embodiment is the same as that of the first embodiment described above except that alignment marks are formed on the first and second reinforcing members. Since the first reinforcing member and the second reinforcing member have the same configuration, the first reinforcing member will be representatively described below, and the description of the second reinforcing member will be omitted.
  図１２に示すように、第１補強部材４Ｃの本体４１の上面の所定の位置には、アライメントマーク４４Ｃが形成されている。このアライメントマーク４４Ｃは、１つであってもよいが、例えば、４隅のうちの少なくとも２隅といったように、異なる位置に２つ以上形成されているのが好ましい。これにより、配線基板２に対する第１補強部材４Ｃの位置決めをより精度よく行うことができる。このようなアライメントマーク４４Ｃは、例えば、本体４１の上面に、メッキ等を塗布することによって形成される凸部で構成することができる。このような第１補強部材４Ｃによれば、配線基板２との位置決めを容易に行うことができ、配線基板２への接合をより簡単かつ高精度に行うことができる。 As shown in FIG. 12, an alignment mark 44C is formed at a predetermined position on the upper surface of the main body 41 of the first reinforcing member 4C. The number of alignment marks 44C may be one, but it is preferable that two or more alignment marks 44C are formed at different positions such as at least two of the four corners. Thereby, positioning of the 1st reinforcement member 4C with respect to the wiring board 2 can be performed more accurately. Such an alignment mark 44 </ b> C can be constituted by, for example, a convex portion formed by applying plating or the like on the upper surface of the main body 41. According to such 1st reinforcement member 4C, positioning with the wiring board 2 can be performed easily and joining to the wiring board 2 can be performed more simply and with high precision.
  第１補強部材４Ｃの配線基板２への接合は、例えば、次のようにして行われる。まず、配線基板２をステージ等に固定するとともに、第１補強部材４Ｃをステージに対して移動可能な移動ステージに固定する。次いで、第１補強部材４Ｃの各アライメントマーク４４Ｃを例えばＣＣＤカメラ等の撮像手段によって検知しながら、各アライメントマーク４４Ｃが所定の位置となるように移動ステージを移動させる。そして、各アライメントマーク４４Ｃが所定の位置となるように第１補強部材４Ｃの移動が完了したのち、移動ステージをステージ側へ移動させ、配線基板２に第１補強部材４Ｃを貼り合わせる。 The joining of the first reinforcing member 4C to the wiring board 2 is performed as follows, for example. First, the wiring board 2 is fixed to a stage or the like, and the first reinforcing member 4C is fixed to a movable stage that can move with respect to the stage. Next, while detecting each alignment mark 44C of the first reinforcing member 4C by an imaging means such as a CCD camera, the moving stage is moved so that each alignment mark 44C is at a predetermined position. Then, after the movement of the first reinforcing member 4C is completed so that each alignment mark 44C is in a predetermined position, the moving stage is moved to the stage side, and the first reinforcing member 4C is bonded to the wiring board 2.
  同様に、第２補強部材５Ｃの本体５１の下面の所定の位置には、アライメントマーク５４Ｃが形成されている。このアライメントマーク５４Ｃは、１つであってもよいが、例えば、４隅のうちの少なくとも２隅といったように、異なる位置に２つ以上形成されているのが好ましい。これにより、配線基板２に対する第２補強部材５Ｃの位置決めをより精度よく行うことができる。このようなアライメントマーク５４Ｃは、例えば、本体５１の下面に、メッキ等を塗布することによって形成される凸部で構成することができる。 Similarly, an alignment mark 54C is formed at a predetermined position on the lower surface of the main body 51 of the second reinforcing member 5C. The alignment mark 54C may be one, but it is preferable that two or more alignment marks 54C are formed at different positions such as at least two of the four corners. Thereby, positioning of the 2nd reinforcement member 5C with respect to the wiring board 2 can be performed more accurately. Such an alignment mark 54 </ b> C can be constituted by, for example, a convex portion formed by applying plating or the like on the lower surface of the main body 51.
  このような第２補強部材５Ｃの配線基板２への接合は、第１補強部材４Ｃと同様の方法で行うことができる。 接合 The second reinforcing member 5C can be joined to the wiring board 2 in the same manner as the first reinforcing member 4C.
  このような方法によれば、配線基板２に対する補強部材４Ｃ、５Ｃの接合を精度よく行うことができるため、信頼性の高い半導体パッケージを得ることができる。特に、第２補強部材５Ｃは、金属バンプ７１の周囲を囲むようにして形成された部分５１２を有しているため、配線基板２に対する第２補強部材５の接合を精度よく行うことができれば、部分５１２と金属バンプ７１との接触をより確実に防止することができる。これにより、金属バンプ７１の配設密度を高めることができる。また、このように、配線基板２に対する第１、第２補強部材４Ｃ、５Ｃの位置決めを精度よく行うことができれば、半導体パッケージ１の小型化を図ることもできる。 According to such a method, since the reinforcing members 4C and 5C can be joined to the wiring board 2 with high accuracy, a highly reliable semiconductor package can be obtained. In particular, since the second reinforcing member 5C has a portion 512 formed so as to surround the periphery of the metal bump 71, if the second reinforcing member 5 can be accurately joined to the wiring board 2, the portion 512 can be obtained. And the metal bump 71 can be prevented more reliably. Thereby, the arrangement | positioning density of the metal bump 71 can be raised. In addition, if the first and second reinforcing members 4C and 5C can be accurately positioned with respect to the wiring board 2 as described above, the semiconductor package 1 can be downsized.
  なお、配線基板２にもアライメントマークが形成されていてもよい。この場合には、例えば、導体パターン２２１を形成する層を利用して第１補強部材４のアライメントマーク４４Ｃに対応するアライメントマークを形成することができ、導体パターン２２４を形成する層を利用して第２補強部材５のアライメントマーク５４Ｃに対応するアライメントマークを形成することができる。そして、ＣＣＤカメラ等を用いて第１補強部材４Ｃのアライメントマークと、配線基板２のアライメントマークとを検知しつつ、これらが所定の位置関係となるように第１補強部材４Ｃおよび配線基板２を相対的に移動させることにより、配線基板２に対する第１補強部材４Ｃの位置決めを行うことができる。 Note that alignment marks may also be formed on the wiring board 2. In this case, for example, an alignment mark corresponding to the alignment mark 44C of the first reinforcing member 4 can be formed using the layer forming the conductor pattern 221, and the layer forming the conductor pattern 224 can be used. An alignment mark corresponding to the alignment mark 54C of the second reinforcing member 5 can be formed. Then, the first reinforcing member 4C and the wiring board 2 are placed in a predetermined positional relationship while detecting the alignment mark of the first reinforcing member 4C and the alignment mark of the wiring board 2 using a CCD camera or the like. By relatively moving the first reinforcing member 4C relative to the wiring board 2, the first reinforcing member 4C can be positioned.
  <第５実施形態>
　図１４～図１８を参照して、本実施形態について説明する。
　本実施形態の半導体パッケージ１Ｄの配線基板２Ａは、ソルダーレジスト２５、２６を有していない。他の点は前記第一実施形態と同様である。また、本実施形態の補強部材４Ｄ，５Ｄの接着層４２Ｄ，５２Ｄの形状が第一実施形態と異なっている。また、本実施形態の半導体パッケージの製造方法は、前記各実施形態とは異なる。その他の点については、第一実施形態と同様である。
　以下に詳細に説明する。
　図１４に示すように、本実施形態の半導体パッケージ１Ｄは、ソルダーレジスト２５、２６を有しておらず、補強部材４Ｄ，５Ｄの接着層４２Ｄ，５２Ｄがソルダーレジストとしての機能を果たしている。
　第１補強部材４Ｄは、第一実施形態と同様の本体４１と、本体４１の一方の面に設けられた接着層４２Ｄを有している。接着層４２Ｄには、本体４１の開口部４１１に連通する開口部４２０が形成されており、本体４１の開口部４１１とともに貫通孔４ａを形成している。
　また、接着層４２Ｄには、本体４１の開口部４１２に連通する複数の開口部４２３が形成されている。開口部４２３は接着層４２Ｄを貫通するものであり、金属バンプ３１に対応する箇所に設けられている。すなわち、本体４１の開口部４１２の内側に、複数の開口部４２３が点在し、本体４１の開口部４１２から接着層４２Ｄの開口部４２３が露出した状態となる。開口部４１２の径は、開口部４２３よりも大きく、配線基板の一方の面側の側からの平面視において、開口部４１２の内側に開口部４２３の周縁が位置することとなる。そして、複数の開口部４１２と、開口部４２３とで、複数の貫通孔４ｂを形成することとなる。開口部４１２の内側に開口部４２３の周縁が位置することで、本体４１が半田バンプに接触してしまうことを防止できる。
　その他の点においては、接着層４２Ｄは、第一実施形態の接着層４２と同様である。 <Fifth embodiment>
The present embodiment will be described with reference to FIGS.
The wiring board 2A of the semiconductor package 1D of this embodiment does not have the solder resists 25 and 26. Other points are the same as in the first embodiment. Further, the shapes of the adhesive layers 42D and 52D of the reinforcing members 4D and 5D of the present embodiment are different from those of the first embodiment. Further, the semiconductor package manufacturing method of the present embodiment is different from the above-described embodiments. About another point, it is the same as that of 1st embodiment.
This will be described in detail below.
As shown in FIG. 14, the semiconductor package 1D of this embodiment does not have the solder resists 25 and 26, and the adhesive layers 42D and 52D of the reinforcing members 4D and 5D function as the solder resist.
The first reinforcing member 4 </ b> D includes a main body 41 similar to that of the first embodiment and an adhesive layer 42 </ b> D provided on one surface of the main body 41. An opening 420 communicating with the opening 411 of the main body 41 is formed in the adhesive layer 42 </ b> D, and the through hole 4 a is formed together with the opening 411 of the main body 41.
The adhesive layer 42 </ b> D is formed with a plurality of openings 423 that communicate with the openings 412 of the main body 41. The opening 423 penetrates the adhesive layer 42 </ b> D and is provided at a location corresponding to the metal bump 31. That is, a plurality of openings 423 are scattered inside the opening 412 of the main body 41, and the opening 423 of the adhesive layer 42 </ b> D is exposed from the opening 412 of the main body 41. The diameter of the opening 412 is larger than that of the opening 423, and the periphery of the opening 423 is located inside the opening 412 in a plan view from one surface side of the wiring board. The plurality of openings 412 and the openings 423 form a plurality of through holes 4b. By positioning the periphery of the opening 423 inside the opening 412, the main body 41 can be prevented from coming into contact with the solder bump.
In other respects, the adhesive layer 42D is the same as the adhesive layer 42 of the first embodiment.
　一方、第２補強部材５Ｄは、第一実施形態と同様の本体５１と、本体５１の一方の面に設けられた接着層５２Ｄを有している。接着層５２Ｄには、本体５１の開口部５１３に連通する開口部５２１が形成されており、本体５１の開口部５１３とともに貫通孔５ａを形成している。
　ただし、接着層５２Ｄに形成された開口部５２１の径は、本体５１の開口部５１３の径よりも小さく、本体５１の開口部５１３から接着層５２の開口部５２１の周縁部が露出することとなる。開口部５１３の内側に開口部５２１の周縁が位置することで、本体５１が半田バンプに接触してしまうことを防止できる。
　その他の点においては、接着層５２Ｄは、第一実施形態の接着層５２と同様である。 On the other hand, the second reinforcing member 5 </ b> D includes a main body 51 similar to that of the first embodiment, and an adhesive layer 52 </ b> D provided on one surface of the main body 51. An opening 521 communicating with the opening 513 of the main body 51 is formed in the adhesive layer 52 </ b> D, and the through hole 5 a is formed together with the opening 513 of the main body 51.
However, the diameter of the opening 521 formed in the adhesive layer 52D is smaller than the diameter of the opening 513 of the main body 51, and the peripheral edge of the opening 521 of the adhesive layer 52 is exposed from the opening 513 of the main body 51. Become. Since the periphery of the opening 521 is located inside the opening 513, the main body 51 can be prevented from coming into contact with the solder bump.
In other respects, the adhesive layer 52D is the same as the adhesive layer 52 of the first embodiment.
　次に、本実施形態の半導体パッケージの製造方法について説明する。 Next, a method for manufacturing the semiconductor package of this embodiment will be described.
  ［１］第１の工程
　まず、第一実施形態と同様に、配線基板２Ａを製造する。配線基板２Ａの製造工程は、第一実施形態の図４、図５（ａ）、（ｂ）の工程と同様である。なお、本実施形態では、ソルダーレジスト２５，２６は不要であるため、図５（ｃ）の工程は実施しない。
　次に、以下の工程を実施する。 [1] First Step First, similarly to the first embodiment, the wiring board 2A is manufactured. The manufacturing process of the wiring board 2A is the same as the processes of FIGS. 4, 5A, and 5B of the first embodiment. In the present embodiment, since the solder resists 25 and 26 are unnecessary, the process of FIG. 5C is not performed.
Next, the following steps are performed.
  （第１板部材４Ａの製造）
  図１５（ａ）に示す第１板部材４Ａは、第１補強部材４Ｄとなる部材である。 (Manufacture of first plate member 4A)
The first plate member 4A shown in FIG. 15A is a member that becomes the first reinforcing member 4D.
  まず、第一実施形態と同様の方法で、図１５（ａ）に示すように、金属材料で構成された板状の本体４１Ａを用意し、次いで、この本体４１Ａの上面（一方の面）に、前記実施形態と同様の接着層４２Ａを形成する。接着層４２Ａは、熱伝導性の無機フィラーと樹脂材料とを含む熱伝導性の接着層である。これにより、第１板部材４Ａが得られる。接着層４２Ａの形成方法としては特に限定されず、例えば、接着性を有するシート材を本体４１Ａの上面にラミネートすることによって形成することができ、また、接着剤をスクリーン印刷等の各種印刷方法によって塗布することにより形成することができる。なお、接着層４２Ａの接着性の低下を抑制するために、接着層４２Ａの表面に保護シート（剥離シート）を積層しておくことが好ましい。 First, as shown in FIG. 15A, a plate-like main body 41A made of a metal material is prepared by the same method as in the first embodiment, and then the upper surface (one surface) of the main body 41A is prepared. Then, the same adhesive layer 42A as in the above embodiment is formed. The adhesive layer 42A is a thermally conductive adhesive layer including a thermally conductive inorganic filler and a resin material. Thereby, the first plate member 4A is obtained. The method for forming the adhesive layer 42A is not particularly limited. For example, the adhesive layer 42A can be formed by laminating an adhesive sheet material on the upper surface of the main body 41A, and the adhesive can be formed by various printing methods such as screen printing. It can be formed by coating. In order to suppress a decrease in adhesiveness of the adhesive layer 42A, a protective sheet (release sheet) is preferably laminated on the surface of the adhesive layer 42A.
  （第２板部材５Ａの製造）
  第２板部材５Ａは、第２補強部材５Ｄとなる部材である。 (Manufacture of second plate member 5A)
The second plate member 5A is a member that becomes the second reinforcing member 5D.
  まず、図１５（ｂ）に示すように、金属材料で構成された板状の本体５１Ａを用意し、次いで、この本体５１Ａの上面（一方の面）に前記実施形態と同様の接着層５２Ａを形成する。これにより、第２板部材５Ａが得られる。接着層５２Ａは、熱伝導性の無機フィラーと樹脂材料とを含む熱伝導性の接着層である。接着層５２Ａの形成方法としては特に限定されず、例えば、接着性を有するシート材を本体５１Ａの上面にラミネートすることによって形成することができ、また、接着剤をスクリーン印刷等の各種印刷方法によって塗布することにより形成することができる。なお、接着層５２Ａの接着性の低下を抑制するために、接着層５２Ａの表面に保護シート（剥離シート）を積層しておくことが好ましい。 First, as shown in FIG. 15B, a plate-like main body 51A made of a metal material is prepared, and then an adhesive layer 52A similar to that of the above embodiment is formed on the upper surface (one surface) of the main body 51A. Form. Thereby, the 2nd board member 5A is obtained. The adhesive layer 52A is a thermally conductive adhesive layer including a thermally conductive inorganic filler and a resin material. The method for forming the adhesive layer 52A is not particularly limited. For example, the adhesive layer 52A can be formed by laminating an adhesive sheet material on the upper surface of the main body 51A, and the adhesive can be formed by various printing methods such as screen printing. It can be formed by coating. In order to suppress a decrease in adhesiveness of the adhesive layer 52A, it is preferable to laminate a protective sheet (release sheet) on the surface of the adhesive layer 52A.
  ここで、第１板部材４Ａと第２板部材５Ａとを同じ構成とすることができ、その場合には、第１板部材４Ａと第２板部材５Ａを区別する必要がない。すなわち、第１板部材４Ａを２つ製造し、そのうちの一方を第２板部材５Ａとして利用してもよいし、逆に、第２板部材５Ａを２つ製造し、そのうちの一方を第１板部材４Ａとして利用してもよい。 Here, the first plate member 4A and the second plate member 5A can have the same configuration, and in this case, it is not necessary to distinguish between the first plate member 4A and the second plate member 5A. That is, two first plate members 4A may be manufactured and one of them may be used as the second plate member 5A. Conversely, two second plate members 5A may be manufactured and one of them may be the first. It may be used as the plate member 4A.
  ［２］第２の工程
  図１５（ｃ）に示すように、第１板部材４Ａを、接着層４２Ａを配線基板２Ａ側にして配線基板２の上面に貼り付ける（接合する）とともに、第２板部材５Ａを、接着層５２Ａを配線基板２側にして配線基板２Ａの下面に貼り付ける（接合する）。第１、第２板部材４Ａ、５Ａの配線基板２への貼り付けは、例えば、真空プレス、ラミネート等によって行うことができる。 [2] Second Step As shown in FIG. 15C, the first plate member 4A is attached (bonded) to the upper surface of the wiring board 2 with the adhesive layer 42A on the wiring board 2A side, and the second step. The plate member 5A is attached (bonded) to the lower surface of the wiring board 2A with the adhesive layer 52A facing the wiring board 2 side. The first and second plate members 4A and 5A can be attached to the wiring board 2 by, for example, vacuum pressing, laminating, or the like.
  なお、第１、第２板部材４Ａ、５Ａの配線基板２Ａへの貼り付けは、同時に行ってもよいし、第１、第２板部材４Ａ、５Ａの一方を配線基板２Ａへ貼り付けた後に他方を貼り付けてもよいが、同時に行うことが好ましい。これにより半導体パッケージ１の製造工程を削減することができる。導体パターン２２１は、接着層４２Ａに直接接触するとともに、接着層４２Ａに食い込み、導体パターン２２４は、接着層５２Ａに直接接触するとともに、接着層５２Ａに食い込むこととなる。これにより、導体パターン２２１，２２４が、ソルダーレジストとしての接着層に保護されることとなる。 The first and second plate members 4A and 5A may be attached to the wiring board 2A at the same time, or after one of the first and second plate members 4A and 5A is attached to the wiring board 2A. Although the other may be affixed, it is preferable to carry out at the same time. Thereby, the manufacturing process of the semiconductor package 1 can be reduced. The conductor pattern 221 directly contacts the adhesive layer 42A and bites into the adhesive layer 42A, and the conductor pattern 224 directly contacts the adhesive layer 52A and bites into the adhesive layer 52A. Thereby, the conductor patterns 221 and 224 are protected by the adhesive layer as the solder resist.
  ［３］第３の工程
  まず、図１６（ａ）に示すように、第１板部材４Ａの本体４１Ａを所望の形状（平面視形状）に加工するとともに、第２板部材５Ａの本体５１Ａを所望の形状に加工する。具体的には、本体４１Ａを貫通する開口部４１１，４１２、本体５１Ａを貫通する開口部５１３を形成する。
　加工方法としては、特に限定されず、例えば、ウェットエッチング、ドライエッチング等の各種エッチング方法や、レーザーを照射する方法が挙げられるが、ウェットエッチングを用いることが好ましい。これにより、本体４１Ａ、５１Ａに対して精度の高い加工を行うことができる。なお、本体４１Ａ、５１Ａの加工は、同時に（同じ工程内にて）行ってもよいし、いずれか一方の加工を行った後に、他方の加工を行ってもよい。 [3] Third Step First, as shown in FIG. 16A, the main body 41A of the first plate member 4A is processed into a desired shape (planar shape), and the main body 51A of the second plate member 5A is processed. Process into desired shape. Specifically, openings 411 and 412 that penetrate the main body 41A and an opening 513 that penetrates the main body 51A are formed.
The processing method is not particularly limited, and examples thereof include various etching methods such as wet etching and dry etching, and a method of irradiating a laser, but wet etching is preferably used. Thereby, highly accurate processing can be performed on the main bodies 41A and 51A. The processing of the main bodies 41A and 51A may be performed simultaneously (within the same process), or the processing of the other may be performed after processing of one of the processing.
  次いで、第１板部材４Ａの接着層４２Ａの所定箇所に導体パターン２２１を露出させるための開口部４２０，４２３を形成するとともに、第２板部材５Ａの接着層５２Ａの所定箇所に導体パターン２２４を露出させるための開口部５２１を形成する。開口部の形成方法としては、特に限定されず、例えば、本体４１Ａ、５１Ａの除去された部分を介してレーザーを照射する方法が挙げられる。これにより、精度がよく、微細で、狭ピッチな開口を簡単に形成することができる。ここで、レーザーとしては、例えばＣＯ２レーザー、ＵＶ－ＹＡＧレーザー等を用いることができる。
　すなわち、本体４１Ａ、本体５１Ａに開口部を形成する際には、ウェットエッチングを実施し、接着層４２Ａ，５２Ａに開口部を形成する際には、レーザを使用することが好ましい。
　本体４１Ａ、本体５１Ａに開口部を形成する際にウェットエッチングすることで、接着層４２Ａ，５２Ａをエッチングし、除去してしまうことなく、金属製の本体４１Ａ，５１Ａに容易に開口部４１１，４１２、５１３を形成することができる。その後、接着層４２Ａ，５２Ａに開口部を形成する際に、レーザを使用することで、接着層４２Ａ，５２Ａに比較的径の小さい開口部を形成することができる。 Next, openings 420 and 423 for exposing the conductor pattern 221 are formed at predetermined positions of the adhesive layer 42A of the first plate member 4A, and the conductor pattern 224 is formed at predetermined positions of the adhesive layer 52A of the second plate member 5A. An opening 521 for exposing is formed. A method for forming the opening is not particularly limited, and examples thereof include a method of irradiating a laser through the removed portions of the main bodies 41A and 51A. As a result, it is possible to easily form a fine, narrow and narrow pitch opening with high accuracy. Here, as the laser, for example, a CO 2 laser, a UV-YAG laser, or the like can be used.
That is, it is preferable to perform wet etching when forming the openings in the main body 41A and the main body 51A, and use a laser when forming the openings in the adhesive layers 42A and 52A.
When the openings are formed in the main body 41A and the main body 51A, the opening portions 411 and 412 can be easily formed in the metal main bodies 41A and 51A without etching and removing the adhesive layers 42A and 52A. 513 can be formed. Thereafter, when the openings are formed in the adhesive layers 42A and 52A, an opening having a relatively small diameter can be formed in the adhesive layers 42A and 52A by using a laser.
  以上により、配線基板２の両面に設けられた第１補強部材４Ｄおよび第２補強部材５Ｄが得られる。 As described above, the first reinforcing member 4D and the second reinforcing member 5D provided on both surfaces of the wiring board 2 are obtained.
  ［４］第４の工程
  ［４－Ａ］
  次に、図１６（ｂ）に示すように、配線基板２Ａの上面に、アンダーフィル材を塗布した後、半導体素子３を金属バンプ３１を介して半田リフローにより接合する。各金属バンプ３１は、各開口部４２３内に配置される。なお、この場合、アンダーフィル材として前述した絶縁材８１と同じようなフラックス活性のある樹脂を用いる。また、半導体素子３を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子３を配線基板２Ａに接合させた後、通常のキャピラリーアンダーフィル材を配線基板２Ａと半導体素子３との間に充填・硬化させることもできる。 [4] Fourth step [4-A]
Next, as shown in FIG. 16B, after applying an underfill material to the upper surface of the wiring board 2 </ b> A, the semiconductor element 3 is bonded by solder reflow through the metal bumps 31. Each metal bump 31 is disposed in each opening 423. In this case, a resin having flux activity similar to that of the insulating material 81 described above is used as the underfill material. In addition, after mounting the semiconductor element 3 and joining the semiconductor element 3 to the wiring board 2A by reflow using a flux or solder paste, a normal capillary underfill material is placed between the wiring board 2A and the semiconductor element 3. It can also be filled and cured.
  ［４－Ｂ］
  次に、図１６（ｃ）に示すように、第一実施形態と同様の方法で、配線基板２Ａの下面、すなわち、第２補強部材５の貫通孔５ａ内に、絶縁材８１Ａを塗布した後、金属ボール（半田ボール）７１Ａを半田リフローにより半田接合する。金属ボールは、開口部５２１および開口部５１３の内側に配置される。金属ボールを搭載する際に、第２補強部材５がボール搭載用のマスクとして機能するためマスクを準備する必要がなく、製造コストを低減することができる。その後、加熱により絶縁材８１Ａを硬化させることにより、金属バンプ７１および絶縁材８１が形成される。かかる半田接合は、特に限定されないが、配線基板２Ａの下面に各金属バンプ７１が当接するように配置し、その状態で、例えば２００～２８０℃×１０～６０秒間加熱することにより行うことができる。 [4-B]
Next, as shown in FIG. 16C, after applying the insulating material 81 </ b> A to the lower surface of the wiring board 2 </ b> A, that is, the through hole 5 a of the second reinforcing member 5 by the same method as in the first embodiment. The metal balls (solder balls) 71A are soldered by solder reflow. The metal ball is disposed inside the opening 521 and the opening 513. When the metal ball is mounted, the second reinforcing member 5 functions as a ball mounting mask, so that it is not necessary to prepare a mask, and the manufacturing cost can be reduced. Then, the metal bump 71 and the insulating material 81 are formed by curing the insulating material 81A by heating. Such solder bonding is not particularly limited, but can be performed by placing each metal bump 71 in contact with the lower surface of the wiring board 2A and heating in that state, for example, 200 to 280 ° C. × 10 to 60 seconds. .
  絶縁材８１は、金属バンプ７１の周囲を囲むように形成される。このとき、絶縁材８１は、半田接合時にフラックスとして機能し、且つ、金属バンプ７１Ａとの界面張力により半田接合部周辺をリング状に補強する形状で硬化する。
　絶縁材８１は、開口部５１３と金属バンプ７１との間に充填されるが、開口部５２１と金属バンプ７１との間に充填されてもよい。絶縁材８１の形状は前記実施形態と同様である。 The insulating material 81 is formed so as to surround the periphery of the metal bump 71. At this time, the insulating material 81 functions as a flux at the time of solder joining, and is cured in a shape that reinforces the periphery of the solder joint portion in a ring shape by interfacial tension with the metal bump 71A.
The insulating material 81 is filled between the opening 513 and the metal bump 71, but may be filled between the opening 521 and the metal bump 71. The shape of the insulating material 81 is the same as that of the above embodiment.
  ［４－Ｃ］
  次に、第一実施形態と同様の方法で、配線基板２Ａの上面、すなわち、第１補強部材４の貫通孔４ａ内に、絶縁材８２Ａを塗布した後、金属ボール（半田ボール）９１Ａを半田リフローにより配線基板２Ａに対して半田接合する。金属ボールは、開口部４１１および開口部４２０の内側に配置される。これにより、図７（ｄ）に示すように、金属バンプ９１および絶縁材８２が形成される。かかる半田接合は、前述した金属バンプ７１のときと同様に行うことができる。
　絶縁材８２は、開口部４１１と金属バンプ７１との間に、開口部４２０と金属バンプ７１との間に充填される。絶縁材８２の形状は前記実施形態と同様である。
  以上のようにして、半導体パッケージ１が得られる。 [4-C]
Next, an insulating material 82A is applied to the upper surface of the wiring board 2A, that is, the through hole 4a of the first reinforcing member 4 in the same manner as in the first embodiment, and then a metal ball (solder ball) 91A is soldered. Solder bonding to the wiring board 2A is performed by reflow. The metal ball is disposed inside the opening 411 and the opening 420. Thereby, as shown in FIG.7 (d), the metal bump 91 and the insulating material 82 are formed. Such solder bonding can be performed in the same manner as the metal bump 71 described above.
The insulating material 82 is filled between the opening portion 411 and the metal bump 71 and between the opening portion 420 and the metal bump 71. The shape of the insulating material 82 is the same as that in the above embodiment.
The semiconductor package 1 is obtained as described above.
  このような半導体パッケージの製造方法によれば、第１、第２板部材４Ａ、５Ａに接着層４２Ａ、５２Ａが形成されているため、これらの配線基板２Ａへの接合を簡単に行うことができる。そのため、反りが抑制された半導体パッケージ１を簡単に製造することができる。また、接着層４２Ｄ、５２Ｄがソルダーレジストを兼ねているため、ソルダーレジストを別途形成する工程を省くことができる。そのため、半導体パッケージ１の製造工程を削減することができる。
　また、本実施形態では、第１板部材４Ａ（あるいは第２板部材５Ａ）を配線基板２Ａに取り付けた後、本体４１Ａ（５１Ａ）に開口部を形成し、接着層４２Ａ（５２Ａ）に開口部を形成している。
　このようにすることで、配線基板２Ａの導体パターンに合わせて、所望の位置に各開口部を形成することができる。あらかじめ、補強部材を作成し、配線基板２Ａに貼り付ける場合には、配線基板と補強部材との位置あわせを正確に実施する必要があるが、本実施形態では、配線基板２Ａに板部材を貼り付けた後、加工して補強部材を作製するため、配線基板２の導体パターンと、板部材との位置あわせに手間を要しない。
　また、本実施形態では、本体４１の開口部４１２よりも、接着層４２Ｄの開口部４２３の径が小さくなっている。開口部４２３内に半田バンプ３１が配置されるが、開口部４２３の径が、開口部４１２よりも小さいため、開口部４２３の径を開口部４１２と同じとする場合に比べ、半田バンプ３１が開口部４２３により位置決めされやすくなり、半田バンプ３１を所定の位置に配置することができる。
　さらに、開口部４１２の径は、開口部４２３よりも大きいので、半田バンプ３１を配置する際に、本体４１がじゃまにならない。
　第２補強部材においても、開口部５２１の径が開口部５１３よりも小さくなっているため、同様の効果を奏することができる。 According to such a method of manufacturing a semiconductor package, since the adhesive layers 42A and 52A are formed on the first and second plate members 4A and 5A, the bonding to the wiring board 2A can be easily performed. . Therefore, the semiconductor package 1 in which warpage is suppressed can be easily manufactured. Further, since the adhesive layers 42D and 52D also serve as a solder resist, a step of separately forming the solder resist can be omitted. Therefore, the manufacturing process of the semiconductor package 1 can be reduced.
In the present embodiment, after the first plate member 4A (or the second plate member 5A) is attached to the wiring board 2A, an opening is formed in the main body 41A (51A), and the opening is formed in the adhesive layer 42A (52A). Is forming.
By doing in this way, each opening part can be formed in a desired position according to the conductor pattern of 2 A of wiring boards. When a reinforcing member is created in advance and attached to the wiring board 2A, it is necessary to accurately align the wiring board and the reinforcing member. In this embodiment, a plate member is attached to the wiring board 2A. After the attachment, the reinforcing member is processed to produce a reinforcing member, so that it is not necessary to align the conductor pattern of the wiring board 2 and the plate member.
In the present embodiment, the diameter of the opening 423 of the adhesive layer 42 </ b> D is smaller than the opening 412 of the main body 41. The solder bump 31 is disposed in the opening 423. Since the diameter of the opening 423 is smaller than that of the opening 412, the solder bump 31 is smaller than the case where the diameter of the opening 423 is the same as that of the opening 412. It becomes easy to position by the opening part 423, and the solder bump 31 can be arrange | positioned in a predetermined position.
Furthermore, since the diameter of the opening 412 is larger than that of the opening 423, the main body 41 is not obstructed when the solder bumps 31 are disposed.
Also in the second reinforcing member, since the diameter of the opening 521 is smaller than that of the opening 513, the same effect can be obtained.
（半導体装置）
  次に、半導体装置について好適な実施形態に基づいて説明する。
  図１７は、図１４に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。 (Semiconductor device)
Next, a semiconductor device will be described based on a preferred embodiment.
17 is a cross-sectional view schematically showing a semiconductor device including the semiconductor package shown in FIG.
  図１７に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１Ｄであるボトムパッケージ３００と、ボトムパッケージ３００に搭載された他の半導体パッケージであるトップパッケージ４０とを有している。 As shown in FIG. 17, the semiconductor device 100 includes a mother board (substrate) 200, a bottom package 300 that is a semiconductor package 1D mounted on the mother board 200, and a top that is another semiconductor package mounted on the bottom package 300. Package 40.
  このような半導体装置１００においては、半導体パッケージ１Ｄの金属バンプ７１がマザーボード２００の端子（図示せず）に接合されているとともに、半導体パッケージ１Ｄの金属バンプ９１がトップパッケージ４００の端子（図示せず）に接合されている。これにより、半導体パッケージ１Ｄとトップパッケージ４００とマザーボード２００とがそれぞれ電気的に接続され、これらの間で電気的信号の伝送が行われる。 In such a semiconductor device 100, the metal bumps 71 of the semiconductor package 1D are joined to the terminals (not shown) of the mother board 200, and the metal bumps 91 of the semiconductor package 1D are connected to the terminals (not shown) of the top package 400. ). As a result, the semiconductor package 1D, the top package 400, and the mother board 200 are electrically connected, and electrical signals are transmitted between them.
  以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１Ｄを備えるので、信頼性に優れる。
  なお、トップパッケージ４００は、必要に応じて省略してもよい。 According to the semiconductor device 100 as described above, since the semiconductor package 1D having excellent heat dissipation and reliability as described above is provided, the reliability is excellent.
The top package 400 may be omitted as necessary.
　なお、図１８に示すように、第５実施形態において、第３実施形態と同様、本体４１（５１）に突起４３（５３）を設けてもよい。この突起４３（５３）は、接着層４２Ｄ，５２Ｄを貫通する熱伝導性の部材である。
　さらには、第４実施形態と同様、本体４１（５１）に位置あわせマークを形成してもよい。 As shown in FIG. 18, in the fifth embodiment, a projection 43 (53) may be provided on the main body 41 (51), as in the third embodiment. The protrusion 43 (53) is a thermally conductive member that penetrates the adhesive layers 42D and 52D.
Furthermore, as in the fourth embodiment, an alignment mark may be formed on the main body 41 (51).
  <第６実施形態>
　図１９に示す本実施形態の半導体パッケージ１Ｅは、第５実施形態の半導体パッケージにソルダーレジスト２５、２６を設けた構造となっている。
　第５実施形態と同様の補強部材４Ｄを有しているが、接着層４２Ｄは、ソルダーレジスト２５を覆うように形成されている。これにより、ソルダーレジスト２５の耐久性が向上し、より長期にわたって導体パターン２２１を保護することができる。その結果、半導体パッケージ１の信頼性が向上する。
  このような接着層４２Ｄには、複数の開口部４２３が形成されている。複数の開口部４２３は、ソルダーレジスト２５に形成された開口部に対応して設けられており、この開口部４２３から、導体パターン２２１の所定部位（接続用電極部）が露出している。
　ソルダーレジスト２５の開口部からは、導体パターン２２１が露出しているため、接着層４２の開口部４２３からも導体パターン２２１が露出する。接着層４２Ｄの開口部４２３は、ソルダーレジストの開口部の内側に位置している。
　また、接着層４２Ｄは、ソルダーレジスト２５の導体パターン２２１と反対側の表面およびソルダーレジスト２５の開口部の内面を一体的に被覆している。
　また、接着層４２Ｄの開口部４２３の内側および本体４１の開口部４１２の内側には半田バンプが配置され、この半田バンプ３１は、導体パターン２２１に接続されている。他の点は、第五実施形態の補強部材４Ｄと同様である。
　一方で、半導体パッケージ１Ｅは、第五実施形態と同様の補強部材５Ｄを有している。
 接着層５２Ｄは、本体５１の上面に設けられており、所定箇所に複数の開口部５２１が形成されている。各開口部５２１は、本体５１の開口部５１３に対応して設けられている。また、各開口部５２１は、開口部５１３と同心的に設けられ、開口部５１３よりも小さい径を有する略円形をなしている。また、接着層５２は、ソルダーレジスト２６を覆うように形成されている。これら各開口部５２１から導体パターン２２４の接続用電極部が露出しており、この部位に金属バンプ７１が接合されている。すなわち、接着層５２Ｄの開口部の内側および本体の開口部の内側には半田バンプ７１が配置され、この半田バンプ７１は、導体パターン２２４に接続されている。
　ソルダーレジスト２６の開口部からは、導体パターン２２４が露出しているため、接着層５２Ｄの開口部５２１からも導体パターン２２４が露出する。接着層５２Ｄの開口部５２１は、ソルダーレジスト２６の開口部の内側に位置している。
　また、接着層５２Ｄは、ソルダーレジスト２６の導体パターン２２４と反対側の表面およびソルダーレジスト２６の開口部の内面を一体的に被覆している。
　その他の点は、本実施形態の半導体パッケージは、第五実施形態の半導体パッケージと同様である。 <Sixth embodiment>
A semiconductor package 1E of this embodiment shown in FIG. 19 has a structure in which solder resists 25 and 26 are provided in the semiconductor package of the fifth embodiment.
Although the reinforcing member 4 </ b> D is the same as that of the fifth embodiment, the adhesive layer 42 </ b> D is formed so as to cover the solder resist 25. Thereby, the durability of the solder resist 25 is improved, and the conductor pattern 221 can be protected for a longer period. As a result, the reliability of the semiconductor package 1 is improved.
A plurality of openings 423 are formed in such an adhesive layer 42D. The plurality of openings 423 are provided corresponding to the openings formed in the solder resist 25, and predetermined portions (connection electrode portions) of the conductor pattern 221 are exposed from the openings 423.
Since the conductor pattern 221 is exposed from the opening of the solder resist 25, the conductor pattern 221 is also exposed from the opening 423 of the adhesive layer 42. The opening 423 of the adhesive layer 42D is located inside the opening of the solder resist.
The adhesive layer 42 </ b> D integrally covers the surface of the solder resist 25 opposite to the conductor pattern 221 and the inner surface of the opening of the solder resist 25.
Solder bumps are disposed inside the opening 423 of the adhesive layer 42 </ b> D and inside the opening 412 of the main body 41, and the solder bump 31 is connected to the conductor pattern 221. Other points are the same as those of the reinforcing member 4D of the fifth embodiment.
On the other hand, the semiconductor package 1E has the same reinforcing member 5D as in the fifth embodiment.
The adhesive layer 52D is provided on the upper surface of the main body 51, and a plurality of openings 521 are formed at predetermined positions. Each opening 521 is provided corresponding to the opening 513 of the main body 51. Each opening 521 is provided concentrically with the opening 513 and has a substantially circular shape having a smaller diameter than the opening 513. The adhesive layer 52 is formed so as to cover the solder resist 26. The connection electrode portions of the conductor pattern 224 are exposed from the openings 521, and the metal bumps 71 are bonded to the portions. That is, solder bumps 71 are arranged inside the opening of the adhesive layer 52D and inside the opening of the main body, and the solder bump 71 is connected to the conductor pattern 224.
Since the conductor pattern 224 is exposed from the opening of the solder resist 26, the conductor pattern 224 is also exposed from the opening 521 of the adhesive layer 52D. The opening 521 of the adhesive layer 52 </ b> D is located inside the opening of the solder resist 26.
The adhesive layer 52 </ b> D integrally covers the surface of the solder resist 26 opposite to the conductor pattern 224 and the inner surface of the opening of the solder resist 26.
In other respects, the semiconductor package of this embodiment is the same as the semiconductor package of the fifth embodiment.
　次に、本実施形態の半導体パッケージの製造方法について説明する。
　まず、第一実施形態と同様に、配線基板２を製造する。配線基板２の製造工程は、第一実施形態の図４、図５（ａ）、（ｂ）（ｃ）の工程と同様である。
　次に、以下の工程を実施する。 Next, the manufacturing method of the semiconductor package of this embodiment is demonstrated.
First, the wiring board 2 is manufactured as in the first embodiment. The manufacturing process of the wiring board 2 is the same as the process of FIG. 4, FIG. 5 (a), (b) (c) of 1st embodiment.
Next, the following steps are performed.
  ［１］第１の工程
  （第１板部材４Ａの製造）
  第１板部材４Ａは、第１補強部材４Ｄとなる部材である。 [1] First step (production of first plate member 4A)
The first plate member 4A is a member that becomes the first reinforcing member 4D.
  まず、図２０（ａ）に示すように、金属材料で構成された板状の本体４１Ａを用意し、次いで、この本体４１Ａの上面（一方の面）に、前記実施形態と同様の接着層４２Ａを形成する。接着層４２Ａは、熱伝導性の無機フィラーと樹脂材料とを含む熱伝導性の接着層である。これにより、第１板部材４Ａが得られる。接着層４２Ａの形成方法としては特に限定されず、例えば、接着性を有するシート材を本体４１Ａの上面にラミネートすることによって形成することができ、また、接着剤をスクリーン印刷等の各種印刷方法によって塗布することにより形成することができる。なお、接着層４２Ａの接着性の低下を抑制するために、接着層４２Ａの表面に保護シート（剥離シート）を積層しておくことが好ましい。 First, as shown in FIG. 20A, a plate-like main body 41A made of a metal material is prepared, and then an adhesive layer 42A similar to that of the above embodiment is formed on the upper surface (one surface) of the main body 41A. Form. The adhesive layer 42A is a thermally conductive adhesive layer including a thermally conductive inorganic filler and a resin material. Thereby, the first plate member 4A is obtained. The method for forming the adhesive layer 42A is not particularly limited. For example, the adhesive layer 42A can be formed by laminating an adhesive sheet material on the upper surface of the main body 41A, and the adhesive can be formed by various printing methods such as screen printing. It can be formed by coating. In order to suppress a decrease in adhesiveness of the adhesive layer 42A, a protective sheet (release sheet) is preferably laminated on the surface of the adhesive layer 42A.
  （第２板部材５Ａの製造）
  第２板部材５Ａは、第２補強部材５Ｄとなる部材である。 (Manufacture of second plate member 5A)
The second plate member 5A is a member that becomes the second reinforcing member 5D.
  まず、図２０（ｂ）に示すように、金属材料で構成された板状の本体５１Ａを用意し、次いで、この本体５１Ａの上面（一方の面）に前記実施形態と同様の接着層５２Ａを形成する。これにより、第２板部材５Ａが得られる。接着層５２Ａは、熱伝導性の無機フィラーと樹脂材料とを含む熱伝導性の接着層である。接着層５２Ａの形成方法としては特に限定されず、例えば、接着性を有するシート材を本体５１Ａの上面にラミネートすることによって形成することができ、また、接着剤をスクリーン印刷等の各種印刷方法によって塗布することにより形成することができる。なお、接着層５２Ａの接着性の低下を抑制するために、接着層５２Ａの表面に保護シート（剥離シート）を積層しておくことが好ましい。 First, as shown in FIG. 20B, a plate-shaped main body 51A made of a metal material is prepared, and then an adhesive layer 52A similar to that of the above embodiment is formed on the upper surface (one surface) of the main body 51A. Form. Thereby, the 2nd board member 5A is obtained. The adhesive layer 52A is a thermally conductive adhesive layer including a thermally conductive inorganic filler and a resin material. The method for forming the adhesive layer 52A is not particularly limited. For example, the adhesive layer 52A can be formed by laminating an adhesive sheet material on the upper surface of the main body 51A, and the adhesive can be formed by various printing methods such as screen printing. It can be formed by coating. In order to suppress a decrease in adhesiveness of the adhesive layer 52A, it is preferable to laminate a protective sheet (release sheet) on the surface of the adhesive layer 52A.
  ここで、第１板部材４Ａと第２板部材５Ａとを同じ構成とすることができ、その場合には、第１板部材４Ａと第２板部材５Ａを区別する必要がない。すなわち、第１板部材４Ａを２つ製造し、そのうちの一方を第２板部材５Ａとして利用してもよいし、逆に、第２板部材５Ａを２つ製造し、そのうちの一方を第１板部材４Ａとして利用してもよい。 Here, the first plate member 4A and the second plate member 5A can have the same configuration, and in this case, it is not necessary to distinguish between the first plate member 4A and the second plate member 5A. That is, two first plate members 4A may be manufactured and one of them may be used as the second plate member 5A. Conversely, two second plate members 5A may be manufactured and one of them may be the first. It may be used as the plate member 4A.
  ［２］第２の工程
  図２０（ｃ）に示すように、第１板部材４Ａを、接着層４２Ａを配線基板２側にして配線基板２の上面に貼り付ける（接合する）とともに、第２板部材５Ａを、接着層５２Ａを配線基板２側にして配線基板２の下面に貼り付ける（接合する）。第１、第２板部材４Ａ、５Ａの配線基板２への貼り付けは、例えば、真空プレス、ラミネート等によって行うことができる。
　このとき、接着層４２Ａにソルダーレジスト２５が食い込み、ソルダーレジスト２５表面が接着層４２Ａで被覆されることとなる。また、ソルダーレジスト２５の開口部内に接着層４２Ａが充填される。
　同様に、接着層５２Ａにソルダーレジスト２６が食い込み、ソルダーレジスト２６表面が接着層５２Ａで被覆されることとなる。また、ソルダーレジスト２６の開口部内に接着層５２Ａが充填される。 [2] Second Step As shown in FIG. 20C, the first plate member 4A is attached (bonded) to the upper surface of the wiring board 2 with the adhesive layer 42A on the wiring board 2 side, and the second step. The plate member 5A is attached (bonded) to the lower surface of the wiring board 2 with the adhesive layer 52A facing the wiring board 2 side. The first and second plate members 4A and 5A can be attached to the wiring board 2 by, for example, vacuum pressing, laminating, or the like.
At this time, the solder resist 25 bites into the adhesive layer 42A, and the surface of the solder resist 25 is covered with the adhesive layer 42A. The adhesive layer 42 </ b> A is filled in the opening of the solder resist 25.
Similarly, the solder resist 26 bites into the adhesive layer 52A, and the surface of the solder resist 26 is covered with the adhesive layer 52A. Further, the adhesive layer 52 </ b> A is filled in the opening of the solder resist 26.
  なお、第１、第２板部材４Ａ、５Ａの配線基板２への貼り付けは、同時に行ってもよいし、第１、第２板部材４Ａ、５Ａの一方を配線基板２へ貼り付けた後に他方を貼り付けてもよいが、同時に行うことが好ましい。これにより半導体パッケージ１の製造工程を削減することができる。 The first and second plate members 4A and 5A may be attached to the wiring board 2 at the same time, or after one of the first and second plate members 4A and 5A is attached to the wiring board 2. Although the other may be affixed, it is preferable to carry out at the same time. Thereby, the manufacturing process of the semiconductor package 1 can be reduced.
  ［３］第３の工程
  まず、図２１（ａ）に示すように、第１板部材４Ａの本体４１Ａを所望の形状（平面視形状）に加工するとともに、第２板部材５Ａの本体５１Ａを所望の形状に加工する（本体５１Ａを貫通する開口部を形成する）。加工方法としては、特に限定されず、例えば、ウェットエッチング、ドライエッチング等の各種エッチング方法や、レーザーを照射する方法が挙げられるが、ウェットエッチングを用いることが好ましい。これにより、本体４１Ａ、５１Ａに対して精度の高い加工を行うことができる。なお、本体４１Ａ、５１Ａの加工は、同時に（同じ工程内にて）行ってもよいし、いずれか一方の加工を行った後に、他方の加工を行ってもよい。 [3] Third Step First, as shown in FIG. 21A, the main body 41A of the first plate member 4A is processed into a desired shape (planar shape), and the main body 51A of the second plate member 5A is processed. Processing into a desired shape (forms an opening that penetrates the main body 51A). The processing method is not particularly limited, and examples thereof include various etching methods such as wet etching and dry etching, and a method of irradiating a laser, but wet etching is preferably used. Thereby, highly accurate processing can be performed on the main bodies 41A and 51A. The processing of the main bodies 41A and 51A may be performed simultaneously (within the same process), or the processing of the other may be performed after processing of one of the processing.
  次いで、第１板部材４Ａの接着層４２Ａの所定箇所に導体パターン２２１を露出させるための開口部を形成するとともに、第２板部材５Ａの接着層５２Ａの所定箇所に導体パターン２２４を露出させるための開口部を形成する。開口部の形成方法としては、特に限定されず、例えば、本体４１Ａ、５１Ａの除去された部分を介してレーザーを照射する方法が挙げられる。これにより、精度がよく、微細で、狭ピッチな開口を簡単に形成することができる。ここで、レーザーとしては、例えばＣＯ２レーザー、ＵＶ－ＹＡＧレーザー等を用いることができる。
　すなわち、本体４１Ａ、本体５１Ａに開口部を形成する際には、ウェットエッチングを実施し、接着層に開口部を形成する際には、レーザーを使用することが好ましい。
　この工程では、ソルダーレジスト２５の開口部の内側に充填された接着層４２Ａを選択的に除去し、ソルダーレジスト２５の開口部の内側に、接着層４２の開口部４２３を形成することとなる。このとき、ソルダーレジスト２５の開口部の内側に充填された接着層４２Ａがソルダーレジスト２５の開口部内面（側面）に沿って膜状に残るように、接着層４２Ａを選択的に除去する。
　同様に、ソルダーレジスト２６の開口部の内側に充填された接着層５２Ａを選択的に除去し、ソルダーレジスト２６の開口部の内側に、接着層５２の開口部５２１を形成することとなる。このとき、ソルダーレジスト２６の開口部の内側に充填された接着層５２Ａがソルダーレジスト２６の開口部内面（側面）に沿って膜状に残るように、接着層５２Ａを選択的に除去する。
　以上の工程により、各接着層４２、５２に開口部が形成されるとともに、ソルダーレジスト２５，２６の導体パターンと反対側の表面および、ソルダーレジスト２５、２６の開口部内面が接着層４２，５２により被覆されることとなる。 Next, an opening for exposing the conductive pattern 221 is formed at a predetermined position of the adhesive layer 42A of the first plate member 4A, and the conductive pattern 224 is exposed at a predetermined position of the adhesive layer 52A of the second plate member 5A. The opening is formed. A method for forming the opening is not particularly limited, and examples thereof include a method of irradiating a laser through the removed portions of the main bodies 41A and 51A. As a result, it is possible to easily form a fine, narrow and narrow pitch opening with high accuracy. Here, as the laser, for example, a CO 2 laser, a UV-YAG laser, or the like can be used.
That is, it is preferable to perform wet etching when forming the openings in the main body 41A and the main body 51A, and use a laser when forming the openings in the adhesive layer.
In this step, the adhesive layer 42 </ b> A filled inside the opening of the solder resist 25 is selectively removed, and the opening 423 of the adhesive layer 42 is formed inside the opening of the solder resist 25. At this time, the adhesive layer 42A is selectively removed so that the adhesive layer 42A filled inside the opening of the solder resist 25 remains in a film shape along the inner surface (side surface) of the opening of the solder resist 25.
Similarly, the adhesive layer 52 </ b> A filled inside the opening of the solder resist 26 is selectively removed, and the opening 521 of the adhesive layer 52 is formed inside the opening of the solder resist 26. At this time, the adhesive layer 52A is selectively removed so that the adhesive layer 52A filled inside the opening of the solder resist 26 remains in a film shape along the inner surface (side surface) of the opening of the solder resist 26.
Through the above steps, openings are formed in the adhesive layers 42 and 52, and the surfaces of the solder resists 25 and 26 opposite to the conductor pattern and the inner surfaces of the openings of the solder resists 25 and 26 are the adhesive layers 42 and 52. It will be covered by.
  以上により、配線基板２の両面に設けられた第１補強部材４および第２補強部材５が得られる。 Thus, the first reinforcing member 4 and the second reinforcing member 5 provided on both surfaces of the wiring board 2 are obtained.
  ［４］第４の工程
  ［４－Ａ］
  次に、図２１（ｂ）に示すように、配線基板２の上面に、アンダーフィル材を塗布した後、半導体素子３を金属バンプ３１を介して半田リフローにより接合する。各金属バンプ３１は、各開口部４２３内に配置される。なお、この場合、アンダーフィル材として前述した絶縁材８１と同じようなフラックス活性のある樹脂を用いる。また、半導体素子３を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子３を配線基板２に接合させた後、通常のキャピラリーアンダーフィル材を配線基板２と半導体素子３との間に充填・硬化させることもできる。 [4] Fourth step [4-A]
Next, as shown in FIG. 21B, after applying an underfill material to the upper surface of the wiring board 2, the semiconductor element 3 is bonded via the metal bumps 31 by solder reflow. Each metal bump 31 is disposed in each opening 423. In this case, a resin having flux activity similar to that of the insulating material 81 described above is used as the underfill material. Further, after mounting the semiconductor element 3 and joining the semiconductor element 3 to the wiring board 2 by reflow using a flux or solder paste, a normal capillary underfill material is placed between the wiring board 2 and the semiconductor element 3. It can also be filled and cured.
  ［４－Ｂ］
  次に、図２１（ｃ）に示すように、第一実施形態と同様の方法で、配線基板２の下面、すなわち、第２補強部材５の開口部５１３内に、絶縁材８１Ａを塗布した後、金属ボール（半田ボール）７１Ａを半田リフローにより半田接合する。金属ボールは、開口部５２１および開口部５１３の内側に配置される。金属ボールを搭載する際に、第２補強部材５がボール搭載用のマスクとして機能するためマスクを準備する必要がなく、製造コストを低減することができる。その後、加熱により絶縁材８１Ａを硬化させることにより、金属バンプ７１および絶縁材８１が形成される。かかる半田接合は、特に限定されないが、配線基板２の下面に各金属バンプ７１が当接するように配置し、その状態で、例えば２００～２８０℃×１０～６０秒間加熱することにより行うことができる。 [4-B]
Next, as shown in FIG. 21C, after applying the insulating material 81 </ b> A to the lower surface of the wiring board 2, that is, the opening 513 of the second reinforcing member 5, in the same manner as in the first embodiment. The metal balls (solder balls) 71A are soldered by solder reflow. The metal ball is disposed inside the opening 521 and the opening 513. When the metal ball is mounted, the second reinforcing member 5 functions as a ball mounting mask, so that it is not necessary to prepare a mask, and the manufacturing cost can be reduced. Then, the metal bump 71 and the insulating material 81 are formed by curing the insulating material 81A by heating. Such solder bonding is not particularly limited, but can be performed by placing each metal bump 71 in contact with the lower surface of the wiring board 2 and heating in that state, for example, 200 to 280 ° C. × 10 to 60 seconds. .
  得られた絶縁材８１は、金属バンプ７１の周囲を囲むように形成される。このとき、絶縁材８１Ａは、半田接合時にフラックスとして機能し、且つ、金属バンプ７１Ａとの界面張力により半田接合部周辺をリング状に補強する形状で硬化する。
　絶縁材８１は、開口部５１３と金属バンプ７１との間に充填されるが、開口部５２１と金属バンプ７１との間に充填されてもよい。絶縁材８１の形状は前記実施形態と同様である。 The obtained insulating material 81 is formed so as to surround the periphery of the metal bump 71. At this time, the insulating material 81A functions as a flux at the time of solder joining, and is cured in a shape that reinforces the periphery of the solder joint portion in a ring shape by the interfacial tension with the metal bump 71A.
The insulating material 81 is filled between the opening 513 and the metal bump 71, but may be filled between the opening 521 and the metal bump 71. The shape of the insulating material 81 is the same as that of the above embodiment.
  ［４－Ｃ］
  次に、第一実施形態と同様の方法で、配線基板２の上面、すなわち、第１補強部材４の貫通孔４ａ内に、絶縁材８２Ａを塗布した後、金属ボール（半田ボール）９１Ａを半田リフローにより配線基板２に対して半田接合する。金属ボールは、開口部４１１および開口部４２０の内側に配置される。これにより、図２１（ｄ）に示すように、金属バンプ９１および絶縁材８２が形成される。かかる半田接合は、前述した金属バンプ７１のときと同様に行うことができる。
　絶縁材８２は、開口部４１１と金属バンプ７１との間に、開口部４２０と金属バンプ７１との間に充填される。絶縁材８２の形状は前記実施形態と同様である。
  以上のようにして、半導体パッケージ１が得られる。 [4-C]
Next, an insulating material 82A is applied to the upper surface of the wiring board 2, that is, the through hole 4a of the first reinforcing member 4 in the same manner as in the first embodiment, and then a metal ball (solder ball) 91A is soldered. Solder bonding to the wiring board 2 is performed by reflow. The metal ball is disposed inside the opening 411 and the opening 420. Thereby, as shown in FIG.21 (d), the metal bump 91 and the insulating material 82 are formed. Such solder bonding can be performed in the same manner as the metal bump 71 described above.
The insulating material 82 is filled between the opening portion 411 and the metal bump 71 and between the opening portion 420 and the metal bump 71. The shape of the insulating material 82 is the same as that in the above embodiment.
The semiconductor package 1 is obtained as described above.
  このような半導体パッケージの製造方法によれば、第１、第２板部材４Ａ、５Ａに接着層４２Ａ、５２Ａが形成されているため、これらの配線基板２への接合を簡単に行うことができる。そのため、反りが抑制された半導体パッケージ１を簡単に製造することができる。 According to such a method of manufacturing a semiconductor package, since the adhesive layers 42A and 52A are formed on the first and second plate members 4A and 5A, the bonding to the wiring board 2 can be easily performed. . Therefore, the semiconductor package 1 in which warpage is suppressed can be easily manufactured.
（半導体装置）
  次に、半導体装置について好適な実施形態に基づいて説明する。 (Semiconductor device)
Next, a semiconductor device will be described based on a preferred embodiment.
  図２２は、図１９に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。 FIG. 22 is a cross-sectional view schematically showing a semiconductor device including the semiconductor package shown in FIG.
  図２２に示すように、半導体装置１００は、マザーボード（基板）２００と、このマザーボード２００に搭載された半導体パッケージ１Ｅであるボトムパッケージ３００と、ボトムパッケージ３００に搭載された他の半導体パッケージであるトップパッケージ４００とを有している。 As shown in FIG. 22, the semiconductor device 100 includes a mother board (substrate) 200, a bottom package 300 that is a semiconductor package 1E mounted on the mother board 200, and a top that is another semiconductor package mounted on the bottom package 300. Package 400.
  このような半導体装置１００においては、半導体パッケージ１Ｅの金属バンプ７１がマザーボード２００の端子（図示せず）に接合されているとともに、半導体パッケージ１Ｅの金属バンプ９１がトップパッケージ４００の端子（図示せず）に接合されている。これにより、半導体パッケージ１Ｅとトップパッケージ４００とマザーボード２００とがそれぞれ電気的に接続され、これらの間で電気的信号の伝送が行われる。 In such a semiconductor device 100, the metal bumps 71 of the semiconductor package 1E are joined to the terminals (not shown) of the mother board 200, and the metal bumps 91 of the semiconductor package 1E are connected to the terminals (not shown) of the top package 400. ). As a result, the semiconductor package 1E, the top package 400, and the mother board 200 are electrically connected, and electrical signals are transmitted among them.
  以上説明したような半導体装置１００によれば、前述したような放熱性および信頼性に優れた半導体パッケージ１Ｅを備えるので、信頼性に優れる。なお、トップパッケージ４００は、必要に応じて省略してもよい。 According to the semiconductor device 100 as described above, since the semiconductor package 1E having excellent heat dissipation and reliability as described above is provided, the reliability is excellent. The top package 400 may be omitted as necessary.
　なお、図２３に示すように、第五実施形態において、第三実施形態と同様、本体４１（５１）に突起４３（５３）を形成してもよい。
　さらには、第四実施形態と同様、本体４１（５１）に位置あわせマークを形成してもよい。 As shown in FIG. 23, in the fifth embodiment, a protrusion 43 (53) may be formed on the main body 41 (51) as in the third embodiment.
Furthermore, as in the fourth embodiment, an alignment mark may be formed on the main body 41 (51).
  以上、本発明の補強部材、半導体パッケージおよび半導体装置を図示の実施形態について説明したが、本発明は、これに限定されるものではなく、接着体を構成する各部は、同様の機能を発揮し得る任意の構成のものと置換することができる。また、任意の構成物が付加されていてもよい。 As described above, the reinforcing member, the semiconductor package, and the semiconductor device according to the present invention have been described with respect to the illustrated embodiment. However, the present invention is not limited to this, and each part constituting the bonded body exhibits the same function. It can be replaced with any configuration obtained. Moreover, arbitrary components may be added.
  また、前述した実施形態では、半導体パッケージは、第１補強部材と第２補強部材とを有しているが、第１補強部材および第２補強部材のうちのいずれか一方を省略してもよい。 In the above-described embodiment, the semiconductor package includes the first reinforcing member and the second reinforcing member, but either one of the first reinforcing member and the second reinforcing member may be omitted. .
  また、前述した実施形態では、第１補強部材が貫通孔を有し、この貫通孔内に金属バンプが形成されているが、貫通孔および金属バンプは、省略してもよい。 In the embodiment described above, the first reinforcing member has a through hole, and the metal bump is formed in the through hole. However, the through hole and the metal bump may be omitted.
  また、前述した実施形態では、配線基板に伝熱ポストが形成されているが、伝熱ポストはなくてもよい。 In the above-described embodiment, the heat transfer post is formed on the wiring board, but the heat transfer post may not be provided.
　なお、本発明は、以下の態様を含むものである。
（１）基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合される補強部材であって、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられ、前記本体と前記配線基板とを接合する接着層とを有することを特徴とする補強部材。
（２）前記接着層には、前記配線基板の熱を前記本体に伝達する熱伝導材料が含まれている（１）に記載の補強部材。
（３）前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている（２）に記載の補強部材。
（４）前記接着層は、絶縁性を有している（１）ないし（３）のいずれかに記載の補強部材。
（５）前記配線基板の前記一方の面に接合した状態で、前記第１導体パターンの所定部位を露出させる貫通孔が形成されている（１）ないし（４）のいずれかに記載の補強部材。
（６）前記本体は、金属材料で構成されている（１）ないし（５）のいずれかに記載の補強部材。
（７）基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、前記基板の前記一方の面に接合され、前記第１導体パターンに電気的に接続される半導体素子と、前記一方の面および前記他方の面の少なくとも一方の面に接合された（１）ないし（６）のいずれかに記載の補強部材とを有することを特徴とする半導体パッケージ。
（８）（７）に記載の半導体パッケージを備えることを特徴とする半導体装置。
（９）基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板を用意するとともに、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられた絶縁性を有する接着層とを有する板部材を少なくとも１つ用意する第１の工程と、少なくとも１つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合する第２の工程と、前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第３の工程とを有していることを特徴とする半導体パッケージの製造方法。
（１０）前記接着層は、前記第１導体パターンおよび前記第２導体パターンのうちの少なくとも一方を保護するソルダーレジストとしても機能する（９）に記載の半導体パッケージの製造方法。
（１１）前記第１の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第１板部材と、前記配線基板の前記他方の面に接合する第２板部材とを用意し、前記第２の工程では、前記第１板部材を前記配線基板の前記一方の面に接合するとともに、前記第２板部材を前記配線基板の前記他方の面に接合する（９）または（１０）に記載の半導体パッケージの製造方法。
（１２）前記第３の工程では、前記板部材の前記本体をウェットエッチングにより所望の形状に加工するとともに、前記接着層にレーザーを照射することにより、前記接着層の所望の位置に開口を形成する（９）ないし（１１）のいずれかに記載の半導体パッケージの製造方法。
（１３）前記接着層には、前記配線基板の熱を前記本体に伝達する熱伝導材料が含まれている（９）ないし（１２）のいずれかに記載の半導体パッケージの製造方法。
（１４）前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている（１３）に記載の半導体パッケージの製造方法。
（１５）前記補強部材の前記本体は、金属材料で構成されている（９）ないし（１４）のいずれかに記載の半導体パッケージの製造方法。
（１６）前記配線基板に半導体素子を搭載する第４の工程を有している（９）ないし（１５）のいずれかに記載の半導体パッケージの製造方法。
（１７）（９）ないし（１６）のいずれかに記載の製造方法によって製造されたことを特徴とする半導体パッケージ。
（１８）（１７）に記載の半導体パッケージを備えることを特徴とする半導体装置。
（１９）基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンと、前記基板の前記一方の面側に前記第１導体パターンを覆うように設けられ、前記第１導体パターンの所定部位を露出させる開口を有する膜状の第１ソルダーレジストと、前記基板の前記他方の面側に前記第２導体パターンを覆うように設けられ、前記第２導体パターンの所定部位を露出させる開口を有する膜状の第２ソルダーレジストとを備える配線基板を用意するとともに、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられた接着層とを有する少なくとも１つの板部材とを用意する第１の工程と、少なくとも１つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合する第２の工程と、前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第３の工程とを有していることを特徴とする半導体パッケージの製造方法。
（２０）前記第１の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第１板部材と、前記配線基板の前記他方の面に接合する第２板部材とを用意し、前記第２の工程では、前記第１板部材を前記配線基板の前記一方の面に接合するとともに、前記第２板部材を前記配線基板の前記他方の面に接合する（１９）に記載の半導体パッケージの製造方法。
（２１）前記第３の工程では、前記板部材の前記本体をウェットエッチング処理により所望の形状に加工するとともに、前記接着層にレーザーを照射することにより、前記接着層の所望の位置に開口を形成する（１９）または（２０）に記載の半導体パッケージの製造方法。
（２２）前記配線基板に半導体素子を搭載する第４の工程を有している（１９）ないし（２１）のいずれかに記載の半導体パッケージの製造方法。
（２５）基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンと、前記基板の前記一方の面側に前記第１導体パターンを覆うように設けられ、前記第１導体パターンの所定部位を露出させる開口を有する膜状の第１ソルダーレジストと、前記基板の前記他方の面側に前記第２導体パターンを覆うように設けられ、前記第２導体パターンの所定部位を露出させる開口を有する膜状の第２ソルダーレジストとを備える配線基板を用意するとともに、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられた接着層とを有する板部材を所望形状に加工してなる少なくとも１つの補強部材を用意する第１の工程と、少なくとも１つの前記補強部材を、該補強部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合する第２の工程とを有していることを特徴とする半導体パッケージの製造方法。
（２６）前記配線基板に半導体素子を搭載する第３の工程を有している（２５）に記載の半導体パッケージの製造方法。
（２７）前記接着層には、前記配線基板の熱を前記本体に伝達する熱伝導材料が含まれている（１９）ないし（２６）のいずれかに記載の半導体パッケージの製造方法。
（２８）前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている（２７）に記載の半導体パッケージの製造方法。
（２９）前記接着層は、絶縁性を有している（１９）ないし（２８）のいずれかに記載の半導体パッケージの製造方法。
（３０）前記本体は、金属材料で構成されている（１９）ないし（２９）のいずれかに記載の半導体パッケージの製造方法。
（３１）（１９）ないし（３０）のいずれかに記載の製造方法によって製造されたことを特徴とする半導体パッケージ。
（３２）（３１）に記載の半導体パッケージを備えることを特徴とする半導体装置。
　この出願は、２０１１年６月６日に出願された日本特許出願２０１１－１２６２４２、２０１１－１２６２４３、２０１１－１２６２４４を基礎とする優先権を主張し、その開示をすべてここに取り込む。 In addition, this invention includes the following aspects.
(1) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern A reinforcing member joined to at least one of the one surface and the other surface of the wiring board, the plate-shaped main body having a smaller coefficient of thermal expansion than the substrate, and one of the main bodies A reinforcing member provided on a surface side and having an adhesive layer that joins the main body and the wiring board.
(2) The reinforcing member according to (1), wherein the adhesive layer includes a heat conductive material that transfers heat of the wiring board to the main body.
(3) The said adhesion layer is a reinforcement member as described in (2) comprised by the resin composition containing the resin material and the inorganic filler as the said heat conductive material.
(4) The reinforcing member according to any one of (1) to (3), wherein the adhesive layer has insulating properties.
(5) The reinforcing member according to any one of (1) to (4), wherein a through hole that exposes a predetermined portion of the first conductor pattern is formed in a state of being bonded to the one surface of the wiring board. .
(6) The reinforcing member according to any one of (1) to (5), wherein the main body is made of a metal material.
(7) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern. A semiconductor device connected to the one surface of the substrate and electrically connected to the first conductor pattern, and bonded to at least one surface of the one surface and the other surface And a reinforcing member according to any one of (1) to (6).
(8) A semiconductor device comprising the semiconductor package according to (7).
(9) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern. At least one plate member having a plate-like main body having a smaller coefficient of thermal expansion than the substrate and an insulating adhesive layer provided on one surface side of the main body. And preparing at least one plate member and at least one of the one surface and the other surface of the wiring substrate with the adhesive layer of the plate member facing the wiring substrate. A semiconductor package comprising: a second step of bonding to a surface; and a third step of obtaining a reinforcing member by processing the plate member bonded to the wiring board into a desired shape. Manufacturing method.
(10) The method for manufacturing a semiconductor package according to (9), wherein the adhesive layer also functions as a solder resist that protects at least one of the first conductor pattern and the second conductor pattern.
(11) In the first step, as the plate member, a first plate member bonded to the one surface of the wiring board and a second plate member bonded to the other surface of the wiring substrate are prepared. In the second step, the first plate member is bonded to the one surface of the wiring board, and the second plate member is bonded to the other surface of the wiring substrate (9) or ( 10. A method for producing a semiconductor package according to 10).
(12) In the third step, the body of the plate member is processed into a desired shape by wet etching, and an opening is formed at a desired position of the adhesive layer by irradiating the adhesive layer with a laser. A method for manufacturing a semiconductor package according to any one of (9) to (11).
(13) The method for manufacturing a semiconductor package according to any one of (9) to (12), wherein the adhesive layer includes a heat conductive material that transfers heat of the wiring board to the main body.
(14) The method for manufacturing a semiconductor package according to (13), wherein the adhesive layer is made of a resin composition including a resin material and an inorganic filler as the heat conductive material.
(15) The method for manufacturing a semiconductor package according to any one of (9) to (14), wherein the main body of the reinforcing member is made of a metal material.
(16) The method for manufacturing a semiconductor package according to any one of (9) to (15), further including a fourth step of mounting a semiconductor element on the wiring board.
(17) A semiconductor package manufactured by the manufacturing method according to any one of (9) to (16).
(18) A semiconductor device comprising the semiconductor package according to (17).
(19) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern And a film-like first solder resist provided on the one surface side of the substrate so as to cover the first conductor pattern, and having an opening exposing a predetermined portion of the first conductor pattern, and the substrate A wiring board provided with a film-like second solder resist provided on the other surface so as to cover the second conductor pattern and having an opening exposing a predetermined portion of the second conductor pattern, and the board A first step of preparing at least one plate member having a plate-like main body having a smaller coefficient of thermal expansion than the main body and an adhesive layer provided on one surface side of the main body; and at least one plate member A second step of bonding to at least one of the one surface and the other surface of the wiring substrate with the adhesive layer of the plate member facing the wiring substrate; and bonding to the wiring substrate. And a third step of obtaining a reinforcing member by processing the plate member into a desired shape.
(20) In the first step, as the plate member, a first plate member bonded to the one surface of the wiring board and a second plate member bonded to the other surface of the wiring substrate are prepared. In the second step, the first plate member is bonded to the one surface of the wiring board, and the second plate member is bonded to the other surface of the wiring substrate (19). Semiconductor package manufacturing method.
(21) In the third step, the body of the plate member is processed into a desired shape by a wet etching process, and an opening is formed at a desired position of the adhesive layer by irradiating the adhesive layer with a laser. The method for manufacturing a semiconductor package according to (19) or (20).
(22) The method for manufacturing a semiconductor package according to any one of (19) to (21), further including a fourth step of mounting a semiconductor element on the wiring board.
(25) A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern. And a film-like first solder resist provided on the one surface side of the substrate so as to cover the first conductor pattern, and having an opening exposing a predetermined portion of the first conductor pattern, and the substrate A wiring board provided with a film-like second solder resist provided on the other surface so as to cover the second conductor pattern and having an opening exposing a predetermined portion of the second conductor pattern, and the board Preparing at least one reinforcing member formed by processing a plate member having a plate-like main body having a smaller coefficient of thermal expansion than the main body and an adhesive layer provided on one surface side of the main body into a desired shape; Process A second step of joining at least one of the reinforcing members to at least one of the one surface and the other surface of the wiring board with the adhesive layer of the reinforcing member facing the wiring board. The manufacturing method of the semiconductor package characterized by the above-mentioned.
(26) The method for manufacturing a semiconductor package according to (25), further including a third step of mounting a semiconductor element on the wiring board.
(27) The method for manufacturing a semiconductor package according to any one of (19) to (26), wherein the adhesive layer includes a heat conductive material that transfers heat of the wiring board to the main body.
(28) The method for manufacturing a semiconductor package according to (27), wherein the adhesive layer is made of a resin composition including a resin material and an inorganic filler as the heat conductive material.
(29) The method for manufacturing a semiconductor package according to any one of (19) to (28), wherein the adhesive layer has an insulating property.
(30) The method for manufacturing a semiconductor package according to any one of (19) to (29), wherein the main body is made of a metal material.
(31) A semiconductor package manufactured by the manufacturing method according to any one of (19) to (30).
(32) A semiconductor device comprising the semiconductor package according to (31).
This application claims the priority on the basis of the JP Patent application 2011-126242, 2011-126243, 2011-126244 for which it applied on June 6, 2011, and takes in those the indications of all here.

Claims (27)

  1.   基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板の前記一方の面および前記他方の面のうちの、少なくとも１つの面に接合される補強部材であって、
      板状の本体と、
    　前記本体の一方の面側に設けられ、前記本体と前記配線基板とを接合するための接着層とを有し、
      前記接着層は、熱伝導材料を含む補強部材。     A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern. A reinforcing member joined to at least one of the one surface and the other surface of the wiring board,
    A plate-shaped body,
    Provided on one surface side of the main body, and having an adhesive layer for bonding the main body and the wiring board;
    The adhesive layer is a reinforcing member including a heat conductive material.
  2.   前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている請求項１に記載の補強部材。 The said adhesion layer is a reinforcement member of Claim 1 comprised by the resin composition containing a resin material and the inorganic filler as the said heat conductive material.
  3. 　請求項２に記載の補強部材において、
    　前記無機フィラーの平均粒径は、０．０５μｍ以上、１００μｍ以下である補強部材。     The reinforcing member according to claim 2,
    The reinforcing member having an average particle diameter of the inorganic filler of 0.05 μm or more and 100 μm or less.
  4.   前記接着層は、絶縁性を有している請求項１ないし３のいずれかに記載の補強部材。 The reinforcing member according to any one of claims 1 to 3, wherein the adhesive layer has an insulating property.
  5. 　前記配線基板の前記一方の面に接合した際に、前記第１導体パターンの所定部位を露出させるための複数の貫通孔が形成されている請求項１ないし４のいずれかに記載の補強部材。 The reinforcing member according to any one of claims 1 to 4, wherein a plurality of through holes are formed to expose a predetermined portion of the first conductor pattern when bonded to the one surface of the wiring board.
  6. 　請求項１乃至５のいずれかに記載の補強部材において、
    　前記本体は熱伝導性材料で構成されており、
    　前記本体に接続されるとともに、前記接着層を貫通する熱伝導性の突起が形成されている補強部材。     The reinforcing member according to any one of claims 1 to 5,
    The body is made of a thermally conductive material;
    A reinforcing member connected to the main body and having a heat conductive protrusion penetrating the adhesive layer.
  7.   前記本体は、金属材料で構成されている請求項１ないし６のいずれかに記載の補強部材。 The reinforcing member according to claim 1, wherein the main body is made of a metal material.
  8.   基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板と、
      前記第１導体パターンに電気的に接続される半導体素子と、
      前記一方の面および前記他方の面のうちの、少なくとも１つの面に、前記接着層が接合された請求項１ないし７のいずれかに記載の補強部材とを有することを特徴とする半導体パッケージ。     A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern. A wiring board;
    A semiconductor element electrically connected to the first conductor pattern;
    8. A semiconductor package comprising: the reinforcing member according to claim 1, wherein the adhesive layer is bonded to at least one of the one surface and the other surface.
  9. 　請求項８に記載の半導体パッケージにおいて、
    　前記補強部材の接着層は、前記第１導体パターンおよび前記第２導体パターンのうちのいずれか一方の導体パターンを被覆し、
    　前記補強部材には、前記接着層および前記本体を貫通する貫通孔が形成され、
    　この貫通孔からは、前記一方の導体パターンが露出し、
    　当該半導体パッケージは、前記貫通孔から露出した前記導体パターンに接合された半田バンプを有し、
    　前記補強部材の前記貫通孔を構成する前記接着層の内面と前記半田バンプとの間、および前記貫通孔を構成する前記本体の内面と前記半田バンプとの間に絶縁材が配置されている半導体パッケージ。     The semiconductor package according to claim 8, wherein
    The adhesive layer of the reinforcing member covers one of the first conductor pattern and the second conductor pattern,
    The reinforcing member is formed with a through-hole penetrating the adhesive layer and the main body,
    From this through hole, the one conductor pattern is exposed,
    The semiconductor package has a solder bump bonded to the conductor pattern exposed from the through hole,
    A semiconductor in which an insulating material is disposed between the inner surface of the adhesive layer constituting the through hole of the reinforcing member and the solder bump, and between the inner surface of the main body constituting the through hole and the solder bump. package.
  10. 　請求項９に記載の半導体パッケージにおいて、
    　前記絶縁材は、前記半田バンプの周囲を取り囲むとともに、前記半田バンプの側面から前記一方の導体パターン側に向けて末広がりとなるように前記貫通孔に充填されている半導体パッケージ。     The semiconductor package according to claim 9.
    The semiconductor package, wherein the insulating material surrounds the periphery of the solder bump and is filled in the through hole so as to spread from the side surface of the solder bump toward the one conductor pattern side.
  11. 　請求項９または１０に記載の半導体パッケージにおいて、
    　前記絶縁材は、フラックス活性化合物および熱硬化性樹脂を含む半導体パッケージ。     The semiconductor package according to claim 9 or 10,
    The insulating material is a semiconductor package including a flux active compound and a thermosetting resin.
  12. 　請求項８乃至１１のいずれかに記載の半導体パッケージにおいて、
    　前記補強部材は、熱伝導性の前記本体と、熱伝導材料を含む前記接着層とを有し、
    　前記基板には、前記基板を貫通する伝熱部が設けられ、
    　前記基板の一方の面および他方の面側には、それぞれ前記補強部材が設けられ、
    　前記伝熱部には各補強部材の前記接着層が接続され、前記伝熱部を介して一対の前記補強部材が接続されている半導体パッケージ。     The semiconductor package according to any one of claims 8 to 11,
    The reinforcing member has the thermally conductive main body and the adhesive layer containing a thermally conductive material,
    The substrate is provided with a heat transfer portion that penetrates the substrate,
    The reinforcing member is provided on each of the one surface and the other surface of the substrate,
    A semiconductor package in which the adhesive layer of each reinforcing member is connected to the heat transfer portion, and a pair of the reinforcing members are connected via the heat transfer portion.
  13.   請求項８乃至１２のいずれかに記載の半導体パッケージを備えることを特徴とする半導体装置。 A semiconductor device comprising the semiconductor package according to claim 8.
  14.   基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンとを備える配線基板を用意するとともに、本体と、前記本体の一方の面側に設けられ、熱伝導材料を含む接着層とを有する板部材を少なくとも１つ用意する第１の工程と、
      少なくとも１つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接合する第２の工程と、
      前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第３の工程とを有していることを特徴とする半導体パッケージの製造方法。     A substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern. A first step of preparing a wiring board and preparing at least one plate member having a main body and an adhesive layer provided on one surface side of the main body and including a heat conductive material;
    A second member that joins at least one of the plate members to at least one of the one surface and the other surface of the wiring substrate with the adhesive layer of the plate member facing the wiring substrate; Process,
    And a third step of obtaining a reinforcing member by processing the plate member joined to the wiring board into a desired shape.
  15. 　請求項１４に記載の半導体パッケージの製造方法において、
    　前記第３の工程では、前記板部材の前記接着層および前記本体を貫通する貫通孔を形成して、前記配線基板の第１導体パターンまたは第２導体パターンを露出させる半導体パッケージの製造方法。     In the manufacturing method of the semiconductor package of Claim 14,
    In the third step, a method of manufacturing a semiconductor package, wherein a through-hole penetrating the adhesive layer and the main body of the plate member is formed to expose the first conductor pattern or the second conductor pattern of the wiring board.
  16. 　請求項１５に記載の半導体パッケージの製造方法において、
    　前記第２の工程では、前記配線基板の第１導体パターンまたは、第２導体パターンに、前記接着層を直接接触させて、前記配線基板に前記板部材を接合し、
    　前記第３の工程で、前記貫通孔を形成するとともに、前記第１導体パターンまたは、第２導体パターンをソルダーレジストとしての前記接着層で保護し、
    　前記貫通孔内に半田バンプを配置する工程を含む半導体パッケージの製造方法。     In the manufacturing method of the semiconductor package of Claim 15,
    In the second step, the adhesive layer is brought into direct contact with the first conductor pattern or the second conductor pattern of the wiring board, and the plate member is joined to the wiring board,
    In the third step, the through hole is formed, and the first conductor pattern or the second conductor pattern is protected with the adhesive layer as a solder resist,
    A method of manufacturing a semiconductor package, including a step of arranging solder bumps in the through holes.
  17. 　請求項１６に記載の半導体パッケージの製造方法において、
    　前記第３の工程では、前記本体に開口部を形成した後、前記本体の開口部に連通するとともに、前記開口部よりも径が小さく、周縁部が前記本体の開口部の周縁部よりも内側に位置する開口部を前記接着層に形成して、前記貫通孔を形成し、
    　前記貫通孔内に半田バンプを配置する前記工程では、前記接着層の前記開口部内に前記半田バンプを配置する半導体パッケージの製造方法。     The method of manufacturing a semiconductor package according to claim 16,
    In the third step, after the opening is formed in the main body, the opening communicates with the opening of the main body, the diameter is smaller than the opening, and the peripheral edge is inside the peripheral edge of the opening of the main body. Forming an opening located in the adhesive layer, forming the through hole,
    In the step of disposing a solder bump in the through hole, the method of manufacturing a semiconductor package, wherein the solder bump is disposed in the opening of the adhesive layer.
  18. 　請求項１５に記載の半導体パッケージの製造方法において、
    　前記第１の工程では、前記第１導体パターンおよび前記第２導体パターンのうち、少なくともいずれか一方を被覆し、被覆した導体パターンを露出させる開口部が形成されたソルダーレジストを有する前記配線基板を用意し、
    　前記第２の工程では、前記ソルダーレジスト上に前記接着層を介して前記本体を固定することで、前記配線基板に前記板部材を接合する半導体パッケージの製造方法。     In the manufacturing method of the semiconductor package of Claim 15,
    In the first step, the wiring board having a solder resist in which at least one of the first conductor pattern and the second conductor pattern is covered and an opening for exposing the covered conductor pattern is formed. Prepare
    In the second step, a method of manufacturing a semiconductor package in which the plate member is bonded to the wiring board by fixing the main body on the solder resist via the adhesive layer.
  19. 　請求項１８に記載の半導体パッケージの製造方法において、
    　前記第２の工程では、前記ソルダーレジストの前記開口部内部を前記接着層で埋め込むように、前記接着層を前記ソルダーレジストに圧着し、
    　前記第３の工程では、前記本体に開口部を形成した後、
    　前記ソルダーレジストの開口部内面を被覆するように前記ソルダーレジストの前記開口部の内部の前記接着層を残しつつ、前記ソルダーレジストの前記開口部の内部の前記接着層を選択的に除去し、前記本体の開口部に連通する開口部を前記接着層に形成することで、前記貫通孔を形成する半導体パッケージの製造方法。     The method of manufacturing a semiconductor package according to claim 18,
    In the second step, the adhesive layer is pressure-bonded to the solder resist so that the inside of the opening of the solder resist is embedded with the adhesive layer,
    In the third step, after forming an opening in the main body,
    Selectively removing the adhesive layer inside the opening of the solder resist while leaving the adhesive layer inside the opening of the solder resist so as to cover the inner surface of the opening of the solder resist, A method of manufacturing a semiconductor package, wherein the through hole is formed by forming an opening in the adhesive layer that communicates with an opening of a main body.
  20.   前記第１の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第１板部材と、前記配線基板の前記他方の面に接合する第２板部材とを用意し、
      前記第２の工程では、前記第１板部材を前記配線基板の前記一方の面に接合するとともに、前記第２板部材を前記配線基板の前記他方の面に接合する請求項１５乃至１９のいずれかに記載の半導体パッケージの製造方法。     In the first step, as the plate member, a first plate member bonded to the one surface of the wiring substrate and a second plate member bonded to the other surface of the wiring substrate are prepared,
    20. The method according to claim 15, wherein, in the second step, the first plate member is bonded to the one surface of the wiring board, and the second plate member is bonded to the other surface of the wiring substrate. A method for manufacturing a semiconductor package according to claim 1.
  21.   前記第３の工程では、前記板部材の前記本体をウェットエッチングすることで開口部を形成し、前記板部材の前記本体の開口部を介して前記接着層にレーザーを照射することにより、前記接着層の所望の位置に開口部を形成して、前記貫通孔を形成する請求項１５乃至２０のいずれかに記載の半導体パッケージの製造方法。 In the third step, the main body of the plate member is wet-etched to form an opening, and the adhesive layer is irradiated with laser through the opening of the main body of the plate member. 21. The method of manufacturing a semiconductor package according to claim 15, wherein the through hole is formed by forming an opening at a desired position of the layer.
  22.   前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている請求項１５乃至２１のいずれかに記載の半導体パッケージの製造方法。 The said adhesive layer is a manufacturing method of the semiconductor package in any one of Claims 15 thru | or 21 comprised by the resin composition containing the resin material and the inorganic filler as the said heat conductive material.
  23.   前記補強部材の前記本体は、金属材料で構成されている請求項１５乃至２２のいずれかに記載の半導体パッケージの製造方法。 The method of manufacturing a semiconductor package according to any one of claims 15 to 22, wherein the main body of the reinforcing member is made of a metal material.
  24.   前記配線基板に半導体素子を搭載する第４の工程を有している請求項１５乃至２３のいずれかに記載の半導体パッケージの製造方法。 24. The method of manufacturing a semiconductor package according to claim 15, further comprising a fourth step of mounting a semiconductor element on the wiring board.
  25. 　基板、前記基板の一方の面側に設けられた第１導体パターン、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターン、を有する配線基板と、
    　前記配線基板の前記第１導体パターンまたは第２導体パターンに電気的に接続された半導体素子と、
    　前記配線基板の前記一方の面に接合された補強部材とを備える半導体パッケージであって、
    　前記補強部材は、前記配線基板に接着し、熱伝導性材料を含む接着層と、この接着層に設けられた本体とを備え、
    　前記本体には、本体を貫通する開口部が形成され、
    　前記接着層には、前記本体の開口部に連通するとともに、前記第１導体パターンを露出する開口部が形成され、
    　前記配線基板の前記一方の面側からの平面視において、前記接着層の前記開口部の周縁部は、前記本体の前記開口部の内側に位置し、
    　前記接着層の開口部内に、前記第１導体パターンに接続される半田バンプが配置された半導体パッケージ。     A wiring board having a substrate, a first conductor pattern provided on one surface side of the substrate, and a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern When,
    A semiconductor element electrically connected to the first conductor pattern or the second conductor pattern of the wiring board;
    A semiconductor package comprising a reinforcing member joined to the one surface of the wiring board,
    The reinforcing member includes an adhesive layer that adheres to the wiring board and includes a heat conductive material, and a main body provided on the adhesive layer.
    The main body is formed with an opening penetrating the main body,
    The adhesive layer is formed with an opening that communicates with the opening of the main body and exposes the first conductor pattern.
    In a plan view from the one surface side of the wiring board, the peripheral edge of the opening of the adhesive layer is located inside the opening of the main body,
    A semiconductor package in which solder bumps connected to the first conductor pattern are arranged in the opening of the adhesive layer.
  26. 　請求項２５に記載の半導体パッケージにおいて、
    　前記配線基板は、前記第１導体パターンを被覆し、被覆した前記第１導体パターンを露出させる開口部を有するソルダーレジストを有し、
    　前記ソルダーレジストの前記第１導体パターンと反対側の表面および、前記ソルダーレジストの前記開口部内面が前記接着層で被覆され、
    　前記接着層のうち、前記ソルダーレジストの前記開口部内面を被覆する部分が前記接着層の前記開口部の内面を構成する半導体パッケージ。     The semiconductor package according to claim 25, wherein
    The wiring board has a solder resist having an opening that covers the first conductor pattern and exposes the covered first conductor pattern;
    The surface opposite to the first conductor pattern of the solder resist and the inner surface of the opening of the solder resist are covered with the adhesive layer,
    The semiconductor package which the part which coat | covers the said opening part inner surface of the said soldering resist among the said adhesion layers comprises the inner surface of the said opening part of the said adhesion layer.
  27.   基板と、前記基板の一方の面側に設けられた第１導体パターンと、前記基板の他方の面側に設けられ、前記第１導体パターンと電気的に接続された第２導体パターンと、前記基板の前記一方の面側に前記第１導体パターンを覆うように設けられ、前記第１導体パターンの所定部位を露出させる開口部を有する膜状のソルダーレジストとを備える配線基板を用意するとともに、板状の本体と、前記本体の一方の面側に設けられ、熱伝導性材料を含む接着層とを有し、前記本体および前記接着層を貫通する貫通孔が形成された補強部材を用意する第１の工程と、
    　前記補強部材の前記接着層を前記ソルダーレジストに接着し、前記貫通孔と前記ソルダーレジストの前記開口部を連通させる第２の工程とを含む半導体パッケージの製造方法。     A substrate, a first conductor pattern provided on one surface side of the substrate, a second conductor pattern provided on the other surface side of the substrate and electrically connected to the first conductor pattern, and A wiring board provided with a film-like solder resist provided on the one surface side of the board so as to cover the first conductor pattern and having an opening exposing a predetermined part of the first conductor pattern, A reinforcing member having a plate-like main body and an adhesive layer provided on one surface side of the main body and including a heat conductive material and having a through hole penetrating the main body and the adhesive layer is prepared. A first step;
    A method of manufacturing a semiconductor package, comprising: a second step of bonding the adhesive layer of the reinforcing member to the solder resist and communicating the through hole and the opening of the solder resist.
PCT/JP2012/003627 2011-06-06 2012-06-01 Reinforcing member, semiconductor package, semiconductor device, and fabrication method for semiconductor package WO2012169162A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013519378A JP5994776B2 (en) 2011-06-06 2012-06-01 Semiconductor package, semiconductor device, and manufacturing method of semiconductor package

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011-126243 2011-06-06
JP2011126243 2011-06-06
JP2011126244 2011-06-06
JP2011-126242 2011-06-06
JP2011126242 2011-06-06
JP2011-126244 2011-06-06

Publications (1)

Publication Number Publication Date
WO2012169162A1 true WO2012169162A1 (en) 2012-12-13

Family

ID=47295747

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/003627 WO2012169162A1 (en) 2011-06-06 2012-06-01 Reinforcing member, semiconductor package, semiconductor device, and fabrication method for semiconductor package

Country Status (3)

Country Link
JP (1) JP5994776B2 (en)
TW (1) TW201304084A (en)
WO (1) WO2012169162A1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9324626B2 (en) 2014-03-12 2016-04-26 Invensas Corporation Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
WO2019058967A1 (en) * 2017-09-25 2019-03-28 日東電工株式会社 Inductor and manufacturing method for same
CN111128937A (en) * 2018-10-30 2020-05-08 三星电子株式会社 Semiconductor package
CN111755409A (en) * 2019-03-27 2020-10-09 恒劲科技股份有限公司 Semiconductor package substrate and manufacturing method thereof, and electronic package and manufacturing method thereof
CN111128937B (en) * 2018-10-30 2024-04-30 三星电子株式会社 Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555145B (en) * 2014-12-31 2016-10-21 矽品精密工業股份有限公司 Substrate structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH07221125A (en) * 1994-01-27 1995-08-18 Toyota Autom Loom Works Ltd Mounting structure of semiconductor device and insulating adhesive agent
JPH09266231A (en) * 1996-03-28 1997-10-07 Nec Corp Package for semiconductor device
JP2004087789A (en) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd Semiconductor device
JP2009260335A (en) * 2008-03-28 2009-11-05 Ngk Spark Plug Co Ltd Multi-layer wiring board and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320998B2 (en) * 1996-12-06 2002-09-03 株式会社東芝 Semiconductor device and manufacturing method thereof
JP2003204011A (en) * 2002-01-08 2003-07-18 Sumitomo Bakelite Co Ltd Multilayer wiring board and manufacturing method there for
JP2008288463A (en) * 2007-05-18 2008-11-27 Toppan Printing Co Ltd Multilayered wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH07221125A (en) * 1994-01-27 1995-08-18 Toyota Autom Loom Works Ltd Mounting structure of semiconductor device and insulating adhesive agent
JPH09266231A (en) * 1996-03-28 1997-10-07 Nec Corp Package for semiconductor device
JP2004087789A (en) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd Semiconductor device
JP2009260335A (en) * 2008-03-28 2009-11-05 Ngk Spark Plug Co Ltd Multi-layer wiring board and manufacturing method thereof

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691696B2 (en) 2014-03-12 2017-06-27 Invensas Corporation Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
US9899281B2 (en) 2014-03-12 2018-02-20 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9324626B2 (en) 2014-03-12 2016-04-26 Invensas Corporation Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9887166B2 (en) 2014-03-12 2018-02-06 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US11205600B2 (en) 2014-03-12 2021-12-21 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US10446456B2 (en) 2014-03-12 2019-10-15 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9508638B2 (en) 2014-05-02 2016-11-29 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10204977B2 (en) 2014-05-02 2019-02-12 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9831302B2 (en) 2014-05-02 2017-11-28 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10431648B2 (en) 2014-05-02 2019-10-01 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US10256177B2 (en) 2014-06-04 2019-04-09 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US11302616B2 (en) 2014-06-04 2022-04-12 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9865675B2 (en) 2014-06-13 2018-01-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9536862B2 (en) 2014-07-10 2017-01-03 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9812406B2 (en) 2015-06-19 2017-11-07 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
JP2019062002A (en) * 2017-09-25 2019-04-18 日東電工株式会社 Inductor and manufacturing method thereof
WO2019058967A1 (en) * 2017-09-25 2019-03-28 日東電工株式会社 Inductor and manufacturing method for same
JP7140481B2 (en) 2017-09-25 2022-09-21 日東電工株式会社 Inductor and manufacturing method thereof
US11735355B2 (en) 2017-09-25 2023-08-22 Nitto Denko Corporation Inductor and producing method thereof
CN111128937A (en) * 2018-10-30 2020-05-08 三星电子株式会社 Semiconductor package
CN111128937B (en) * 2018-10-30 2024-04-30 三星电子株式会社 Semiconductor package
CN111755409A (en) * 2019-03-27 2020-10-09 恒劲科技股份有限公司 Semiconductor package substrate and manufacturing method thereof, and electronic package and manufacturing method thereof

Also Published As

Publication number Publication date
JP5994776B2 (en) 2016-09-21
TW201304084A (en) 2013-01-16
JPWO2012169162A1 (en) 2015-02-23

Similar Documents

Publication Publication Date Title
JP5994776B2 (en) Semiconductor package, semiconductor device, and manufacturing method of semiconductor package
JP6048050B2 (en) Semiconductor package and semiconductor device
JP5304940B2 (en) Manufacturing method of semiconductor package
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5712615B2 (en) Electronic component package and method of manufacturing electronic component package
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
JP2010199611A (en) Semiconductor device
KR20120041733A (en) Method for manufacturing electronic component, and electronic component
WO2012029549A1 (en) Semiconductor package, and semiconductor device
WO2012035972A1 (en) Semiconductor package and semiconductor device
JP2013084861A (en) Semiconductor package and semiconductor device
KR20080073648A (en) Multilayer wiring board and method of manufacturing the same
JP2013080806A (en) Manufacturing method of reinforcing member
JP2013080805A (en) Manufacturing method of reinforcing member
WO2012029526A1 (en) Semiconductor package and semiconductor device
JP2013080802A (en) Manufacturing method of reinforcing member
WO2012029579A1 (en) Semiconductor package and semiconductor device
JP2013080804A (en) Manufacturing method of reinforcing member
WO2011118146A1 (en) Circuit board, semiconductor device, manufacturing method for circuit board, and manufacturing method for semiconductor device
JP2013080803A (en) Manufacturing method of reinforcing member
JP2013055291A (en) Method for manufacturing semiconductor package
JP2013055290A (en) Semiconductor package and semiconductor device
JP2017017231A (en) Structure used in member for electronics
JP2007188985A (en) Circuit board, manufacturing method thereof, and circuit plate

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12797520

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013519378

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12797520

Country of ref document: EP

Kind code of ref document: A1